JP4882706B2 - Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier - Google Patents

Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier Download PDF

Info

Publication number
JP4882706B2
JP4882706B2 JP2006323684A JP2006323684A JP4882706B2 JP 4882706 B2 JP4882706 B2 JP 4882706B2 JP 2006323684 A JP2006323684 A JP 2006323684A JP 2006323684 A JP2006323684 A JP 2006323684A JP 4882706 B2 JP4882706 B2 JP 4882706B2
Authority
JP
Japan
Prior art keywords
input
operational amplifier
output
voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006323684A
Other languages
Japanese (ja)
Other versions
JP2007263944A (en
Inventor
弘幸 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006323684A priority Critical patent/JP4882706B2/en
Publication of JP2007263944A publication Critical patent/JP2007263944A/en
Application granted granted Critical
Publication of JP4882706B2 publication Critical patent/JP4882706B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、車両用の電圧コンバータ装置等に組み込まれる演算増幅器を含むアナログ回路の入出力特性測定装置に関し、特に、演算増幅器の出力信号のオフセット及びゲインを目標値に調整するための抵抗値を測定によって求め、この抵抗値をもとに、予め設けた調整用回路素子を削除する演算増幅器を含むアナログ回路の入出力特性測定装置及び演算増幅器を含むアナログ回路の入出力特性測定方法に関する。   The present invention relates to an input / output characteristic measuring device for an analog circuit including an operational amplifier incorporated in a voltage converter device for a vehicle, and in particular, a resistance value for adjusting an offset and gain of an output signal of the operational amplifier to a target value. The present invention relates to an input / output characteristic measuring apparatus for an analog circuit including an operational amplifier for deleting an adjustment circuit element provided in advance based on the resistance value, and an input / output characteristic measuring method for an analog circuit including an operational amplifier.

近年、車両機器においては、高効率化、省エネルギー対策として、図8に示す駆動力を生む電動機11を有する車両駆動システム10では、大別して電源12と、昇降圧コンバータ13と、インバータ14とが含まれている。但し、電動機11は、車両の駆動時には3相のモータであるが、車両の制動時には発電機となる。また、矢印Y1で車両駆動時に流れるエネルギーの方向を示し、矢印Y2で車両制動時に流れるエネルギーの方向を示す。   In recent years, in vehicle equipment, as a measure for improving efficiency and saving energy, the vehicle drive system 10 having the electric motor 11 that generates the driving force shown in FIG. 8 includes a power source 12, a step-up / down converter 13, and an inverter 14. It is. However, the electric motor 11 is a three-phase motor when the vehicle is driven, but becomes a generator when the vehicle is braked. An arrow Y1 indicates the direction of energy that flows when the vehicle is driven, and an arrow Y2 indicates the direction of energy that flows when the vehicle is braked.

電源12は、架線からの給電電圧又は直列接続されたバッテリーから構成される。
昇降圧コンバータ13は、車両駆動時には電源12の電圧V(例:280V)を、モータ11の駆動に適した電圧V(例:750V)に昇圧し、車両の制動時には発電機となるモータ11から生じる電圧V(例:750V)を電源回路の電圧V(例:280V)に降圧して電力の回生動作を行う。
The power source 12 includes a power supply voltage from an overhead wire or a battery connected in series.
The step-up / down converter 13 boosts the voltage V L (eg, 280 V) of the power source 12 to a voltage V H (eg, 750 V) suitable for driving the motor 11 when the vehicle is driven, and serves as a motor that serves as a generator when the vehicle is braked. The voltage V H (for example, 750 V) generated from the voltage 11 is stepped down to the voltage V L (for example, 280 V) of the power supply circuit to perform a power regeneration operation.

インバータ14は、車両駆動時には昇降圧コンバータ13により昇圧された電圧Vから、3相モータ11の各相に電流を流すように、インバータ14内部のスイッチング素子をON/OFF制御し、このスイッチングの周波数により車両の速度を変化させる。また、車両制動時には、モータ11の各相に生じる電圧に同期してスイッチング素子をON/OFF制御し、いわゆる整流動作を行い、直流電圧に変換して回生を行う。 The inverter 14 performs ON / OFF control of switching elements in the inverter 14 so that a current flows to each phase of the three-phase motor 11 from the voltage V H boosted by the step-up / down converter 13 when the vehicle is driven. The speed of the vehicle is changed according to the frequency. Further, at the time of vehicle braking, the switching element is ON / OFF controlled in synchronism with the voltage generated in each phase of the motor 11, so-called rectification operation is performed, and the DC voltage is regenerated.

次に、昇降圧コンバータ13の詳細構成を図9に示し、その説明を行う。昇降圧コンバータ13は、大別してリアクトル16と、コンデンサ17と、2つのスイッチング素子21,22と、これらスイッチング素子21,22を制御する制御回路23a,23bとを備えて構成されている。最近の車両機器の駆動系のスイッチング素子21,22は、図9に示すように、IGBT25(又は26)と、このIGBT25(又は26)のエミッタ・コレクタ間に、並列にダイオード27(又は28)を接続して構成されている。つまり、ダイオード27(又は28)は、IGBT25(又は26)に流れる電流とは逆方向で電流を流すように接続されている。   Next, a detailed configuration of the step-up / down converter 13 is shown in FIG. 9 and will be described. The step-up / down converter 13 is roughly configured to include a reactor 16, a capacitor 17, two switching elements 21 and 22, and control circuits 23 a and 23 b that control the switching elements 21 and 22. As shown in FIG. 9, the switching elements 21 and 22 of the drive system of recent vehicle equipment include a diode 27 (or 28) in parallel between the IGBT 25 (or 26) and the emitter / collector of the IGBT 25 (or 26). Is connected. That is, the diode 27 (or 28) is connected so that a current flows in a direction opposite to the current flowing through the IGBT 25 (or 26).

この昇降圧コンバータ13の昇降圧動作の原理を説明する。また、昇圧時にリアクトル16に流れる電流波形を図10に示す。
最初に、昇圧動作を説明する。図10の時刻t0〜t1間、時刻t2〜t3間、時刻t4〜t5間に示すように、スイッチング素子21のIGBT25がON(導通)すると、リアクトル16に電流Iが流れ、リアクトル16(インダクタンスL)にLI/2のエネルギーが蓄積される。
The principle of the step-up / step-down operation of the step-up / down converter 13 will be described. Further, FIG. 10 shows a waveform of a current flowing through the reactor 16 at the time of boosting.
First, the boosting operation will be described. As shown in time t0 to t1, time t2 to t3, and time t4 to t5 in FIG. 10, when the IGBT 25 of the switching element 21 is turned on (conductive), the current I flows through the reactor 16, and the reactor 16 (inductance L ) energy LI 2/2 is stored in the.

一方、時刻t1〜t2間、時刻t3〜t4間、時刻t5以降に示すように、スイッチング素子21のIGBT25がOFF(非導通)すると、スイッチング素子22のダイオード28に電流Iが流れて、リアクトル16に蓄えられたエネルギーがコンデンサ17に送られる。
次に、降圧動作を説明する。スイッチング素子22のIGBT26がON(導通)すると、リアクトル16に電流Iが流れ、リアクトル16にLI/2のエネルギーが蓄積される。
On the other hand, when the IGBT 25 of the switching element 21 is turned off (non-conducting) between the times t1 and t2, between the times t3 and t4, and after the time t5, the current I flows through the diode 28 of the switching element 22 and the reactor 16 Is stored in the capacitor 17.
Next, the step-down operation will be described. IGBT26 is ON of the switching element 22 (conductive), the current I flows in the reactor 16, the energy of the LI 2/2 is stored in the reactor 16.

一方、スイッチング素子22のIGBT26がOFF(非導通)すると、スイッチング素子21のダイオード27に電流が流れて、リアクトル16に蓄えられたエネルギーが電源12へ回生される。
このようにスイッチング素子21又は22のON時間(ONデューティ)を変更する事で、昇降圧の電圧を調整する事が可能であり、概略の値は次式にて求める事が出来る。
/V=ONデューティ (%)
:電源電圧
:昇圧後の電圧
ONデューティ:スイッチイング素子21又は22のスイッチング周期に対する導通期間の割合。
しかし、実際には負荷の変動、電源電圧の変動などがあるので、昇降圧後の電圧Vを監視し、目標値となるように、スイッチング素子21,22のON時間(ONデューティ)の制御を行う。
On the other hand, when the IGBT 26 of the switching element 22 is turned off (non-conducting), a current flows through the diode 27 of the switching element 21, and the energy stored in the reactor 16 is regenerated to the power supply 12.
Thus, by changing the ON time (ON duty) of the switching element 21 or 22, the voltage of the step-up / step-down can be adjusted, and an approximate value can be obtained by the following equation.
V L / V H = ON duty (%)
V L : power supply voltage V H : voltage after boosting ON duty: ratio of conduction period to switching cycle of switching element 21 or 22.
However, the actual variation of the load, since the power supply voltage, etc. variations, monitors the voltage V H after buck, so that the target value, the control of the ON time of the switching elements 21, 22 (ON-duty) I do.

図11は、昇降圧コンバータ用IPM30のブロック図である。IPM30は、大きく分けて、上アームのスイッチング部31と、下アームのスイッチング部32と、制御部23とを備えて構成され、高電圧回路側の各スイッチング部31,32と、低電圧回路側の制御部23とは電気的に絶縁が必要であり、このためフォトカプラ34,35,36,37,38や図示せぬパルストランスなどを用いて、信号の授受を行うようになっている。   FIG. 11 is a block diagram of the step-up / down converter IPM 30. The IPM 30 is broadly divided into an upper arm switching unit 31, a lower arm switching unit 32, and a control unit 23. The IPM 30 includes the switching units 31 and 32 on the high voltage circuit side, and the low voltage circuit side. It is necessary to electrically insulate from the control unit 23, and for this reason, signals are exchanged using photocouplers 34, 35, 36, 37, 38, a pulse transformer (not shown), and the like.

上アームのスイッチング部31は、上述したスイッチング素子22と同一チップ内に埋め込まれた温度検出用ダイオード40と、IGBT26のエミッタとアース間に直列接続された2つの抵抗器41,42の間と温度検出用ダイオード40のアノード側とに接続されたIGBT保護回路43と、このIGBT保護回路43の出力側とIGBT26のゲート側との間に接続されたゲートドライバ44と、温度検出用ダイオード40のアノード側に接続されたIGBTチップ温度検出部45とを備えて構成されている。   The switching unit 31 of the upper arm includes a temperature detecting diode 40 embedded in the same chip as the switching element 22 described above, and a temperature between two resistors 41 and 42 connected in series between the emitter of the IGBT 26 and the ground. An IGBT protection circuit 43 connected to the anode side of the detection diode 40, a gate driver 44 connected between the output side of the IGBT protection circuit 43 and the gate side of the IGBT 26, and the anode of the temperature detection diode 40 And an IGBT chip temperature detection unit 45 connected to the side.

下アームのスイッチング部32は、上述したスイッチング素子21と同一チップ内に埋め込まれた温度検出用ダイオード50と、IGBT25のエミッタとアース間に直列接続された2つの抵抗器51,52同士の間と温度検出用ダイオード50のアノード側とに接続されたIGBT保護回路53と、このIGBT保護回路53の出力側とIGBT25のゲート側との間に接続されたゲートドライバ54と、温度検出用ダイオード50のアノード側に接続されたIGBTチップ温度検出部55と、昇圧後の電圧Vを検出するVH検出回路56とを備えて構成されている。 The switching unit 32 of the lower arm includes a temperature detection diode 50 embedded in the same chip as the switching element 21 described above, and between two resistors 51 and 52 connected in series between the emitter of the IGBT 25 and the ground. An IGBT protection circuit 53 connected to the anode side of the temperature detection diode 50, a gate driver 54 connected between the output side of the IGBT protection circuit 53 and the gate side of the IGBT 25, and the temperature detection diode 50 the IGBT chip temperature detecting unit 55 connected to the anode side, it is constituted by a VH detection circuit 56 for detecting the voltage V H of the boosted.

VH検出回路56は、入力される電圧Vを分圧する分圧回路57と、この分圧回路57で分圧された電圧のレベルを調整するレベル調整回路58と、三角波を生成する三角波生成器59と、その三角波とレベル調整後の電圧を比較し、この比較結果得られる「L」又は「H」レベルの電圧をフォトカプラ38へ出力する比較器60とを備えて構成されている。 The VH detection circuit 56 includes a voltage dividing circuit 57 that divides the input voltage V H , a level adjustment circuit 58 that adjusts the level of the voltage divided by the voltage dividing circuit 57, and a triangular wave generator that generates a triangular wave 59 and a comparator 60 that compares the triangular wave with the voltage after level adjustment, and outputs a voltage of “L” or “H” level obtained as a result of the comparison to the photocoupler 38.

制御部23は、フォトカプラ38からの「L」に対応する「0」又は「H」に対応する「1」の信号を平滑化して直流レベルに変換するLPF(Low Pass Filter)62と、このLPF62からの直流レベルと昇降圧指令値とを比較するVH比較器63と、このVH比較器63の比較結果に応じて、昇圧後の電圧Vが昇降圧指令値に応じた所定電圧値となるようにゲート信号をフォトカプラ34,36へ出力するゲート信号発生器64とを備えて構成されている。 The control unit 23 smoothes a signal “1” corresponding to “0” or “H” corresponding to “L” from the photocoupler 38 and converts it to a DC level, and this LPF (Low Pass Filter) 62 The VH comparator 63 that compares the DC level from the LPF 62 with the step-up / step-down command value, and the boosted voltage V H is a predetermined voltage value corresponding to the step-up / step-down command value according to the comparison result of the VH comparator 63. A gate signal generator 64 for outputting a gate signal to the photocouplers 34 and 36 is provided.

このような構成のIPM30において、本発明の対象となる部分は、システムとしてIPM30の稼動状態を制御するために、スイッチング素子22,21と同一チップ内に埋め込まれた温度検出用ダイオード40,50のVF電圧により、IGBT26,25のチップ温度を測定するIGBTチップ温度検出部45,55である。
これらIGBTチップ温度検出部45,55を、上アームのスイッチング部31のIGBTチップ温度検出部45を代表して図12に内部ブロック図を示し、その説明を行う。
In the IPM 30 having such a configuration, the target portion of the present invention is that the temperature detection diodes 40 and 50 embedded in the same chip as the switching elements 22 and 21 are used to control the operating state of the IPM 30 as a system. The IGBT chip temperature detectors 45 and 55 measure the chip temperature of the IGBTs 26 and 25 using the VF voltage.
The IGBT chip temperature detectors 45 and 55 are represented by an internal block diagram in FIG. 12 as a representative of the IGBT chip temperature detector 45 of the switching unit 31 of the upper arm and will be described.

IGBTチップ温度検出部45は、高電圧回路側に、温度検出用ダイオード40のアノード側に接続された定電流源70と、定電流源70と温度検出用ダイオード40との間に+入力が接続されたオペアンプによるバッファ回路(単に、バッファとも称す)71と、レベル変換器77と、三角波発生器78と、三角波発生器78及びレベル変換器77の出力側に接続されたコンパレータ79と、このコンパレータ79の出力側に抵抗器80を介してゲートが接続され、ドレインが抵抗器82を介してデジタル・アナログ変換器90のフォトカプラ35に接続されたFET(Field Effect Transistor)81とを備えて構成されている。   The IGBT chip temperature detection unit 45 has a constant current source 70 connected to the anode side of the temperature detection diode 40 on the high voltage circuit side, and a + input connected between the constant current source 70 and the temperature detection diode 40. A buffer circuit (simply referred to as a buffer) 71 using the operational amplifier, a level converter 77, a triangular wave generator 78, a comparator 79 connected to the output side of the triangular wave generator 78 and the level converter 77, and this comparator A FET (Field Effect Transistor) 81 having a gate connected to the output side of 79 via a resistor 80 and a drain connected to the photocoupler 35 of the digital-analog converter 90 via a resistor 82 is provided. Has been.

レベル変換器77は、バッファ回路71の出力に抵抗器72を介して−入力が接続されたオペアンプ73及び、当該オペアンプ73の入出力の間に接続された抵抗器74、第1の電源Vcc1及びアース間並びにオペアンプ73の+入力の間に接続された抵抗器75,76とを備えて構成されている。
デジタル・アナログ変換器90は、フォトカプラ35と、2値化回路91と、バッファ回路92と、LPF回路(低域通過フィルタ)93とを備えて構成されている。
The level converter 77 includes an operational amplifier 73 having a negative input connected to the output of the buffer circuit 71 via a resistor 72, a resistor 74 connected between the input and output of the operational amplifier 73, a first power supply Vcc1, and the like. Resistors 75 and 76 connected between the ground and the + input of the operational amplifier 73 are provided.
The digital / analog converter 90 includes a photocoupler 35, a binarization circuit 91, a buffer circuit 92, and an LPF circuit (low-pass filter) 93.

フォトカプラ35は、第1の電源Vcc1と抵抗82を介してFET81との間に接続されると共に抵抗84が並列接続された発光ダイオード85と、この発光ダイオード85からの発光を受光する受光ダイオード87とを備え、受光ダイオード87が、トランジスタ88のベースと第2の電源Vcc2との間に接続され、また、受光ダイオード87のカソードとトランジスタ88のコレクタとの間に抵抗器89が接続されて構成されている。   The photocoupler 35 is connected between the first power supply Vcc1 and the FET 81 via the resistor 82, and a light emitting diode 85 having a resistor 84 connected in parallel, and a light receiving diode 87 that receives light emitted from the light emitting diode 85. The light receiving diode 87 is connected between the base of the transistor 88 and the second power source Vcc2, and the resistor 89 is connected between the cathode of the light receiving diode 87 and the collector of the transistor 88. Has been.

このフォトカプラ35のトランジスタ88のエミッタに2値化回路91が接続され、この2値化回路91の出力側に+入力が接続されると共に−入力と出力とが接続されたオペアンプによるバッファ回路92が接続され、このバッファ回路92の出力にLPF回路93が接続されている。
このようなIGBTチップ温度検出部45によってIGBT26の温度を測定する場合、定電流源70からIGBT26と同一チップ内に埋め込まれた温度検出用ダイオード40に定電流を供給する。これによって、温度検出用ダイオード40の順方向降下電圧VF(VF電圧信号とも称す)が、図13に示すように温度に比例した電圧値となる。即ち、温度検出用ダイオード40のチップ温度が例えば165℃ではVF=1.5V、例えば25℃ではVF=2.0Vとして得られ、実際にはVFの変化量500mVが温度信号のフルスパンとなる。
The binarization circuit 91 is connected to the emitter of the transistor 88 of the photocoupler 35. The buffer circuit 92 is an operational amplifier in which the + input is connected to the output side of the binarization circuit 91 and the -input and the output are connected. And an LPF circuit 93 is connected to the output of the buffer circuit 92.
When the temperature of the IGBT 26 is measured by the IGBT chip temperature detecting unit 45 as described above, a constant current is supplied from the constant current source 70 to the temperature detecting diode 40 embedded in the same chip as the IGBT 26. As a result, the forward voltage drop VF (also referred to as VF voltage signal) of the temperature detecting diode 40 becomes a voltage value proportional to the temperature as shown in FIG. In other words, when the chip temperature of the temperature detecting diode 40 is 165 ° C., for example, VF = 1.5V, and for example, 25 ° C., VF = 2.0V is obtained.

図14は、上記のバッファ回路71と、レベル変換器77と、三角波発生器78と、コンパレータ79とを有して成るVF/PWM変換回路100の詳細を示す。
三角波発生器78は、コンパレータ101及びオペアンプ102と、これら101,102の−,+入力端子と出力端子並びに電源Vcc1及びアースとの間に図示のように接続された抵抗器R21,R22、R23,R24,R25,R26と、コンデンサC11とを備えて構成されている。図12と同じ構成については同じ符号を用いて説明する。
FIG. 14 shows details of the VF / PWM conversion circuit 100 including the buffer circuit 71, the level converter 77, the triangular wave generator 78, and the comparator 79.
The triangular wave generator 78 includes resistors R21, R22, R23, which are connected as illustrated between the comparator 101 and the operational amplifier 102, and the-, + input terminals and output terminals of these 101, 102, the power supply Vcc1, and the ground. R24, R25, R26 and a capacitor C11 are provided. The same components as those in FIG. 12 will be described using the same reference numerals.

三角波発生器78からは三角波信号が所定の上限値と下限値との間で発生されている。
温度検出用ダイオード40の順方向降下電圧VFは、バッファ回路71でインピーダンス変換された後、レベル変換器77にて、三角波信号の上限値と高温(例:165℃)側VFとが合致、三角波信号の下限値と低温(例:25℃)側VFとが合致するように、増幅及びレベルの加減算が行われる。
つまり、レベル変換器77は、三角波信号の上限と下限との幅のレベル(振幅)に、VF電圧信号の幅のレベルが一致するようにVF電圧信号の幅を拡大する(ゲインの調整)と共に、この拡大したVF電圧信号のレベルの上下が三角波の上限と下限の位置に一致させる(オフセットの調整)。ゲインとオフセットの調整は次のように行う。
A triangular wave signal is generated from a triangular wave generator 78 between a predetermined upper limit value and a lower limit value.
The forward voltage drop VF of the temperature detection diode 40 is converted in impedance by the buffer circuit 71, and then the level converter 77 matches the upper limit value of the triangular wave signal with the high-temperature (eg, 165 ° C.) side VF. Amplification and level addition / subtraction are performed so that the lower limit value of the signal matches the low temperature (eg, 25 ° C.) side VF.
That is, the level converter 77 expands the width of the VF voltage signal (gain adjustment) so that the width level of the VF voltage signal matches the level (amplitude) of the upper and lower limits of the triangular wave signal. The upper and lower levels of the level of the expanded VF voltage signal coincide with the upper and lower positions of the triangular wave (offset adjustment). The gain and offset are adjusted as follows.

図14において、抵抗R11,R12にて電源Vcc1の電圧を分圧してオペアンプ73の+入力とし、電源Vcc1とオペアンプ73の−入力との間に接続した抵抗R13によってオフセット量を決定する。また、バッファ回路71の出力とオペアンプ73の−入力との間に接続された抵抗R14とオペアンプ73の−入力と出力との間に接続された抵抗R15とによってオペアンプ73のゲインを決定する。   In FIG. 14, the voltage of the power supply Vcc1 is divided by resistors R11 and R12 to be the + input of the operational amplifier 73, and the offset amount is determined by the resistor R13 connected between the power supply Vcc1 and the -input of the operational amplifier 73. The gain of the operational amplifier 73 is determined by the resistor R14 connected between the output of the buffer circuit 71 and the negative input of the operational amplifier 73 and the resistor R15 connected between the negative input and the output of the operational amplifier 73.

このレベル合わせを行った後、後段のコンパレータ79にてレベル変換器77の出力電圧Vlevと、三角波発生器の出力電圧Vtriとを比較し、Vlev>Vtriの場合はコンパレータ79の出力を「L」、Vlev<Vtriの場合は「H」とする。
この動作によって生成されるコンパレータ79の出力パルスのデューティは、VF電圧信号に比例する。例えばデューティ0%は低温(例:25℃)側VF、100%は高温(例:165℃)側VFとして、次段のフォトカプラ35によるPWM信号の絶縁伝送回路を介して、上及び下アームのスイッチング部31,32から制御部23の2値化回路91へPWM信号として伝送される。
After this level adjustment, the comparator 79 at the subsequent stage compares the output voltage Vlev of the level converter 77 with the output voltage Vtri of the triangular wave generator. If Vlev> Vtri, the output of the comparator 79 is “L”. When Vlev <Vtri, “H” is set.
The duty of the output pulse of the comparator 79 generated by this operation is proportional to the VF voltage signal. For example, the duty 0% is a low temperature (eg, 25 ° C.) side VF, and 100% is a high temperature (eg, 165 ° C.) side VF. Are transmitted from the switching units 31 and 32 to the binarization circuit 91 of the control unit 23 as a PWM signal.

このPWM信号は、2値化回路91において、当該PWM信号のデューティが0%ではV1、100%ではV2なる電圧(2値化信号V1/V2)が形成されて出力される。この2値化信号V1/V2をバッファ回路92でインピーダンス変換した後、LPF回路93にて平滑化して直流レベルに変換すると、温度検出用ダイオード40の両端電圧VFに相当する各アームと絶縁された出力電圧(IGBTチップ温度電圧信号)Voutを得る事が出来る。   In the binarization circuit 91, the PWM signal is generated with a voltage (binarization signal V 1 / V 2) of V 1 when the duty of the PWM signal is 0% and V 2 when the duty of the PWM signal is 100%. When this binarized signal V1 / V2 is impedance-converted by the buffer circuit 92 and then smoothed by the LPF circuit 93 and converted to a direct current level, it is insulated from each arm corresponding to the voltage VF across the temperature detection diode 40. An output voltage (IGBT chip temperature voltage signal) Vout can be obtained.

このようにして得られたIGBTチップ温度に比例した電圧信号Voutは、昇降圧コンバータ13の上位のシステム(図示せず)に伝達され、そのシステムが常にIGBT25,26の温度を検出しながら、例えばIGBTチップ温度が所定の温度T1を超過すると、スイッチング周波数を1/2にし、更に所定の温度T2を超過するとスイッチング(昇降圧動作)を停止する保護機能を働かせる。   The voltage signal Vout proportional to the IGBT chip temperature obtained in this way is transmitted to a higher system (not shown) of the buck-boost converter 13, and the system constantly detects the temperature of the IGBTs 25 and 26, for example, When the IGBT chip temperature exceeds the predetermined temperature T1, the switching frequency is halved, and when the IGBT chip temperature exceeds the predetermined temperature T2, the protection function for stopping the switching (step-up / step-down operation) is activated.

この保護機能の作動は車両の駆動に影響を与えるので、IGBT25,26のチップ温度は正確に測定されなければならなず、概ね±5%の精度が要求される。チップ温度の測定の際の誤差要因は大別すると、IGBTチップに埋め込まれた温度検出用ダイオード40,50の順方向降下電圧VF値及び温度係数のバラツキと、バッファ回路71、レベル変換器77、三角波発生器78、フォトカプラ(PWM信号の絶縁伝送回路)35、2値化回路91、バッファ回路92及びLPF回路93から成る回路系のバラツキとの2種類となる。   Since the operation of this protection function affects the driving of the vehicle, the chip temperatures of the IGBTs 25 and 26 must be accurately measured, and an accuracy of approximately ± 5% is required. The error factors at the time of measuring the chip temperature can be broadly divided into variations in the forward voltage drop VF value and temperature coefficient of the temperature detection diodes 40 and 50 embedded in the IGBT chip, the buffer circuit 71, the level converter 77, There are two types of circuit system variations including a triangular wave generator 78, a photocoupler (PWM signal isolation transmission circuit) 35, a binarization circuit 91, a buffer circuit 92, and an LPF circuit 93.

温度検出用ダイオード40,50のVF値のバラツキは、半導体プロセスに起因する要因が主で有るので、全体の許容誤差±5%のうち、例えばその6割である±3%をVF値のバラツキとして見込むと、回路系では±2%の誤差に抑制する必要がある。このため各々の回路では±0.5%の誤差に抑えた性能が求められる。
このため、抵抗素子、定電圧素子、オペアンプ等の回路素子は高精度品を用いる必要があるが、車両の環境温度は−40〜+105℃と広範囲での動作保証、車両用としての高信頼性及びクレームを生じた場合の敏速な対応が求められる点から、車載対応ICから選択せざるをえない。
The variations in the VF values of the temperature detection diodes 40 and 50 are mainly caused by the semiconductor process. Therefore, for example, ± 3% of 60% of the total allowable error of ± 5% is a variation in the VF value. In the circuit system, it is necessary to suppress the error to ± 2%. Therefore, each circuit is required to have a performance with an error of ± 0.5%.
For this reason, it is necessary to use highly accurate circuit elements such as resistance elements, constant voltage elements, operational amplifiers, etc., but the environmental temperature of the vehicle is assured to operate in a wide range of −40 to + 105 ° C., and high reliability for vehicles. And from the point that prompt response when a complaint is generated is required, it must be selected from an in-vehicle compatible IC.

図14に示すVF/PWM変換回路100において、定電流源70(図14には不図示、図12参照)から供給される定電流IFにより、温度検出用ダイオード40に生ずる温度に比例した順方向降下電圧(チップ温度が165℃ではVF=1.5V、25℃ではVF=2.0V)がバッファ回路71でインピーダンス変換され、レベル変換器77に供給される。
レベル変換器77のオペアンプ73の+入力端子には、電源Vcc1の電位を抵抗器R11とR12で分圧した電位Vcc11に固定されているので、オペアンプ73の出力電圧は下式(1)で表される。
In the VF / PWM conversion circuit 100 shown in FIG. 14, the forward direction proportional to the temperature generated in the temperature detection diode 40 by the constant current IF supplied from the constant current source 70 (not shown in FIG. 14, see FIG. 12). The drop voltage (VF = 1.5 V when the chip temperature is 165 ° C., VF = 2.0 V when the chip temperature is 25 ° C.) is impedance-converted by the buffer circuit 71 and supplied to the level converter 77.
Since the potential of the power supply Vcc1 is fixed to the potential Vcc11 obtained by dividing the potential of the power supply Vcc1 by the resistors R11 and R12 at the + input terminal of the operational amplifier 73 of the level converter 77, the output voltage of the operational amplifier 73 is expressed by the following equation (1). Is done.

Figure 0004882706
Figure 0004882706

一方、三角波発生器78からの三角波信号の上限値Vsuと下限値Vsdは下式(2)及び(3)で表される。なお、コンパレータ101の−入力端子には電源Vcc1を抵抗器R21とR22で分圧された電位Vcc12に固定されている。   On the other hand, the upper limit value Vsu and the lower limit value Vsd of the triangular wave signal from the triangular wave generator 78 are expressed by the following equations (2) and (3). The power source Vcc1 is fixed to the potential Vcc12 obtained by dividing the power supply Vcc1 by the resistors R21 and R22 at the negative input terminal of the comparator 101.

Figure 0004882706
Figure 0004882706

Figure 0004882706
Figure 0004882706

但し、Vic3LOWは、コンパレータ101の「L」レベル出力である。また、「//」はその前後に示す抵抗等を並列接続した際の合成値を簡易表記したものであり、例えば(3)式の「R24//R25」はR24とR25とを並列接続した時の合成抵抗値を示す。以下においても同様である。
このような三角波発生器78の出力信号の上限値Vsuと下限値Vsdの三角波と、レベル変換器77の出力とを、コンパレータ79で比較して、下式(4)〜(6)で表される温度に比例したパルス幅のPWM信号を生成する。
However, V ic3LOW is an “L” level output of the comparator 101. “//” is a simplified notation of the combined value when the resistors shown before and after that are connected in parallel. For example, “R 24 // R 25 ” in the equation (3) is R 24 and R 25 . The combined resistance value when is connected in parallel. The same applies to the following.
Such a triangular wave of the upper limit value Vsu and lower limit value Vsd of the output signal of the triangular wave generator 78 and the output of the level converter 77 are compared by the comparator 79 and expressed by the following equations (4) to (6). A PWM signal having a pulse width proportional to the temperature is generated.

Figure 0004882706
Figure 0004882706

Figure 0004882706
Figure 0004882706

Figure 0004882706
Figure 0004882706

このPWM信号は、図15に詳細構成を示すデジタル・アナログ変換器90のフォトカプラ35で絶縁された後、2値化回路91、バッファ回路92、LPF回路93へ伝送される。このPWM信号のデューティ(Duty)とLPF回路93の出力(IGBTチップ温度電圧信号Vout)との関係は下式(7)で表される。   This PWM signal is insulated by the photocoupler 35 of the digital / analog converter 90 whose detailed configuration is shown in FIG. 15, and then transmitted to the binarization circuit 91, the buffer circuit 92, and the LPF circuit 93. The relationship between the duty of the PWM signal and the output of the LPF circuit 93 (IGBT chip temperature voltage signal Vout) is expressed by the following equation (7).

Figure 0004882706
Figure 0004882706

但し、Vceは、Tr600の飽和状態におけるコレクタ・エミッター間の電圧であり、概ね0.15Vである。また、VLPFは、LPF回路93の出力である。
これらの式(1)〜(7)において、±0.1%の高精度抵抗器を用いれば、LPF回路93の出力の誤差は電源Vcc1,Vcc2のバラツキに依存することになる。
However, V ce is the voltage between the collector and emitter of the saturation Tr600, is generally 0.15V. V LPF is an output of the LPF circuit 93.
In these formulas (1) to (7), if a high-precision resistor of ± 0.1% is used, the error in the output of the LPF circuit 93 depends on variations in the power supplies Vcc1 and Vcc2.

特に、Vcc1はフルスパンが500mVの信号を取り扱う回路に用いられるので高安定、高精度な電圧源が必要とされ、高精度なシャントレギュレータを用いる必要がある。また、Vcc2はフルスパンが4Vの信号を取り扱うので、Vcc1よりも高い精度は要求されない。
電源Vcc1にシャントレギュレータを用いた場合の電位Vcc1と、電源Vcc2に標準レギュレータを用いた場合の電位Vcc2のバラツキは、正規分布として扱うことができる。
In particular, since Vcc1 is used in a circuit that handles a signal having a full span of 500 mV, a highly stable and highly accurate voltage source is required, and a highly accurate shunt regulator must be used. Further, since Vcc2 handles a signal having a full span of 4V, higher accuracy than Vcc1 is not required.
Variations in the potential Vcc1 when the shunt regulator is used as the power supply Vcc1 and the potential Vcc2 when the standard regulator is used as the power supply Vcc2 can be treated as a normal distribution.

これらの基準電圧源の電圧バラツキは上式(1)〜(7)において、Vcc1,Vcc2の値が変わるので、温度に比例したLPF回路93の出力において、温度幅が130℃で出力電圧幅が4Vに割り当てているスパン、及び温度25℃で出力が4.5Vに割り当てているオフセットが影響を受ける事になる。
上記のVcc1を変動させた場合のLPF回路93の出力への影響を図16及び図17に、Vcc2を変動させた場合のLPF回路93の出力への影響を図18及び図19に示す。
In the voltage variation of these reference voltage source is above formula (1) ~ (7), V cc1, the value of V cc2 is changed, the output of the LPF circuit 93 in proportion to the temperature, the temperature range is the output voltage at 130 ° C. The span assigned to the width of 4V and the offset assigned to the output of 4.5V at a temperature of 25 ° C. will be affected.
The effect on the output of the LPF circuit 93 in the case of varying the aforementioned V cc1 16 and 17, 18 and 19 the effect on the output of the LPF circuit 93 in the case of varying the V cc2 .

cc1,Vcc2の出力電圧のバラツキの分布を正規分布とした場合、分布の中心値から3σまでの範囲において、IGBTチップ温度電圧信号(LPF出力)Voutに生じる誤差及び区間内累積分布割合を統計計算した。この結果、1.2σ以下(母集団の77%)では、回路による温度計測は、最大±2%以下に抑制出来るが、残りの23%は±2%を超過してしまうので、図14に示したレベル変換器77における抵抗器R13をオフセット調整用、R15をゲイン調整用として抵抗値を変更しなければならない。 V cc1, if the distribution of the variation in the output voltage of the V cc2 was a normal distribution, in the range from the center value of the distribution to the 3 [sigma], the error and interval in cumulative distribution ratio caused IGBT chip temperature voltage signal (LPF output) Vout Statistical calculations were made. As a result, at 1.2σ or less (77% of the population), the temperature measurement by the circuit can be suppressed to a maximum of ± 2% or less, but the remaining 23% exceeds ± 2%. In the illustrated level converter 77, the resistance value must be changed by using the resistor R13 for offset adjustment and R15 for gain adjustment.

このため、抵抗器R13,R15に関しては、±5σ以内であれば調整出来るように、予め抵抗値の低い素子を実装しておき、これをレーザートリミング装置で抵抗パターンを部分的に切断することによって目標とする調整値に合致させる。
この目標値を得るために、例えば回路基板にIGBTに内蔵された温度検出用ダイオード40,50が接続される端子に、チップ温度が135℃相当の電圧1.607V、40℃相当の1.946Vを模擬VF信号として入力し、その時に得られる2つのLPF出力信号レベルから計算により求める手法、または抵抗値をレーザートリミング装置でトリミングしながら、LPF出力信号の目標値に対する誤差をフィードバックする手法がある。これとは別に、抵抗器R13,R15に関しては未実装としておき、試験によって調整抵抗値が定まった時点で、後実装を行う手法もある。
For this reason, with regard to the resistors R13 and R15, an element having a low resistance value is mounted in advance so that it can be adjusted within ± 5σ, and this is performed by partially cutting the resistance pattern with a laser trimming device. Match the target adjustment value.
In order to obtain this target value, for example, a voltage of 1.607V corresponding to a chip temperature of 135 ° C. and 1.946V corresponding to 40 ° C. are connected to terminals connected to temperature detection diodes 40 and 50 built in the IGBT on the circuit board. Is input as a simulated VF signal and calculated from two LPF output signal levels obtained at that time, or a method of feeding back an error with respect to a target value of the LPF output signal while trimming a resistance value with a laser trimming device . Apart from this, there is also a technique in which the resistors R13 and R15 are not mounted and are mounted after the adjustment resistance value is determined by a test.

この種の従来の演算増幅器を用いたアナログ回路(レベル変換器77)の入出力特性調整方法として、例えば特許文献1及び2に記載のものがある。
特開平2005−2909号公報 特開平2004−279324号公報
As an input / output characteristic adjustment method of an analog circuit (level converter 77) using this type of conventional operational amplifier, there are methods described in Patent Documents 1 and 2, for example.
Japanese Patent Laid-Open No. 2005-2909 Japanese Patent Laid-Open No. 2004-279324

ところで、従来の演算増幅器を用いたアナログ回路に該当するレベル変換器77においては、前述したように、予め抵抗値の低い素子を実装しておき、これをレーザートリミング装置で抵抗パターンを部分的に切断することによって目標とする調整値に合致させるようになっている。しかし、このトリミング工程では、調整抵抗値を本来の値よりも低くしているため、製品の全数について抵抗値のトリミングを行う必要が有り、1.2σ以下(母集団の77%)に関しては、抵抗値の調整が不要であるにも関わらずトリミング工数が必ず発生し、その分、回路製造コストが高くなる。   By the way, in the level converter 77 corresponding to an analog circuit using a conventional operational amplifier, as described above, an element having a low resistance value is mounted in advance, and the resistance pattern is partially applied by a laser trimming apparatus. By cutting, it matches the target adjustment value. However, in this trimming process, since the adjustment resistance value is lower than the original value, it is necessary to perform trimming of the resistance value for the total number of products. For 1.2σ or less (77% of the population), Although the adjustment of the resistance value is not necessary, the trimming man-hour is inevitably generated, and the circuit manufacturing cost is increased accordingly.

また、細いレーザービームによる切断では、抵抗パターンを部分的に切断し、このトリミング後に抵抗素子に対して保護膜をコーティングするが、これが使用中の熱サイクルによって劣化して空気中の水分が付着し、抵抗値が変化することがあるので、その分、信頼性が低い。
更に、前述した調整抵抗値が定まった時点で後実装を行う手法は、後実装のため、回路基板及び初期実装回路素子に2度にわたる高温加熱が実施され、このため回路素子の信頼性が低下する。
In the case of cutting with a thin laser beam, the resistance pattern is partially cut, and after this trimming, a protective film is coated on the resistance element, but this deteriorates due to the heat cycle during use, and moisture in the air adheres. Since the resistance value may change, the reliability is low accordingly.
Furthermore, the method of performing the post-mounting when the adjustment resistance value described above is determined is that the circuit board and the initial mounted circuit element are subjected to high-temperature heating twice because of the post-mounting, thereby reducing the reliability of the circuit element. To do.

これらの欠点を解消するため、演算増幅器の入出力側に予め複数の抵抗器を接続しておき、これら抵抗器を演算増幅器の出力信号のオフセット及びゲインが目標値となるように切断する方法が考えられる。しかし、この方法は、上記のトリミング方法にように抵抗値をステップ的に変化させて、傾向を反映しながら調整する事は出来ないので、オフセット及びゲインを調整するための抵抗値(調整値)を求める必要があるが、その調整値を容易に求めることができないという問題がある。   In order to eliminate these drawbacks, there is a method in which a plurality of resistors are connected in advance to the input / output side of the operational amplifier, and these resistors are disconnected so that the offset and gain of the output signal of the operational amplifier become target values. Conceivable. However, this method cannot be adjusted while reflecting the tendency by changing the resistance value stepwise as in the above trimming method. Therefore, the resistance value (adjustment value) for adjusting the offset and gain is not possible. However, there is a problem that the adjustment value cannot be easily obtained.

本発明は、このような課題に鑑みてなされたものであり、演算増幅器の出力信号のオフセット及びゲインを目標値に調整するための調整値(抵抗値)を容易に求めることができ、この調整値をもとに、予め設けた調整用回路素子(抵抗器)を該オフセット及びゲインが目標値となるように削除可能とすることができる演算増幅器を含むアナログ回路の入出力特性測定装置及び演算増幅器を含むアナログ回路の入出力特性測定方法を提供することを目的としている。   The present invention has been made in view of such problems, and can easily determine an adjustment value (resistance value) for adjusting the offset and gain of the output signal of the operational amplifier to a target value. An analog circuit input / output characteristic measuring apparatus and operation including an operational amplifier capable of deleting an adjustment circuit element (resistor) provided in advance so that the offset and gain become target values based on the value An object of the present invention is to provide a method for measuring input / output characteristics of an analog circuit including an amplifier.

上記目的を達成するために、本発明の請求項1による演算増幅器を含むアナログ回路の入出力特性測定装置は、オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路の入出力特性測定装置において、前記アナログ回路の入力端子に複数の既知電圧を印加する信号源と、前記信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、当該要求される入出力特性と前記第1の入出力特性とを比較し、当該第1の入出力特性が前記要求される入出力特性と一致するように前記演算増幅器のオフセット及びゲインを調整するために前記調整用回路素子を調整する調整値を求める演算手段とを備えたことを特徴とする。 To achieve the above object, an apparatus for measuring input / output characteristics of an analog circuit including an operational amplifier according to claim 1 of the present invention is an input / output of an analog circuit including an operational amplifier in which circuit elements for adjusting offset and gain are combined. In the characteristic measurement device, a signal source that applies a plurality of known voltages to the input terminal of the analog circuit, and the output voltage of the operational amplifier and the voltage of the output terminal of the analog circuit when the signal source is applied The input / output characteristics of the operational amplifier from the relationship between the measuring means for measuring the power supply voltage for supplying the offset current of the operational amplifier and the signal voltage applied to the input terminal of the analog circuit and the output voltage of the operational amplifier. A first input / output characteristic is obtained, and from the output side of the operational amplifier from the relationship between the output voltage of the operational amplifier and the output voltage of the analog circuit. The second input / output characteristic which is the input / output characteristic of the output terminal of the analog circuit is obtained, and the operational amplifier is requested by using the second input / output characteristic to set the input / output characteristic of the analog circuit as the target characteristic. obtains the input and output characteristics to be such that said comparing the first input-output characteristic and input-output characteristic to be the request, it coincides with the input-output characteristic which the first input-output characteristic is the required Computation means for obtaining an adjustment value for adjusting the adjustment circuit element in order to adjust the offset and gain of the operational amplifier is provided.

この構成によれば、アナログ回路の入出力特性の測定を行う箇所を最小限に絞り、所望の入出力特性となるように、演算増幅器のゲインの調整値、オフセットの調整値を一度に得る事ができる。これらの調整値をもとに、予め設けた調整用回路素子を該オフセット及びゲインが目標値となるように調整することができる。 また、本発明による請求項2による演算増幅器を含むアナログ回路の入出力特性測定装置は、請求項1において、前記測定手段は、前記アナログ回路の入力端子から前記演算増幅器入力までの回路がインピーダンス変換回路の場合に、このインピーダンス変換回路の入出力特性は測定しないことを特徴とする。
この構成によれば、アナログ回路の入力端子から演算増幅器までの回路がインピーダンス変換回路の場合でも、適正にオフセット及びゲインの調整値を求めることができる。
According to this configuration, it is possible to obtain the adjustment value of the gain of the operational amplifier and the adjustment value of the offset at a time so as to obtain the desired input / output characteristic by minimizing the places where the input / output characteristic of the analog circuit is measured. Can do. Based on these adjustment values, the adjustment circuit element provided in advance can be adjusted so that the offset and gain become target values. According to the present invention, there is provided an apparatus for measuring input / output characteristics of an analog circuit including an operational amplifier according to claim 2. In the case of a circuit, the input / output characteristics of the impedance conversion circuit are not measured.
According to this configuration, even when the circuit from the input terminal of the analog circuit to the operational amplifier is an impedance conversion circuit, it is possible to appropriately determine the offset and gain adjustment values.

また、本発明による請求項3による演算増幅器を含むアナログ回路の入出力特性測定装置は、請求項1または2において、前記演算手段は、前記演算増幅器のオフセットの調整値を求める際に、当該演算増幅器のオフセット電流を供給する電源電圧の測定値を用いることを特徴とする。
この構成によれば、より正確なオフセットの調整値を求めることができる。
According to a third aspect of the present invention, there is provided an input / output characteristic measuring apparatus for an analog circuit including an operational amplifier according to a third aspect of the present invention. It is characterized by using a measured value of the power supply voltage that supplies the offset current of the amplifier.
According to this configuration, a more accurate offset adjustment value can be obtained.

また、本発明の請求項4による演算増幅器を含むアナログ回路の入出力特性測定装置は、請求項1から3の何れか1項において、前記アナログ回路の入力端子に温度検出用のダイオードが接続され、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段を備え、前記演算手段は、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに前記アナログ回路の入力端子への印加電圧値を規定値からずらす補正を行うことを特徴とする。   According to a fourth aspect of the present invention, there is provided the analog circuit input / output characteristic measuring apparatus including the operational amplifier according to any one of the first to third aspects, wherein a temperature detection diode is connected to the input terminal of the analog circuit. And a current measuring means for measuring the forward current supplied to the diode when the diode has a constant current source for supplying a constant forward current to the diode. The amount of deviation between the measured value of the direction current and the specified value of the forward current is obtained, and the amount of deviation of the forward voltage of the diode when the forward current of the amount of deviation is supplied based on the amount of current deviation. In other words, the correction is performed by shifting the voltage value applied to the input terminal of the analog circuit from the specified value based on the voltage deviation amount.

また、本発明の請求項5による演算増幅器を含むアナログ回路の入出力特性測定装置は、請求項4において、前記演算手段は、前記補正を行う場合、前記電圧ずれ量と前記電流ずれ量との関係から補正係数を求め、この補正係数と前記電流ずれ量とを乗算して補正値を求め、この補正値で前記アナログ回路の入力端子への印加電圧を補正することを特徴とする。   An input / output characteristic measuring apparatus for an analog circuit including an operational amplifier according to claim 5 of the present invention is the analog circuit input / output characteristic measuring apparatus according to claim 4, wherein when the calculation means performs the correction, the voltage deviation amount and the current deviation amount are A correction coefficient is obtained from the relationship, a correction value is obtained by multiplying the correction coefficient and the current deviation amount, and a voltage applied to the input terminal of the analog circuit is corrected by the correction value.

これら請求項4と5の構成によれば、定電流源から温度検出用のダイオードに供給される定電流が規定値から変動し、この変動によってダイオードの順方向電圧がずれ、このずれた電圧がアナログ回路の入力端子に印加されてしまうので本発明では、ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとにアナログ回路の入力端子への印加電圧を規定値からずらして補正を行うようにしたので、定電流が変動に応じたアナログ回路の入出力特性の調整を行なうことができる。   According to the configurations of the fourth and fifth aspects, the constant current supplied from the constant current source to the temperature detecting diode fluctuates from the specified value, and the fluctuation causes the forward voltage of the diode to shift. Since the voltage is applied to the input terminal of the analog circuit, in the present invention, the amount of shift in the forward voltage of the diode is obtained, and the applied voltage to the input terminal of the analog circuit is shifted from the specified value based on the amount of voltage shift. Thus, the input / output characteristics of the analog circuit can be adjusted in accordance with fluctuations in the constant current.

また、本発明の請求項6による演算増幅器を含むアナログ回路の入出力特性測定方法は、オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、当該要求される入出力特性と前記第1の入出力特性とを比較し、当該第1の入出力特性が前記要求される入出力特性と一致するように前記演算増幅器のオフセット及びゲインを調整するために前記調整用回路素子を調整する調整値を求める演算手段と、前記アナログ回路の入力端子に接続された温度検出用のダイオードと、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段とを備え、前記演算手段が、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行う演算増幅器を含むアナログ回路の入出力特性測定方法において、演算増幅器の入出力特性の調整限界範囲を、前記規定値に対する許容誤差から前記オフセットの調整分解能、前記電流測定手段での測定誤差及び誤差余裕度の各値を減じた値を、前記規定値に対して正及び負方向に拡げた範囲とすることを特徴とする。
この構成によれば、アナログ回路の入出力特性の測定を行う箇所を最小限に絞ることができるので、許容誤差範囲(VF調整範囲) 内の入出力特性を得る際に、アナログ回路の演算増幅器のゲイン調整及びオフセット調整の工数を削減することができる。
According to a sixth aspect of the present invention, there is provided a method of measuring input / output characteristics of an analog circuit including an operational amplifier, including an analog circuit including an operational amplifier in which circuit elements for adjusting offset and gain are combined, and an input terminal of the analog circuit. A signal source that applies a plurality of known voltages, and a power supply voltage that supplies an output voltage of the operational amplifier, a voltage of an output terminal of the analog circuit, and an offset current of the operational amplifier during the application by the signal source A first input / output characteristic, which is an input / output characteristic of the operational amplifier, is obtained from a relationship between a measuring means for measuring a signal voltage applied to an input terminal of the analog circuit and an output voltage of the operational amplifier; Is the input / output characteristic of the output terminal of the analog circuit from the output side of the operational amplifier from the relationship between the output voltage of the analog circuit and the output voltage of the analog circuit Of the determined input-output characteristic, for the target characteristic output characteristic of the analog circuit, determine the input-output characteristics required for the operational amplifier by using the second input-output characteristic, the input is the requested Compare the output characteristic with the first input / output characteristic, and adjust the offset and gain of the operational amplifier so that the first input / output characteristic matches the required input / output characteristic . When having a calculation means for obtaining an adjustment value for adjusting a circuit element, a temperature detection diode connected to the input terminal of the analog circuit, and a constant current source for supplying a constant forward current to the diode, Current measuring means for measuring a forward current supplied to the diode, and the computing means obtains a deviation amount between a measured value of the forward current in the current measuring means and a prescribed value of the forward current. Electric Based on the amount of deviation, the amount of deviation of the forward voltage of the diode when the forward current of the amount of deviation is supplied is obtained, and the applied voltage to the input terminal of the analog circuit is determined based on the amount of voltage deviation. In an input / output characteristic measuring method for an analog circuit including an operational amplifier for performing a correction shifted from a specified value, an adjustment limit range of the input / output characteristic of the operational amplifier is adjusted from an allowable error with respect to the specified value, the offset adjustment resolution, and the current measuring means A value obtained by subtracting each value of the measurement error and the error margin at is set to a range expanded in the positive and negative directions with respect to the specified value.
According to this configuration, the input / output characteristics of the analog circuit can be measured to the minimum, so that the operational amplifier of the analog circuit can be used when obtaining the input / output characteristics within the allowable error range (VF adjustment range). The man-hours for gain adjustment and offset adjustment can be reduced.

また、本発明の請求項7による演算増幅器を含むアナログ回路の入出力特性測定方法は、請求項6において、前記調整限界範囲を超過した場合、前記演算増幅器のオフセット及びゲインの調整を行うことを特徴とする。
この構成によれば、演算増幅器のオフセット及びゲインの調整を効率よく行うことができる。
According to a seventh aspect of the present invention, there is provided a method for measuring input / output characteristics of an analog circuit including an operational amplifier according to the sixth aspect, wherein when the adjustment limit range is exceeded, the offset and gain of the operational amplifier are adjusted. Features.
According to this configuration, the offset and gain of the operational amplifier can be adjusted efficiently.

また、本発明の請求項8による演算増幅器を含むアナログ回路の入出力特性測定方法は、請求項7において、前記演算増幅器のオフセット及びゲインの調整を行う場合、ゲイン調整を行った後、オフセット調整を行うことを特徴とする。
この構成によれば、オフセット及びゲインの調整を繰り返し行わなくて済み、調整工数を削減することができる。
According to claim 8 of the present invention, in the method for measuring input / output characteristics of an analog circuit including an operational amplifier according to claim 7, when adjusting the offset and gain of the operational amplifier, after adjusting the gain, the offset adjustment is performed. It is characterized by performing.
According to this configuration, it is not necessary to repeatedly adjust the offset and gain, and the number of adjustment steps can be reduced.

以上説明したように本発明によれば、演算増幅器の出力信号のオフセット及びゲインを目標値に調整するための調整値(抵抗値)を容易に求めることができ、この調整値をもとに、予め設けた調整用回路素子(抵抗器)を該オフセット及びゲインが目標値となるように削除可能とすることができる効果がある。   As described above, according to the present invention, it is possible to easily obtain an adjustment value (resistance value) for adjusting the offset and gain of the output signal of the operational amplifier to the target value, and based on this adjustment value, There is an effect that an adjustment circuit element (resistor) provided in advance can be deleted so that the offset and gain become target values.

以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路302の入出力特性測定装置の構成を示す回路図である。
図2は、本実施の形態に係る入出力特性測定装置のレベル変換器の入出力特性図である。
図3は、本実施の形態に係る入出力特性測定装置のアナログ/PWM変換器及びPWM/アナログ変換器の入出力特性図である。
図4は、本実施の形態に係る入出力特性測定装置による被測定回路の入出力特性測定方法を説明するためのフローチャートである。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, parts corresponding to each other in all the drawings in this specification are denoted by the same reference numerals, and description of the overlapping parts will be omitted as appropriate.
(First embodiment)
FIG. 1 is a circuit diagram showing a configuration of an input / output characteristic measuring apparatus for a circuit under test 302 which is an analog circuit using an operational amplifier according to the first embodiment of the present invention.
FIG. 2 is an input / output characteristic diagram of the level converter of the input / output characteristic measuring apparatus according to the present embodiment.
FIG. 3 is an input / output characteristic diagram of the analog / PWM converter and the PWM / analog converter of the input / output characteristic measuring apparatus according to the present embodiment.
FIG. 4 is a flowchart for explaining a method of measuring input / output characteristics of a circuit under test by the input / output characteristic measuring apparatus according to the present embodiment.

図5は、本実施の形態に係る入出力特性測定装置でのオフセット及びゲインの調整値が抵抗値調整に反映されるVF/PWM変換回路の構成を示す回路図である。
図6は、図5に示すVF/PWM変換回路のレベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。
FIG. 5 is a circuit diagram showing a configuration of a VF / PWM conversion circuit in which adjustment values of offset and gain in the input / output characteristic measuring apparatus according to the present embodiment are reflected in resistance value adjustment.
6 shows the configuration of each offset adjustment resistor and gain adjustment resistor in the level converter of the VF / PWM conversion circuit shown in FIG. 5, (a) is the configuration before adjusting the resistance value, (b). These are figures which show the structure after resistance value adjustment.

図7は、図5に示すVF/PWM変換回路のレベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との他の構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。
まず、図5〜図7を参照して、演算増幅器の入出力側に予め複数の抵抗器(調整用回路素子)を接続しておき、これら抵抗器を演算増幅器の出力信号のオフセット及びゲインが目標値となるように切断する構成が適用されたVF/PWM変換回路110について説明する。
FIG. 7 shows another configuration of each offset adjustment resistor and gain adjustment resistor in the level converter of the VF / PWM conversion circuit shown in FIG. 5, (a) is a configuration before resistance value adjustment, b) is a diagram showing a configuration after resistance value adjustment.
First, referring to FIG. 5 to FIG. 7, a plurality of resistors (adjustment circuit elements) are connected in advance to the input / output side of the operational amplifier, and the offset and gain of the output signal of the operational amplifier are connected to these resistors. A description will be given of the VF / PWM conversion circuit 110 to which a configuration for cutting to a target value is applied.

つまり、VF/PWM変換回路110は、本実施の形態の入出力特性測定装置300によって測定される演算増幅器のオフセット及びゲインの調整値(抵抗値)をもとに、複数の抵抗器が削除される対象の回路である。そして、図14に示したVF/PWM変換回路100と異なる点は、レベル変換器120に、1つのオフセット設定用抵抗器R13と、第1並列回路として3個一組のオフセット微調整用抵抗器R13A,R13B,R13Cと第2並列回路として同じく3個一組のオフセット微調整用抵抗器R16A,R16B,R16Cと、第3並列回路として3個一組のゲイン調整用抵抗器R14A,R14B,R14Cと第4並列回路として3個一組のゲイン調整用抵抗器R15A,R15B,R15Cとを備え、所望の抵抗器Rを並列回路から切り離すことによって、オペアンプ73の出力信号のオフセット及びゲインを調整するようにしたことにある。   That is, in the VF / PWM conversion circuit 110, a plurality of resistors are deleted based on the adjustment values (resistance values) of the offset and gain of the operational amplifier measured by the input / output characteristic measuring apparatus 300 of the present embodiment. This is the target circuit. 14 is different from the VF / PWM conversion circuit 100 shown in FIG. 14 in that the level converter 120 includes one offset setting resistor R13 and a set of three offset fine adjustment resistors as a first parallel circuit. R13A, R13B, R13C and a set of three offset fine adjustment resistors R16A, R16B, R16C as a second parallel circuit, and a set of three gain adjustment resistors R14A, R14B, R14C as a third parallel circuit And a set of three gain adjusting resistors R15A, R15B, R15C as the fourth parallel circuit, and the offset and gain of the output signal of the operational amplifier 73 are adjusted by separating the desired resistor R from the parallel circuit. It is in doing so.

なお、オフセット設定用抵抗器R13は、従来から存在する抵抗器R13をオフセット設定用としたものである。
更に説明すると、オペアンプ73の+入力端子の電位を、抵抗器R11の抵抗値=抵抗器R12の抵抗値とする事によって電源Vcc1の電圧の1/2に設定を行い、電源Vcc1とオペアンプ73の−入力端子との間に1組のオフセット微調整用抵抗器R13A,R13B,R13Cを、アースとオペアンプ73の負入力端子との間にもう1組のオフセット微調整用抵抗器R16A,R16B,R16Cを並列接続する。
この回路構成では、一方のオフセット微調整用抵抗器R13A,R13B,R13Cはオペアンプ73の出力電位を負方向に変化させ、他方のオフセット微調整用抵抗器R16A,R16B,R16Cはオペアンプ73の出力電位を正方向に変化させ、オフセットの微調整の役割を担う。
The offset setting resistor R13 is a conventional resistor R13 for offset setting.
More specifically, the potential of the positive input terminal of the operational amplifier 73 is set to ½ of the voltage of the power supply Vcc1 by setting the resistance value of the resistor R11 = the resistance value of the resistor R12. One set of offset fine adjustment resistors R13A, R13B, R13C between the input terminals and another set of offset fine adjustment resistors R16A, R16B, R16C between the ground and the negative input terminal of the operational amplifier 73. Are connected in parallel.
In this circuit configuration, one offset fine adjustment resistor R13A, R13B, R13C changes the output potential of the operational amplifier 73 in the negative direction, and the other offset fine adjustment resistor R16A, R16B, R16C is the output potential of the operational amplifier 73. Is changed in the positive direction to play a role of fine adjustment of the offset.

ここで、第1並列回路(抵抗器R13A,13B,13C)の合成抵抗値と第2並列回路(抵抗器16A,16B,16C)の合成抵抗値を同じにしておく、即ち抵抗器R13A=R16A,R13B=R16B,R13C=R16Cとすれば、抵抗器R13A,R13B,R13C,R16A,R16B,R16Cの全てが実装されている状態では、互いにオフセット調整は相殺される。従って、本来調整が不要な1.2σ以下(母集団の77%)については調整工程が不要となり、オフセット設定用抵抗器R13のみによって初期のレベル合わせを行うことができる。   Here, the combined resistance value of the first parallel circuit (resistors R13A, 13B, 13C) and the combined resistance value of the second parallel circuit (resistors 16A, 16B, 16C) are made the same, that is, the resistor R13A = R16A. , R13B = R16B, and R13C = R16C, offset adjustments cancel each other in the state where all of the resistors R13A, R13B, R13C, R16A, R16B, and R16C are mounted. Therefore, an adjustment step is not necessary for 1.2σ or less (77% of the population) that originally does not require adjustment, and the initial level adjustment can be performed only by the offset setting resistor R13.

また、R13B=1/2×R13A、R13C=1/4×R13Aなる抵抗値とすれば、R13A,R13B,R13C及びR16A,R16B,R16Cから、片側の抵抗器Rを削除して1〜3個の抵抗器Rの組合せで、正負合計の14段階、等間隔のオフセット調整が出来る事になる。
一方、ゲイン調整としては、オペアンプ73の−入力端子と出力端子との間に接続されて増幅率の分子を決定する抵抗器として、複数の抵抗器R15A,R15B,R15Cを並列接続した第4並列回路を用い、これを1組のゲイン調整用抵抗器とする。また、オペアンプ73の−入力端子とその前段のバッファ71の出力端子との間に接続されて増幅率の分母を決定する抵抗器として、複数の抵抗器R14A,R14B,R14Cを並列接続した第3並列回路を用い、これを他の1組のゲイン調整用抵抗器とする。
If the resistance values are R13B = 1/2 × R13A and R13C = 1/4 × R13A, 1 to 3 resistors R are removed from R13A, R13B, R13C and R16A, R16B, R16C. With the combination of the resistors R, offset adjustment at equal intervals can be performed in 14 steps of total positive and negative.
On the other hand, as a gain adjustment, a fourth parallel circuit in which a plurality of resistors R15A, R15B, and R15C are connected in parallel as a resistor that is connected between the negative input terminal and the output terminal of the operational amplifier 73 and determines the numerator of the amplification factor. Using a circuit, this is a set of gain adjusting resistors. Further, a third resistor in which a plurality of resistors R14A, R14B, and R14C are connected in parallel as a resistor that is connected between the negative input terminal of the operational amplifier 73 and the output terminal of the buffer 71 in the previous stage and determines the denominator of the amplification factor. A parallel circuit is used, and this is another set of gain adjusting resistors.

これらゲイン調整用抵抗器R14A,R14B,R14Cの合成抵抗値及びR15A,R15B,R15Cの合成抵抗値は、所望のゲインを得るための初期値となるように各抵抗器の抵抗値を選択する。なお、演算増幅器の増幅率(ゲイン)の設定には、オペアンプ73の−入力端子と出力端子との間、及びオペアンプ73の−入力端子とバッファ71の出力端子との間にそれぞれ抵抗器1個以上を接続することが必須となる。このため、第3並列回路及び第4並列回路を構成する抵抗器のうちそれぞれ1つ(例えばR15AとR16A)は切り離されることがない。   The resistance value of each resistor is selected so that the combined resistance value of the gain adjusting resistors R14A, R14B, and R14C and the combined resistance value of R15A, R15B, and R15C become initial values for obtaining a desired gain. For setting the gain (gain) of the operational amplifier, one resistor is provided between the −input terminal and the output terminal of the operational amplifier 73 and between the −input terminal of the operational amplifier 73 and the output terminal of the buffer 71. It is essential to connect the above. For this reason, one (for example, R15A and R16A) is not cut | disconnected, respectively, among the resistors which comprise a 3rd parallel circuit and a 4th parallel circuit.

実際には、ゲインはオペアンプ73の−入力端子と出力端子との間に並列接続されている抵抗器R15A,R15B,R15の組合せによる増幅率の分子を定める並列抵抗値と、オペアンプ73の−入力端子とバッファ71の出力端子との間に並列接続されている抵抗器R13A,R13B,R13Cの組合せによる増幅率の分母を定める並列抵抗値との比で決定されるため、96系列の抵抗値の組合せにより概ね等間隔に調整ができるように各並列回路の抵抗値を選定すればよい。
これらのオフセット調整用抵抗器R13、R13A〜R13C及びR16A〜R16C、ゲイン調整用抵抗器R14A〜R14C及びR15A〜R15Cを備えたオペアンプ73の出力は、下式(8)で表される。
Actually, the gain is the parallel resistance value that determines the numerator of the amplification factor by the combination of the resistors R15A, R15B, and R15 connected in parallel between the negative input terminal and the output terminal of the operational amplifier 73, and the negative input of the operational amplifier 73. The resistance of 96 series is determined by the ratio of the parallel resistance value that determines the denominator of the amplification factor by the combination of resistors R13A, R13B, and R13C connected in parallel between the terminal and the output terminal of the buffer 71. What is necessary is just to select the resistance value of each parallel circuit so that adjustment can be carried out at substantially equal intervals by combination.
The output of the operational amplifier 73 provided with these offset adjustment resistors R13, R13A to R13C and R16A to R16C, and gain adjustment resistors R14A to R14C and R15A to R15C is expressed by the following equation (8).

Figure 0004882706
Figure 0004882706

この式(8)において、オフセット及びゲイン調整を行うため、取外し又は抵抗膜を除去する対象の抵抗器Rには、抵抗値に∞を代入すると、オペアンプ73の出力電圧Vlevが求まる。
但し、ゲイン調整によってオフセット量も変化するので、オフセット変化量によっては、オフセット量も調整により補正を行う必要がある。
In this equation (8), in order to perform offset and gain adjustment, the output voltage V lev of the operational amplifier 73 is obtained by substituting ∞ into the resistance value of the resistor R to be removed or to remove the resistance film.
However, since the offset amount also changes due to the gain adjustment, depending on the offset change amount, the offset amount needs to be corrected by the adjustment.

次に、図6を参照してオフセット及びゲインの調整方法について説明する。図6は、各オフセット調整用抵抗器R13、R13A〜R13C及びR16A〜R16Cと、ゲイン調整用抵抗器R14A〜R14C及びR15A〜R15Cとの構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。
抵抗器Rは、図6(a)に示すように、ランド部201に銅配線パターン202が溶着固定された抵抗実装用パッドに、チップ抵抗部203が図示せぬ表面実装手段により半田204で固着されている。チップ抵抗部203の表面には、セラミック基板に厚膜抵抗体を塗布や焼成するか、又は金属箔膜をスパッタなどで形成した後に、保護膜がコーティングされている。
Next, an offset and gain adjustment method will be described with reference to FIG. FIG. 6 shows the configuration of each offset adjustment resistor R13, R13A to R13C and R16A to R16C, and the gain adjustment resistors R14A to R14C and R15A to R15C, where (a) is the configuration before the resistance value adjustment, (B) is a figure which shows the structure after resistance value adjustment.
As shown in FIG. 6A, the resistor R is fixed to a resistor mounting pad in which a copper wiring pattern 202 is welded and fixed to a land portion 201, and a chip resistor portion 203 is fixed by solder 204 by surface mounting means (not shown). Has been. The surface of the chip resistor portion 203 is coated with a protective film after a thick film resistor is applied or baked on the ceramic substrate or a metal foil film is formed by sputtering or the like.

このような抵抗器Rに対してオフセット又はゲイン調整のため、不要となって並列回路から切り離される抵抗器Rに対して、図6(b)に示すように、チップ抵抗部203における保護膜及び厚膜抵抗体又は金属箔膜の所望範囲の抵抗皮膜除去領域203aを、図示せぬレーザービームなどで切断・除去する。この調整によって、並列回路から不要となった抵抗器が切り離され、並列回路の抵抗値を変化させてオフセット又はゲインを所定値とすることができる。   As shown in FIG. 6B, the protective film in the chip resistor unit 203 and the resistor R which is unnecessary and disconnected from the parallel circuit for offset or gain adjustment with respect to the resistor R The resistance film removal region 203a in the desired range of the thick film resistor or metal foil film is cut and removed with a laser beam (not shown). By this adjustment, the unnecessary resistor is disconnected from the parallel circuit, and the offset value or gain can be set to a predetermined value by changing the resistance value of the parallel circuit.

この他、図7(b)に示すように、不要となった抵抗器Rを並列回路から切り離す際、チップ抵抗部203の半田付け領域をレーザービームで加熱し、半田204を溶解させた状態でチップ抵抗部203を取り外しても良い。これは、チップ抵抗部203の両端に半田鏝を押し当て、半田204を溶解させた状態でチップ抵抗部203を取り外しても良い。このようにしても、並列回路から不要となった抵抗器を切り離すことができ、並列回路の抵抗値を変化させてオフセット又はゲインを所定値とすることができる。   In addition, as shown in FIG. 7B, when the resistor R that is no longer needed is disconnected from the parallel circuit, the soldering region of the chip resistor 203 is heated with a laser beam and the solder 204 is dissolved. The chip resistor unit 203 may be removed. In this case, the chip resistor 203 may be removed while the solder 204 is melted by pressing the soldering iron against both ends of the chip resistor 203. Even if it does in this way, the resistor which became unnecessary from the parallel circuit can be disconnected, and the resistance value of a parallel circuit can be changed and offset or gain can be made into a predetermined value.

なお、VF/PWM変換回路110の回路構成では、電源Vcc1,Vcc2の電圧のバラツキに限定して述べたが、例えば温度検出用ダイオード40,50のVFの温度特性によるバラツキ、及び温度検出用ダイオード40,50に印加する定電流IFのバラツキに対しても補償する事が可能である。
以上説明したように、レベル変換器120において、オペアンプ73の+入力端子の電位を半分に設定し、同オペアンプ73の−入力端子と電源との間、並びに同−入力端子とアースとの間に、それぞれ同数のオフセット調整用抵抗器R13A〜R13C及びR16A〜R16Cを並列接続し、これら抵抗器のうちオフセット調整で不要となった抵抗器を並列回路から切り離すようにした。
In the circuit configuration of the VF / PWM conversion circuit 110, the description is limited to the voltage variation of the power sources Vcc1 and Vcc2. However, for example, the variation due to the temperature characteristics of the VF of the temperature detection diodes 40 and 50, and the temperature detection diode It is also possible to compensate for variations in the constant current IF applied to 40 and 50.
As described above, in the level converter 120, the potential of the positive input terminal of the operational amplifier 73 is set to half, and between the negative input terminal of the operational amplifier 73 and the power source and between the negative input terminal and the ground. The same number of offset adjusting resistors R13A to R13C and R16A to R16C are connected in parallel, and the resistors that are no longer necessary for offset adjustment are disconnected from the parallel circuit.

この切り離すことによって、並列回路の合成抵抗値を必要な値に変化させることができ、オペアンプ73の出力信号のオフセットを所定値に調整することができるようになっている。また、これによって、全製品のうち、回路素子のバラツキの1.2σ以下(母集団の77%)の製品に関しては、抵抗器のトリミング工程が不要になり、製品コストを削減する事が可能となっている。   By this separation, the combined resistance value of the parallel circuit can be changed to a necessary value, and the offset of the output signal of the operational amplifier 73 can be adjusted to a predetermined value. This also eliminates the need for the resistor trimming process for products with a circuit element variation of 1.2σ or less (77% of the population) among all products, thereby reducing product costs. It has become.

また、調整が必要な場合には対象となる値の抵抗素子を並列回路から切り離すこと、具体的には抵抗器を回路基板から取り外すか、または抵抗器の抵抗被膜を広い幅でレーザービームなどで完全に切断・除去出来るようになっている。また、不要となった抵抗器を並列回路から切り離してしまうため、製品の使用環境に対する耐劣化の面で優れ、車載用として用いた場合でも高信頼性を保有する事が可能となっている。   Also, if adjustment is necessary, the resistance element of the target value is disconnected from the parallel circuit. Specifically, the resistor is removed from the circuit board, or the resistor coating of the resistor is widened with a laser beam or the like. It can be completely cut and removed. In addition, since the resistors that are no longer needed are separated from the parallel circuit, they are excellent in terms of deterioration resistance against the use environment of the product, and even when used for in-vehicle use, it is possible to maintain high reliability.

更に、オペアンプ73の−入力端子と電源Vcc1との間に、同−入力端子とアースとの間よりも1つ多い抵抗器R13を並列接続し、この多く接続された1つの抵抗器R13を除く−入力端子と電源Vcc1との間の複数の抵抗器R13A〜R13Cと、同−入力端子とアースとの間の複数の抵抗器R16A〜R16Cとの並列抵抗値を等しくした。
このように等しくしたので、互いにオフセット調整が相殺され、この場合に、−入力端子と電源Vcc1との間に余分に1つ並列接続された抵抗器R13のみによってオペアンプ73の初期の出力レベル(オフセット量)を設定可能なようになっている。
Further, one more resistor R13 is connected in parallel between the negative input terminal of the operational amplifier 73 and the power source Vcc1 than between the negative input terminal and the ground, and the single resistor R13 connected in large numbers is excluded. The parallel resistance values of the resistors R13A to R13C between the input terminal and the power source Vcc1 and the resistors R16A to R16C between the input terminal and the ground are made equal.
Since they are equal, offset adjustments cancel each other out. In this case, the initial output level (offset) of the operational amplifier 73 is limited only by an extra resistor R13 connected in parallel between the negative input terminal and the power supply Vcc1. Amount) can be set.

また、−入力端子と電源Vcc1との間に1つ多く並列接続された抵抗器R13を除く複数の抵抗器R13A〜R13Cの抵抗値と、同−入力端子とアースとの間に並列接続された複数の抵抗器R16A〜R16Cの抵抗値との比が、2のべき乗となる値をとるようにした。このような2のべき乗とする重み付けによって、オフセット電流の値を有効に変化可能なようになっている。   Further, the resistance values of a plurality of resistors R13A to R13C except for the resistor R13, which is one more connected in parallel between the input terminal and the power source Vcc1, and the input terminal connected in parallel to the ground. The ratio of the resistance values of the plurality of resistors R16A to R16C is a value that is a power of 2. The weight of the power of 2 makes it possible to effectively change the value of the offset current.

また、オペアンプ73の−入力端子と出力端子との間に、増幅率の分子を決定するための抵抗器として複数の抵抗器R15A〜R15Cを並列接続し、同−入力端子と当該−入力端子に接続される前段の回路であるバッファ71の出力端子との間に、同増幅率の分母を決定するための抵抗器として複数の抵抗器R14A〜R14Cを並列接続し、これら抵抗器R14A〜R14C及びR15A〜R15Cのうち、ゲイン調整により不要となった抵抗器を並列回路から切り離す。並列回路からの切り離しは、抵抗器の抵抗皮膜を切断・除去してもよいし、抵抗器自体を取り外してもよい。これによって容易にゲイン調整を行うことが可能なようになっている。   Further, a plurality of resistors R15A to R15C are connected in parallel as resistors for determining the numerator of the amplification factor between the −input terminal and the output terminal of the operational amplifier 73, and the −input terminal and the −input terminal are connected in parallel. A plurality of resistors R14A to R14C are connected in parallel as resistors for determining the denominator of the same amplification factor between the output terminal of the buffer 71, which is a preceding circuit to be connected, and these resistors R14A to R14C and Among the resistors R15A to R15C, a resistor that has become unnecessary due to gain adjustment is disconnected from the parallel circuit. For disconnection from the parallel circuit, the resistance film of the resistor may be cut and removed, or the resistor itself may be removed. As a result, gain adjustment can be easily performed.

なお、上記の例においては、抵抗R11とR12で電源Vcc1の電圧を半分に分圧したが、これに限らない。即ち、オペアンプ73の−入力端子と電源Vcc1との間に抵抗R13のほかに複数の抵抗器を並列接続し、該抵抗器を介してオペアンプ73へ流入する第1の電流と、オペアンプ73の−入力端子とアースとの間に複数の抵抗器を並列接続し、該抵抗器を介してオペアンプ73から流出する第2の電流とが等しくなるように、電源電圧の分圧比、複数の抵抗器の抵抗値を選定しておけば、互いにオフセット調整は相殺され、本来調整が不要な1.2σ以下(母集団の77%)については調整工程が不要となり、オフセット設定用抵抗器R13のみによって初期のレベル合わせを行うことが可能なようになっている。   In the above example, the voltage of the power supply Vcc1 is divided in half by the resistors R11 and R12. However, the present invention is not limited to this. That is, in addition to the resistor R13, a plurality of resistors are connected in parallel between the negative input terminal of the operational amplifier 73 and the power source Vcc1, and the first current flowing into the operational amplifier 73 through the resistor and the negative A plurality of resistors are connected in parallel between the input terminal and the ground, and the voltage dividing ratio of the power supply voltage and the plurality of resistors are set so that the second current flowing out from the operational amplifier 73 through the resistors becomes equal. If the resistance value is selected, the offset adjustment is canceled out, and the adjustment process is not required for 1.2σ or less (77% of the population) which originally does not require adjustment, and the initial value is set only by the offset setting resistor R13. The level can be adjusted.

更に、前記各並列回路において、並列回路を構成する複数の抵抗器の抵抗値は、相互に異なり基準となる抵抗器の抵抗値に対して2のべき乗となる抵抗値を選定しておけば調整が容易である。並列回路の抵抗値に調整を上記の例のように抵抗器を切り離すことで行えることはいうまでもない。
次に、上述のように抵抗器を切り離し又は抵抗器の抵抗被膜を切断・除去して、演算増幅器のオフセット及びゲインを目標値とする場合に、図1に示す入出力特性測定装置300で、そのオフセット及びゲインを目標値に調整するための抵抗値を求める本実施の形態の特徴内容を説明する。
Further, in each of the parallel circuits, the resistance values of the plurality of resistors constituting the parallel circuit are different from each other, and can be adjusted by selecting a resistance value that is a power of 2 with respect to the resistance value of the reference resistor. Is easy. Needless to say, the resistance value of the parallel circuit can be adjusted by disconnecting the resistor as in the above example.
Next, when the resistor is cut or removed as described above, and the offset and gain of the operational amplifier are set to the target values, the input / output characteristic measuring apparatus 300 shown in FIG. The characteristic contents of this embodiment for obtaining a resistance value for adjusting the offset and gain to the target values will be described.

入出力特性測定装置300は、温度検出系統回路である被測定回路302と、測定用信号源304と、第1の電圧測定部306と、第2の電圧測定部307と、第3の電圧測定部308と、演算部310とを備えて構成されている。
被測定回路302は、図5に示したバッファ71、レベル変換器120、三角波発生器78、アナログ/PWM変換器(演算増幅器)79並びに、図15に示したPWM/アナログ変換器90aを備えて成る。
The input / output characteristic measurement apparatus 300 includes a circuit under measurement 302 that is a temperature detection system circuit, a measurement signal source 304, a first voltage measurement unit 306, a second voltage measurement unit 307, and a third voltage measurement. A unit 308 and a calculation unit 310 are provided.
The circuit under measurement 302 includes the buffer 71, the level converter 120, the triangular wave generator 78, the analog / PWM converter (operational amplifier) 79 shown in FIG. 5, and the PWM / analog converter 90a shown in FIG. Become.

測定用信号源304は、被測定回路302に所定の電圧VFを入力するものである。入力信号電圧VFは、図12に示した温度検出用ダイオード40の両電圧VFに該当する電圧である。
第1の電圧測定部306は、レベル変換器120の出力電圧を測定するものである。その出力電圧をVLEV_Mとする。
第2の電圧測定部307は、PWM/アナログ変換器90aの出力電圧を測定するものである。その出力電圧をVCTIとする。
第3の電圧測定部308は、レベル変換器120及び三角波発生器78の電源電圧Vcc1を測定するものである。
The measurement signal source 304 inputs a predetermined voltage VF to the circuit under measurement 302. The input signal voltage VF is a voltage corresponding to both voltages VF of the temperature detecting diode 40 shown in FIG.
The first voltage measurement unit 306 measures the output voltage of the level converter 120. The output voltage is set to V LEV_M .
The second voltage measuring unit 307 measures the output voltage of the PWM / analog converter 90a. The output voltage is set to VCTI .
The third voltage measurement unit 308 measures the power supply voltage Vcc1 of the level converter 120 and the triangular wave generator 78.

演算部310は、第1〜第3の電圧測定部306〜307での測定結果をもとに、被測定回路302の演算増幅器の出力信号のオフセット及びゲインを目標値に調整するための調整値(抵抗値)を、下記のように演算処理によって求めるものである。
このような構成において、出力電圧VCTIが0%〜100%になるように数段階の電圧を入力信号電圧VFとして印加し、この入力信号電圧VFに対する出力電圧VLEV_M,VCTIの電圧を第1及び第2の電圧測定部306,307で測定する。
The calculation unit 310 is an adjustment value for adjusting the offset and gain of the output signal of the operational amplifier of the circuit under test 302 to the target values based on the measurement results of the first to third voltage measurement units 306 to 307. (Resistance value) is obtained by arithmetic processing as follows.
In such a configuration, several stages of voltages are applied as the input signal voltage VF so that the output voltage V CTI is 0% to 100%, and the output voltages V LEV_M and V CTI with respect to the input signal voltage VF are set to the first voltage. Measurement is performed by the first and second voltage measuring units 306 and 307.

演算部310によって、それらの入力信号電圧VFと、測定された出力電圧VLEV_M,VCTIの値から、図2に直線で示すレベル変換器120の入出力特性であるVF,VLEV_M(mV)の関係と、図3に上下が折れ曲がった直線で示すアナログ/PWM変換器79及びPWM/アナログ変換器90aの入出力特性であるVLEV_M,VCTI(mV)の関係とを導く。 From the input signal voltage VF and the measured output voltages V LEV_M and V CTI by the calculation unit 310, VF and V LEV_M (mV) which are input / output characteristics of the level converter 120 shown by a straight line in FIG. And the relationship between V LEV_M and V CTI (mV), which are input / output characteristics of the analog / PWM converter 79 and the PWM / analog converter 90a, which are indicated by straight lines bent vertically in FIG.

そして、それらの直線関係にある部分のデータを用いて回帰直線処理を行えば、下記の入出力特性を表わす関係式(9)が得られる。この式(9)について、出力値に対する入力値を表現する式を用いる理由は、温度検出用ダイオード40の特性、回路の特性に関わらず、温度検出系統回路の出力規定値が定められているからである。
CTIからVLEV_Mへの直線回帰式は、
LEV_M=γ×VCTI+δ …(9)
Then, if regression line processing is performed using the data of the portions having the linear relationship, the following relational expression (9) representing the input / output characteristics can be obtained. The reason why the expression expressing the input value with respect to the output value is used for this expression (9) is that the output specified value of the temperature detection system circuit is determined regardless of the characteristics of the temperature detection diode 40 and the characteristics of the circuit. It is.
The linear regression equation from V CTI to V LEV_M is
V LEV_M = γ × V CTI + δ (9)

ここで、温度検出系統回路の出力規定値VCTIの0%,100%での値を、例えば140℃でVCTI_H=0.5V、25℃でVCTI_L=4.5Vとすると、VLEVでの電圧は下式(10)及び(11)のように表わされる。
LEV_M_H=γ×VCTI_H+δ …(10)
LEV_M_L=γ×VCTI_L+δ …(11)
このVLEV_M_L,VLEV_M_Hは、VCTIの出力を0%,100%にするため必要なレベル変換器120の出力電圧を意味している。
LEV_MからVF_Mの直線回帰式は、
VF_M=α×VLEV_M+β …(12)
Here, if the values at 0% and 100% of the output regulation value V CTI of the temperature detection system circuit are, for example, V CTI_H = 0.5V at 140 ° C. and V CTI_L = 4.5V at 25 ° C., V LEV Is expressed by the following equations (10) and (11).
V LEV_M_H = γ × V CTI_H + δ (10)
V LEV_M_L = γ × V CTI_L + δ (11)
The V LEV_M_L, V LEV_M_H 0% output of the V CTI, which means the output voltage of the level converter 120 required to 100%.
The linear regression equation of VF _M from the V LEV_M,
VF _M = α × V LEV_M + β ... (12)

この式(12)を用いて、温度検出系統回路の出力規定値VCTIの0%,100%に相当するVLEVの電圧値VLEV_M_L,VLEV_M_Hに対するVFの値は下式(13)及び(14)のように表わされる。
VFM_H=α×VLEV_M_H+β …(13)
VFM_L=α×VLEV_M_L+β …(14)
このように、2段階での回帰直線を用いる事により、温度検出系統回路の出力規定値VCTIの0%,100%に相当するVFの値VFM_H,VFM_Lが求まり、温度検出系統回路の被測定回路302によるバラツキを反映した入出力特性が得られる。
Using this equation (12), the values of VF with respect to the voltage values V LEV_M_L and V LEV_M_H of V LEV corresponding to 0% and 100% of the output specified value V CTI of the temperature detection system circuit are expressed by the following equations (13) and (13): 14).
VF M_H = α × V LEV_M_H + β (13)
VF M_L = α × V LEV_M_L + β (14)
Thus, by using the regression line in two steps, 0% of the output prescribed value V CTI of the temperature detection system circuits, VF value VF m_h equivalent to 100% Motomari is VF M_L, temperature sensing system circuits Input / output characteristics reflecting variations in the circuit under measurement 302 can be obtained.

次に、ゲイン調整及びオフセット調整の過程において、回路方程式を用いて入出力特性を求めるため、最初にレベル変換器120のオフセット電流を流す電源電圧Vcc1を、第3の電圧測定部308によって測定する。
下式(15)は入力信号電圧VFから、レベル変換器120の出力電圧VLEVの理論値を求める回路方程式である。図5に示すようにレベル変換器120のオペアンプ73の+入力電位は、抵抗器R11とR12の抵抗値を等しくすれば、Vcc1/2の電圧値となり、オペアンプ73の−入力電位も等価的にVcc1/2の電位となる。一方、R13A=R16A、R13B=R16B、R13C=R16Cとすれば、オペアンプ73のオフセット電流は抵抗器R13のみによって流れ込む。
Next, in the process of gain adjustment and offset adjustment, in order to obtain input / output characteristics using circuit equations, first, the third voltage measurement unit 308 measures the power supply voltage Vcc1 through which the offset current of the level converter 120 flows. .
The following equation (15) is a circuit equation for obtaining a theoretical value of the output voltage V LEV of the level converter 120 from the input signal voltage VF. As shown in FIG. 5, the + input potential of the operational amplifier 73 of the level converter 120 becomes a voltage value of Vcc1 / 2 if the resistance values of the resistors R11 and R12 are made equal, and the negative input potential of the operational amplifier 73 is equivalent. The potential is Vcc1 / 2. On the other hand, if R13A = R16A, R13B = R16B, and R13C = R16C, the offset current of the operational amplifier 73 flows only through the resistor R13.

Figure 0004882706
Figure 0004882706

但し、//は抵抗の並列を示す。
上式(15)で入力信号電圧VFに対するVLEV_Cの計算値が求まるが、回路方程式に用いた回路定数は公称値であって、実際には誤差を持っている。
そこで、同一のVF電位を入力した時のVLEVの測定値VLEV_Mと、VLEVの理論値VLEV_Cとを比較し、回帰直線処理を行なって、下式(16)に示すゲイン補正値、オフセット補正値で、回路定数及び演算増幅器による公称値からのずれを表現する事が出来る。
LEV_M=VLEV_C×Vg_C+Vo_C …(16)
但し、Vg_C:レベル変換器120のゲインの理論補正値。
o_C:レベル変換器120のオフセットの理論補正値。
However, // indicates resistance parallel.
Although the calculated value of V LEV_C with respect to the input signal voltage VF is obtained by the above equation (15), the circuit constant used in the circuit equation is a nominal value and actually has an error.
Therefore, the measured value V LEV_M of V LEV when the same VF potential is input is compared with the theoretical value V LEV_C of V LEV , the regression line processing is performed, and the gain correction value represented by the following equation (16): The offset correction value can express the deviation from the nominal value due to the circuit constant and the operational amplifier.
V LEV_M = V LEV_C × V g_C + V o_C (16)
Where V g — C is the theoretical correction value of the gain of the level converter 120.
V o_C : Theoretical correction value of the offset of the level converter 120.

このようにする事により、レベル変換器120の実際の特性を、回路方程式の理論値に対して補正を行なう事により推測可能となる。
既に記述したVFM_H,VFM_Lは、温度検出系統回路の出力規定値VCTIの0%,100%に相当するVFの実力入力範囲を示し、VFS_H,VFS_Lを回路基板に要求されるVF入力範囲とすると、ゲインの補正値Vg_cは下式(17)で表わされる。
By doing so, the actual characteristics of the level converter 120 can be estimated by correcting the theoretical values of the circuit equations.
VF m_h already described, VF M_L 0% of the output prescribed value V CTI of the temperature detection system circuits, shows the ability input range of VF corresponding to 100%, VF S_H, VF which require VF S_L to the circuit board Assuming the input range, the gain correction value V g — c is expressed by the following equation (17).

Figure 0004882706
Figure 0004882706

ゲインを決定する抵抗器は、ゲインを表わす式の分子はR15A〜15C、分母はR14A〜R14Cであるが、R15A及びR14Aはゲインの概略値を決める主抵抗器であり、抵抗器R15B,R15C,R14B,R14Cと比較して低抵抗値である。
従って、ゲインを調整するのはR15B,R15C,R14B,R14Cとなり、これらの組み合わせでゲイン補正を−2.6%,−1.73%,−0.86%,+0.83%,+1.64%,+2.50%に設定可能で、上記のGadjに最も近い組合せを選定することにより、VFの入力範囲の幅は所望の値に設定出来る。
一方、ゲイン調整後のレベル変換器120の出力電圧は、下式(18)及び(19)の右辺で表わされ、VLEVに近い値になるように、オフセット電流を調整する。
The resistors that determine the gain are R15A to 15C in the numerator of the expression representing the gain and R14A to R14C in the denominator. R15A and R14A are main resistors that determine the approximate value of the gain, and resistors R15B, R15C Compared to R14B and R14C, it has a low resistance value.
Therefore, R15B, R15C, R14B, and R14C adjust the gain, and gain correction is -2.6%, -1.73%, -0.86%, + 0.83%, and +1.64 by combining these gains. %, + 2.50% can be set, and the width of the VF input range can be set to a desired value by selecting the combination closest to the above Gadj.
On the other hand, the output voltage of the level converter 120 after gain adjustment is expressed by the right side of the following equations (18) and (19), and the offset current is adjusted so as to be a value close to V LEV .

Figure 0004882706
Figure 0004882706

Figure 0004882706
Figure 0004882706

但し、R16:ゲイン調整後のゲインの分母に相当する抵抗値。
R15:ゲイン調整後のゲインの分子に相当する抵抗値。
上式(18)及び(19)を変形してオフセット電流(iH,)を求める式を下式(20)及び(21)に示す。
R16: resistance value corresponding to the denominator of gain after gain adjustment.
R15: resistance value corresponding to the numerator of gain after gain adjustment.
Equations (20) and (21) are obtained by modifying the above equations (18) and (19) to obtain the offset current (i H, i L ).

Figure 0004882706
Figure 0004882706

Figure 0004882706
Figure 0004882706

但し、R13:オフセット調整の主抵抗器の抵抗値。
このようにして、レベル変換器120の出力調整用のオフセット電流の調整値(iH,)が求まる。
しかし、ゲイン調整は、計算値を設定出来ないため、iH,の値が異なるので、実際には、それらの平均値Iを下式(22)のように求めて調整を行う。
=(i+i)/2 …(22)
このオフセット調整電流より削除する抵抗器の抵抗値を、下式(23)によって定める。
=Vcc1/2/I …(23)
However, R13: Resistance value of the main resistor for offset adjustment.
In this way, the adjustment value (i H, i L ) of the offset current for adjusting the output of the level converter 120 is obtained.
However, since gain calculation cannot set a calculated value, the values of i H and i L are different. In practice, the average value I O is obtained by the following equation (22) for adjustment.
I O = (i H + i L ) / 2 (22)
The resistance value of the resistor to be deleted from this offset adjustment current is determined by the following equation (23).
R O = Vcc1 / 2 / I O (23)

は、正負の値を持つ事から、計算上のRは正負の値を保有するが、これはオフセット電流を流す向きを表現しているのみである。従って、Rが正の場合はR16側の抵抗器を削除して、電流のアンバランスを起こさせる事により、R13側の抵抗器よりオフセット電流を流す。
一方、Rが負の場合はR13側の抵抗器を削除して、電流のアンバランスを起こさせる事により、R16側の抵抗器にオフセット電流を引き込む。このオフセット抵抗値Rもゲイン調整と同様に、近い値をR13,R13A,R13B,R13C,R16A,R16B,R16Cから選定すれば良い。
I O is the fact that with a positive or negative value, R O computational is held positive and negative values, this is only expresses the direction of flow offset current. Therefore, when R O is positive, the resistor on the R16 side is deleted and current imbalance is caused to flow an offset current from the resistor on the R13 side.
On the other hand, when R O is negative, the resistor on the R13 side is deleted to cause current imbalance, thereby drawing an offset current into the resistor on the R16 side. The offset resistance R O is also similar to the gain adjustment values close R13, R13A, R13B, R13C, R16A, R16B, may be selected from R16C.

以上説明したように本実施の形態の演算増幅器を用いたアナログ回路の入出力特性測定装置300によって、温度検出系統回路である被測定回路302の入出力特性の把握を行った後に、その被測定回路302の入出力特性(オフセット及びゲイン)の調整を、図4のフローチャートに示す方法で行うようにした。   As described above, after the input / output characteristics of the circuit under measurement 302 which is the temperature detection system circuit are grasped by the input / output characteristics measurement apparatus 300 of the analog circuit using the operational amplifier according to the present embodiment, the device under measurement is measured. The input / output characteristics (offset and gain) of the circuit 302 are adjusted by the method shown in the flowchart of FIG.

ステップS1において、被測定回路302の入出力特性の測定を行う。即ち、被測定回路302の入力部であるバッファ71に既知の複数レベルの電圧VFを入力する。この入力信号電圧VFの値に応じたレベル変換器120の出力電圧VLEV_M及びPWM/アナログ変換器90aの出力電圧(温度検出系統回路の出力電圧)VCTIの入出力特性を測定すると共に、レベル変換器120においてオフセット電流を供給する電圧源の電圧値Vcc1を測定する。 In step S1, the input / output characteristics of the circuit under test 302 are measured. That is, a known multi-level voltage VF is input to the buffer 71 which is an input unit of the circuit under test 302. With measuring the output characteristic of V CTI (output voltage of the temperature detection system circuit) the output voltage of the output voltage V LEV_M and PWM / analog converter 90a of the level converter 120 corresponding to the value of the input signal voltage VF, level The converter 120 measures the voltage value Vcc1 of the voltage source that supplies the offset current.

ステップS2において、アナログ/PWM変換器79及びPWM/アナログ変換器90aの入出力特性の決定を行う。即ち、レベル変換器120の出力電圧VLEV_M及びPWM/アナログ変換器90aの出力電圧VCTIの測定値を基にして、比例関係の有る領域における関係式を回帰直線処理によって算出する。この算出された関係式を用いて、PWM/アナログ変換器90aの出力電圧VCTIの0%,100%に相当するレベル変換器120の出力電圧VLEV_Mの範囲を求める。 In step S2, input / output characteristics of the analog / PWM converter 79 and the PWM / analog converter 90a are determined. That is, the measured value of the output voltage V CTI of the output voltage V LEV_M and PWM / analog converter 90a of the level converter 120 based on the relational expression in the region having the proportion calculated by the regression line process. Using this calculated relationship, 0% of the output voltage V CTI of PWM / analog converter 90a, obtains the range of the output voltage V LEV_M level converter 120, which corresponds to 100%.

ステップS3において、レベル変換器120の入出力特性の決定を行う。即ち、レベル変換器120の出力電圧VLEV_Mの測定値及び被測定回路302の入力信号電圧VFの設定値を基にして、回帰直線処理によってレベル変換器120の入出力特性を算出する。ここで、レベル変換器120の出力電圧VLEV_Mに対するPWM/アナログ変換器90aの出力電圧VCTIの比例関係の有る領域における関係式を併用する事により、PWM/アナログ変換器90aの出力電圧VCTIの0%,100%に相当する被測定回路302の入力電圧の実力範囲を求める。 In step S3, the input / output characteristics of the level converter 120 are determined. That is, the input / output characteristics of the level converter 120 are calculated by regression line processing based on the measured value of the output voltage V LEV_M of the level converter 120 and the set value of the input signal voltage VF of the circuit under test 302. Here, by combination of relationship in a region having the proportional relation between the output voltage V CTI of PWM / analog converter 90a for the output voltage V LEV_M level converter 120, the output voltage V CTI of PWM / analog converter 90a The effective range of the input voltage of the circuit under test 302 corresponding to 0% and 100% is obtained.

ステップS4において、レベル変換器120の入出力特性の計算値に対する補正を行う。即ち、PWM/アナログ変換器90aの出力電圧VCTIの0%,100%に相当する被測定回路302の入力電圧に対して、調整前のレベル変換器120の回路定数を適用した回路計算により求めたレベル変換器120の出力電圧範囲と、PWM/アナログ変換器90aの出力電圧VCTIの0%,100%に相当するレベル変換器120の出力電圧VLEV_Mの範囲とを比較し、その差異を回路定数の公称値に対するずれとしてオフセット及びゲイン補正値として取り扱う。 In step S4, the calculated value of the input / output characteristic of the level converter 120 is corrected. That is, determined by the PWM / 0% of the output voltage V CTI-analog converter 90a, to the input voltage of the circuit under test 302, corresponding to 100%, the circuit calculation applying the circuit constant of the unadjusted level converter 120 and the output voltage range of the level converter 120, 0% of the output voltage V CTI of PWM / analog converter 90a, compared with the range of the output voltage V LEV_M level converter 120, which corresponds to 100%, the difference Treated as offset and gain correction values as deviations from nominal circuit constants.

ステップS5において、レベル変換器120のゲイン特性の調整を行う。即ち、被測定回路302に設定すべき電圧範囲に対する入力信号電圧VFの実力範囲との比を求め、この逆数×調整前のレベル変換器120のゲインに、調整後のゲインが最も近くなるように、レベル変換器120のゲイン抵抗器の一部を削除する。
ステップS6において、レベル変換器120のオフセット特性の調整を行う。即ち、上記のゲイン抵抗器を削除した後のゲインを用いて、被測定回路302に設定すべき電圧範囲(0%,100%)に対するレベル変換器120の出力電圧範囲を求め、これと上記のPWM/アナログ変換器90aの出力電圧VCTIの0%,100%に相当するレベル変換器120の出力電圧VLEV_Mの範囲とを比較し、範囲のずれが最も少なくなるように調整用のオフセット電流を求め、電圧源の電圧値Vcc1から調整抵抗値を求め、オフセット電流を流したい側と反対側の抵抗器列から、その求めた調整抵抗値に近い抵抗器を削除する。
In step S5, the gain characteristic of the level converter 120 is adjusted. That is, the ratio of the input signal voltage VF to the effective range of the voltage range to be set in the circuit under test 302 is obtained, and the adjusted gain is closest to the reciprocal × the gain of the level converter 120 before adjustment. Then, a part of the gain resistor of the level converter 120 is deleted.
In step S6, the offset characteristic of the level converter 120 is adjusted. That is, the output voltage range of the level converter 120 with respect to the voltage range (0%, 100%) to be set in the circuit under test 302 is obtained by using the gain after deleting the gain resistor. PWM / 0% of the output voltage V CTI-analog converter 90a, compared with the range of the output voltage V LEV_M level converter 120, which corresponds to 100%, the offset current for adjustment as the deviation range is minimized Then, an adjustment resistance value is obtained from the voltage value Vcc1 of the voltage source, and a resistor close to the obtained adjustment resistance value is deleted from the resistor array on the side opposite to the side where the offset current is to flow.

このように第1の実施の形態の入出力特性測定装置300によって、被測定回路302の入出力特性の測定を行う箇所を最小限に絞り、所望の入出力特性となるように、増幅器の増幅率(ゲイン)の調整値、オフセットの調整値を一度に得る事ができる。そして、それらの調整値をもとに、予め設けた調整用回路素子である抵抗器を該オフセット及びゲインが目標値となるように削除することができる。   As described above, the input / output characteristic measuring apparatus 300 according to the first embodiment reduces the number of places where the input / output characteristics of the circuit under measurement 302 are measured to the minimum, and the amplification of the amplifier so as to obtain the desired input / output characteristics. The ratio (gain) adjustment value and the offset adjustment value can be obtained at a time. Then, based on those adjustment values, a resistor, which is an adjustment circuit element provided in advance, can be deleted so that the offset and gain become target values.

(第2の実施の形態)
図20は、本発明の第2の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定装置の構成を示す回路図である。
図20に示す入出力特性測定回路400が、図1に示した入出力特性測定回路300と異なる点は、被測定回路402が図12に示した温度検出用ダイオード40に一定の順方向電流IF(IF電流)を供給する定電流源70を備え、定電流源70からのIF電流のバラツキが起因する温度検出用ダイオード40の順方向電圧VF(VF電圧)の変動を補正可能としたことにある。また、入出力特性測定回路400は、VF電圧の変動を補正するために、電流測定部404と、演算部410と、測定用電源304の接続/切断用のスイッチ406とを備える。
(Second Embodiment)
FIG. 20 is a circuit diagram showing a configuration of an input / output characteristic measuring apparatus for a circuit under test that is an analog circuit using an operational amplifier according to the second embodiment of the present invention.
The input / output characteristic measuring circuit 400 shown in FIG. 20 is different from the input / output characteristic measuring circuit 300 shown in FIG. 1 in that the circuit under test 402 has a constant forward current IF in the temperature detecting diode 40 shown in FIG. A constant current source 70 that supplies (IF current) is provided, and fluctuations in the forward voltage VF (VF voltage) of the temperature detection diode 40 due to variations in IF current from the constant current source 70 can be corrected. is there. In addition, the input / output characteristic measurement circuit 400 includes a current measurement unit 404, a calculation unit 410, and a switch 406 for connecting / disconnecting the measurement power supply 304 in order to correct a variation in the VF voltage.

電流測定部404は、IF電流を測定し、この測定値を演算部410へ出力する。演算部410は、そのIF電流の測定値をもとに、次に記載するようにVF電圧の変動を補正する演算処理を行う。なお、演算部410は、そのVF電圧の変動を補正する演算処理以外に、図1の演算部310と同様の演算処理機能を有する。
図21は、温度検出用ダイオードの温度をパラメータとしたVF/IF特性を示し、IF電流の変動に伴いVF電圧が変動することを示している。図22は、VF電圧の温度係数のIF依存性を示し、IF電流が±5%変動すると、VF温度係数が±0.15%変動することを示している。図23は、25℃におけるVF電圧のIF電流依存性を示し、これからVF電圧とIF電流とがリニアな関係にあることが判る。
The current measurement unit 404 measures the IF current and outputs the measurement value to the calculation unit 410. Based on the measured value of the IF current, the calculation unit 410 performs calculation processing for correcting the fluctuation of the VF voltage as described below. Note that the arithmetic unit 410 has the same arithmetic processing function as the arithmetic unit 310 of FIG. 1 other than the arithmetic processing for correcting the fluctuation of the VF voltage.
FIG. 21 shows VF / IF characteristics using the temperature of the temperature detection diode as a parameter, and shows that the VF voltage fluctuates as the IF current fluctuates. FIG. 22 shows the IF dependence of the temperature coefficient of the VF voltage. When the IF current varies by ± 5%, the VF temperature coefficient varies by ± 0.15%. FIG. 23 shows the IF current dependence of the VF voltage at 25 ° C. From this it can be seen that the VF voltage and the IF current have a linear relationship.

図21〜図23の何れもリニアな関係に有るが、上述したようにVF電圧の温度係数のIF依存性は±0.15%の変動であり、被測定回路402全体に割り付けた±3%の誤差に対して十分小さいので無視することが可能である。
従って、IF電流のずれにより変動するVF電圧の補正は、図24に示すように、温度に関係無く一義的に補正すれば良い。温度検出用ダイオード40のVF電圧は、温度によって大きく変化し、またIF電流によっても変化するので、本来、IF電流を固定値としてVF電圧を測定する必要があるが、回路のバラツキによりIF電流は固定値からずれてしまう。
Each of FIGS. 21 to 23 has a linear relationship, but as described above, the IF dependency of the temperature coefficient of the VF voltage is a variation of ± 0.15%, which is ± 3% allocated to the entire circuit 402 to be measured. Since it is sufficiently small with respect to the error, it can be ignored.
Therefore, the correction of the VF voltage that fluctuates due to the deviation of the IF current may be uniquely corrected regardless of the temperature, as shown in FIG. Since the VF voltage of the temperature detection diode 40 varies greatly depending on the temperature and also varies depending on the IF current, it is necessary to measure the VF voltage with the IF current as a fixed value. Deviation from the fixed value.

このIF電流のずれによるVF電圧のずれ量は、温度検出用ダイオード40のロット内、ロット間で概ね一定であり、また図24に示すように温度検出用ダイオード40の温度が変化しても、IF電流のずれによる影響は概ね一定である。
従って、予め温度検出用ダイオード40のΔVF/ΔIFを図23のように測定値から求めておき、このΔVF/ΔIFを補正係数CΔVF/ΔIFとして演算部410に設定し、演算部410で、その補正係数CΔVF/ΔIFとIF電流の規定値からのずれ量ΔIFとの積から、本来の規定値のVF電圧値からのずれ量ΔVFを求める。
The amount of deviation of the VF voltage due to the deviation of the IF current is substantially constant within the lot of the temperature detection diode 40 and between lots, and even if the temperature of the temperature detection diode 40 changes as shown in FIG. The effect of IF current deviation is generally constant.
Accordingly, ΔVF / ΔIF of the temperature detecting diode 40 is obtained in advance from the measured value as shown in FIG. 23, and this ΔVF / ΔIF is set as the correction coefficient C ΔVF / ΔIF in the calculating unit 410. From the product of the correction coefficient C ΔVF / ΔIF and the deviation amount ΔIF from the specified value of the IF current, the deviation amount ΔVF from the original specified value of the VF voltage value is obtained.

演算部410で演算に用いられるVF電圧の補正式は下記のように表わされる。
順方向電流IFが規定値IFでのVF電圧は次の通りである。
VFSS_H(高温側順方向電圧)
VFSS_L(低温側順方向電圧)
順方向電流IFが規定値IFからずれた電流IFでのVF電圧は次の通りである。
VFS_H=VFSS_H+(IF−IF)×CΔVF/ΔIF …(24)
VFS_L=VFSS_L+(IF−IF)×CΔVF/ΔIF …(25)
The correction formula of the VF voltage used for calculation in the calculation unit 410 is expressed as follows.
VF voltage at a defined value IF S forward current IF is as follows.
VF SS_H (High-temperature side forward voltage)
VF SS_L (low temperature side forward voltage)
VF voltage at a current IF M forward current IF is shifted from the specified value IF S is as follows.
VF S_H = VF SS_H + (IF M -IF S) × C ΔVF / ΔIF ... (24)
VF S_L = VF SS_L + (IF M -IF S) × C ΔVF / ΔIF ... (25)

このようにして、順方向電流IFが規定値IFからずれていても、対応するVF値(VFS_H,VFS_L)を求める事が可能となる。これらVFM_H,VFM_Lは、第1の実施の形態で説明したように、回路基板に要求されるVF入力範囲であり、上式(24)及び(25)で求めたVFS_H,VFS_Lを前述の式(17)に代入することで、同式(17)に示したゲインの補正値Vg_cを求めることができる。
即ち、回路基板に要求されるVF入力範囲VFS_H,VFS_Lを求めた後は、第1の実施の形態で説明したと同様に、被測定回路402のバッファ71以降の特性の補償を行う。
In this way, the forward current IF is also deviate from the specified value IF S, it is possible to obtain the corresponding VF value (VF S_H, VF S_L). As described in the first embodiment, these VF M_H and VF M_L are VF input ranges required for the circuit board, and the VF S_H and VF S_L obtained by the above equations (24) and (25) are used. By substituting into the above equation (17), the gain correction value V g — c shown in the equation (17) can be obtained.
That is, after the VF input ranges VF S_H and VF S_L required for the circuit board are obtained, the characteristics after the buffer 71 of the circuit under test 402 are compensated as described in the first embodiment.

このように第2の実施の形態の入出力特性測定装置400によって、定電流源70からのIF電流のバラツキが起因する温度検出用ダイオード40の順方向電圧VFの変動を補正した後、第1の実施の形態と同様に、被測定回路402の入出力特性の測定を行う箇所を最小限に絞り、所望の入出力特性となるように、増幅器の増幅率(ゲイン)の調整値、オフセットの調整値を一度に得ることが可能となる。   As described above, the input / output characteristic measuring apparatus 400 according to the second embodiment corrects the fluctuation of the forward voltage VF of the temperature detection diode 40 caused by the variation in the IF current from the constant current source 70, and then performs the first operation. As in the first embodiment, the number of locations where the input / output characteristics of the circuit under test 402 are measured is minimized, and the adjustment value and offset of the amplification factor (gain) of the amplifier are adjusted so that the desired input / output characteristics are obtained. Adjustment values can be obtained at a time.

(第3の実施の形態)
図25及び図26は、本発明の第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定方法を説明するための第1及び第2のフローチャートである。
図27は、本実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)の入出力特性の調整方法を説明するための図である。
図28は、本実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)のゲイン調整の有無を説明するための図である。
図29は、本実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)のオフセット調整の有無を説明するための図である。
(Third embodiment)
25 and 26 are first and second flowcharts for explaining an input / output characteristic measurement method for a circuit under measurement, which is an analog circuit using an operational amplifier according to the third embodiment of the present invention. .
FIG. 27 is a diagram for explaining a method for adjusting input / output characteristics of a circuit under test (temperature measurement circuit) that is an analog circuit using the operational amplifier according to the present embodiment.
FIG. 28 is a diagram for explaining the presence / absence of gain adjustment of a circuit under test (temperature measurement circuit) that is an analog circuit using the operational amplifier according to the present embodiment.
FIG. 29 is a diagram for explaining the presence / absence of offset adjustment of a circuit under test (temperature measurement circuit) that is an analog circuit using the operational amplifier according to the present embodiment.

まず、図27に、図20に示した入出力特性測定装置400の温度検出用ダイオード40を用いて、被測定回路402の温度測定を行う際のVF電圧の規定値(設定VF値)に対する許容誤差、測定誤差、調整範囲に関して次のように記述した。即ち、実線K1は設定VF値(規定値)、実線K1と破線K2及びK3の間は許容誤差VF−ER、実線K1と一点鎖線K4及びK5の間はVF調整範囲VFS−H,VFS−Lである。また、T1は低温側、T2は高温側の値を示す。 First, FIG. 27 shows an allowable value for the specified value (set VF value) of the VF voltage when the temperature of the circuit under measurement 402 is measured using the temperature detection diode 40 of the input / output characteristic measuring apparatus 400 shown in FIG. The error, measurement error, and adjustment range were described as follows. That is, the solid line K1 is set VF value (prescribed value), while the solid line K1 and the broken line K2 and K3 tolerance VF -ER, while the solid line K1 and the one-dot chain line K4 and K5 VF adjustment range VF S-H, VF S -L . Further, T1 represents a low temperature side, and T2 represents a high temperature side value.

この図27を参照して、被測定回路402の入出力特性をゲイン調整とオフセット調整によって補正する方法を説明する。
上式(24)及び(25)では、IF電流値の補正を行った後のT1,T2での温度検出用ダイオード40のVF電圧の規定値(設定VF値)は、次の記号で表される。
設定VF値:
VFS−H(高温側順方向電圧)
VFS−L(低温側順方向電圧)
With reference to FIG. 27, a method of correcting the input / output characteristics of the circuit under measurement 402 by gain adjustment and offset adjustment will be described.
In the above equations (24) and (25), the specified value (set VF value) of the VF voltage of the temperature detection diode 40 at T1 and T2 after the IF current value is corrected is represented by the following symbols. The
Setting VF value:
VF SH (High - temperature side forward voltage)
VF SL (Low - temperature forward voltage)

この設定VF値に対して、許容誤差VF−ERで温度精度を保証するように、前述したオフセット設定用抵抗器R13及びオフセット微調整用抵抗器R13A,R13B,R13C,R16A,R16B,R16Cと、ゲイン調整用抵抗器R14A,R14B,R14C,R15A,R15B,R15Cとによって、オフセット及びゲインを調整しなければならないが、次に示す項目(a1)〜(a3)を考慮する必要がある。なお、これら(a1)〜(a3)は、図27にも記載した。 The offset setting resistor R13 and the offset fine adjustment resistors R13A, R13B, R13C, R16A, R16B, R16C, as described above, so as to guarantee the temperature accuracy with the allowable error VF- ER for the set VF value, The offset and gain must be adjusted by the gain adjusting resistors R14A, R14B, R14C, R15A, R15B, and R15C, but the following items (a1) to (a3) need to be considered. These (a1) to (a3) are also shown in FIG.

なお、オフセット設定用抵抗器R13及びオフセット微調整用抵抗器R13A,R13B,R13C,R16A,R16B,R16Cを、後述においてオフセット調整用抵抗器とも称す。
(a1)オフセット調整分解能:VF−ER_OFF
本実施の形態でのオフセット調整は、べき乗の値からなる数種類の調整抵抗器を用いて調整を行うため、離散的な調整しか出来ない事による誤差で、オフセット調整ステップの1/2を設定する。
(a2)測定系の誤差(再現性):VF−ER_MEAS
これは、被測定回路402の入出力特性を測定する装置の安定性、再現性などを示す。
(a3)余裕度:VF−MARJIN
これは、調整後のVF値が、許容誤差の範囲で余裕をもって設定値を保証させるための余裕度である。
The offset setting resistor R13 and the offset fine adjustment resistors R13A, R13B, R13C, R16A, R16B, and R16C are also referred to as offset adjustment resistors in the following.
( A1 ) Offset adjustment resolution: VF- ER_OFF
Since the offset adjustment in this embodiment is performed using several types of adjustment resistors consisting of power values, 1/2 of the offset adjustment step is set with an error due to the fact that only discrete adjustment is possible. .
(A2) Measurement system error (reproducibility): VF- ER_MEAS
This indicates the stability and reproducibility of the device for measuring the input / output characteristics of the circuit under test 402.
( A3 ) Margin: VF- MARJIN
This is a margin for allowing the adjusted VF value to guarantee the set value with a margin within the allowable error range.

許容誤差:VF−ERから、上記の項目を考慮した値が、下式(26)〜(29)に示すVFの調整範囲となる。なお、以下の調整範囲を示す各式において、調整範囲の最大値をMAXで、最小値をMINで表した。また、図27には、VFS−H,VFS−Lと記載した。
高温側順方向電圧の調整範囲:
VFS−H_MAX=VFS−H+(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(26)
VFS−H_MIN=VFS−H−(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(27)
低温側順方向電圧の調整範囲:
VFS−L_MAX=VFS−L+(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(28)
VFS−L_MIN=VFS−L−(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(29)
Allowable error: From VF- ER , a value in consideration of the above items is the VF adjustment range shown in the following equations (26) to (29). In each expression showing the following adjustment ranges, the maximum value of the adjustment range is represented by MAX and the minimum value is represented by MIN . Moreover, in FIG. 27, it described as VF S-H and VF S-L .
Adjustment range of high-temperature forward voltage:
VF S-H_MAX = VF S- H + (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (26)
VF S-H_MIN = VF S- H - (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (27)
Low temperature side forward voltage adjustment range:
VF S-L_MAX = VF S- L + (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (28)
VF S-L_MIN = VF S- L - (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (29)

このようにして、低温側、高温側の順方向電圧の調整範囲が規定され、温度検出回路である被測定回路402における所定の出力値に対応する低温、高温でのVF値をゲイン調整及びオフセット調整により規定範囲内に抑制する。
このゲイン調整とオフセット調整の順序は、ゲイン調整を行うとオフセット値も変化するので、ゲイン調整を行ってからオフセット調整を行う。これによって、その調整効率を高めることができる。
In this way, the adjustment range of the forward voltage on the low temperature side and the high temperature side is defined, and the VF value at the low temperature and high temperature corresponding to the predetermined output value in the circuit under test 402 that is the temperature detection circuit is gain adjusted and offset. Control within the specified range by adjustment.
The order of the gain adjustment and the offset adjustment is such that the offset value changes when the gain adjustment is performed. Therefore, the offset adjustment is performed after the gain adjustment. Thereby, the adjustment efficiency can be increased.

まず、図25のフローチャート及び図28を参照して、ゲイン調整について説明する。但し、図28には、上記のVFの調整範囲であるVFS−H_MAX,VFS−H_MIN,VFS−L_MAX,VFS−L_MINから得られるVF調整最大範囲VMAXと、VF調整最小範囲VMINとを示した。
図25のステップS11において、入出力特性測定装置400で評価した被測定回路402の所定の出力値に対応する高温及び低温でのVF値を測定し、高温でのVF値をVFM_H、低温でのVF値をVFM_Lとする。この測定で得られた高温と低温のVF値を、図28に、実線K11,K12又は破線K13,K14で示した。
First, gain adjustment will be described with reference to the flowchart of FIG. 25 and FIG. However, FIG. 28 shows the VF adjustment maximum range VMAX obtained from the above VF adjustment ranges VF S-H_MAX , VF S-H_MIN , VF S-L_MAX , VF S-L_MIN, and the VF adjustment minimum range VMIN showed that.
In step S11 of FIG. 25, a VF value at a high temperature and a low temperature corresponding to a predetermined output value of the circuit under test 402 evaluated by the input / output characteristic measuring apparatus 400 is measured, and the VF value at the high temperature is VF M_H , Is set to VF M_L . The high and low VF values obtained by this measurement are shown by solid lines K11 and K12 or broken lines K13 and K14 in FIG.

ステップS12において、VF値の温度変化を計算する。この際の被測定回路402の高温と低温でのVFの変化量をΔVFとすると、ΔVF=VFM_H−VFM_Lとなる。
次に、ステップS13において、その計算したΔVFがゲイン調整範囲内か否かを判断する。これは、上記のVFの調整範囲(VFS−H_MAX,VFS−H_MIN,VFS−L_MAX,VFS−L_MIN)から、ΔVFの調整範囲を求める。これは、下式(30)及び(31)のようになる。
ΔVFS_MAX=VFS−H_MAX−VFS−L_MIN …(30)
ΔVFS_MIN=VFS−H_MIN−VFS−L_MAX …(31)
そして、ΔVF、ΔVFS_MIN、ΔVFS_MAXを比較する。この結果、ΔVFS_MIN≦ΔVF≦ΔVFS_MAXの関係を満足すると、ステップS14に示すように、ゲイン調整は不要となる。これは、図28に示す実線K11,K12の場合である。
In step S12, the temperature change of the VF value is calculated. If the amount of change in VF between the high and low temperatures of the circuit under test 402 at this time is ΔVF M , then ΔVF M = VF M_H −VF M_L .
Next, in step S13, it is determined whether or not the calculated ΔVF M is within the gain adjustment range. This obtains the adjustment range of ΔVF from the above-mentioned adjustment range of VF (VF S-H_MAX , VFS -H_MIN , VFS-L_MAX , VFS-L_MIN ). This is expressed by the following equations (30) and (31).
ΔVF S_MAX = VF S−H_MAX −VF S−L_MIN (30)
ΔVF S_MIN = VF S−H_MIN −VF S−L_MAX (31)
Then, ΔVF M , ΔVF S_MIN , and ΔVF S_MAX are compared. As a result, when the relationship of ΔVF S_MIN ≦ ΔVF M ≦ ΔVF S_MAX is satisfied, gain adjustment is not necessary as shown in step S14. This is the case of the solid lines K11 and K12 shown in FIG.

一方、図28に破線K13,K14で示すように、上記関係を満足しない場合は、ステップS15へ進み、ゲイン調整を行う必要がある。この場合、ゲイン調整を行う抵抗器の数を出来るだけ少なくするために、上記で求めたΔVFS_MIN,ΔVFS_MAXの何れが、ΔVFの値に近いかを下式(32)にて判定し、VFの調整を行う目標値のΔVF−SSを設定する必要がある。
|ΔVF−ΔVFS_MIN|<|ΔVF−ΔVFS_MAX| …(32)
即ち、この式(32)にてゲイン調整目標の判定を行う。
この結果、上式(32)の関係を満足する場合、ステップS16に示すように、ゲイン調整目標は、ΔVF−SS=ΔVFS_MINとなる。一方、上式(32)の関係が相違する場合、ステップS17に示すように、ゲイン調整目標ΔVF−SS=ΔVFS_MAXとなる。
On the other hand, as shown by broken lines K13 and K14 in FIG. 28, when the above relationship is not satisfied, the process proceeds to step S15, and it is necessary to perform gain adjustment. In this case, in order to reduce the number of resistors for gain adjustment as much as possible, it is determined by the following equation (32) which of ΔVF S_MIN and ΔVF S_MAX obtained above is close to the value of ΔVF M. It is necessary to set the target value ΔVF- SS for adjusting the VF.
| ΔVF M −ΔVF S_MIN | <| ΔVF M −ΔVF S_MAX | (32)
That is, the gain adjustment target is determined by this equation (32).
As a result, when the relationship of the above equation (32) is satisfied, the gain adjustment target is ΔVF −SS = ΔVF S_MIN as shown in step S16. On the other hand, when the relationship of the above equation (32) is different, as shown in step S17, the gain adjustment target ΔVF −SS = ΔVF S_MAX .

次に、ステップS18において、ゲイン調整量を次式(33)のように計算する。
Gadj=(ΔVFSS−ΔVF)/ΔVF …(33)
次に、ステップS19において、ゲイン調整目標のΔVF−SSになるように、ゲイン調整用抵抗器R14A,R14B,R14C,R15A,R15B,R15Cを取り外し、ゲインを調整する。この際のゲイン調整量が上式(33)のようになる。
このように調整する事により、従来はゲイン調整目標ΔVF−SS=0と設定し、これに近づくようにゲイン調整していたが、ΔVFS_MINまたはΔVFS_MAX分の調整を行わなくても良く、言い換えればVF調整範囲を狭くすることができるので、その分だけゲイン調整用抵抗器を削除する工数を削減することができる。
Next, in step S18, the gain adjustment amount is calculated as in the following equation (33).
Gadj = (ΔVF SS −ΔVF M ) / ΔVF M (33)
Next, in step S19, the gain adjustment resistors R14A, R14B, R14C, R15A, R15B, and R15C are removed and the gain is adjusted so that the gain adjustment target ΔVF− SS is obtained. The gain adjustment amount at this time is expressed by the above equation (33).
By adjusting in this way, conventionally, the gain adjustment target ΔVF −SS = 0 was set and gain adjustment was made so as to approach this, but it is not necessary to adjust ΔVF S_MIN or ΔVF S_MAX , in other words, Therefore, since the VF adjustment range can be narrowed, the man-hours for deleting the gain adjustment resistor can be reduced accordingly.

次に、図26のフローチャート及び図29を参照して、オフセット調整について説明する。
図26のステップS20において、前工程でのゲイン調整により、被測定回路402の入出力特性が変化するので、ゲイン調整後の所定の出力値に対応する高温でのVF推定値:VFM_H_Gと、低温でのVF推定値:VFM_L_Gとを、下式(34)及び(35)から求める。なお、その高温と低温のVF推定値を、図29に、実線K21又は破線K22で示した。
Next, offset adjustment will be described with reference to the flowchart of FIG. 26 and FIG.
In step S20 of FIG. 26, the input / output characteristics of the circuit under measurement 402 change due to the gain adjustment in the previous process. Therefore, the estimated VF at a high temperature corresponding to the predetermined output value after gain adjustment: VF M_H_G VF estimated value at low temperature: VF M_L_G is obtained from the following equations (34) and (35). In addition, the estimated high and low VF values are indicated by a solid line K21 or a broken line K22 in FIG.

高温側順方向電圧のゲイン調整後のVF推定値:
VFM_H_G={(Vcc1/2−VLEV_M_H+Vo_c)/(RGAIN2)−5VP/2/(R13)}×{(RGAIN1)/Vg_c}+Vcc1/2 …(34)
高温側順方向電圧のゲイン調整後のVF推定値:
VFM_L_G={(Vcc1/2−VLEV_M_L+Vo_c)/(RGAIN2)−5VP/2/(R13)}×{(RGAIN1)/Vg_c}+Vcc1/2 …(35)
VF estimated value after gain adjustment of high-temperature side forward voltage:
VF M_H_G = {(Vcc1 / 2−V LEV_M_H + Vo_c) / (R GAIN2 ) −5VP / 2 / (R 13 )} × {(R GAIN1 ) / Vg_c} + Vcc 1/2 (34)
VF estimated value after gain adjustment of high-temperature side forward voltage:
VF M_L_G = {(Vcc1 / 2−V LEV_M_L + Vo_c) / (R GAIN2 ) −5VP / 2 / (R 13 )} × {(R GAIN1 ) / Vg_c} + Vcc 1/2 (35)

但し、被測定回路402のレベル変換器120(図5参照)において、R11=R12としてオペアンプ73の+入力をVcc1/2の電圧値とする。
GAIN1:増幅率の分子であるR15A〜R15Cにおけるゲイン調整後の合成抵抗。
GAIN2:増幅率の分母であるR14A〜R14Cにおけるゲイン調整後の合成抵抗。
However, in the level converter 120 (see FIG. 5) of the circuit under test 402, R11 = R12 and the + input of the operational amplifier 73 is set to a voltage value of Vcc1 / 2.
R GAIN1 : The combined resistance after gain adjustment in R15A to R15C, which is a numerator of the amplification factor.
R GAIN2 : The combined resistance after gain adjustment in R14A to R14C, which is the denominator of the amplification factor.

ここで、温度測定値を規定値に対して、許容誤差の範囲内に抑制する必要があり、ゲイン調整と同様の範囲内に調整を行う。
高温側順方向電圧の調整範囲:
VFS−H_MAX=VFS−H+(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(36)
VFS−H_MIN=VFS−H−(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(37)
低温側順方向電圧の調整範囲:
VFS−L_MAX=VFS−L+(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(38)
VFS−L_MIN=VFS−L−(VF−ER−VF−ER_OFF−VF−ER_MEAS−VF−MARJIN) …(39)
Here, it is necessary to suppress the temperature measurement value within the allowable error range with respect to the specified value, and the adjustment is performed within the same range as the gain adjustment.
Adjustment range of high-temperature forward voltage:
VF S-H_MAX = VF S- H + (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (36)
VF S-H_MIN = VF S- H - (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (37)
Low temperature side forward voltage adjustment range:
VF S-L_MAX = VF S- L + (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (38)
VF S-L_MIN = VF S- L - (VF -ER -VF -ER_OFF -VF -ER_MEAS -VF -MARJIN) ... (39)

次に、ステップS21において、被測定回路402のゲイン調整後の低温側及び高温側のVF推定値が、それらの調整範囲内に存在するかどうかを、下式(40)及び(41)の判定式により確認する。
高温側順方向電圧:
VFS−H_MIN≦VFM_H_G≦VFS−H_MAX …(40)
低温側順方向電圧:
VFS−L_MIN≦VFM_L_G≦VFS−L_MAX …(41)
この判定の結果、低温側、高温側のVF推定値が何れも満足しているようであれば、ステップS22に示すように、オフセット調整は不要となる。これは、図29に示す実線K21の場合である。
Next, in step S21, the following equations (40) and (41) are used to determine whether or not the low-temperature side and high-temperature side VF estimated values after gain adjustment of the circuit under test 402 are within their adjustment ranges. Confirm by the formula.
Hot side forward voltage:
VF S-H_MIN ≦ VF M_H_G ≦ VF S-H_MAX (40)
Low-temperature forward voltage:
VF S-L_MIN ≤ VF M_L_G ≤ VF S-L_MAX (41)
As a result of this determination, if both the low-temperature side and high-temperature side VF estimation values are satisfied, offset adjustment becomes unnecessary as shown in step S22. This is the case of the solid line K21 shown in FIG.

一方、破線K22で示すように、上記関係を満足しない場合は、ステップS23へ進み、オフセット調整を行う必要がある。この場合、高温側と低温側の各VF推定値が、規定値に対してどのような位置にあるかを調べる必要がある。
まず、ステップS23において、規定値に対する高温側のVF推定値の誤差を下式(42)から求める。
高温側の誤差:
EVFM_H_G_1=|VFM_H_G−VFS−H_MAX|,EVFM_H_G_2=|VFM_H_G−VFS−H_MIN|…(42)
On the other hand, as indicated by the broken line K22, when the above relationship is not satisfied, the process proceeds to step S23, and it is necessary to perform offset adjustment. In this case, it is necessary to examine the positions of the VF estimated values on the high temperature side and the low temperature side with respect to the specified value.
First, in step S23, an error of the high-temperature side VF estimation value with respect to the specified value is obtained from the following equation (42).
Error on the high temperature side:
EVM_H_G_1 = | VFM_H_G− VFS −H_MAX |, EVM_H_G_2 = | VFM_H_G− VFSH −MIN | (42)

これらのEVFM_H_G_1とEVFM_H_G_2とを比較し、値の大きい方を最大誤差として扱う。即ち、EVFM_H_G_1>EVFM_H_G_2の場合は、ステップS24において、EVFM_H_G_=VFM_H_G−VFS−H_MAXとする。また、EVFM_H_G_1<EVFM_H_G_2の場合は、ステップS25において、EVFM_H_G=VFM_H_G−VFS−H_MINとする。 These EVF M_H_G_1 and EVF M_H_G_2 are compared, and the larger one is treated as the maximum error. That is, if EVF M_H_G_1 > EVF M_H_G_2 , in step S24, EVM_H_G_ = VFM_H_G− VFS −H_MAX . In the case of EVF M_H_G_1 <EVF M_H_G_2, in step S25, the EVF M_H_G = VF M_H_G -VF S- H_MIN.

次に、ステップS26において、規定値に対する低温側のVF推定値の誤差を下式(43)から求める。
低温側の誤差:
EVFM_L_G_1=|VFM_L_G−VFS−L_MAX|,EVFM_L_G_2=|VFM_L_G−VFS−L_MIN| …(43)
これらのEVFM_L_G_1とEVFM_L_G_2とを比較し、値の大きい方を最大誤差として扱う。即ち、EVFM_L_G_1>EVFM_L_G_2の場合は、ステップS27において、EVFM_H_G_=VFM_L_G−VFS−L_MAXとする。また、EVFM_L_G_1<EVFM_L_G_2の場合は、ステップS28において、EVFM_L_G=VFM_L_G−VFS−L_MINとする。
Next, in step S26, an error of the low-temperature side VF estimation value with respect to the specified value is obtained from the following equation (43).
Low temperature error:
EVF M_L_G_1 = | VF M_L_G -VF S -L_MAX |, EVF M_L_G_2 = | VF M_L_G -VF S-L_MIN | ... (43)
These EVF M_L_G_1 and EVF M_L_G_2 are compared, and the larger one is treated as the maximum error. That is, if EVF M_L_G_1 > EVF M_L_G_2 , in step S27, EVM_H_G_ = VFM_L_G− VFS −L_MAX . If EVF M_L_G_1 <EVF M_L_G_2 , in step S28, EVM_L_G = VFM_L_G− VFS −L_MIN .

次に、ステップS29において、上記で求めた低温側の誤差EVFM_H_Gと高温側の誤差EVFM_L_Gとを、|EVFM_H_G|>|EVFM_L_G|のように比較して、誤差の大きい方をオフセット調整量EVFM_Gとして扱う。
低温側と高温側の誤差比較:
|EVFM_H_G|>|EVFM_L_G|の場合は、ステップS30において、オフセット調整量EVFM_G=EVFM_H_Gとする。
|EVFM_H_G|<|EVFM_L_G|の場合は、ステップS31において、オフセット調整量EVFM_G=EVFM_L_Gとする。
Next, in step S29, and an error EVF M_L_G errors EVF M_H_G high temperature side of the low temperature side obtained above, | EVF M_H_G |> | EVF M_L_G | compared as, offset adjustment the larger of the error Treat as quantity EVF M_G .
Error comparison between low temperature side and high temperature side:
If | EVF M_H_G |> | EVF M_L_G |, in step S30, the offset adjustment amount EVF M_G = EVF M_H_G .
If | EVF M_H_G | <| EVF M_L_G |, the offset adjustment amount EVF M_G = EVF M_L_G is set in step S31.

次に、ステップS32において、上記のように求められたオフセット調整量EVFM_Gから、抵抗調整値を導くオフセット電流値IMOを、下式(44)のように求める。
MO=EVFM_G/RGAIN2 …(44)
次に、ステップS33において、上記で求められたオフセット電流値を用いてオフセット調整抵抗値Roffを、下式(45)により求める。
Roff=Vcc1/(IMO×2) …(45)
Next, in step S32, an offset current value I MO for deriving a resistance adjustment value is obtained from the offset adjustment amount EVF M_G obtained as described above as shown in the following equation (44).
I MO = EVF M_G / R GAIN2 (44)
Next, in step S33, the offset adjustment resistance value Roff is obtained by the following equation (45) using the offset current value obtained above.
Roff = Vcc1 / (I MO × 2) (45)

次に、ステップS34において、そのオフセット調整抵抗値Roffが正の場合は、オフセット調整用抵抗器R13、R13A〜R13C側で最も値が近い抵抗器を削除(取外す)し、負の場合はオフセット調整用抵抗器R16A〜R16C側で最も値が近い抵抗器を削除(取外す)する。
これによって、従来はオフセット誤差を0と設定して、これに近づくようにオフセット調整していたが、図27に示した許容誤差VF−ER−(VF−ER_OFF+VF−ER_MEAS+VF−MARJIN)分の調整を行わなくても良く、この分だけオフセット調整用抵抗器を削除する工数を削減することができる。また、このオフセット調整用抵抗器の削除によって、ステップS35において、ゲイン調整及びオフセット調整が完了する。
Next, in step S34, if the offset adjustment resistance value Roff is positive, the offset adjustment resistors R13 and R13A to R13C are deleted (removed) with the closest value, and if negative, the offset adjustment resistance value Roff is offset adjustment. The resistor having the closest value on the resistors R16A to R16C side is deleted (removed).
Thus, conventionally, by setting the offset error 0, had been offset adjustment so as to approach thereto, tolerance VF -ER shown in FIG. 27 - (VF -ER_OFF + VF -ER_MEAS + VF -MARJIN) worth of It is not necessary to perform adjustment, and the man-hour for deleting the offset adjusting resistor can be reduced by this amount. Further, by deleting the offset adjusting resistor, the gain adjustment and the offset adjustment are completed in step S35.

このように第3の実施の形態の演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定方法によれば、まず、入出力特性測定装置400における被測定回路402のレベル変換器120のゲイン調整を行う際に、温度検出系統である被測定回路402に許容すべきVF範囲を算出する。即ち、被測定回路402の回路設計上のVF設計値(設定VF値)に対して、許容誤差から最小オフセット調整誤差、入出力特性測定誤差、誤差余裕度を減じた残りを、加・減算した値(正・負方向に広げた値)を、被測定回路402に許容されるVF範囲とする。   As described above, according to the input / output characteristic measuring method for the circuit under measurement which is an analog circuit using the operational amplifier according to the third embodiment, first, the level converter 120 of the circuit under measurement 402 in the input / output characteristic measuring apparatus 400 is used. When the gain adjustment is performed, a VF range to be allowed for the circuit under measurement 402 that is a temperature detection system is calculated. That is, the remainder obtained by subtracting the minimum offset adjustment error, the input / output characteristic measurement error, and the error margin from the allowable error is added to or subtracted from the VF design value (set VF value) in the circuit design of the circuit to be measured 402. The value (value expanded in the positive / negative direction) is set as the VF range allowed for the circuit under measurement 402.

被測定回路402に許容されるVF範囲に対する温度検出系統の入力電圧の実測値と比較し、実測値が許容されるVF範囲内の場合は、ゲイン調整を行なわない。一方、実測値が許容されるVF範囲外の場合は、許容VF範囲の最大値、最小値の何れが実測値に最も近いかを比較計算し、近い方の許容VF値と実測値との比を求める。この比の逆数と調整前のレベル変換器120のゲインGxとの積をAxとする。先の比が1以上の場合には、Gx≧Axで最もAxに近いゲインとなるようにゲイン調整用抵抗器を削除し、比が1以下の場合には、Gx<Axで最もAxに近いゲインとなるようにゲイン調整用抵抗器を削除する。   Compared with the measured value of the input voltage of the temperature detection system with respect to the VF range allowed for the circuit under test 402, if the measured value is within the allowed VF range, gain adjustment is not performed. On the other hand, if the actual measurement value is outside the allowable VF range, a comparison is made to determine which of the maximum value and minimum value of the allowable VF range is closest to the actual measurement value, and the ratio between the closest allowable VF value and the actual measurement value. Ask for. Ax is the product of the reciprocal of this ratio and the gain Gx of the level converter 120 before adjustment. When the previous ratio is 1 or more, the gain adjusting resistor is deleted so that the gain closest to Ax is obtained when Gx ≧ Ax, and when the ratio is 1 or less, the closest to Ax is obtained when Gx <Ax. Remove the gain adjustment resistor to gain.

このゲイン調整の次に、レベル変換器120オフセット調整を行う。即ち、ゲイン調整用抵抗器を削除した後のゲインを用いて、温度検出系統である被測定回路402に設定すべき電圧範囲に対するレベル変換器120の出力範囲を求め、これと被測定回路402の出力電圧の範囲に相当するレベル変換器120の出力電圧の範囲とを比較し、範囲のずれが最も少なくなるように調整用のオフセット電流を求める。そして、電圧源電圧値からオフセット調整抵抗値を求め、オフセット電流を流したい側との反対側の抵抗列から、先に求めたオフセット調整抵抗値に近いオフセット調整用抵抗器を削除する。   Following this gain adjustment, the level converter 120 offset adjustment is performed. That is, by using the gain after deleting the gain adjusting resistor, the output range of the level converter 120 with respect to the voltage range to be set in the circuit under measurement 402 that is the temperature detection system is obtained. The output voltage range of the level converter 120 corresponding to the output voltage range is compared, and the offset current for adjustment is obtained so that the deviation of the range is minimized. Then, the offset adjustment resistance value is obtained from the voltage source voltage value, and the offset adjustment resistor close to the previously obtained offset adjustment resistance value is deleted from the resistor string on the side opposite to the side where the offset current is to flow.

このようにゲイン調整及びオフセット調整を行うことによって、入出力特性測定装置400における被測定回路402の入出力特性の測定を行う箇所を最小限に絞ることができるので、許容誤差範囲内の入出力特性を得る際に、被測定回路402のレベル変換器120のゲイン調整及びオフセット調整の工数を削減することができる。   By performing the gain adjustment and the offset adjustment in this way, the locations where the input / output characteristics of the circuit under measurement 402 are measured in the input / output characteristic measuring apparatus 400 can be minimized. In obtaining the characteristics, the man-hours for gain adjustment and offset adjustment of the level converter 120 of the circuit under test 402 can be reduced.

本発明の第1の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定装置の構成を示す回路図である。1 is a circuit diagram showing a configuration of an input / output characteristic measuring apparatus for a circuit under measurement that is an analog circuit using an operational amplifier according to a first embodiment of the present invention. 本実施の形態に係る入出力特性測定装置のレベル変換器の入出力特性図である。It is an input-output characteristic figure of the level converter of the input-output characteristic measuring apparatus which concerns on this Embodiment. 本実施の形態に係る入出力特性測定装置のアナログ/PWM変換器及びPWM/アナログ変換器の入出力特性図である。It is an input / output characteristic diagram of an analog / PWM converter and a PWM / analog converter of the input / output characteristic measuring apparatus according to the present embodiment. 本実施の形態に係る入出力特性測定装置による被測定回路の入出力特性測定方法を説明するためのフローチャートである。It is a flowchart for demonstrating the input / output characteristic measuring method of the to-be-measured circuit by the input / output characteristic measuring apparatus which concerns on this Embodiment. 本実施の形態に係る演算増幅器を用いたアナログ回路であるレベル変換器を適用したVF/PWM変換回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the VF / PWM conversion circuit to which the level converter which is an analog circuit using the operational amplifier which concerns on this Embodiment is applied. 上記レベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。The structure of each offset adjustment resistor and the gain adjustment resistor in the level converter is shown, (a) is a configuration before resistance value adjustment, (b) is a diagram showing a configuration after resistance value adjustment. 上記レベル変換器における各オフセット調整用抵抗器とゲイン調整用抵抗器との他の構成を示し、(a)は抵抗値調整前の構成、(b)は抵抗値調整後の構成を示す図である。The other structure of each offset adjustment resistor and the gain adjustment resistor in the level converter is shown, (a) is a configuration before resistance value adjustment, (b) is a diagram showing a configuration after resistance value adjustment. is there. 車両駆動システムの構成を示すブロック図である。It is a block diagram which shows the structure of a vehicle drive system. 車両駆動システムにおける昇降圧コンバータの構成を示すブロック図である。It is a block diagram which shows the structure of the buck-boost converter in a vehicle drive system. 昇降圧コンバータの昇圧動作時にリアクトルに流れる電流波形図である。It is a current waveform figure which flows into a reactor at the time of voltage boosting operation of a buck-boost converter. 昇降圧コンバ−タ用IPMの構成を示すブロック図である。It is a block diagram which shows the structure of IPM for step-up / down converters. 昇降圧コンバ−タ用IPMにおけるIGBTチップ温度検出部の構成を示すブロック図である。It is a block diagram which shows the structure of the IGBT chip | tip temperature detection part in IPM for buck-boost converters. IGBTチップ温度検出部における定電流回路によるIGBTチップ温度検出ダイオードの順方向電圧の温度特性図である。It is a temperature characteristic figure of the forward voltage of the IGBT chip temperature detection diode by the constant current circuit in an IGBT chip temperature detection part. 従来のレベル変換器を用いたVF/PWM変換回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the VF / PWM conversion circuit using the conventional level converter. 昇降圧コンバ−タ用IPMにおけるデジタル・アナログ変換器の構成を示す回路図である。It is a circuit diagram which shows the structure of the digital-analog converter in IPM for buck-boost converters. 上記の第1の電源の電圧を変動させた場合のIGBTチップ温度電圧信号のスパン変化を示す図である。It is a figure which shows the span change of the IGBT chip | tip temperature voltage signal at the time of fluctuating the voltage of said 1st power supply. 上記の第1の電源の電圧を変動させた場合のIGBTチップ温度電圧信号のオフセット変化を示す図である。It is a figure which shows the offset change of the IGBT chip | tip temperature voltage signal at the time of fluctuating the voltage of said 1st power supply. 上記の第2の電源の電圧を変動させた場合のIGBTチップ温度電圧信号のスパン変化を示す図である。It is a figure which shows the span change of the IGBT chip | tip temperature voltage signal at the time of fluctuating the voltage of said 2nd power supply. 上記の第2の電源の電圧を変動させた場合のIGBTチップ温度電圧信号のオフセット変化を示す図である。It is a figure which shows the offset change of IGBT chip | tip temperature voltage signal at the time of fluctuating the voltage of said 2nd power supply. 本発明の第2の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the input / output characteristic measuring apparatus of the to-be-measured circuit which is an analog circuit using the operational amplifier which concerns on the 2nd Embodiment of this invention. 上記被測定回路の温度検出用ダイオードの温度をパラメータとしたVF/IF特性図である。It is a VF / IF characteristic diagram using the temperature of the temperature detection diode of the circuit under test as a parameter. 上記温度検出用ダイオードのVF電圧の温度係数のIF依存性図である。It is IF dependence figure of the temperature coefficient of VF voltage of the said temperature detection diode. 上記温度検出用ダイオードの25℃におけるVF電圧のIF電流依存性図である。It is an IF current dependence figure of VF voltage in 25 degreeC of the said temperature detection diode. 上記温度検出用ダイオードのVF電圧の温度特性のIF電流依存性を示す図である。It is a figure which shows IF current dependence of the temperature characteristic of VF voltage of the said diode for temperature detection. 本発明の第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定方法を説明するための第1のフローチャートである。It is a 1st flowchart for demonstrating the input / output characteristic measuring method of the to-be-measured circuit which is an analog circuit using the operational amplifier which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路の入出力特性測定方法を説明するための第2のフローチャートである。It is a 2nd flowchart for demonstrating the input-output characteristic measuring method of the to-be-measured circuit which is an analog circuit using the operational amplifier which concerns on the 3rd Embodiment of this invention. 第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)の入出力特性の調整方法を説明するための図である。It is a figure for demonstrating the adjustment method of the input-output characteristic of the to-be-measured circuit (temperature measurement circuit) which is an analog circuit using the operational amplifier which concerns on 3rd Embodiment. 第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)のゲイン調整の有無を説明するための図である。It is a figure for demonstrating the presence or absence of the gain adjustment of the to-be-measured circuit (temperature measurement circuit) which is an analog circuit using the operational amplifier which concerns on 3rd Embodiment. 第3の実施の形態に係る演算増幅器を用いたアナログ回路である被測定回路(温度測定回路)のオフセット調整の有無を説明するための図である。It is a figure for demonstrating the presence or absence of the offset adjustment of the to-be-measured circuit (temperature measurement circuit) which is an analog circuit using the operational amplifier which concerns on 3rd Embodiment.

符号の説明Explanation of symbols

10 車両駆動システム
11 電動機
12 電源
13 昇降圧コンバータ
14 インバータ
16 リアクトル
17,C119,C604,C631 コンデンサ
21,22 スイッチング素子
23a,23b 制御回路
25,26 IGBT
27,28,84 ダイオード
30 昇降圧コンバータ用IPM
31 上アームのスイッチング部
32 下アームのスイッチング部
34,35,36,37,38 フォトカプラ
40,50 温度検出用ダイオード
41,42,51,52,80,82,89、R11,R12,R14,R15,R628,R637 抵抗器
43,53 IGBT保護回路
44 ゲートドライバ
45,55 IGBTチップ温度検出部
56 VH検出回路
57 分圧回路
58 レベル調整回路
59 三角波生成器
60 比較器
62 LPF
63 VH比較器
64 ゲート信号発生器
70 定電流源
71,92 バッファ回路
73,101,102 オペアンプ
77,120 レベル変換器
78 三角波発生器
79 コンパレータ(アナログ/PWM変換器)
85 発光ダイオード
87 受光ダイオード
88,TR600 トランジスタ
90 デジタル・アナログ変換器
90a PWM/アナログ変換器
91 2値化回路
93 LPF回路
300,400 入出力特性測定装置
302,402 被測定回路
304 測定用電源
306 第1の電圧測定部
307 第2の電圧測定部
308 第3の電圧測定部
310,410 演算部
404 電流測定部
406 スイッチ
R13 オフセット設定用抵抗器
R13A,R13B,R13C,R16A,R16B,R16C オフセット微調整用抵抗器
R14A,R14B,R14C,R15A,R15B,R15C ゲイン調整用抵抗器
Vcc1 第1の電源(又は電源電圧)
Vcc2 第2の電源(又は電源電圧)
Vout IGBTチップ温度電圧信号(LPF出力)
DESCRIPTION OF SYMBOLS 10 Vehicle drive system 11 Electric motor 12 Power supply 13 Buck-boost converter 14 Inverter 16 Reactor 17, C119, C604, C631 Capacitor 21, 22 Switching element 23a, 23b Control circuit 25, 26 IGBT
27, 28, 84 Diode 30 IPM for buck-boost converter
31 Upper Arm Switching Unit 32 Lower Arm Switching Unit 34, 35, 36, 37, 38 Photocoupler 40, 50 Temperature Detection Diode 41, 42, 51, 52, 80, 82, 89, R11, R12, R14, R15, R628, R637 Resistor 43, 53 IGBT protection circuit 44 Gate driver 45, 55 IGBT chip temperature detection unit 56 VH detection circuit 57 Voltage division circuit 58 Level adjustment circuit 59 Triangular wave generator 60 Comparator 62 LPF
63 VH comparator 64 Gate signal generator 70 Constant current source 71, 92 Buffer circuit 73, 101, 102 Operational amplifier 77, 120 Level converter 78 Triangle wave generator 79 Comparator (analog / PWM converter)
85 Light-emitting diode 87 Light-receiving diode 88, TR600 Transistor 90 Digital-analog converter 90a PWM / analog converter 91 Binary circuit 93 LPF circuit 300, 400 Input / output characteristic measuring device 302, 402 Circuit under test 304 Power supply for measurement 306 1 voltage measurement unit 307 second voltage measurement unit 308 third voltage measurement unit 310, 410 calculation unit 404 current measurement unit 406 switch R13 offset setting resistor R13A, R13B, R13C, R16A, R16B, R16C offset fine adjustment Resistor R14A, R14B, R14C, R15A, R15B, R15C Gain adjusting resistor Vcc1 First power supply (or power supply voltage)
Vcc2 Second power supply (or power supply voltage)
Vout IGBT chip temperature voltage signal (LPF output)

Claims (8)

オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路の入出力特性測定装置において、
前記アナログ回路の入力端子に複数の既知電圧を印加する信号源と、
前記信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、
前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、当該要求される入出力特性と前記第1の入出力特性とを比較し、当該第1の入出力特性が前記要求される入出力特性と一致するように前記演算増幅器のオフセット及びゲインを調整するために前記調整用回路素子を調整する調整値を求める演算手段と
を備えたことを特徴とする演算増幅器を含むアナログ回路の入出力特性測定装置。
In an input / output characteristic measuring device for an analog circuit including an operational amplifier in which circuit elements for adjusting offset and gain are combined,
A signal source for applying a plurality of known voltages to an input terminal of the analog circuit;
Measuring means for measuring an output voltage of the operational amplifier, a voltage of an output terminal of the analog circuit, and a power supply voltage for supplying an offset current of the operational amplifier during the application by the signal source;
A first input / output characteristic that is an input / output characteristic of the operational amplifier is obtained from a relationship between a signal voltage applied to an input terminal of the analog circuit and an output voltage of the operational amplifier, and the output voltage of the operational amplifier and the analog circuit In order to obtain the second input / output characteristic which is the input / output characteristic of the output terminal of the analog circuit from the output side of the operational amplifier from the relationship with the output voltage of the operational amplifier, and to set the input / output characteristic of the analog circuit as the target characteristic, It obtains the input and output characteristics required of the operational amplifier with a second input-output characteristic, comparing the first input-output characteristic and input-output characteristic to be the request, the first input-output characteristic Computing means for obtaining an adjustment value for adjusting the adjustment circuit element in order to adjust the offset and gain of the operational amplifier so as to match the required input / output characteristics. Device for measuring input / output characteristics of analog circuits including operational amplifiers.
前記測定手段は、前記アナログ回路の入力端子から前記演算増幅器入力までの回路がインピーダンス変換回路の場合に、このインピーダンス変換回路の入出力特性は測定しない
ことを特徴とする請求項1に記載の演算増幅器を含むアナログ回路の入出力特性測定装置。
2. The calculation according to claim 1, wherein the measurement unit does not measure input / output characteristics of the impedance conversion circuit when a circuit from the input terminal of the analog circuit to the input of the operational amplifier is an impedance conversion circuit. Device for measuring input / output characteristics of analog circuits including amplifiers.
前記演算手段は、前記演算増幅器のオフセットの調整値を求める際に、当該演算増幅器のオフセット電流を供給する電源電圧の測定値を用いる
ことを特徴とする請求項1または2に記載の演算増幅器を含むアナログ回路の入出力特性測定装置。
3. The operational amplifier according to claim 1, wherein when calculating the offset adjustment value of the operational amplifier, the arithmetic means uses a measured value of a power supply voltage that supplies an offset current of the operational amplifier. Including analog circuit input / output characteristics measurement equipment.
前記アナログ回路の入力端子に温度検出用のダイオードが接続され、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段を備え、
前記演算手段は、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行う
ことを特徴とする請求項1から3の何れか1項に記載の演算増幅器を含むアナログ回路の入出力特性測定装置。
When a temperature detection diode is connected to the input terminal of the analog circuit and has a constant current source for supplying a constant forward current to the diode, a current measuring means for measuring the forward current supplied to the diode With
The arithmetic means obtains a deviation amount between a measured value of the forward current in the current measuring means and a prescribed value of the forward current, and based on the current deviation amount, the forward current of the deviation amount is supplied. 4. A shift amount of a forward voltage of the diode at the time is obtained, and correction is performed to shift an applied voltage to an input terminal of the analog circuit from a specified value based on the voltage shift amount. An input / output characteristic measuring apparatus for an analog circuit including the operational amplifier according to any one of the above.
前記演算手段は、前記補正を行う場合、前記電圧ずれ量と前記電流ずれ量との関係から補正係数を求め、この補正係数と前記電流ずれ量とを乗算して補正値を求め、この補正値で前記アナログ回路の入力端子への印加電圧を補正する
ことを特徴とする請求項4に記載の演算増幅器を含むアナログ回路の入出力特性測定装置。
When performing the correction, the calculation means obtains a correction coefficient from the relationship between the voltage deviation amount and the current deviation amount, multiplies the correction coefficient and the current deviation amount to obtain a correction value, and calculates the correction value. The input / output characteristic measuring apparatus for an analog circuit including an operational amplifier according to claim 4, wherein a voltage applied to an input terminal of the analog circuit is corrected.
オフセット及びゲインの調整用回路素子が組み合わされた演算増幅器を含むアナログ回路と、このアナログ回路の入力端子に複数の既知電圧を印加する信号源と、この信号源による前記印加の際に、前記演算増幅器の出力電圧と、前記アナログ回路の出力端子の電圧と、前記演算増幅器のオフセット電流を供給する電源電圧を測定する測定手段と、前記アナログ回路の入力端子へ印加する信号電圧と前記演算増幅器の出力電圧との関係から前記演算増幅器の入出力特性である第1の入出力特性を求め、前記演算増幅器の出力電圧と前記アナログ回路の出力電圧との関係から前記演算増幅器の出力側から前記アナログ回路の出力端子の入出力特性である第2の入出力特性を求め、前記アナログ回路の入出力特性を目標特性とするため、前記第2の入出力特性を用いて前記演算増幅器に要求される入出力特性を求め、当該要求される入出力特性と前記第1の入出力特性とを比較し、当該第1の入出力特性が前記要求される入出力特性と一致するように前記演算増幅器のオフセット及びゲインを調整するために前記調整用回路素子を調整する調整値を求める演算手段と、前記アナログ回路の入力端子に接続された温度検出用のダイオードと、このダイオードに一定の順方向電流を供給する定電流源を有する場合に、前記ダイオードに供給される順方向電流を測定する電流測定手段とを備え、前記演算手段が、前記電流測定手段での順方向電流の測定値と順方向電流の規定値とのずれ量を求め、この電流ずれ量をもとに当該ずれ量の順方向電流が供給された際の前記ダイオードの順方向電圧のずれ量を求め、この電圧ずれ量をもとに前記アナログ回路の入力端子への印加電圧を規定値からずらす補正を行う演算増幅器を含むアナログ回路の入出力特性測定方法において、
演算増幅器の入出力特性の調整限界範囲を、前記規定値に対する許容誤差から前記オフセットの調整分解能、前記電流測定手段での測定誤差及び誤差余裕度の各値を減じた値を、前記規定値に対して正及び負方向に拡げた範囲とすることを特徴とする演算増幅器を含むアナログ回路の入出力特性測定方法。
An analog circuit including an operational amplifier in which circuit elements for adjusting the offset and gain are combined, a signal source that applies a plurality of known voltages to the input terminal of the analog circuit, and the calculation at the time of the application by the signal source An output voltage of the amplifier, a voltage at the output terminal of the analog circuit, a measuring means for measuring a power supply voltage for supplying an offset current of the operational amplifier, a signal voltage applied to the input terminal of the analog circuit, and the operational amplifier A first input / output characteristic, which is an input / output characteristic of the operational amplifier, is obtained from the relationship with the output voltage, and the analog from the output side of the operational amplifier from the relationship between the output voltage of the operational amplifier and the output voltage of the analog circuit. The second input / output characteristic which is the input / output characteristic of the output terminal of the circuit is obtained, and the second input / output characteristic of the analog circuit is set as the target characteristic. Obtains the input and output characteristics required of the operational amplifier by using the input-output characteristic, comparing the first input-output characteristic and input-output characteristic to be the request, the first input-output characteristic is the request Calculating means for adjusting the adjustment circuit element to adjust the offset and gain of the operational amplifier so as to match the input / output characteristics, and temperature detection connected to the input terminal of the analog circuit And a current measuring means for measuring a forward current supplied to the diode when the diode has a constant current source for supplying a constant forward current to the diode, and the computing means includes the current The amount of deviation between the measured value of the forward current in the measuring means and the prescribed value of the forward current is obtained, and the forward direction of the diode when the forward current of the amount of deviation is supplied based on the amount of current deviation. Voltage Obtains the displacement amount, in input-output characteristic measuring method of the analog circuit including an operational amplifier to correct for shifting the voltage shift amount the voltage applied to the input terminal of the analog circuit based on the specified value,
The adjustment limit range of the input / output characteristics of the operational amplifier is set to a value obtained by subtracting each value of the offset adjustment resolution, the measurement error in the current measuring means, and the error margin from the allowable error with respect to the specified value. A method for measuring input / output characteristics of an analog circuit including an operational amplifier, characterized in that the range is expanded in the positive and negative directions.
前記調整限界範囲を超過した場合、前記演算増幅器のオフセット及びゲインの調整を行うことを特徴とする請求項6に記載の演算増幅器を含むアナログ回路の入出力特性測定方法。   The method for measuring input / output characteristics of an analog circuit including an operational amplifier according to claim 6, wherein when the adjustment limit range is exceeded, the offset and gain of the operational amplifier are adjusted. 前記演算増幅器のオフセット及びゲインの調整を行う場合、ゲイン調整を行った後、オフセット調整を行うことを特徴とする請求項7に記載の演算増幅器を含むアナログ回路の入出力特性測定方法。   8. The method for measuring input / output characteristics of an analog circuit including an operational amplifier according to claim 7, wherein when adjusting the offset and gain of the operational amplifier, the gain is adjusted and then the offset is adjusted.
JP2006323684A 2005-11-30 2006-11-30 Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier Expired - Fee Related JP4882706B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006323684A JP4882706B2 (en) 2005-11-30 2006-11-30 Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005346240 2005-11-30
JP2005346240 2005-11-30
JP2006058511 2006-03-03
JP2006058511 2006-03-03
JP2006323684A JP4882706B2 (en) 2005-11-30 2006-11-30 Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier

Publications (2)

Publication Number Publication Date
JP2007263944A JP2007263944A (en) 2007-10-11
JP4882706B2 true JP4882706B2 (en) 2012-02-22

Family

ID=38637057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006323684A Expired - Fee Related JP4882706B2 (en) 2005-11-30 2006-11-30 Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier

Country Status (1)

Country Link
JP (1) JP4882706B2 (en)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4967738B2 (en) * 2007-03-22 2012-07-04 富士電機株式会社 Method for adjusting input / output characteristics of analog circuit including operational amplifier
JP5000584B2 (en) * 2008-05-20 2012-08-15 本田技研工業株式会社 Current sensor
JP5000585B2 (en) * 2008-05-20 2012-08-15 本田技研工業株式会社 Current sensor
US9419538B2 (en) 2011-02-24 2016-08-16 Crane Electronics, Inc. AC/DC power conversion system and method of manufacture of same
US8890630B2 (en) 2011-07-18 2014-11-18 Crane Electronics, Inc. Oscillator apparatus and method with wide adjustable frequency range
US8885308B2 (en) 2011-07-18 2014-11-11 Crane Electronics, Inc. Input control apparatus and method with inrush current, under and over voltage handling
US8866551B2 (en) 2012-09-10 2014-10-21 Crane Electronics, Inc. Impedance compensation for operational amplifiers used in variable environments
US9041378B1 (en) 2014-07-17 2015-05-26 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9831768B2 (en) 2014-07-17 2017-11-28 Crane Electronics, Inc. Dynamic maneuvering configuration for multiple control modes in a unified servo system
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US9160228B1 (en) 2015-02-26 2015-10-13 Crane Electronics, Inc. Integrated tri-state electromagnetic interference filter and line conditioning module
US9293999B1 (en) 2015-07-17 2016-03-22 Crane Electronics, Inc. Automatic enhanced self-driven synchronous rectification for power converters
US9780635B1 (en) 2016-06-10 2017-10-03 Crane Electronics, Inc. Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters
US9735566B1 (en) 2016-12-12 2017-08-15 Crane Electronics, Inc. Proactively operational over-voltage protection circuit
US9979285B1 (en) 2017-10-17 2018-05-22 Crane Electronics, Inc. Radiation tolerant, analog latch peak current mode control for power converters
US10425080B1 (en) 2018-11-06 2019-09-24 Crane Electronics, Inc. Magnetic peak current mode control for radiation tolerant active driven synchronous power converters

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2688895B2 (en) * 1986-07-25 1997-12-10 松下電工株式会社 Photoelectric analog smoke detector
JPH09178511A (en) * 1995-12-22 1997-07-11 Nittan Co Ltd Method, apparatus and system for adjusting sensitivity and physical quantity detection system

Also Published As

Publication number Publication date
JP2007263944A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
JP4882706B2 (en) Device for measuring input / output characteristics of analog circuit including operational amplifier and method for measuring input / output characteristics of analog circuit including operational amplifier
US7132818B2 (en) Switching power supply control device and switching power supply
US9737950B2 (en) Welding power supply with digital controller
US9562812B2 (en) Temperature measuring device of a power semiconductor apparatus
US8546726B2 (en) Systems and devices for determining weld cable inductance
US7605574B2 (en) Switching regulator circuits
US8116105B2 (en) Systems and methods for uninterruptible power supply control
JP5731879B2 (en) Static elimination device and static elimination control method
JP5112111B2 (en) DC power supply and grid-connected inverter system using this DC power supply
US20050151518A1 (en) Regulated open-loop constant-power power supply
US9041468B2 (en) Switched-mode power supply and method of operation
US10306718B1 (en) Light emitting device driver apparatus with multiple dimming modes and conversion control circuit thereof
US10149356B2 (en) Semiconductor device
US20150194836A1 (en) Cable compensation by zero-crossing compensation current and resistor
US10024898B2 (en) System and method for determining inductance in a power converter
US8283900B2 (en) Methods and systems for controlling boost converters
US10418917B2 (en) Active filter topology for cascaded inverters
JP2008005217A (en) Analog circuit using arithmetic amplifier
KR100983684B1 (en) Voltage generation circuit
JP4967738B2 (en) Method for adjusting input / output characteristics of analog circuit including operational amplifier
US20220399808A1 (en) Control circuit and ac-dc power supply applying the same
CN109962636B (en) Current control device and method of converter and wind generating set
JP4848856B2 (en) Digital / analog converter
US20070271047A1 (en) Method of power factor correction
JP2021176251A (en) Power conversion device and power conversion control device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091015

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4882706

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees