JP4872306B2 - Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same - Google Patents

Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same Download PDF

Info

Publication number
JP4872306B2
JP4872306B2 JP2005312356A JP2005312356A JP4872306B2 JP 4872306 B2 JP4872306 B2 JP 4872306B2 JP 2005312356 A JP2005312356 A JP 2005312356A JP 2005312356 A JP2005312356 A JP 2005312356A JP 4872306 B2 JP4872306 B2 JP 4872306B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
metal oxide
coating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005312356A
Other languages
Japanese (ja)
Other versions
JP2007123468A (en
Inventor
ゆき 宮本
克彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005312356A priority Critical patent/JP4872306B2/en
Publication of JP2007123468A publication Critical patent/JP2007123468A/en
Application granted granted Critical
Publication of JP4872306B2 publication Critical patent/JP4872306B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の上に電極層、誘電体層等の薄膜層を薄膜電子素子として形成するための基板及びその薄膜電子部品並びにそれらの製造方法に関する。   The present invention relates to a substrate for forming a thin film layer such as an electrode layer or a dielectric layer as a thin film electronic element on a substrate made of a ceramic polycrystalline body or a glass ceramic body, a thin film electronic component thereof, and a method for manufacturing the same.

従来、アルミナ等のセラミックス多結晶基板又はガラスセラミックス基板(低温焼成基板、LTCC)の上にコンデンサ等の受動素子が形成された電子部品が広く知られている。このような薄膜電子部品の製造には、薄膜デバイス製造技術が用いられることから、受動素子が形成される基板の表面は十分に平滑である必要があり、そのため基板の表面はあらかじめ研磨により鏡面化される(特許文献1参照)。   2. Description of the Related Art Conventionally, electronic components in which passive elements such as capacitors are formed on a ceramic polycrystalline substrate such as alumina or a glass ceramic substrate (low temperature fired substrate, LTCC) are widely known. Since thin-film device manufacturing technology is used to manufacture such thin-film electronic components, the surface of the substrate on which the passive elements are formed needs to be sufficiently smooth. (See Patent Document 1).

しかしながら、セラミックス多結晶体若しくはガラスセラミックス体からなる基板内には多数のポアが存在するため、研磨により鏡面化すると基板の表面には多くの開口したポアが露出することとなる。このようなポアは、基板にガラス成分(フリット材)が含まれるガラスセラミックス基板において特に多いという傾向がある。これは、ガラスセラミックス基板の焼成時にガラス成分が溶融しガスの発生があり、内包された気泡が充分に抜け切らないためであると推測される。このため、特にガラスセラミックス基板においては露出したポアの深さが約3μm以上に達することがあり、このような深いポアが基板の表面に露出していると、薄膜デバイス製造技術を用いて形成される受動素子に欠陥が生じるおそれがある。例えば、薄膜コンデンサを形成する場合、ポアの部分において下部電極層と上部電極層が短絡するおそれがあった。   However, since there are a large number of pores in a substrate made of a ceramic polycrystalline body or a glass ceramic body, a large number of open pores are exposed on the surface of the substrate when it is mirror-finished by polishing. Such a pore tends to be particularly large in a glass ceramic substrate in which a glass component (frit material) is contained in the substrate. This is presumed to be because the glass component is melted during the firing of the glass ceramic substrate and gas is generated, and the encapsulated bubbles are not completely removed. For this reason, especially in a glass ceramic substrate, the depth of the exposed pore may reach about 3 μm or more. If such a deep pore is exposed on the surface of the substrate, it is formed using a thin film device manufacturing technique. May cause defects in passive elements. For example, when a thin film capacitor is formed, there is a possibility that the lower electrode layer and the upper electrode layer are short-circuited at the pore portion.

このような基板の表面の欠陥を抑制するために、例えば基板の表面にゾルゲル法によってコート膜を形成する特許文献2に開示された技術を適用することも考えられる。特許文献2に開示された技術は次の通りである。ドクターブレード法によりアルミナ等のグリーンシートを形成し、そのグリーンシートに厚膜デバイス製造技術により配線を形成し、複数枚のグリーンシートを積層後、焼成して多層配線基板とする。ここでグリーンシートの焼成時に発生するガスにより基板の内部及び表面にボイドが形成され、特に表面付近に現れたボイドが表面のポア(表面欠陥)となって、焼成後、焼成基板の表面に形成する微細な配線の配線不良を引き起こす。そこで、焼成基板の表面を平滑面として配線不良の発生を防止しつつ、ビアホール等の導通を充分に確保するために、焼成基板の表面にゾルゲル法によってコート膜を形成し、基板の表面の平滑化を図るものである。
特開平10−98158号公報 特開平5−74979号公報
In order to suppress such defects on the surface of the substrate, for example, it is conceivable to apply the technique disclosed in Patent Document 2 in which a coat film is formed on the surface of the substrate by a sol-gel method. The technique disclosed in Patent Document 2 is as follows. A green sheet made of alumina or the like is formed by a doctor blade method, wiring is formed on the green sheet by a thick film device manufacturing technique, a plurality of green sheets are laminated, and then fired to obtain a multilayer wiring board. Here, voids are formed inside and on the surface of the substrate due to the gas generated during the firing of the green sheet. In particular, voids that appear near the surface become pores (surface defects) on the surface, and are formed on the surface of the fired substrate after firing. Cause wiring failure of fine wiring. Therefore, in order to prevent the occurrence of wiring defects while using the surface of the fired substrate as a smooth surface, and to ensure sufficient conduction such as via holes, a coat film is formed on the surface of the fired substrate by the sol-gel method, thereby smoothing the surface of the substrate. It aims to make it easier.
JP-A-10-98158 JP-A-5-74979

基板表面には基板の焼成時の収縮により生ずるうねりによる広い領域内の凹凸があるが、この種の凹凸は研磨により平滑化が可能である。しかしガラスセラミックス基板では、例えばSiOを主成分とするガラス相中にAlが分散粒子として存在するが、ガラス相よりもAl粒子のほうが硬いため、基板の研磨を行なうとAl粒子の露出表面がガラス相の表面よりもわずかに凸面となる。図1にガラスセラミックス基板の表面付近の断面概略図を示した。図1に示すように発明者らの調査によるとAl粒子の露出表面とガラス相の表面との段差は研磨技術にも左右されるが、少なくとも5〜60nmであることがわかった。このようなAl粒子の粒子径程度の狭い領域での段差は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。さらに、ガラス相の表面には上述のポアが存在し、発明者らの調査によるとその深さは0.5〜10μmである。ポア径は深さと同程度であるので0.5〜10μm画の領域内における0.5〜10μmの凹部は高精度の薄膜デバイス製造技術を適用するに際して欠陥の原因となる。 The substrate surface has irregularities in a wide region due to waviness caused by shrinkage during baking of the substrate, but this type of irregularities can be smoothed by polishing. However, in a glass ceramic substrate, for example, Al 2 O 3 is present as dispersed particles in a glass phase mainly composed of SiO 2 , but since the Al 2 O 3 particles are harder than the glass phase, the substrate is polished. The exposed surface of the Al 2 O 3 particles is slightly convex than the surface of the glass phase. FIG. 1 shows a schematic sectional view of the vicinity of the surface of the glass ceramic substrate. As shown in FIG. 1, according to the inventors' investigation, it was found that the step between the exposed surface of the Al 2 O 3 particles and the surface of the glass phase is at least 5 to 60 nm, although it depends on the polishing technique. Such a step in a narrow region about the particle diameter of Al 2 O 3 particles causes defects when applying a highly accurate thin film device manufacturing technique. Furthermore, the above-mentioned pore exists in the surface of a glass phase, According to inventors' investigation, the depth is 0.5-10 micrometers. Since the pore diameter is almost the same as the depth, a recess of 0.5 to 10 μm in the region of 0.5 to 10 μm causes a defect when applying a highly accurate thin film device manufacturing technique.

セラミックス多結晶基板やガラスセラミックス基板において、基板の表面に特許文献2を例とするコート層を設けることのみでは、ポアの箇所で基板のポアに連通するコート層のポアが生じるか、或いは基板のポア若しくはAl粒子の露出表面に対応したコート層の凹凸が生じる。したがって、このような凹凸がコート層にあると高精度の薄膜デバイス製造技術を適用した場合、厚膜デバイス製造技術を適用したときには解決されうる短絡等の問題が依然として解決されないことがわかった。 In a ceramic polycrystalline substrate or a glass ceramic substrate, only by providing a coat layer as exemplified in Patent Document 2 on the surface of the substrate, a pore of the coat layer communicating with the pore of the substrate occurs at the location of the pore, or the substrate The unevenness of the coating layer corresponding to the exposed surface of the pores or Al 2 O 3 particles occurs. Accordingly, it has been found that when such unevenness is present in the coat layer, when a highly accurate thin film device manufacturing technology is applied, problems such as short circuits that can be solved when the thick film device manufacturing technology is applied are still not solved.

このように高精度の薄膜デバイス製造技術を適用して、表面に微小領域での凹凸があるセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成して薄膜電子部品を製造するためには、厚膜デバイス製造技術により受動素子を形成して厚膜電子部品を製造する場合よりも基板に高精度な平滑性を与える必要がある。   In order to manufacture thin-film electronic components by forming passive elements on a ceramic polycrystalline substrate or glass-ceramic substrate that has irregularities in a minute area on the surface by applying high-precision thin-film device manufacturing technology in this way Therefore, it is necessary to give the substrate smoothness with higher accuracy than when a thick film electronic component is manufactured by forming a passive element by a thick film device manufacturing technique.

本発明の目的は、数nm〜数μmの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板及びその製造方法を提供することである。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品及びその製造方法を提供することを目的とする。   An object of the present invention is to apply a highly accurate thin film device manufacturing technique for forming a thin film having a thickness of several nanometers to several μm, and to provide a ceramic polycrystalline substrate or a glass ceramic substrate having high precision smoothness and its production. Is to provide a method. Furthermore, it aims at providing the thin film electronic component which formed the passive element on the ceramic polycrystalline substrate and glass ceramic substrate which have high precision smoothness, and its manufacturing method.

本発明に係る薄膜電子部品用基板の製造方法で得られる薄膜電子部品用基板(以降、単に、本発明に係る薄膜電子部品用基板又は本実施形態に係る薄膜電子部品用基板という。)は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を0.1μm以上20μm以下とし、且つ表面粗さRaを0.5nm以上20nm以下としたことを特徴とする。 A thin film electronic component substrate (hereinafter simply referred to as a thin film electronic component substrate according to the present invention or a thin film electronic component substrate according to the present embodiment) obtained by the method for manufacturing a thin film electronic component substrate according to the present invention is described below. In a substrate in which a coating layer is provided on at least one surface of a plate-like ceramic polycrystalline body or glass ceramic body, the coating layer is made of a metal oxide thin film, and the thickness of the metal oxide thin film is 0.1 μm or more and 20 μm or less. The surface roughness Ra is 0.5 nm or more and 20 nm or less.

また、本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を0.1μm以上20μm以下とし、且つ前記金属酸化物薄膜の表面で開口したポアの合計開口面積を該金属酸化物薄膜の表面積に対して150ppm以下としたことを特徴とする。   The substrate for a thin film electronic component according to the present invention is a substrate in which a coating layer is provided on at least one surface of a plate-like ceramic polycrystalline body or glass ceramic body, and the coating layer comprises a metal oxide thin film, The thickness of the object thin film is 0.1 μm or more and 20 μm or less, and the total opening area of pores opened on the surface of the metal oxide thin film is 150 ppm or less with respect to the surface area of the metal oxide thin film. .

また本発明に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、前記コーティング層は金属酸化物薄膜からなり、該金属酸化物薄膜の膜厚を0.1μm以上20μm以下とし、且つ前記金属酸化物薄膜の表面で開口したコーティング層ポア数を前記基板の表面で開口した基板ポア数の30%以下にしたことを特徴とする。   The substrate for a thin film electronic component according to the present invention is a substrate in which a coating layer is provided on at least one surface of a plate-like ceramic polycrystalline body or a glass ceramic body, and the coating layer comprises a metal oxide thin film, The thickness of the thin film is 0.1 μm or more and 20 μm or less, and the number of coating layer pores opened on the surface of the metal oxide thin film is 30% or less of the number of substrate pores opened on the surface of the substrate. .

さらに本発明に係る薄膜電子部品用基板の製造方法で得られる薄膜電子部品用基板を用いた薄膜電子部品(以降、単に、本発明に係る薄膜電子部品又は本実施形態に係る薄膜電子部品という。)は、前記金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けたことを特徴とする。 Furthermore , the thin film electronic component using the thin film electronic component substrate obtained by the method for manufacturing the thin film electronic component substrate according to the present invention (hereinafter simply referred to as the thin film electronic component according to the present invention or the thin film electronic component according to the present embodiment). ) Provided a lower electrode layer on the coating layer made of the metal oxide thin film, a thin film dielectric layer on the lower electrode layer, and an upper electrode layer on the thin film dielectric layer. It is characterized by.

本発明に係る薄膜電子部品用基板の製造方法は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面を基板研削して平坦化し、次いでCMP(Chemical Mechanical Polishing)による鏡面化処理を行なって、平滑鏡面基板を得た後、該平滑鏡面基板の研磨面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を1回以上行なうことで金属酸化物薄膜層を積層して、0.1μm以上20μm以下の膜厚の金属酸化物薄膜からなるコーティング層を形成し、前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さRaが0.5nm以上20nm以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して150ppm以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の30%以下であるかのうち、少なくとも一つを満たすことを特徴とする。 The method for manufacturing a substrate for a thin film electronic component according to the present invention comprises flattening by grinding at least one surface of a plate-like ceramic polycrystalline body or glass ceramic body, and then performing a mirror surface treatment by CMP (Chemical Mechanical Polishing). Then, after obtaining the smooth mirror substrate, a coating layer is formed on the polished surface of the smooth mirror substrate by applying a raw material liquid containing a raw material that becomes a metal oxide by heating, and the metal oxide thin film layer is heated by heating the coating layer. Forming a coating layer by coating the raw material liquid on the surface of the metal oxide thin film layer, and then forming the metal oxide thin film layer by heating the coating layer at least once. by laminating, to form a coating layer made of 20μm or less of the film thickness of the metal oxide thin film or 0.1 [mu] m, the metal oxide thin film, gold The surface roughness Ra of the oxide thin film is 0.5 nm or more and 20 nm or less, or the total opening area of pores opened on the surface of the metal oxide thin film is 150 ppm or less with respect to the surface area of the metal oxide thin film Alternatively, at least one of the number of coating layer pores opened on the surface of the metal oxide thin film is 30% or less of the number of substrate pores opened on the surface of the substrate .

本発明に係る薄膜電子部品用基板の製造方法では、前記原料液を1回若しくは複数回塗布することにより前記塗布層を形成することが好ましい。   In the method for manufacturing a substrate for a thin film electronic component according to the present invention, it is preferable that the coating layer is formed by coating the raw material liquid once or a plurality of times.

本発明に係る薄膜電子部品用基板の製造方法では、前記塗布層の焼成温度は500℃以上1000℃未満であることが好ましい。   In the method for manufacturing a thin film electronic component substrate according to the present invention, the firing temperature of the coating layer is preferably 500 ° C. or higher and lower than 1000 ° C.

本発明に係る薄膜電子部品用基板の製造方法では、前記原料として、Siを主成分とした原料を使用することが好ましい。   In the method for manufacturing a thin film electronic component substrate according to the present invention, it is preferable to use a raw material mainly composed of Si as the raw material.

本発明に係る薄膜電子部品の製造方法は、本発明に係る薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする。ここで下部電極層、上部電極層はPVD法等の気相法により形成することが好ましい。   The method of manufacturing a thin film electronic component according to the present invention includes a lower electrode layer provided on a coating layer made of a metal oxide thin film provided on a substrate for a thin film electronic component according to the present invention, and a thin film dielectric formed on the lower electrode layer. A body layer is provided, and an upper electrode layer is provided on the thin film dielectric layer. Here, the lower electrode layer and the upper electrode layer are preferably formed by a vapor phase method such as a PVD method.

本発明により、数nm〜数μmの膜厚の薄膜を成膜する高精度の薄膜デバイス製造技術を適用しうる、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板を提供できる。さらに、高精度の平滑性を有するセラミックス多結晶基板やガラスセラミックス基板の上に受動素子を形成した薄膜電子部品も提供できる。   According to the present invention, it is possible to provide a ceramic polycrystalline substrate or a glass ceramic substrate having high-precision smoothness to which a high-precision thin film device manufacturing technique for forming a thin film having a thickness of several nm to several μm can be applied. Furthermore, a thin film electronic component in which a passive element is formed on a ceramic polycrystalline substrate or a glass ceramic substrate having high-precision smoothness can be provided.

以下、本発明に実施の形態を示して本発明を詳細に説明するが、本発明はこれらの記載に限定して解釈されない。本実施形態に係る薄膜電子部品用基板は、板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面にコーティング層を設けた基板において、コーティング層は金属酸化物薄膜からなり、金属酸化物薄膜の膜厚を0.1μm以上20μm以下とし、且つ表面粗さRaを0.5nm以上20nm以下としたものである。   Hereinafter, although an embodiment is shown to the present invention and the present invention is explained in detail, the present invention is limited to these descriptions and is not interpreted. The substrate for a thin film electronic component according to this embodiment is a substrate in which a coating layer is provided on at least one surface of a plate-like ceramic polycrystalline body or glass ceramic body, and the coating layer is made of a metal oxide thin film, The film thickness is 0.1 μm or more and 20 μm or less, and the surface roughness Ra is 0.5 nm or more and 20 nm or less.

薄膜電子部品用基板のベースとなるものは、板状のセラミックス多結晶体若しくはガラスセラミックス体である。ガラス基板やシリコン単結晶基板は、表面が十分に平滑であるため、薄膜デバイス技術の適用が可能であるが、セラミックス多結晶基板やガラスセラミックス基板は表面を鏡面に研磨して使用するため、解決課題で述べたように図1のポアやアルミナ粒子の露出表面の凸部が存在する。そこで表面の高精度の平滑化が必要である。したがって本実施形態では、これらの基板を対象とする。   The base of the thin film electronic component substrate is a plate-like ceramic polycrystalline body or glass ceramic body. Glass substrates and silicon single crystal substrates can be applied to thin film device technology because the surfaces are sufficiently smooth, but ceramic polycrystalline substrates and glass ceramic substrates are used because the surfaces are polished to a mirror surface. As described in the problem, there are protrusions on the exposed surface of the pores and alumina particles in FIG. Therefore, high-precision smoothing of the surface is necessary. Therefore, in this embodiment, these substrates are targeted.

セラミックス多結晶体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、アルミナ(Al)、マグネシア(MgO)、フォルステライト(2MgO・SiO)、ステアタイト(MgO・SiO)、ムライト(3Al・2SiO)、ベリリア(BeO)、ジルコニア(ZrO)、窒化アルミニウム(AlN)、窒化シリコン(Si)、炭化シリコン(SiC)が例示できる。 The ceramic polycrystalline body may be appropriately selected based on the intended relative dielectric constant and firing temperature, and alumina (Al 2 O 3 ), magnesia (MgO), forsterite (2MgO · SiO 2 ), steatite ( MgO · SiO 2), mullite (3Al 2 O 3 · 2SiO 2 ), beryllia (BeO), zirconia (ZrO 2), aluminum nitride (AlN), silicon nitride (Si 3 N 4), silicon carbide (SiC) is exemplified it can.

また、ガラスセラミックス体としては、目的とする比誘電率や焼成温度に基づいて適宜選択すればよく、1000℃以下で焼成して得たアルミナ(結晶相)と酸化ケイ素(ガラス相)からなる基板が例示できる。その他、セラミックス成分として、マグネシア、スピネル、シリカ、ムライト、フォルステライト、ステアタイト、コージェライト、ストロンチウム長石、石英、ケイ酸亜鉛、ジルコニア等を用いることができる。ガラス成分としては、ホウケイ酸ガラス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス、ホウケイ酸カリウムガラス等を用いることができる。1000℃以下で焼成できるため内部導体を配線する場合にはAg、Ag−Pd合金、Au、Pt、Cuの使用が可能である。また誘電率がアルミナ基板より低いので信号遅延も小さい。さらに熱膨張係数がシリコンに近いという特徴があり、基板への直接ダイボンディングやフリップチップ(FC)接続が容易である。これによりモジュールの小型化に有利な基板となっている。基板として使用するため、セラミックス多結晶体若しくはガラスセラミックス体の形状は板状とする。ガラス成分は60〜80体積%とし、骨材であるセラミックス成分を40〜20体積%とすることが好ましい。ガラス成分が上記の範囲を外れると複合組成物となりにくく、強度及び成形性が低下するからである。上記の範囲内とすることで、セラミックス基板とほぼ同等の強度及び成形性を確保しつつ、粒界に起因する欠陥を大幅に低減し、平滑性の向上を図ることができる。   Further, the glass ceramic body may be appropriately selected based on the intended relative dielectric constant and firing temperature, and is a substrate made of alumina (crystal phase) and silicon oxide (glass phase) obtained by firing at 1000 ° C. or less. Can be illustrated. In addition, magnesia, spinel, silica, mullite, forsterite, steatite, cordierite, strontium feldspar, quartz, zinc silicate, zirconia and the like can be used as ceramic components. As the glass component, borosilicate glass, lead borosilicate glass, borosilicate barium glass, strontium borosilicate glass, zinc borosilicate glass, potassium borosilicate glass, and the like can be used. Since it can be fired at 1000 ° C. or lower, Ag, Ag—Pd alloy, Au, Pt, and Cu can be used when wiring the internal conductor. Further, since the dielectric constant is lower than that of the alumina substrate, the signal delay is small. Furthermore, it has a feature that its thermal expansion coefficient is close to that of silicon, and direct die bonding and flip chip (FC) connection to the substrate is easy. As a result, the substrate is advantageous for downsizing the module. Since it is used as a substrate, the shape of the ceramic polycrystalline body or glass ceramic body is a plate. The glass component is preferably 60 to 80% by volume, and the ceramic component as an aggregate is preferably 40 to 20% by volume. This is because if the glass component is out of the above range, it is difficult to form a composite composition, and the strength and formability are reduced. By setting it within the above range, it is possible to significantly reduce defects due to grain boundaries and improve smoothness while ensuring substantially the same strength and formability as a ceramic substrate.

基板の少なくとも一面を基板研削(ラッピング)を行ない、基板の焼成工程において生じた焼成反りを除去して平坦化する。基板の平坦化後は、鏡面化(ポリッシング)処理を行なう。ポリッシング処理はCMP(Chemical Mechanical Polishing)を用いることが好ましい。この段階で基板の表面に開口したポアと、セラミックス粒子の露出表面での凸部が発生する。   At least one surface of the substrate is subjected to substrate grinding (lapping), and the baking warp generated in the substrate baking process is removed and planarized. After the substrate is planarized, a mirror surface (polishing) process is performed. The polishing process is preferably performed using CMP (Chemical Mechanical Polishing). At this stage, pores opened on the surface of the substrate and convex portions on the exposed surface of the ceramic particles are generated.

コーティング層は、上記の研磨面の上に設ける。コーティング層は金属酸化物薄膜からなる。金属酸化物薄膜としては、基板組成と同一若しくは基板組成を主成分とすることが好ましい。さらに、表面の高精度の平滑性を得るためにアモルファスとなるものがより好ましい。SiO薄膜とすることが特に好ましい。SiOにアルミナを含有させた薄膜であっても良い。或いは基板と薄膜電子部品の熱膨張係数の中間値の熱膨張係数を有する金属酸化物薄膜を形成することで、薄膜電子部品のクラックの発生を抑制しても良い。金属酸化物薄膜の膜厚は、基板表面の凹凸を緩和するため、0.1μm以上20μm以下とする。金属酸化物薄膜の膜厚が0.1μm未満では、ポアの箇所で基板のポアに連通するコーティング層のポアが生じやすくなると共に、セラミックス粒子の露出表面の凸部の段差を解消できず、セラミックス粒子の露出表面に対応したコーティング層の凹凸が生じる。一方、金属酸化物薄膜の膜厚が20μmを超える場合には、表面の凹凸の緩和及びポアの内圧の抑制が充分に可能であるが、コーティング層にクラックが生じやすくなるとともに、過度の膜厚は無駄となる。さらに、コーティング層の表面粗さRa(算術平均粗さ)は、0.5nm以上20nm以下とする。ここで表面粗さRaはJIS B 0601に準拠した測定装置により決定する。Raを0.5nm未満とすることは基板を構成する原子レベルの凹凸があるため困難である。一方、Raが20nmを超えると、薄膜デバイス技術の適用により、40〜100nm程度の微小膜厚の薄膜を形成する場合もあることから、短絡等の欠陥が生じやすくなる。 A coating layer is provided on said grinding | polishing surface. The coating layer is made of a metal oxide thin film. The metal oxide thin film is preferably the same as the substrate composition or has the substrate composition as a main component. Furthermore, in order to obtain high-precision smoothness of the surface, an amorphous material is more preferable. A SiO 2 thin film is particularly preferable. A thin film in which alumina is contained in SiO 2 may be used. Or you may suppress the generation | occurrence | production of the crack of a thin film electronic component by forming the metal oxide thin film which has a thermal expansion coefficient of the intermediate value of the thermal expansion coefficient of a board | substrate and a thin film electronic component. The film thickness of the metal oxide thin film is set to 0.1 μm or more and 20 μm or less in order to reduce unevenness on the substrate surface. If the film thickness of the metal oxide thin film is less than 0.1 μm, pores in the coating layer communicating with the pores of the substrate are likely to occur at the pores, and the steps of the convex portions on the exposed surface of the ceramic particles cannot be eliminated. Unevenness of the coating layer corresponding to the exposed surface of the particles occurs. On the other hand, when the thickness of the metal oxide thin film exceeds 20 μm, it is possible to sufficiently relieve the unevenness of the surface and suppress the internal pressure of the pore, but the coating layer is liable to crack and excessive film thickness. Is wasted. Furthermore, the surface roughness Ra (arithmetic average roughness) of the coating layer is 0.5 nm or more and 20 nm or less. Here, the surface roughness Ra is determined by a measuring device based on JIS B 0601. Ra of less than 0.5 nm is difficult because of the unevenness at the atomic level that constitutes the substrate. On the other hand, when Ra exceeds 20 nm, a thin film having a minute film thickness of about 40 to 100 nm may be formed by application of the thin film device technology, so that defects such as a short circuit are likely to occur.

本実施形態では、金属酸化物薄膜は0.1μm以上20μm以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して150ppm以下としても良い。通常、鏡面化した基板のポアの合計開口面積は、基板表面に対して約0.02〜0.2%を占める。このとき、コンデンサ等の薄膜電子部品を形成すると短絡がかなりの確率で起こる。金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して150ppm以下、好ましくは100ppm以下、より好ましくは50ppm以下とすることで、ショート率をほぼ0%とし、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。   In this embodiment, the metal oxide thin film satisfies the film thickness condition of 0.1 μm or more and 20 μm or less, and the total opening area of pores opened on the surface of the metal oxide thin film is 150 ppm or less with respect to the surface area of the metal oxide thin film. It is also good. Typically, the total aperture area of the mirrored substrate pores occupies about 0.02 to 0.2% of the substrate surface. At this time, when a thin film electronic component such as a capacitor is formed, a short circuit occurs with a considerable probability. By making the total opening area of the pores opened at the surface of the metal oxide thin film 150 ppm or less, preferably 100 ppm or less, more preferably 50 ppm or less with respect to the surface area of the metal oxide thin film, the short-circuit rate is almost 0%, The leakage current density can be made equal to that in the case of forming a single crystal silicon substrate.

本実施形態では、金属酸化物薄膜は0.1μm以上20μm以下の膜厚条件を満たしつつ、金属酸化物薄膜の表面で開口したコーティング層ポア数をセラミックス多結晶基板やガラスセラミックス基板の表面で開口した基板ポア数の30%以下としても良い。ポア数を30%以下に低減すれば、金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して150ppm以下となり、ポアが金属酸化物薄膜で埋められてポア数も減少した状態となっているため、ショート率がほぼ0%となり、リーク電流密度を単結晶シリコン基板状に形成した場合と同等にすることができる。なお、コーティング層ポア数は顕微鏡を用いた表面観察により求めることができ、基板ポア数はコーティング層を形成する前若しくはコーティング層を除去した後、表面観察により求めることができる。   In this embodiment, the metal oxide thin film satisfies the film thickness condition of 0.1 μm or more and 20 μm or less, and the number of coating layer pores opened on the surface of the metal oxide thin film is opened on the surface of the ceramic polycrystalline substrate or the glass ceramic substrate. It may be 30% or less of the number of substrate pores. If the number of pores is reduced to 30% or less, the total opening area of the pores opened on the surface of the metal oxide thin film becomes 150 ppm or less with respect to the surface area of the metal oxide thin film, and the pores are filled with the metal oxide thin film. Since the number is also reduced, the short-circuit rate is almost 0%, and the leakage current density can be made equal to that in the case of forming a single crystal silicon substrate. The number of coating layer pores can be determined by surface observation using a microscope, and the number of substrate pores can be determined by surface observation before forming the coating layer or after removing the coating layer.

本実施形態では、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に上述の条件を満たす高精度の平滑性を有するコーティング層を設けた薄膜電子部品用基板の上に数nm〜数μmの薄膜を成膜する薄膜デバイス技術を適用して薄膜電子部品を形成しても良い。図2に本実施形態に係る薄膜電子部品の一形態を示す概略断面図を示す。図2の薄膜電子部品は、ラッピング及びポリッシングを施したセラミックス多結晶体若しくはガラスセラミックス体からなる基板の基板1の表面に、金属酸化物薄膜からなる高精度の平滑性を有するコーティング層2を設け、コーティング層2の上に下部電極層3を設け、下部電極層3の上に薄膜誘電体層4を設け、薄膜誘電体層4の上に上部電極層5を設けた形態を有する。   In this embodiment, several nanometers to several micrometers of a thin film electronic component substrate in which a coating layer having high-precision smoothness that satisfies the above-described conditions is provided on the surface of a substrate made of a ceramic polycrystalline body or a glass ceramic body. Thin film electronic components may be formed by applying thin film device technology for forming a thin film. FIG. 2 is a schematic cross-sectional view showing one embodiment of the thin film electronic component according to this embodiment. The thin film electronic component of FIG. 2 is provided with a coating layer 2 having high-precision smoothness made of a metal oxide thin film on the surface of a substrate 1 made of a ceramic polycrystalline body or glass ceramic body subjected to lapping and polishing. The lower electrode layer 3 is provided on the coating layer 2, the thin film dielectric layer 4 is provided on the lower electrode layer 3, and the upper electrode layer 5 is provided on the thin film dielectric layer 4.

下部電極層3及び上部電極層5は、低抵抗性を有する材料で形成することが好ましく、例えばAu、Ag、Ag-Pd、Pt、Cu或いはこれらの合金等の低抵抗導電体を薄膜に形成したものである。膜厚は特に限定されないが50nm以上、500nm以下に設定することが好ましい。なお、コーティング層2と下部電極層3との間に密着層を設けても良い。   The lower electrode layer 3 and the upper electrode layer 5 are preferably formed of a material having low resistance. For example, a low resistance conductor such as Au, Ag, Ag—Pd, Pt, Cu, or an alloy thereof is formed in a thin film. It is a thing. The film thickness is not particularly limited, but is preferably set to 50 nm or more and 500 nm or less. An adhesion layer may be provided between the coating layer 2 and the lower electrode layer 3.

薄膜誘電体層4は、コンデンサとなる絶縁層であり、このような高誘電率材料としては、例えば、BST(チタン酸バリウムストロンチウム)、BaTiO、(BaCa1−x)TiO、(BaSr1−x)TiO、PbTiO、Pb(ZrTi1−x等のペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Ni2/3)O等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、BiTi12、SrBiTa等に代表されるビスマス層状化合物、(SrBa1−x)Nb、PbNbO等に代表されるタングステンブロンズ型強誘電体材料が用いられる。この中でも、BST、BaTiOやPZT等のペロブスカイト構造を持った強誘電体材料が、誘電率が高く比較的低温での合成が容易であるため好ましい。膜厚は特に限定されないが30nm以上500nm以下に設定することが好ましい。膜厚が30nm以下であると充分な比誘電率が得られない場合があり、リーク電流が許容範囲を超えるおそれがある。一方、膜厚が500nmを超えると充分な容量値が得られない場合がある。 The thin film dielectric layer 4 is an insulating layer serving as a capacitor. Examples of such a high dielectric constant material include BST (barium strontium titanate), BaTiO 3 , (Ba x Ca 1-x ) TiO 3 , ( Ba x Sr 1-x) TiO 3, PbTiO 3, Pb (Zr x Ti 1-x) with a perovskite structure 3, such as (strong) or a dielectric material, Pb (Mg 1/3 Ni 2/3) O Composite perovskite relaxor type ferroelectric materials represented by 3 etc., bismuth layered compounds represented by Bi 4 Ti 3 O 12 , SrBi 2 Ta 2 O 9 , (Sr x Ba 1-x ) Nb 2 O 6 A tungsten bronze type ferroelectric material represented by PbNbO 6 or the like is used. Among these, ferroelectric materials having a perovskite structure such as BST, BaTiO 3 and PZT are preferable because they have a high dielectric constant and can be easily synthesized at a relatively low temperature. The film thickness is not particularly limited, but is preferably set to 30 nm or more and 500 nm or less. If the film thickness is 30 nm or less, a sufficient relative dielectric constant may not be obtained, and the leakage current may exceed the allowable range. On the other hand, if the film thickness exceeds 500 nm, a sufficient capacitance value may not be obtained.

なお、上部電極層5の上に電極保護の目的でTiOやポリイミド等の保護層を設けても良い。 A protective layer such as TiO 2 or polyimide may be provided on the upper electrode layer 5 for the purpose of electrode protection.

基板表面に金属酸化物薄膜からなるコーティング層を設けることで、基板中に含まれる不純物が電極や薄膜誘電体に拡散することを防止しうる場合がある。一方、電極や薄膜誘電体から基板へ不純物が拡散することを防止しうる場合がある。   By providing a coating layer made of a metal oxide thin film on the substrate surface, it may be possible to prevent the impurities contained in the substrate from diffusing into the electrode or the thin film dielectric. On the other hand, it may be possible to prevent impurities from diffusing from the electrode or the thin film dielectric to the substrate.

次に本実施形態に係る薄膜電子部品用基板の製造方法について図3〜図8を参照しながら説明する。まず、図3に示すように板状のセラミックス多結晶体若しくはガラスセラミックス体からなる基板10の少なくとも片面に、加熱により金属酸化物となる原料を含む原料液を塗布することで塗布層11を形成する。ここで原料液とは、加熱により金属酸化物となる原料を含むものであれば特に制限はない。原料としては、例えば金属アルコキシド、金属アルコラート、有機金属酸塩、無機金属塩、金属トリフルオロ酢酸塩、シリカゾル、アルキルシリケート、無機シロキサンなどがある。2種以上の原料を混合して用いても良い。原料として、Siを主成分とし、ガラス層を形成する原料を使用することが好ましい。粘性が高いと限界膜厚(1回の塗布・熱処理でクラックが生成し始める膜厚のことをいう)を超えてしまい、コーティング層にクラックが生じる。したがって、上記原料に溶剤を添加し、粘性調整を行なった原料液とすることが好ましい。ここで、図8に1回塗布膜の模式図を示した。図8に示すようにサブミクロンから数ミクロンの膜厚の塗布層26を形成する場合は、セラミックス粒子22の露出表面の凸部の段差23を緩和すると共に基板20のポア24の内部に原料液が浸透する。したがって、粘度を調整して、基板表面の凹凸がなくなるまで繰り返して塗布を行なうことで、セラミックス粒子の露出表面の凸部の段差を緩和すると共に基板のポアをほぼ埋めることができ、高精度の平滑性を有するコーティング層を形成することが可能となる。本実施形態では、例えば2000r.p.m.でのスピンコート条件では、粘度が3.94mPa・s未満の原料液が好ましい。或いは2000r.p.m.でのスピンコート、1回の塗布の条件で、コーティング層の膜厚が800nm以下、好ましくは700nm、より好ましくは550nm以下となるような粘性を有する原料液が好ましい。2000r.p.m.でのスピンコート、1回の塗布の条件で、コーティング層の膜厚の下限には制限がないが、膜厚が小さ過ぎると、塗布回数が多くなり製造コストが上昇するため、20nm以上、好ましくは50nm以上とすることが良い。このような粘性を与えるための原料の希釈溶剤は、原料を安定的に希釈できるものであれば特に制限はなく、望ましくは使用する基板に対して濡れ性の良い溶剤が好ましい。なお、原料液の塗布前にはシリンジフィルター等の異物除去手段を使って、原料液を濾過することが好ましい。原料液の塗布はスピンコート、ディップコート、インクジェットによるコート、刷毛による塗布を例示できる。ここで塗布層は、原料液を1回若しくは複数回塗布することにより形成することが好ましい。すなわち原料液は限界膜厚を超えない厚みで繰り返して、例えば5〜10回程度の塗布を行なうことが好ましく、粘性の低い原料液を使用して繰り返して塗布を行なうことがより好ましい。図4に図示化の容易のため2回繰り返しの塗布により、塗布層11,12が形成される場合を示した。   Next, the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment is demonstrated, referring FIGS. First, as shown in FIG. 3, a coating layer 11 is formed by applying a raw material liquid containing a raw material that becomes a metal oxide by heating on at least one surface of a substrate 10 made of a plate-like ceramic polycrystalline body or glass ceramic body. To do. Here, the raw material liquid is not particularly limited as long as it contains a raw material that becomes a metal oxide by heating. Examples of the raw material include metal alkoxides, metal alcoholates, organic metal acid salts, inorganic metal salts, metal trifluoroacetates, silica sols, alkyl silicates, inorganic siloxanes, and the like. Two or more kinds of raw materials may be mixed and used. As a raw material, it is preferable to use a raw material containing Si as a main component and forming a glass layer. If the viscosity is high, the film thickness exceeds the limit film thickness (that is, the film thickness at which cracks start to be generated by one application / heat treatment), and cracks occur in the coating layer. Therefore, it is preferable to add a solvent to the above raw material to obtain a raw material liquid whose viscosity has been adjusted. Here, the schematic diagram of the coating film once was shown in FIG. As shown in FIG. 8, when the coating layer 26 having a thickness of submicron to several microns is formed, the step 23 of the convex portion of the exposed surface of the ceramic particles 22 is relaxed and the raw material liquid is placed inside the pore 24 of the substrate 20. Penetrates. Therefore, by adjusting the viscosity and applying repeatedly until there are no irregularities on the substrate surface, it is possible to relieve the step of the convex part of the exposed surface of the ceramic particles and almost fill the pores of the substrate with high accuracy. It becomes possible to form a coating layer having smoothness. In this embodiment, for example, 2000 r. p. m. In the spin coating conditions, a raw material liquid having a viscosity of less than 3.94 mPa · s is preferable. Or 2000r. p. m. A raw material solution having a viscosity such that the film thickness of the coating layer is 800 nm or less, preferably 700 nm, and more preferably 550 nm or less under the conditions of spin coating with 1 coating. 2000r. p. m. There is no limitation on the lower limit of the coating layer thickness under the conditions of spin coating with 1 coating, but if the film thickness is too small, the number of coatings will increase and the manufacturing cost will increase. Is preferably 50 nm or more. There are no particular limitations on the raw material dilution solvent for imparting such viscosity as long as the raw material can be stably diluted, and a solvent having good wettability with respect to the substrate to be used is preferable. In addition, it is preferable to filter a raw material liquid using foreign material removal means, such as a syringe filter, before application | coating of a raw material liquid. Examples of the application of the raw material liquid include spin coating, dip coating, inkjet coating, and brush coating. Here, the coating layer is preferably formed by coating the raw material liquid once or a plurality of times. That is, it is preferable that the raw material liquid is repeatedly applied with a thickness not exceeding the limit film thickness, for example, about 5 to 10 times, and more preferably using a low-viscosity raw material liquid. FIG. 4 shows a case where the coating layers 11 and 12 are formed by two times of coating for easy illustration.

なお、原料液中にPVP(ポリビニルピロリドン)などの添加剤を加えることで限界膜厚を大きくしても良い。   In addition, you may enlarge a limit film thickness by adding additives, such as PVP (polyvinyl pyrrolidone), in a raw material liquid.

次に図5に示すように塗布層11,12を加熱して金属酸化物薄膜層13を形成する。加熱工程では、500℃以上1000℃未満、好ましくは、600〜900℃において焼成を行なう。焼成を行なう前に、塗布層の乾燥及び仮焼を行なっても良い。焼成により金属酸化物薄膜層が緻密化される。本実施形態における塗布層の加熱は、焼成を含む概念である。焼成が500℃未満では、金属酸化物薄膜層が緻密化されず或いは金属酸化物となる中間反応状態の膜で形成されるおそれがある。一方焼成を1000℃以上とすると、ガラスセラミックス基板の場合、基板の熱変形のおそれがある。なお、コーティング層がガラスの場合は各塗布層の境界は電子顕微鏡による断面観察でも確認は難しい。   Next, as shown in FIG. 5, the coating layers 11 and 12 are heated to form the metal oxide thin film layer 13. In the heating step, baking is performed at 500 ° C. or higher and lower than 1000 ° C., preferably 600 to 900 ° C. Before firing, the coating layer may be dried and calcined. The metal oxide thin film layer is densified by firing. The heating of the coating layer in the present embodiment is a concept including baking. If the firing is less than 500 ° C., the metal oxide thin film layer may not be densified or may be formed of a film in an intermediate reaction state that becomes a metal oxide. On the other hand, if the baking is performed at 1000 ° C. or higher, the glass ceramic substrate may be thermally deformed. When the coating layer is glass, it is difficult to confirm the boundary between the coating layers even by cross-sectional observation with an electron microscope.

次に図6に示すように金属酸化物薄膜層13の表面に原料液を塗布することで塗布層14を形成する。原料液と塗布方法は塗布層11,12を形成した場合と同様である。ここで塗布層は、原料液を1回若しくは複数回塗布することにより形成することが好ましい。図6に示した塗布層14は、図示化の容易のため2回重ね塗りをした場合を示している(1回塗りと2回塗りの境界線は不図示)。次に図7に示すように塗布層14を加熱して金属酸化物薄膜層15とする。この塗布と加熱を繰り返して金属酸化物薄膜層を積層していく。焼成温度は500℃以上1000℃未満とすることが好ましい。最終的に0.1μm以上20μm以下の膜厚の金属酸化物薄膜16を形成する。なお、図3〜7では、理解の便宜上、各塗布層の区別をするために分けて図示したが、同一の原料液を使用して金属酸化物薄膜16を形成する場合には、塗布層の重ね塗りによる明確な境界(例えば、図7の点線で示した境界)が識別できるとは限らない。以上の工程を経て、薄膜電子部品用基板を製造する。   Next, as shown in FIG. 6, the coating layer 14 is formed by coating the raw material liquid on the surface of the metal oxide thin film layer 13. The raw material liquid and the coating method are the same as when the coating layers 11 and 12 are formed. Here, the coating layer is preferably formed by coating the raw material liquid once or a plurality of times. The coating layer 14 shown in FIG. 6 shows a case where the coating is performed twice for easy illustration (the boundary line between the first coating and the second coating is not shown). Next, as shown in FIG. 7, the coating layer 14 is heated to form a metal oxide thin film layer 15. This application and heating are repeated to deposit the metal oxide thin film layer. The firing temperature is preferably 500 ° C. or higher and lower than 1000 ° C. Finally, a metal oxide thin film 16 having a thickness of 0.1 μm or more and 20 μm or less is formed. In FIGS. 3 to 7, for convenience of understanding, each coating layer is illustrated separately for the purpose of understanding. However, when the metal oxide thin film 16 is formed using the same raw material liquid, the coating layer A clear boundary (for example, a boundary indicated by a dotted line in FIG. 7) by overpainting cannot always be identified. Through the above steps, a substrate for a thin film electronic component is manufactured.

塗布層を形成するに際しては、上述したとおり、原料液を1回若しくは複数回塗布する形態がある。例えば、セラミックス多結晶体若しくはガラスセラミックス体からなる基板の表面に、原料液を複数回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を複数回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成する。さらに本実施形態は次の形態も含む。すなわち、セラミックス多結晶基板若しくはガラスセラミックス基板の表面に、原料液を1回塗布し、その後、加熱することにより金属酸化物薄膜層を形成し、さらに原料液を1回塗布して加熱を行なうことを繰り返すことで所望の膜厚の金属酸化物薄膜に形成しても良い。さらに、原料液を1回塗布して加熱を行なうこと及び原料液を複数回塗布して加熱を行なうことを組み合わせても良い。   In forming the coating layer, as described above, there is a form in which the raw material liquid is applied once or a plurality of times. For example, a raw material liquid is applied to the surface of a substrate made of a ceramic polycrystalline body or a glass ceramic body several times, and then a metal oxide thin film layer is formed by heating, and further, the raw material liquid is applied several times and heated. By repeating the above, a metal oxide thin film having a desired thickness is formed. Furthermore, this embodiment includes the following forms. That is, a raw material liquid is applied once on the surface of a ceramic polycrystalline substrate or a glass ceramic substrate, and then a metal oxide thin film layer is formed by heating, and further, the raw material liquid is applied once and heated. May be formed into a metal oxide thin film having a desired film thickness. Furthermore, it is possible to combine heating by applying the raw material liquid once and heating by applying the raw material liquid a plurality of times.

金属酸化物薄膜16は、金属酸化物薄膜の表面粗さRaが0.5nm以上20nm以下であるか、或いは金属酸化物薄膜の表面で開口したポアの合計開口面積が金属酸化物薄膜の表面積に対して150ppm以下であるか、或いは金属酸化物薄膜の表面で開口したコーティング層ポア数がセラミックス多結晶基板又はガラスセラミックス基板の表面で開口した基板ポア数の30%以下であるかのうち、少なくとも一つを満たして高精度の平滑性を付与するように形成することが好ましい。   In the metal oxide thin film 16, the surface roughness Ra of the metal oxide thin film is 0.5 nm or more and 20 nm or less, or the total opening area of pores opened on the surface of the metal oxide thin film is the surface area of the metal oxide thin film. The number of coating layer pores opened at the surface of the metal oxide thin film is 150 ppm or less, or at least 30% or less of the number of substrate pores opened at the surface of the ceramic polycrystalline substrate or the glass ceramic substrate. It is preferable to form one so as to provide high-precision smoothness.

次に図2を参照して薄膜電子部品用基板を用いて、薄膜電子部品を製造する方法について説明する。基板1の上に形成したコーティング層2である金属酸化物薄膜の上に、下部電極層3をPVD法等の気相法により薄膜形成する。PVD法としては、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空蒸着法、DCスパッタリング、高周波スパッタリング、マグネトロンスパッタリング、ECRスパッタリング又はイオンビームスパッタリング等の各種スパッタリング法、高周波イオンプレーティング、活性化蒸着又はアークイオンプレーティング等の各種イオンプレーティング法、分子線エピタキシー法、レーザアブレーション法、イオン化クラスタビーム蒸着法、並びにイオンビーム蒸着法などが例示できる。   Next, a method of manufacturing a thin film electronic component using the thin film electronic component substrate will be described with reference to FIG. On the metal oxide thin film, which is the coating layer 2 formed on the substrate 1, the lower electrode layer 3 is formed into a thin film by a vapor phase method such as a PVD method. PVD methods include resistance vapor deposition or vacuum deposition such as electron beam heating, DC sputtering, high frequency sputtering, magnetron sputtering, various sputtering methods such as ECR sputtering or ion beam sputtering, high frequency ion plating, activated vapor deposition, or arc. Examples include various ion plating methods such as ion plating, molecular beam epitaxy method, laser ablation method, ionized cluster beam evaporation method, and ion beam evaporation method.

薄膜誘電体層4は、ゾルゲル法やMOD法(有機金属化合物堆積法)等の溶液塗布焼成法、スパッタリング法等のPVD法又はCVD法等の薄膜デバイス製造技術を用いて形成する。これらの成膜方法によれば、BaTiO3やPZT等のペロブスカイト強誘電体を例にとると、通常のセラミックス粉体焼結法では900〜1000℃以上の高温プロセスが必要であるが、400〜850℃程度の低温で形成可能である。 The thin film dielectric layer 4 is formed using a solution coating and firing method such as a sol-gel method or a MOD method (organometallic compound deposition method), a PVD method such as a sputtering method, or a thin film device manufacturing technique such as a CVD method. According to these film forming methods, when a perovskite ferroelectric such as BaTiO 3 or PZT is taken as an example, a normal ceramic powder sintering method requires a high temperature process of 900 to 1000 ° C. or more, but 400 to 400 ° C. It can be formed at a low temperature of about 850 ° C.

次に薄膜誘電体層4の上に上部電極層5を、下部電極層3を成膜した場合と同様の材質のものをPVD法等の気相法により薄膜形成する。なお、上部電極層5の上に電極保護の目的でTiOやポリイミド等の保護層を設けても良い。 Next, the upper electrode layer 5 and the lower electrode layer 3 are formed on the thin film dielectric layer 4 by the vapor phase method such as the PVD method. A protective layer such as TiO 2 or polyimide may be provided on the upper electrode layer 5 for the purpose of electrode protection.

以下、本発明の実施例を具体的に示す。   Examples of the present invention will be specifically described below.

(実施例1)
まず、Al−SiO系のガラスセラミックス基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。次に東京応化工業株式会社製のSiO系被膜形成用塗布液、商品名OCD T−7を、希釈倍率を変化させてガラスセラミックス基板の上にスピンコート(ミカサ株式会社製、1H−D7)を行ない、塗布層を形成し、乾燥、仮焼及び焼成を行なってSiOコーティング層を形成した。ここで、スピンコートにおける回転数は2000r.p.m.、乾燥温度は150℃、仮焼温度は500℃、焼成温度は750℃とした。OCD T−7は、メチルシロキサンポリマーメタノール・プロピレングリコール・水であり、粘度は3.94mPa・sであった。
Example 1
First, a smooth mirror surface substrate that has been lapped and polished is prepared for an Al 2 O 3 —SiO 2 glass ceramic substrate. Next, a coating solution for forming a SiO 2 coating film manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name OCD T-7, is spin-coated on a glass ceramic substrate by changing the dilution factor (Mikasa Co., Ltd., 1H-D7). The coating layer was formed, and drying, calcination, and baking were performed to form a SiO 2 coating layer. Here, the rotation speed in the spin coating is 2000 r.s. p. m. The drying temperature was 150 ° C., the calcining temperature was 500 ° C., and the firing temperature was 750 ° C. OCD T-7 was a methylsiloxane polymer methanol / propylene glycol / water, and the viscosity was 3.94 mPa · s.

SiO系被膜形成用塗布液の希釈はブタノールを溶媒として行なった。OCD T−7は希釈倍率を1倍(すなわち希釈せず)、2倍、3倍又は4倍とした。膜厚は光学膜厚を測定した。図9にOCD T−7の希釈倍率と光学膜厚の関係を示した。OCD T−7は希釈倍率を1〜4倍において、70〜850nmであり、希釈倍率が大きくなるにつれて膜厚が減少した。ここで、OCD T−7をそのままコーティングした場合(希釈倍率を1倍、粘度3.94mPa・s)、コーティング層にクラックが発生した。他のサンプルのコーティング層にはクラックは発生しなかった。2000r.p.m.でのスピンコート、1回の塗布の条件で、コーティング層の膜厚が800nm以下、好ましくは700nm以下、より好ましくは550nm以下となるような粘性を有する原料液を使用することが好ましい。 Dilution of the coating solution for forming a SiO 2 film was performed using butanol as a solvent. For OCD T-7, the dilution factor was 1 (ie, not diluted), 2 times, 3 times, or 4 times. The film thickness was an optical film thickness. FIG. 9 shows the relationship between the dilution ratio of OCD T-7 and the optical film thickness. OCD T-7 was 70 to 850 nm at a dilution factor of 1 to 4, and the film thickness decreased as the dilution factor increased. Here, when OCD T-7 was coated as it was (dilution rate was 1 and viscosity was 3.94 mPa · s), cracks occurred in the coating layer. No cracks occurred in the coating layers of other samples. 2000r. p. m. It is preferable to use a raw material solution having a viscosity such that the film thickness of the coating layer is 800 nm or less, preferably 700 nm or less, and more preferably 550 nm or less under the conditions of spin coating with 1 coating.

(実施例2)
アルミナ多結晶基板について、ラッピング及びポリッシングを行った平滑鏡面基板を準備する。アルミナ多結晶基板の表面粗さRaは35.7nmであった。ここで、Ra測定装置は、針式表面形状測定器Dektak3(日本真空技術株式会社製)を使用した。測定条件を図10に示す。以下、実施例2で行なった表面粗さRaの測定はこの条件にて測定した。原料液は、東京応化工業株式会社製のSiO系被膜形成用塗布液、商品名OCD T−2(溶質濃度5.91重量%、1倍希釈)、OCD T−7(溶質濃度15.98重量%、1倍希釈)及びOCD T−7(ブタノールで1.5倍希釈)の3種類を準備した。なお、OCD T−2は、エチルシリケートポリマーエタノール・酢酸エチルであり、粘度は1.02mPa・sであった。スピンコートの回転数(r.p.m.)は2000、3000、4000又は5000とした。1回塗布による塗布層の形成、塗布層の乾燥、仮焼、焼成のプロセスを行なったときのSiOコーティング層の膜厚、表面粗さRa及びクラックの有無を評価した。膜厚は光学膜厚計(フィルメトリクス株式会社製)により測定した。結果を表1に示した。

Figure 0004872306
(Example 2)
For the alumina polycrystalline substrate, a smooth mirror surface substrate subjected to lapping and polishing is prepared. The surface roughness Ra of the alumina polycrystalline substrate was 35.7 nm. Here, the Ra type measuring device used a needle type surface shape measuring device Dektak 3 (manufactured by Nippon Vacuum Technology Co., Ltd.). Measurement conditions are shown in FIG. Hereinafter, the measurement of the surface roughness Ra performed in Example 2 was performed under these conditions. The raw material solution was a coating solution for forming a SiO 2 film manufactured by Tokyo Ohka Kogyo Co., Ltd., trade name OCD T-2 (solute concentration 5.91 wt%, 1-fold dilution), OCD T-7 (solute concentration 15.98). Three types were prepared: weight%, 1-fold dilution) and OCD T-7 (1.5-fold dilution with butanol). OCD T-2 was ethyl silicate polymer ethanol / ethyl acetate, and the viscosity was 1.02 mPa · s. The rotation speed (r.p.m.) of the spin coat was 2000, 3000, 4000 or 5000. The film thickness of the SiO 2 coating layer, the surface roughness Ra, and the presence or absence of cracks were evaluated when the process of forming the coating layer by one coating, drying the coating layer, calcining, and firing was performed. The film thickness was measured with an optical film thickness meter (manufactured by Filmetrics Co., Ltd.). The results are shown in Table 1.
Figure 0004872306

表1の結果から次のことがわかる。OCD T−7(濃度15.98重量%、1倍希釈)は、濃度が高いため粘性も高く、1回の塗布でえられるコーティング層の膜厚が大きすぎ、クラックが生じる。そしてスピンコートの回転数を大きくして膜厚を小さくしてもクラックが生じた。   The following can be seen from the results in Table 1. OCD T-7 (concentration 15.98% by weight, 1-fold dilution) has high viscosity and high viscosity, and the coating layer thickness obtained by one application is too large, causing cracks. Even when the spin coat rotation speed was increased to reduce the film thickness, cracks occurred.

それに対してOCD T−7(ブタノールで1.5倍希釈)の1回塗布・加熱は、OCD T−7(濃度15.98重量%、1倍希釈)よりもブタノールを添加して濃度と粘性を低くしたため、2000〜5000r.p.m.のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さRaは15.2〜23.8nmであり、基板の表面粗さRa35.7nmと比較して平滑性が増していた。なお、スピンコートの回転数が小さいほど表面粗さRaが小さいことがわかる。次にOCD T−7(ブタノールで1.5倍希釈)の2回塗布・加熱で得られるコーティング層も、クラックは生じなかった。表面粗さRaは11.5〜17.7nmと1回目の塗布の場合よりもさらに平滑性が増していた。2回目塗布の場合においてもスピンコートの回転数が小さいほど表面粗さRaが小さいことがわかる。   On the other hand, OCD T-7 (1.5-fold dilution with butanol) is applied and heated once, butanol is added to the concentration and viscosity of OCD T-7 (concentration 15.98 wt%, 1-fold dilution). , So 2000-5000 r. p. m. Cracks did not occur in the coating layer obtained at any of the rotational speeds. The surface roughness Ra was 15.2 to 23.8 nm, and the smoothness was increased as compared with the surface roughness Ra 35.7 nm of the substrate. In addition, it turns out that surface roughness Ra is so small that the rotation speed of a spin coat is small. Next, the coating layer obtained by applying and heating OCD T-7 (diluted 1.5 times with butanol) twice did not cause cracks. The surface roughness Ra was 11.5 to 17.7 nm, and the smoothness was further increased compared to the case of the first coating. Even in the case of the second coating, it can be seen that the surface roughness Ra is smaller as the spin coating speed is smaller.

さらにOCD T−2(濃度5.91重量%、1倍希釈)は、OCD T−7(ブタノールで1.5倍希釈)よりも得られたコーティング層の膜厚はさらに小さく、2000〜5000r.p.m.のいずれの回転数で得られたコーティング層にもクラックは生じなかった。表面粗さRaは20.0〜27.8nmであり、OCD T−7(ブタノールで1.5倍希釈)から得られたコーティング層とほぼ同等の平滑性を有していた。ここでもスピンコートの回転数が小さいほど表面粗さRaが小さいことがわかる。次にOCD T−2(濃度5.91重量%、1倍希釈)の2回の塗布でえられるコーティング層も、クラックは生じなかった。表面粗さRaは15.2〜18.2nmと1回目の塗布の場合よりもさらに平滑性が増していた。以上のことから、濃度の低い原料液を使用し、繰り返し塗布・熱処理することでRaをより小さくすることができた。   Furthermore, OCD T-2 (concentration 5.91% by weight, 1-fold dilution) has a coating layer thickness smaller than that of OCD T-7 (1.5-fold dilution with butanol). p. m. Cracks did not occur in the coating layer obtained at any of the rotational speeds. The surface roughness Ra was 20.0 to 27.8 nm, and had smoothness almost equivalent to that of the coating layer obtained from OCD T-7 (diluted 1.5 times with butanol). Here too, it can be seen that the surface roughness Ra is smaller as the rotational speed of the spin coat is smaller. Next, the coating layer obtained by applying OCD T-2 twice (concentration 5.91% by weight, 1-fold dilution) was not cracked. The surface roughness Ra was 15.2 to 18.2 nm, and the smoothness was further increased than in the first coating. From the above, Ra was able to be further reduced by using a low-concentration raw material liquid and repeatedly applying and heat-treating it.

(実施例3)
次にAl−SiO系ガラスセラミックス基板の表面に、OCD T−7をブタノールで希釈倍率2倍又は3倍とした原料液を用いて塗布(1回)・焼成を5回繰り返し、SiOコーティング層を形成し、平滑化したガラスセラミックス基板を得た。スパッタリング法により、この基板のSiOコーティング層の上に白金下部電極層を形成し、その上にBSTからなる薄膜誘電体層を形成し、さらにその上に白金上部電極層を形成し、薄膜電子部品を得た。上部電極の電極径を0.1mmφとした。この薄膜電子部品の電気特性の評価を行なった。コーティング層のクラックの有無の観察と、表面粗さRa、ショート率、容量密度C/A、リーク電流密度J及びtandの測定を行なった。表面粗さRaは、プローブ顕微鏡(SPI3800N、セイコーインスツルメンツ株式会社製)を用いて測定し、測定条件は、たわみ量−1.0、Iゲイン0.5、Pゲイン0.1、Aゲイン0、走査エリア20μm、走査周波数1Hzとした。ショート率は任意に選んだ10個の上部電極のうち、下部電極と短絡しなかった割合により算出した。
(Example 3)
Next, coating (once) and firing were repeated 5 times on the surface of the Al 2 O 3 —SiO 2 glass ceramic substrate by using a raw material liquid in which OCD T-7 was diluted with butanol at a dilution ratio of 2 or 3 times, An SiO 2 coating layer was formed and a smoothed glass ceramic substrate was obtained. A platinum lower electrode layer is formed on the SiO 2 coating layer of this substrate by sputtering, a thin film dielectric layer made of BST is formed thereon, and a platinum upper electrode layer is further formed thereon, thereby forming a thin film electron I got the parts. The electrode diameter of the upper electrode was 0.1 mmφ. The electrical characteristics of this thin film electronic component were evaluated. Observation of the presence or absence of cracks in the coating layer and measurement of surface roughness Ra, short-circuit rate, capacity density C / A, leakage current density J and tand were performed. The surface roughness Ra is measured using a probe microscope (SPI3800N, manufactured by Seiko Instruments Inc.). The measurement conditions are deflection amount -1.0, I gain 0.5, P gain 0.1, A gain 0, The scanning area was 20 μm, and the scanning frequency was 1 Hz. The short-circuit rate was calculated based on the proportion of 10 upper electrodes arbitrarily selected that did not short-circuit with the lower electrode.

比較のためにコーティング層を設けずにAl−SiO系ガラスセラミックス基板の表面にそのまま薄膜電子部品を形成し、同様の評価を行なった。また、シリコン単結晶基板の表面に熱酸化膜を形成し、熱酸化膜の上にそのまま薄膜電子部品を形成し、同様の評価を行なった。結果を表2に示した。

Figure 0004872306
表2から、Al−SiO系ガラスセラミックス基板の上にコーティング層を設けずに形成した薄膜電子部品では、ショート率が70%と高く、ショートしていないサンプルにおいてもリーク電流密度が大きい。一方、希釈倍率を2倍としてSiOコーティング層を形成したサンプルは、コーティング層にクラックが生じていた。ここで希釈倍率を2倍としてSiOコーティング層を形成したサンプルの場合、塗布(1回)・焼成を1回行なったときにはクラックは生じなかったが5回繰り返しを行なうとクラックが生じた。希釈倍率を3倍としてSiOコーティング層を形成したサンプルでは、コーティング層にクラックは生じておらず、ショート率は0%でリーク電流密度も高く、高電気特性を有していた。すなわち、シリコン単結晶基板状に形成した薄膜電子部品とほぼ同等の電気特性を有していた。以上のことから、濃度の薄い原料液をスピンコートして重ね塗りにより基板の上に金属酸化物薄膜からなるコーティング層を形成することで、基板のポアが塞がれると共にセラミックス粒子の露出表面での段差が緩和され、薄膜デバイス製造技術を適用しうる高精度の平滑性を有する薄膜電子部品用基板を提供できることがわかった。 For comparison, a thin film electronic component was directly formed on the surface of an Al 2 O 3 —SiO 2 glass ceramic substrate without providing a coating layer, and the same evaluation was performed. Further, a thermal oxide film was formed on the surface of the silicon single crystal substrate, and a thin film electronic component was formed on the thermal oxide film as it was, and the same evaluation was performed. The results are shown in Table 2.
Figure 0004872306
Table 2 shows that the thin film electronic component formed on the Al 2 O 3 —SiO 2 glass ceramic substrate without providing the coating layer has a high short-circuit rate of 70%, and the leakage current density is high even in a sample that is not short-circuited. large. On the other hand, in the sample in which the SiO 2 coating layer was formed with the dilution factor being 2 times, the coating layer was cracked. Here, in the case of the sample in which the SiO 2 coating layer was formed with a dilution factor of 2 times, cracks did not occur when coating (one time) and firing were performed once, but cracks occurred when repeated five times. In the sample in which the SiO 2 coating layer was formed with a dilution factor of 3 times, no crack was generated in the coating layer, the short-circuit rate was 0%, the leakage current density was high, and it had high electrical characteristics. In other words, it had substantially the same electrical characteristics as a thin film electronic component formed on a silicon single crystal substrate. From the above, by spin-coating a low-concentration raw material solution and forming a coating layer made of a metal oxide thin film on the substrate by overcoating, the pores of the substrate are blocked and the exposed surface of the ceramic particles Thus, it was found that a thin film electronic component substrate having high-precision smoothness to which the thin film device manufacturing technology can be applied can be provided.

(実施例4)
次に、塗布から焼成までを5回行なって、SiOからなるコーティング層をAl−SiO系ガラスセラミックス基板の上に設けた場合に、基板上の開口したポアの合計開口面積とポア数がどの程度減少するのかを評価した。OCD T−2を1倍希釈、1.5倍希釈又は2倍希釈した原料液、並びにOCD T−7を2倍又は3倍希釈した原料液を準備した。スピンコート回転数2000r.p.m.、乾燥温度150℃、仮焼温度500℃、焼成温度750℃とした。開口したポアの合計開口面積及びポア数は、レーザー顕微鏡(VH2000、レーザーテック株式会社製)を用いて測定した。測定視野は500μm×1000μmとした。塗布前のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。また、塗布後のポアの合計開口面積を基板の表面積で除した、基板の表面積に対する開口したポアの合計開口面積の割合を求めた。それぞれ3水準測定し、その平均を算出した。さらに、塗布後の平均合計開口面積の割合を塗布前の平均合計開口面積の割合で除して、ポア面積低減率を算出した。また、金属酸化物薄膜の表面で開口したコーティング層ポア数及びコーティング層を形成する前の基板の表面で開口した基板ポア数をそれぞれ3水準測定し、その平均を算出した。さらに、コーティング層ポア数を基板ポア数で除して、ポア数低減率を算出した。結果を表3に示す。

Figure 0004872306
Example 4
Next, when the coating to baking is performed five times and the coating layer made of SiO 2 is provided on the Al 2 O 3 —SiO 2 glass ceramic substrate, the total opening area of the pores opened on the substrate We evaluated how much the number of pores decreased. A raw material liquid in which OCD T-2 was diluted 1-fold, 1.5-fold or 2-fold, and a raw liquid in which OCD T-7 was diluted 2-fold or 3-fold were prepared. Spin coat rotation speed 2000r. p. m. The drying temperature was 150 ° C, the calcination temperature was 500 ° C, and the firing temperature was 750 ° C. The total opening area and the number of pores of the opened pores were measured using a laser microscope (VH2000, manufactured by Lasertec Corporation). The measurement visual field was 500 μm × 1000 μm. The ratio of the total opening area of the open pores to the surface area of the substrate was determined by dividing the total opening area of the pores before coating by the surface area of the substrate. Further, the ratio of the total opening area of the opened pores to the surface area of the substrate was determined by dividing the total opening area of the pores after coating by the surface area of the substrate. Three levels were measured for each, and the average was calculated. Furthermore, the pore area reduction rate was calculated by dividing the ratio of the average total opening area after coating by the ratio of the average total opening area before coating. In addition, the number of coating layer pores opened on the surface of the metal oxide thin film and the number of substrate pores opened on the surface of the substrate before forming the coating layer were each measured at three levels, and the average was calculated. Further, the pore number reduction rate was calculated by dividing the number of coating layer pores by the number of substrate pores. The results are shown in Table 3.
Figure 0004872306

塗布前の合計開口面積は、基板により差があり、163〜966ppmであった。ポア面積低減率からわかるように、塗布から焼成までを5回行なってコーティング層を形成することにより、ポアの合計開口面積の割合は大幅に低減した。本実施形態に係る薄膜電子部品用基板は、金属酸化物薄膜の表面で開口したポアの合計開口面積を金属酸化物薄膜の表面積に対して150ppm以下、好ましくは100ppm以下、より好ましくは50ppm以下とする。ポア面積低減率は、25%以下、好ましくは15%以下とする。また、コーティング層を形成することによりポア数が低減し、そのポア数低減率は30%以下である。OCD T−2、OCD T−7共に希釈倍率が大きくなるとポア面積低減率及びポア面積低減率が高くなる、すなわちポアを減らしきれなくなるのは、得られるコーティング層の膜厚が小さいので、ポアを完全に埋めきれないからである。しかし、コーティング層の膜厚が薄い場合には、コーティング層を重ね塗りして所望の厚さに形成する際、重ね塗り回数を増やすことができるので、最終的な合計開口面積及びポア数はコーティング層を重ね塗りするに従って減少させることができると考える。   The total opening area before coating varied depending on the substrate and was 163 to 966 ppm. As can be seen from the pore area reduction rate, the ratio of the total opening area of the pores was greatly reduced by forming the coating layer by performing the coating to firing five times. The substrate for a thin film electronic component according to this embodiment has a total opening area of pores opened on the surface of the metal oxide thin film of 150 ppm or less, preferably 100 ppm or less, more preferably 50 ppm or less with respect to the surface area of the metal oxide thin film. To do. The pore area reduction rate is 25% or less, preferably 15% or less. Moreover, the pore number is reduced by forming the coating layer, and the pore number reduction rate is 30% or less. When the dilution ratio is increased for both OCD T-2 and OCD T-7, the pore area reduction rate and the pore area reduction rate increase, that is, the pores cannot be reduced because the thickness of the resulting coating layer is small. This is because it cannot be completely filled. However, if the thickness of the coating layer is small, the number of repeated coatings can be increased when the coating layer is overcoated to form the desired thickness. We believe that it can be reduced as the layers are overcoated.

ガラスセラミックス基板の表面の断面概略図である。It is a section schematic diagram of the surface of a glass ceramics substrate. 本実施形態に係る薄膜電子部品の一形態を示す概略断面図である。It is a schematic sectional drawing which shows one form of the thin film electronic component which concerns on this embodiment. 本実施形態に係る薄膜電子部品用基板の製造方法の工程の1形態を示す概略図であって、塗布層(第1層)を形成した場合を示す。It is the schematic which shows one form of the process of the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment, Comprising: The case where an application layer (1st layer) is formed is shown. 本実施形態に係る薄膜電子部品用基板の製造方法の工程の1形態を示す概略図であって、塗布層(第2層)を形成した場合を示す。It is the schematic which shows 1 form of the process of the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment, Comprising: The case where an application layer (2nd layer) is formed is shown. 本実施形態に係る薄膜電子部品用基板の製造方法の工程の1形態を示す概略図であって、塗布層(第1層及び第2層)を加熱して金属酸化物薄膜層とした場合を示す。It is the schematic which shows one form of the process of the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment, Comprising: The case where a coating layer (1st layer and 2nd layer) is heated and used as a metal oxide thin film layer Show. 本実施形態に係る薄膜電子部品用基板の製造方法の工程の1形態を示す概略図であって、金属酸化物薄膜の上に塗布層(第3層及び第4層)を形成した場合を示す。It is the schematic which shows one form of the process of the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment, Comprising: The case where a coating layer (3rd layer and 4th layer) is formed on a metal oxide thin film is shown. . 本実施形態に係る薄膜電子部品用基板の製造方法の工程の1形態を示す概略図であって、塗布層(第3層及び第4層)を加熱して金属酸化物薄膜層とした場合を示す。It is the schematic which shows 1 form of the process of the manufacturing method of the board | substrate for thin film electronic components which concerns on this embodiment, Comprising: The case where a coating layer (3rd layer and 4th layer) is heated and used as a metal oxide thin film layer Show. 1回塗布膜の模式図を示し、膜厚の薄い塗布層26を形成した場合を示す。The schematic diagram of a coating film once is shown, and the case where the coating layer 26 with a thin film thickness is formed is shown. SiO系被膜形成用塗布液(OCD T−7)を使用して金属酸化物薄膜を形成したときの原料液の希釈倍率と光学膜厚の関係を示す図である。It is a diagram showing the relationship between dilution and the optical thickness of the raw material solution when forming the metal oxide thin film using SiO 2 film-forming coating liquid (OCD T-7). 針式表面形状測定器Dektak3の表面粗さRaの測定条件を示す。The measurement conditions of the surface roughness Ra of the needle type surface shape measuring instrument Dektak 3 are shown.

符号の説明Explanation of symbols

1,10,20,ガラスセラミックス基板
2,16,26,金属酸化物薄膜
3,下部電極層
4,薄膜誘電体層
5,上部電極層
11,第1の塗布層
12,第2の塗布層
14,第3、第4の塗布層
13,第1の金属酸化物薄膜層
15,第2の金属酸化物薄膜層
22,セラミックス粒子
23,セラミックス粒子の露出表面の凸部による段差
24,ポア(基板部分)
1, 10, 20, glass ceramic substrates 2, 16, 26, metal oxide thin film 3, lower electrode layer 4, thin film dielectric layer 5, upper electrode layer 11, first coating layer 12, second coating layer 14 , Third and fourth coating layers 13, first metal oxide thin film layer 15, second metal oxide thin film layer 22, ceramic particles 23, step 24 due to the convex portion of the exposed surface of the ceramic particles, pore (substrate portion)

Claims (5)

板状のセラミックス多結晶体若しくはガラスセラミックス体の少なくとも片面を基板研削して平坦化し、次いでCMP(Chemical Mechanical Polishing)による鏡面化処理を行なって、平滑鏡面基板を得た後、該平滑鏡面基板の研磨面に、加熱により金属酸化物となる原料を含む原料液の塗布により塗布層を形成し、該塗布層の加熱により金属酸化物薄膜層を形成し、該金属酸化物薄膜層の表面に、前記原料液の塗布による塗布層の形成次いで該塗布層の加熱による金属酸化物薄膜層の形成を1回以上行なうことで金属酸化物薄膜層を積層して、0.1μm以上20μm以下の膜厚の金属酸化物薄膜からなるコーティング層を形成し、前記金属酸化物薄膜は、該金属酸化物薄膜の表面粗さRaが0.5nm以上20nm以下であるか、或いは該金属酸化物薄膜の表面で開口したポアの合計開口面積が該金属酸化物薄膜の表面積に対して150ppm以下であるか、或いは該金属酸化物薄膜の表面で開口したコーティング層ポア数が前記基板の表面で開口した基板ポア数の30%以下であるかのうち、少なくとも一つを満たすことを特徴とする薄膜電子部品用基板の製造方法。 At least one surface of a plate-like ceramic polycrystalline body or glass ceramic body is ground and flattened, and then subjected to a mirror surface treatment by CMP (Chemical Mechanical Polishing) to obtain a smooth mirror surface substrate. On the polished surface, a coating layer is formed by applying a raw material liquid containing a raw material that becomes a metal oxide by heating, a metal oxide thin film layer is formed by heating the coating layer, and on the surface of the metal oxide thin film layer, Formation of a coating layer by application of the raw material liquid, and then formation of a metal oxide thin film layer by heating the coating layer at least once, thereby laminating the metal oxide thin film layer to a film thickness of 0.1 μm or more and 20 μm or less the coating layer is formed of a metal oxide thin film, the metal oxide thin film, the surface roughness Ra of the metal oxide thin film 0.5nm or more 2 nm or less, or the total opening area of pores opened on the surface of the metal oxide thin film is 150 ppm or less relative to the surface area of the metal oxide thin film, or opened on the surface of the metal oxide thin film A method of manufacturing a substrate for a thin film electronic component , wherein at least one of the number of coating layer pores is 30% or less of the number of substrate pores opened on the surface of the substrate . 前記原料液を1回若しくは複数回塗布することにより前記塗布層を形成することを特徴とする請求項記載の薄膜電子部品用基板の製造方法。 Method of manufacturing the thin-film substrate for electronic devices according to claim 1, characterized by forming the coating layer by applying one or more times the material solution. 前記塗布層の焼成温度は500℃以上1000℃未満であることを特徴とする請求項1、又は2記載の薄膜電子部品用基板の製造方法。 Claim 1 or 2 thin film electronic component manufacturing method of the substrate, wherein the said calcination temperature of the coating layer is less than 500 ° C. or higher 1000 ° C.. 前記原料として、Siを主成分とした原料を使用することを特徴とする請求項1、2又は3記載の薄膜電子部品用基板の製造方法。 As the raw material, according to claim 1, 2 or 3 thin film electronic component manufacturing method of a substrate wherein the use of raw materials mainly composed of Si. 請求項1、2、3又は4記載の薄膜電子部品用基板に設けた金属酸化物薄膜からなるコーティング層の上に下部電極層を設け、該下部電極層の上に薄膜誘電体層を設け、該薄膜誘電体層の上に上部電極層を設けることを特徴とする薄膜電子部品の製造方法。 A lower electrode layer is provided on the coating layer made of a metal oxide thin film provided on the thin film electronic component substrate according to claim 1, 2, 3 or 4 , and a thin film dielectric layer is provided on the lower electrode layer, A method of manufacturing a thin film electronic component, comprising providing an upper electrode layer on the thin film dielectric layer.
JP2005312356A 2005-10-27 2005-10-27 Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same Active JP4872306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005312356A JP4872306B2 (en) 2005-10-27 2005-10-27 Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005312356A JP4872306B2 (en) 2005-10-27 2005-10-27 Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same

Publications (2)

Publication Number Publication Date
JP2007123468A JP2007123468A (en) 2007-05-17
JP4872306B2 true JP4872306B2 (en) 2012-02-08

Family

ID=38146999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005312356A Active JP4872306B2 (en) 2005-10-27 2005-10-27 Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same

Country Status (1)

Country Link
JP (1) JP4872306B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029951A1 (en) 2013-08-26 2015-03-05 日立金属株式会社 Mounting substrate wafer, multilayer ceramic substrate, mounting substrate, chip module, and mounting substrate wafer manufacturing method

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133047B2 (en) 2007-12-28 2013-01-30 太陽誘電株式会社 Manufacturing method of electronic parts
JP5201983B2 (en) 2007-12-28 2013-06-05 富士通株式会社 Electronic components
JP5133091B2 (en) 2008-02-28 2013-01-30 太陽誘電株式会社 Electronic component and manufacturing method thereof
SG192533A1 (en) 2008-05-16 2013-08-30 Ngk Spark Plug Co Ceramic substrate, functional ceramic substrate, probe card and method for manufacturing ceramic substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60127282A (en) * 1983-12-14 1985-07-06 日本曹達株式会社 Method of smoothing ceramic substrate surface
JPS61145856A (en) * 1984-12-20 1986-07-03 Sumitomo Electric Ind Ltd Manufacture of functioning thin film
JPH03205890A (en) * 1990-01-08 1991-09-09 Hitachi Ltd Ceramic board
JPH05129458A (en) * 1991-10-31 1993-05-25 Fujitsu Ltd Ceramic substrate and manufacture thereof, and ceramic wiring board using said ceramic substrate
JPH08204302A (en) * 1995-01-31 1996-08-09 Mitsubishi Materials Corp Glazed substrate
JP2004356024A (en) * 2003-05-30 2004-12-16 Tdk Corp Manufacturing method of composite substrate and el element, and manufacturing device of of composite substrate and el element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029951A1 (en) 2013-08-26 2015-03-05 日立金属株式会社 Mounting substrate wafer, multilayer ceramic substrate, mounting substrate, chip module, and mounting substrate wafer manufacturing method

Also Published As

Publication number Publication date
JP2007123468A (en) 2007-05-17

Similar Documents

Publication Publication Date Title
JP2006523153A (en) Multilayer structure containing barium strontium titanate on metal foil
JP4872306B2 (en) Method for manufacturing substrate for thin film electronic component and method for manufacturing thin film electronic component using the same
US20080171230A1 (en) Thin Film Ferroelectric Composites, Method of Making and Capacitor Comprising the Same
JP2011097016A (en) Laminated ceramic electronic component and method of manufacturing the same
Jeon et al. Fabrication of PZT thick films on silicon substrates for piezoelectric actuator
JP2007335779A (en) Piezoelectric body thin film element, ink-jet head and ink-jet recorder
KR20150013766A (en) Multilayer ceramic electronic component and method for manufacturing same
JP2007031242A (en) Substrate for thin film electronic component, and method for producing thin film electronic component using the same
JP2006310744A (en) Thin film capacitor and semiconductor device
CN112088441A (en) Electrical component comprising a multilayer thin-film ceramic member, electrical component comprising such an electrical component, and use thereof
JP4375395B2 (en) Thin film composite material and manufacturing method thereof, and multilayer wiring board and electronic component using the thin film composite material
US9673269B2 (en) Integrated capacitor comprising an electrically insulating layer made of an amorphous perovskite-type material and manufacturing process
JP2007533068A (en) Improved thick film dielectric structures for thick dielectric light emitting displays
JP2007329189A (en) Thin-film capacitor, and manufacturing method thereof
US7332231B2 (en) Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same
WO2005085496A2 (en) Ferroelectric thin film composites with improved top contact adhesion and devices containing the same
JP2007150186A (en) Electrode for thin-film electronic component, thin-film electronic component and manufacturing method thereof
US7348069B2 (en) Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate
JP4668577B2 (en) Ceramic substrate for thin film electronic component, manufacturing method thereof, and thin film electronic component using the same
JP4548262B2 (en) Lower electrode structure
JP2501492B2 (en) Ceramic substrate and manufacturing method thereof
JP6221270B2 (en) Electro-mechanical conversion element manufacturing apparatus and electro-mechanical conversion element manufacturing method
JP2000223347A (en) Passive ceramic element
JP4624754B2 (en) Ceramic substrate for thin film electronic component, manufacturing method thereof, and thin film electronic component using the same
US20030129370A1 (en) Low dielectric constant insulating film, method of forming it, and electric circuit using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4872306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150