JP4870806B2

JP4870806B2 - Transimpedance amplifier

Info

Publication number: JP4870806B2
Application number: JP2009244551A
Authority: JP
Inventors: 晋西原; 誠中村; 義和卜部; 正俊十林; 英祐土屋
Original assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Current assignee: NTT Electronics Corp; Nippon Telegraph and Telephone Corp
Priority date: 2009-10-23
Filing date: 2009-10-23
Publication date: 2012-02-08
Anticipated expiration: 2029-10-23
Also published as: JP2011091688A

Abstract

<P>PROBLEM TO BE SOLVED: To achieve controlling in short response time in a transimpedance amplifier that performs gain control and offset control. <P>SOLUTION: A transimpedance amplifier has: a transimpedance amplifier core circuit 1 to which a current signal is input; a transimpedance amplifier core circuit 2 having the same structure as the core circuit 1 and whose input is in an open state; an average value detection circuit 5 that detects a voltage difference of the average values for output signals of the core circuits 1 and 2; and a single phase differential converting circuit 3 that converts the output signal of the core circuit 1 into a differential signal. The core circuits 1 and 2 have gain control circuits 9 and 11 that change a value of feedback resistance Rf depending on detection results of the average value detection circuit 5. The single phase differential converting circuit 3 has an offset control circuit that cancels the offset of the differential signal depending on the detection results of the average value detection circuit 5. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、受光素子において得られた入力電流信号を電圧信号へ変換するトランスインピーダンスアンプに関し、特に高感度受信と広ダイナミックレンジ受信とを実現可能なトランスインピーダンスアンプに関するものである。 The present invention relates to a transimpedance amplifier that converts an input current signal obtained in a light receiving element into a voltage signal, and more particularly to a transimpedance amplifier that can realize high sensitivity reception and wide dynamic range reception.

高速データ伝送を可能とする光伝送システム、なかでもパッシブオプティカルネットワーク（Passive optical network：ＰＯＮ）システムの光伝送装置には、光信号を電気信号に変換する光受信回路が備えられ、その構成要素の一つとしてトランスインピーダンスアンプ（Transimpedance amplifier：ＴＩＡ）が用いられている。ＴＩＡは、受信した光信号を受光素子により光電気変換して得られた入力電流を入力とし、帰還抵抗の値に比例するインピーダンス変換利得に応じた電圧に変換して出力する機能を持つ。このＴＩＡには、以下で説明するＰＯＮシステムの特徴から、高感度、広入力ダイナミックレンジかつバースト応答性が要求される。 An optical transmission system that enables high-speed data transmission, and in particular, an optical transmission device of a passive optical network (PON) system, includes an optical receiver circuit that converts an optical signal into an electrical signal. As one example, a transimpedance amplifier (TIA) is used. The TIA has a function of inputting an input current obtained by photoelectrically converting a received optical signal by a light receiving element, converting the input current into a voltage corresponding to an impedance conversion gain proportional to the value of a feedback resistor, and outputting the voltage. This TIA is required to have high sensitivity, a wide input dynamic range, and burst response due to the characteristics of the PON system described below.

図９にＰＯＮシステムのシステム構成を示す。ＰＯＮシステムでは、局側装置（Optical Line Terminal：ＯＬＴ）１台に複数台の宅側装置（Optical Network Unit：ＯＮＵ）が接続され、その接続は光カプラ１００と光ファイバ１０１などのパッシブデバイスで行われる。各ＯＮＵからＯＬＴへの上りのデータは、それぞれの経路の違いで、ＯＬＴ到達時の光パワーが異なる。このため、ＯＬＴの光受信回路に用いられるＴＩＡには、まず広いダイナミックレンジが要求される。 FIG. 9 shows the system configuration of the PON system. In the PON system, a plurality of home side devices (Optical Network Unit: ONU) are connected to one station side device (Optical Line Terminal: OLT), and the connection is made by passive devices such as the optical coupler 100 and the optical fiber 101. Is called. Upstream data from each ONU to the OLT has different optical power when reaching the OLT due to the difference in each path. For this reason, first, a wide dynamic range is required for the TIA used in the OLT optical receiver circuit.

一般にＴＩＡでは、入力電流が大きくなると出力電圧振幅が飽和し波形歪が生じる。従来のＴＩＡは、高感度と広ダイナミックレンジ特性を両立させるために、自動利得制御（Automatic gain control：ＡＧＣ）技術が用いられる（特許文献１、特許文献２参照）。入力電流が大きくなった場合には、帰還抵抗の値を小さくしてインピーダンス変換利得を下げることによって入力オーバーロード耐力を高くし、大電流入力時も歪の少ない出力電圧を得るようにしている。また、入力電流が小さい場合には、利得を高くすることによって低雑音化および高感度受信を実現する。 In general, in TIA, when the input current increases, the output voltage amplitude is saturated and waveform distortion occurs. Conventional TIA employs automatic gain control (AGC) technology in order to achieve both high sensitivity and wide dynamic range characteristics (see Patent Document 1 and Patent Document 2). When the input current increases, the value of the feedback resistance is reduced to reduce the impedance conversion gain, thereby increasing the input overload tolerance, and an output voltage with less distortion is obtained even when a large current is input. Further, when the input current is small, low noise and high sensitivity reception are realized by increasing the gain.

ところでＰＯＮシステムの上り通信において、ユーザ毎に固有のデータ送信時間を割り当てる時分割多元接続（Time division multiple access：ＴＤＭＡ）方式が用いられる場合は、あるＯＮＵがデータ（パケット）を送出している間は衝突回避のため他のＯＮＵはパケットを送出できない。このとき各パケット間の時間は、光受信器のセットアップやクロック抽出などに用いられる。また、図１０に示すように、パケット２００の先頭には、プリアンブルビット２０１という特定ビットを設ける。ＯＬＴは、このプリアンブルビット２０１をパケット２００の同期をとるのに使用する。 By the way, in the upstream communication of the PON system, when a time division multiple access (Time Division Multiple Access: TDMA) system in which a unique data transmission time is assigned to each user is used, while a certain ONU is transmitting data (packets) In order to avoid collision, other ONUs cannot send packets. At this time, the time between packets is used for setup of an optical receiver, clock extraction, and the like. As shown in FIG. 10, a specific bit called a preamble bit 201 is provided at the beginning of the packet 200. The OLT uses this preamble bit 201 to synchronize the packet 200.

伝送効率を高めるためには、短いプリアンブルビット２０１でパケット２００の同期をとらなければならず、短いプリアンブルビット２０１で、瞬時に利得を切り替えることができる光受信回路が必要である。このため、ＯＬＴの光受信回路に用いられるＴＩＡには、前述の広いダイナミックレンジのほかに瞬時応答性も要求される。 In order to increase the transmission efficiency, the packet 200 must be synchronized with the short preamble bit 201, and an optical receiver circuit capable of instantaneously switching the gain with the short preamble bit 201 is required. For this reason, the TIA used in the OLT optical receiver circuit is required to have an instantaneous response in addition to the wide dynamic range described above.

また、ＴＩＡでは、増幅器の線形動作範囲を最適にするため、自動オフセット制御（Automatic Offset Compensation：ＡＯＣ）によって差動信号の出力オフセット量をゼロとするような技術が用いられる（特許文献１参照）。ＡＯＣを用いることにより、入力信号強度が変わっても差動信号の出力オフセットがゼロとなるため、後段の増幅器との接続が容易であるだけでなく、オフセット制御後の信号は低歪で利得を確保できるという特徴がある。 In TIA, in order to optimize the linear operation range of the amplifier, a technique is used in which the output offset amount of the differential signal is set to zero by automatic offset control (AOC) (see Patent Document 1). . By using AOC, the output offset of the differential signal becomes zero even if the input signal strength changes, so that not only the connection with the amplifier in the subsequent stage is easy, but also the signal after the offset control has a low distortion and gain. There is a feature that can be secured.

図１１にＡＧＣ機能付きＴＩＡを有するＯＬＴの光受信回路の構成を示す。図１１において、１００は入力光信号を受光して電流信号ＩＮに変換する受光素子、１０１は受光素子１００から出力された電流信号ＩＮを帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプコア回路、１０２は基準電圧発生回路、１０３はトランスインピーダンスアンプコア回路１０１から出力された単相の出力信号を差動信号に変換する単相−差動変換回路、１０４は単相−差動変換回路１０３によって変換された信号を差動出力信号ＯＵＴＰ，ＯＵＴＮとして外部に出力する出力バッファ、１０５はトランスインピーダンスアンプコア回路１０１の出力信号の平均値と基準電圧発生回路１０２から出力された基準電圧の平均値との電圧差を検出信号ＶＣとして出力する平均値検出回路、１０６は平均値検出回路１０５から出力された検出信号ＶＣに所定の係数を乗算した電圧を利得制御信号ＶＧとして出力する係数乗算器である。 FIG. 11 shows a configuration of an OLT optical receiving circuit having a TIA with an AGC function. In FIG. 11, 100 is a light receiving element that receives an input optical signal and converts it into a current signal IN, and 101 is a voltage signal that simultaneously amplifies the current signal IN output from the light receiving element 100 with a gain proportional to the value of the feedback resistor Rf. A transimpedance amplifier core circuit for converting the signal into a reference voltage generation circuit, a single phase-differential conversion circuit for converting a single phase output signal output from the transimpedance amplifier core circuit 101 into a differential signal, and 104 An output buffer 105 for outputting the signal converted by the single-phase-to-differential conversion circuit 103 as differential output signals OUTP and OUTN to the outside, 105 is an average value of the output signal of the transimpedance amplifier core circuit 101 and the reference voltage generation circuit 102 Average value that outputs a voltage difference from the average value of the output reference voltage as detection signal VC Circuit output, 106 is a coefficient multiplier which outputs a voltage obtained by multiplying a predetermined coefficient to the detection signal VC output from the average value detecting circuit 105 as a gain control signal VG.

トランスインピーダンスアンプコア回路１０１は、増幅器１０７と、増幅器１０７の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路１０８とから構成される。
図１１に示したＴＩＡでは、トランスインピーダンスアンプコア回路１０１の出力振幅をモニタし、増幅器１０７の利得を所望の値に設定するための利得制御信号ＶＧをトランスインピーダンスアンプコア回路１０１にフィードバックすることにより、ＴＩＡの利得を制御している。 The transimpedance amplifier core circuit 101 includes an amplifier 107 and a gain control circuit 108 that changes the value of a feedback resistor Rf that connects the signal output terminal and the signal input terminal of the amplifier 107 in accordance with the gain control signal VG. The
In the TIA shown in FIG. 11, the output amplitude of the transimpedance amplifier core circuit 101 is monitored, and a gain control signal VG for setting the gain of the amplifier 107 to a desired value is fed back to the transimpedance amplifier core circuit 101. , TIA gain is controlled.

図１２にＡＯＣ機能付きＴＩＡを有するＯＬＴの光受信回路の構成を示す。図１２において、１００は受光素子、１０１ａはトランスインピーダンスアンプコア回路、１０２は基準電圧発生回路、１０３は単相−差動変換回路、１０４は出力バッファ、１０９は平均値検出回路、１１０は平均値検出回路１０９から出力された検出信号ＶＣに所定の係数を乗算した電圧をオフセット制御信号ＶＯとして出力する係数乗算器、１１１はオフセット制御信号ＶＯに応じて、受光素子１００からの電流信号ＩＮの平均値の電流を接地側に分流させる電流制御回路である。トランスインピーダンスアンプコア回路１０１ａでは、帰還抵抗Ｒｆが固定抵抗になっている。 FIG. 12 shows the configuration of an OLT optical receiver circuit having a TIA with an AOC function. In FIG. 12, 100 is a light receiving element, 101a is a transimpedance amplifier core circuit, 102 is a reference voltage generation circuit, 103 is a single phase-differential conversion circuit, 104 is an output buffer, 109 is an average value detection circuit, and 110 is an average value. A coefficient multiplier 111 outputs a voltage obtained by multiplying the detection signal VC output from the detection circuit 109 by a predetermined coefficient as an offset control signal VO. 111 is an average of the current signal IN from the light receiving element 100 according to the offset control signal VO. This is a current control circuit for diverting a value current to the ground side. In the transimpedance amplifier core circuit 101a, the feedback resistor Rf is a fixed resistor.

図１２に示したＴＩＡでは、基準電圧発生回路の出力電圧（Ｖｒｅｆ）とトランスインピーダンスアンプコア回路１０１ａの出力電圧（Ｖｃｏｒｅ）をモニタし、それらのオフセット電圧、すなわち（Ｖｃｏｒｅ−Ｖｒｅｆ）をゼロに設定するためのオフセット制御信号ＶＯをトランスインピーダンスアンプコア回路１０１ａにフィードバックすることにより、ＴＩＡの出力オフセット電圧を制御している。
さらに、ＡＧＣ機能とＡＯＣ機能の両方を備えたＴＩＡを有するＯＬＴの光受信回路の構成は図１３のようになる。 In the TIA shown in FIG. 12, the output voltage (Vref) of the reference voltage generation circuit and the output voltage (Vcore) of the transimpedance amplifier core circuit 101a are monitored, and their offset voltages, that is, (Vcore−Vref) are set to zero. By feeding back an offset control signal VO to the transimpedance amplifier core circuit 101a, the output offset voltage of the TIA is controlled.
Furthermore, the configuration of the optical receiver circuit of the OLT having the TIA having both the AGC function and the AOC function is as shown in FIG.

特開２００１−１２７５６０号公報JP 2001-127560 A 特開２００６−０５０１４５号公報JP 2006-050145 A

図１１〜図１３に示したＴＩＡでは、高精度なＡＧＣ・ＡＯＣを行うためにフィードバック制御が用いられるが、安定した制御を行うためには、フィードバックの時定数を大きくし、応答時間を長くする必要がある。しかし、フィードバック時定数を大きくすることは、短いプリアンブル長で同期をとることが必要な、ＰＯＮシステムのようなアプリケーションにとっては不向きである。 In the TIA shown in FIGS. 11 to 13, feedback control is used to perform highly accurate AGC / AOC. However, in order to perform stable control, the feedback time constant is increased and the response time is increased. There is a need. However, increasing the feedback time constant is not suitable for applications such as PON systems that require synchronization with a short preamble length.

また、トランスインピーダンスアンプコア回路１０１で用いる増幅器のように、利得制御をフィードバック制御で行う増幅器では、図１４に示すように、フィードバックループの応答時間と増幅器の低域遮断周波数にトレードオフの関係がある。応答時間とは、パケットデータの先頭部分の受信が始まってから、ＴＩＡの利得や出力オフセット量が適正な値に至るまでの応答時間を意味する。よって、ＰＯＮシステム用途のＴＩＡでは、なるべく短い時間で応答させる必要があるため、応答時間と低域遮断周波数の両方を満足するループ応答時間に設定せざるを得なかった。ところが、伝送路符号としてＮＲＺ等を用いる際は、ビット列で「１」や「０」が連続して伝送される、同符号連続区間（Consecutive identical digit：ＣＩＤ）の存在が問題となる。ＣＩＤを受信したときにＡＧＣやＡＯＣがフィードバック制御を過敏に行うと、パケットデータの特に先頭部分を取りこぼす可能性があるためである。これに対しては、ＴＩＡが有する低域遮断周波数を低くすることで長いＣＩＤに対して高い耐性を持たせることが可能ではあるものの、図１４の関係から応答時間が長くなってしまう。 Moreover, in an amplifier that performs gain control by feedback control, such as the amplifier used in the transimpedance amplifier core circuit 101, there is a trade-off relationship between the response time of the feedback loop and the low-frequency cutoff frequency of the amplifier, as shown in FIG. is there. The response time means a response time from when reception of the leading portion of the packet data starts until a TIA gain and an output offset amount reach appropriate values. Therefore, in TIA for PON system applications, it is necessary to make a response in as short a time as possible, and therefore it has been necessary to set a loop response time that satisfies both the response time and the low-frequency cutoff frequency. However, when NRZ or the like is used as a transmission line code, there is a problem of the same code continuous section (Consecutive identical digit: CID) in which “1” and “0” are continuously transmitted in a bit string. This is because, particularly when the AGC or AOC performs feedback control excessively when receiving the CID, there is a possibility that the head portion of the packet data may be missed. On the other hand, although it is possible to give high tolerance to a long CID by lowering the low-frequency cutoff frequency of the TIA, the response time becomes longer from the relationship of FIG.

さらに、図１３に示したＴＩＡのようにＡＧＣとＡＯＣの両制御を行う場合、図１５（Ａ）〜図１５（Ｃ）に示すように、ＡＧＣループとＡＯＣループとがお互いに干渉しあうことがある。これにより、それぞれのフィードバックループが安定するまでの時間が余計にかかってしまうので、応答時間が長くなる要因となる。
したがって、ＰＯＮシステム用途の従来のＴＩＡでは図１３に示した構成を採用することはできず、ＡＧＣとＡＯＣのどちらか一方のみの制御を行う構成となっていた。 Further, when both AGC and AOC control are performed as in the TIA shown in FIG. 13, the AGC loop and the AOC loop interfere with each other as shown in FIGS. 15 (A) to 15 (C). There is. As a result, an extra time is required until each feedback loop is stabilized, which causes a long response time.
Therefore, the conventional TIA for PON system use cannot adopt the configuration shown in FIG. 13, and only one of AGC and AOC is controlled.

本発明は、上記課題を解決するためになされたもので、ＡＧＣとＡＯＣの両制御を行うトランスインピーダンスアンプにおいて短い応答時間での制御を実現することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to realize control with a short response time in a transimpedance amplifier that performs both AGC and AOC control.

本発明のトランスインピーダンスアンプは、入力電流信号を帰還抵抗の値に比例する利得によって増幅すると同時に電圧信号に変換する第１のトランスインピーダンスアンプコア回路と、この第１のトランスインピーダンスアンプコア回路と同じ構成で入力がオープン状態の第２のトランスインピーダンスアンプコア回路と、前記第１のトランスインピーダンスアンプコア回路の出力信号の平均値と前記第２のトランスインピーダンスアンプコア回路の出力信号の平均値との電圧差を検出する平均値検出回路と、前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とし、前記第１のトランスインピーダンスアンプコア回路の出力信号を差動信号に変換する単相−差動変換回路とを有し、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ前記平均値検出回路の検出結果に応じて、前記第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる利得制御回路を備え、前記単相−差動変換回路は、前記平均値検出回路の検出結果に応じて、前記差動信号のオフセットがゼロになるように前記差動信号の直流電圧を制御するオフセット制御回路を備え、前記利得の制御方式としてフィードバック制御を用い、前記オフセットの制御方式としてフィードフォワード制御を用いることを特徴とするものである。 The transimpedance amplifier of the present invention is the same as the first transimpedance amplifier core circuit that amplifies an input current signal with a gain proportional to the value of the feedback resistor and simultaneously converts it into a voltage signal. A second transimpedance amplifier core circuit having an input in an open state, an average value of output signals of the first transimpedance amplifier core circuit, and an average value of output signals of the second transimpedance amplifier core circuit; An average value detection circuit for detecting a voltage difference, an output signal of the first transimpedance amplifier core circuit, and an output signal of the second transimpedance amplifier core circuit as inputs, and the first transimpedance amplifier core circuit Single output signal is converted to differential signal. -A differential conversion circuit, wherein the first and second transimpedance amplifier core circuits are respectively connected to the first and second transimpedance amplifier core circuits according to the detection result of the average value detection circuit. A gain control circuit for changing a value of a feedback resistor, wherein the single-phase-to-differential conversion circuit is configured so that an offset of the differential signal becomes zero according to a detection result of the average value detection circuit; An offset control circuit for controlling a DC voltage of a signal is provided, feedback control is used as the gain control method, and feedforward control is used as the offset control method.

また、本発明のトランスインピーダンスアンプの１構成例は、さらに、前記平均値検出回路と前記利得制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第１の係数を乗算した電圧を利得制御信号として前記利得制御回路に出力する第１の係数乗算器と、前記平均値検出回路と前記オフセット制御回路との間に設けられ、前記平均値検出回路から出力された電圧に第２の係数を乗算した電圧をオフセット制御信号として前記オフセット制御回路に出力する第２の係数乗算器とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ信号入力端子に接続されたエミッタ接地回路と、このエミッタ接地回路から出力される電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記利得制御回路とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記平均値検出回路は、検出結果を出力するオペアンプと、前記第１のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの非反転入力端子に与える第１の平均電圧検出手段と、前記第２のトランスインピーダンスアンプコア回路の出力信号の平均電圧を前記オペアンプの反転入力端子に与える第２の平均電圧検出手段とを備えることを特徴とするものである。 The transimpedance amplifier according to an embodiment of the present invention is further provided between the average value detection circuit and the gain control circuit, and a voltage output from the average value detection circuit is multiplied by a first coefficient. The first coefficient multiplier that outputs the obtained voltage as a gain control signal to the gain control circuit, and is provided between the average value detection circuit and the offset control circuit, and the voltage output from the average value detection circuit And a second coefficient multiplier that outputs the voltage multiplied by the second coefficient to the offset control circuit as an offset control signal.
In one configuration example of the transimpedance amplifier according to the present invention, the first and second transimpedance amplifier core circuits include a grounded emitter circuit connected to a signal input terminal and a voltage output from the grounded emitter circuit. An emitter follower circuit that amplifies a signal and outputs the amplified signal to a signal output terminal, the feedback resistor having one end connected to the signal output terminal and the other end connected to the signal input terminal, and the gain control circuit It is characterized by this.
Further, in one configuration example of the transimpedance amplifier of the present invention, the average value detection circuit is configured to use an operational amplifier that outputs a detection result and an average voltage of an output signal of the first transimpedance amplifier core circuit as a non-inversion of the operational amplifier. A first average voltage detecting means for applying to the input terminal; and a second average voltage detecting means for supplying the average voltage of the output signal of the second transimpedance amplifier core circuit to the inverting input terminal of the operational amplifier. It is what.

また、本発明のトランスインピーダンスアンプの１構成例において、前記単相−差動変換回路は、前記第１のトランスインピーダンスアンプコア回路の出力信号と前記第２のトランスインピーダンスアンプコア回路の出力信号とを入力とする第１のトランジスタ対と、一端に電源電圧が供給され、他端が前記第１のトランジスタ対の出力端子に接続された１対の負荷抵抗と、前記第１のトランジスタ対の出力を入力とし、前記差動信号を出力する１対のエミッタフォロア回路と、前記第１のトランジスタ対に一定の電流を供給する第１の電流源と、前記オフセット制御回路とを備え、前記オフセット制御回路は、前記平均値検出回路の検出結果に応じて、前記負荷抵抗に流れる電流量を制御する第２のトランジスタ対と、この第２のトランジスタ対に一定の電流を供給する第２の電流源とから構成されることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記第１、第２のトランスインピーダンスアンプコア回路は、それぞれ第１、第２のトランスインピーダンスアンプコア回路の周波数帯域が前記入力電流信号の伝送速度に応じた帯域になるように第１、第２のトランスインピーダンスアンプコア回路の帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするものである。 Further, in one configuration example of the transimpedance amplifier according to the present invention, the single-phase-to-differential conversion circuit includes an output signal of the first transimpedance amplifier core circuit and an output signal of the second transimpedance amplifier core circuit. , A pair of load resistors whose one end is connected to the output terminal of the first transistor pair, and an output of the first transistor pair , And a pair of emitter follower circuits that output the differential signal, a first current source that supplies a constant current to the first transistor pair, and the offset control circuit. The circuit includes a second transistor pair for controlling the amount of current flowing through the load resistor according to the detection result of the average value detection circuit, and the second transistor. It is characterized in that the data pair is composed of a second current source for supplying a constant current.
Further, in one configuration example of the transimpedance amplifier of the present invention, the first and second transimpedance amplifier core circuits are configured such that the frequency bands of the first and second transimpedance amplifier core circuits are the transmission of the input current signal, respectively. A frequency band control circuit is provided that changes the value of the feedback resistance of the first and second transimpedance amplifier core circuits so as to be in a band according to the speed.

本発明によれば、電流信号を入力とする第１のトランスインピーダンスアンプコア回路の平均出力電圧と入力がオープン状態の第２のトランスインピーダンスアンプコア回路の平均出力電圧との電圧差を平均値検出回路で検出することにより、この平均値検出回路の出力信号は、第１のＴＩＡコア出力電圧振幅情報ないし単相−差動変換回路の入力オフセット電圧の情報を示す信号となる。そして、本発明では、利得制御を行うためにフィードバック制御を用い、オフセット制御を行うためにフィードフォワード制御を用いることにより、利得制御のループとオフセット制御のループの干渉を改善することができるので、利得制御とオフセット制御の両制御を行うトランスインピーダンスアンプにおいて短い応答時間での制御を実現することができる。 According to the present invention, an average value of a voltage difference between an average output voltage of a first transimpedance amplifier core circuit having a current signal as an input and an average output voltage of a second transimpedance amplifier core circuit having an input in an open state is detected. By detecting with the circuit, the output signal of the average value detection circuit becomes a signal indicating the first TIA core output voltage amplitude information or the information of the input offset voltage of the single phase-differential conversion circuit. In the present invention, the feedback control is used to perform the gain control, and the feedforward control is used to perform the offset control, thereby improving the interference between the gain control loop and the offset control loop. In a transimpedance amplifier that performs both gain control and offset control, control with a short response time can be realized.

また、本発明では、平均値検出回路と利得制御回路との間に設けられ、平均値検出回路から出力された電圧に第１の係数を乗算した電圧を利得制御信号として利得制御回路に出力する第１の係数乗算器と、平均値検出回路とオフセット制御回路との間に設けられ、平均値検出回路から出力された電圧に第２の係数を乗算した電圧をオフセット制御信号としてオフセット制御回路に出力する第２の係数乗算器とを設けることにより、利得制御とオフセット制御に用いる制御信号をそれぞれ別個に調整することができるので、利得制御とオフセット制御をより適切かつ高速に実施することができる。 In the present invention, a voltage that is provided between the average value detection circuit and the gain control circuit and is obtained by multiplying the voltage output from the average value detection circuit by the first coefficient is output to the gain control circuit as a gain control signal. Provided between the first coefficient multiplier, the average value detection circuit, and the offset control circuit, a voltage obtained by multiplying the voltage output from the average value detection circuit by the second coefficient is used as an offset control signal in the offset control circuit. By providing the second coefficient multiplier for output, control signals used for gain control and offset control can be adjusted separately, so that gain control and offset control can be performed more appropriately and at high speed. .

また、本発明では、第１、第２のトランスインピーダンスアンプコア回路のそれぞれに周波数帯域制御回路を設けることにより、第１のトランスインピーダンスアンプコア回路の周波数帯域が適切な帯域になるように調整することができる。入力電流信号はフォトダイオード等の受光素子から得られるので、入力電流信号の伝送速度に応じた周波数帯域制御を行うことは、結果として入力光信号の伝送速度に応じた周波数帯域制御を行うことになる。 In the present invention, the first and second transimpedance amplifier core circuits are each provided with a frequency band control circuit so that the frequency band of the first transimpedance amplifier core circuit is adjusted to an appropriate band. be able to. Since the input current signal is obtained from a light receiving element such as a photodiode, performing frequency band control according to the transmission speed of the input current signal results in performing frequency band control according to the transmission speed of the input optical signal. Become.

本発明の第１の実施の形態に係る局側装置の光受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the optical receiver circuit of the station side apparatus which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係るトランスインピーダンスアンプコア回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of a transimpedance amplifier core circuit according to a first embodiment of the present invention. FIG. 本発明の第１の実施の形態に係る単相−差動変換回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of a single phase-differential conversion circuit according to a first embodiment of the present invention. FIG. 本発明の第１の実施の形態に係る単相−差動変換回路の別の構成を示す回路図である。It is a circuit diagram which shows another structure of the single phase-differential conversion circuit which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係る平均値検出回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of an average value detection circuit according to a first embodiment of the present invention. 本発明の第２の実施の形態に係る局側装置の光受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the optical receiver circuit of the station side apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係るトランスインピーダンスアンプコア回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the transimpedance amplifier core circuit based on the 2nd Embodiment of this invention. 帰還抵抗の変化によるトランスインピーダンスアンプコア回路の周波数帯域の変化を示す図である。It is a figure which shows the change of the frequency band of the transimpedance amplifier core circuit by the change of a feedback resistance. パッシブオプティカルネットワークシステムの構成を示すブロック図である。It is a block diagram which shows the structure of a passive optical network system. 局側装置に到達する宅側装置からのパケットデータを示す図である。It is a figure which shows the packet data from the home side apparatus which arrives at a station side apparatus. 自動利得制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the optical receiver circuit of the station side apparatus which has a transimpedance amplifier with an automatic gain control function. 自動オフセット制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the optical receiver circuit of the station | side apparatus which has a transimpedance amplifier with an automatic offset control function. 自動利得制御機能および自動オフセット制御機能付きトランスインピーダンスアンプを有する局側装置の光受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the optical receiver circuit of the station | side apparatus which has a transimpedance amplifier with an automatic gain control function and an automatic offset control function. フィードバック制御の増幅器におけるフィードバックループ応答時間と低域遮断周波数との関係を示す図である。It is a figure which shows the relationship between the feedback loop response time and the low cut off frequency in the amplifier of feedback control. ＡＧＣループとＡＯＣループの干渉によるトランスインピーダンスアンプの応答時間の長時間化を説明するための図である。It is a figure for demonstrating lengthening of the response time of a transimpedance amplifier by interference of an AGC loop and an AOC loop.

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＯＬＴの光受信回路の構成を示すブロック図である。
図１に示すように、ＯＬＴの光受信回路は、従来と同様に受光素子１００と、ＴＩＡとを有する。ＴＩＡは、受光素子１００から出力された電流信号ＩＮを帰還抵抗Ｒｆの値に比例する利得によって増幅すると同時に電圧信号に変換するトランスインピーダンスアンプコア回路１と、トランスインピーダンスアンプコア回路１と同じ構成で入力がオープン状態のトランスインピーダンスアンプコア回路２と、トランスインピーダンスアンプコア回路１から出力された単相の出力信号を差動信号に変換する単相−差動変換回路３と、単相−差動変換回路３によって変換された信号を差動出力信号ＯＵＴＰ，ＯＵＴＮとして外部に出力する出力バッファ４と、トランスインピーダンスアンプコア回路１の出力信号の平均値とトランスインピーダンスアンプコア回路２の出力信号の平均値との電圧差を検出信号ＶＣとして出力する平均値検出回路５と、平均値検出回路５から出力された検出信号ＶＣに所定の係数を乗算した電圧を利得制御信号ＶＧとして出力するオペアンプ等の係数乗算器６と、検出信号ＶＣに所定の係数を乗算した電圧をオフセット制御信号ＶＯとして出力するオペアンプ等の係数乗算器７とから構成される。 [First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an optical receiver circuit of the OLT according to the first embodiment of the present invention.
As shown in FIG. 1, the OLT optical receiver circuit includes a light receiving element 100 and a TIA as in the conventional case. The TIA has the same configuration as the transimpedance amplifier core circuit 1 and the transimpedance amplifier core circuit 1 that amplify the current signal IN output from the light receiving element 100 by a gain proportional to the value of the feedback resistor Rf and simultaneously convert the current signal IN into a voltage signal. Transimpedance amplifier core circuit 2 having an open input, single-phase-to-differential conversion circuit 3 that converts a single-phase output signal output from transimpedance amplifier core circuit 1 into a differential signal, and single-phase-to-differential An output buffer 4 that outputs the signals converted by the conversion circuit 3 to the outside as differential output signals OUTP and OUTN, an average value of the output signals of the transimpedance amplifier core circuit 1, and an average of the output signals of the transimpedance amplifier core circuit 2 Average value detection circuit for outputting a voltage difference from a value as a detection signal VC A coefficient multiplier 6 such as an operational amplifier that outputs, as a gain control signal VG, a voltage obtained by multiplying the detection signal VC output from the average value detection circuit 5 by a predetermined coefficient, and a voltage obtained by multiplying the detection signal VC by a predetermined coefficient Is output as an offset control signal VO, and a coefficient multiplier 7 such as an operational amplifier.

トランスインピーダンスアンプコア回路１は、増幅器８と、増幅器８の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路９とから構成される。
同様に、トランスインピーダンスアンプコア回路２は、増幅器１０と、増幅器１０の信号出力端子と信号入力端子間を接続する帰還抵抗Ｒｆの値を、利得制御信号ＶＧに応じて変化させる利得制御回路１１とから構成される。 The transimpedance amplifier core circuit 1 includes an amplifier 8 and a gain control circuit 9 that changes the value of a feedback resistor Rf that connects the signal output terminal and the signal input terminal of the amplifier 8 in accordance with the gain control signal VG. The
Similarly, the transimpedance amplifier core circuit 2 includes an amplifier 10 and a gain control circuit 11 that changes the value of a feedback resistor Rf that connects the signal output terminal and the signal input terminal of the amplifier 10 according to the gain control signal VG. Consists of

図２はトランスインピーダンスアンプコア回路１の構成を示す回路図である。図２に示すように、トランスインピーダンスアンプコア回路１は、ベースが信号入力端子に接続された増幅用トランジスタＱ１と、ベースが増幅用トランジスタＱ１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが信号出力端子に接続された出力用トランジスタＱ２と、ゲートにバイアス電圧ＶＣＳが供給され、ドレインが出力用トランジスタＱ２のエミッタおよび信号出力端子に接続された電流源トランジスタＱ３と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１のコレクタおよび出力用トランジスタＱ２のベースに接続されたコレクタ抵抗Ｒｃ１と、一端が増幅用トランジスタＱ１のエミッタに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ１と、一端が電流源トランジスタＱ３のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ２と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆとから構成される。 FIG. 2 is a circuit diagram showing a configuration of the transimpedance amplifier core circuit 1. As shown in FIG. 2, the transimpedance amplifier core circuit 1 includes an amplifying transistor Q1 whose base is connected to a signal input terminal, a base connected to the collector of the amplifying transistor Q1, and a power supply voltage VCC supplied to the collector. An output transistor Q2 having an emitter connected to the signal output terminal, a bias voltage VCS supplied to the gate, a current source transistor Q3 having a drain connected to the emitter of the output transistor Q2 and the signal output terminal, and a power supply at one end The voltage VCC is supplied, the other end of the collector resistor Rc1 is connected to the collector of the amplifying transistor Q1 and the base of the output transistor Q2, the one end is connected to the emitter of the amplifying transistor Q1, and the power supply voltage VEE is connected to the other end. The emitter resistor Re1 to be supplied and one end of the current source transistor The emitter resistor Re2 is connected to the source of the transistor Q3, the other end is supplied with the power supply voltage VEE, and the feedback resistor Rf has one end connected to the signal output terminal and the other end connected to the signal input terminal. .

増幅用トランジスタＱ１とコレクタ抵抗Ｒｃ１とエミッタ抵抗Ｒｅ１とは、エミッタ接地回路を構成し、出力用トランジスタＱ２と電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、エミッタフォロア回路を構成している。すなわち、図２に示したトランスインピーダンスアンプコア回路１は、エミッタ接地回路とエミッタフォロア回路と帰還抵抗Ｒｆとを備えたエミッタ接地・並列帰還型の回路構成からなる。エミッタ接地回路とエミッタフォロア回路とは、図１に示した増幅器８を構成している。トランスインピーダンスアンプコア回路１は、信号入力端子から増幅用トランジスタＱ１のベースに入力される入力信号ＩＮ（電流信号）を、帰還抵抗Ｒｆの値に応じて増幅して、電圧信号に変換し、しかる後、出力用トランジスタＱ２のエミッタから、電力増幅した出力信号ＣＯＰ（電圧信号）として低インピーダンスで出力する。なお、エミッタフォロア回路の電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、出力用トランジスタＱ２に一定の電流を供給する電流源となっている。本実施の形態において、Ｑ１、Ｑ２にはバイポーラトランジスタを、Ｑ３、Ｑ４には電界効果トランジスタ（ＦＥＴ）を使用しているが、特にＱ３にＦＥＴを用いると、ＦＥＴのドレイン−ソース間電圧Ｖｄｓが小さくなっても大電流が供給可能という、理想的な電流源とする事ができ、結果的にＣＯＰに大きな出力電圧が出力される場合でも出力波形に歪を生じにくくなるという効果がある。ただし、ＣＯＰの波形歪がある程度許容される場合はＱ３をバイポーラトランジスタで構成してもかまわない。 The amplifying transistor Q1, the collector resistor Rc1, and the emitter resistor Re1 constitute a grounded emitter circuit, and the output transistor Q2, the current source transistor Q3, and the emitter resistor Re2 constitute an emitter follower circuit. That is, the transimpedance amplifier core circuit 1 shown in FIG. 2 has a grounded emitter / parallel feedback type circuit configuration including a grounded emitter circuit, an emitter follower circuit, and a feedback resistor Rf. The grounded emitter circuit and the emitter follower circuit constitute the amplifier 8 shown in FIG. The transimpedance amplifier core circuit 1 amplifies the input signal IN (current signal) input from the signal input terminal to the base of the amplifying transistor Q1 according to the value of the feedback resistor Rf, and converts it into a voltage signal. Thereafter, the output signal COP (voltage signal) obtained by power amplification is output from the emitter of the output transistor Q2 with low impedance. The current source transistor Q3 and the emitter resistor Re2 of the emitter follower circuit are current sources that supply a constant current to the output transistor Q2. In the present embodiment, bipolar transistors are used for Q1 and Q2, and field effect transistors (FETs) are used for Q3 and Q4. When FET is used for Q3 in particular, the drain-source voltage Vds of the FET is An ideal current source that can supply a large current even when the current is reduced can be obtained, and as a result, even when a large output voltage is output to the COP, there is an effect that the output waveform is hardly distorted. However, if the COP waveform distortion is allowed to some extent, Q3 may be composed of a bipolar transistor.

本実施の形態の帰還抵抗Ｒｆは、ゲートに利得制御信号ＶＧが入力され、ソースがトランスインピーダンスアンプコア回路１の信号出力端子に接続され、ドレインがトランスインピーダンスアンプコア回路１の信号入力端子に接続されたトランジスタＱ４と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ１とから構成される。トランジスタＱ４は、図１に示した利得制御回路９を構成している。 In the feedback resistor Rf of the present embodiment, the gain control signal VG is input to the gate, the source is connected to the signal output terminal of the transimpedance amplifier core circuit 1, and the drain is connected to the signal input terminal of the transimpedance amplifier core circuit 1. Transistor Q4, and a feedback resistor Rf1 having one end connected to the signal output terminal and the other end connected to the signal input terminal. The transistor Q4 constitutes the gain control circuit 9 shown in FIG.

トランスインピーダンスアンプコア回路２は、電流信号ＩＮが入力されず、信号入力端子がオープンになっている点以外は、図２に示したトランスインピーダンスアンプコア回路１と同じ回路構成を有している。これにより、トランスインピーダンスアンプコア回路２は、無入力時のトランスインピーダンスアンプコア回路１の出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを出力する。 The transimpedance amplifier core circuit 2 has the same circuit configuration as the transimpedance amplifier core circuit 1 shown in FIG. 2 except that the current signal IN is not input and the signal input terminal is open. Thereby, the transimpedance amplifier core circuit 2 outputs an output signal CON having the same voltage as the output signal COP of the transimpedance amplifier core circuit 1 when no input is made.

図３は単相−差動変換回路３の構成を示す回路図である。単相−差動変換回路３は、ベースが第１の信号入力端子に接続され、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰが入力されるトランジスタＱ５と、ベースが第２の信号入力端子に接続され、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮが入力されるトランジスタＱ６と、ベースにオフセット制御信号ＶＯが入力され、コレクタがトランジスタＱ６のコレクタに接続されたトランジスタＱ７と、コレクタがトランジスタＱ５のコレクタに接続されたトランジスタＱ８と、ベースがトランジスタＱ６，Ｑ７のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが正相出力端子に接続されたトランジスタＱ９と、ベースがトランジスタＱ５，Ｑ８のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが反転出力端子に接続されたトランジスタＱ１０と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ５，Ｑ８のコレクタおよびトランジスタＱ１０のベースに接続された負荷抵抗Ｒｌ１と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ６，Ｑ７のコレクタおよびトランジスタＱ９のベースに接続された負荷抵抗Ｒｌ２と、一端に電源電圧ＶＣＣが供給され、他端がトランジスタＱ８のベースに接続された抵抗Ｒｂ１と、一端がトランジスタＱ８のベースに接続され、他端に電源電圧ＶＥＥが供給される抵抗Ｒｂ２と、一端がトランジスタＱ５，Ｑ６のエミッタに接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ５，Ｑ６に一定の電流を供給する電流源Ｉ１と、一端がトランジスタＱ７，Ｑ８のエミッタに接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ７，Ｑ８に一定の電流を供給する電流源Ｉ２と、一端がトランジスタＱ９のエミッタおよび正相出力端子に接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ９に一定の電流を供給する電流源Ｉ３と、一端がトランジスタＱ１０のエミッタおよび反転出力端子に接続され、他端に電源電圧ＶＥＥが供給され、トランジスタＱ１０に一定の電流を供給する電流源Ｉ４とから構成される。 FIG. 3 is a circuit diagram showing a configuration of the single-phase / differential conversion circuit 3. The single-phase-to-differential conversion circuit 3 has a base connected to the first signal input terminal, a transistor Q5 to which the output signal COP of the transimpedance amplifier core circuit 1 is input, and a base connected to the second signal input terminal. The transistor Q6 to which the output signal CON of the transimpedance amplifier core circuit 2 is input, the offset control signal VO to the base, the transistor Q7 having the collector connected to the collector of the transistor Q6, and the collector to the collector of the transistor Q5 The transistor Q8 connected to the base, the base connected to the collectors of the transistors Q6 and Q7, the power supply voltage VCC supplied to the collector, the emitter connected to the positive phase output terminal, and the bases of the transistors Q5 and Q8 Connected to the collector and the power supply voltage VC to the collector Is supplied, the emitter is connected to the inverting output terminal, the power supply voltage VCC is supplied to one end, and the other end is connected to the collectors of the transistors Q5 and Q8 and the base of the transistor Q10, and one end Is connected to the collectors of the transistors Q6 and Q7 and the base of the transistor Q9, the power supply voltage VCC is supplied to one end, and the other end is connected to the base of the transistor Q8. The resistor Rb1, one end connected to the base of the transistor Q8, the other end connected to the power supply voltage VEE, the other end connected to the emitters of the transistors Q5 and Q6, and the other end supplied the power supply voltage VEE. , A current source I1 for supplying a constant current to the transistors Q5 and Q6, and one end of the transistor 7 and Q8 are connected to the emitter, the other end is supplied with the power supply voltage VEE, the transistor Q7 and Q8 are supplied with a constant current, one end is connected to the emitter of the transistor Q9 and the positive phase output terminal, A power source voltage VEE is supplied to the other end, a current source I3 that supplies a constant current to the transistor Q9, one end is connected to the emitter and the inverted output terminal of the transistor Q10, and the other end is supplied with the power source voltage VEE. And a current source I4 for supplying a constant current.

トランジスタＱ９と電流源Ｉ３とは、エミッタフォロア回路を構成し、同様にトランジスタＱ１０と電流源Ｉ４とは、エミッタフォロア回路を構成している。
トランジスタＱ７，Ｑ８と抵抗Ｒｂ１，Ｒｂ２と電流源Ｉ２とは、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセットをキャンセルするオフセット制御回路を構成している。オフセット制御回路は、オフセット制御信号ＶＯに応じて、抵抗Ｒｌ１，Ｒｌ２に流れる電流値のバランスを変えることで、差動出力信号ＯＵＴＰ，ＯＵＴＮの直流オフセット電圧を調整する。 Transistor Q9 and current source I3 constitute an emitter follower circuit, and similarly, transistor Q10 and current source I4 constitute an emitter follower circuit.
The transistors Q7 and Q8, the resistors Rb1 and Rb2, and the current source I2 constitute an offset control circuit that cancels the offset of the differential output signals OUTP and OUTN. The offset control circuit adjusts the DC offset voltage of the differential output signals OUTP and OUTN by changing the balance of the current values flowing through the resistors Rl1 and Rl2 in accordance with the offset control signal VO.

図４は単相−差動変換回路３の別の構成を示す回路図である。この図４の単相−差動変換回路３の構成は、図３に示した構成から抵抗Ｒｂ１，Ｒｂ２を取り去り、トランジスタＱ７のベースに正相のオフセット制御信号ＶＯＰを入力し、トランジスタＱ８のベースに信号ＶＯＰを反転させたオフセット制御信号ＶＯＮを入力するようにしたものである。すなわち、図３に示した構成では、オフセット制御信号ＶＯが単相信号になっているのに対し、図４に示した構成では、オフセット制御信号ＶＯＰ，ＶＯＮが差動信号になっている。図３に示した構成を使用するには、係数乗算器７として単相出力のオペアンプを使用すればよく、図４に示した構成を使用するには、係数乗算器７として差動出力のオペアンプを使用すればよい。
なお、図３、図４に示した構成では、いずれもバイポーラトランジスタを使用しているが、電界効果トランジスタを使用しても問題ない。 FIG. 4 is a circuit diagram showing another configuration of the single-phase / differential conversion circuit 3. The single-phase-to-differential conversion circuit 3 shown in FIG. 4 removes the resistors Rb1 and Rb2 from the configuration shown in FIG. 3, inputs a positive-phase offset control signal VOP to the base of the transistor Q7, and supplies the base of the transistor Q8. The offset control signal VON obtained by inverting the signal VOP is input to the signal. That is, in the configuration shown in FIG. 3, the offset control signal VO is a single-phase signal, whereas in the configuration shown in FIG. 4, the offset control signals VOP and VON are differential signals. In order to use the configuration shown in FIG. 3, a single-phase output operational amplifier may be used as the coefficient multiplier 7, and in order to use the configuration shown in FIG. Can be used.
In the configuration shown in FIGS. 3 and 4, bipolar transistors are used, but there is no problem even if field effect transistors are used.

図５は平均値検出回路５の構成を示す回路図である。平均値検出回路５は、非反転入力端子と反転入力端子の入力電圧差に応じた検出信号ＶＣを出力するオペアンプＡ１と、一端が第１の信号入力端子に接続され、他端がオペアンプＡ１の非反転入力端子に接続され、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰが入力される抵抗Ｒ１Ｐと、一端が第２の信号入力端子に接続され、他端がオペアンプＡ１の反転入力端子に接続され、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮが入力される抵抗Ｒ１Ｎと、一端がオペアンプＡ１の非反転入力端子に接続された抵抗Ｒ２Ｐと、一端がオペアンプＡ１の反転入力端子に接続された抵抗Ｒ２Ｎと、一端が抵抗Ｒ２Ｐの他端に接続され、他端が接地されたキャパシタＣＰと、一端が抵抗Ｒ２Ｎの他端に接続され、他端がオペアンプＡ１の信号出力端子に接続されたキャパシタＣＮとから構成される。 FIG. 5 is a circuit diagram showing a configuration of the average value detection circuit 5. The average value detection circuit 5 includes an operational amplifier A1 that outputs a detection signal VC corresponding to the input voltage difference between the non-inverting input terminal and the inverting input terminal, one end connected to the first signal input terminal, and the other end of the operational amplifier A1. A resistor R1P connected to the non-inverting input terminal, to which the output signal COP of the transimpedance amplifier core circuit 1 is input, one end connected to the second signal input terminal, and the other end connected to the inverting input terminal of the operational amplifier A1. The resistor R1N to which the output signal CON of the transimpedance amplifier core circuit 2 is input, the resistor R2P having one end connected to the non-inverting input terminal of the operational amplifier A1, and the resistor R2N having one end connected to the inverting input terminal of the operational amplifier A1. And one end connected to the other end of the resistor R2P, the other end connected to the ground, and one end connected to the other end of the resistor R2N, and the other end Composed of the capacitor CN connected to the signal output terminal of the amplifier A1.

平均値検出回路５は、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値とトランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値との電圧差を検出信号ＶＣとして出力する。図５に示した回路では、抵抗Ｒ１Ｐ，Ｒ２ＰとキャパシタＣＰがローパスフィルタ（第１の平均電圧検出手段）を構成しており、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値がオペアンプＡ１の非反転入力端子に入力されるようになっている。同様に、抵抗Ｒ１Ｎ，Ｒ２ＮとキャパシタＣＮがローパスフィルタ（第２の平均電圧検出手段）を構成しており、トランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値がオペアンプＡ１の反転入力端子に入力されるようになっている。 The average value detection circuit 5 outputs a voltage difference between the average value of the output signal COP of the transimpedance amplifier core circuit 1 and the average value of the output signal CON of the transimpedance amplifier core circuit 2 as a detection signal VC. In the circuit shown in FIG. 5, the resistors R1P and R2P and the capacitor CP constitute a low-pass filter (first average voltage detecting means), and the average value of the output signal COP of the transimpedance amplifier core circuit 1 is the value of the operational amplifier A1. The signal is input to the non-inverting input terminal. Similarly, the resistors R1N and R2N and the capacitor CN constitute a low-pass filter (second average voltage detecting means), and the average value of the output signal CON of the transimpedance amplifier core circuit 2 is input to the inverting input terminal of the operational amplifier A1. It has come to be.

この平均値検出回路５は、オペアンプＡ１の入力電圧差（信号ＣＯＰの平均値と信号ＣＯＮの平均値との電圧差）がゼロになるよう、検出信号ＶＣの値が動く。オペアンプＡ１の入力電圧差がゼロになると、検出信号ＶＣは一定となる。図５の例では、信号ＣＯＰの平均値が信号ＣＯＮの平均値より大きいとき、検出信号ＶＣが上昇し、反対に信号ＣＯＰの平均値が信号ＣＯＮの平均値より小さいとき、検出信号ＶＣは低下する。 The average value detection circuit 5 moves the value of the detection signal VC so that the input voltage difference of the operational amplifier A1 (voltage difference between the average value of the signal COP and the average value of the signal CON) becomes zero. When the input voltage difference of the operational amplifier A1 becomes zero, the detection signal VC becomes constant. In the example of FIG. 5, the detection signal VC increases when the average value of the signal COP is larger than the average value of the signal CON, and conversely, when the average value of the signal COP is smaller than the average value of the signal CON, the detection signal VC decreases. To do.

以下、本実施の形態のＴＩＡの動作についてより詳細に説明する。利得制御回路９を構成するトランジスタＱ４は、利得制御信号ＶＧに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ４は、帰還抵抗Ｒｆ１に対して並列に接続されていることから明らかなように、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。
同様に、利得制御回路１１は、利得制御信号ＶＧに応じて、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。 Hereinafter, the operation of the TIA according to the present embodiment will be described in more detail. The transistor Q4 constituting the gain control circuit 9 becomes a continuously variable resistance whose resistance value between the drain and the source continuously changes in accordance with the gain control signal VG. As apparent from the fact that the transistor Q4 is connected in parallel to the feedback resistor Rf1, it plays a role of continuously changing the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1.
Similarly, the gain control circuit 11 plays a role of continuously changing the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 2 in accordance with the gain control signal VG.

受光素子１００へ入射する入力光信号のパワーが強くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が大きくなると、検出信号ＶＣが上昇し、利得制御信号ＶＧが上昇するので、トランジスタＱ４のドレイン−ソース間の抵抗値が小さくなる。これにより、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値（トランジスタＱ４と帰還抵抗Ｒｆ１の合成の抵抗値）が小さくなるので、トランスインピーダンスアンプコア回路１の利得が小さくなる。トランスインピーダンスアンプコア回路１と同じ動作がトランスインピーダンスアンプコア回路２においても起こり、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値が小さくなるので、トランスインピーダンスアンプコア回路１の利得低下と同じ分だけトランスインピーダンスアンプコア回路２の利得が小さくなる。 When the power of the input optical signal incident on the light receiving element 100 is increased and the average value of the output signal COP of the transimpedance amplifier core circuit 1 is increased, the detection signal VC is increased and the gain control signal VG is increased. The resistance value between the drain and source of Q4 becomes small. As a result, the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1 (the combined resistance value of the transistor Q4 and the feedback resistor Rf1) is reduced, so that the gain of the transimpedance amplifier core circuit 1 is reduced. The same operation as that of the transimpedance amplifier core circuit 1 also occurs in the transimpedance amplifier core circuit 2, and the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 2 becomes small. Only the gain of the transimpedance amplifier core circuit 2 is reduced.

反対に、入力光信号のパワーが弱くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が小さくなると、検出信号ＶＣが低下し、利得制御信号ＶＧが低下するので、トランジスタＱ４のドレイン−ソース間の抵抗値が大きくなる。これにより、トランスインピーダンスアンプコア回路１の帰還抵抗Ｒｆの抵抗値が大きくなるので、トランスインピーダンスアンプコア回路１の利得が大きくなる。同じ動作がトランスインピーダンスアンプコア回路２においても起こり、トランスインピーダンスアンプコア回路２の帰還抵抗Ｒｆの抵抗値が大きくなるので、トランスインピーダンスアンプコア回路１の利得上昇と同じ分だけトランスインピーダンスアンプコア回路２の利得が大きくなる。こうして、本実施の形態では、ＴＩＡの出力信号が所望の振幅になるようにＡＧＣを行うことができる。 On the contrary, when the power of the input optical signal becomes weak and the average value of the output signal COP of the transimpedance amplifier core circuit 1 becomes small, the detection signal VC is lowered and the gain control signal VG is lowered, so that the drain of the transistor Q4 -The resistance value between sources increases. Thereby, since the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1 is increased, the gain of the transimpedance amplifier core circuit 1 is increased. The same operation also occurs in the transimpedance amplifier core circuit 2 and the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 2 is increased. Therefore, the transimpedance amplifier core circuit 2 is equivalent to the gain increase of the transimpedance amplifier core circuit 1. The gain of increases. Thus, in this embodiment, AGC can be performed so that the output signal of the TIA has a desired amplitude.

一方、入力光信号のパワーが強くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が大きくなると、検出信号ＶＣが上昇し、オフセット制御信号ＶＯが上昇するので、図３に示した単相−差動変換回路３においてトランジスタＱ７のコレクタ電流が増加し、抵抗Ｒｌ２に流れる電流が増加する。その結果、トランジスタＱ９のベース電圧が低下し、トランジスタＱ９のエミッタ電圧、すなわち単相−差動変換回路３の正相出力端子のバイアス電圧が低下する。このバイアス電圧の低下により、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量は、ゼロに近づくように抑制される。 On the other hand, when the power of the input optical signal is increased and the average value of the output signal COP of the transimpedance amplifier core circuit 1 is increased, the detection signal VC rises and the offset control signal VO rises. In the single-phase / differential conversion circuit 3, the collector current of the transistor Q7 increases, and the current flowing through the resistor Rl2 increases. As a result, the base voltage of the transistor Q9 decreases, and the emitter voltage of the transistor Q9, that is, the bias voltage of the positive phase output terminal of the single phase-differential conversion circuit 3 decreases. Due to the decrease in the bias voltage, the offset amounts of the differential output signals OUTP and OUTN are suppressed so as to approach zero.

反対に、入力光信号のパワーが弱くなって、トランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値が小さくなると、必要なオフセット補償電圧も小さくなる。これにより検出信号ＶＣが低下し、オフセット制御信号ＶＯが低下するので、トランジスタＱ７のコレクタ電流が減少する。トランジスタＱ７のコレクタ電流が減少すると、単相−差動変換回路３の正相出力端子のバイアス電圧を低下させる効果が弱くなるので、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット電圧を小さくする効果も弱くなる。こうして、本実施の形態では、ＴＩＡへの入力電流に応じて、差動信号間のオフセット電圧を適切に補償することが可能となる。 Conversely, when the power of the input optical signal becomes weak and the average value of the output signal COP of the transimpedance amplifier core circuit 1 becomes small, the necessary offset compensation voltage also becomes small. As a result, the detection signal VC decreases and the offset control signal VO decreases, so that the collector current of the transistor Q7 decreases. When the collector current of the transistor Q7 decreases, the effect of lowering the bias voltage at the positive phase output terminal of the single-phase-to-differential conversion circuit 3 is weakened, so the effect of reducing the offset voltage of the differential output signals OUTP and OUTN is also weakened. Become. Thus, in this embodiment, it is possible to appropriately compensate for the offset voltage between the differential signals in accordance with the input current to the TIA.

なお、図３の例では、抵抗Ｒｌ２に流れる電流のみを調整しているが、図４の例では、抵抗Ｒｌ１，Ｒｌ２に流れる電流を調整してＡＯＣを行う。すなわち、入力光信号のパワーが強くなると、オフセット制御信号ＶＯＰが上昇すると同時に、オフセット制御信号ＶＯＮが低下するので、図４に示した単相−差動変換回路３においてトランジスタＱ７のコレクタ電流が増加し、抵抗Ｒｌ２に流れる電流が増加すると同時に、トランジスタＱ８のコレクタ電流が減少し、抵抗Ｒｌ１に流れる電流が減少する。その結果、トランジスタＱ９のベース電圧が低下し、単相−差動変換回路３の正相出力端子のバイアス電圧が低下すると同時に、トランジスタＱ１０のベース電圧が上昇し、単相−差動変換回路３の反転出力端子のバイアス電圧が上昇する。これらのバイアス電圧の変化により、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量は、ゼロに近づくように抑制される。反対に、入力光信号のパワーが弱くなると、バイアス電圧の変化が少なくなるので、差動出力信号ＯＵＴＰ，ＯＵＴＮのオフセット量を抑制する効果も弱くなる。 In the example of FIG. 3, only the current flowing through the resistor Rl2 is adjusted. However, in the example of FIG. 4, AOC is performed by adjusting the current flowing through the resistors Rl1 and Rl2. That is, when the power of the input optical signal is increased, the offset control signal VOP is increased and at the same time the offset control signal VON is decreased. Therefore, the collector current of the transistor Q7 is increased in the single-phase-differential conversion circuit 3 shown in FIG. As the current flowing through the resistor Rl2 increases, the collector current of the transistor Q8 decreases and the current flowing through the resistor Rl1 decreases. As a result, the base voltage of the transistor Q9 decreases, the bias voltage at the positive phase output terminal of the single phase-differential conversion circuit 3 decreases, and at the same time, the base voltage of the transistor Q10 increases, and the single phase-differential conversion circuit 3 The bias voltage of the inverting output terminal increases. Due to these changes in the bias voltage, the offset amounts of the differential output signals OUTP and OUTN are suppressed so as to approach zero. On the contrary, when the power of the input optical signal is weakened, the change in the bias voltage is reduced, so that the effect of suppressing the offset amount of the differential output signals OUTP and OUTN is also weakened.

以上のように、本実施の形態では、トランスインピーダンスアンプコア回路１と同じ構成で入力がオープン状態のトランスインピーダンスアンプコア回路２を用いることで、無入力時のトランスインピーダンスアンプコア回路１の出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを得ることが可能である。また、本実施の形態では、入力が受光素子１００に接続されたトランスインピーダンスアンプコア回路１の出力信号ＣＯＰの平均値と入力がオープン状態のトランスインピーダンスアンプコア回路２の出力信号ＣＯＮの平均値との電圧差を平均値検出回路５で検出することにより、検出信号ＶＣは、入力信号ＩＮの振幅情報と、単相−差動変換回路３の入力オフセット量の情報の両方を示す信号となる。 As described above, in this embodiment, by using the transimpedance amplifier core circuit 2 having the same configuration as that of the transimpedance amplifier core circuit 1 and having an input in an open state, the output signal of the transimpedance amplifier core circuit 1 at the time of no input is used. It is possible to obtain an output signal CON having the same voltage as COP. In the present embodiment, the average value of the output signal COP of the transimpedance amplifier core circuit 1 whose input is connected to the light receiving element 100 and the average value of the output signal CON of the transimpedance amplifier core circuit 2 whose input is open Is detected by the average value detection circuit 5, the detection signal VC becomes a signal indicating both the amplitude information of the input signal IN and the information of the input offset amount of the single-phase-to-differential conversion circuit 3.

そして、本実施の形態では、ＡＧＣを行うためにフィードバック制御を用い、ＡＯＣを行うためにフィードフォワード制御を用いることにより、ＡＧＣループとＡＯＣループの干渉を改善することができるので、ＡＧＣとＡＯＣの両制御を行うＴＩＡにおいて短い応答時間での制御を実現することができる。 In this embodiment, by using feedback control to perform AGC and using feedforward control to perform AOC, interference between the AGC loop and the AOC loop can be improved. A control with a short response time can be realized in a TIA that performs both controls.

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図６は本発明の第２の実施の形態に係るＯＬＴの光受信回路の構成を示すブロック図であり、図１と同一の構成には同一の符号を付してある。
本実施の形態のＴＩＡは、トランスインピーダンスアンプコア回路１ａ，２ａと、単相−差動変換回路３と、出力バッファ４と、平均値検出回路５と、係数乗算器６、７とから構成される。 [Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration of an optical receiver circuit of an OLT according to the second embodiment of the present invention. The same components as those in FIG. 1 are denoted by the same reference numerals.
The TIA of the present embodiment is composed of transimpedance amplifier core circuits 1a and 2a, a single-phase / differential conversion circuit 3, an output buffer 4, an average value detection circuit 5, and coefficient multipliers 6 and 7. The

トランスインピーダンスアンプコア回路１ａは、増幅器８と、利得制御回路９と、周波数帯域制御回路１２とから構成される。
同様に、トランスインピーダンスアンプコア回路２は、増幅器１０と、利得制御回路１１と、周波数帯域制御回路１３とから構成される。 The transimpedance amplifier core circuit 1a includes an amplifier 8, a gain control circuit 9, and a frequency band control circuit 12.
Similarly, the transimpedance amplifier core circuit 2 includes an amplifier 10, a gain control circuit 11, and a frequency band control circuit 13.

図７はトランスインピーダンスアンプコア回路１ａの構成を示す回路図である。本実施の形態の帰還抵抗Ｒｆは、利得制御回路９を構成するトランジスタＱ４と、ゲートに周波数帯域制御信号ｒａｔｅ＿ｓｅｌが入力され、ドレインがトランスインピーダンスアンプコア回路１ａの信号出力端子に接続されたトランジスタＱ１１と、一端が信号出力端子に接続され、他端がトランスインピーダンスアンプコア回路１ａの信号入力端子に接続された帰還抵抗Ｒｆ１と、一端がトランジスタＱ１１のソースに接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ２とから構成される。トランジスタＱ１１と帰還抵抗Ｒｆ２とは、図６に示した周波数帯域制御回路１２を構成している。トランスインピーダンスアンプコア回路１ａのその他の構成は、トランスインピーダンスアンプコア回路１と同じである。
トランスインピーダンスアンプコア回路２ａは、信号入力端子がオープンになっている点以外は、図７に示したトランスインピーダンスアンプコア回路１ａと同じ構成を有している。 FIG. 7 is a circuit diagram showing a configuration of the transimpedance amplifier core circuit 1a. The feedback resistor Rf of the present embodiment includes a transistor Q4 that constitutes the gain control circuit 9, a transistor Q11 that has a gate to which the frequency band control signal rate_sel is input, and a drain that is connected to the signal output terminal of the transimpedance amplifier core circuit 1a. A feedback resistor Rf1 having one end connected to the signal output terminal and the other end connected to the signal input terminal of the transimpedance amplifier core circuit 1a, one end connected to the source of the transistor Q11, and the other end connected to the signal input terminal. The feedback resistor Rf2 is connected. The transistor Q11 and the feedback resistor Rf2 constitute the frequency band control circuit 12 shown in FIG. The other configuration of the transimpedance amplifier core circuit 1a is the same as that of the transimpedance amplifier core circuit 1.
The transimpedance amplifier core circuit 2a has the same configuration as the transimpedance amplifier core circuit 1a shown in FIG. 7 except that the signal input terminal is open.

本実施の形態では、入力光信号の伝送速度に応じてトランスインピーダンスアンプコア回路１ａの周波数帯域を制御するための周波数帯域制御信号ｒａｔｅ＿ｓｅｌが入力される。この周波数帯域制御信号ｒａｔｅ＿ｓｅｌに応じて帰還抵抗Ｒｆの値を変化させることにより、トランスインピーダンスアンプコア回路１ａの周波数帯域が入力光信号の伝送速度に応じた帯域になるようにトランスインピーダンスアンプコア回路１ａの利得を調節する制御が行われる。 In the present embodiment, a frequency band control signal rate_sel for controlling the frequency band of the transimpedance amplifier core circuit 1a according to the transmission rate of the input optical signal is input. By changing the value of the feedback resistor Rf in accordance with the frequency band control signal rate_sel, the transimpedance amplifier core circuit 1a has the frequency band of the transimpedance amplifier core circuit 1a corresponding to the transmission speed of the input optical signal. Control for adjusting the gain is performed.

図８は帰還抵抗Ｒｆの変化によるトランスインピーダンスアンプコア回路１ａの周波数帯域の変化を示す図であり、横軸は周波数、縦軸はトランスインピーダンスアンプコア回路１ａの開ループ利得である。図８に示すように、帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、トランスインピーダンスアンプコア回路１ａの周波数帯域はｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化する。言い換えると、帰還抵抗Ｒｆの値を小さくすると、トランスインピーダンスアンプコア回路１ａの利得は小さくなるが、周波数帯域は広くなる。 FIG. 8 is a diagram showing changes in the frequency band of the transimpedance amplifier core circuit 1a due to changes in the feedback resistor Rf, where the horizontal axis represents frequency and the vertical axis represents the open loop gain of the transimpedance amplifier core circuit 1a. As shown in FIG. 8, when the value of the feedback resistor Rf is changed to R1, R2,..., Rn (R1> R2>...> Rn), the frequency band of the transimpedance amplifier core circuit 1a is changed. Changes to f1, f2,..., Fn (f1 <f2 <... <Fn). In other words, when the value of the feedback resistor Rf is reduced, the gain of the transimpedance amplifier core circuit 1a is reduced, but the frequency band is widened.

本実施の形態では、トランジスタＱ１１のオン／オフによってトランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値を変化させる。入力光信号の伝送速度が遅いときには（例えば１Ｇｂｉｔ／ｓ）、上位の制御装置（不図示）から与える周波数帯域制御信号ｒａｔｅ＿ｓｅｌによりトランジスタＱ１１をオフにする。この場合、トランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値は、主としてトランジスタＱ４と帰還抵抗Ｒｆ１の合成抵抗によって決まり、トランジスタＱ１１および帰還抵抗Ｒｆ２が帰還抵抗Ｒｆの抵抗値に及ぼす影響は小さくなる。 In the present embodiment, the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1a is changed by turning on / off the transistor Q11. When the transmission speed of the input optical signal is low (for example, 1 Gbit / s), the transistor Q11 is turned off by the frequency band control signal rate_sel given from the host controller (not shown). In this case, the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1a is mainly determined by the combined resistance of the transistor Q4 and the feedback resistor Rf1, and the influence of the transistor Q11 and the feedback resistor Rf2 on the resistance value of the feedback resistor Rf is reduced. .

一方、入力光信号の伝送速度が速いときには（例えば１０Ｇｂｉｔ／ｓ）、周波数帯域制御信号ｒａｔｅ＿ｓｅｌによりトランジスタＱ１１をオンにする。これにより、トランスインピーダンスアンプコア回路１ａの帰還抵抗Ｒｆの抵抗値（トランジスタＱ４，Ｑ１１と帰還抵抗Ｒｆ１，Ｒｆ２の合成の抵抗値）が小さくなるので、トランスインピーダンスアンプコア回路１ａの利得は下がるが、トランスインピーダンスアンプコア回路１ａの周波数帯域は広くなる。 On the other hand, when the transmission speed of the input optical signal is high (for example, 10 Gbit / s), the transistor Q11 is turned on by the frequency band control signal rate_sel. As a result, the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 1a (the combined resistance value of the transistors Q4 and Q11 and the feedback resistors Rf1 and Rf2) is reduced, so that the gain of the transimpedance amplifier core circuit 1a decreases. The frequency band of the transimpedance amplifier core circuit 1a is widened.

なお、トランスインピーダンスアンプコア回路１ａと同じ動作がトランスインピーダンスアンプコア回路２ａにおいても起こり、周波数帯域制御信号ｒａｔｅ＿ｓｅｌに応じて、トランスインピーダンスアンプコア回路２ａの帰還抵抗Ｒｆの抵抗値が小さくなったり大きくなったりするので、トランスインピーダンスアンプコア回路１ａと連動してトランスインピーダンスアンプコア回路２ａの周波数帯域が広くなったり狭くなったりする。これにより、トランスインピーダンスアンプコア回路２ａは、無入力時のトランスインピーダンスアンプコア回路１ａの出力信号ＣＯＰと同じ電圧の出力信号ＣＯＮを出力する。 The same operation as that of the transimpedance amplifier core circuit 1a also occurs in the transimpedance amplifier core circuit 2a, and the resistance value of the feedback resistor Rf of the transimpedance amplifier core circuit 2a decreases or increases according to the frequency band control signal rate_sel. Therefore, the frequency band of the transimpedance amplifier core circuit 2a becomes wider or narrower in conjunction with the transimpedance amplifier core circuit 1a. Thereby, the transimpedance amplifier core circuit 2a outputs an output signal CON having the same voltage as the output signal COP of the transimpedance amplifier core circuit 1a when there is no input.

以上のようにして、本実施の形態では、トランスインピーダンスアンプコア回路１ａの周波数帯域が入力光信号の伝送速度に応じた帯域になるようにトランスインピーダンスアンプコア回路１ａの利得を調節する制御を実現することができる。 As described above, in the present embodiment, control for adjusting the gain of the transimpedance amplifier core circuit 1a is realized so that the frequency band of the transimpedance amplifier core circuit 1a becomes a band corresponding to the transmission speed of the input optical signal. can do.

本発明は、受光素子において得られた入力電流信号を電圧信号へ変換するトランスインピーダンスアンプに適用することができる。トランスインピーダンスアンプは、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワークシステム等の光伝送回路において、光信号を電気信号に変換する光受信器として使用される。 The present invention can be applied to a transimpedance amplifier that converts an input current signal obtained in a light receiving element into a voltage signal. The transimpedance amplifier is used as an optical receiver that converts an optical signal into an electric signal in an optical transmission circuit such as an optical transmission system, an optical interconnection, or a passive optical network system that enables high-speed data transmission.

１，１ａ，２，２ａ…トランスインピーダンスアンプコア回路、３…単相−差動変換回路、４…出力バッファ、５…平均値検出回路、６，７…係数乗算器、８，１０…増幅器、９，１１…利得制御回路、１２，１３…周波数帯域制御回路、１００…受光素子、ＴＩＡ…トランスインピーダンスアンプ、Ａ１…オペアンプ、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１…トランジスタ、Ｒｂ１，Ｒｂ２，Ｒｃ１，Ｒｅ１，Ｒｅ２，Ｒｆ，Ｒｆ１，Ｒｆ２，Ｒｌ１，Ｒｌ２，Ｒ１Ｐ，Ｒ１Ｎ，Ｒ２Ｐ，Ｒ２Ｎ…抵抗、ＣＰ，ＣＮ…キャパシタ、Ｉ１，Ｉ２，Ｉ３，Ｉ４…電流源。 DESCRIPTION OF SYMBOLS 1, 1a, 2, 2a ... Transimpedance amplifier core circuit, 3 ... Single phase-differential conversion circuit, 4 ... Output buffer, 5 ... Average value detection circuit, 6, 7 ... Coefficient multiplier, 8, 10 ... Amplifier, 9, 11 ... gain control circuit, 12, 13 ... frequency band control circuit, 100 ... light receiving element, TIA ... transimpedance amplifier, A1 ... operational amplifier, Q1, Q2, Q3, Q4, Q5, Q6, Q7, Q8, Q9, Q10, Q11 ... transistor, Rb1, Rb2, Rc1, Re1, Re2, Rf, Rf1, Rf2, Rl1, Rl2, R1P, R1N, R2P, R2N ... resistor, CP, CN ... capacitor, I1, I2, I3, I4 ... Current source.

Claims

A first transimpedance amplifier core circuit that amplifies the input current signal by a gain proportional to the value of the feedback resistor and simultaneously converts it into a voltage signal;
A second transimpedance amplifier core circuit having the same configuration as the first transimpedance amplifier core circuit and having an input in an open state;
An average value detection circuit for detecting a voltage difference between an average value of the output signal of the first transimpedance amplifier core circuit and an average value of the output signal of the second transimpedance amplifier core circuit;
The output signal of the first transimpedance amplifier core circuit and the output signal of the second transimpedance amplifier core circuit are input, and the output signal of the first transimpedance amplifier core circuit is converted into a differential signal. A phase-to-differential conversion circuit,
The first and second transimpedance amplifier core circuits each change a feedback resistance value of the first and second transimpedance amplifier core circuits according to a detection result of the average value detection circuit. With
The single-phase to differential conversion circuit includes an offset control circuit that controls a DC voltage of the differential signal so that an offset of the differential signal becomes zero according to a detection result of the average value detection circuit,
A transimpedance amplifier, wherein feedback control is used as the gain control method, and feedforward control is used as the offset control method.

The transimpedance amplifier according to claim 1,
Further, provided between the average value detection circuit and the gain control circuit, a voltage obtained by multiplying the voltage output from the average value detection circuit by a first coefficient is output to the gain control circuit as a gain control signal. A first coefficient multiplier;
A second circuit is provided between the average value detection circuit and the offset control circuit, and outputs a voltage obtained by multiplying the voltage output from the average value detection circuit by a second coefficient to the offset control circuit as an offset control signal. A transimpedance amplifier.

The transimpedance amplifier according to claim 1 or 2,
The first and second transimpedance amplifier core circuits are:
A grounded-emitter circuit connected to each signal input terminal;
An emitter follower circuit that amplifies the voltage signal output from the grounded emitter circuit and outputs the amplified signal to the signal output terminal;
The feedback resistor having one end connected to the signal output terminal and the other end connected to the signal input terminal;
A transimpedance amplifier comprising the gain control circuit.

The transimpedance amplifier according to claim 1 or 2,
The average value detection circuit includes:
An operational amplifier that outputs detection results;
First average voltage detection means for giving an average voltage of an output signal of the first transimpedance amplifier core circuit to a non-inverting input terminal of the operational amplifier;
A transimpedance amplifier, comprising: a second average voltage detection unit that applies an average voltage of an output signal of the second transimpedance amplifier core circuit to an inverting input terminal of the operational amplifier.

The transimpedance amplifier according to claim 1 or 2,
The single phase-differential conversion circuit is:
A first transistor pair that receives an output signal of the first transimpedance amplifier core circuit and an output signal of the second transimpedance amplifier core circuit;
A pair of load resistors having one end supplied with a power supply voltage and the other end connected to the output terminal of the first transistor pair;
A pair of emitter follower circuits that receive the output of the first transistor pair and output the differential signal;
A first current source for supplying a constant current to the first transistor pair;
The offset control circuit,
The offset control circuit
A second transistor pair for controlling an amount of current flowing through the load resistor in accordance with a detection result of the average value detection circuit;
A transimpedance amplifier comprising: a second current source for supplying a constant current to the second transistor pair.

The transimpedance amplifier according to any one of claims 1 to 5,
The first and second transimpedance amplifier core circuits are configured so that the frequency bands of the first and second transimpedance amplifier core circuits are in accordance with the transmission speed of the input current signal, respectively. A transimpedance amplifier comprising a frequency band control circuit for changing a value of a feedback resistor of the transimpedance amplifier core circuit.