JP4869461B2

JP4869461B2 - Printed wiring board

Info

Publication number: JP4869461B2
Application number: JP13527899A
Authority: JP
Inventors: 泰啓奥田
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1999-05-17
Filing date: 1999-05-17
Publication date: 2012-02-08
Anticipated expiration: 2019-05-17
Also published as: JP2000332395A

Description

【０００１】
【発明の属する技術分野】
この発明は、有機樹脂絶縁層（ソルダーレジスト層）の開口径の大きさに関係なく半田バンプを形成できるプリント配線板に関し、特に半田パッドおよび半田バンプの耐食性、強度、密着性を向上させた半田パッド構造を用いることによって密着性、接続性、信頼性に優れたプリント配線板に関するものである。
【０００２】
【従来の技術】
従来、ビルドアップ多層プリント配線板は、例えば、特開平９−１３００５０号に開示される方法にて製造されている。
プリント配線板の導体回路の表面に無電解めっきやエッチングにより、粗化層を形成させる。その後、ロールーコーターや印刷により層間絶縁樹脂を塗布、露光、現像して、層間導通のためのバイアホール開口部を形成させて、ＵＶ硬化、本硬化を経て層間樹脂絶縁層を形成する。さらに、その層間絶縁層に酸や酸化剤などにより粗化処理を施した粗化面にパラジウムなどの触媒を付ける。そして、薄い無電解めっき膜を形成し、そのめっき膜上にドライフィルムにてパターンを形成し、電解めっきで厚付けしたのち、アルカリでドライフィルムを剥離除去し、エッチングして導体回路を作り出させる。これを繰り返すことにより、ビルドアップ多層プリント配線板が得られる。
【０００３】
また、プリント配線板の最外層は、導体回路を保護するために、ソルダーレジスト層を施す。半田バンプを形成する際には、導体回路との接続のためにソルダーレジスト層の一部を開口し露出させた半田パッド形成する。半田パッドとなる部分にニッケル、金層を施した上に半田ペーストを印刷して、リフローを行うとで半田バンプを形成している。
【０００４】
【発明が解決しようとする課題】
半田パッドの開口径が１５０μｍ以下になると、半田ペーストの充填不足、未充填により半田バンプの形状が保持できなくなることがある。また、半田ペースト内に気泡が形成され、半田バンプとしての機能が低下したりした。半田バンプの不具合の発生は、ランダムであるが、特に、バイアホール上に形成される半田バンプは、フラット（バイアホールでない）部分に形成される半田バンプと比較すると不具合の発生する比率が高い。その不具合は、ＩＣチップなどの電子部品側のバンプとの未接続を誘発したり、半田パッド内での剥がれ、クラックなどによる接続不良を起こし、プリント配線板の接続性、信頼性を著しく低下させている。
【０００５】
また、半田パッドの開口径が小さくなるにつれて、半田パッドと半田バンプとの接続面積を小さくなるために密着性も低下してしまう。そのために半田パッド内の金属間、半田バンプと半田バンプ間での強度、密着性、耐食性を改善する必要がある。
【０００６】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは半田パッドの開口径に関係なく、半田パッド内への半田ペーストの充填を確実にし、半田バンプの形状、機能を保持でき強度、耐食性、密着性に優れる半田パッド構造にすることによって密着性、接続性、信頼性に優れるプリント配線板を提案することにある。
【０００７】
【課題を解決するための手段】
発明者が鋭意研究した結果、ニッケル−金で形成する半田パッドでは、めっき状態により表面の濡れ性が異なるため、半田ペーストを弾いたりするために未充填や充填不足を起こしたり、半田バンプ内の気泡を形成したりすることが分かった。つまり、形成された金属層である金めっき膜が酸化されたり、反応停止になったりしたりして不均一であるために、濡れ性が異なることも分かった。そのために、半田バンプの不具合がランダムに発生するのである。
【０００８】
よって、半田バンプを起因とする種々の不具合は、半田パッドを形成する金属層の状態を改善すればなくなるのではないかと発明者は考え、さらに研究した結果、次のことが分かった。ニッケル−金層で形成する半田パッドの代わりに、少なくとも金属層−中間層−貴金属層の３層で形成するのがよい。３層で形成することで、各金属層の表面状態が均一になりやすく、濡れ性の低下が起らなくなり、半田ペーストを充填してなる半田パッドに不具合が起らないことが分かった。それにより、バイアホールなど形状に起伏がある上にでも半田パッドの形成が適切に行えるのである。
【０００９】
半田パッドに形成される各金属層は以下のものがよい。金属層は、主としてＮｉ含有した金属である方がよい。その他にＣｕ、Ｐｄ、Ｐなどを含有した金属合金であってもよい。その中で、Ｃｕ、Ｐが含有したＮｉ金属層を無電解めっきによって形成するのがよい。それにより、半田パッドを形成する導体回路に凹凸が施されたものであっても、その凹凸部分を完全に被覆し、金属層の表面状態を均一にでき、次の中間層の形成に適しているからである。特に、金属層中のＣｕ含有率が５ｗｔ％以下で、Ｐ含有率が０．１〜１５ｗｔ％である金属層である方がよい。特に、Ｐ含有率が７〜１２ｗｔ％の範囲である方がよい。Ｃｕ含有率が５ｗｔ％を越えると中間層が拡散されてしまい、積層できなかったり、導体回路に凹凸が有るものを完全に被覆できなかったりするからである。また、Ｐ含有率が０．１ｗｔ％未満の場合は、金属層の耐食性が低下してしまい、信頼性の低下を招くし、金属皮膜表面でのニッケル酸化物やリン化合物などの不動態が形成され易くなり中間層の形成に影響を与えてしまう。１５ｗｔ％を越えると、めっき膜の析出速度不安定になり、めっき厚みが半田パッド間で異なるために電気の伝達速度に影響与えたり、皮膜の強度が弱くなりクラックや剥がれを起こしたりし、中間層の形成の際にニッケル層が溶出して半田パッドとしての機能低下を招くことがある。
【００１０】
この金属層の厚みは０．０１〜１０μｍであればよい。特に望ましい厚みは２〜７μｍである。その理由としては、粗化層の凹凸を相殺できるし、上層の中間層を形成する際に反応停止や未反応が起きにくいからである。
【００１１】
次に、中間層はＰｄで形成されるのがよい。Ｐｄが中間層として望ましいのは、Ｎｉ含有した金属層上に形成されるのに適して、形成した皮膜の表面が酸化や変質されにくく、接合強度も他の金属より優れていて、耐食性もよいからである。特に、Ｃｕ含有率５ｗｔ％以下であり、Ｐ含有率０．１〜１５ｗｔ％したＮｉ含有金属層においては、前述の金属の中間層を形成させると、種々の信頼性試験を経ても金属層−中間層との界面の剥がれ、遊離がなく、中間層の金属の変色や変質が見当たらない。また、バイアホールなどの起伏のある形状においても、他の平坦な部分と変わらないように中間層を形成できる。
【００１２】
また、中間層中のＰの含有を５ｗｔ％以下にする方がよい。特に望ましいのは３ｗｔ％以下にする方がよい。Ｐ含有量が少ない方が前述のＮｉ金属層上に形成される中間層の表面状態が酸化せず、その他の化合物に形成されないので、表面の濡れ性低下ということがなく、上層に形成される貴金属層表面状態、膜状態に不具合が起きない。また、貴金属層への中間層の位相による中間層の露出による濡れ性の低下も起きにくく、半田バンプの充填による不具合も生じず、半田パッド内の導通の不良も起きない。
【００１３】
中間層の厚みとしては、０．０１〜２μｍの間で形成されるのがよい。望ましいのは０．２〜１μｍで形成されるのがよい。０．０１μｍ未満では金属層を完全に被覆できないことがあり、２μｍを越えると半田パッド内に収まりきらないことがあったり、貴金属層への膜状態に悪影響を与えてしまうことがある。
【００１４】
前述の各金属の定量は、エネルギー分散法（ＥＤＳ）にて行った。その方法では、ＳＥＭ（走査電子顕微鏡）、また、ＴＥＭ（透過電子顕微鏡）の励起源である電子線を資料の表面に照射することで、種々の信号を発生させる。その中で、主に特性Ｘ線をＳｉ（Ｌｉ）半導体検出器で検出し、そのエネルギーに比例した数の電子・正孔対を半導体中に作り、電気信号を発生させ、増幅、アナログ、デジタル変換後、マルチチャンネルアナライザを用いて識別することにより、Ｘ線スペクトルを得て、そのピークエネルギーから元素の同定をそのピークの量から定量分析する。その測定、定量には、エネルギー分散形Ｘ線分析装置（日本電子（株）製形式ＪＥＤ−２１４０）を用いた。形成した金属層を直接照射させて行い、測定を行った。
【００１５】
貴金属層は、Ａｕで形成されるのがよい。また、同一金属で置換めっき、無電解めっきあるいは置換めっき、無電解めっきによって２段階を経て貴金属層を形成してもよい。それにより、下層の中間層の影響を受けることのない金属膜を形成できて、耐食性が向上され、半田バンプの形状、機能の低下などもない。
【００１６】
導体回路から金属層−中間層−貴金属層の順で形成した半田パッドは、強度、密着性、耐食性が向上される。その半田パッド上に半田ペーストによって半田バンプを形成しても、接続性、信頼性に問題を起こさない。
【００１７】
中間層中のＰ含有率が５ｗｔ％以下であるものに形成された貴金属層は、中間層表面状態が均一であり、酸化やその他の化合物に汚染されていないので、濡れ性がよく、貴金属層の表面、膜の状態も均一である。
【００１８】
貴金属層は、特に金で形成されたものでは、比率によって形成される半田パッドが異なり、それによっても半田パッドの耐食性、密着性や半田バンプの形状、機能に影響することも分かった。
【００１９】
貴金属層は０．０１〜２μｍの範囲で形成するのがよい。特に０．０３〜１μｍの範囲で形成するのがよい。０．０１μｍ未満では、貴金属層が中間層を被覆できない部分があり、強度、耐食性に問題を起こす。反対に、２μｍを越えると、腐食性、強度などの向上がなく、高価になりすぎるために経済性を損なう。
【００２０】
前述の導体回路の凹凸層上に形成される金属層は、Ｎｉ−Ｃｕ、Ｎｉ−Ｐ、Ｎｉ−Ｃｕ−Ｐが含有した合金金属で形成するのがよい。特に、Ｎｉ−Ｐ、Ｎｉ−Ｃｕ−Ｐの合金金属で形成するのがよい。その理由としては、凹凸層が形成されていても、その凹凸層を被覆することができ、未析出、反応停止などによる金属層の未形成、形成異常を起こさないからである。
【００２１】
本発明のプリント配線板においては、導体回路を施したプリント配線板の表層の導体回路に粗化層を形成する。粗化層の形成方法としては、Ｃｕ−Ｎｉ−Ｐからなる合金層を無電解めっき形成する方法、第二銅錯体と有機酸塩によってエッチングによって形成する方法や酸化還元によって形成する方法がある。場合によっては粗化層をＳｎ、Ｚｎなどによって被覆してもよい。
【００２２】
最外層の導体回路は、ソルダーレジスト層で被覆保護されている。そのソルダーレジスト層の開口部から露出した導体回路は、粗化層の凹凸が形成されている。その平均粗度（Ｒａ）は、０．０２〜７μｍである。その粗化層によって導体回路とソルダーレジスト層との密着性を向上させている。特に、望ましい範囲の平均粗度は、１〜５μｍである。その範囲であれば、ソルダーレジスト層の組成、厚み等に関係なく所望の密着性が得られる。
【００２３】
次いで、当該導体回路上にソルダ−レジスト層を形成する。本願発明におけるソルダーレジスト層の厚さは、５〜４０μｍがよい。薄すぎるとソルダーダムとして機能せず、厚すぎると開口しにくくなる上、半田体と接触し半田体に生じるクラックの原因となるからである。
ソルダーレジスト層としては、種々の樹脂を使用でき、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂のアクリレート、ノボラック型エポキシ樹脂、ノボラック型エポキシ樹脂のアクリレートをアミン系硬化剤やイミダゾール硬化剤などで硬化させた樹脂を使用できる。
特に、ソルダーレジスト層に開口を設けて半田バンプを形成する場合には、「ノボラック型エポキシ樹脂もしくはノボラック型エポキシ樹脂のアクリレート」からなり、「イミダゾール硬化剤」を硬化剤として含むものが好ましい。
【００２４】
このような構成のソルダーレジスト層は、鉛のマイグレーション（鉛イオンがソルダーレジスト層内を拡散する現象）が少ないという利点を持つ。しかも、このソルダーレジスト層は、ノボラック型エポキシ樹脂のアクリレートをイミダゾール硬化剤で硬化した樹脂層であり、耐熱性、耐アルカリ性に優れ、はんだが溶融する温度（200 ℃前後）でも劣化しないし、ニッケルめっきや金めっきのような強塩基性のめっき液で分解することもない。
【００２５】
しかしながら、このようなソルダーレジスト層は、剛直骨格を持つ樹脂で構成されるので剥離が生じやすい。本発明に係る粗化層は、このような剥離を防止するために有効である。
【００２６】
ここで、上記ノボラック型エポキシ樹脂のアクリレートとしては、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などを用いることができる。
上記イミダゾール硬化剤は、25℃で液状であることが望ましい。液状であれば均一混合できるからである。
このような液状イミダゾール硬化剤としては、1-ベンジル−2-メチルイミダゾール（品名：1B2MZ ）、1-シアノエチル−2-エチル−4-メチルイミダゾール（品名：2E4MZ-CN）、4-メチル−2-エチルイミダゾール（品名：2E4MZ ）を用いることができる。
【００２７】
このイミダゾール硬化剤の添加量は、上記ソルダーレジスト組成物の総固形分に対して１〜10重量％とすることが望ましい。この理由は、添加量がこの範囲内にあれば均一混合がしやすいからである。
上記ソルダーレジストの硬化前組成物は、溶媒としてグリコールエーテル系の溶剤を使用することが望ましい。
このような組成物を用いたソルダーレジスト層は、遊離酸素が発生せず、銅パッド表面を酸化させない。また、人体に対する有害性も少ない。
【００２８】
このようなグリコールエーテル系溶媒としては、下記構造式のもの、特に望ましくは、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれるいずれか少なくとも１種を用いる。これらの溶剤は、30〜50℃程度の加温により反応開始剤であるベンゾフェノンやミヒラーケトンを完全に溶解させることができるからである。
CH_３Ｏ-(CH_２CH_２Ｏ) _ｎ−CH_３（ｎ＝１〜５）
このグリコールエーテル系の溶媒は、ソルダーレジスト組成物の全重量に対して10〜40wt％がよい。
以上説明したようなソルダーレジスト組成物には、その他に、各種消泡剤やレベリング剤、耐熱性や耐塩基性の改善と可撓性付与のために熱硬化性樹脂、解像度改善のために感光性モノマーなどを添加することができる。
例えば、レベリング剤としてはアクリル酸エステルの重合体からなるものがよい。また、開始剤としては、チバガイギー製のイルガキュアＩ９０７、光増感剤としては日本化薬製のＤＥＴＸ−Ｓがよい。
さらに、ソルダーレジスト組成物には、色素や顔料を添加してもよい。配線パターンを隠蔽できるからである。この色素としてはフタロシアニングリーンを用いることが望ましい。
【００２９】
添加成分としての上記熱硬化性樹脂としては、ビスフェノール型エポキシ樹脂を用いることができる。このビスフェノール型エポキシ樹脂には、ビスフェノールＡ型エポキシ樹脂とビスフェノールＦ型エポキシ樹脂があり、耐塩基性を重視する場合には前者が、低粘度化が要求される場合（塗布性を重視する場合）には後者がよい。
【００３０】
添加成分としての上記感光性モノマーとしては、多価アクリル系モノマーを用いることができる。多価アクリル系モノマーは、解像度を向上させることができるからである。例えば、日本化薬製のＤＰＥ−６Ａ又は、共栄社化学製のＲ−６０４ような多価アクリル系モノマーが望ましい。
【００３１】
また、これらのソルダーレジスト組成物は、２５℃で０．５〜１０Ｐａ・ｓ、より望ましくは１〜１０Ｐａ・ｓがよい。ロールコータで塗布しやすい粘度だからである。ソルダ−レジスト形成後、開口部を形成する。その開口は、露光、現像処理により形成する。
【００３２】
その後、ソルダ−レジスト層形成後に開口部に無電解めっきにてＮｉを含有した金属層を形成させる。めっき液の組成の例として硫酸ニッケル４．５ｇ／ｌ、次亜リン酸ナトリウム２５ｇ／ｌ、クエン酸ナトリウム４０ｇ／ｌ、ホウ酸１２ｇ／ｌ、チオ尿素０．１ｇ／ｌ（ＰＨ＝１１）がある。脱脂液により、ソルダ−レジスト層開口部、表面を洗浄し、パラジウムなどの触媒を開口部に露出した導体部分に付与し、活性化させた後、めっき液に浸漬し、ニッケルめっき層を形成させた。
【００３３】
金属層（ニッケルめっき層）の厚みは、０．０１〜１０μｍ、特に０．０１〜５μｍが望ましい。金属層形成後、パラジウム層を形成させる。中間層の厚みとしては０．０１〜２μｍの範囲で形成するのが望ましい。次いで、金層を形成させる。場合によっては同一金属で置換めっき、無電解めっきを経て２層で形成してもよい。厚みは、０．０１〜２μｍであるのが望ましい。
【００３４】
開口部に貴金属層を施し半田パッドとした後、開口部内に半田ペーストを印刷により充填する。その後、温度２５０℃にした窒素リフローを通し、半田バンプを開口部内の半田パッドに固定させる。
【００３５】
【発明の実施の形態】
以下、本発明の実施例について図を参照して説明する。
先ず、本発明の第１実施例に係わるプリント配線板の構成について図７及び図１０を参照して説明する。本実施例では、プリント配線板として多層プリント配線板について説明する。図７は該多層プリント配線板１０の断面図を、図１０は図７に示す多層プリント配線板１０の半田パッド部分の拡大図を示している。図７に示すように、多層プリント配線板１０ではコア基板３０の表面及び裏面に導体回路３４，３４が形成され、更に該導体回路３４，３４の上にビルドアップ配線層８０Ａ，８０Ｂが形成されている。該ビルドアップ層８０Ａ、８０Ｂは、バイアホール６０及び導体回路５８の形成された層間樹脂絶縁層５０と、バイアホール１６０及び導体回路１５８（半田パッド７７）の形成された層間樹脂絶縁層１５０からなる。当該層間樹脂絶縁層１５０の上にはソルダーレジスト７０が形成されており、該ソルダーレジスト７０の開口部７１を介して、バイアホール１６０及び導体回路１５８（半田パッド７７）に半田バンプ７６が形成されている。
【００３６】
次に図１０を参照して半田パッドについて説明する。図１０は図７中の多層プリント配線板１０の円で囲んだ部分を拡大して示している。半田パッド７７は、導体回路１５８に順次形成される金属層（ニッケルめっき層）７２−中間層（パラジウムめっき層）７３−金めっき層７４の３層から成る。そしてその上に半田バンプ７６が形成されている。３層で形成された半田パッドは、強度、密着性、耐食性が向上される。その半田パッド上に半田ペーストによって半田バンプを形成しても、接続性、信頼性に問題を起こさない。
【００３７】
引き続き、上記多層プリント配線板１０の製造方法について説明する。ここでは、先ず、第１実施例の多層プリント配線板の製造方法に用いるＡ．無電解めっき用接着剤、Ｂ．層間樹脂絶縁剤、Ｃ．樹脂充填剤の組成について説明する。
【００３８】
Ａ．無電解めっき用接着剤調製用の原料組成物（上層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の25％アクリル化物を80wt％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマー（東亜合成製、アロニックスＭ315 ）3.15重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰ 3.6重量部を攪拌混合して得た。
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径 1.0μｍのものを 7.2重量部、平均粒径 0.5μｍのものを3.09重量部、を混合した後、さらにＮＭＰ30重量部を添加し、ビーズミルで攪拌混合して得た。
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ 1.5重量部を攪拌混合して得た。
【００３９】
Ｂ．層間樹脂絶縁剤調製用の原料組成物（下層用接着剤）
〔樹脂組成物▲１▼〕
クレゾールノボラック型エポキシ樹脂（日本化薬製、分子量2500）の25％アクリル化物を80wt％の濃度でＤＭＤＧに溶解させた樹脂液を35重量部、感光性モノマー（東亜合成製、アロニックスＭ315 ）４重量部、消泡剤（サンノプコ製、Ｓ−65）0.5 重量部、ＮＭＰ 3.6重量部を攪拌混合して得た。
〔樹脂組成物▲２▼〕
ポリエーテルスルフォン（ＰＥＳ）12重量部、エポキシ樹脂粒子（三洋化成製、ポリマーポール）の平均粒径 0.5μｍのものを 14.49重量部、を混合した後、さらにＮＭＰ30重量部を添加し、ビーズミルで攪拌混合して得た。
〔硬化剤組成物▲３▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）２重量部、光開始剤（チバガイギー製、イルガキュアＩ−907 ）２重量部、光増感剤（日本化薬製、DETX-S）0.2 重量部、ＮＭＰ1.5 重量部を攪拌混合して得た。
【００４０】
Ｃ．樹脂充填剤調製用の原料組成物
〔樹脂組成物▲１▼〕
ビスフェノールＦ型エポキシモノマー（油化シェル製、分子量310 、YL983U） 100重量部、表面にシランカップリング剤がコーティングされた平均粒径 1.6μｍのSiＯ_２球状粒子（アドマテック製、CRS 1101−CE、ここで、最大粒子の大きさは後述する内層銅パターンの厚み（15μｍ）以下とする） 170重量部、レベリング剤（サンノプコ製、ペレノールＳ４）1.5 重量部を攪拌混合することにより、その混合物の粘度を23±１℃で45,000〜49,000cps に調整して得た。
〔硬化剤組成物▲２▼〕
イミダゾール硬化剤（四国化成製、2E4MZ-CN）6.5 重量部。
【００４１】
プリント配線板の製造
(1) 厚さ１mmのガラスエポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂からなる基板３０の両面に18μｍの銅箔３２がラミネートされている銅張積層板３０Ａを出発材料とした（図１の工程（Ａ））。まず、この銅張積層板をドリル削孔し、無電解めっき処理を施し、パターン状にエッチングすることにより、基板の両面に内層銅パターン３４とスルーホール３６を形成した（工程（Ｂ））。
【００４２】
(2) 内層銅パターン３４およびスルーホール３６を形成した基板３０を水洗いし、乾燥した後、酸化浴（黒化浴）として、NaOH（10ｇ／ｌ），NaClＯ_２（40ｇ／ｌ）， Na_３PO_４（６ｇ／ｌ）、還元浴として、NaOH（10ｇ／ｌ），NaBH_４（６ｇ／ｌ）を用いた酸化−還元処理により、内層銅パターン３４およびスルーホール３６の表面に粗化層３８を設けた（工程（Ｃ））。
【００４３】
(3) Ｃの樹脂充填剤調製用の原料組成物を混合混練して樹脂充填剤を得た。
【００４４】
(4) 上記(3) で得た樹脂充填剤を、調製後24時間以内に導体回路間あるいはスルーホール３６内に塗布、充填した。
塗布方法として、スキ−ジを用いた印刷法で行った。１回目の印刷塗布は、主にスルーホール３６内を充填して、乾燥炉内の温度100 ℃，２０分間乾燥させた。
また、２回目の印刷塗布は、主に導体回路（内層銅パターン）３４の形成で生じた凹部を充填して、導体回路３４と導体回路３４との間およびスルーホール３６内を樹脂充填剤４０で充填させたあと、前述の乾燥条件で乾燥させた（工程（Ｄ））。
【００４５】
(5) 上記(4) の処理を終えた基板３０の片面を、＃600 のベルト研磨紙（三共理化学製）を用いたベルトサンダー研磨により、内層銅パターン３４の表面やスルーホール３６のランド３６ａ表面に樹脂充填剤が残らないように研磨し、次いで、前記ベルトサンダー研磨による傷を取り除くためのバフ研磨を行った。このような一連の研磨を基板の他方の面についても同様に行った（図２の工程（Ｅ））。
次いで、100 ℃で１時間、 150℃で１時間、の加熱処理を行って樹脂充填剤４０を硬化した。
【００４６】
このようにして、スルーホール３６等に充填された樹脂充填剤４０の表層部および内層導体回路３４上面の粗化層３８を除去して基板両面を平滑化し、樹脂充填剤４０と内層導体回路３４の側面とが粗化層３８を介して強固に密着し、またスルーホール３６の内壁面と樹脂充填剤４０とが粗化層３８を介して強固に密着した配線基板を得た。即ち、この工程により、樹脂充填剤４０の表面と内層銅パターン３４の表面が同一平面となる。
【００４７】
(6) 導体回路３４を形成した基板３０にアルカリ脱脂してソフトエッチングして、次いで、塩化パラジウムと有機酸からなる触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を活性化した後、硫酸銅３．９×１０^−２ｍｏｌ／ｌ、硫酸ニッケル３．８×１０^−３ｍｏｌ／ｌ、クエン酸ナトリウム７．８×１０^−３ｍｏｌ／ｌ、次亜りん酸ナトリウム２．３×１０^−１ｍｏｌ／ｌ、界面活性剤（日信化学工業製、サーフィール４６５）１．１×１０^−４ｍｏｌ／ｌ、ＰＨ＝９からなる無電解めっき液に浸積し、浸漬１分後に、４秒当たり１回に割合で縦、および、横振動させて、導体回路およびスルーホールのランドの表面にＣｕ−Ｎｉ−Ｐからなる針状合金の被覆層及び粗化層４２を設けた（工程（Ｆ））。
さらに、ホウフっ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／ｌ、温度３５℃、ＰＨ＝１．２の条件でＣｕ−Ｓｎ置換反応させ、粗化層の表面に厚さ０．３μｍＳｎ層（図示せず）を設けた。
【００４８】
(7) Ｂの層間樹脂絶縁剤調製用の原料組成物を攪拌混合し、粘度1.5 Pa・ｓに調整して層間樹脂絶縁剤（下層用）を得た。
次いで、Ａの無電解めっき用接着剤調製用の原料組成物を攪拌混合し、粘度７Pa・ｓに調整して無電解めっき用接着剤溶液（上層用）を得た。
【００４９】
(8) 前述(6) の基板３０の両面に、上記(7) で得られた粘度 1.5Pa・ｓの層間樹脂絶縁剤（下層用）４４を調製後24時間以内にロールコータで塗布し、水平状態で20分間放置してから、60℃で30分の乾燥（プリベーク）を行い、次いで、上記(7) で得られた粘度７Pa・ｓの感光性の接着剤溶液（上層用）４６を調製後24時間以内に塗布し、水平状態で20分間放置してから、60℃で30分の乾燥（プリベーク）を行い、厚さ35μｍの接着剤層５０αを形成した（工程（Ｇ））。
【００５０】
(9) 上記(8) で接着剤層を形成した基板３０の両面に、85μｍφの黒円５１ａが印刷されたフォトマスクフィルム５１を密着させ、超高圧水銀灯により 500mJ／cm^２で露光した（工程（Ｈ））。これをＤＭＴＧ溶液でスプレー現像し、さらに、当該基板を超高圧水銀灯により3000mJ／cm^２で露光し、100 ℃で１時間、120 ℃で１時間、その後 150℃で３時間の加熱処理（ポストベーク）をすることにより、フォトマスクフィルムに相当する寸法精度に優れた85μｍφの開口（バイアホール形成用開口）４８を有する厚さ35μｍの層間樹脂絶縁層（２層構造）５０を形成した（図３の工程（Ｉ））。なお、バイアホールとなる開口４８には、スズめっき層（図示せず）を部分的に露出させた。
【００５１】
(10)開口４８が形成された基板３０を、クロム酸に19分間浸漬し、層間樹脂絶縁層の表面に存在するエポキシ樹脂粒子を溶解除去することにより、当該層間樹脂絶縁層５０の表面を粗化し、その後、中和溶液（シプレイ社製）に浸漬してから水洗いした（工程（Ｊ））。
さらに、粗面化処理（粗化深さ６μｍ）した該基板の表面に、パラジウム触媒（アトテック製）を付与することにより、層間樹脂絶縁層５０の表面およびバイアホール用開口４８の内壁面に触媒核を付けた。
【００５２】
(11)以下に示す組成の無電解銅めっき水溶液中に基板を浸漬して、粗面全体に厚さ0.6 〜1.2 μｍの無電解銅めっき膜５２を形成した（工程（Ｋ））。

【００５３】
(12)上記(11)で形成した無電解銅めっき膜５２上に市販の感光性ドライフィルムを張り付け、マスクを載置して、100 mJ／cm^２で露光、0.8 ％炭酸ナトリウムで現像処理し、厚さ15μｍのめっきレジスト５４を設けた（工程（Ｌ））。
【００５４】
(13)ついで、レジスト非形成部分に以下の条件で電解銅めっきを施し、厚さ15μｍの電解銅めっき膜５６を形成した（図４の工程（Ｍ））。

【００５５】
(14)めっきレジスト54を５％ＫＯＨで剥離除去した後、そのめっきレジスト下の無電解めっき膜５２を硫酸と過酸化水素の混合液でエッチング処理して溶解除去し、無電解銅めっき膜５２と電解銅めっき膜５６からなる厚さ18μｍの導体回路５８（バイアホール６０を含む）を形成した（工程（Ｎ））。
【００５６】
(15)(6)と同様の処理を行い、第二銅錯体と有機酸とを含有するエッチング液によって粗化層６２を形成し、さらにその表面にSn置換を行った（工程（Ｏ））。
【００５７】
(16)前述(7) 〜(15)の工程を繰り返すことにより、さらに上層の層間樹脂絶縁層１５０及び導体回路１５８とバイアホール１６０とを形成し、多層配線基板を得た。但し、表層の粗化面１６２には、Sn置換は行わなかった（工程（Ｐ））。
【００５８】
(17)一方、ＤＭＤＧに溶解させた60重量％のクレゾールノボラック型エポキシ樹脂（日本化薬製）のエポキシ基50％をアクリル化した感光性付与のオリゴマー（分子量4000）を 46.67ｇ、メチルエチルケトンに溶解させた80重量％のビスフェノールＡ型エポキシ樹脂（油化シェル製、エピコート1001）15.0ｇ、イミダゾール硬化剤（四国化成製、2E4MZ-CN）1.6 ｇ、感光性モノマーである多価アクリルモノマー（日本化薬製、Ｒ604 ）３ｇ、同じく多価アクリルモノマー（共栄社化学製、DPE6A ） 1.5ｇ、分散系消泡剤（サンノプコ社製、Ｓ−65）0.71ｇを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン（関東化学製）を２ｇ、光増感剤としてのミヒラーケトン（関東化学製）を 0.2ｇ加えて、粘度を25℃で 2.0Pa・ｓに調整したソルダーレジスト組成物を得た。
なお、粘度測定は、Ｂ型粘度計（東京計器、 DVL-B型）で 60rpmの場合はローターNo.4、６rpm の場合はローターNo.3によった。
【００５９】
(18)前述(16)で得られた多層プリント配線基板の両面に、上記ソルダーレジスト組成物７０αを20μｍの厚さで塗布した（図５の工程（Ｑ））。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った後、円パターン（マスクパターン）が描画された厚さ５mmのフォトマスクフィルムを密着させて載置し、1000mJ／cm^２の紫外線で露光し、DMTG現像処理した。そしてさらに、80℃で１時間、 100℃で１時間、 120℃で１時間、 150℃で３時間の条件で加熱処理し、はんだパッド部分（バイアホールとそのランド部分を含む）に開口７１を有する（開口径 200μｍ）ソルダーレジスト層７０（厚み20μｍ）を形成した（工程（Ｒ））。また図５の工程（Ｒ）において円で囲んで示した部分を図８（Ａ）に拡大して示した。
【００６０】
(19)その後、塩化ニッケル2.3 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム2.8 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.6 ×10⁻ ¹ｍｏｌ／ｌ、からなるｐＨ＝４．５の無電解ニッケルめっき液に、20分間浸漬して、開口部７１に厚さ５μｍのニッケルの金属層７２を形成した（工程（Ｓ））。また図５の工程（Ｓ）において円で囲んで示した部分を図８（Ｂ）に拡大して示した。これにより、半田パッド７７を形成する導体回路１５８に凹凸が施されたものであってもその凹凸部分を完全に被覆し、金属層７２の表面状態を均一にすることができる。
【００６１】
(20)さらに、その基板を塩化パラジウム１．０×１０^-2ｍｏｌ／ｌ、エチレンジアミン８．０×１０^-2ｍｏｌ／ｌ、６．０×１０^-2ｍｏｌ／ｌ、チオジグリコール酸３０ｍｇ／ｌでＰＨ＝８、温度５５℃の無電解パラジウムめっき液に５分間浸積して、ニッケル層７２上に厚さ０．０８μｍのパラジウムの中間層７３を形成した（図６の工程（Ｔ））。また図６の工程（Ｔ）において円で囲んで示した部分を図９（Ａ）に拡大して示した。中間層７３を形成することにより、界面の剥がれ、遊離がなく、表面の濡れ性の低下が起こらなくなる。
【００６２】
(21)その後、表層には、シアン化金カリウム7.6 ×10^−３ｍｏｌ／ｌ、塩化アンモニウム1.9 ×10^−１ｍｏｌ／ｌ、クエン酸ナトリウム1.2 ×10^−１ｍｏｌ／ｌ、次亜リン酸ナトリウム1.7 ×10^−１ｍｏｌ／ｌからなる無電解金めっき液に80℃の条件で７．５分間浸漬して、パラジウムの中間層７３上に厚さ0.03μｍの金めっき層７４を形成した（工程（Ｕ））。また図６の工程（Ｕ）において円で囲んで示した部分を図９（Ｂ）に拡大して示した。金めっき層７４を形成することにより、強度、耐食性が向上し、半田バンプの形状、機能の低下などもなくなる。
【００６３】
(22)そして、ソルダーレジスト層７０の開口部７１に、半田ペーストを印刷して 200℃でリフローすることにより、半田バンプ７６（半田体）を形成した（図７、及び図７の円で囲んだ部分を示す図１０参照）。
【００６４】
（第２実施例）
第１実施例とほぼ同様であるが、金めっき層上にさらに無電解めっきにて金めっき層を形成させて、厚み０．０６μｍの金めっき層を形成してプリント配線板を製造した。
【００６５】
（第３実施例）
第１実施例とほぼ同様であるが、中間層のパラジウムの代わりに、無電解めっきにて亜鉛層を厚み２μｍで形成してプリント配線板を製造した。
【００６６】
（第４実施例）
第１実施例とほぼ同様であるが、金めっき層の代わりに無電解めっきにて銀層を厚み０．０４μｍで形成してプリント配線板を製造した。
【００６７】
（比較例）
第１実施例とほぼ同様であるが、ニッケル層を形成した後、無電解めっきにて金めっき層を厚み０．０３μｍで形成してプリント配線板を製造した。
【００６８】
【発明の効果】
以上、表層の金属層の表面状態、変色の有無、第１〜４実施例および比較例で製造されたプリント配線板について、半田バンプ形成状態（半田バンプの未形成の発生率、半田内の気泡の有無）、バンプ形成後の金属層の状態、プリント配線板形成後の状態、信頼性試験後の状態の計4項目について、図１１中に比較評価した。この結果、比較例に比べて第１〜４実施例はいずれの項目においても良い評価を得ることができた。一方、比較例においてはバンプ内に気泡が生じ,またバンプの剥がれが発生した。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図２】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図３】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図４】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図５】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図６】本発明の第１実施例に係る多層プリント配線板の製造工程図である。
【図７】本発明の第１実施例に係る多層プリント配線板の断面図である。
【図８】図８（Ａ）及び図８（Ｂ）は、本発明の第１実施例に係わる多層プリント配線板の半田パット部分を拡大して示す図である。
【図９】図９（Ａ）及び図９（Ｂ）は、本発明の第１実施例に係わる多層プリント配線板の半田パット部分を拡大して示す図である。
【図１０】図１０は図７に示す多層プリント配線板の一部を拡大して示す図である。
【図１１】第１〜４実施例および比較例で製造されたプリント配線板について比較評価した結果を示す図表である。
【符号の説明】
３０コア基板
３４導体回路
３６スルーホール
５０層間樹脂絶縁層
５８導体回路
６０バイアホール
７０ソルダーレジスト
７１開口部
７２金属層
７３中間層
７４金めっき層
７６半田バンプ
７７半田パッド
８０Ａ、８０Ｂビルドアップ配線層
１５０層間樹脂絶縁層
１５８導体回路
１６０バイアホール[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a printed wiring board capable of forming solder bumps regardless of the opening diameter of the organic resin insulating layer (solder resist layer), and in particular, solder with improved corrosion resistance, strength and adhesion of solder pads and solder bumps. Printed wiring with excellent adhesion, connectivity and reliability by using a pad structureBoardIt is about.
[0002]
[Prior art]
Conventionally, a build-up multilayer printed wiring board is manufactured by, for example, a method disclosed in JP-A-9-130050.
A roughened layer is formed on the surface of the conductor circuit of the printed wiring board by electroless plating or etching. Thereafter, an interlayer insulating resin is applied, exposed and developed by a roll coater or printing to form a via hole opening for interlayer conduction, and an interlayer resin insulating layer is formed through UV curing and main curing. Further, a catalyst such as palladium is attached to the roughened surface obtained by roughening the interlayer insulating layer with an acid or an oxidizing agent. Then, a thin electroless plating film is formed, a pattern is formed on the plating film with a dry film, and after thickening by electrolytic plating, the dry film is peeled off with alkali and etched to create a conductor circuit. . By repeating this, a build-up multilayer printed wiring board is obtained.
[0003]
The outermost layer of the printed wiring board is provided with a solder resist layer in order to protect the conductor circuit. When forming a solder bump, a solder pad is formed by opening and exposing a part of the solder resist layer for connection to a conductor circuit. A solder bump is formed by printing a solder paste on a nickel / gold layer on the solder pad and performing reflow.
[0004]
[Problems to be solved by the invention]
If the opening diameter of the solder pad is 150 μm or less, the shape of the solder bump may not be maintained due to insufficient or unfilled solder paste. In addition, bubbles were formed in the solder paste, and the function as solder bumps was reduced. The occurrence of defects in the solder bumps is random. In particular, the ratio of occurrence of defects in solder bumps formed on via holes is higher than solder bumps formed in flat (not via holes) portions. The failure induces disconnection with bumps on the side of electronic components such as IC chips, or causes poor connection due to peeling or cracking in the solder pads, which significantly reduces the connectivity and reliability of the printed wiring board. ing.
[0005]
Further, as the opening diameter of the solder pad becomes smaller, the connection area between the solder pad and the solder bump becomes smaller, so that the adhesion also decreases. Therefore, it is necessary to improve the strength, adhesion, and corrosion resistance between the metals in the solder pad and between the solder bumps.
[0006]
  The present invention has been made to solve the above-described problems, and the object of the present invention is to ensure the filling of the solder paste into the solder pad regardless of the opening diameter of the solder pad, and the shape of the solder bump. Printed wiring with excellent adhesion, connectivity, and reliability by using a solder pad structure that retains its functions and has excellent strength, corrosion resistance, and adhesionBoardIs to propose.
[0007]
[Means for Solving the Problems]
As a result of inventor's diligent research, the solder pad formed of nickel-gold has different surface wettability depending on the plating state. It was found that bubbles were formed. That is, it was also found that the wettability is different because the gold plating film, which is the formed metal layer, is oxidized or the reaction is stopped. Therefore, solder bump defects occur randomly.
[0008]
Therefore, the inventor considered that various problems caused by solder bumps would be eliminated if the state of the metal layer forming the solder pad was improved, and as a result of further research, the following was found. Instead of a solder pad formed of a nickel-gold layer, it is preferable to form at least three layers of metal layer-intermediate layer-noble metal layer. It has been found that the formation of the three layers makes it easy for the surface state of each metal layer to be uniform, the wettability does not deteriorate, and the solder pad filled with the solder paste does not have a defect. As a result, the solder pad can be appropriately formed even when the shape of the via hole is uneven.
[0009]
The following metal layers are preferably formed on the solder pads. The metal layer is preferably a metal mainly containing Ni. In addition, a metal alloy containing Cu, Pd, P, or the like may be used. Among them, a Ni metal layer containing Cu and P is preferably formed by electroless plating. As a result, even if the conductor circuit forming the solder pad is uneven, the uneven portion can be completely covered, the surface state of the metal layer can be made uniform, and suitable for the formation of the next intermediate layer. Because. In particular, the metal layer is preferably a metal layer having a Cu content of 5 wt% or less and a P content of 0.1 to 15 wt%. In particular, the P content is preferably in the range of 7 to 12 wt%. This is because if the Cu content exceeds 5 wt%, the intermediate layer is diffused and cannot be laminated, or the conductor circuit with unevenness cannot be completely covered. In addition, when the P content is less than 0.1 wt%, the corrosion resistance of the metal layer is reduced, leading to a decrease in reliability, and formation of passivation such as nickel oxide and phosphorus compound on the surface of the metal film. This is likely to affect the formation of the intermediate layer. If it exceeds 15 wt%, the deposition rate of the plating film will become unstable, and the plating thickness will vary between solder pads, which will affect the electrical transmission speed, and the film strength will be weak, causing cracks and peeling. When the layer is formed, the nickel layer may elute and the function as a solder pad may be deteriorated.
[0010]
The thickness of this metal layer should just be 0.01-10 micrometers. A particularly desirable thickness is 2 to 7 μm. The reason for this is that the unevenness of the roughened layer can be offset, and reaction stoppage or unreaction is unlikely to occur when the upper intermediate layer is formed.
[0011]
  Next, the middle layerPdIt is good to be formed.PdIs desirable as an intermediate layer because it is suitable for being formed on a Ni-containing metal layer, the surface of the formed film is not easily oxidized or altered, has better bonding strength than other metals, and has good corrosion resistance. It is. In particular, in a Ni-containing metal layer having a Cu content of 5 wt% or less and a P content of 0.1 to 15 wt%, the metal layer is formed even after various reliability tests by forming the above-mentioned metal intermediate layer. There is no peeling or separation of the interface with the intermediate layer, and there is no discoloration or alteration of the metal in the intermediate layer. In addition, even in undulating shapes such as via holes, an intermediate layer can be formed so as not to be different from other flat portions..
[0012]
Moreover, it is better to make P content in the intermediate layer 5 wt% or less. In particular, it is better to make it 3 wt% or less. When the P content is smaller, the surface state of the intermediate layer formed on the Ni metal layer does not oxidize and is not formed on other compounds, so that the wettability of the surface is not reduced and formed on the upper layer. No trouble occurs in the surface state and film state of the noble metal layer. In addition, the wettability is not lowered due to the exposure of the intermediate layer due to the phase of the intermediate layer on the noble metal layer, the defect due to the filling of the solder bump does not occur, and the conduction failure in the solder pad does not occur.
[0013]
The thickness of the intermediate layer is preferably between 0.01 and 2 μm. Desirably, it should be 0.2 to 1 μm. If the thickness is less than 0.01 μm, the metal layer may not be completely covered. If the thickness exceeds 2 μm, the metal layer may not fit in the solder pad, and the film state on the noble metal layer may be adversely affected.
[0014]
The quantitative determination of each metal described above was performed by the energy dispersion method (EDS). In this method, various signals are generated by irradiating the surface of the material with an electron beam which is an excitation source of SEM (scanning electron microscope) or TEM (transmission electron microscope). Among them, the characteristic X-rays are mainly detected by a Si (Li) semiconductor detector, the number of electron-hole pairs proportional to the energy is created in the semiconductor, an electric signal is generated, amplified, analog, digital After conversion, an X-ray spectrum is obtained by identifying using a multi-channel analyzer, and element identification is quantitatively analyzed from the peak amount based on the peak energy. An energy dispersive X-ray analyzer (model JED-2140 manufactured by JEOL Ltd.) was used for the measurement and quantification. Measurement was performed by directly irradiating the formed metal layer.
[0015]
  The precious metal layerAuIt is good to be formed. Further, the noble metal layer may be formed in two steps by displacement plating, electroless plating, displacement plating, or electroless plating with the same metal. As a result, a metal film that is not affected by the lower intermediate layer can be formed, the corrosion resistance is improved, and the shape and function of the solder bumps are not deteriorated.
[0016]
A solder pad formed in the order of a conductor circuit, a metal layer, an intermediate layer, and a noble metal layer has improved strength, adhesion, and corrosion resistance. Even if solder bumps are formed on the solder pads by solder paste, there is no problem in connectivity and reliability.
[0017]
The noble metal layer formed so that the P content in the intermediate layer is 5 wt% or less has a uniform intermediate layer surface state and is not contaminated by oxidation or other compounds. The surface and film state of the film are also uniform.
[0018]
  The precious metal layer is especiallyMoneyIn what is formed in, the solder pad formed by the ratio is different,SoThis has also been found to affect the corrosion resistance and adhesion of solder pads, and the shape and function of solder bumps.
[0019]
The noble metal layer is preferably formed in the range of 0.01 to 2 μm. In particular, it is good to form in the range of 0.03-1 micrometer. If the thickness is less than 0.01 μm, there are portions where the noble metal layer cannot cover the intermediate layer, causing problems in strength and corrosion resistance. On the other hand, if it exceeds 2 μm, there is no improvement in corrosivity, strength, etc., and the cost becomes too high because it becomes too expensive.
[0020]
The metal layer formed on the concavo-convex layer of the above-described conductor circuit is preferably formed of an alloy metal containing Ni—Cu, Ni—P, or Ni—Cu—P. In particular, it is good to form with the alloy metal of Ni-P and Ni-Cu-P. The reason is that even if an uneven layer is formed, the uneven layer can be covered, and no metal layer is not formed due to non-precipitation, reaction stoppage, or abnormal formation.
[0021]
In the printed wiring board of the present invention, a roughened layer is formed on the conductor circuit on the surface layer of the printed wiring board subjected to the conductor circuit. As a method of forming the roughened layer, there are a method of forming an alloy layer made of Cu—Ni—P by electroless plating, a method of forming by etching with a cupric complex and an organic acid salt, and a method of forming by oxidation and reduction. In some cases, the roughened layer may be covered with Sn, Zn, or the like.
[0022]
The outermost conductor circuit is covered and protected with a solder resist layer. The conductor circuit exposed from the opening of the solder resist layer has irregularities in the roughened layer. The average roughness (Ra) is 0.02 to 7 μm. The roughened layer improves the adhesion between the conductor circuit and the solder resist layer. In particular, the average roughness in a desirable range is 1 to 5 μm. If it is the range, desired adhesiveness will be obtained irrespective of a composition, thickness, etc. of a soldering resist layer.
[0023]
Next, a solder-resist layer is formed on the conductor circuit. The thickness of the solder resist layer in the present invention is preferably 5 to 40 μm. If it is too thin, it will not function as a solder dam, and if it is too thick, it will be difficult to open, and it will contact the solder body and cause cracks in the solder body.
As the solder resist layer, various resins can be used, for example, bisphenol A type epoxy resin, bisphenol A type epoxy resin acrylate, novolac type epoxy resin, novolak type epoxy resin acrylate, amine-based curing agent, imidazole curing agent, etc. Resin cured with can be used.
In particular, when forming solder bumps by providing openings in the solder resist layer, it is preferable that the solder resist layer is made of “novolac type epoxy resin or acrylate of novolac type epoxy resin” and contains “imidazole curing agent” as a curing agent.
[0024]
The solder resist layer having such a configuration has an advantage that lead migration (a phenomenon in which lead ions diffuse in the solder resist layer) is small. Moreover, this solder resist layer is a resin layer obtained by curing an acrylate of a novolak type epoxy resin with an imidazole curing agent, has excellent heat resistance and alkali resistance, and does not deteriorate even at a temperature at which the solder melts (around 200 ° C.). It is not decomposed by a strongly basic plating solution such as plating or gold plating.
[0025]
However, since such a solder resist layer is made of a resin having a rigid skeleton, peeling is likely to occur. The roughened layer according to the present invention is effective for preventing such peeling.
[0026]
Here, as the acrylate of the novolak type epoxy resin, an epoxy resin obtained by reacting glycidyl ether of phenol novolak or cresol novolak with acrylic acid, methacrylic acid or the like can be used.
The imidazole curing agent is desirably liquid at 25 ° C. This is because uniform mixing is possible if it is liquid.
Examples of such liquid imidazole curing agents include 1-benzyl-2-methylimidazole (product name: 1B2MZ), 1-cyanoethyl-2-ethyl-4-methylimidazole (product name: 2E4MZ-CN), 4-methyl-2- Ethylimidazole (product name: 2E4MZ) can be used.
[0027]
The amount of the imidazole curing agent added is desirably 1 to 10% by weight based on the total solid content of the solder resist composition. This is because uniform mixing is easy if the added amount is within this range.
It is desirable that the pre-curing composition of the solder resist uses a glycol ether solvent as a solvent.
The solder resist layer using such a composition does not generate free oxygen and does not oxidize the copper pad surface. In addition, it is less harmful to the human body.
[0028]
As such a glycol ether solvent, at least one selected from the following structural formulas, particularly preferably diethylene glycol dimethyl ether (DMDG) and triethylene glycol dimethyl ether (DMTG) is used. This is because these solvents can completely dissolve benzophenone and Michler's ketone as reaction initiators by heating at about 30 to 50 ° C.
CH₃O- (CH₂CH₂O)_n−CH₃(N = 1-5)
The glycol ether solvent is preferably 10 to 40 wt% with respect to the total weight of the solder resist composition.
In addition to the solder resist composition described above, various antifoaming agents and leveling agents, thermosetting resins for improving heat resistance and base resistance and providing flexibility, and photosensitive for improving resolution. A monomer can be added.
For example, the leveling agent is preferably made of an acrylic ester polymer. Further, Irgacure I907 manufactured by Ciba Geigy is preferable as the initiator, and DETX-S manufactured by Nippon Kayaku is preferable as the photosensitizer.
Furthermore, you may add a pigment | dye and a pigment to a soldering resist composition. This is because the wiring pattern can be concealed. It is desirable to use phthalocyanine green as this dye.
[0029]
As the thermosetting resin as an additive component, a bisphenol type epoxy resin can be used. This bisphenol type epoxy resin includes a bisphenol A type epoxy resin and a bisphenol F type epoxy resin. When the basic resistance is important, the former is required when the viscosity is reduced (when the coating property is important). The latter is better.
[0030]
As the photosensitive monomer as an additive component, a polyvalent acrylic monomer can be used. This is because the polyvalent acrylic monomer can improve the resolution. For example, polyvalent acrylic monomers such as DPE-6A manufactured by Nippon Kayaku or R-604 manufactured by Kyoeisha Chemical are desirable.
[0031]
Moreover, these solder resist compositions are 0.5-10 Pa.s at 25 degreeC, More preferably, 1-10 Pa.s is good. This is because the viscosity is easy to apply with a roll coater. After forming the solder resist, an opening is formed. The opening is formed by exposure and development processing.
[0032]
Thereafter, after forming the solder-resist layer, a metal layer containing Ni is formed in the opening by electroless plating. Examples of the composition of the plating solution are: nickel sulfate 4.5 g / l, sodium hypophosphite 25 g / l, sodium citrate 40 g / l, boric acid 12 g / l, thiourea 0.1 g / l (PH = 11). is there. The degreasing solution is used to clean the solder resist layer opening and the surface, and a catalyst such as palladium is applied to the conductor exposed in the opening, activated, and then immersed in a plating solution to form a nickel plating layer. It was.
[0033]
  The thickness of the metal layer (nickel plating layer) is preferably 0.01 to 10 μm, particularly 0.01 to 5 μm. After forming the metal layer,Palladium layerForm.The thickness of the intermediate layer is preferably in the range of 0.01 to 2 μm. ThenGold layerLet it form. In some cases, the same metal may be formed in two layers through displacement plating and electroless plating. The thickness is desirably 0.01 to 2 μm.
[0034]
After applying a noble metal layer to the opening to form a solder pad, a solder paste is filled in the opening by printing. Thereafter, nitrogen reflow at a temperature of 250 ° C. is passed to fix the solder bumps to the solder pads in the openings.
[0035]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
First, the configuration of the printed wiring board according to the first embodiment of the present invention will be described with reference to FIGS. In this embodiment, a multilayer printed wiring board will be described as a printed wiring board. 7 is a cross-sectional view of the multilayer printed wiring board 10, and FIG. 10 is an enlarged view of a solder pad portion of the multilayer printed wiring board 10 shown in FIG. As shown in FIG. 7, in the multilayer printed wiring board 10,

conductor circuits

34, 34 are formed on the front and back surfaces of the core substrate 30, and build-up wiring layers 80 </ b> A, 80 </ b> B are formed on the

conductor circuits

34, 34. ing. The build-up

layers

80A and 80B include an interlayer resin insulation layer 50 in which via holes 60 and conductor circuits 58 are formed, and an interlayer resin insulation layer 150 in which via holes 160 and conductor circuits 158 (solder pads 77) are formed. . A solder resist 70 is formed on the interlayer resin insulation layer 150, and solder bumps 76 are formed in the via hole 160 and the conductor circuit 158 (solder pad 77) through the opening 71 of the solder resist 70. ing.
[0036]
Next, solder pads will be described with reference to FIG. FIG. 10 is an enlarged view of a circled portion of the multilayer printed wiring board 10 in FIG. The solder pad 77 is composed of three layers of a metal layer (nickel plating layer) 72, an intermediate layer (palladium plating layer) 73, and a gold plating layer 74 that are sequentially formed on the conductor circuit 158. A solder bump 76 is formed thereon. A solder pad formed of three layers has improved strength, adhesion, and corrosion resistance. Even if solder bumps are formed on the solder pads by solder paste, there is no problem in connectivity and reliability.
[0037]
Next, a method for manufacturing the multilayer printed wiring board 10 will be described. Here, first of all, the A.I. B. Adhesive for electroless plating, Interlayer resin insulation, C.I. The composition of the resin filler will be described.
[0038]
A. Raw material composition for preparing electroless plating adhesive (upper layer adhesive)
[Resin composition (1)]
35 parts by weight of a resin solution prepared by dissolving 25% acrylate of cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive monomer (Aronix M315, manufactured by Toagosei Co., Ltd.) 3.15 wt. Part, 0.5 part by weight of antifoaming agent (manufactured by San Nopco, S-65) and 3.6 parts by weight of NMP were obtained by stirring and mixing.
[Resin composition (2)]
After mixing 12 parts by weight of polyethersulfone (PES), 7.2 parts by weight of epoxy resin particles (manufactured by Sanyo Kasei, polymer pole) with an average particle size of 1.0 μm, and 3.09 parts by weight with an average particle size of 0.5 μm Further, 30 parts by weight of NMP was added and obtained by stirring and mixing with a bead mill.
[Curing agent composition (3)]
Imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 2 parts by weight, Photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, Photosensitizer (Nippon Kayaku, DETX-S) 0.2 parts by weight, It was obtained by stirring and mixing 1.5 parts by weight of NMP.
[0039]
B. Raw material composition for preparing interlayer resin insulation (adhesive for lower layer)
[Resin composition (1)]
35 parts by weight of a resin solution prepared by dissolving 25% acrylate of cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight 2500) in DMDG at a concentration of 80 wt%, photosensitive resin (Aronix M315, manufactured by Toagosei Co., Ltd.) Part, 0.5 part by weight of antifoaming agent (manufactured by San Nopco, S-65) and 3.6 parts by weight of NMP were obtained by stirring and mixing.
[Resin composition (2)]
After mixing 12 parts by weight of polyethersulfone (PES) and 14.49 parts by weight of epoxy resin particles (Sanyo Kasei, polymer pole) with an average particle size of 0.5 μm, add 30 parts by weight of NMP and stir in a bead mill. Obtained by mixing.
[Curing agent composition (3)]
Imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN) 2 parts by weight, Photoinitiator (Ciba Geigy, Irgacure I-907) 2 parts, Photosensitizer (Nippon Kayaku, DETX-S) 0.2 parts by weight, It was obtained by stirring and mixing 1.5 parts by weight of NMP.
[0040]
C. Raw material composition for resin filler preparation
[Resin composition (1)]
Bisphenol F type epoxy monomer (Oilized shell, molecular weight 310, YL983U) 100 parts by weight, surface coated with silane coupling agent, average particle diameter 1.6μm SiO₂Spherical particles (manufactured by Admatech, CRS 1101-CE, where the maximum particle size is not more than the thickness of the inner layer copper pattern (15 μm) described later) 170 parts by weight, leveling agent (San Nopco, Perenol S4) 1.5 parts by weight By stirring and mixing, the viscosity of the mixture was adjusted to 45,000 to 49,000 cps at 23 ± 1 ° C.
[Curing agent composition (2)]
6.5 parts by weight of imidazole curing agent (Shikoku Chemicals, 2E4MZ-CN).
[0041]
Manufacture of printed wiring boards
(1) A copper-clad laminate 30A in which 18 μm copper foil 32 is laminated on both surfaces of a substrate 30 made of glass epoxy resin or BT (bismaleimide triazine) resin having a thickness of 1 mm is used as a starting material (step of FIG. 1). (A)). First, the copper-clad laminate was drilled, subjected to electroless plating, and etched into a pattern to form inner layer copper patterns 34 and through holes 36 on both sides of the substrate (step (B)).
[0042]
(2) The substrate 30 on which the inner layer copper pattern 34 and the through hole 36 are formed is washed with water, dried, and then used as an oxidation bath (blackening bath) as NaOH (10 g / l), NaClO.₂(40g / l), Na₃PO₄(6 g / l), as a reducing bath, NaOH (10 g / l), NaBH₄A roughening layer 38 was provided on the surface of the inner layer copper pattern 34 and the through hole 36 by an oxidation-reduction treatment using (6 g / l) (step (C)).
[0043]
(3) The raw material composition for preparing the C resin filler was mixed and kneaded to obtain a resin filler.
[0044]
(4) The resin filler obtained in the above (3) was applied and filled between the conductor circuits or in the through holes 36 within 24 hours after preparation.
The coating method was a printing method using a squeegee. In the first printing application, the inside of the through hole 36 was mainly filled and dried in a drying furnace at a temperature of 100 ° C. for 20 minutes.
In the second printing application, the concave portions generated mainly by the formation of the conductor circuit (inner layer copper pattern) 34 are filled, and the resin filler 40 is formed between the conductor circuit 34 and the conductor circuit 34 and in the through hole 36. And then dried under the above-mentioned drying conditions (step (D)).
[0045]
(5) The surface of the inner layer copper pattern 34 and the land 36a of the through hole 36 are polished on one side of the substrate 30 after the processing of (4) by belt sander polishing using # 600 belt polishing paper (manufactured by Sankyo Rikagaku). Polishing was performed so that no resin filler remained on the surface, and then buffing was performed to remove scratches caused by the belt sander polishing. Such a series of polishing was similarly performed on the other surface of the substrate (step (E) in FIG. 2).
Next, the resin filler 40 was cured by heat treatment at 100 ° C. for 1 hour and 150 ° C. for 1 hour.
[0046]
In this way, the surface layer portion of the resin filler 40 filled in the through holes 36 and the like and the roughened layer 38 on the upper surface of the inner layer conductor circuit 34 are removed to smooth both surfaces of the substrate, and the resin filler 40 and the inner layer conductor circuit 34 are smoothed. Thus, a wiring board was obtained in which the side surface of the through hole 36 was firmly adhered via the roughened layer 38 and the inner wall surface of the through hole 36 and the resin filler 40 were firmly adhered via the roughened layer 38. That is, by this step, the surface of the resin filler 40 and the surface of the inner layer copper pattern 34 are flush.
[0047]
(6) The substrate 30 on which the conductor circuit 34 is formed is alkali degreased and soft etched, and then treated with a catalyst solution composed of palladium chloride and an organic acid to give a Pd catalyst and activate the catalyst. , Copper sulfate 3.9 × 10^-2mol / l, nickel sulfate 3.8 × 10^-3mol / l, sodium citrate 7.8 × 10^-3mol / l, sodium hypophosphite 2.3 × 10^-1mol / l, surfactant (manufactured by Nissin Chemical Industry, Surfir 465) 1.1 × 10^-4It is immersed in an electroless plating solution consisting of mol / l, PH = 9, and after 1 minute of immersion, it is vibrated longitudinally and laterally at a rate of once every 4 seconds to the surface of the conductor circuit and the land of the through hole. An acicular alloy coating layer made of Cu-Ni-P and a roughening layer 42 were provided (step (F)).
Furthermore, a Cu—Sn substitution reaction was carried out under the conditions of tin borofluoride 0.1 mol / l, thiourea 1.0 mol / l, temperature 35 ° C., PH = 1.2, and a thickness of 0.3 μm Sn was formed on the surface of the roughened layer. A layer (not shown) was provided.
[0048]
(7) The raw material composition for preparing the interlayer resin insulation B was mixed by stirring and adjusted to a viscosity of 1.5 Pa · s to obtain an interlayer resin insulation (for the lower layer).
Next, the raw material composition for preparing an electroless plating adhesive of A was mixed by stirring and adjusted to a viscosity of 7 Pa · s to obtain an electroless plating adhesive solution (for the upper layer).
[0049]
(8) Applying the interlayer resin insulation (for lower layer) 44 having a viscosity of 1.5 Pa · s obtained in (7) on both surfaces of the substrate 30 of (6) with a roll coater within 24 hours after preparation, After standing for 20 minutes in a horizontal state, drying (pre-baking) at 60 ° C. for 30 minutes, and then the photosensitive adhesive solution (for upper layer) 46 having a viscosity of 7 Pa · s obtained in (7) above is used. It was applied within 24 hours after the preparation, left in a horizontal state for 20 minutes, and then dried (prebaked) for 30 minutes at 60 ° C. to form an adhesive layer 50α having a thickness of 35 μm (step (G)).
[0050]
(9) The photomask film 51 on which the 85 μmφ black circle 51a is printed is adhered to both surfaces of the substrate 30 on which the adhesive layer is formed in the above (8), and 500 mJ / cm by an ultrahigh pressure mercury lamp.²(Step (H)). This is spray-developed with a DMTG solution, and the substrate is further 3000 mJ / cm with an ultra-high pressure mercury lamp.²Exposure to 100 ° C. for 1 hour, 120 ° C. for 1 hour, and then 150 ° C. for 3 hours (post-bake), resulting in a 85 μmφ aperture (via via) with excellent dimensional accuracy equivalent to that of a photomask film. An interlayer resin insulating layer (two-layer structure) 50 having a thickness of 35 μm and having a hole-forming opening 48 was formed (step (I) in FIG. 3). Note that a tin plating layer (not shown) was partially exposed in the opening 48 serving as a via hole.
[0051]
(10) The surface of the interlayer resin insulation layer 50 is roughened by immersing the substrate 30 having the openings 48 in chromic acid for 19 minutes to dissolve and remove the epoxy resin particles present on the surface of the interlayer resin insulation layer. Then, it was immersed in a neutralization solution (manufactured by Shipley Co., Ltd.) and washed with water (step (J)).
Further, a palladium catalyst (manufactured by Atotech) is applied to the surface of the substrate that has been roughened (roughening depth: 6 μm), whereby a catalyst is formed on the surface of the interlayer resin insulation layer 50 and the inner wall surface of the via hole opening 48. I attached the nucleus.
[0052]
(11) The substrate was immersed in an electroless copper plating aqueous solution having the following composition to form an electroless copper plating film 52 having a thickness of 0.6 to 1.2 μm over the entire rough surface (step (K)).

[0053]
(12) A commercially available photosensitive dry film is pasted on the electroless copper plating film 52 formed in the above (11), a mask is placed, and 100 mJ / cm²And developed with 0.8% sodium carbonate to provide a plating resist 54 having a thickness of 15 μm (step (L)).
[0054]
(13) Next, electrolytic copper plating was applied to the non-resist forming portion under the following conditions to form an electrolytic copper plating film 56 having a thickness of 15 μm (step (M) in FIG. 4).

[0055]
(14) After stripping and removing the plating resist 54 with 5% KOH, the electroless plating film 52 under the plating resist is etched and removed with a mixed solution of sulfuric acid and hydrogen peroxide, and the electroless copper plating film 52 is removed. A conductor circuit 58 (including the via hole 60) having a thickness of 18 μm made of the electrolytic copper plating film 56 was formed (step (N)).
[0056]
(15) The same treatment as in (6) was performed, the roughened layer 62 was formed with an etching solution containing a cupric complex and an organic acid, and Sn substitution was performed on the surface thereof (step (O)). .
[0057]
(16) By repeating the steps (7) to (15) described above, the upper interlayer resin insulation layer 150, the conductor circuit 158 and the via hole 160 were further formed to obtain a multilayer wiring board. However, Sn substitution was not performed on the roughened surface 162 of the surface layer (step (P)).
[0058]
(17) On the other hand, 46.67g of photosensitized oligomer (molecular weight 4000) obtained by acrylating 50% of epoxy group of 60% by weight of cresol novolak type epoxy resin (manufactured by Nippon Kayaku) dissolved in DMDG, dissolved in methyl ethyl ketone. 15.0 g of 80% by weight bisphenol A type epoxy resin (manufactured by Yuka Shell, Epicoat 1001), 1.6 g of imidazole curing agent (manufactured by Shikoku Chemicals, 2E4MZ-CN), polyvalent acrylic monomer (Nippon Kasei) Pharmaceutical, R604) 3g, also mixed with polyacrylic monomer (Kyoeisha Chemical, DPE6A) 1.5g, dispersion antifoam (Sannopco, S-65) 0.71g, and photoinitiated for this mixture Solder Regis with 2 g of benzophenone (manufactured by Kanto Chemical Co., Ltd.) and 0.2 g of Michler ketone (manufactured by Kanto Chemical Co., Ltd.) as a photosensitizer, adjusted to 2.0 Pa · s at 25 ° C. To obtain a composition.
Viscosity was measured with a B-type viscometer (Tokyo Keiki, DVL-B type) at 60 rpm with rotor No. 4 and at 6 rpm with rotor No. 3.
[0059]
(18) The solder resist composition 70α was applied to both sides of the multilayer printed wiring board obtained in (16) above to a thickness of 20 μm (step (Q) in FIG. 5). Next, after drying at 70 ° C. for 20 minutes and at 70 ° C. for 30 minutes, a photomask film having a thickness of 5 mm on which a circular pattern (mask pattern) was drawn was placed in close contact, and 1000 mJ / cm²Were exposed to UV light and DMTG developed. Further, heat treatment was performed at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours, and an opening 71 was formed in the solder pad portion (including the via hole and its land portion). A solder resist layer 70 (thickness 20 μm) having (opening diameter 200 μm) was formed (step (R)). In addition, the portion surrounded by a circle in the step (R) of FIG. 5 is shown in an enlarged manner in FIG.
[0060]
(19) Then, nickel chloride 2.3 × 10^-1mol / l, sodium hypophosphite 2.8 × 10^-1mol / l, sodium citrate 1.6 × 10⁻ ¹A nickel metal layer 72 having a thickness of 5 μm was formed in the opening 71 by immersing in an electroless nickel plating solution of mol / l and pH = 4.5 for 20 minutes (step (S)). In addition, a portion surrounded by a circle in the step (S) of FIG. 5 is shown in an enlarged manner in FIG. Thus, even if the conductor circuit 158 forming the solder pad 77 is uneven, the uneven portion can be completely covered, and the surface state of the metal layer 72 can be made uniform.
[0061]
(20) Further, the substrate is made of palladium chloride 1.0 × 10^-2mol / l, ethylenediamine 8.0 × 10^-2mol / l, 6.0 × 10^-2A palladium intermediate layer 73 having a thickness of 0.08 μm is formed on the nickel layer 72 by immersing in an electroless palladium plating solution having a mol / l of 30 mg / l of thiodiglycolic acid and a pH of 8 and a temperature of 55 ° C. for 5 minutes. It formed (process (T) of FIG. 6). In addition, a part surrounded by a circle in the step (T) of FIG. 6 is shown in an enlarged manner in FIG. By forming the intermediate layer 73, the interface is not peeled off or released, and the surface wettability is not lowered.
[0062]
(21) After that, on the surface layer, potassium gold cyanide 7.6 × 10^-3mol / l, ammonium chloride 1.9 × 10^-1mol / l, sodium citrate 1.2 × 10^-1mol / l, sodium hypophosphite 1.7 × 10^-1A gold plating layer 74 having a thickness of 0.03 μm was formed on the palladium intermediate layer 73 by dipping in an electroless gold plating solution of mol / l for 7.5 minutes at 80 ° C. (step (U)). Further, the portion surrounded by a circle in the step (U) of FIG. 6 is shown in an enlarged manner in FIG. 9B. By forming the gold plating layer 74, the strength and the corrosion resistance are improved, and the shape and function of the solder bump are not deteriorated.
[0063]
(22) A solder bump 76 (solder body) was formed by printing a solder paste on the opening 71 of the solder resist layer 70 and reflowing at 200 ° C. (enclosed by circles in FIGS. 7 and 7). FIG.
[0064]
(Second embodiment)
Although almost the same as in the first example, a gold plating layer was further formed on the gold plating layer by electroless plating to form a 0.06 μm thick gold plating layer to produce a printed wiring board.
[0065]
(Third embodiment)
A printed wiring board was manufactured by forming a zinc layer with a thickness of 2 μm by electroless plating instead of palladium as an intermediate layer, although it was almost the same as in the first example.
[0066]
(Fourth embodiment)
Although it was substantially the same as that of the first example, a printed wiring board was manufactured by forming a silver layer with a thickness of 0.04 μm by electroless plating instead of the gold plating layer.
[0067]
(Comparative example)
Although it is substantially the same as 1st Example, after forming a nickel layer, the gold plating layer was formed by thickness 0.03 micrometer by electroless plating, and the printed wiring board was manufactured.
[0068]
【The invention's effect】
As described above, the surface state of the surface metal layer, the presence or absence of discoloration, the solder bump formation state (the occurrence rate of unformed solder bumps, the bubbles in the solder) for the printed wiring boards manufactured in the first to fourth examples and comparative examples 11), the state of the metal layer after the bump formation, the state after the formation of the printed wiring board, and the state after the reliability test were compared and evaluated in FIG. As a result, compared with the comparative example, the first to fourth examples were able to obtain a good evaluation in any item. On the other hand, in the comparative example, bubbles were generated in the bumps and the bumps were peeled off.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram of a multilayer printed wiring board according to a first embodiment of the present invention.
FIG. 2 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 3 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 4 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 5 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 6 is a manufacturing process diagram of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view of a multilayer printed wiring board according to the first embodiment of the present invention.
FIGS. 8A and 8B are enlarged views showing a solder pad portion of the multilayer printed wiring board according to the first embodiment of the present invention.
FIGS. 9A and 9B are enlarged views showing a solder pad portion of the multilayer printed wiring board according to the first embodiment of the present invention.
FIG. 10 is an enlarged view showing a part of the multilayer printed wiring board shown in FIG. 7;
FIG. 11 is a table showing the results of comparative evaluation of printed wiring boards manufactured in the first to fourth examples and comparative examples.
[Explanation of symbols]
30 core substrate
34 Conductor circuit
36 Through hole
50 Interlayer resin insulation layer
58 Conductor circuit
60 Bahia Hall
70 Solder resist
71 opening
72 Metal layer
73 Middle layer
74 Gold plating layer
76 Solder bump
77 Solder pads
80A, 80B Build-up wiring layer
150 Interlayer resin insulation layer
158 Conductor circuit
160 Viahole

Claims

In a printed wiring board in which a conductor circuit is formed on the front surface and the back surface of a core substrate, and a buildup layer composed of an interlayer resin insulating layer in which a via hole and a conductor circuit are formed is formed on the conductor circuit, the conductor The circuit and the via hole are made of copper, and on the surface of the via hole exposed by the opening formed in the solder resist, from the lower layer, the thickness is 2 to 7 μm, the Cu content is 5 wt% or less, and the P content is 7 A printed wiring board in which a solder pad is formed by applying a nickel metal layer of ˜12 wt%, a palladium layer of 0.2 to 1 μm in thickness, and a gold layer of 0.03 to 1 μm in this order .

2. The printed wiring board according to claim 1, wherein surfaces of the conductor circuit and the via hole are roughened by etching.

The printed wiring board according to claim 1, wherein the palladium layer is formed by electroless plating .

The printed wiring board according to claim 1, wherein the gold layer is formed by electroless plating .

The palladium layer and the gold layer, a printed wiring board according to claim 1 by electroless plating is formed in two layers, characterized in Rukoto.

3. The printed wiring board according to claim 2, wherein the surface of the conductor circuit and via hole roughened by the etching has an average roughness (Ra) of 0.02 to 7 μm.