JP4864491B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4864491B2 JP4864491B2 JP2006058872A JP2006058872A JP4864491B2 JP 4864491 B2 JP4864491 B2 JP 4864491B2 JP 2006058872 A JP2006058872 A JP 2006058872A JP 2006058872 A JP2006058872 A JP 2006058872A JP 4864491 B2 JP4864491 B2 JP 4864491B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- film
- opening
- etching
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
本発明はT型電極を有する半導体装置、たとえばショットキ接合型の電界効果型トランジスタ(FET)を製造する半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device having a T-type electrode, for example, a semiconductor device for manufacturing a Schottky junction field effect transistor (FET).
従来のT型電極を有する電界効果型トランジスタを製造する半導体装置の製造方法を図6、図7により説明する。まず、図6(a)に示すように、基板1上に半導体結晶層(ショットキ障壁層)2を形成し、半導体結晶層2上にキャップ層3を形成し、キャップ層3上にSiO2膜4を形成する。つぎに、図6(b)に示すように、SiO2膜4上にSiN膜5を形成する。つぎに、図6(c)に示すように、SiN膜5上に開口部6aを有するレジスト6を形成する。つぎに、図6(d)に示すように、エッチングを等方的に進行させて、SiN膜5を除去したのち、エッチングを異方的に進行させて、SiO2膜4を除去して、SiO2膜4、SiN膜5にT型開口部を形成する。つぎに、図7(a)に示すように、レジスト6を除去する。つぎに、図7(b)に示すように、キャップ層3をリセスエッチングする。つぎに、図7(c)に示すように、SiO2膜4、SiN膜5のT型開口部にゲート電極すなわちT型電極7を形成する。
A conventional method for manufacturing a semiconductor device for manufacturing a field effect transistor having a T-type electrode will be described with reference to FIGS. First, as shown in FIG. 6A, a semiconductor crystal layer (Schottky barrier layer) 2 is formed on a
この半導体装置の製造方法においては、SiO2膜4、SiN膜5のT型開口部を介してキャップ層3のリセスエッチングを実施し、露出した半導体結晶層2に接触するようにT型電極7を形成することで、寄生容量の低減と寄生抵抗の低減とを両立させている。
しかし、このような半導体装置の製造方法においては、SiN膜5は比誘電率が高い(〜7.5)ため、ゲート微細化の際には寄生容量の寄与が相対的に大きくなり、電界効果型トランジスタの高周波性能の向上が阻害されてしまう。 However, in such a method for manufacturing a semiconductor device, since the SiN film 5 has a high relative dielectric constant (˜7.5), the contribution of parasitic capacitance becomes relatively large at the time of gate miniaturization, and the field effect Improvement of the high-frequency performance of the type transistor is hindered.
本発明は上述の課題を解決するためになされたもので、T型電極部の寄生容量を小さくすることができる半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device manufacturing method capable of reducing the parasitic capacitance of the T-type electrode portion.
この目的を達成するため、本発明においては、半導体層上に第1のSiO2膜を形成し、上記第1のSiO2膜上に上記第1のSiO2膜に比べて酸素欠損を生じている組成を有する第2のSiO2膜を形成し、上記第2のSiO2膜上に開口部を有するレジストを形成し、エッチングを異方的に進行させる第1の反応性イオンエッチングを行ない、上記レジストの上記開口部の直下の上記第2のSiO2膜、上記第1のSiO2膜を除去し、つぎにエッチングを等方的に進行させる第2の反応性イオンエッチングを行ない、上記第2のSiO2膜のエッチングを横方向に進行させることにより、上記第1、第2のSiO2膜にT型開口部を形成し、上記T型開口部にT型電極を形成する。 To this end, in the present invention, the first SiO 2 film is formed on the semiconductor layer, caused oxygen deficiency compared with the first SiO 2 film on the first SiO 2 film Forming a second SiO 2 film having a composition, forming a resist having an opening on the second SiO 2 film, and performing a first reactive ion etching that anisotropically proceeds, the second SiO 2 film directly under the opening of the resist, the removal of the first SiO 2 film, and then subjected to a second reactive ion etching to progress etching isotropically, the first Etching of the second SiO 2 film proceeds in the lateral direction, thereby forming a T-type opening in the first and second SiO 2 films and forming a T-type electrode in the T-type opening.
また、半導体層上に第1のSiO2膜を形成し、上記第1のSiO2膜上に上記第1のSiO2膜に比べて酸素欠損を生じている組成を有する第2のSiO2膜を形成し、上記第2のSiO2膜の上記開口部を有するレジストを形成し、エッチングを等方的に進行させる第3の反応性イオンエッチングを行ない、上記開口部の直下の第2のSiO2膜を除去するとともに、上記第2のSiO2膜のエッチングを横方向に進行させ、つぎにエッチングを異方的に進行させる第4の反応性イオンエッチングを行ない、上記開口部の直下の上記第1のSiO2膜を除去することにより、上記第1、第2のSiO2膜にT型開口部を形成し、上記T型開口部にT型電極を形成する。 Further, the first SiO 2 film is formed on the semiconductor layer, a second SiO 2 film having the composition resulting oxygen deficiency compared with the first SiO 2 film on the first SiO 2 film And forming a resist having the opening of the second SiO 2 film, performing a third reactive ion etching for isotropically proceeding etching, and performing a second SiO immediately below the opening. The two films are removed, the etching of the second SiO 2 film is performed in the lateral direction, and then the fourth reactive ion etching is performed in which the etching is anisotropically performed. by removing the first SiO 2 film, the first to form a T-shaped opening in the second SiO 2 film to form a T-shaped electrode in the T-shaped opening.
これらの場合、電界効果型トランジスタの半導体結晶層上に上記第1のSiO2膜を形成し、また上記T型開口部にゲート電極である上記T型電極を形成してもよい。 In these cases, the first SiO 2 film may be formed on the semiconductor crystal layer of the field effect transistor, and the T-type electrode as the gate electrode may be formed in the T-type opening.
また、電界効果型トランジスタの半導体結晶層上にキャップ層を形成し、上記キャップ層上に上記第1のSiO2膜を形成し、また上記第1、第2のSiO2膜に上記T型開口部を形成し、上記キャップ層をリセスエッチングしたのち、上記T型開口部にゲート電極である上記T型電極を形成してもよい。 Further, a cap layer is formed on the semiconductor crystal layer of the field effect transistor, the first SiO 2 film is formed on the cap layer, and the T-type opening is formed in the first and second SiO 2 films. After forming the portion and recess-etching the cap layer, the T-type electrode, which is a gate electrode, may be formed in the T-type opening.
本発明に係る半導体装置の製造方法においては、SiO2膜の比誘電率はSiN膜の比誘電率よりも小さいから、T型電極部の寄生容量を小さくすることができ、またT型電極を形成するために異なる種類の絶縁膜を形成する必要がない。 In the method for manufacturing a semiconductor device according to the present invention, since the relative dielectric constant of the SiO 2 film is smaller than the relative dielectric constant of the SiN film, the parasitic capacitance of the T-type electrode portion can be reduced, and There is no need to form different types of insulating films to form.
本発明に係るT型電極を有する電界効果型トランジスタを製造する半導体装置の製造方法を図1、図2により説明する。まず、図1(a)に示すように、基板11上に半導体層である半導体結晶層(ショットキ障壁層、キャリア供給層、チャネル層から構成される結晶層)12を形成し、半導体結晶層12上に膜厚が50nmの第1のSiO2膜13をスパッタ法により形成(堆積)し、連続して製膜条件(スパッタパワー、チャンバ内圧力など)を適宜変更してSiO2膜13上に膜厚が100nmの第2のSiO2膜14を形成(堆積)する。この結果、SiO2膜14はその組成において酸素欠損を生じており、SiO2膜14とSiO2膜13とは化学組成が異なり、反応性イオンエッチング(RIE)耐性が異なる。つぎに、図1(b)に示すように、SiO2膜14上にレジストを塗布し、フォトリソグラフィ法または電子線描画によりゲートパタンを転写し、開口部15aを有するレジスト15を形成する。このときのゲート長寸法を例えば50nmとする。つぎに、図1(c)に示すように、エッチングを異方的に(垂直方向に)進行させる第1の反応性イオンエッチングを行ない、開口部15aの直下のSiO2膜14、13を除去する。つぎに、図2(a)に示すように、エッチングガスおよびチャンバ内圧力を変更して、エッチングを等方的に(横方向に)進行させる第2の反応性イオンエッチングを行ない、SiO2膜14のエッチングを横方向に進行させる。すなわち、SiO2膜14の反応性イオンエッチング耐性とSiO2膜13の反応性イオンエッチング耐性とが異なることを利用することにより、SiO2膜13のエッチングを進行させずに、SiO2膜14のエッチングを横方向に進行させて、SiO2膜13、14にT型開口部を形成する。つぎに、図2(b)に示すように、レジスト15を除去する。つぎに、図2(c)に示すように、SiO2膜13、14のT型開口部に例えば蒸着、リフトオフ法により金属からなるゲート電極すなわちT型電極16を形成する。
A method of manufacturing a semiconductor device for manufacturing a field effect transistor having a T-type electrode according to the present invention will be described with reference to FIGS. First, as shown in FIG. 1A, a semiconductor crystal layer (crystal layer composed of a Schottky barrier layer, a carrier supply layer, and a channel layer) 12 which is a semiconductor layer is formed on a
この半導体装置の製造方法においては、SiO2膜13上にSiO2膜14を形成しており、SiO2膜の比誘電率は約4であり、SiN膜の比誘電率の半分程度の値であることから、T型電極16部の寄生容量を小さくすることができ、ゲート微細化の際にも寄生容量の寄与が大きくなることがないので、電界効果型トランジスタの高周波性能の向上が阻害されることがない。また、T型電極16を形成するためにSiO2膜13とSiO2膜14とを形成しており、異なる種類の絶縁膜を形成する必要がないから、製造に必要な装置の削減、製造時間の短縮を簡便に実現することができる。また、T型電極16をゲート電極として用いることで、寄生容量低減と寄生抵抗低減との両立が可能なゲート電極を得ることができ、微細化された電界効果型トランジスタの特性向上を図ることができる。
In this semiconductor device manufacturing method, the SiO 2
つぎに、本発明に係る他のT型電極を有する電界効果型トランジスタを製造する半導体装置の製造方法を図3により説明する。まず、図1(a)で説明した工程を行なったのち、図3(a)に示すように、SiO2膜14上に開口部15aを有するレジスト15を形成する。つぎに、図3(b)に示すように、エッチングを等方的に進行させる第3の反応性イオンエッチングを行ない、開口部15aの直下のSiO2膜14を除去するとともに、SiO2膜14のエッチングを横方向に進行させる。つぎに、図3(c)に示すように、エッチングガスおよびチャンバ内圧力を変更して、エッチングを異方的に進行させる第4の反応性イオンエッチングを行ない、開口部15aの直下のSiO2膜13を除去することにより、SiO2膜13、14にT型開口部を形成する。つぎに、図2(b)、(c)で説明した工程を行なう。
Next, a method for manufacturing a semiconductor device for manufacturing a field effect transistor having another T-type electrode according to the present invention will be described with reference to FIG. First, after performing the process described in FIG. 1A, a
つぎに、本発明に係る他のT型電極を有する電界効果型トランジスタを製造する半導体装置の製造方法を図4、図5により説明する。まず、図4(a)に示すように、基板11上に半導体結晶層12を形成し、半導体結晶層12上にキャップ層21を形成し、キャップ層21上(半導体結晶層12上)にSiO2膜13を形成し、SiO2膜13上にSiO2膜14を形成する。つぎに、図4(b)に示すように、SiO2膜14上に開口部15aを有するレジスト15を形成する。つぎに、図4(c)に示すように、エッチングを異方的に進行させる第3の反応性イオンエッチングを行ない、開口部15aの直下のSiO2膜14、13膜を除去する。つぎに、図5(a)に示すように、エッチングガスおよびチャンバ内圧力を変更して、エッチングを等方的に進行させる第4の反応性イオンエッチングを行ない、SiO2膜14のエッチングを横方向に進行させることにより、SiO2膜13、14にT型開口部を形成する。つぎに、図5(b)に示すように、レジスト15を除去したのち、キャップ層21をリセスエッチングする。つぎに、図5(c)に示すように、SiO2膜13、14のT型開口部に露出した半導体結晶層12に接触するようにT型電極16を形成する。
Next, a method of manufacturing a semiconductor device for manufacturing a field effect transistor having another T-type electrode according to the present invention will be described with reference to FIGS. First, as shown in FIG. 4A, the
なお、上述実施の形態においては、ゲート長を50nmとした場合について説明したが、ゲート長に依らず、寄生容量の寄与は一定であることから、ゲート長を短縮すればするほど、本発明の効果はより顕著になるので、ゲート長を200nm以下にするのが望ましい。また、第1、第2のSiO2膜の厚みについては、T型電極用の金属の開口部の埋め込み状況がゲート長とのアスペクト比に依存することを勘案すると、可能な限り薄くすることが望ましいが、薄くなると寄生容量の増大を招くことから、電極埋め込み技術の許す限り厚くすることが素子性能向上の観点から要求される。実際のT型電極用の金属の開口部への埋め込みを考慮すると、第1のSiO2膜の膜厚はゲート長と同程度、第2のSiO2膜の膜厚はゲート長の3倍程度の膜厚とすることが望ましい。また、上述実施の形態においては、レジスト15を除去したのち、キャップ層21をリセスエッチングしたが、キャップ層21をリセスエッチングしたのち、レジスト15を除去してもよい。
In the above-described embodiment, the case where the gate length is 50 nm has been described. However, the contribution of the parasitic capacitance is constant regardless of the gate length, so that the shorter the gate length, the more the present invention. Since the effect becomes more remarkable, it is desirable that the gate length be 200 nm or less. In addition, the thickness of the first and second SiO 2 films can be made as thin as possible considering that the filling state of the opening of the metal for the T-type electrode depends on the aspect ratio with the gate length. Although it is desirable, since the parasitic capacitance increases when the thickness is reduced, the thickness is required to be as thick as the electrode embedding technique allows, from the viewpoint of improving the device performance. Considering the actual filling of the metal for the T-type electrode into the opening, the thickness of the first SiO 2 film is about the same as the gate length, and the thickness of the second SiO 2 film is about three times the gate length. It is desirable to set it as the film thickness. In the above-described embodiment, the
11…基板
12…半導体結晶層
13…第1のSiO2膜
14…第2のSiO2膜
15…レジスト
15a…開口部
16…T型電極
21…キャップ層
11 ...
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058872A JP4864491B2 (en) | 2006-03-06 | 2006-03-06 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058872A JP4864491B2 (en) | 2006-03-06 | 2006-03-06 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007242652A JP2007242652A (en) | 2007-09-20 |
JP4864491B2 true JP4864491B2 (en) | 2012-02-01 |
Family
ID=38587946
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058872A Expired - Fee Related JP4864491B2 (en) | 2006-03-06 | 2006-03-06 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4864491B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6169175A (en) * | 1984-09-12 | 1986-04-09 | Nec Corp | Manufacture of semiconductor device |
JPS63137481A (en) * | 1986-11-28 | 1988-06-09 | Nec Corp | Manufacture of semiconductor device |
JPH09330937A (en) * | 1996-06-07 | 1997-12-22 | Fujitsu Ltd | Semiconductor device and its manufacture |
JPH10270555A (en) * | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | Semiconductor device and manufacture thereof |
-
2006
- 2006-03-06 JP JP2006058872A patent/JP4864491B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007242652A (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1272856C (en) | Field effect transistor with stressed channel and producing method thereof | |
US20100327412A1 (en) | Method of semiconductor manufacturing for small features | |
US7060568B2 (en) | Using different gate dielectrics with NMOS and PMOS transistors of a complementary metal oxide semiconductor integrated circuit | |
JP2011233894A (en) | Semiconductor device and method of manufacturing the same | |
TWI620250B (en) | Trench sidewall protection for selective epitaxial semiconductor material formation | |
CN107039335B (en) | The forming method of semiconductor structure | |
CN107731737A (en) | The forming method of semiconductor structure | |
TWI397128B (en) | Method of making a planar double-gated transistor | |
TW201539553A (en) | Method of forming contact structure of gate structure | |
CN101339902B (en) | high-voltage semiconductor device and method of fabricating semiconductor high-voltage device | |
KR100299386B1 (en) | Gate electrode formation method of semiconductor device | |
US20140203360A1 (en) | Reducing contact resistance by direct self-assembling | |
JP4864491B2 (en) | Manufacturing method of semiconductor device | |
CN107968053B (en) | Semiconductor device and method of forming the same | |
JP2011096788A (en) | Method of manufacturing semiconductor device | |
JP2011119437A (en) | Method of dry-etching insulating film on molybdenum-based metal film, and method of manufacturing thin-film transistor panel | |
TW201631749A (en) | Thin film transistor substrate and display panel comprising the same | |
US20230049320A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
TWI679699B (en) | Manufacturing method of semiconductor device | |
CN112750702B (en) | Method for forming semiconductor device | |
KR100596802B1 (en) | Method of manufacturing semiconductor device | |
US20230369064A1 (en) | Pre-etch treatment for metal etch | |
US20230223297A1 (en) | Semiconductor structure having fins | |
KR101055388B1 (en) | Manufacturing Method of Semiconductor Device | |
CN108054103B (en) | Display substrate, manufacturing method thereof and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080124 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090520 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141118 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |