JP4856343B2 - ２重位相プロービング信号を用いたｐｃｍモデムシステムにおけるサンプリング位相の調整のための方法および装置 - Google Patents

Description

【０００１】
（発明の分野）
本発明は電気通信分野に関し、より詳細にはＰＣＭモデムシステムにおけるサンプリング位相を最適化するための方法および装置に関する。
【０００２】
（発明の背景）
ＰＣＭモデム接続のようなＩＴＵ標準のＶ．９２を使用してＰＳＴＮすなわち一般加入電話網の上流方向に高速データ送信を行うには、アナログ式のモデム発信器において前置等化器を使用してローカルループチャネルの歪みを補償する必要がある。ＣＯすなわち電話交換局において受信されるＡ／Ｄ量子化器に対するシンボルストリームの部分的なサンプリング位相のオフセットは、サンプリング・レートがナイキスト・レートを下回る場合、前置等化器の性能に多大な影響を及ぼすことが知られている。この影響は、過大な帯域幅を有する受信アナログ信号を処理するシンボルで離間した前置等化器において大きい。ネットワークサンプリング・レートは８ｋＨｚに固定されているため、ＰＣＭ上流変調方式を採用したネットワーク上で動作するデジタルモデムはこの範疇に属するものである。
【０００３】
用いられる特定の等化方法、変調方式のすべてのものについて、そのアナログモデムのどの部分シンボル位相のオフセットにおいて最も高い性能が得られるかを、実験や分析を通じて求めることが可能である。受信信号の初期位相は、アナログモデムおよびループチャネルのランダムな呼タイミングによって決まるため、デジタルモデムは量子化器のサンプリング位相を受信信号に対して調整することが可能なものであることが望ましい。
【０００４】
しかしながら、デジタルモデムが接続されるコーデックはそのデジタルモデムから隔離しており、その制御下にはない。すなわち、デジタルモデムでは上流の量子化器のサンプリング位相をコーデックにて調整することは不可能である。したがって、発信信号が最適な瞬間にコーデックを瞬断するようにデジタルモデムにてアナログモデムに発信信号の位相を調整させるような方法が必要とされている。
【０００５】
更なる背景技術として、一般的なＰＣＭモデムシステムの場合には、アナログリンクを介してＣＯすなわち電話交換局に接続されるアナログモデムが存在し、電話交換局においてアナログ信号は量子化されてデジタルモデムに結合される。このアナログモデムにおいて、デジタル／アナログ変換器を用いて変換される受信デジタルデータストリームをアナログ信号に変換し、このアナログ信号はハイブリッド回路を介してローカル・アナログ・ループに結合される。ローカル・アナログ・ループのノードは、コーデックならびにより重要な要素としてアナログ／デジタル変換器およびデジタル／アナログ変換器の双方を有する量子化器を備えた電話交換局に接続され、これらの変換器を利用してデジタルネットワークをアナログ・ループに接続する。
【０００６】
Ｊ．Ｅ．マゾ（Ｍａｚｏ）による論文、「無限量子化器のための最適タイミング位相」（Optimum Timing Phase for an Infinite Equalizer, The Bell System Technical Journal, vol. 54, no. 1, January 1975 ）には、デジタルデータストリームまたは通信の位相を最適化するためのシステムが記載されている。ここで位相とはサンプルの位相を指すものである。この初期の論文では、デジタル等化器を利用して受信データ波の一連のサンプルを合成し、該等化器をシンボル間の干渉およびノイズの効果を低減するために使用していた。
【０００７】
このＪ．Ｅ．マゾによる初期の研究によれば、サンプリング間隔の基準となるサンプルポイントの位相は、受信されるアナログストリームをデジタルに変換するために用いられるアナログ／デジタル変換器を動作させる受信器のクロック位相を調整することによって受信器にて調整される。この論文に述べられるように、サンプリングポイントに対する異なる位相毎に通信システムの性能は異なる。Ｊ．Ｅ．マゾは、周波数スペクトル全体を観察することにより最適なサンプリング位相を見出し、これを算出する方法について述べている。
【０００８】
こうした最適化技術は、ＰＣＭモデムシステムの受信器、より重要にはアナログ／デジタル変換器を動作させるクロックにて該Ａ／Ｄ変換器の制御が可能である場合に有用であるが、アナログ／デジタル変換器はＣＯすなわち電話交換局に配置されている。周知のようにＣＯは、アナログ／デジタル変換器からの通信の最終的な終端点であるデジタルモデムから遠く離れた地点にある。したがってＣＯのクロック周波数およびクロックの位相を遠隔地点から設定することは不可能であり、チャネル性能を最適化するためのＪ．Ｅ．マゾによる最適化システムを利用する可能性は限定されていた。
【０００９】
ＰＣＭモデムシステムにおいて、性能を向上させるべくＣＯにてクロック周波数および位相の調整が可能であること、また、チャネル干渉およびノイズについてシステムを最適化すべくアナログモデムにてサンプリング位相の調整が可能であることが求められている点は明らかである。
【００１０】
（発明の概要）
本発明が対象とするシステムにおいて、初期のトレーニングシークエンスの際に、デジタルモデムによりアナログモデムにおいてサンプリング位相を調整することを可能とする方法が提供される。これによりデータモードにおいて使用される前置等化器の性能が向上し、ひいてはエラー率および／または接続速度の向上につながる。
【００１１】
一般的にこの方法は以下の工程により説明される。先ず、アナログモデムにおいて発信器周波数をネットワーククロックにロックするために何らかのループバックタイミングを用いることが必要である。この周波数ロックが行われた後、デジタルモデムはアナログモデムにより発信された既知の２重位相アナログプロービング信号である受信量子化サンプルを用いて位相推定値を計算することが可能である。この推定値を最適値と比較してサンプリング位相遅延を計算する。サンプリング位相遅延はアナログモデムにおいて使用される場合、部分サンプリング位相オフセットをＣＯにおける最適値にシフトさせる。この位相遅延は１シンボル・ボー（１／８０００秒）を単位として（０，１）の間の値のみを取る必要がある。
【００１２】
このデジタルモデムはトレーニングの際に他のパラメータをアナログモデムに送信するのと同じ要領で必要な遅延を符号化する。デジタルモデムによる必要な遅延の発信およびアナログモデムによるこの遅延の符号化の後、アナログモデムは入力データストリームを必要な遅延だけ遅らせる。これはコーデックのハードウェア調整を通じて、また補間などのソフトウェア的方法を通じて行うことが可能である。この調整の後、受信アナログ信号は、デジタルモデムに要求される位相で電話交換局においてネットワークコーデックを瞬断する。
【００１３】
アナログモデムではネットワーククロックに基づく何らかのループバックタイミングを用いることが必要であるため、Ｆ．リン（Ｌｉｎｇ）により米国特許第５，１９９，０４６号に述べられるようなシステムを使用することが可能である。この位相の調整は接続の全体を通じて維持される。次に適当な遅延を如何に生成するかについて述べる。
【００１４】
アナログモデムにおいてデジタル／アナログ変換器を駆動するクロックの位相ならびに周波数を調整できることが望ましいが、好ましい一実施形態ではデジタル／アナログ変換器に先立ってデジタルデータストリームを補間することによって位相遅延を実現している。
【００１５】
補間にどのようなサンプリング位相調整を用いるかは、通信チャネルの検出をある程度要する。本発明では最適サンプリング位相遅延は、アナログモデムからデジタルモデムに伝送される２重位相プロービング信号を利用することでデジタルモデムにおいて求められる。一実施形態では、４ｋＨｚのプロービング信号の２つの位相間の位相差は、１シンボル・ボー（１／８０００秒）を単位として、１／２に相当するπ／２に設定される。すなわち、第２の発信位相φ_２は第１の発信位相φ_１からπ／２を差し引くことによって求められる。この位相間の関係は受信器において維持される。したがってデジタルモデムにおける第２の受信位相φ_Ｂは第１の受信位相φ_Ａからπ／２を差し引いたものに等しい。
【００１６】
受信器において、φ_Ａは第２の位相を有する受信信号に対する第１の位相を有する受信信号の比の合計の逆正接として下記のように導出される。
φ_Ａ＝ａｒｃｔａｎ １／ＮΣ（−Ｓ_１（ｎ）／Ｓ_２（ｎ））
上式はサンプリングクロックがプロービングトーンの２倍でありかつ位相差がπ／２である場合に成り立つ。
【００１７】
動作時にはプロービング信号は第１の位相を有する第１の部分と第２の位相を有する第２の部分の２つの部分に分けて伝送される。両方の位相を有する受信信号はφ_Ａを検出する位相検出器によって回収、使用される。一実施形態においてプロービング信号の第１および第２の部分は８ｋＨｚのネットワーククロックレートにてサンプリングされる。
【００１８】
サンプリング・レートが８ｋＨｚである場合、一実施形態においてプロービング信号は４ｋＨｚに設定される。プロービング信号のコーデックにて受信される位相φ_Ａはデジタルモデムにて検出されて最適サンプリング位相が計算される。最適サンプリング位相は、ＣＯにおいて０またはπの部分サンプリング位相オフセットを生ずる位相である。これにより、４ｋＨｚトーンの最大振幅ひいてはシステムの最適性能が与えられる。
【００１９】
かくして一実施形態では、アナログモデム発信器は最初に位相φ_１を有する４ｋＨｚトーンを送信し、次いで位相φ_２の第２の送信が行われる。ただし、φ_２＝φ_１−π／２とする。
【００２０】
４ｋＨｚトーンが非常に重要であるのは、受信側、更に重要にはＣＯにおいて、アナログ／デジタル変換器のサンプリング周波数がナイキスト・レートを下回るためにデジタル信号が最初の信号が折り返されたものとなることによる。
【００２１】
アナログ／デジタル変換器の後、隣り合う波形のスカートであるＰ１およびＰ２に基づく信号の成分すなわち部分同士は部分的サンプリング位相オフセットの位相に応じて加え合わされるかもしくは差し引かれるが、この効果はエイリアシングと呼ばれる。これら２つの成分が加え合わされる場合に高い性能が得られる。Ｐ１とＰ２とを４ｋＨｚにおいて構成的に加え合わせることにより、Ｐ１およびＰ２は他の周波数においてそれぞれ加え合わされる可能性が高くなる。重要な点は、これら２つの成分Ｐ１およびＰ２が加え合わされる最適位相オフセットを選択することである。
【００２２】
理解されるように、プロービング信号の周波数を４ｋＨｚに選択し、２つのトーン部分の位相の位相差をπ／２に設定することにより、第２の位相を有する受信信号に対する第１の位相を有する受信信号の比からアナログ側の端点において挿入されるのに適当な遅延が得られることが示される。これは、Ｓ_１（ｎ）＝Ａｃｏｓ（πｎ＋φ_Ａ）＝Ａ（−１）^ｎｃｏｓφ_Ａ、Ｓ_２（ｎ）＝Ａｃｏｓ（πｎ＋φ_Ｂ）＝−Ａ（−１）^ｎｓｉｎφ_Ａとして一実施形態では次に示されるものである。
【００２３】
φ_Ａ＝ａｒｃｔａｎ（−Ｓ_１（ｎ）／Ｓ_２（ｎ））
より正確な推定値を得るため、多数のサンプルについてＳ（ｎ）の比の平均をとることにより次を得る。
φ_Ａ＝ａｒｃｔａｎ １／Ｎ Σ（−Ｓ_１（ｎ）／Ｓ_２（ｎ））
ここで、Ｎは位相φ_Ａを推定するために用いた受信信号サンプルの数である。
【００２４】
デジタルモデムにおけるφ_Ａの検出により、受信信号の新たな位相を最適値である０もしくはπとするためにアナログモデムによって挿入されなければならない最適遅延を計算することが可能である。適当な遅延を挿入することにより、Ｐ１およびＰ２の２成分が差し引かれるのではなく加え合わされるようにアナログ側にてサンプリング位相を設定し、これにより最適性能が得られる。上記式より、発信器が現時点でφ_２位相で発信しているものと仮定すると、最適遅延は次式で表されることが示される。
【００２５】
Ｄ＝（２π−φ_Ｂ）（２π）ｍｏｄ１＝（２π＋π／２−φ_Ａ）／（２π）ｍｏｄ１
以上まとめると、ＰＣＭモデムシステムにおいて、上流のデータ速度を最大化する部分サンプリング位相オフセットを最適化するための方法および装置は、起動時に生成する２以上の異なる位相を有するアナログモデムからのプロービング信号を利用する。このプロービング信号は最適サンプリング位相が計算されるデジタルモデムにおいて検出される。この後、最適遅延が計算され、アナログモデムに送り返され、ここで受信データシンボルがこの量だけ遅らせられる。これにより、部分サンプリング位相オフセットは電話交換局の量子化器において最適化される。
【００２６】
より詳細には、起動時に、位相差が既知である２つの異なる位相を有するプロービング信号を発信することによって、２つの受信信号の比から最適サンプリング位相が求められる。一実施形態において、最適なサンプリング位相の遅延は、受信プロービング信号の２つの部分の比の逆正接である。この逆正接は受信された信号部分を測定することにより計算され、アナログモデムに送り返される最適サンプリング位相遅延の補正を指定するために用いられる。
【００２７】
２位相の４ｋＨｚトーンの使用により、適正なサンプリング位相遅延が挿入される場合、サンプリング点におけるこれらの成分は相加的となる。計算されたサンプリング位相遅延は相加的であるため、アナログモデムに適用された場合、発信信号が電話交換局に達する際に部分サンプリング位相のオフセットを最適化する。これにより４ｋＨｚトーンの最大振幅が生じ、システムが最適性能に設定されたことが示される。
【００２８】
（詳細な説明）
図１を参照すると、一般的なＰＣＭモデムシステム１０は、アナログモデム１２およびデジタルモデム１４を有する。上流方向においてアナログモデムはハイブリッド回路１６を介してローカル・アナログ・ループ１８に接続される。ローカル・アナログ・ループ１８は電話交換局２２のハイブリッド回路２０を介してアナログ／デジタル変換器２４に接続されて、アナログ／デジタル変換器２４はデジタルモデム１４に接続されている。電話交換局には更に、下流の伝送路にデジタル／アナログ変換器２６が配され、アナログ／デジタル変換器およびデジタル／アナログ変換器の双方によって利用されるクロック２８を有する。アナログ／デジタル変換器２４が等化器として機能する点は理解されよう。クロック２８はネットワークタイミング周波数であるｆ_０＝８ｋＨｚに設定されている。
【００２９】
デジタルデータ３０が前置等化器システムによって発生する。アナログモデム１２はデジタルデータ３０をデジタル／アナログ変換器３２を利用してアナログストリームに変換する。デジタル／アナログ変換器３２はアナログモデム内部のクロック３４を介してクロックされる。クロック３４は、ループバックタイミング技術により８ｋＨｚに設定されるようにネットワークタイミングにロックされている。ネットワークタイミングは、アナログ／デジタル変換器３６、および／または、ユニット４０においてクロック３４をネットワークタイミングにロックするために用いられるタイミング検出器３８に接続された下流の受信器を利用してアナログモデムにおいて検出される。
【００３０】
このようなＰＣＭモデムシステムは、デジタルデータ３０のサンプリング・レートがナイキスト・レートを上回る場合に充分に動作するが、モデム発信器の複雑さを低減するうえでデータ３０のレートしたがってＤ／Ａ変換器３２のレートが、例えば８ｋＨｚのナイキスト・レートを下回る場合には、安定した通信の確保のためにモデムの速度を低減させなければならない。この損失データはサンプリング位相に応じて変化するチャネル特性に一部よるものである。
【００３１】
Ｊ．Ｅ．マゾにより上記論文に述べられるように、位相がサンプルの位相を意味するものとして、デジタルデータストリームまたは送信の位相を最適化するためのシステムを構築することが可能である。Ｊ．Ｅ．マゾにより想定されたこのシステムでは、発信器４０が、デジタル／アナログ変換器４２により変換されると共にチャネル４６を介して受信器４８に結合されるデジタルデータストリームを受け容れる。
【００３２】
受信器４８はチャネル４６に接続されたアナログ／デジタル変換器５０を用いて入力アナログ信号をデジタル信号に変換する。Ａ／Ｄ変換器５０の出力は等化器５２、更に閾値要素５４に接続される。閾値要素の出力は復元されたデジタルデータストリームである。
【００３３】
認識されるように、システムの最適性能を与えるため、アナログ／デジタル変換器５０によって与えられるサンプリングは、クロック５６により制御され、参照符号５８に示されるようにサンプリング位相のオフセットが調整される。上記論文によれば、周波数スペクトルの全体が分析され、符号５８にてクロック５６を調整するための最適な位相オフセットの調整が行われる。
【００３４】
次に図２Ｂを参照する。アナログ波形６０が時刻Ｔ_１、２Ｔ_１、３Ｔ_１にてサンプリングされており、サンプリング間隔Ｔ_１はナイキスト周波数の逆数として定義されるナイキスト間隔よりも大きい。定義より、サンプル位相φは０と実際のサンプルパルスの先端との間の時差である。この場合では、サンプリング・レートがナイキスト・レートを下回っているため、サンプリング位相が極めて重要である。
【００３５】
上述したように、デジタルモデムは電話交換局から遠隔地点にあり、そのために量子化器の一部を構成する電話交換局のアナログ／デジタル変換器の制御を行えないことにより図２Ａに示した方式は実用的とはいえない。したがって問題は如何にしてサンプリング位相のオフセットを調整するかという点である。
【００３６】
電話交換局に到達するアナログ信号の最適なサンプリング位相を与えるため、本例のシステムでは、アナログモデムによってプロービング信号が発生される。一実施形態においてこのプロービング信号は２つの部分を有する４ｋＨｚの純音である。一実施形態においてこれら２つの部分間の位相シフトはπ／２である。この２重位相信号はアナログモデムの参照符号６６にて発生され、トーンはデジタル／アナログ変換器３２とハイブリッド回路１６との間に注入される。
【００３７】
電話交換局に到達する信号の最適部分位相オフセットが０もしくはπとなるように補間器６８によりデータストリーム３０に挿入される位相遅延を算出するため、デジタルモデムにおいてこの２重位相プロービング信号を用いる。
【００３８】
要するに、アナログ／デジタル変換器３２の手前で導入されるデータストリームの遅延によって、電話交換局におけるクロック２８の位相の変化をシミュレートすることが可能となり、これにより量子化器によるサンプリングが最適化される。
【００３９】
一実施形態においては、このプロービング信号はＰＣＭモデムシステムのトレーニング・フェーズにおいて使用され、起動モードの少なくとも初期において発信される。入力されるプロービング信号はアナログフォーマットからデジタルフォーマットに変換され、デジタルモデムに配された位相検出器７０に結合される。２重位相プロービング信号の部分の内、一方の検出位相は最適サンプリング位相値を計算するために参照符号７２にて利用され、最適サンプリング位相値は参照符号７４にて適当な遅延を計算するために利用される。この遅延は、上流方向にて最適サンプリング位相オフセットを与えることによりチャネル変位を補正すべくデータストリーム３０に挿入されるものである。
【００４０】
デジタルモデムから発信された遅延は、アナログモデムの参照符号７６にて検出され、ユニット７８が補間器６８を駆動することにより一定の遅延を挿入してサンプリング位相をデジタルモデムにて指定された量だけ変化させる。この際、電話交換局に到達するアナログ信号の部分サンプリング位相オフセットが０もしくはπに調整されることによりシステムは最適化される。
【００４１】
プロービング信号に関し、図４Ａに示されるように、波形８０および８２はπ／２だけオフセットしたφ_１およびφ_２を示す。図４Ｂに示されるようにφ_１の位相を有する波形８０はφ_２の位相を有する波形８２よりも先に連続的に送信される。
【００４２】
一実施形態においては、プロービング信号は４ｋＨｚの純音であり、その重要性は、ナイキスト・レート以下のサンプリングによって生じるエイリアシングに関するものであって、以下のようなものである。
【００４３】
図５Ａを参照すると、波形８４は電話交換局においてアナログ／デジタル変換に先立って受信されるトーンを示している。波形８４の部分８６は４ｋＨｚの周波数点を超えた部分であり、斜線領域８８にて示される、過剰帯域幅として知られるスカートを形成する。８ｋＨｚのサンプリング・レートでは、４ｋＨｚのトーンによって生ずる過剰帯域幅は比較的小さい。
【００４４】
図５Ｂを参照すると、波形９０、９０’、および９０”はアナログ／デジタル変換の結果であり、エイリアシングによる成分すなわち部分であるＰ_１およびＰ_２が存在している。これらの成分が相加的である場合に高い性能が得られる点は認識されよう。アナログ／デジタル変換の後、隣り合う波形であるＰ１およびＰ２のスカートに基づく信号の成分すなわち部分同士は部分的サンプリング位相オフセットの位相に応じて加え合わされるかもしくは差し引かれるが、この効果はエイリアシングと呼ばれる。これらの成分が加え合わされる場合に高い性能が得られる。Ｐ１とＰ２とを４ｋＨｚにおいて構成的に加え合わせることにより、Ｐ１およびＰ２は他の周波数においてそれぞれ加え合わされる可能性が高くなる。重要な点は、これら２つの成分Ｐ１およびＰ２が加え合わされる最適位相オフセットを選択することである。
【００４５】
そのためには、４ｋＨｚトーンの２つの部分の位相をデジタルモデムにて検出する。デジタルモデムにてプロービング信号の位相を検出した後には、電話交換局において最適なサンプリング位相オフセットを与えるサンプリング位相オフセットひいては高い性能の理由である４ｋＨｚトーンの最大振幅を計算することが可能である。
【００４６】
次に図６を参照すると、参照符号９２にて示されるプロービング信号の第１のφ_１部分が検出されている。この部分は参照符号９４にて示されるように８ｋＨｚでサンプリングされており、参照符号９６にて示されるφ_Ａの検出位相を生ずる。同様に、位相φ_２を有するプロービング信号の第２の部分９８は参照符号１００にてサンプリングされて参照符号１０２にて示されるように第２のサンプルすなわちφ_Ｂの検出位相を生ずる。図６の式から分かるように検出位相は次のようなものである。
【００４７】
φ_Ａ＝ａｒｃｔａｎ（−Ｓ_１（ｎ）／Ｓ_２（ｎ））
φ_Ａより、発信器が現時点でφ_２にあるものとして、φ_Ｂを０に等しくするためにアナログモデムによって挿入しなければならない最適な遅延を計算することが可能である。そのためには、部分的サンプリングオフセットが０またはπとなるように遅延を挿入する。本実施形態において挿入される遅延Ｄは（２π＋π／２−φ_Ａ）／）（２π）ｍｏｄ１である。
【００４８】
図７は４ｋＨｚにおいて２つの異なる位相を有するプロービング信号の一例を示したものである。信号Ｓ１およびＳ２は、Ａが特定の出力制限を満たすように選択されるものとして、｛Ａ ０ Ａ −Ａ ０ −Ａ｝の繰り返しである。プロービング信号は１．３ｋＨｚと４ｋＨｚの２つの周波数項からなる。１．３ｋＨｚトーンは最適位相を見付けるために使用するためのものではなく、４ｋＨｚにおいてチャネル応答に深いヌルがある場合にも一定の出力を維持するためのものである。Ｓ１’が加えられることにより、受信器による一方の位相と他方の位相、すなわちＳ１とＳ２との間の境界の検出が可能となる。Ｓ１’とＳ２との間にはＳ１とＳ２との間にπ／２の位相差を与える０．５Ｔの間隔がある。これは実際には何らの信号成分をも有さない間隔であってよく、あるいはＳ１’が間隔を埋めるように延長されてもよい。受信器においては、Ｓ１およびＳ２の４ｋＨｚ成分を用いて最適位相を検出する。この計算をより正確に行うため、Ｓ１’およびＳ２’をＳ１およびＳ２と共に用いることも可能である。更に、１．３ｋＨｚ成分は受信器にて容易に取り除くことが可能であるので、４ｋＨｚトーンのみを用いて最適位相が計算される。
【００４９】
以上、本発明の実施形態、本発明になされる改変ならびに変更について幾つか述べたが、当業者であれば上記の記載はあくまで例示にすぎず、本発明を限定しない点は明白であろう。多くの改変および他の実施形態が当業者の想到する範囲に属し、特許請求の範囲ならびにその均等物によってのみ限定される本発明の範囲に包含されるものとする。
【図面の簡単な説明】
【図１】電話交換局のクロックが８ｋＨｚのネットワーククロックにロックされ、アナログモデムのクロックも同様にネットワーククロックにロックされ、電話交換局の量子化器における信号のサンプリング位相オフセットが上流のデータ速度に直接的に影響する、一般的なＰＣＭモデムシステムのブロック図。
【図２Ａ】発信側のデジタルデータがサンプリングされ、通信チャネルを通じてアナログ／デジタル変換器を有する受信器に送信されるアナログ信号に変換され、アナログ／デジタル変換器に用いられるクロックの位相が受信アナログ信号の最適サンプリングを与えるうえで適切な方法で調整されるシナリオを示すブロック図。
【図２Ｂ】図２Ａの受信器に到達するアナログ信号の部分サンプリング位相オフセットを説明した波形図。
【図３】電話交換局におけるサンプリング位相オフセットが最適化されるよう、入力データストリームを遅らせてサンプリング位相を変化させるためにアナログモデムに送り返される遅延の計算を可能とするためのプロービング純音の伝送を説明した本システムのブロック図。
【図４Ａ】プロービング信号の２つの部分間のπ／２位相シフトを示す波形図。
【図４Ｂ】部分に分けられたプロービング信号を示す波形図。
【図５Ａ】過大帯域幅を説明した、電話交換局に到達したアナログ信号の振幅と周波数の関係を示すグラフ。
【図５Ｂ】エイリアシングを説明した、電話交換局におけるサンプリングされたアナログ信号の振幅と周波数の関係を示すグラフ。
【図６】プロービング信号の２つの部分の位相の検出を示すダイアグラム。部分に分けられたプロービング信号の一方の検出位相より、サンプル位相オフセットを調整するために挿入される遅延が計算される。
【図７】本発明の別の一実施形態を示す略図。

Claims (2)

1. 入力データストリームが結合されるとともにアナログ・ループおよび電話交換局を通じてデジタルモデムに結合されたアナログモデムを有するＰＣＭモデムシステムにおいて、上流のデータ速度を最大化するためにアナログモデムからデジタルモデムへと上流方向に部分サンプリング位相オフセットを最適化するための方法であって、
   純音の少なくとも２つの異なる位相を有するプロービング信号を生成する工程と、
   前記プロービング信号を上流方向に送信する工程と、
   プロービング信号の位相の少なくとも１つを測定する工程と、
   プロービング信号の位相の少なくとも１つの位相を測定することから導出される、電話交換局にて最適位相オフセットを与えるうえで必要な入力データストリームの遅延量を表す信号をアナログモデムへと送り返す工程と、
   導出された前記遅延量だけ入力データストリームを遅らせる工程とからなる方法。
2. アナログモデムとデジタルモデムとの間の量子化器において上流方向のアナログ／デジタル変換器に用いられるサンプリングクロックを制御し得ないＰＣＭモデムシステムにおいて、アナログモデムからデジタルモデムへと上流方向に信号の部分位相オフセットを最適化するための方法であって、
   アナログモデムからデジタルモデムへと多位相プロービング信号を送信する工程と、
   前記多位相プロービング信号の位相の１つをデジタルモデムにおいて検出する工程と、
   アナログ／デジタル変換器における部分位相オフセットが最適化され、これにより上流のデータ速度が最適化されるように、アナログモデムにおいて該アナログモデムから発信される信号を調整するために適用される調整値を前記検出位相から導出する工程とからなる方法。

Images