JP4854121B2

JP4854121B2 - IIC bus control circuit

Info

Publication number: JP4854121B2
Application number: JP2001064652A
Authority: JP
Inventors: 修田畑; 憲一中島
Original assignee: On Semiconductor Trading Ltd
Current assignee: On Semiconductor Trading Ltd
Priority date: 2001-03-08
Filing date: 2001-03-08
Publication date: 2012-01-18
Anticipated expiration: 2021-03-08
Also published as: JP2002268957A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＩＣデバイスに内蔵され、ホストコンピュータに対するＩＩＣバス・インターフェースを提供するＩＩＣバス制御回路に関する。
【０００２】
【従来の技術】
従来より、テレビジョンやオーディオ機器等に、ＩＩＣデバイスが用いられている。図２に示すようにマイクロコンピュータ１０から出力されるシリアルデータ信号はＩＩＣ（Inter Integrated Circuit）バスを通じて複数のＩＩＣデバイス７１，７２，７３…に供給される。ここで、ＩＩＣバスは、ＩＩＣに準拠したバスであって、一般にデータライン２００とクロックライン３００の２ラインから成るシリアルバスである。
【０００３】
ＩＩＣデバイス（ＩＣ）に内蔵されたＩＩＣバス制御回路１２は、マイクロコンピュータ１０から出力されるシリアルデータを判別・解読し、目的に応じてＩＩＣデバイス７１内に設けられている動作ブロック３２にパラレル変換したデジタルデータを供給し、動作ブロック３２で音量調整や輝度調整等のアナログ動作を実行させている。
【０００４】
各動作ブロック３２は、ＩＩＣバス制御回路１２から供給されるデジタル信号をラッチするラッチ回路１８，ラッチデータをアナログ信号に変換するＤＡ変換器２０、変換されたアナログ信号に基づいて動作するアナログ動作部２２より構成されている。
【０００５】
このような構成のＩＩＣデバイスを用いたシステムでは、複数のＩＩＣデバイス７１，７２，７３…を管理するホストコンピュータとして、マイクロコンピュータ１０が、制御するＩＩＣデバイスを特定するアドレス信号、動作ブロック３２を特定するためのサブアドレス信号、動作ブロック３２に書き込むデータ信号を順に出力する。
【０００６】
ＩＩＣバス制御回路１２は、このマイクロコンピュータ１０からのアドレス信号を解析し、自己（ＩＩＣデバイス）が指定されているかどうかを判定する。自己が指定されていると判定した場合、ＩＩＣバスのデータライン２００を通じてマイクロコンピュータ１０へ確認信号ACKを送信する。ここで、データライン２００はプルアップされており、ＩＩＣバス制御回路１２がデータライン２００のレベルを所定タイミングでロウレベルに引っぱることによって確認信号ACKが発生される。この確認信号ACKを受信したマイクロコンピュータ１０はサブアドレス信号、データ信号を指定されたＩＩＣデバイスのＩＩＣバス制御回路１２に送信する。
【０００７】
すると、ＩＩＣバス制御回路１２は、サブアドレス信号から音量調整用、輝度調整用等の動作ブロック３２を特定し、その動作ブロック３２に対してトリガライン１６を通じてトリガ信号を供給する。このトリガ信号により、ラッチ回路１８がＩＩＣバス制御回路１２から内部データライン１４を介して供給されるデータ信号をラッチする。ラッチしたデジタルデータは、ＤＡ変換器２０でアナログ信号に変換され、このアナログ信号に基づいてアナログ動作部２２が動作する。
【０００８】
【発明が解決しようとする課題】
上述した構成のＩＩＣデバイスは例えばテレビジョンに用いられる。近年のテレビジョンは低消費電力化を図るためスタンバイモードを有しているものがある。テレビジョンがスタンバイモードに設定されると、図３に示すように、ＩＩＣデバイス内のＩＩＣバス制御回路１２の電源電圧はＶcc1（例えば５Ｖ）から低下する場合がある。電源電圧Ｖcc1が十分に低下すれば、ＩＩＣバス制御回路１２の動作は完全に停止するが、その途中における不安定動作領域にＩＩＣデバイスが置かれる可能性がある。
【０００９】
このようなＩＩＣバス制御回路１２が不安定動作領域に置かれた状態で、マイクロコンピュータ１０がＩＩＣデバイスを制御しようとした場合、通常動作では起こり得ない不具合が生じる可能性がある。例えば、ＩＩＣバス制御回路１２がマイクロコンピュータ１０に対して確認信号ACKを返している状態で、ＩＩＣバス制御回路１２がＩＩＣバスのデータライン２００をロウレベルに引き続ける動作に陥り、データ通信に不具合を生じる場合がある。そのような不具合の例として、ＩＩＣバスにＥＥＰＲＯＭが接続されている場合、ＥＥＰＲＯＭのデータが書き換えられ、元のデータが消失してしまうという不具合が生じるおそれがあった。
【００１０】
また、スタンバイモード時に限らず、電源が通常電圧に立ち上がる過程でも、このような不具合が発生する可能性がある。
【００１１】
そこで、本発明は電源電圧の低下によってＩＩＣバス制御回路１２の動作が不安定となり、ＩＩＣバスを用いたデータ通信に不具合が生じることを防止することを目的とする。
【００１２】
【課題を解決するための手段】
本発明のＩＩＣ制御回路は、ＩＩＣデバイスに内蔵され、ホストコンピュータに対するＩＩＣバス・インターフェースを提供するＩＩＣバス制御回路において、前記ホストコンピュータにＩＩＣバスを通じてＩＩＣデバイスの状態を通知するためのデータ出力手段と、ＩＩＣバス制御回路に供給される電源電圧が所定電圧より低いとき、前記データ出力手段のデータ出力を禁止する出力禁止手段とを有することを特徴とする。
【００１３】
本発明によれば、ＩＩＣバス制御回路に供給される電源電圧が所定電圧より低いときにはデータ出力手段のデータ出力を禁止しているので、ＩＩＣバス制御回路の不安定な動作によりＩＩＣバスが引っぱられることがなくなる。これにより、同一ＩＩＣバス上に設けられた他のＩＩＣデバイスのデータが誤って書き換えられる等のデータ通信の不具合が解消される。
【００１４】
【発明の実施の形態】
次に、図１を参照しながら本発明の実施の形態について説明する。マイクロコンピュータ１０、ＩＩＣバス（データライン２００，クロックライン３００）及びＩＩＣデバイス７１，７２…から成るシステム構成については、従来例において説明したものと同様なので説明を省略する。
【００１５】
ＩＩＣバス制御回路１２は、ＩＩＣデバイス７１の入出力端子８０、８１を介してＩＩＣバスのデータライン２００、クロックライン３００と双方向通信可能に接続されている。ＩＩＣバス制御回路１２内には、例えばＮＰＮ型の出力トランジスタ４１が設けられ、そのコレクタは入出力端子８０を介してデータライン２００と接続され、そのエミッタはアースに接続されている。また出力トランジスタ４１のベース５０には確認信号ACK、リード状態信号Read_Status（不図示）の信号源が入力されている。
【００１６】
また、３０は電源電圧検知回路であって、ＩＣＣバス制御回路１２に供給された電源電圧Ｖcc1と所定の基準電圧Vrefとを比較し、電源電圧Ｖcc1が所定の基準電圧Vrefより低くなると、制御信号を出力する。この電源電圧検知回路３０からの制御信号に応じて、スイッチ４５は閉じ、出力トランジスタ４１のベース電位をアース電位に固定する。これにより、出力トランジスタ４１はオフ状態となる。これにより、電源電圧Ｖcc1の低下によってＩＣＣバス制御回路１２の動作が不安定となりプルアップされたＩＩＣバスのデータライン２００がロウレベルに引っぱられることが防止される。
【００１７】
ここで、例えば電源電圧Ｖcc1が３．０Ｖ以下で不安定動作状態となるとすると、基準電圧Vrefとしてはその電圧より高い、例えば３．６Ｖ程度に設定することが適当である。これにより、ＩＣＣバス制御回路１２の動作が電源電圧Ｖcc1の低下によって不安定になる前に、出力トランジスタ４１はオフ状態に設定される。この状態では、ＩＩＣバスに準拠する確認信号ACKは出力されないので、同一ＩＩＣバス上に設けられた他のＩＩＣデバイスのデータが誤って書き換えられる等のデータ通信の不具合が解消される。
【００１８】
また、ＩＩＣバスを用いたシステムでは、ＩＩＣデバイス７１，７２…へのデータ書き込みの他に、ＩＩＣデバイス７１，７２…の状態を読み出し、マイクロコンピュータ１０へ送信するための読み出しモードが仕様上用意されている。
【００１９】
この読み出しモードでは、ＩＩＣバス制御回路１２はマイクロコンピュータ１０に対してリード状態信号Read_Statusを送信する。しかし、同様にＩＩＣバス制御回路１２に供給される電源電圧Ｖcc1の低下により、ＩＩＣバス制御回路１２が不安定動作に陥ると、ＩＩＣバス制御回路１２がＩＩＣバスのデータライン２００をロウレベルに引き続ける動作に陥り、ＩＩＣデバイス７１，７２…からデータ読み出しを正常に行えないというおそれがあった。
【００２０】
そこで、同様の構成を採用することにより、このリード状態信号Read_Statusについても、ＩＩＣバス制御回路１２に供給される電源電圧Ｖcc1の低下によりＩＩＣバス制御回路１２が不安定動作に陥る前に出力を禁止し、ＩＩＣ通信の不具合を防止することができる。
【００２１】
【発明の効果】
本発明によれば、ＩＩＣデバイスに供給される電源電圧が所定電圧より低いときには、ＩＩＣに準拠した確認信号ACKやリード状態信号Read_Status等の出力を禁止しているので、ＩＩＣバス制御回路の不安定な動作によりＩＩＣ通信に異常が生じることが防止される。特に、同一ＩＩＣバス上に設けられた他のＩＩＣデバイスのデータが誤って書き換えられる等のデータ通信上の不具合が解消されるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施形態に係るＩＩＣバス制御回路の回路図である。
【図２】従来例に係るＩＩＣバスを用いたシステムの回路図である。
【図３】ＩＩＣバス制御回路に供給され電源電圧の変化を示す図である。
【符号の説明】
１０マイクロコンピュータ
１２ＩＩＣバス制御回路
１４内部データライン
１６トリガライン
１８ラッチ回路
２０ＤＡ変換器
２２アナログ動作部
３０電源電圧検知回路
３２動作ブロック
４１ＮＰＮ型出力トランジスタ
４５スイッチ
５０ベース
７１,７２ＩＩＣデバイス
８０,８１入出力端子
２００データライン
３００クロックライン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IIC bus control circuit built in an IIC device and providing an IIC bus interface to a host computer.
[0002]
[Prior art]
Conventionally, IIC devices have been used in televisions, audio devices, and the like. As shown in FIG. 2, the serial data signal output from the microcomputer 10 is supplied to a plurality of IIC devices 71, 72, 73... Through an IIC (Inter Integrated Circuit) bus. Here, the IIC bus is an IIC-compliant bus, and is generally a serial bus composed of two lines of the data line 200 and the clock line 300.
[0003]
The IIC bus control circuit 12 incorporated in the IIC device (IC) discriminates and decodes the serial data output from the microcomputer 10 and converts it into an operation block 32 provided in the IIC device 71 according to the purpose. The digital data is supplied, and an analog operation such as volume adjustment or brightness adjustment is executed in the operation block 32.
[0004]
Each operation block 32 includes a latch circuit 18 that latches a digital signal supplied from the IIC bus control circuit 12, a DA converter 20 that converts latch data into an analog signal, and an analog operation unit that operates based on the converted analog signal. 22.
[0005]
In the system using the IIC device having such a configuration, as the host computer that manages the plurality of IIC devices 71, 72, 73,... The sub-address signal to be executed and the data signal to be written to the operation block 32 are sequentially output.
[0006]
The IIC bus control circuit 12 analyzes the address signal from the microcomputer 10 and determines whether or not the self (IIC device) is designated. If it is determined that self is designated, a confirmation signal ACK is transmitted to the microcomputer 10 through the data line 200 of the IIC bus. Here, the data line 200 is pulled up, and the confirmation signal ACK is generated when the IIC bus control circuit 12 pulls the level of the data line 200 to a low level at a predetermined timing. Receiving the confirmation signal ACK, the microcomputer 10 transmits a sub address signal and a data signal to the IIC bus control circuit 12 of the designated IIC device.
[0007]
Then, the IIC bus control circuit 12 specifies the operation block 32 for volume adjustment, brightness adjustment, etc. from the sub-address signal, and supplies a trigger signal to the operation block 32 through the trigger line 16. In response to this trigger signal, the latch circuit 18 latches the data signal supplied from the IIC bus control circuit 12 via the internal data line 14. The latched digital data is converted into an analog signal by the DA converter 20, and the analog operation unit 22 operates based on the analog signal.
[0008]
[Problems to be solved by the invention]
The IIC device having the above-described configuration is used for a television, for example. Some recent televisions have a standby mode in order to reduce power consumption. When the television is set to the standby mode, the power supply voltage of the IIC bus control circuit 12 in the IIC device may drop from Vcc1 (for example, 5V) as shown in FIG. If the power supply voltage Vcc1 is sufficiently lowered, the operation of the IIC bus control circuit 12 is completely stopped, but there is a possibility that the IIC device is placed in an unstable operation region in the middle of the operation.
[0009]
When the microcomputer 10 tries to control the IIC device in a state where the IIC bus control circuit 12 is placed in the unstable operation region, there is a possibility that a problem that cannot occur in the normal operation occurs. For example, in a state where the IIC bus control circuit 12 returns the confirmation signal ACK to the microcomputer 10, the IIC bus control circuit 12 falls into an operation of continuously pulling the data line 200 of the IIC bus to the low level, and the data communication is troubled. May occur. As an example of such a problem, when an EEPROM is connected to the IIC bus, there is a possibility that the data of the EEPROM is rewritten and the original data is lost.
[0010]
Further, such a problem may occur not only in the standby mode but also in the process of the power supply rising to the normal voltage.
[0011]
Therefore, an object of the present invention is to prevent the operation of the IIC bus control circuit 12 from becoming unstable due to a decrease in the power supply voltage and causing a problem in data communication using the IIC bus.
[0012]
[Means for Solving the Problems]
An IIC control circuit according to the present invention is an IIC bus control circuit that is built in an IIC device and provides an IIC bus interface to a host computer. Data output means for notifying the host computer of the state of the IIC device through the IIC bus; And an output prohibiting means for prohibiting data output of the data output means when the power supply voltage supplied to the IIC bus control circuit is lower than a predetermined voltage.
[0013]
According to the present invention, when the power supply voltage supplied to the IIC bus control circuit is lower than the predetermined voltage, the data output of the data output means is prohibited, so that the IIC bus is pulled by the unstable operation of the IIC bus control circuit. Nothing will happen. As a result, the problem of data communication such as erroneous rewriting of data of another IIC device provided on the same IIC bus is solved.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Next, an embodiment of the present invention will be described with reference to FIG. The system configuration including the microcomputer 10, the IIC bus (data line 200, clock line 300), and IIC devices 71, 72,...
[0015]
The IIC bus control circuit 12 is connected to the data line 200 and the clock line 300 of the IIC bus via input / output terminals 80 and 81 of the IIC device 71 so as to be capable of bidirectional communication. In the IIC bus control circuit 12, for example, an NPN type output transistor 41 is provided, its collector is connected to the data line 200 via the input / output terminal 80, and its emitter is connected to the ground. The base 50 of the output transistor 41 is supplied with a signal source for an acknowledgment signal ACK and a read status signal Read_Status (not shown).
[0016]
A power supply voltage detection circuit 30 compares the power supply voltage Vcc1 supplied to the ICC bus control circuit 12 with a predetermined reference voltage Vref. When the power supply voltage Vcc1 becomes lower than the predetermined reference voltage Vref, the control signal Is output. In response to the control signal from the power supply voltage detection circuit 30, the switch 45 is closed to fix the base potential of the output transistor 41 to the ground potential. As a result, the output transistor 41 is turned off. This prevents the operation of the ICC bus control circuit 12 from becoming unstable due to the drop in the power supply voltage Vcc1 and preventing the pulled-up IIC bus data line 200 from being pulled to a low level.
[0017]
Here, for example, if the power supply voltage Vcc1 is in an unstable operation state at 3.0V or less, it is appropriate to set the reference voltage Vref higher than that voltage, for example, about 3.6V. Thereby, before the operation of the ICC bus control circuit 12 becomes unstable due to the decrease of the power supply voltage Vcc1, the output transistor 41 is set in the OFF state. In this state, the confirmation signal ACK conforming to the IIC bus is not output, so that the problem of data communication such as erroneous rewriting of data of other IIC devices provided on the same IIC bus is solved.
[0018]
In addition, in the system using the IIC bus, in addition to data writing to the IIC devices 71, 72,..., A read mode for reading the state of the IIC devices 71, 72. ing.
[0019]
In this read mode, the IIC bus control circuit 12 transmits a read status signal Read_Status to the microcomputer 10. However, similarly, when the IIC bus control circuit 12 falls into an unstable operation due to a decrease in the power supply voltage Vcc1 supplied to the IIC bus control circuit 12, the IIC bus control circuit 12 continues to pull the data line 200 of the IIC bus to the low level. There was a risk that data could not be normally read from the IIC devices 71, 72.
[0020]
Therefore, by adopting a similar configuration, the output of this read status signal Read_Status is also prohibited before the IIC bus control circuit 12 enters an unstable operation due to a drop in the power supply voltage Vcc1 supplied to the IIC bus control circuit 12. In addition, it is possible to prevent problems in IIC communication.
[0021]
【The invention's effect】
According to the present invention, when the power supply voltage supplied to the IIC device is lower than the predetermined voltage, the output of the confirmation signal ACK, the read status signal Read_Status, etc. conforming to IIC is prohibited, so that the IIC bus control circuit is unstable. This prevents the occurrence of an abnormality in IIC communication. In particular, there is an effect that a problem in data communication such as erroneous rewriting of data of another IIC device provided on the same IIC bus is eliminated.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an IIC bus control circuit according to an embodiment of the present invention.
FIG. 2 is a circuit diagram of a system using an IIC bus according to a conventional example.
FIG. 3 is a diagram illustrating a change in power supply voltage supplied to an IIC bus control circuit.
[Explanation of symbols]
10 microcomputer 12 IIC bus control circuit 14 internal data line 16 trigger line 18 latch circuit 20 DA converter 22 analog operation unit 30 power supply voltage detection circuit 32 operation block 41 NPN output transistor 45 switch 50 base 71, 72 IIC device 80, 81 I / O terminal 200 Data line 300 Clock line

Claims

An IIC bus control circuit built in an IIC device and providing an IIC bus interface to a host computer, a data output means for outputting a confirmation signal conforming to the IIC bus to the host computer via the IIC bus, and an IIC bus control circuit An IIC bus control circuit comprising: output prohibiting means for prohibiting the output of the confirmation signal by the data output means when the power supply voltage supplied to is lower than a predetermined voltage.

Wherein the output inhibiting means includes a power supply voltage detecting means for the power supply voltage and outputs a detection signal when less than the predetermined voltage, that a switch means for inhibiting the output of said data output means in response to said detection signal The IIC bus control circuit according to claim 1, wherein:

The data output means includes output transistor means connected to the data line of the IIC bus and a signal source of the confirmation signal inputted to the base of the output transistor means, and when the power supply voltage is lower than a predetermined voltage 3. The IIC bus control circuit according to claim 2, wherein the output transistor means is set to an OFF state by the switch means.