JP4848856B2 - デジタル・アナログ変換器 - Google Patents
デジタル・アナログ変換器 Download PDFInfo
- Publication number
- JP4848856B2 JP4848856B2 JP2006172690A JP2006172690A JP4848856B2 JP 4848856 B2 JP4848856 B2 JP 4848856B2 JP 2006172690 A JP2006172690 A JP 2006172690A JP 2006172690 A JP2006172690 A JP 2006172690A JP 4848856 B2 JP4848856 B2 JP 4848856B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- analog converter
- time constant
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
昇降圧コンバータ13は、車両駆動時には電源12の電圧VL(例:280V)を、モータ11の駆動に適した電圧VH(例:750V)に昇圧し、車両の制動時には発電機となるモータ11から生じる電圧VH(例:750V)を電源回路の電圧VL(例:280V)に降圧して電力の回生動作を行う。
最初に、昇圧動作を説明する。図13の時刻t0〜t1間、時刻t2〜t3間、時刻t4〜t5間に示すように、スイッチング素子21のIGBT25がON(導通)すると、リアクトル16に電流Iが流れ、リアクトル16(インダクタンスL)にLI2/2のエネルギーが蓄積される。
次に、降圧動作を説明する。スイッチング素子22のIGBT26がON(導通)すると、リアクトル16に電流Iが流れ、リアクトル16にLI2/2のエネルギーが蓄積される。
一方、スイッチング素子22のIGBT26がOFF(非導通)すると、スイッチング素子21のダイオード27に電流が流れて、リアクトル16に蓄えられたエネルギーが電源12へ回生される。
VL/VH=ONデューティ (%)
VL:電源電圧
VH:昇圧後の電圧
ONデューティ:スイッチイング素子21又は22のスイッチング周期に対する導通期間の割合。
しかし、実際には負荷の変動、電源電圧の変動などがあるので、昇降圧後の電圧VHを監視し、目標値となるように、スイッチング素子21,22のON時間(ONデューティ)の制御を行う。
これらIGBTチップ温度検出部45,55を、上アームのスイッチング部31のIGBTチップ温度検出部45を代表して図15に内部ブロック図を示し、その説明を行う。なお、温度検出用ダイオード40は、図示の様に複数個直列に接続されている。
温度検出用ダイオード40の両電圧VFは、バッファ回路71でインピーダンス変換された後、レベル変換器77にて、三角波信号の上限値と高温(例:155℃)側VFとが合致、三角波信号の下限値と低温(例:25℃)側VFとが合致するるように、増幅及びレベルの加減算が行われる。
このレベル合わせを行った後、後段のコンパレータ79にてレベル変換器77の出力電圧Vlevと、三角波発生器の出力電圧Vtriとを比較し、Vlev>Vtriの場合はコンパレータ79の出力を「L」、Vlev<Vtriの場合は「H」とする。
次に、デジタル・アナログ変換器90の詳細な回路構成を図17に示し、その説明を行う。
バッファ回路92は、−入力端と出力端とが接続されたオペアンプIC40を用いて構成されている。
LPF回路93は、オペアンプIC40の出力側に一端が接続された抵抗器R16と、この抵抗器R16の他端とアース間に接続されたコンデンサC20とから成る1次のLPFとして構成されている。
この回路構成における入力信号であるPWM信号のデューティに対する出力電圧信号Voutの直線性誤差の測定値を図18に示す。この図から分かるように、その直線性誤差は、目標とする±0.5%以内の誤差に収まっている。また、IGBTチップ温度に比例したLPF回路93の出力は、電源電圧の10〜90%の範囲であり、回路素子破壊など伴う出力電圧異常と区別できるように設定されている。
特に、デジタル・アナログ変換器を車両用の電圧コンバータ装置に用いる場合、車両は低コスト化が必須となっているので、より安価なデジタル・アナログ変換器が要求されている。
本発明は、このような課題に鑑みてなされたものであり、より低コストなデジタル・アナログ変換器を提供することを目的としている。
この構成によれば、パルス幅変調信号のデューティ比が50%の場合の最大直線性誤差を規定値内の0.5%以下に抑制することができる。
また、本発明の請求項3によるデジタル・アナログ変換器は、請求項1または2において、前記回路定数は、前記低域通過フィルタの抵抗器の抵抗値が、前記2値化回路において前記パルス幅変調信号を2値化信号に変換する際の電圧レベルを所定値とするための複数の抵抗器の内、電源と前記低域通過フィルタの抵抗器との間に接続される抵抗器の抵抗値に対して、50倍以上であることを特徴とする。
この構成によれば、正規化時定数差を概略2.3%以下とすることができるので、パルス幅変調信号のデューティ比が50%の場合の最大直線性誤差を規定値内の0.5%以下に抑制することができる。
図1は、本発明の実施の形態に係るデジタル・アナログ変換器の構成を示す回路図である。
図1に示すデジタル・アナログ変換器100は、図17に示した従来のデジタル・アナログ変換器90のバッファ回路92を用いず、2値化回路91の抵抗器R12,R14,R15の接続点とLPF回路93の抵抗器R16とを直接接続してデジタル・アナログ変換回路を構成し、LPF回路93を構成するコンデンサC20に対する充電時定数と放電時定数との差を、充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、2.3%以下になるように回路定数を定めた。
まず、図17に示した2値化回路91とLPF回路93との間にバッファ回路92が接続されたデジタル・アナログ変換器90において、2値化回路91の出力電圧、即ちバッファ回路92の出力電圧VinとLPF回路93の出力電圧(IGBTチップ温度電圧信号)Voutとの関係は、下式(1)で表される。
q0 :初期電荷量
C20:0.33μF
R14:33kΩ
Vin :0.5V又は4.5V(トランジスタTR30がオン時は0.5V、オフ時は4.5V)
とする。
これらの定数において、コンデンサC20の初期電圧=0.5V、PWM信号の周期=1.78ms、PWM信号のデューティ=50%とした場合のLPF回路93の出力電圧Voutの時間経過の計算結果を図2に示す。
一方、図1の本実施の形態のバッファ回路92が無く2値化回路91とLPF回路93とが直接接続されたデジタル・アナログ変換器100において、トランジスタTR30がオン時の回路方程式は下式(2)のように表される。
q0 :初期電荷量
C20 :0.33μF
R12 :301Ω
R14 :2.67kΩ
R15 :24.3kΩ
R16 :33kΩ
トランジスタTR30がオン/オフ時の上式(2)〜(7)を用いて、コンデンサC20の初期電圧=0.5V、PWM信号の周期=1.78mS、PWM信号のデューティ=50%とした場合のLPF回路93の出力電圧Voutの時間経過の計算結果の波形を図3に示す。
ここで、2値化回路91から出力されるPWM信号は、0.5Vと4.5Vの2値を有し、トランジスタTR30のベースに供給される。このPWM信号のデューティは50%であるので、LPF回路93の出力電圧Voutの飽和値は、理想的には2.5Vでなければならない。
しかし、バッファ回路92を設けないデジタル・アナログ変換器100の各構成要素の抵抗値等の値をデジタル・アナログ変換器90のものと同一条件とした場合に、図3に示すように、デジタル・アナログ変換器100でのLPF回路93の出力電圧Voutの収束値は、平均で2.44Vとなって理想的な値から下回り、(2.44V−2.5V)/4V=−1.5%の誤差が発生する。
この要因は図5に示すように、バッファ回路92を設けた(有り)デジタル・アナログ変換器90でのLPF回路93のコンデンサC20の充電及び放電時定数が10.89msと同一であるのに対して、バッファ回路92を設けない(無し)デジタル・アナログ変換器100でのコンデンサC20の充電及び放電時定数が11.68msと10.97msとのように相違している事にある。
このことから、LPF回路93のコンデンサC20の充電時定数と放電時時定数を概ね同一にすると改善できるので、上式(4)と(7)に着目すると、下記の条件となる。
ここで、バッファ回路92を設けないデジタル・アナログ変換器100において、その条件を満たすように抵抗器R16の抵抗値を変更せず、抵抗器R14,R15,R12における抵抗比は定められた通り保持しながら図17に示した抵抗値(R14=2.67kΩ、R15=24.3kΩ、R12=301Ω)の1/2,1/4,1/8として、コンデンサC20の初期電圧=0.5V、PWM信号の周期=1.78ms、PWM信号のデューティ=50%とした場合に計算したLPF回路93の出力電圧Voutの波形を図6に示す。
この波形から判るように、出力電圧Voutの飽和値は、抵抗値R14,R15,R12の値を小さくする事により高くなって改善出来る。
そこで、充放電時定数を大きく変更せずに、上記の欠点を考慮すると、コンデンサC20=0.15μF,抵抗器R16=68kΩ,抵抗器R14=1.33KΩ,抵抗器R12=150Ω,抵抗器R15=12.1kΩが、概ね直線性誤差=0.5%を満足する条件となる。
図9に、2値化回路91とLPF回路93の回路定数をパラメータとした場合の充電時定数(msec)、放電時定数(msec)、時定数差(msec)、時定数差を充電時定数と放電時定数の平均値で除算した正規化時定数差及びPWM信号のデューティ=50%の場合の最大直線性誤差を示す。
図10に破線で示すように、最大直線性誤差を0.5%以下に抑制するには、正規化時定数差を2.3%以下にする必要があり、この場合の抵抗器R16とR14の抵抗比は約50倍である。
但し、抵抗器R12,R15については、2値化されたPWM信号のレベルに応じて抵抗器R14との関係が固定されているので、基本的には、抵抗器R16とR14の抵抗比を決定すれば一義的に定まる。
更に、故障率を意味するFIT(Failure In Time)は、一般的に抵抗器よりもオペアンプ(IC)の方が高いが、そのオペアンプによるバッファ回路92を用いないので、デジタル・アナログ変換器のFITを向上させることができる。
また、LPF回路93の抵抗器R16の抵抗値を、2値化回路91においてPWM信号を2値化信号に変換する際の電圧レベルを所定値とするための複数のR12,R14,R15の内、+5V電源とLPF回路93の抵抗器R16との間に接続される抵抗器R14の抵抗値に対して、50倍以上とした。
これによって、正規化時定数差を2.3%以下とすることができるので、PWM信号のデューティ比が50%の場合の最大直線性誤差を規定値内の0.5%以下に抑制することができる。
11 電動機
12 電源
13 昇降圧コンバータ
14 インバータ
16 リアクトル
17,C20 コンデンサ
21,22 スイッチング素子
23a,23b 制御回路
25,26 IGBT
27,28,84 ダイオード
30 昇降圧コンバータ用IPM
31 上アームのスイッチング部
32 下アームのスイッチング部
34,35,36,37,38 フォトカプラ
40 度検出用ダイオード
41,42,51,52,72,74,75,76,80,82,89、R10,R11,R12,R14,R15,R16 抵抗器
43,53 IGBT保護回路
44 ゲートドライバ
45,55 IGBTチップ温度検出部
40,50 温度検出用ダイオード
56 VH検出回路
57 分圧回路
58 レベル調整回路
59 三角波生成器
60 比較器
62 LPF
63 VH比較器
64 ゲート信号発生器
70 定電流源
71,92 バッファ回路
73 オペアンプ
77 レベル変換器
78 三角波発生器
79 コンパレータ
85 発光ダイオード
87 受光ダイオード
88,TR30 トランジスタ
90,100 デジタル・アナログ変換器
91 2値化回路
92 バッファ回路
93 LPF回路
Vcc1 第1の電源
Vcc2 第2の電源
Vout IGBTチップ温度電圧信号
Claims (3)
- パルス幅変調信号を2値化信号に変換する2値化回路と、この2値化回路から出力される2値化信号を抵抗器及びコンデンサの組合せによって平滑化してアナログ信号に変換する低域通過フィルタとから成るデジタル・アナログ変換器において、
前記コンデンサに対する充電時定数と放電時定数との差を充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、前記低域通過フィルタにおける入出力信号の直線性誤差を規定値内とする比率となるように、前記2値化回路及び前記低域通過フィルタの回路定数を定めた
ことを特徴とするデジタル・アナログ変換器。 - 前記正規化時定数差は、2.3%以下である
ことを特徴とする請求項1に記載のデジタル・アナログ変換器。 - 前記回路定数は、前記低域通過フィルタの抵抗器の抵抗値が、前記2値化回路において前記パルス幅変調信号を2値化信号に変換する際の電圧レベルを所定値とするための複数の抵抗器の内、電源と前記低域通過フィルタの抵抗器との間に接続される抵抗器の抵抗値に対して、50倍以上である
ことを特徴とする請求項1または2に記載のデジタル・アナログ変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172690A JP4848856B2 (ja) | 2006-06-22 | 2006-06-22 | デジタル・アナログ変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006172690A JP4848856B2 (ja) | 2006-06-22 | 2006-06-22 | デジタル・アナログ変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008005216A JP2008005216A (ja) | 2008-01-10 |
JP4848856B2 true JP4848856B2 (ja) | 2011-12-28 |
Family
ID=39009238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006172690A Expired - Fee Related JP4848856B2 (ja) | 2006-06-22 | 2006-06-22 | デジタル・アナログ変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4848856B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102486553B1 (ko) * | 2022-07-18 | 2023-01-09 | 김광희 | 초음파 공진 주파수 조정 장치 및 이의 제어 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5360019B2 (ja) * | 2010-08-23 | 2013-12-04 | 富士電機株式会社 | パワー半導体装置の温度測定装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63246033A (ja) * | 1987-04-01 | 1988-10-13 | Matsushita Electric Ind Co Ltd | デジタル・アナログ変換装置 |
JPH0677833A (ja) * | 1991-03-29 | 1994-03-18 | Matsushita Electric Ind Co Ltd | ディジタル・アナログ変換器 |
JPH09232958A (ja) * | 1996-02-27 | 1997-09-05 | Alpine Electron Inc | Daコンバータ |
JP2001102925A (ja) * | 1999-09-30 | 2001-04-13 | Seiko Epson Corp | デジタルアナログ変換装置 |
-
2006
- 2006-06-22 JP JP2006172690A patent/JP4848856B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102486553B1 (ko) * | 2022-07-18 | 2023-01-09 | 김광희 | 초음파 공진 주파수 조정 장치 및 이의 제어 방법 |
US12113534B2 (en) | 2022-07-18 | 2024-10-08 | Kwang Hee KIM | Device for adjusting ultrasonic resonance frequency and method of controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP2008005216A (ja) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5786571B2 (ja) | パワー半導体装置の温度測定装置 | |
TWI429182B (zh) | 多相直流對直流電源轉換器 | |
TWI593224B (zh) | 升壓降壓型開關功率變換器及其控制電路 | |
US9402128B2 (en) | Adaptive rail power amplifier technology | |
US9166499B2 (en) | Electronic circuit operating based on isolated switching power source | |
US6744241B2 (en) | Method for driving a switch in a switch-mode converter, and a drive circuit for driving a switch | |
JP6153144B1 (ja) | Dc/dcコンバータの制御装置および制御方法 | |
US8575854B2 (en) | Power conversion apparatus, discharge lamp ballast and headlight ballast | |
JP6290085B2 (ja) | 能動コンデンサ回路 | |
TW202029627A (zh) | 具有包絡跟蹤調製的電源 | |
US8085007B2 (en) | Switching power supply circuit | |
US10826380B2 (en) | Switching converter, circuit and method for controlling the same | |
TW201404023A (zh) | 靴帶電路 | |
US10826377B2 (en) | Power converter, control circuit and control method for the same | |
JP4682763B2 (ja) | Dc/dcコンバータ | |
WO2018207224A1 (ja) | 電力変換装置 | |
US9641071B2 (en) | Cuk based current source | |
TW201025813A (en) | Voltage converters and voltage generating methods | |
KR20150083039A (ko) | 제로 크로싱 보상 전류 및 저항기에 의한 케이블 보상 | |
JP2008268002A (ja) | フォトカプラの寿命予測装置、電力変換装置およびフォトカプラの寿命予測方法 | |
US20070120545A1 (en) | Dc/dc converter | |
JP4848856B2 (ja) | デジタル・アナログ変換器 | |
JP4507918B2 (ja) | 単電源電圧計測回路 | |
JP2008270548A (ja) | フォトカプラの駆動装置、電力変換装置およびフォトカプラの駆動方法 | |
JP2008005217A (ja) | 演算増幅器を用いたアナログ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090323 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111003 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4848856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |