JP4848856B2 - デジタル・アナログ変換器 - Google Patents

Description

本発明は、車両用の電圧コンバータ装置等の電力変換器が組み込まれるＩＰ(Intelligent Power Module)に適用され、ＰＷＭ(Pulse Width Modulation：パルス幅変調)信号をアナログ電圧に変換する２値化回路と、この２値化回路の出力側に接続される低域通過フィルタとを有して構成されるデジタル・アナログ変換器に関する。

近年、車両機器においては、高効率化、省エネルギー対策として、図１１に示す駆動力を生む電動機１１を有する車両駆動システム１０では、大別して電源１２と、昇降圧コンバータ１３と、インバータ１４とが含まれている。但し、電動機１１は、車両の駆動時には３相のモータであるが、車両の制動時には発電機となる。また、矢印Ｙ１で車両駆動時に流れるエネルギーの方向を示し、矢印Ｙ２で車両制動時に流れるエネルギーの方向を示す。

電源１２は、架線からの給電電圧又は直列接続されたバッテリーから構成される。
昇降圧コンバータ１３は、車両駆動時には電源１２の電圧Ｖ_L（例：２８０Ｖ）を、モータ１１の駆動に適した電圧Ｖ_H（例：７５０Ｖ）に昇圧し、車両の制動時には発電機となるモータ１１から生じる電圧Ｖ_H（例：７５０Ｖ）を電源回路の電圧Ｖ_L（例：２８０Ｖ）に降圧して電力の回生動作を行う。

インバータ１４は、車両駆動時には昇降圧コンバータ１３により昇圧された電圧Ｖ_Hから、３相モータ１１の各相に電流を流すように、インバータ１４内部のスイッチング素子をＯＮ／ＯＦＦ制御し、このスイッチングの周波数により車両の速度を変化させる。また、車両制動時には、モータ１１の各相に生じる電圧に同期してスイッチング素子をＯＮ／ＯＦＦ制御し、いわゆる整流動作を行い、直流電圧に変換して回生を行う。

次に、昇降圧コンバータ１３の詳細構成を図１２に示し、その説明を行う。昇降圧コンバータ１３は、大別してリアクトル１６と、コンデンサ１７と、２つのスイッチング素子２１，２２と、これらスイッチング素子２１，２２を制御する制御回路２３ａ，２３ｂとを備えて構成されている。最近の車両機器の駆動系のスイッチング素子２１，２２は、図１２に示すように、ＩＧＢＴ２５（又は２６）と、このＩＧＢＴ２５（又は２６）のエミッタ・コレクタ間に、並列にダイオード２７（又は２８）を接続して構成されている。つまり、ダイオード２７（又は２８）は、ＩＧＢＴ２５（又は２６）に流れる電流とは逆方向で電流を流すように接続されている。

この昇降圧コンバータ１３の昇降圧動作の原理を説明する。また、昇圧時にリアクトル１６に流れる電流波形を図１３に示す。
最初に、昇圧動作を説明する。図１３の時刻ｔ０〜ｔ１間、時刻ｔ２〜ｔ３間、時刻ｔ４〜ｔ５間に示すように、スイッチング素子２１のＩＧＢＴ２５がＯＮ（導通）すると、リアクトル１６に電流Ｉが流れ、リアクトル１６（インダクタンスＬ）にＬＩ²／２のエネルギーが蓄積される。

一方、時刻ｔ１〜ｔ２間、時刻ｔ３〜ｔ４間、時刻ｔ５以降に示すように、スイッチング素子２１のＩＧＢＴ２５がＯＦＦ（非導通）すると、スイッチング素子２２のダイオード２８に電流Ｉが流れて、リアクトル１６に蓄えられたエネルギーがコンデンサ１７に送られる。
次に、降圧動作を説明する。スイッチング素子２２のＩＧＢＴ２６がＯＮ（導通）すると、リアクトル１６に電流Ｉが流れ、リアクトル１６にＬＩ²／２のエネルギーが蓄積される。
一方、スイッチング素子２２のＩＧＢＴ２６がＯＦＦ（非導通）すると、スイッチング素子２１のダイオード２７に電流が流れて、リアクトル１６に蓄えられたエネルギーが電源１２へ回生される。

このようにスイッチング素子２１又は２２のＯＮ時間（ＯＮデューティ）を変更する事で、昇降圧の電圧を調整する事が可能であり、概略の値は次式にて求める事が出来る。
Ｖ_L／Ｖ_H＝ＯＮデューティ （％）
Ｖ_L：電源電圧
Ｖ_H：昇圧後の電圧
ＯＮデューティ：スイッチイング素子２１又は２２のスイッチング周期に対する導通期間の割合。
しかし、実際には負荷の変動、電源電圧の変動などがあるので、昇降圧後の電圧Ｖ_Hを監視し、目標値となるように、スイッチング素子２１，２２のＯＮ時間（ＯＮデューティ）の制御を行う。

図１４は、昇降圧コンバータ用ＩＰＭ３０のブロック図である。ＩＰＭ３０は、大きく分けて、上アームのスイッチング部３１と、下アームのスイッチング部３２と、制御部２３とを備えて構成され、高電圧回路側の各スイッチング部３１，３２と、低電圧回路側の制御部２３とは電気的に絶縁が必要であり、このためフォトカプラ３４，３５，３６，３７，３８や図示せぬパルストランスなどを用いて、信号の授受を行うようになっている。

上アームのスイッチング部３１は、上述したスイッチング素子２２と同一チップ内に埋め込まれた温度検出用ダイオード４０と、ＩＧＢＴ２６のエミッタとアース間に直列接続された２つの抵抗器４１，４２の間と温度検出用ダイオード４０のアノード側とに接続されたＩＧＢＴ保護回路４３と、このＩＧＢＴ保護回路４３の出力側とＩＧＢＴ２６のゲート側との間に接続されたゲートドライバ４４と、温度検出用ダイオード４０のアノード側に接続されたＩＧＢＴチップ温度検出部４５とを備えて構成されている。

下アームのスイッチング部３２は、上述したスイッチング素子２１と同一チップ内に埋め込まれた温度検出用ダイオード５０と、ＩＧＢＴ２５のエミッタとアース間に直列接続された２つの抵抗器５１，５２の間と温度検出用ダイオード５０のアノード側とに接続されたＩＧＢＴ保護回路５３と、このＩＧＢＴ保護回路５３の出力側とＩＧＢＴ２５のゲート側との間に接続されたゲートドライバ５４と、温度検出用ダイオード５０のアノード側に接続されたＩＧＢＴチップ温度検出部５５と、昇圧後の電圧Ｖ_Hを検出するＶＨ検出回路５６とを備えて構成されている。

ＶＨ検出回路５６は、入力される電圧Ｖ_Hを分圧する分圧回路５７と、この分圧回路５７で分圧された電圧のレベルを調整するレベル調整回路５８と、三角波を生成する三角波生成器５９と、その三角波とレベル調整後の電圧を比較し、この比較結果得られる「Ｌ」又は「Ｈ」レベルの電圧をフォトカプラ３８へ出力する比較器６０とを備えて構成されている。

制御部２３は、フォトカプラ３８からの「Ｌ」に対応する「０」又は「Ｈ」に対応する「１」の信号を平滑化して直流レベルに変換するＬＰＦ(Low Pass Filter)６２と、このＬＰＦ６２からの直流レベルと昇降圧指令値とを比較するＶＨ比較器６３と、このＶＨ比較器６３の比較結果に応じて、昇圧後の電圧Ｖ_Hが昇降圧指令値に応じた所定電圧値となるようにゲート信号をフォトカプラ３４，３６へ出力するゲート信号発生器６４とを備えて構成されている。

このような構成のＩＰＭ３０において、本発明の対象となる部分は、システムとしてＩＰＭ３０の稼動状態を制御するために、スイッチング素子２２，２１と同一チップ内に埋め込まれた温度検出用ダイオード４０，５０のＶＦ電圧により、ＩＧＢＴ２６，２５のチップ温度を測定するＩＧＢＴチップ温度検出部４５，５５である。
これらＩＧＢＴチップ温度検出部４５，５５を、上アームのスイッチング部３１のＩＧＢＴチップ温度検出部４５を代表して図１５に内部ブロック図を示し、その説明を行う。なお、温度検出用ダイオード４０は、図示の様に複数個直列に接続されている。

ＩＧＢＴチップ温度検出部４５は、高電圧回路側に、温度検出用ダイオード４０のアノード側に接続された定電流源７０と、この定電流源７０と温度検出用ダイオード４０との間に＋入力が接続されたオペアンプによるバッファ回路７１と、このバッファ回路７１の出力に抵抗器７２を介して−入力が接続されたオペアンプ７３及び、当該オペアンプ７３の入出力の間に接続された抵抗器７４、第１の電源Ｖｃｃ１及びアース間並びにオペアンプ７３の＋，−入力の間に接続された抵抗器７５，７６から成るレベル変換器７７と、三角波発生器７８と、三角波発生器７８及びレベル変換器７７の出力側に接続されたオペアンプによるコンパレータ７９と、このコンパレータ７９の出力側に抵抗器８０を介してゲートが接続され、ソースが抵抗器８２を介してフォトカプラ３５に接続されたＦＥＴ(Field Effect Transistor)８１とを備えて構成されている。

フォトカプラ３５は、第１の電源Ｖｃｃ１とＦＥＴ８１との間に接続されると共にダイオード８４が並列接続された発光ダイオード８５と、この発光ダイオード８５からの発光光を受光する受光ダイオード８７とを備え、受光ダイオード８７が、アースにエミッタが接続されたトランジスタ８８のゲートと第２の電源Ｖｃｃ２との間に接続され、また、受光ダイオード８７のカソードとトランジスタ８８のコレクタとの間に抵抗器８９が接続されて構成されている。

更に、ＩＧＢＴチップ温度検出部４５は、低電圧回路側に、フォトカプラ３５の受光側に接続されたデジタル・アナログ変換器９０を備えている。デジタル・アナログ変換器９０は、フォトカプラ３５のトランジスタ８８のコレクタに接続された２値化回路９１と、この２値化回路９１の出力側に＋入力が接続されると共に−入力と出力とが接続されたオペアンプによるバッファ回路９２と、このバッファ回路９２の出力に接続されたＬＰＦ（低域通過フィルタ）回路９３とを備えて構成されている。

このようなＩＧＢＴチップ温度検出部４５によってＩＧＢＴ２６の温度を測定する場合、定電流源７０からＩＧＢＴ２６と同一チップ内に埋め込まれた温度検出用ダイオード４０に定電流を供給する。これによって、温度検出用ダイオード４０の両電圧ＶＦ（ＶＦ電圧信号とも称す）が、温度に比例した電圧値となる。但し、温度検出用ダイオード４０の温度特性は、図１６に示す通りとする。

一方、三角波発生器７８からはＰＷＭ(Pulse Width Modulation)による三角波信号が所定の上限値と下限値との間で発生されている。
温度検出用ダイオード４０の両電圧ＶＦは、バッファ回路７１でインピーダンス変換された後、レベル変換器７７にて、三角波信号の上限値と高温（例：１５５℃）側ＶＦとが合致、三角波信号の下限値と低温（例：２５℃）側ＶＦとが合致するるように、増幅及びレベルの加減算が行われる。

つまり、レベル変換器７７は、三角波信号の上限と下限との幅のレベルに、ＶＦ電圧信号のレベルを拡大して等しくすると共に、この拡大したＶＦ電圧信号のレベルの上下が三角波の上限と下限の位置に一致するように調整する。即ち、ゲインとオフセットの調整を行う。
このレベル合わせを行った後、後段のコンパレータ７９にてレベル変換器７７の出力電圧Ｖｌｅｖと、三角波発生器の出力電圧Ｖｔｒｉとを比較し、Ｖｌｅｖ＞Ｖｔｒｉの場合はコンパレータ７９の出力を「Ｌ」、Ｖｌｅｖ＜Ｖｔｒｉの場合は「Ｈ」とする。

この動作によって生成されるコンパレータ７９の出力パルスのデューティは、ＶＦ電圧信号に比例する。例えばデューティ０％は低温（例：２５℃）側ＶＦ、１００％は高温（例：１６５℃）側ＶＦとして、次段のフォトカプラ３５によるＰＷＭ信号の絶縁伝送回路を介して、上及び下アームのスイッチング部３１，３２から制御部２３のデジタル・アナログ変換器９０にＰＷＭ信号として伝送される。

このＰＷＭ信号は、デジタル・アナログ変換器９０の２値化信号を生成するスイッチング回路である２値化回路９１に入力され、当該ＰＷＭ信号のデューティが０％ではＶ１、１００％ではＶ２なる電圧（２値化信号Ｖ１／Ｖ２）が形成されて出力される。この２値化信号Ｖ１／Ｖ２をバッファ回路９２でインピーダンス変換した後、ＬＰＦ回路９３にて平滑化して直流レベルに変換すると、温度検出用ダイオード４０の両電圧ＶＦに相当する各アームと絶縁された出力電圧（ＩＧＢＴチップ温度電圧信号）Ｖｏｕｔを得る事が出来る。

このようにして得られたＩＧＢＴチップ温度に比例した電圧信号Ｖｏｕｔは、昇降圧コンバータ１３の上位のシステム（図示せず）に伝達され、そのシステムが常にＩＧＢＴ２５，２６の温度を検出しながら、例えばＩＧＢＴチップ温度が所定の温度Ｔ１を超過すると、スイッチング周波数を１／２にし、更に所定の温度Ｔ２を超過するとスイッチング（昇降圧動作）を停止する保護機能を働かせる。

この保護機能の作動は車両の駆動に影響を与えるので、ＩＧＢＴ２５，２６のチップ温度は正確に測定されなければならなず、概ね±５％の精度が要求される。チップ温度の測定の際の誤差要因は大別すると、ＩＧＢＴチップに埋め込まれた温度検出用ダイオード４０，５０の両電圧ＶＦ値及び温度係数のバラツキと、バッファ回路７１、レベル変換器７７、三角波発生器７８、フォトカプラ（ＰＷＭ信号の絶縁伝送回路）３５、２値化回路９１、バッファ回路９２及びＬＰＦ回路９３から成る回路系のバラツキとの２種類となる。

温度検出用ダイオード４０，５０のＶＦ値のバラツキは、半導体プロセスに起因する要因が主で有るので、全体の許容誤差±５％のうち、例えばその６割である±３％をＶＦ値のバラツキとして見込むと回路系では±２％の誤差に抑制する必要がある。このため各々の回路では±０．５％の誤差に抑えた性能が求められる。従って、抵抗素子、定電圧素子、オペアンプから成る回路素子は高精度品を用いる必要がある。

なお、三角波発生器７８の発振周波数は、その高調波成分がＡＭラジオの周波数帯において、十分低い値である事が要求される。例えば、ＡＭラジオの周波数帯の千分の１から若干ずらした周波数とする。
次に、デジタル・アナログ変換器９０の詳細な回路構成を図１７に示し、その説明を行う。

２値化回路９１は、エミッタ接地されたトランジスタＴＲ３０を備え、このトランジスタＴＲ３０のベースが抵抗器Ｒ１０を介してフォトカプラ３５の出力側に接続されると共に抵抗器Ｒ１１を介して接地され、コレクタが抵抗器Ｒ１２を介してオペアンプＩＣ４０に接続され、その抵抗器Ｒ１２とオペアンプＩＣ４０間と＋５Ｖ電源との間に抵抗器Ｒ１４が接続され、同抵抗器Ｒ１２とオペアンプＩＣ４０間とアースとの間に抵抗器Ｒ１５が接続されて構成されている。
バッファ回路９２は、−入力端と出力端とが接続されたオペアンプＩＣ４０を用いて構成されている。
ＬＰＦ回路９３は、オペアンプＩＣ４０の出力側に一端が接続された抵抗器Ｒ１６と、この抵抗器Ｒ１６の他端とアース間に接続されたコンデンサＣ２０とから成る１次のＬＰＦとして構成されている。

このような構成のデジタル・アナログ変換器９０において、フォトカプラ３５から抵抗器Ｒ１０を介してトランジスタＴＲ３０のベースに、デューティがＩＧＢＴチップ温度に比例したパルスが印加されると、オペアンプＩＣ４０の入力電圧は、トランジスタＴＲ３０がＯＮ時には０．５Ｖ、ＯＦＦ時には４．５Ｖとなり、オペアンプＩＣ４０でインピーダンス変換された後に、１次のＬＰＦ回路９３により平滑化される。

但し、抵抗器Ｒ１６とコンデンサＣ２０から成るＬＰＦ回路９３の時定数は、ＰＷＭ信号の周期＝１．７８ｍｓに対して、十分大きな値である１０．８９ｍｓとしている。
この回路構成における入力信号であるＰＷＭ信号のデューティに対する出力電圧信号Ｖｏｕｔの直線性誤差の測定値を図１８に示す。この図から分かるように、その直線性誤差は、目標とする±０．５％以内の誤差に収まっている。また、ＩＧＢＴチップ温度に比例したＬＰＦ回路９３の出力は、電源電圧の１０〜９０％の範囲であり、回路素子破壊など伴う出力電圧異常と区別できるように設定されている。

この種の従来のデジタル・アナログ変換器として、例えば特許文献１に記載のものがある。
特開平９−２３２９５８号公報

しかし、従来のデジタル・アナログ変換器においては、ＰＷＭ信号から２値化信号を生成する２値化回路９１と、その２値化信号を平滑して直流化するＬＰＦ回路９３との間に、入出力信号の直線性の悪化を防止するために、オペアンプＩＣ４０などから構成されるインピーダンス変換回路であるバッファ回路９２を接続するのが通常であるが、入出力信号の直線性の悪化防止のために、他の部品と比べコストの高いバッファ回路９２を用いなければならないので、その分、デジタル・アナログ変換器全体がコスト高となる問題がある。
特に、デジタル・アナログ変換器を車両用の電圧コンバータ装置に用いる場合、車両は低コスト化が必須となっているので、より安価なデジタル・アナログ変換器が要求されている。
本発明は、このような課題に鑑みてなされたものであり、より低コストなデジタル・アナログ変換器を提供することを目的としている。

上記目的を達成するために、本発明の請求項１によるデジタル・アナログ変換器は、パルス幅変調信号を２値化信号に変換する２値化回路と、この２値化回路から出力される２値化信号を抵抗器及びコンデンサの組合せによって平滑化してアナログ信号に変換する低域通過フィルタ（ＬＰＦ）とから成るデジタル・アナログ変換器において、前記コンデンサに対する充電時定数と放電時定数との差を充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、前記低域通過フィルタにおける入出力信号の直線性誤差を規定値内とする比率となるように、前記２値化回路及び前記低域通過フィルタの回路定数を定めたことを特徴とする。

この構成によれば、低域通過フィルタにおける入出力信号の直線性誤差が規定値内となる。つまり、パルス幅変調信号を２値化回路で変換した２値化信号を、低域通過フィルタで更に平滑化した出力信号であるアナログ信号の特性が規定値内に収まるので、例えば、そのアナログ信号を車両用の電力変換器などに用いれば車両を適正に制御することができる。従来のデジタル・アナログ変換器では、２値化回路と低域通過フィルタとの間に、入出力信号の直線性の悪化を防止するためのオペアンプなどから構成されるインピーダンス変換回路であるバッファ回路を接続するのが通常であった。しかし、本発明のデジタル・アナログ変換器では、バッファ回路を用いなくても入出力信号の直線性を良くすることができる。従って、バッファ回路が不要となって、その分、低コスト化を図ることができる。

また、本発明の請求項２によるデジタル・アナログ変換器は、請求項１において、前記正規化時定数差は、２．３％以下であることを特徴とする。
この構成によれば、パルス幅変調信号のデューティ比が５０％の場合の最大直線性誤差を規定値内の０．５％以下に抑制することができる。
また、本発明の請求項３によるデジタル・アナログ変換器は、請求項１または２において、前記回路定数は、前記低域通過フィルタの抵抗器の抵抗値が、前記２値化回路において前記パルス幅変調信号を２値化信号に変換する際の電圧レベルを所定値とするための複数の抵抗器の内、電源と前記低域通過フィルタの抵抗器との間に接続される抵抗器の抵抗値に対して、５０倍以上であることを特徴とする。
この構成によれば、正規化時定数差を概略２．３％以下とすることができるので、パルス幅変調信号のデューティ比が５０％の場合の最大直線性誤差を規定値内の０．５％以下に抑制することができる。

以上説明したように本発明によれば、より低コストなデジタル・アナログ変換器を提供することができるという効果がある。

以下、本発明の実施の形態を、図面を参照して説明する。但し、本明細書中の全図において相互に対応する部分には同一符号を付し、重複部分においては後述での説明を適時省略する。
図１は、本発明の実施の形態に係るデジタル・アナログ変換器の構成を示す回路図である。
図１に示すデジタル・アナログ変換器１００は、図１７に示した従来のデジタル・アナログ変換器９０のバッファ回路９２を用いず、２値化回路９１の抵抗器Ｒ１２，Ｒ１４，Ｒ１５の接続点とＬＰＦ回路９３の抵抗器Ｒ１６とを直接接続してデジタル・アナログ変換回路を構成し、ＬＰＦ回路９３を構成するコンデンサＣ２０に対する充電時定数と放電時定数との差を、充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、２．３％以下になるように回路定数を定めた。

このＬＰＦ回路９３を構成するコンデンサＣ２０の充放電時定数の差を低減するように、回路定数の最適化を行う場合を以下に説明する。
まず、図１７に示した２値化回路９１とＬＰＦ回路９３との間にバッファ回路９２が接続されたデジタル・アナログ変換器９０において、２値化回路９１の出力電圧、即ちバッファ回路９２の出力電圧ＶｉｎとＬＰＦ回路９３の出力電圧（ＩＧＢＴチップ温度電圧信号）Ｖｏｕｔとの関係は、下式（１）で表される。

但し、
ｑ₀ ：初期電荷量
Ｃ２０：０．３３μＦ
Ｒ１４：３３ｋΩ
Ｖｉｎ ：０．５Ｖ又は４．５Ｖ（トランジスタＴＲ３０がオン時は０．５Ｖ、オフ時は４．５Ｖ）
とする。
これらの定数において、コンデンサＣ２０の初期電圧＝０．５Ｖ、ＰＷＭ信号の周期＝１．７８ｍｓ、ＰＷＭ信号のデューティ＝５０％とした場合のＬＰＦ回路９３の出力電圧Ｖｏｕｔの時間経過の計算結果を図２に示す。
一方、図１の本実施の形態のバッファ回路９２が無く２値化回路９１とＬＰＦ回路９３とが直接接続されたデジタル・アナログ変換器１００において、トランジスタＴＲ３０がオン時の回路方程式は下式（２）のように表される。

上式（２）から、Ｖｏｕｔは下式（３）で表される。

また、上式（３）のＲ_aは下式（４）となる。

次に、トランジスタＴＲ３０がオフ時の回路方程式は、簡略化のためＴＲ３０のコレクタ・エミッタ間電圧Ｖｃｅが概ね０Ｖとすると、下式（５）のように表される。

上式（５）から、Ｖｏｕｔは下式（６）で表される。

また、上式（６）のＲ_bは下式（７）となる。

但し、
ｑ₀ ：初期電荷量
Ｃ２０ ：０．３３μＦ
Ｒ１２ ：３０１Ω
Ｒ１４ ：２．６７ｋΩ
Ｒ１５ ：２４．３ｋΩ
Ｒ１６ ：３３ｋΩ
トランジスタＴＲ３０がオン／オフ時の上式（２）〜（７）を用いて、コンデンサＣ２０の初期電圧＝０．５Ｖ、ＰＷＭ信号の周期＝１．７８ｍＳ、ＰＷＭ信号のデューティ＝５０％とした場合のＬＰＦ回路９３の出力電圧Ｖｏｕｔの時間経過の計算結果の波形を図３に示す。
ここで、２値化回路９１から出力されるＰＷＭ信号は、０．５Ｖと４．５Ｖの２値を有し、トランジスタＴＲ３０のベースに供給される。このＰＷＭ信号のデューティは５０％であるので、ＬＰＦ回路９３の出力電圧Ｖｏｕｔの飽和値は、理想的には２．５Ｖでなければならない。

図２に示すように、バッファ回路９２を設けたデジタル・アナログ変換器９０でのＬＰＦ回路９３の出力電圧Ｖｏｕｔの収束値は、平均で２．５Ｖである。
しかし、バッファ回路９２を設けないデジタル・アナログ変換器１００の各構成要素の抵抗値等の値をデジタル・アナログ変換器９０のものと同一条件とした場合に、図３に示すように、デジタル・アナログ変換器１００でのＬＰＦ回路９３の出力電圧Ｖｏｕｔの収束値は、平均で２．４４Ｖとなって理想的な値から下回り、（２．４４Ｖ−２．５Ｖ）／４Ｖ＝−１．５％の誤差が発生する。

この結果は、図４に示すように、上記同一条件のデジタル・アナログ変換器１００におけるＰＷＭ信号のデューティ＝５０％での実測結果の約−１．７％と、この実測結果に含まれる抵抗値の公差を考慮すると概ね一致する。
この要因は図５に示すように、バッファ回路９２を設けた（有り）デジタル・アナログ変換器９０でのＬＰＦ回路９３のコンデンサＣ２０の充電及び放電時定数が１０．８９ｍｓと同一であるのに対して、バッファ回路９２を設けない（無し）デジタル・アナログ変換器１００でのコンデンサＣ２０の充電及び放電時定数が１１．６８ｍｓと１０．９７ｍｓとのように相違している事にある。

バッファ回路９２を設けないデジタル・アナログ変換器１００では、コンデンサＣ２０の充電時定数１１．６８ｍｓよりも放電時定数１０．９７ｍｓの方が小さいため、充放電時間が同一でも、充電電荷より放電電荷の方が多くなる。このため、ＰＷＭ信号のデューティが５０％でもＬＰＦ回路９３の出力電圧Ｖｏｕｔが２．５Ｖを下回る事になる。
このことから、ＬＰＦ回路９３のコンデンサＣ２０の充電時定数と放電時時定数を概ね同一にすると改善できるので、上式（４）と（７）に着目すると、下記の条件となる。

上式（８）において、左辺と右辺を同一にするための条件として、２値化回路９１のＰＷＭ信号のレベル＝０．５Ｖ又は４．５Ｖを得るために、抵抗器Ｒ１４，Ｒ１５，Ｒ１２の抵抗比は定められた値しか取れないので、実質上は抵抗器Ｒ１６について上式（８）を満たすような値にする必要がある。
ここで、バッファ回路９２を設けないデジタル・アナログ変換器１００において、その条件を満たすように抵抗器Ｒ１６の抵抗値を変更せず、抵抗器Ｒ１４，Ｒ１５，Ｒ１２における抵抗比は定められた通り保持しながら図１７に示した抵抗値（Ｒ１４＝２．６７ｋΩ、Ｒ１５＝２４．３ｋΩ、Ｒ１２＝３０１Ω）の１／２，１／４，１／８として、コンデンサＣ２０の初期電圧＝０．５Ｖ、ＰＷＭ信号の周期＝１．７８ｍｓ、ＰＷＭ信号のデューティ＝５０％とした場合に計算したＬＰＦ回路９３の出力電圧Ｖｏｕｔの波形を図６に示す。
この波形から判るように、出力電圧Ｖｏｕｔの飽和値は、抵抗値Ｒ１４，Ｒ１５，Ｒ１２の値を小さくする事により高くなって改善出来る。

図７に、ＬＰＦ回路９３の出力電圧Ｖｏｕｔの飽和状態における平均値（リップル分を除く）の比較を示す。この図７に示すように、直線性誤差をほぼ０．５％以下に抑制するには、図１７に示した抵抗値（Ｒ１４＝２．６７ｋΩ、Ｒ１５＝２４．３ｋΩ、Ｒ１２＝３００Ω）の１／４以下にしなければならない。

この結果は、抵抗器Ｒ１６の抵抗値を変更しない事を前提としたため、抵抗器Ｒ１６，Ｒ１２の加算抵抗値は７４５Ωとなり、トランジスタＴＲ３０がオンした場合の電流は６．７３ｍＡとなる。ここで、省エネルギー化を目的とする機器では高効率な変換効率が求められるため、そのオン時の電流を出来るだけ少なくするため、２値化回路９１を構成する抵抗器Ｒ１６の抵抗値を高抵抗化すれば良いが、その抵抗値を高くしすぎると耐ノイズ性が劣化する欠点がある。
そこで、充放電時定数を大きく変更せずに、上記の欠点を考慮すると、コンデンサＣ２０＝０．１５μＦ，抵抗器Ｒ１６＝６８ｋΩ，抵抗器Ｒ１４＝１．３３ＫΩ，抵抗器Ｒ１２＝１５０Ω，抵抗器Ｒ１５＝１２．１ｋΩが、概ね直線性誤差＝０．５％を満足する条件となる。

図８に、この条件でのコンデンサＣ２０の初期電圧＝０．５Ｖ、ＰＷＭ信号の周期＝１．７８ｍＳ、ＰＷＭ信号のデューティ＝５０％とした場合に計算したＬＰＦ回路９３の出力電圧Ｖｏｕｔの波形を示す。この結果は、図６に示した抵抗値を１／４にした場合の波形と概ね一致している。
図９に、２値化回路９１とＬＰＦ回路９３の回路定数をパラメータとした場合の充電時定数（ｍｓｅｃ）、放電時定数（ｍｓｅｃ）、時定数差（ｍｓｅｃ）、時定数差を充電時定数と放電時定数の平均値で除算した正規化時定数差及びＰＷＭ信号のデューティ＝５０％の場合の最大直線性誤差を示す。

図１０に、充電時定数と放電時定数の差と充・放電時定数の平均値で除算した正規化時定数差と、ＰＷＭ信号のデューティ＝５０％の場合の最大直線性誤差との関係を示す。この関係から図９のケース３とケース５は同じ値を示している事が判る。
図１０に破線で示すように、最大直線性誤差を０．５％以下に抑制するには、正規化時定数差を２．３％以下にする必要があり、この場合の抵抗器Ｒ１６とＲ１４の抵抗比は約５０倍である。
但し、抵抗器Ｒ１２，Ｒ１５については、２値化されたＰＷＭ信号のレベルに応じて抵抗器Ｒ１４との関係が固定されているので、基本的には、抵抗器Ｒ１６とＲ１４の抵抗比を決定すれば一義的に定まる。

以上説明したように本実施の形態のデジタル・アナログ変換器１００によれば、バッファ回路９２を用いず、２値化回路９１の抵抗器Ｒ１２，Ｒ１４，Ｒ１５の接続点とＬＰＦ回路９３の抵抗器Ｒ１６とを直接接続し、ＬＰＦ回路９３を構成するコンデンサＣ２０に対する充電時定数と放電時定数との差を充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、ＬＰＦ回路９３における入出力信号の直線性誤差を規定値内とする比率（＝２．３％以内、又は概略２．３％でもよい）となるように、２値化回路９１及びＬＰＦ回路９３の回路定数を定めた。

これによって、ＬＰＦ回路９３における入出力信号の直線性誤差が規定値内となる。つまり、ＰＷＭ信号を２値化回路９１で変換した２値化信号を、ＬＰＦ回路９３で更に平滑化した出力電圧であるＩＧＢＴチップ温度電圧信号Ｖｏｕｔの特性が規定値内に収まる。これによって、周辺温度の変化にかかわらず車両用の昇降圧コンバータ１３で適正な電圧の昇降圧変換が行われるので、車両を適正に制御することができる。

また、従来のデジタル・アナログ変換器９０のようにバッファ回路９２を用いなくてもよいので、その分、デジタル・アナログ変換器全体の低コスト化を図ることができる。
更に、故障率を意味するＦＩＴ(Failure In Time)は、一般的に抵抗器よりもオペアンプ（ＩＣ）の方が高いが、そのオペアンプによるバッファ回路９２を用いないので、デジタル・アナログ変換器のＦＩＴを向上させることができる。

また、正規化時定数差が上記のように２．３％以下となるので、ＰＷＭ信号のデューティ比が５０％の場合の最大直線性誤差を規定値内の０．５％以下に抑制することができる。
また、ＬＰＦ回路９３の抵抗器Ｒ１６の抵抗値を、２値化回路９１においてＰＷＭ信号を２値化信号に変換する際の電圧レベルを所定値とするための複数のＲ１２，Ｒ１４，Ｒ１５の内、＋５Ｖ電源とＬＰＦ回路９３の抵抗器Ｒ１６との間に接続される抵抗器Ｒ１４の抵抗値に対して、５０倍以上とした。
これによって、正規化時定数差を２．３％以下とすることができるので、ＰＷＭ信号のデューティ比が５０％の場合の最大直線性誤差を規定値内の０．５％以下に抑制することができる。

本発明の実施の形態に係るデジタル・アナログ変換器の構成を示す回路図である。 従来の２値化回路とＬＰＦ回路との間にバッファ回路を設けたデジタル・アナログ変換器のＬＰＦ出力応答波形図である。 本実施の形態の２値化回路とＬＰＦ回路の間にバッファ回路が無いデジタル・アナログ変換器のＬＰＦ出力応答波図である。 本実施の形態のデジタル・アナログ変換器の入出力特性図である。 本実施の形態のバッファ回路無しと、従来のバッファ回路有りのデジタル・アナログ変換器における充電時定数及び放電時定数を表記した図である。 本実施の形態のデジタル・アナログ変換器において２値化回路定数の値をパラメータとしたバッファ回路が無い場合のＬＰＦ出力応答波形図である。 本実施の形態のデジタル・アナログ変換器において２値化回路定数値を変更した場合のＬＰＦ出力の飽和状態での平均値を表記した図である。 本実施の形態のデジタル・アナログ変換器においてＬＰＦ回路の抵抗値を変更した場合ＬＰＦ出力応答波形図である。 本実施の形態のデジタル・アナログ変換器の回路定数をパラメータにした充・放電時定数、時定数差、最大直線性誤差を表記した図である。 本実施の形態のデジタル・アナログ変換器における正規化時定数差と最大直線性誤差の関係図である。 車両駆動システムの構成を示すブロック図である。 車両駆動システムにおける昇降圧コンバータの構成を示すブロック図である。 昇降圧コンバータの昇圧動作時にリアクトルに流れる電流波形図である。 昇降圧コンバ−タ用ＩＰＭの構成を示すブロック図である。 昇降圧コンバ−タ用ＩＰＭにおけるＩＧＢＴチップ温度検出部の構成を示すブロック図である。 ＩＧＢＴチップ温度検出部における定電流回路によるＩＧＢＴチップ温度検出ダイオードの順方向電圧の温度特性図である。 従来の２値化回路とＬＰＦ回路の間にバッファ回路を設けたデジタル・アナログ変換器の構成を示す回路図である。 従来のデジタル・アナログ変換器の入出力特性図である。

符号の説明

１０ 車両駆動システム
１１ 電動機
１２ 電源
１３ 昇降圧コンバータ
１４ インバータ
１６ リアクトル
１７，Ｃ２０ コンデンサ
２１，２２ スイッチング素子
２３ａ，２３ｂ 制御回路
２５，２６ ＩＧＢＴ
２７，２８，８４ ダイオード
３０ 昇降圧コンバータ用ＩＰＭ
３１ 上アームのスイッチング部
３２ 下アームのスイッチング部
３４，３５，３６，３７，３８ フォトカプラ
４０ 度検出用ダイオード
４１，４２，５１，５２，７２，７４，７５，７６，８０，８２，８９、Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１４，Ｒ１５，Ｒ１６ 抵抗器
４３，５３ ＩＧＢＴ保護回路
４４ ゲートドライバ
４５，５５ ＩＧＢＴチップ温度検出部
４０，５０ 温度検出用ダイオード
５６ ＶＨ検出回路
５７ 分圧回路
５８ レベル調整回路
５９ 三角波生成器
６０ 比較器
６２ ＬＰＦ
６３ ＶＨ比較器
６４ ゲート信号発生器
７０ 定電流源
７１，９２ バッファ回路
７３ オペアンプ
７７ レベル変換器
７８ 三角波発生器
７９ コンパレータ
８５ 発光ダイオード
８７ 受光ダイオード
８８，ＴＲ３０ トランジスタ
９０，１００ デジタル・アナログ変換器
９１ ２値化回路
９２ バッファ回路
９３ ＬＰＦ回路
Ｖｃｃ１ 第１の電源
Ｖｃｃ２ 第２の電源
Ｖｏｕｔ ＩＧＢＴチップ温度電圧信号

Claims (3)

1. パルス幅変調信号を２値化信号に変換する２値化回路と、この２値化回路から出力される２値化信号を抵抗器及びコンデンサの組合せによって平滑化してアナログ信号に変換する低域通過フィルタとから成るデジタル・アナログ変換器において、
   前記コンデンサに対する充電時定数と放電時定数との差を充電時定数と放電時定数との平均値で除算して得られる正規化時定数差が、前記低域通過フィルタにおける入出力信号の直線性誤差を規定値内とする比率となるように、前記２値化回路及び前記低域通過フィルタの回路定数を定めた
   ことを特徴とするデジタル・アナログ変換器。
2. 前記正規化時定数差は、２．３％以下である
   ことを特徴とする請求項１に記載のデジタル・アナログ変換器。
3. 前記回路定数は、前記低域通過フィルタの抵抗器の抵抗値が、前記２値化回路において前記パルス幅変調信号を２値化信号に変換する際の電圧レベルを所定値とするための複数の抵抗器の内、電源と前記低域通過フィルタの抵抗器との間に接続される抵抗器の抵抗値に対して、５０倍以上である
   ことを特徴とする請求項１または２に記載のデジタル・アナログ変換器。

Images