JP4846544B2 - トリガ事象識別方法及び回路 - Google Patents

トリガ事象識別方法及び回路 Download PDF

Info

Publication number
JP4846544B2
JP4846544B2 JP2006319146A JP2006319146A JP4846544B2 JP 4846544 B2 JP4846544 B2 JP 4846544B2 JP 2006319146 A JP2006319146 A JP 2006319146A JP 2006319146 A JP2006319146 A JP 2006319146A JP 4846544 B2 JP4846544 B2 JP 4846544B2
Authority
JP
Japan
Prior art keywords
trigger
serial data
event
circuit
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006319146A
Other languages
English (en)
Other versions
JP2007155718A (ja
Inventor
パトリック・エイ・スミス
ローランド・イー・ワンゼンライド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2007155718A publication Critical patent/JP2007155718A/ja
Application granted granted Critical
Publication of JP4846544B2 publication Critical patent/JP4846544B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00Arrangements for displaying electric variables or waveforms
    • G01R13/02Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218Circuits therefor
    • G01R13/0254Circuits therefor for triggering, synchronisation

Description

本発明は、一般に、デジタル・データの分析に関し、特に、シリアル・データ・ストリームの識別領域内の特定のアナログ異常及び/又はデジタル・データを検出してトリガするトリガ事象識別方法及び回路に関する。
オシロスコープのトリガ回路は、ますます複雑になってきており、ユーザは、入力電気信号内のほとんどの形式のアナログ異常にてトリガをかけて、特定の異常を分析するためにデータを取り込むことができる。いくつかのトリガ回路では、ユーザは、シリアル・デジタル・データ・ストリーム内の特定のデータ・ワード、即ち、事象にてトリガをかけることができる。しかし、シリアル・データ・ストリームは、多くのレベルの階層に囲まれている。かかる階層には、例えば、7層にてプロトコルを実現するネットワーク・フレームワークを定義するOSI(Open System Interconnection)がある。これらシリアル・データ・ストリームは、データの方向を定めたり特定するデータを識別するのに用いるいくつかの高次の層のプロトコルを伴うフレーム化されたデータを有する。これにより、シリアル・データ・ストリームの特定部分内の物理的な事象又は異常のデバッギングが困難になる。これらシリアル・データ・ストリームは、かなりノイズに曝されているので、シリアル・データ・ストリームを情報内容についてデコードする際に、アナログ異常は特に問題である。かかる異常の結果、シリアル・データ・ストリーム内のビットを誤って解釈してしまう。
異常がデジタル特性及びあるしきい値を単に有するだけならば、ロジック・アナライザは、異常にてトリガをかけることができるが、信号忠実度を表すアナログ異常にてトリガをかけることができない。
特開2006−287415公報
そこで、シリアル・データ・ストリームの識別された領域内で、特定のアナログ異常及び/又はデジタル・データを検出してトリガするトリガ事象識別方法及び回路が望まれている。
本発明は、トリガ事象を識別する方法であって;シリアル・データ・ストリーム内の開始パターンを検出して、トリガ回路(30)にイネーブル信号を供給する検出ステップと;開始パターンの後に停止事象を識別してトリガ回路にディスエーブル信号を供給する識別ステップとを具え;開始パターン及び停止事象の間のシリアル・データ・ストリームにトリガ事象が生じたときに、トリガ回路がトリガ信号を発生することを特徴とする。
また、本発明のトリガ事象識別回路は、シリアル・データ・ストリーム内の開始パターンを検出して、トリガ回路(30)にイネーブル信号を供給する検出手段(16)と;開始パターンの後に停止事象を識別してトリガ回路にディスエーブル信号を供給する識別手段(18)とを具え;開始パターン及び停止事象の間の期間のみにおいてトリガ回路がイネーブルされてトリガ信号を供給することを特徴とする。なお、括弧の内の参照符号は、実施例との対応関係を単に示すのみである。
よって、本発明は、シリアル・データ・ストリームの特定の識別された領域内の特定のアナログ異常及び/又はデジタル・データを検出し、トリガを行う識別異常検出の方法を提供する。
本発明では、パケット化されたデータ・ストリーム用のパケット・ヘッダ又は他の識別可能な事象などのようなシリアル・データ・ストリーム内の開始パターンを検出して、イネーブル(可能化)信号を発生する。パケット・トレーラ(終端部)、特定のデジタル事象、経過時間などのような停止事象を識別して、ディスエーブル(不能化)信号を発生する。これらイネーブル信号及びディスエーブル信号を組合せて、識別信号を発生する。この識別信号により、トリガ回路は、識別信号が定義するシリアル・データ・ストリームの部分内の特定異常にてトリガをかけることができる。
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
図1は、本発明により特定異常の検出を説明するためのタイミング図である。図1(a)は、SONETデータ・ストリームなどのシリアル・データ・ストリームであり、連続する複数のデータ・パケットを有する。図示の如く、データ・パケットのいくつかは、信号異常がその中に存在する。ユーザは、シリアル・データ・ストリームの部分又はあるデータ・パケットに関心があるので、そのデータ・パケット又は関心部分内の異常の周囲のデータを捕捉することに関心がある。図1の残りは、異常を含む関心のあるデータ・パケット内のタイミングを示す。後述のプロセスをデータ・パケットの各々又は関心のある部分に適用するが、異常データ・パケット又は関心のある部分のみでトリガ信号を発生する。
図1(b)に示す如く、シリアル・データは、「0」又は「1」のロジック・レベルに対応する一連の交互に変化する信号レベルである。ここでは、シリアル・データは、関心のあるシリアル・データの特定部分の開始を指示する特別なパターンを含む「ビット」のグループである。すなわち、この例では、ヘッダをパケット化されたデータとして用いてもよい。同様に、ここでは、シリアル・データは、関心のあるシリアル・データの特定部分の終わりを指示する特別なパターンを含む「ビット」のグループでもある。すなわち、この例では、パケット化されたデータとしてトレーラを用いてもよい。ヘッダ及びトレーラの間、又は、開始事象及び停止事象の間におけるシリアル・データの部分内にて、シリアル・データがデコードされた際にエラーを起こすかもしれない任意の異常をユーザが見つけようとする。シリアル・データから再生したクロック(c)、又は再生クロックに匹敵する外部クロックをタイミングとして用いる。ヘッダ又は開始事象の終わりにて識別開始信号(イネーブル信号)(d)が発生し、トレーラ又は停止事象の終わりにて識別停止信号(ディスエーブル信号)(e)が発生する。識別開始及び識別停止の間の期間にアーム信号(識別信号)(f)が発生する。このアーム信号がトリガ回路をイネーブルして、特定の異常を表すアーム期間内のデータを取り込む。ラント、グリッチ、スパイク、シリアル・パターンなどの特定の異常が生じると、トリガ回路は、トリガ信号(g)を発生する。当業者に周知のように、このトリガ信号により、特定異常を囲むデータを分析のために取り込む。
図2は、本発明により特定異常を検出する回路のブロック図である。この図2に示すように、シリアル・データ・ストリームを伝送する種々のチャネル入力、又は多レーンのシリアル・データ・ストリームであるシリアル・データ(b)は、後述の如く、識別回路10及び従来のメイン(主)トリガ回路30の両方に入力する。識別回路10は、クロスポイント・スイッチ12にて入力チャネルからのシリアル・データ・ストリームを受ける。このクロスポイント・スイッチ12は、入力チャネルの1つを選択して出力する。クロスポイント・スイッチ12は、多数の入力である多レーンのシリアル・データ・ストリームを出力端にて単一のシリアル・データ・ストリームに変換する機能も有する。クロスポイント・スイッチ12で選択されたシリアル・データ・ストリームは、クロック再生回路14、開始ワード・レコグナイザ(ワード認識回路:検出手段)16、停止ワード・レコグナイザ(識別手段)18及びタイマ/事象レコグナイザ20に入力する。シリアル・データ・ストリームに埋め込まれたクロックは、クロック再生回路14にて再生され、種々のレコグナイザ16、18、20用のタイミングを与えるのに使用される。代わりに、タイミング信号源として用いるために、クロック・マルチプレクサ22が再生クロックの代わりに埋め込みクロックと同等の外部クロックを選択してもよい。すなわち、マルチプレクサ22にて、再生クロック又は外部クロックが選択される。ワード・レコグナイザ16は、選択されたシリアル・データ・ストリーム内の開始点を示す独特なデータ・パターンを探し、ワード・レコグナイザ18は、選択されたシリアル・データ・ストリーム内の停止点を示す独特なデータ・パターンを探す。これら独特なデータ・パターンは、シリアル・データ・ストリームの関心のある部分を定義する。シリアル・データ・ストリームは、再生クロックにより、ワード・レコグナイザ16、18の各々にクロックされる(クロックにより取り込まれる)。最も簡単な形式では、開始ワード・レコグナイザ16からの出力(イネーブル信号)がアーム/ディスアーム回路24に入力し、このアーム/ディスアーム回路24の出力(識別信号)によって、メイン・トリガ回路30の識別期間の開始が決まる。これにより、メイン・トリガ回路30がチャネル入力内の特定の異常を探し始める。マルチプレクスサ26を介して停止ワード・レコグナイザ18からの出力(ディスエーブル信号)もアーム/ディスアーム回路24に入力し、このアーム/ディスアーム回路24の出力(識別信号)によって、メイン・トリガ回路30の識別器間の終了が決まる。これにより、メイン・トリガ回路30がチャネル入力内の特定の異常を探すことを停止する。なお、ワード・レコグナイザ16、18に供給されるLDは、探すパターンを特定する信号であり、タイマ/事象レコーダ20に供給されるLDは、経過時間を指定する信号である。
上述の代わりに、開始ワード・レコグナイザ16の出力信号を用いて、タイマ/事象レコグナイザ20をイネーブルして、停止マルチプレクスサ26を介してアーム/ディスアーム回路24にディスエーブル信号を供給してもよい。タイマ/事象レコグナイザ20は、タイマとして、開始ワード・レコグナイザ16からの出力によりリセット又は初期化され、特定時間が経過するまで再生クロック・パルスを計数する。特定時間が経過して、タイマ/事象レコグナイザ20がディスエーブル信号を出力する。タイマは、アップ・カウンタでもダウン・カウンタでもよい。タイマ/事象レコグナイザ20は、事象レコグナイザとして、選択されたシリアル・データ・ストリーム内の特定パターン探索の停止を決めるので、停止事象を探すのと等化である。この停止事象である特定パターンにて、ディスエーブル信号が発生する。停止マルチプレクス26は、オア・ゲートを用いて実現し、トレーラ又は特定事象のいずれかが生じると、ディスエーブル信号がアーム/ディスアーム回路24用に発生する。
特定例としては、特定のヘッダを有するデータ・パケット内で生じるラント又はグリッチでのトリガが望まれる場合、選択されたシリアル・データ・ストリーム用のパケット・ヘッダがトリガ・エネーブル信号としてプログラムされる一方、パケット・トレーラがトリガ・ディスエーブル信号としてプログラムされる。ヘッダ及びトレーラの間のパケット内にラント又はグリッチが生じると、トリガ回路は、トリガを発生し、その周囲のデータも捕捉して分析できるようにする。
上述は、パケット化された通信標準に関連して詳述したが、本発明は、任意の特定標準に限定されるものではない。例えば、全ての標準がパケット化されているわけではない。いくつかの標準は、特定パターンを多数回にわたって繰り返すが、ある回数の繰り返しの後のみに、実際の情報データが伝送される。この場合、特定パターンの繰り返し回数を開始パターンとして計数する。これにより、トリガ回路が識別されて、シリアル・データ・ストリーム内のアナログ異常を探すことを開始する。他の標準には周期的な不感時間(デッド・タイム)があるかもしれないが、この不感時間は識別できる。不感時間の停止後の時点をトリガ回路の識別開始事象としてもよい。よって、シリアル・データ・ストリーム用に用いる特定のデータ標準に応じて、このシリアル・データ・ストリーム内の任意の識別可能なパターン又はパターンのシーケンスを開始事象として識別してもよい。
したがって、本発明は、物理的なトリガ回路をイネーブルする前に特定の開始パターンを認識し、特定の停止パターン、事象又は期間を認識してトリガ回路をディスエーブルすることにより、シリアル・データ・ストリームにおけるトリガ機能を単純化できる。
本発明により特定異常の検出を説明するためのタイミング図である。 本発明により特定異常を検出する回路のブロック図である。
符号の説明
10 識別回路
12 クロスポイント・スイッチ
14 クロック再生回路
16 開始ワード・レコグナイザ(検出手段)
18 停止ワード・レコグナイザ(識別手段)
20 タイマ/事象レコグナイザ
22、26 マルチプレクサ
24 アーム/ディスアーム回路
30 出力トリガ回路

Claims (8)

  1. トリガ事象を識別する方法であって、
    シリアル・データ・ストリーム内の開始パターンを検出して、トリガ回路にイネーブル信号を供給する検出ステップと、
    上記開始パターンの後に停止事象を識別して上記トリガ回路にディスエーブル信号を供給する識別ステップとを具え、
    上記開始パターン及び上記停止事象の間の上記シリアル・データ・ストリームにトリガ事象が生じたときに、上記トリガ回路がトリガ信号を発生する
    ことを特徴とするトリガ事象識別方法。
  2. 上記識別ステップは、上記シリアル・データ・ストリーム内に上記停止事象として停止パターンを検出することを特徴とする請求項1のトリガ事象識別方法。
  3. 上記識別ステップは、上記シリアル・データ・ストリーム内に上記停止事象として特定のパターンを検出することを特徴とする請求項1のトリガ事象識別方法。
  4. 上記識別ステップは、開始パターンの後の特定の時間に上記停止事象を発生することを特徴とする請求項1のトリガ事象識別方法。
  5. 上記開始パターンは、上記シリアル・データ・ストリーム内の関心のあるデータ・パケットの開始を指示するパケット・ヘッダを有することを特徴とする請求項1〜4のトリガ事象識別方法。
  6. シリアル・データ・ストリーム内の開始パターンを検出して、トリガ回路にイネーブル信号を供給する検出手段と、
    上記開始パターンの後に停止事象を識別して上記トリガ回路にディスエーブル信号を供給する識別手段とを具え、
    上記開始パターン及び上記停止事象の間の期間のみにおいて上記トリガ回路がイネーブルされてトリガ信号を供給することを特徴とするトリガ事象識別回路。
  7. 上記検出手段及び上記識別手段に入力する複数の入力信号の中から上記シリアル・データ・ストリームを選択する手段を更に具えることを特徴とする請求項6のトリガ事象識別回路。
  8. 上記イネーブル信号及び上記ディスエーブル信号を組合せて、上記開始パターン及び上記停止事象の間の期間中に上記トリガ回路に識別信号を供給する手段を更に具えることを特徴とする請求項6のトリガ事象識別回路。
JP2006319146A 2005-12-08 2006-11-27 トリガ事象識別方法及び回路 Active JP4846544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,200 US7480839B2 (en) 2005-12-08 2005-12-08 Qualified anomaly detection
US11/298,200 2005-12-08

Publications (2)

Publication Number Publication Date
JP2007155718A JP2007155718A (ja) 2007-06-21
JP4846544B2 true JP4846544B2 (ja) 2011-12-28

Family

ID=37983661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006319146A Active JP4846544B2 (ja) 2005-12-08 2006-11-27 トリガ事象識別方法及び回路

Country Status (5)

Country Link
US (1) US7480839B2 (ja)
EP (1) EP1798562B1 (ja)
JP (1) JP4846544B2 (ja)
CN (1) CN1980156B (ja)
DE (1) DE602006010158D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100791823B1 (ko) * 2006-08-02 2008-01-04 주식회사 이노와이어리스 신호 분석기의 동기화 장치 및 방법
US8112570B2 (en) * 2007-03-15 2012-02-07 Broadcom Corporation Pipelined buffer interconnect with trigger core controller
US7536615B1 (en) * 2007-03-26 2009-05-19 Lattice Semiconductor Corporation Logic analyzer systems and methods for programmable logic devices
US8024140B2 (en) * 2007-08-23 2011-09-20 Amherst Systems Associates, Inc. Waveform anomoly detection and notification systems and methods
US9075696B2 (en) * 2009-03-09 2015-07-07 Tektronix, Inc. Apparatus and method for performing burst triggering in a test and measurement instrument
CN101806820B (zh) * 2010-03-16 2012-08-01 安徽皖仪科技股份有限公司 软件自动调零方法
US20120001657A1 (en) * 2010-06-30 2012-01-05 Tektronix, Inc. Apparatus and method for improved edge triggering in a test and measurement instrument
CN103033663A (zh) * 2012-12-24 2013-04-10 电子科技大学 一种三维波形数据的异常检测方法
CN105099903B (zh) * 2014-04-15 2018-12-07 华为技术有限公司 光包交换系统的链路确认方法、装置及系统
CN104931754B (zh) * 2015-04-29 2017-09-12 电子科技大学 三维波形数据的异常检测方法
EP3382405A1 (en) * 2017-03-30 2018-10-03 Rohde & Schwarz GmbH & Co. KG Method for performing a bus autoset function and measurement device
US10656183B2 (en) * 2017-06-21 2020-05-19 Tektronix, Inc. Enabling a trigger in a test and measurement instrument
US20210149781A1 (en) * 2019-11-15 2021-05-20 Tektronix, Inc. Protocol aware oscilloscope for busses with sideband and control signals for error detection

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823076A (en) * 1986-03-17 1989-04-18 Tektronix, Inc. Method and apparatus for triggering
CA1266515A (en) * 1986-09-04 1990-03-06 Nec Corporation Start pattern detecting apparatus
JP3074594B2 (ja) * 1995-01-25 2000-08-07 アンリツ株式会社 波形観測装置
US5974104A (en) * 1997-02-13 1999-10-26 Lsi Logic Corporation Data frame synchronizer for serial communication system
US6724729B1 (en) * 1998-12-30 2004-04-20 Finisar Corporation System analyzer and method for synchronizing a distributed system
US6850852B1 (en) * 2000-07-14 2005-02-01 Agilent Technologies, Inc. System and method for configuring a logic analyzer to trigger on data communications packets and protocols
US6658363B2 (en) 2001-01-18 2003-12-02 Hewlett-Packard Development Company, L.P. Digital data pattern detection methods and arrangements
US6889344B2 (en) * 2001-08-09 2005-05-03 International Business Machines Corporation System and method for exposing hidden events on system buses
US6847349B2 (en) 2001-11-21 2005-01-25 Tektronix, Inc. Serial data cursor
US6807496B2 (en) * 2002-05-02 2004-10-19 Tektronix, Inc. Acquisition system for a long record length digital storage oscilloscope
US6892150B2 (en) * 2002-05-24 2005-05-10 Tektronix, Inc. Combined analog and DSP trigger system for a digital storage oscilloscope
US6990416B2 (en) * 2003-08-11 2006-01-24 Agilent Technologies, Inc. Qualification signal measurement, trigger, and/or display system
CN2655340Y (zh) * 2003-11-10 2004-11-10 山东风光电子有限责任公司 多机串行口通信装置
US7191079B2 (en) 2004-03-23 2007-03-13 Tektronix, Inc. Oscilloscope having advanced triggering capability

Also Published As

Publication number Publication date
CN1980156A (zh) 2007-06-13
DE602006010158D1 (de) 2009-12-17
US20070150776A1 (en) 2007-06-28
EP1798562A1 (en) 2007-06-20
CN1980156B (zh) 2013-05-22
EP1798562B1 (en) 2009-11-04
US7480839B2 (en) 2009-01-20
JP2007155718A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
JP4846544B2 (ja) トリガ事象識別方法及び回路
US7643431B2 (en) Distributed packet group identification for network testing
US8015605B2 (en) Scalable monitor of malicious network traffic
CN107707446B (zh) 一种基于fpga的sent总线解码、触发和分析方法
US20050060403A1 (en) Time-based correlation of non-translative network segments
US8321733B2 (en) Optimization of SERDES sampling parameters
CN109525457B (zh) 一种基于状态迁移遍历的网络协议模糊测试方法
US20070189175A1 (en) Capture timing and negotiation data with repeat counts in a networking diagnostic component
JP2006262454A (ja) クロック再生方法及びマンチェスタ復号方法
JP2007096847A (ja) 光アクセス・ネットワーク試験装置
US20070189176A1 (en) Random data compression scheme in a network diagnostic component
CN112395209A (zh) 工控协议模糊测试用例生成方法、装置、设备及存储介质
JP2006313159A (ja) オフセット・テスト・パターン装置および方法
US7653844B2 (en) Communication apparatus and communication system
JP2007142767A (ja) パターンマッチング装置、その形成方法、それを用いたネットワーク不正侵入検知装置の動作方法、およびそれを用いた侵入防止システムの動作方法
JP2004061510A5 (ja)
JP4988544B2 (ja) データ処理装置およびデータ処理方法並びにプログラム
Meng et al. Inferring protocol state machine for binary communication protocol
CN116723058A (zh) 网络攻击检测和防护方法和装置
CN102111401B (zh) 协议识别方法、协议识别装置及设备
CN108574814B (zh) 数据处理方法及装置
CN114640519B (zh) 一种加密流量的检测方法及装置、可读存储介质
US8125906B2 (en) Capture RCDT and SNTT SAS speed negotiation decodes in a network diagnostic component
CN114205054A (zh) 信号处理方法及装置、电子设备及存储介质
CN113596037A (zh) 一种基于网络全流量中事件关系有向图的apt攻击检测方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20080902

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250