JP4845623B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP4845623B2 JP4845623B2 JP2006204229A JP2006204229A JP4845623B2 JP 4845623 B2 JP4845623 B2 JP 4845623B2 JP 2006204229 A JP2006204229 A JP 2006204229A JP 2006204229 A JP2006204229 A JP 2006204229A JP 4845623 B2 JP4845623 B2 JP 4845623B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- substrate
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置に関する。半導体装置とは、トランジスタを含むものである。 The present invention relates to a semiconductor device. A semiconductor device includes a transistor.
近年、非接触でデータの送信と受信を行うことが可能な半導体装置の開発が進められている。このような半導体装置は、RFID(Radio Frequency IDentification)、RFチップ、RFタグ、ICチップ、ICタグ、ICラベル、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれ(例えば、特許文献1参照)、既に一部の分野において、導入が開始されている。なお、非接触でデータの送信と受信を行うことが可能な半導体装置は、トランジスタとアンテナの両者が設けられた基板を用いる場合と、トランジスタが設けられた第1の基板とアンテナが設けられた第2の基板を用いる場合の2つに大別される。
本発明は、強度を向上させることにより、信頼性を向上させた半導体装置を提供することを課題とする。また、強度を向上させることにより、高付加価値化を実現した半導体装置を提供することを課題とする。また、本発明は、生産性を向上させることを目的とする。 An object of the present invention is to provide a semiconductor device with improved reliability by improving strength. It is another object of the present invention to provide a semiconductor device that achieves high added value by improving strength. Another object of the present invention is to improve productivity.
本発明の半導体装置は、複数のトランジスタを含む積層体と、導電層が設けられた基板との間に、10μm〜300μmの厚さの絶縁層(保護層、バッファ層ともいう)を設けることを特徴とする。上記特徴により、強度を向上させ、信頼性を向上させることができる。また、強度の向上により、信頼性の向上、高付加価値化を実現することができる。 In the semiconductor device of the present invention, an insulating layer (also referred to as a protective layer or a buffer layer) with a thickness of 10 μm to 300 μm is provided between a stacked body including a plurality of transistors and a substrate provided with a conductive layer. Features. With the above characteristics, strength can be improved and reliability can be improved. In addition, improvement in strength makes it possible to improve reliability and increase added value.
本発明の半導体装置は、トランジスタと、トランジスタ上に設けられた第1の絶縁層と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第1の導電層と、第1の絶縁層と第1の導電層上に設けられた第2の絶縁層と、第2の絶縁層上に設けられた第2の導電層と、第2の絶縁層と第2の導電層上に設けられた基板とを有する。第1の導電層は、第2の絶縁層に設けられた開口部を介して、第2の導電層に電気的に接続されている。また、第2の絶縁層の厚さは、10μm乃至300μmである。より好ましくは、50μm乃至300μmである。 The semiconductor device of the present invention includes a transistor, a first insulating layer provided over the transistor, and a first insulating layer connected to the source or drain of the transistor through an opening provided in the first insulating layer. A conductive layer; a first insulating layer; a second insulating layer provided on the first conductive layer; a second conductive layer provided on the second insulating layer; and a second insulating layer; And a substrate provided over the second conductive layer. The first conductive layer is electrically connected to the second conductive layer through an opening provided in the second insulating layer. The thickness of the second insulating layer is 10 μm to 300 μm. More preferably, it is 50 μm to 300 μm.
上記構成において、第1の導電層は、ソース配線又はドレイン配線に相当する。また、第2の導電層は、接続配線として機能する。また、第2の導電層は、アンテナとして機能する。また、第2の絶縁層(保護層、バッファ層ともいう)は、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、アクリル、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール、ユリア、メラミン、エポキシ、ジアリルフタレート、ポリイミド又はポリウレタンである。 In the above structure, the first conductive layer corresponds to a source wiring or a drain wiring. The second conductive layer functions as a connection wiring. Further, the second conductive layer functions as an antenna. The second insulating layer (also referred to as protective layer or buffer layer) is made of silicone, polyethylene, polypropylene, polystyrene, acrylic, polyvinyl chloride, polyacetal, polyamide, polycarbonate, polybutylene terephthalate, polyethylene naphthalate, polyethylene terephthalate, polysulfone. , Polyethersulfone, polyphenylene sulfide, polyamideimide, polymethylpentene, phenol, urea, melamine, epoxy, diallyl phthalate, polyimide or polyurethane.
本発明の半導体装置の作製方法は、第1の基板上にトランジスタを形成する工程と、トランジスタ上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第1の導電層を形成する工程と、第1の絶縁層と第2の絶縁層が接着するように、第1の絶縁層上に第2の絶縁層が設けられた第2の基板を配置する工程と、第1の基板、第1の絶縁層、第1の導電層及び第2の絶縁層を基板から分離する工程と、第2の絶縁層上に、異方性導電層とアンテナとして機能する第2の導電層が設けられた第3の基板を配置して、異方性導電層を介して第1の導電層と第2の導電層を電気的に接続させる工程を含むことを特徴とする。 A method for manufacturing a semiconductor device of the present invention includes a step of forming a transistor over a first substrate, a step of forming a first insulating layer over the transistor, and an opening provided in the first insulating layer. Forming a first conductive layer connected to a source or a drain of the transistor and a second insulating layer on the first insulating layer so that the first insulating layer and the second insulating layer are bonded to each other. Disposing a second substrate provided with a layer; separating the first substrate, the first insulating layer, the first conductive layer, and the second insulating layer from the substrate; and a second insulating layer. A third substrate provided with an anisotropic conductive layer and a second conductive layer functioning as an antenna is disposed over the first conductive layer and the second conductive layer with the anisotropic conductive layer interposed therebetween. Including a step of electrically connecting the two.
本発明の半導体装置の作製方法は、第1の基板上にトランジスタを形成する工程と、トランジスタ上に第1の絶縁層を形成する工程と、第1の絶縁層に設けられた開口部を介して、トランジスタのソース又はドレインに接続された第1の導電層を形成する工程と、第1の絶縁層と第2の絶縁層が接着するように、第1の絶縁層上に第2の絶縁層が設けられた第2の基板を配置する工程と、第1の基板、第1の絶縁層、第1の導電層及び第2の絶縁層を基板から分離する工程と、第2の絶縁層上に、突起電極、異方性導電層及びアンテナとして機能する第2の導電層が設けられた第3の基板を配置して、突起電極及び異方性導電層を介して第1の導電層と第2の導電層を電気的に接続させる工程を含むことを特徴とする。 A method for manufacturing a semiconductor device of the present invention includes a step of forming a transistor over a first substrate, a step of forming a first insulating layer over the transistor, and an opening provided in the first insulating layer. Forming a first conductive layer connected to a source or a drain of the transistor and a second insulating layer on the first insulating layer so that the first insulating layer and the second insulating layer are bonded to each other. Disposing a second substrate provided with a layer; separating the first substrate, the first insulating layer, the first conductive layer, and the second insulating layer from the substrate; and a second insulating layer. A third substrate provided with a protruding electrode, an anisotropic conductive layer, and a second conductive layer functioning as an antenna is disposed over the first conductive layer via the protruding electrode and the anisotropic conductive layer. And a step of electrically connecting the second conductive layer.
上記構成を有する本発明により、強度を向上させ、信頼性を向上させた半導体装置を提供することができる。また、強度の向上により、高付加価値化を実現した半導体装置を提供することができる。また、上記構成を有する本発明により、生産性を向上させた半導体装置の作製方法を提供することができる。 According to the present invention having the above structure, a semiconductor device with improved strength and improved reliability can be provided. In addition, a semiconductor device that realizes high added value can be provided by improving the strength. Further, according to the present invention having the above structure, a method for manufacturing a semiconductor device with improved productivity can be provided.
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下の説明において、同じものを指す符号は異なる図面間で共通して用いる。 Embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in the following description, the same reference numerals are used in different drawings.
(実施の形態1)
本発明の半導体装置とその作製方法について、図1、2の断面図と図3、4の上面図を参照して説明する。なお、図1(A)は図3(A)、図1(B)は図3(B)、図2(A)は図3(C)、図2(B)は図4(C)の上面図の点Aから点Bの断面図である。
(Embodiment 1)
A semiconductor device of the present invention and a manufacturing method thereof will be described with reference to cross-sectional views of FIGS. 1 and 2 and top views of FIGS. 1A is shown in FIG. 3A, FIG. 1B is shown in FIG. 3B, FIG. 2A is shown in FIG. 3C, and FIG. 2B is shown in FIG. It is sectional drawing from the point A of the top view to the point B. FIG.
まず、基板10の一方の面上に、絶縁層11を形成する(図1(A)参照)。次に、絶縁層11上に剥離層12を形成する。続いて、剥離層12上に絶縁層13を形成する。
First, the
基板10は、ガラス基板、プラスチック基板、シリコン基板、石英基板等である。好適には、基板10として、ガラス基板又はプラスチック基板を用いるとよい。ガラス基板とプラスチック基板は、1辺が1メートル以上のものを作成することが容易であり、また、四角形状等の所望の形状のものを作成することが容易であるからである。これは、例えば、四角形状で、1辺が1メートル以上のガラス基板やプラスチック基板を用いると、生産性を大幅に向上させることができるからである。このような利点は、円形で、最大で直径が30センチ程度のシリコン基板を用いる場合と比較すると、大きな優位点である。
The
絶縁層11、13は、プラズマCVD法やスパッタリング法等により、珪素の酸化物、珪素の窒化物、窒素を含む珪素の酸化物、酸素を含む珪素の窒化物などを形成する。絶縁層11は、基板10からの不純物元素が上層に侵入してしまうことを防止する役目を担う。但し、絶縁層11は、必要がなければ、形成しなくてもよい。
The
剥離層12は、プラズマCVD法やスパッタリング法等により、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、珪素(Si)から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。剥離層12として、珪素を含む層を形成する場合、この層の結晶構造は、非晶質、微結晶、多結晶のいずれでもよい。
The
剥離層12が単層構造の場合、好ましくは、タングステン、モリブデン、タングステンとモリブデンの混合物、タングステンの酸化物、タングステンの酸化窒化物、タングステンの窒化酸化物、モリブデンの酸化物、モリブデンの酸化窒化物、モリブデンの窒化酸化物、タングステンとモリブデンの混合物の酸化物、タングステンとモリブデンの混合物の酸化窒化物、タングステンとモリブデンの混合物の窒化酸化物のいずれかを含む層を形成する。
When the
剥離層12が積層構造の場合、好ましくは、1層目として、タングステン、モリブデン、タングステンとモリブデンの混合物を含む層を形成し、2層目として、タングステンの酸化物、モリブデンの酸化物、タングステンとモリブデンの混合物の酸化物、タングステンの酸化窒化物、モリブデンの酸化窒化物、タングステンとモリブデンの混合物の酸化窒化物を形成する。
In the case where the
なお、剥離層12として、タングステンとタングステンの酸化物の積層構造を形成する場合、まず、剥離層12としてタングステンを含む層を形成し、その上層の絶縁層13として、珪素の酸化物を含む層を形成することにより、タングステンを含む層と珪素の酸化物を含む層との間に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンの窒化物、タングステンの酸化窒化物、タングステンの酸化窒化物を含む層等を形成する場合も同様であり、タングステンを含む層を形成後、その上層に珪素の窒化物を含む層、酸素を含む窒化珪素層、窒素を含む酸化珪素層を形成するとよい。
Note that in the case where a stacked structure of tungsten and a tungsten oxide is formed as the
次に、絶縁層13上に複数のトランジスタ14を形成する。この工程では、複数のトランジスタ14として、薄膜トランジスタ(Thin Film Transistor)を形成する。
Next, a plurality of
複数のトランジスタ14の各々は、半導体層50、ゲート絶縁層(単に絶縁層ともいう)51、ゲート(ゲート電極ともいう)である導電層52を有する。半導体層50は、ソース又はドレインとして機能する不純物領域53、54、チャネル形成領域55を有する。不純物領域53、54には、N型を付与する不純物元素(例えばリン(P)、砒素(As))、又はP型を付与する不純物元素(例えばボロン(B))が添加されている。不純物領域54は、LDD(Lightly Doped Drain)領域である。
Each of the plurality of
なお、複数のトランジスタ14の各々は、半導体層50上にゲート絶縁層51が設けられ、ゲート絶縁層51上に導電層52が設けられたトップゲート型、導電層52上にゲート絶縁層51が設けられ、ゲート絶縁層51上に半導体層50が設けられたボトムゲート型のどちらのタイプでもよい。また、複数のトランジスタ14から選択された1つ又は複数のトランジスタは、ゲート電極が2つ以上、チャネル形成領域が2つ以上あるマルチゲート型のトランジスタでもよい。
Note that each of the plurality of
また、図示する構成では、基板10上に複数のトランジスタ14のみを形成しているが、本発明はこの構成に制約されない。基板10上に設ける素子は、半導体装置の用途によって適宜調整するとよい。例えば、非接触でデータの送信と受信を行う機能を有する場合、基板10上に複数のトランジスタのみ、又は基板10上に複数のトランジスタとアンテナとして機能する導電層を形成するとよい。また、データを記憶する機能を有する場合、基板10上に複数のトランジスタと記憶素子(例えば、トランジスタ、メモリトランジスタ等)を形成するとよい。また、回路を制御する機能や信号を生成する機能等を有する場合(例えば、CPU、信号生成回路等)、基板10上にトランジスタを形成するとよい。また、上記以外にも、必要に応じて、抵抗素子や容量素子などの他の素子を形成するとよい。
In the illustrated configuration, only the plurality of
次に、複数のトランジスタ14上に、絶縁層15〜17を形成する。絶縁層15〜17は、プラズマCVD法、スパッタリング法、SOG(スピン オン グラス)法、液滴吐出法等を用いて、珪素の酸化物、珪素の窒化物、ポリイミド、アクリル、シリコーン、シロキサン等を用いて形成する。シロキサンは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)、フルオロ基、又は少なくとも水素を含む有機基とフルオロ基を用いたものである。
Next, insulating
なお、上記の構成では、複数のトランジスタ14上に3層の絶縁層(絶縁層15〜17)を形成しているが、本発明はこの構成に制約されない。複数のトランジスタ14上に設けられる絶縁層の数は制約されない。
In the above configuration, three insulating layers (insulating
次に、絶縁層15〜17に開口部を形成して、複数のトランジスタ14の各々のソース(ソース領域、ソース電極ともいう)、又はドレイン(ドレイン領域、ドレイン電極ともいう)に接続された導電層18〜25を形成する(図1(A)、図3(A)参照)。導電層18〜25は、プラズマCVD法、スパッタリング法、蒸着法、めっき法等により、チタン(Ti)、アルミニウム(Al)等から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。導電層18〜25は、ソース配線又はドレイン配線として機能する。
Next, openings are formed in the insulating
次に、絶縁層17と導電層18〜25上に、絶縁層32(保護層、バッファ層ともいう)を設ける(図1(B)、図3(B)参照)。絶縁層32は、プラズマCVD法、スパッタリング法、SOG(スピン オン グラス)法、液滴吐出法等を用いて10μm〜300μm、好ましくは50μm〜300μm、より好ましくは100〜300μmの厚さになるように、単層又は積層で形成する。なお、絶縁層32には、開口部33〜36が設けられている。絶縁層32は、シリコーン、ポリエチレン、ポリプロピレン、ポリスチレン、AS樹脂、ABS樹脂(アクリルニトリル、ブタジエン、スチレンの三つが重合した樹脂)、アクリル樹脂、ポリ塩化ビニル、ポリアセタール、ポリアミド、ポリカーボネート、変性ポリフェニレンエーテル、ポリブチレンテレフタレート、ポリエチレンナフタレート、ポリエチレンテレフタレート、ポリサルフォン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリアミドイミド、ポリメチルペンテン、フェノール樹脂、ユリア樹脂、メラミン樹脂、エポキシ樹脂、ジアリルフタレート樹脂、不飽和ポリエステル樹脂、ポリイミド、ポリウレタン等の材料により形成する。
Next, the insulating layer 32 (also referred to as a protective layer or a buffer layer) is provided over the insulating
絶縁層32の厚さは、半導体装置の用途、半導体装置の用途に必要な強度、半導体装置に必要な信頼性に応じて、適宜決定される。半導体装置の強度を向上するためには、絶縁層32の厚さはより厚くするとよい。
The thickness of the insulating
なお、作製工程を連続的に行う場合、基板31上の絶縁層32を剥離し、剥離された絶縁層32を、絶縁層17と導電層18〜25上に設けるという手法で、絶縁層32を形成するとよい。なお、基板31上の絶縁層32には、開口部33〜36が設けられているが、これらの開口部33〜36は、基板31上の全面に絶縁層32を形成し、その後、フォトリソグラフィ法により形成するとよい。または、スクリーン印刷法や液滴吐出法により、基板31上に、開口部33〜36を含む絶縁層32を設けるとよい。
Note that when the manufacturing process is continuously performed, the insulating
また、基板31上から絶縁層32の剥離は、例えば、以下の方法で行うとよい。まず、あらかじめ基板31と絶縁層32の間に、加熱により接着力が弱くなる接着剤からなる層(接着層ともいう)を設けておく。次に、加熱処理を行って、基板31と絶縁層32との密着性を弱くして、基板31から絶縁層32を剥離するという方法である。また、上記の方法とは別の方法として、あらかじめ基板31と絶縁層32の間に、光学的作用(例えば、紫外光)により接着力が弱くなる接着剤からなる層を設けておく。次に、紫外光を照射し、基板31と絶縁層32との密着性を弱くして、基板31から絶縁層32を剥離するという方法である。
The insulating
次に、少なくとも、剥離層12の一部が露出するような開口部(穴ともいう)37を形成する(図2(A)、図3(C)参照)。この工程は、フォトリソグラフィ法やレーザービームの照射等により行う。但し、処理時間が短い点から、レーザービームの照射により行うとよい。レーザービームは、基板10、絶縁層11、剥離層12、絶縁層13、15〜17、32に対して照射される。また、レーザービームは、絶縁層32の表面から照射される。開口部37は、少なくとも、剥離層12の一部が露出するように形成される。そのため、少なくとも、絶縁層13、15〜17、32には、開口部37が設けられる。図示する構成では、レーザービームが、基板10にまで達し、絶縁層11、剥離層12、絶縁層13、15〜17、32に開口部37を形成した場合を示す。
Next, an opening (also referred to as a hole) 37 that exposes at least part of the
レーザーは、レーザー媒質、励起源、共振器により構成されている。レーザーは、媒質により分類すると、気体レーザー、液体レーザー、固体レーザーがあり、発振の特徴により分類すると、自由電子レーザー、半導体レーザー、X線レーザーがあるが、本発明では、いずれのレーザーを用いてもよい。なお、好ましくは、気体レーザー又は固体レーザーを用いるとよく、さらに好ましくは固体レーザーを用いるとよい。 The laser is composed of a laser medium, an excitation source, and a resonator. Lasers are classified into gas lasers, liquid lasers, and solid-state lasers according to the medium. Free lasers, semiconductor lasers, and X-ray lasers are classified according to the characteristics of oscillation. In the present invention, any laser is used. Also good. Note that a gas laser or a solid laser is preferably used, and a solid laser is more preferably used.
なお、本発明に用いるレーザーには、連続発振型のレーザービームやパルス発振型のレーザービームを用いることができる。レーザービームの照射条件、例えば、周波数、パワー密度、エネルギー密度、ビームプロファイル等は、複数のトランジスタ14を含む積層体の厚さなどを考慮して調整するとよい。
Note that a continuous wave laser beam or a pulsed laser beam can be used for the laser used in the present invention. Laser beam irradiation conditions, such as frequency, power density, energy density, and beam profile, may be adjusted in consideration of the thickness of the stacked body including the plurality of
また、上記のレーザービームを照射する工程では、アブレーション加工を用いることを特徴としている。アブレーション加工とは、レーザービームを照射した部分、つまり、レーザービームを吸収した部分の分子結合が切断されて、光分解し、気化して蒸発する現象を用いた加工である。つまり、本発明では、レーザービームを照射して、基板10、絶縁層11、剥離層12、絶縁層13、15〜17、32の一部の表面(ある部分)の分子結合を切断し、光分解し、気化して蒸発させることにより、開口部37を形成している。
In the step of irradiating the laser beam, ablation processing is used. Ablation processing is processing using a phenomenon in which a molecular bond in a portion irradiated with a laser beam, that is, a portion that has absorbed the laser beam is cut, photodecomposed, vaporized and evaporated. In other words, in the present invention, a laser beam is irradiated to break molecular bonds on a part of surfaces (certain portions) of the
また、レーザーは、紫外領域である1〜380nmの波長の固体レーザーを用いるとよい。好ましくは、1〜380nmの波長のNd:YVO4レーザーを用いるとよい。その理由は、1〜380nmの波長のNd:YVO4レーザーは、他の高波長側のレーザーに比べ、基板に光が吸収されやすく、アブレーション加工が容易であるという利点、また、加工部の周辺に影響を与えず、加工性がよいという利点があるからである。 The laser may be a solid-state laser having a wavelength of 1 to 380 nm which is an ultraviolet region. Preferably, an Nd: YVO 4 laser with a wavelength of 1 to 380 nm is used. The reason is that the Nd: YVO 4 laser with a wavelength of 1 to 380 nm is more easily absorbed by the substrate than other high-wavelength lasers, and is easy to ablate, and the periphery of the processed part This is because there is an advantage that the workability is good without affecting the process.
次に、アンテナ(アンテナとして機能する導電層)26と容量素子27が設けられた基板38を準備する(図4(A)参照)。アンテナ26、容量素子27の各々は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法、スパッタ法、CVD法などを用いて形成する。図2(B)には、アンテナ26の導電層39、40の一部を図示する。
Next, a
次に、アンテナ26と基板38上に、突起電極(バンプともいう)41、42と、異方性導電層43を形成する。なお、突起電極41、42は、絶縁層32の開口部33〜36を充填する厚さである必要がある。そのため、突起電極41、42は、10μm〜300μm、好ましくは50μm〜300μmの厚さのものを用いる。突起電極41、42は、金、銀、銅、ニッケル、すず、鉛、はんだなどを用いて形成する。異方性導電層43は、接着剤中に導電性フィラーが設けられた材料であり、ACP(Anisotropic Conductive Paste)ともよばれる。異方性導電層43は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法等を用いて、均一の厚さで形成する。なお、上記の構成では、突起電極41、42と異方性導電層43の両方を設けているが、本発明はこの構成に制約されない。突起電極41、42と異方性導電層43の一方のみを設けてもよい。
Next, projecting electrodes (also referred to as bumps) 41 and 42 and an anisotropic
次に、突起電極41、42と異方性導電層43を用いて、基板38と複数のトランジスタ14を含む積層体とを貼り合わせる。突起電極41、42と異方性導電層43を設けることにより、導電層18と導電層39、導電層21と導電層40とを電気的に接続させることができる。この際、必要があれば、フリップチップボンダー、ダイボンダー、ACF貼り付け機、圧着機等により、基板38と複数のトランジスタ14を含む積層体に対して、加圧処理と加熱処理の一方又は両方を行う。
Next, the
次に、基板38を用いて、基板10から、複数のトランジスタ14を含む積層体を分離する(図2(B)、図4(C)参照)。なお、基板10からの、複数のトランジスタ14を含む積層体の分離は、剥離層12の内部又は剥離層12と絶縁層13を境界として行われる。図示する構成では、分離の工程は、剥離層12と絶縁層13の間を境界として行われた場合を示す。なお、この分離の工程では、基板38を用いることを特徴としている。このように、基板38を用いると、基板10からの積層体の分離の工程を容易にかつ短時間で行うことができる。
Next, the stacked body including the plurality of
次に、上記の複数の工程を連続的に行うことができる貼り合わせ装置(ラミネート装置、封止装置、ロールトウロール装置ともいう)の構成について、図5を参照して説明する。 Next, the structure of a bonding apparatus (also referred to as a laminating apparatus, a sealing apparatus, or a roll-to-roll apparatus) that can continuously perform the plurality of steps will be described with reference to FIG.
貼り合わせ装置は、基板10を搬送する搬送手段203と、基板31の移動を制御するローラー206と、基板31を回収するローラー207と、基板38の移動を制御するローラー212を有する。また、貼り合わせ装置には、複数のトランジスタを含む層201が設けられた基板10と、絶縁層32が設けられた基板31と、切断手段208とが用いられる。
The bonding apparatus includes a
搬送手段203は、複数のトランジスタを含む層201が設けられた基板10を搬送するものであり、ローラー206が回転する速度に合わせて、所定の速度で、基板10を搬送する。搬送手段203は、例えば、ベルトコンベア、複数のローラー、ロボットアームに相当する。搬送手段203がロボットアームに相当する場合、ロボットアームは、基板10をそのまま搬送するか、又は基板10が設置されたステージを搬送する。
The
ローラー206、207、212の各々は、円筒形のころがるものであり、例えば、表面の磨かれた円筒状の鋳造品等に相当する。ローラー206、207、212の各々は、所定の速度で回転する。ローラー206が回転することにより、基板31が移動し、基板31はローラー207の方向に流れていく。また、ローラー207が回転することにより、ローラー207自体に基板31が巻き付けてられていく。つまり、ローラー207により、基板31が回収される。また、ローラー212が回転することにより、基板38が移動する。切断手段208は、ダイシング装置、スクライビング装置、レーザー照射装置等に相当する。
Each of the
ローラー206、207、212の各々は、例えば、表面に耐熱性のゴムが設けられた円筒形のものに相当する。このような耐熱性のゴムの耐熱温度は、200〜280℃である。
Each of the
次に、上記構成の貼り合わせ装置の動作について、説明する。まず、搬送手段203により、複数のトランジスタを含む層201が設けられた基板10が搬送される(図1(A)、図5参照)。複数の基板10は、規則的に配列され、順次搬送される。
Next, the operation of the bonding apparatus having the above configuration will be described. First, the
次に、複数のトランジスタを含む層201上に、絶縁層32が設けられる(図1(A)、図5参照)。この動作では、基板31上に設けられた絶縁層32を剥離し、剥離された絶縁層32が、複数のトランジスタを含む層201上に設けられる。
Next, the insulating
このように、基板31上の絶縁層32を剥離(分離)し、剥離した絶縁層32を用いると、複数のトランジスタを含む層201上に絶縁層32を設ける工程を連続的に行うことができる。これは、版を必要とした技術(例えば、スクリーン印刷)を用いる場合と比較して、大きな利点である。その理由は、版は、その大きさに制限があるからである。
In this manner, when the insulating
次に、切断手段208により、複数のトランジスタを含む層201が有する剥離層が露出するような開口部を形成する(図2(A)、図5参照)。この工程では、切断手段208により、絶縁層32、複数のトランジスタを含む層201及び基板10を切断する。
Next, an opening is formed by the cutting means 208 so that the separation layer included in the
次に、導電層39、40が設けられた基板38を用いて、基板10から、複数のトランジスタを含む層201の積層体を分離する(図2(B)、図5参照)。そうすると、基板38と複数のトランジスタを含む半導体装置が完成する。なお、基板10からの複数のトランジスタを含む層201の分離は、上述したように、剥離層の内部、又は剥離層とその上層の絶縁層との界面を境界として行われるが、図5では、剥離層の図示を省略している。
Next, the stacked body of the
上記の貼り合わせ装置を用いて、複数の工程を連続的に行うことにより、作製時間を短縮させて、生産性を向上させることができる。また、生産性を向上させることにより、作製費用の低減を図ることができる。 By performing a plurality of steps continuously using the above bonding apparatus, the manufacturing time can be shortened and productivity can be improved. In addition, the production cost can be reduced by improving productivity.
(実施の形態2)
上記とは異なる本発明の半導体装置の作製方法について、図6、7の断面図と図3、8の上面図を参照して説明する。
(Embodiment 2)
A method for manufacturing a semiconductor device of the present invention, which is different from the above, is described with reference to cross-sectional views in FIGS. 6 and 7 and top views in FIGS.
まず、基板10の一方の面上に、絶縁層11を形成する(図6(A)参照)。次に、絶縁層11上に剥離層12を形成する。続いて、剥離層12上に絶縁層13を形成する。次に、絶縁層13上に複数のトランジスタ14を形成する。次に、複数のトランジスタ14上に、絶縁層15〜17を形成する。次に、絶縁層15〜17に開口部を形成して、複数のトランジスタ14の各々のソース又はドレインに接続された導電層18〜25を形成する(図6(A)、図3(A)参照)。次に、絶縁層17と導電層18〜25上に、絶縁層46が設けられた基板45を設ける(図6(A)参照)。
First, the insulating
次に、絶縁層46が設けられた基板45を用いて、基板10から、複数のトランジスタ14を含む積層体を分離する(図6(B)参照)。なお、基板10からの複数のトランジスタ14を含む積層体の分離は、剥離層12の内部、又は剥離層12と絶縁層13を境界として行われる。図示する構成では、基板10から、複数のトランジスタ14を含む積層体の分離は、剥離層12と絶縁層13の間を境界として行われた場合を示す。また、絶縁層46の表面には、接着剤を含む層(接着層)を設けておくとよい。そして、絶縁層46と絶縁層17とを接着させることにより、基板10から、複数のトランジスタ14を含む積層体を分離するとよい。
Next, the stacked body including the plurality of
次に、基板45と絶縁層46とを分離すると共に、絶縁層11の表面に基板61を設ける(図7(A)参照)。なお、基板45と絶縁層46を分離するため、基板45と絶縁層46との間には、加熱により接着力が弱くなる接着剤からなる層(接着層ともいう)を設けておくよい。その後、加熱処理を行って、基板45と絶縁層46との密着性を弱くして、基板45から絶縁層46を剥離するとよい。また、上記の方法とは別の方法として、基板45と絶縁層46の間に、光学的作用(例えば、紫外光)により接着力が弱くなる接着剤からなる層を設けておくよい。その後、紫外光を照射し、基板45と絶縁層46との密着性を弱くして、基板45から絶縁層46を剥離するとよい。
Next, the
このように、基板45上の絶縁層46を分離し、分離した絶縁層46を用いると、複数のトランジスタ14を含む積層体上に絶縁層46を設ける工程を連続的に行うことができる。これは、版を必要とした技術(例えば、スクリーン印刷)を用いる場合と比較して、大きな利点である。その理由は、版は、その大きさに制限があるからである。
As described above, when the insulating
次に、基板61、絶縁層13、15〜17、絶縁層46に、開口部62を形成する(図7(B)参照)。開口部62の形成は、フォトリソグラフィ法やレーザービームの照射により行う。
Next, an
次に、アンテナ64が設けられた基板68を準備する(図8(B)参照)。アンテナ64は、スクリーン印刷法、液滴吐出法、フォトリソグラフィ法、スパッタ法、CVD法などを用いて形成する。続いて、アンテナ64と基板68上に、突起電極66、67と異方性導電層65を形成する。
Next, a
次に、異方性導電層65を用いて、基板63と複数のトランジスタ14を含む積層体とを貼り合わせる(図8(A)(C)参照)。必要があれば、フリップチップボンダー、ダイボンダー、ACF貼り付け機、圧着機等により、基板63と複数のトランジスタ14を含む積層体に対して、加圧処理と加熱処理の一方又は両方を行う。
Next, the
次に、上記の複数の工程を連続的に行うことができる貼り合わせ装置の構成について、図9を参照して説明する。 Next, the structure of the bonding apparatus which can perform said several process continuously is demonstrated with reference to FIG.
貼り合わせ装置は、基板10を搬送する搬送手段203と、基板45の移動を制御するローラー223〜226と、基板45を回収するローラー222と、基板61の移動を制御するローラー227、228と、ローラー227、228に基板61を供給するローラー221とを有する(図9(A)(B)参照)。また、貼り合わせ装置には、複数のトランジスタを含む層201が設けられた基板10と、絶縁層46が設けられた基板45と、切断手段208と、アンテナ64が設けられた基板68(図10(B)参照)とが用いられる。
The bonding apparatus includes a
ローラー212、221〜228の各々は、所定の速度で回転する。ローラー223〜226が回転することにより、基板45が移動する。また、ローラー222が回転することにより、基板45が、ローラー222(ローラー222自体)に巻き付く。ローラー227、228が回転することにより、基板61が移動する。ローラー221が回転することにより、基板61がローラー227、228の方向に供給される。
Each of the
次に、上記の貼り合わせ装置の動作について、以下に説明する。 Next, operation | movement of said bonding apparatus is demonstrated below.
まず、搬送手段203により、複数のトランジスタを含む層201が設けられた基板10が搬送される(図6(A)、図9(A)参照)。複数の基板10は、規則的に配列され、順次搬送される。
First, the
次に、複数のトランジスタを含む層201上に、基板45を設ける。基板45を用いて、基板10から、複数のトランジスタを含む層201を分離する(図6(A)(B)、図9(A)参照)。なお、基板45上には、絶縁層46が設けられている。また、基板38からの複数のトランジスタを含む層201の分離は、上述したように、剥離層の内部、又は剥離層とその上層の絶縁層との界面を境界として行われるが、図5では、剥離層の図示を省略している。
Next, the
次に、複数のトランジスタを含む層201の表面に、基板61を設けると共に、絶縁層46と基板45を分離する(図7(A)、図9(B)参照)。次に、切断手段208により、基板61、複数のトランジスタを含む層201及び絶縁層46を切断する(図7(B)、図9(B)参照)。次に、アンテナ64が設けられた基板68と、複数のトランジスタを含む層201を有する積層体とを接着する(図8(A)、図9(B)参照)。そうすると、基板38と複数のトランジスタを含む半導体装置が完成する。
Next, the
上記の貼り合わせ装置を用いて、複数の工程を連続的に行うことにより、作製時間を短縮させて、生産性を向上させることができる。また、生産性を向上させることにより、作製費用の低減を図ることができる。 By performing a plurality of steps continuously using the above bonding apparatus, the manufacturing time can be shortened and productivity can be improved. In addition, the production cost can be reduced by improving productivity.
本発明の半導体装置に用いられる、導電層が設けられた基板の例について説明する。導電層が設けられた基板は、例えば、以下の2つのようなものがある。導電層は、アンテナや接続配線として機能する。 An example of a substrate provided with a conductive layer used in the semiconductor device of the present invention will be described. Examples of the substrate provided with the conductive layer include the following two. The conductive layer functions as an antenna or connection wiring.
1つは、基板上に、導電層が設けられたものである。導電層は、銅、銀、金、アルミニウム、チタンなどにより形成されている。導電層の露出された部分は、酸化防止のため、金などによりメッキが施されている。 One is that a conductive layer is provided on a substrate. The conductive layer is made of copper, silver, gold, aluminum, titanium, or the like. The exposed portion of the conductive layer is plated with gold or the like to prevent oxidation.
もう1つは、基板上に、導電層が設けられ、当該導電層上に保護層が設けられたものである。保護層は、基板と絶縁性の樹脂の一方又は両方が設けられている。絶縁性の樹脂とは、例えば、エポキシ樹脂、シリコーン樹脂、合成ゴム系樹脂である。保護層には、所望の箇所に穴(開口部)が設けられており、その穴を介して、導電層が露出されている。 The other is that a conductive layer is provided over a substrate and a protective layer is provided over the conductive layer. The protective layer is provided with one or both of the substrate and the insulating resin. The insulating resin is, for example, an epoxy resin, a silicone resin, or a synthetic rubber resin. The protective layer is provided with a hole (opening) at a desired location, and the conductive layer is exposed through the hole.
なお、基板230上の導電層231をアンテナとして機能させる場合、導電層231の形状は制約されない(図10(A)〜(D)参照)。例えば、線状(ダイポールアンテナ等、図10(A)参照)、輪状(ループアンテナ)、らせん状(スパイラルアンテナ)、直方体で平坦なもの(パッチアンテナ等、図10(B)参照)、リボン型のもの(図10(C)参照)、曲線状のもの(図10(D)参照)などがある。そして、導電層231が設けられた基板230上に、複数のトランジスタを含む積層体232を貼り付ければ、非接触でデータの送信と受信が可能な半導体装置が完成する。
Note that when the
また、導電層を形成する材料も制約されない。材料には、例えば、金、銀、銅等を用いればよく、そのうち、抵抗値が低い銀を用いるとよい。また、その作製方法も制約されず、スパッタリング法、CVD法、スクリーン印刷法、液滴吐出法(例えばインクジェット法)、ディスペンサ法等を用いるとよい。 Further, the material for forming the conductive layer is not limited. For example, gold, silver, copper, or the like may be used as the material, and silver having a low resistance value may be used. Further, the manufacturing method is not limited, and a sputtering method, a CVD method, a screen printing method, a droplet discharge method (for example, an ink jet method), a dispenser method, or the like may be used.
なお、アンテナを、直接、金属の表面に貼り付けると、金属の表面を通る磁束によって、金属にうず電流が発生する。このようなうず電流は、リーダ/ライタの磁界に対して、逆向きに発生してしまう。そこで、アンテナと導電層の間に、高い透磁率で高周波損失の少ないフェライトや金属薄膜シートを挟み、うず電流の発生を防止するとよい。 When the antenna is directly attached to the metal surface, an eddy current is generated in the metal by the magnetic flux passing through the metal surface. Such an eddy current is generated in the opposite direction to the magnetic field of the reader / writer. Therefore, it is preferable to prevent the generation of eddy current by sandwiching a ferrite or metal thin film sheet having high magnetic permeability and low high-frequency loss between the antenna and the conductive layer.
基板(基体、フィルム、テープとよぶこともできる)は、可撓性の性質を有することが好ましい。基板は、単層のものでもよいし、積層したものでもよい。また、その表面には、接着層が設けられていてもよい。接着層は、接着剤を含む層である。基板の表面は、二酸化珪素(シリカ)により、コーティングされていてもよい。コーティングにより、高温で高湿度の環境下においても防水性を保つことができる。また、その表面は、インジウム錫酸化物等の導電性材料によりコーティングされていてもよい。コーティングした材料が静電気をチャージし、複数のトランジスタ14を含む積層体を静電気から保護することができる。また、その表面は、炭素を主成分とする材料(例えば、ダイヤモンドライクカーボン)によりコーティングされていてもよい。コーティングにより強度が増し、複数のトランジスタ14を含む積層体の劣化や破壊を抑制することができる。また、基板は、基材の材料(例えば樹脂)と、二酸化珪素や導電性材料や炭素を主成分とする材料とを混合した材料により形成してもよい。
The substrate (also referred to as a substrate, a film, or a tape) preferably has a flexible property. The substrate may be a single layer or a stacked layer. Further, an adhesive layer may be provided on the surface. The adhesive layer is a layer containing an adhesive. The surface of the substrate may be coated with silicon dioxide (silica). The coating can maintain waterproofness even in a high temperature and high humidity environment. Further, the surface thereof may be coated with a conductive material such as indium tin oxide. The coated material is charged with static electricity, and the stacked body including the plurality of
本発明の半導体装置の構成について、図11を参照して説明する。本発明の半導体装置100は、演算処理回路101、記憶回路103、アンテナ104、電源回路109、復調回路110、変調回路111を有する。
The structure of the semiconductor device of the present invention will be described with reference to FIG. The
演算処理回路101は、復調回路110から入力される信号に基づき、命令の解析、記憶回路103の制御、外部に送信するデータの変調回路111への出力などを行う。
The
記憶回路103は、記憶素子を含む回路と、データの書き込みやデータの読み出しを制御する制御回路を有する。記憶回路103には、少なくとも、半導体装置自体の識別番号が記憶されている。識別番号は、他の半導体装置と区別するために用いられる。また、記憶回路103は、有機メモリ、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、PROM(Programmable Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)及びフラッシュメモリから選択された一種又は複数種を有する。有機メモリは、一対の導電層間に有機化合物を含む層が挟まれた構造を有する。有機メモリは、構造が単純であるため、作成工程を簡略化することができ、費用を削減することができる。また、構造が単純であるために、積層体の面積を小型化することが容易であり、大容量化を容易に実現することができる。また、不揮発性であり、電池を内蔵する必要がないという長所がある。従って、記憶回路103として、有機メモリを用いることが好ましい。
The
アンテナ104は、リーダ/ライタ112から供給された搬送波を、交流の電気信号に変換する。また、変調回路111により、負荷変調が加えられる。電源回路109は、アンテナ104が変換した交流の電気信号を用いて電源電圧を生成し、各回路に電源電圧を供給する。
The
復調回路110は、アンテナ104が変換した交流の電気信号を復調し、復調した信号を、演算処理回路101に供給する。変調回路111は、演算処理回路101から供給される信号に基づき、アンテナ104に負荷変調を加える。
The
リーダ/ライタ112は、アンテナ104に加えられた負荷変調を、搬送波として受信する。また、リーダ/ライタ112は、搬送波を半導体装置100に送信する。なお、搬送波とは、リーダ/ライタ112が発する電磁波である。
The reader /
本発明の半導体装置125は、非接触でデータの送信と受信ができるという機能を活用することにより、様々な物品、様々なシステムに用いることができる。物品とは、例えば、鍵(図12(A)参照)、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等)、書籍類、容器類(シャーレ等、図12(B)参照)、装身具(鞄や眼鏡等、図12(C)参照)、包装用容器類(包装紙やボトル等、図12(D)参照)、記録媒体(ディスクやビデオテープ等)、乗物類(自転車等)、食品類、衣類、生活用品類、電子機器(液晶表示装置、EL表示装置、テレビジョン装置、携帯端末等)等である。本発明の半導体装置は、上記のような様々な形状の物品の表面に貼り付けたり、埋め込んだりして、固定される。
The
また、システムとは、物流・在庫管理システム、認証システム、流通システム、生産履歴システム、書籍管理システム等であり、本発明の半導体装置の非接触でデータの送信と受信ができるという機能を用いることにより、システムの高機能化、多機能化、高付加価値化を図ることができる。 Further, the system is a distribution / inventory management system, an authentication system, a distribution system, a production history system, a book management system, etc., and uses a function capable of transmitting and receiving data without contact of the semiconductor device of the present invention. As a result, the system can be enhanced in function, multifunction, and added value.
具体例として、利便性の向上を目的としたシステムについて説明する。このシステムは、本発明の半導体装置、リーダ/ライタ、コンピュータを用いる。まず、本発明の半導体装置を身分証明証の内部に設けておく。また、建物の入り口等の認証機能が必要な箇所に、リーダ/ライタ121を設けておく(図12(E)参照)。リーダ/ライタ121は、各人が所有する身分証明証内の認証番号を読み取り、その読み取った認証番号に関する情報を、コンピュータ122に供給する。コンピュータ122では、リーダ/ライタ121から供給された情報に基づき、入室又は退室を許可するか否かを判断する。このように、本発明の半導体装置の非接触でデータの送信と受信ができるという機能を用いることにより、利便性を向上させた入退室管理システムを提供することができる。
As a specific example, a system for the purpose of improving convenience will be described. This system uses the semiconductor device, reader / writer, and computer of the present invention. First, the semiconductor device of the present invention is provided inside the identification card. In addition, a reader /
本発明の半導体装置は、複数のトランジスタを有する。複数のトランジスタの各々は、半導体層、ゲート絶縁層及びゲート電極を有する。最初に、複数のトランジスタの各々が含む半導体層の作製方法の一例について説明する。 The semiconductor device of the present invention has a plurality of transistors. Each of the plurality of transistors includes a semiconductor layer, a gate insulating layer, and a gate electrode. First, an example of a method for manufacturing a semiconductor layer included in each of the plurality of transistors is described.
まず、スパッタリング法、LPCVD法、プラズマCVD法等により非晶質半導体層を形成する。次に、非晶質半導体層を、レーザー結晶化法、RTA法(Rapid Thermal Anneal)、ファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザー結晶化法を組み合わせた方法などを用いて、結晶化し、結晶化された半導体層を形成する。次に、結晶化された半導体層を所望の形状に加工する。 First, an amorphous semiconductor layer is formed by sputtering, LPCVD, plasma CVD, or the like. Next, the amorphous semiconductor layer is subjected to laser crystallization, RTA (Rapid Thermal Anneal), thermal crystallization using a furnace annealing furnace, thermal crystallization using a metal element that promotes crystallization, and crystallization. Crystallization is performed by using a combination of a thermal crystallization method using a promoting metal element and a laser crystallization method to form a crystallized semiconductor layer. Next, the crystallized semiconductor layer is processed into a desired shape.
なお、結晶化された半導体層を形成する上記の作製方法のうち、好ましくは、熱処理を伴った結晶化法と、連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射する結晶化法とを組み合わせた方法を用いるとよい。連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射することで、結晶化された半導体層の表面を平坦なものとすることができる。また、結晶化された半導体層の表面を平坦化することにより、当該半導体層の上層のゲート絶縁層を薄膜化することができる。また、ゲート絶縁層の耐圧を向上させることができる。 Of the above manufacturing methods for forming a crystallized semiconductor layer, preferably, a crystallization method with heat treatment, and a crystallization method of irradiating a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or higher, It is recommended to use a method combining the above. By irradiation with a continuous wave laser or a laser beam oscillated at a frequency of 10 MHz or higher, the surface of the crystallized semiconductor layer can be flattened. Further, by planarizing the surface of the crystallized semiconductor layer, the gate insulating layer over the semiconductor layer can be thinned. In addition, the breakdown voltage of the gate insulating layer can be improved.
また、結晶化された半導体層を形成する上記の作製方法のうち、好ましくは、連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを用いるとよい。連続発振レーザー又は10MHz以上の周波数で発振するレーザービームを照射しながら、一方向に走査して結晶化させた半導体層は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせてトランジスタを配置し、なおかつ、ゲート絶縁層の作製方法に下記の方法を採用することにより、特性のばらつきが小さく、しかも電界効果移動度が高いトランジスタを得ることができる。 Of the above manufacturing methods for forming a crystallized semiconductor layer, a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or higher is preferably used. A semiconductor layer which is crystallized by scanning in one direction while irradiating a continuous wave laser or a laser beam oscillating at a frequency of 10 MHz or more has a characteristic that crystals grow in the scanning direction of the beam. By arranging the transistor in accordance with the scanning direction in the channel length direction (the direction in which carriers flow when the channel formation region is formed) and adopting the following method as a method for forming the gate insulating layer, A transistor with small variation and high field-effect mobility can be obtained.
次に、複数のトランジスタの各々が含むゲート絶縁層の作製方法の一例について説明する。ゲート絶縁層は、半導体層に対し、プラズマ処理を行うことにより、表面を酸化又は窒化することで形成するとよい。例えば、希ガス(He、Ar、Kr、Xeなど)と混合ガス(酸素、酸化窒素、アンモニア、窒素、水素など)を導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。このような高密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカル(NHラジカルを含む場合もある)によって、半導体層の表面を酸化又は窒化することにより、5〜10nmの絶縁層が半導体層に形成される。この絶縁層をゲート絶縁層として用いるとよい。 Next, an example of a method for manufacturing a gate insulating layer included in each of the plurality of transistors is described. The gate insulating layer is preferably formed by oxidizing or nitriding the surface of the semiconductor layer by performing plasma treatment. For example, it is formed by plasma treatment in which a rare gas (He, Ar, Kr, Xe, or the like) and a mixed gas (oxygen, nitrogen oxide, ammonia, nitrogen, hydrogen, or the like) are introduced. When excitation of plasma in this case is performed by introducing microwaves, high-density plasma can be generated at a low electron temperature. By oxidizing or nitriding the surface of the semiconductor layer with oxygen radicals (which may include OH radicals) or nitrogen radicals (which may also include NH radicals) generated by such high-density plasma, 5 to 10 nm. The insulating layer is formed on the semiconductor layer. This insulating layer is preferably used as a gate insulating layer.
なお、この場合の高密度プラズマを用いた処理による反応は、固相反応であるため、当該ゲート絶縁層と半導体層との界面準位密度はきわめて低くすることができる。このような高密度プラズマ処理は、半導体層(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは窒化)するため、形成されるゲート絶縁層の厚さのばらつきをきわめて小さくすることができる。また、結晶性シリコンの結晶粒界でも、強く酸化されることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で、半導体層の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低いゲート絶縁層を形成することができる。 Note that the reaction by the treatment using the high-density plasma in this case is a solid-phase reaction, and thus the interface state density between the gate insulating layer and the semiconductor layer can be extremely low. Such a high-density plasma treatment directly oxidizes (or nitrides) a semiconductor layer (crystalline silicon or polycrystalline silicon), so that variation in thickness of the formed gate insulating layer can be extremely reduced. In addition, since it is not strongly oxidized even at the crystal grain boundary of crystalline silicon, a very preferable state is obtained. That is, by performing solid-phase oxidation of the surface of the semiconductor layer by the high-density plasma treatment shown here, the gate insulating layer has good uniformity and low interface state density without causing an abnormal oxidation reaction at the grain boundary. Can be formed.
なお、トランジスタが含むゲート絶縁層は、高密度プラズマ処理によって形成される絶縁層のみを用いてもよいし、高密度プラズマ処理によって形成される絶縁層に加えて、プラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁層を積層させて形成してもよい。いずれにしても、高密度プラズマで形成した絶縁層をゲート絶縁層の一部又は全部に含むトランジスタは、その特性のばらつきを小さくすることができる。 Note that as the gate insulating layer included in the transistor, only an insulating layer formed by high-density plasma treatment may be used, or in addition to an insulating layer formed by high-density plasma treatment, CVD using plasma or thermal reaction is used. Alternatively, an insulating layer such as silicon oxide, silicon oxynitride, or silicon nitride may be stacked by a method. In any case, a transistor including an insulating layer formed by high-density plasma as part or all of a gate insulating layer can reduce variation in characteristics.
また、トランジスタが含む半導体層とゲート絶縁層や、その他の絶縁層は、プラズマ処理を用いて形成する場合がある。このようなプラズマ処理は、電子密度が1×1011cm−3以上であり、プラズマの電子温度が1.5eV以下で行うことが好ましい。より詳しくは、電子密度が1×1011cm−3以上1×1013cm−3以下で、プラズマの電子温度が0.5eV以上1.5eV以下で行うことが好ましい。 In some cases, a semiconductor layer and a gate insulating layer included in the transistor and other insulating layers are formed by plasma treatment. Such plasma treatment is preferably performed at an electron density of 1 × 10 11 cm −3 or more and an electron temperature of plasma of 1.5 eV or less. More specifically, it is preferable that the electron density is 1 × 10 11 cm −3 or more and 1 × 10 13 cm −3 or less and the plasma electron temperature is 0.5 eV or more and 1.5 eV or less.
プラズマの電子密度が高密度であり、被処理物(例えば、トランジスタが含む半導体層、ゲート絶縁層等)付近での電子温度が低いと、被処理物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が1×1011cm−3以上と高密度であるため、プラズマ処理を用いて、被処理物を酸化または窒化することよって形成される酸化物または窒化物は、CVD法やスパッタリング法等により形成された薄膜と比較して、膜厚等が均一性に優れ、緻密な膜を形成することができる。また、プラズマの電子温度が1.5eV以下と低いため、従来のプラズマ処理や熱酸化法と比較して、低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の歪点よりも100度以上低い温度でプラズマ処理を行っても、被処理物を十分に酸化または窒化することによって、酸化物または窒化物を形成することができる。 When the electron density of plasma is high and the electron temperature in the vicinity of an object to be processed (for example, a semiconductor layer included in a transistor, a gate insulating layer, or the like) is low, damage to the object to be processed can be prevented. In addition, since the electron density of plasma is as high as 1 × 10 11 cm −3 or higher, an oxide or nitride formed by oxidizing or nitriding an object to be processed using plasma treatment is a CVD method. Compared with a thin film formed by sputtering or the like, the film thickness is excellent in uniformity and a dense film can be formed. In addition, since the electron temperature of plasma is as low as 1.5 eV or less, oxidation or nitridation treatment can be performed at a lower temperature than conventional plasma treatment or thermal oxidation. For example, even when plasma treatment is performed at a temperature lower than 100 degrees below the strain point of a glass substrate, an oxide or nitride can be formed by sufficiently oxidizing or nitriding the object to be processed.
Claims (5)
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に第1の絶縁層を形成し、
前記第1の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインの一方に電気的に接続された第1の導電層を形成し、
前記第1の絶縁層と第2の絶縁層が接するように、前記第1の絶縁層上に、前記第2の絶縁層が設けられた第2の基板を配置し、
前記第2の基板から前記第2の絶縁層を分離し、
前記第1の基板、前記第1の絶縁層、前記剥離層、及び前記第2の絶縁層に対して、レーザ光を照射して、前記剥離層の一部が露出するような開口部を形成し、
前記第2の絶縁層上に、異方性導電層またはバンプと、アンテナとして機能する第2の導電層とが設けられた第3の基板を配置することにより、前記異方性導電層または前記バンプを介して前記第1の導電層と前記第2の導電層が電気的に接続され、
前記第3の基板を用いて、前記第1の基板から前記トランジスタを分離することを特徴とする半導体装置の作製方法。 Forming a release layer on the first substrate;
Forming a transistor on the release layer;
Forming a first insulating layer on the transistor;
Forming a first conductive layer electrically connected to one of a source and a drain of the transistor through an opening provided in the first insulating layer;
A second substrate provided with the second insulating layer is disposed on the first insulating layer so that the first insulating layer and the second insulating layer are in contact with each other;
Separating the second insulating layer from the second substrate;
The first substrate, the first insulating layer, the peeling layer, and the second insulating layer are irradiated with laser light to form an opening that exposes a part of the peeling layer. And
By disposing a third substrate provided with an anisotropic conductive layer or bump and a second conductive layer functioning as an antenna on the second insulating layer, the anisotropic conductive layer or the The first conductive layer and the second conductive layer are electrically connected via bumps,
A method for manufacturing a semiconductor device, wherein the transistor is separated from the first substrate by using the third substrate.
前記剥離層上にトランジスタを形成し、
前記トランジスタ上に第1の絶縁層を形成し、
前記第1の絶縁層に設けられた開口部を介して、前記トランジスタのソース又はドレインの一方に電気的に接続された第1の導電層を形成し、
前記第1の絶縁層と第2の絶縁層が接するように、前記第1の絶縁層上に、前記第2の絶縁層が設けられた第2の基板を配置し、
前記第2の基板を用いて、前記第1の基板と前記トランジスタを分離し、
前記第2の基板から前記第2の絶縁層を分離し、
前記第1の基板、前記第1の絶縁層、前記剥離層、及び前記第2の絶縁層に対して、レーザ光を照射して、前記剥離層の一部が露出するような開口部を形成し、
前記第2の絶縁層上に、異方性導電層またはバンプと、アンテナとして機能する第2の導電層とが設けられた第3の基板を配置することにより、前記異方性導電層または前記バンプを介して前記第1の導電層と前記第2の導電層が電気的に接続されることを特徴とする半導体装置の作製方法。 Forming a release layer on the first substrate;
Forming a transistor on the release layer;
Forming a first insulating layer on the transistor;
Forming a first conductive layer electrically connected to one of a source and a drain of the transistor through an opening provided in the first insulating layer;
A second substrate provided with the second insulating layer is disposed on the first insulating layer so that the first insulating layer and the second insulating layer are in contact with each other;
Separating the first substrate and the transistor using the second substrate;
Separating the second insulating layer from the second substrate;
The first substrate, the first insulating layer, the peeling layer, and the second insulating layer are irradiated with laser light to form an opening that exposes a part of the peeling layer. And
By disposing a third substrate provided with an anisotropic conductive layer or bump and a second conductive layer functioning as an antenna on the second insulating layer, the anisotropic conductive layer or the A method for manufacturing a semiconductor device, wherein the first conductive layer and the second conductive layer are electrically connected to each other through a bump.
前記第2の基板と前記第2の絶縁層と間に紫外線により接着力が弱くなる接着剤を有する層を設け、A layer having an adhesive whose adhesive strength is weakened by ultraviolet rays is provided between the second substrate and the second insulating layer,
前記第2の基板から前記第2の絶縁層を分離する前に、前記接着剤に対して紫外線を照射することを特徴とする半導体装置の作製方法。A method for manufacturing a semiconductor device, wherein the adhesive is irradiated with ultraviolet rays before the second insulating layer is separated from the second substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204229A JP4845623B2 (en) | 2005-07-29 | 2006-07-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222161 | 2005-07-29 | ||
JP2005222161 | 2005-07-29 | ||
JP2006204229A JP4845623B2 (en) | 2005-07-29 | 2006-07-27 | Method for manufacturing semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007058849A JP2007058849A (en) | 2007-03-08 |
JP2007058849A5 JP2007058849A5 (en) | 2009-05-28 |
JP4845623B2 true JP4845623B2 (en) | 2011-12-28 |
Family
ID=37922240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204229A Expired - Fee Related JP4845623B2 (en) | 2005-07-29 | 2006-07-27 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4845623B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7763502B2 (en) * | 2007-06-22 | 2010-07-27 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device |
CN101803008B (en) | 2007-09-07 | 2012-11-28 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing the same |
JP7120051B2 (en) * | 2019-01-28 | 2022-08-17 | 株式会社デンソー | Semiconductor device manufacturing method |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3359544B2 (en) * | 1996-08-22 | 2002-12-24 | 日本電信電話株式会社 | Thin film forming equipment |
JP2002268585A (en) * | 2001-03-08 | 2002-09-20 | Matsushita Electric Ind Co Ltd | Active matrix substrate and method for manufacturing the same |
JP4689260B2 (en) * | 2003-12-19 | 2011-05-25 | 株式会社半導体エネルギー研究所 | Semiconductor device, label or tag |
-
2006
- 2006-07-27 JP JP2006204229A patent/JP4845623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007058849A (en) | 2007-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8232181B2 (en) | Manufacturing method of semiconductor device | |
JP5376706B2 (en) | Method for manufacturing semiconductor device | |
US7727859B2 (en) | Semiconductor device and manufacturing method thereof | |
US8338931B2 (en) | Semiconductor device and product tracing system utilizing the semiconductor device having top and bottom fibrous sealing layers | |
JP2008217776A (en) | Semiconductor device | |
JP5600714B2 (en) | Method for manufacturing semiconductor device | |
JP5331917B2 (en) | Semiconductor device | |
JP5089033B2 (en) | Method for manufacturing semiconductor device | |
KR20080072567A (en) | Semiconductor device and manufacturing method thereof | |
JP5296360B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5298216B2 (en) | Semiconductor device | |
JP4845623B2 (en) | Method for manufacturing semiconductor device | |
JP4912900B2 (en) | Method for manufacturing semiconductor device | |
JP5352048B2 (en) | Method for manufacturing semiconductor device | |
JP5004537B2 (en) | Semiconductor device | |
JP5159053B2 (en) | Semiconductor device | |
JP4908936B2 (en) | Method for manufacturing semiconductor device | |
JP5004503B2 (en) | Semiconductor device | |
JP5127167B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090409 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |