JP2002268585A - Active matrix substrate and method for manufacturing the same - Google Patents
Active matrix substrate and method for manufacturing the sameInfo
- Publication number
- JP2002268585A JP2002268585A JP2001064576A JP2001064576A JP2002268585A JP 2002268585 A JP2002268585 A JP 2002268585A JP 2001064576 A JP2001064576 A JP 2001064576A JP 2001064576 A JP2001064576 A JP 2001064576A JP 2002268585 A JP2002268585 A JP 2002268585A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- electrode
- external connection
- connection terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、液晶表示装置等の
アクティブマトリクス型表示装置において用いられる、
アクティブマトリクス基板およびその製造方法に関す
る。The present invention relates to an active matrix type display device such as a liquid crystal display device.
The present invention relates to an active matrix substrate and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来より、液晶表示装置等のアクティブ
マトリクス型表示装置の画素は、薄膜トランジスタ（Ｔ
ＦＴ）によって駆動されている。このＴＦＴがマトリク
ス状に配置されたアクティブマトリクス基板の製造方法
としては、従来より以下のような方法がある。図４はＴ
ＦＴとしてボトムゲート型ＴＦＴを用いたアクティブマ
トリクス基板の製造工程のフロー図である。以下、従来
のアクティブマトリクス基板の製造方法を具体的に説明
する。2. Description of the Related Art Conventionally, a pixel of an active matrix type display device such as a liquid crystal display device has a thin film transistor (T
FT). As a method of manufacturing an active matrix substrate in which the TFTs are arranged in a matrix, there are conventionally the following methods. FIG. 4 shows T
It is a flowchart of the manufacturing process of the active matrix substrate using a bottom gate type TFT as FT. Hereinafter, a conventional method for manufacturing an active matrix substrate will be specifically described.
【０００３】まず、ゲート電極形成工程として、Ｔｉ，
Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層
膜または積層膜からなる金属膜を３００〜５００ｎｍの
膜厚で形成し、フォトリソグラフィ工程によりパターニ
ングされたフォトレジストをマスクとして金属膜をエッ
チングすることにより、ゲート電極を形成する。次い
で、半導体島化工程として、プラズマＣＶＤ法によりゲ
ート絶縁膜、活性層、コンタクト層の連続成膜を行う。
ゲート絶縁膜としては窒化シリコン膜、活性層としてア
モルファスシリコン膜、コンタクト層としてｎ＋シリコ
ン膜を、原料ガスやプラズマ条件を変化させることによ
り形成している。First, as a gate electrode forming step, Ti,
A metal film composed of a single layer film or a laminated film of Mo, W, Al, Ta, Cr and their alloys is formed to a thickness of 300 to 500 nm, and the metal film is formed using a photoresist patterned by a photolithography process as a mask. A gate electrode is formed by etching. Next, as a semiconductor island formation step, a gate insulating film, an active layer, and a contact layer are continuously formed by a plasma CVD method.
A silicon nitride film as a gate insulating film, an amorphous silicon film as an active layer, and an n + silicon film as a contact layer are formed by changing source gas and plasma conditions.
【０００４】例えば、窒化シリコン膜はＳｉＨ4ガス、
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合する
ことにより形成することができる。各層の膜厚として
は、ゲート絶縁膜が３００〜５００ｎｍ、活性層が１０
０〜３００ｎｍ、そしてコンタクト層が２０〜８０ｎｍ
の膜厚で形成する。次いで、フォトリソグラフィ工程に
より活性層およびコンタクト層を島状にパターニングす
る。For example, a silicon nitride film is made of SiH 4 gas,
NH 3 gas, H 2 gas and N 2 gas are used as raw materials, the amorphous silicon film is made of SiH 4 gas diluted to about 10% by H 2 gas, and the n + silicon film is made of PH 3 gas as the raw material gas of the amorphous silicon film. It can be formed by mixing gases. The thickness of each layer is 300 to 500 nm for the gate insulating film and 10 for the active layer.
0-300 nm and contact layer 20-80 nm
It is formed with a film thickness of. Next, the active layer and the contact layer are patterned into an island shape by a photolithography process.
【０００５】次いで、ソース／ドレイン電極形成工程と
して、Ｔｉ，Ｍｏ，Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれら
の合金の単層膜または積層膜からなる金属膜を２００〜
４００ｎｍの膜厚で形成し、フォトリソグラフィ工程に
よりパターニングされたフォトレジストをマスクとして
金属膜をエッチングすることにより、ソース／ドレイン
電極を形成する。この時、活性層のチャネル領域上のコ
ンタクト層も同時にエッチングを行い、チャネル領域と
コンタクト領域の分離を行う。Next, as a source / drain electrode forming step, a metal film made of a single layer film or a laminated film of Ti, Mo, W, Al, Ta, Cr and their alloys is formed in a thickness of 200 to 200 nm.
A source / drain electrode is formed by etching a metal film with a thickness of 400 nm and using a photoresist patterned by a photolithography process as a mask. At this time, the contact layer on the channel region of the active layer is simultaneously etched to separate the channel region from the contact region.
【０００６】次いで、保護膜形成工程として、パッシベ
ーション膜となる窒化シリコン膜等の絶縁膜をプラズマ
ＣＶＤ法等により、３００〜５００ｎｍの膜厚で形成
し、その後、ソース／ドレイン領域へのコンタクトを取
るためにパッシベーション膜を、フォトリソグラフィ工
程およびエッチングにより開孔する。Next, as a protective film forming step, an insulating film such as a silicon nitride film serving as a passivation film is formed to a thickness of 300 to 500 nm by a plasma CVD method or the like, and thereafter, contacts are made to the source / drain regions. For this purpose, the passivation film is opened by a photolithography process and etching.
【０００７】最後に、画素電極形成工程として、ＩＴＯ
膜等の透明導電膜を形成し、フォトリソおよびエッチン
グにより、画素電極として加工することにより、アクテ
ィブマトリクス基板が完成する。Finally, as a pixel electrode forming step, ITO is used.
An active matrix substrate is completed by forming a transparent conductive film such as a film and processing it as a pixel electrode by photolithography and etching.
【０００８】このような従来の方法は、成膜工程、フォ
トリソグラフィ工程、エッチング工程等を１サイクルと
するプロセスを５回繰り返す、いわゆる５枚マスクプロ
セスによりアクティブマトリクス基板が製造されてお
り、製造工程数が多いことが問題となっている。なかで
もフォトリソグラフィ工程は、設備コストおよびランニ
ングコストが高いため、アクティブマトリクス基板の製
造に必要なマスク枚数を削減し、これにより、フォトリ
ソグラフィ工程の回数を削減することが望まれている。In such a conventional method, an active matrix substrate is manufactured by a so-called five-mask process in which a process in which a film forming process, a photolithography process, an etching process and the like are performed in one cycle is repeated five times. The large number is a problem. Above all, the photolithography process requires high equipment cost and running cost. Therefore, it is desired to reduce the number of masks required for manufacturing an active matrix substrate, thereby reducing the number of photolithography processes.
【０００９】これに対して、ゲート電極形成工程と半導
体島化工程を１サイクルのプロセスで行うことにより、
フォトリソグラフィ工程を削減する方法が、特開平６−
２５０２１１号公報に記載されている。また、パターン
形成に、従来のようなフォトリソグラフィ法ではなく、
印刷法を用いることによって、製造コストを削減する方
法が特許第２７０２０６８号公報に記載されている。On the other hand, by performing the gate electrode forming step and the semiconductor islanding step in one cycle process,
A method for reducing the photolithography process is disclosed in
No. 250211. Also, instead of the conventional photolithography method for pattern formation,
Japanese Patent No. 2702068 describes a method of reducing manufacturing costs by using a printing method.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、従来の
方法には、以下のような課題が残されている。ゲート電
極形成工程と半導体島化工程を同時に行う特開平６−２
５０２１１号公報に記載の方法では、ゲート電極端子上
に絶縁膜および半導体膜が残るため、その後、レーザー
加工等のゲート電極端子を露出する工程が新たに必要と
なるといった課題がある。However, the conventional method has the following problems. Japanese Unexamined Patent Application Publication No. 6-2 where a gate electrode forming step and a semiconductor islanding step are performed simultaneously.
The method described in Japanese Patent No. 50211 has a problem in that an insulating film and a semiconductor film remain on the gate electrode terminal, so that a step of exposing the gate electrode terminal such as laser processing is newly required.
【００１１】また、フォトリソグラフィ法の代わりに、
印刷法を用いた場合では、そのパターン形成における精
度が悪くなってしまう。印刷法を用いた場合、特許第２
７０２０６８号公報に記載されているような、精度の比
較的よい方法を用いたとしても、パターンの寸法精度が
±５μｍ程度、位置合わせ精度が±５μｍ程度となり、
合せて±１０μｍ程度のパターン誤差が発生してしま
う。このため、このパターン誤差を考慮にいれたデバイ
ス設計が必要となり、寄生容量や寄生抵抗が非常に大き
くなることから、デバイス特性が劣化するといった課題
がある。Further, instead of the photolithography method,
When the printing method is used, the precision in forming the pattern deteriorates. When the printing method is used, patent No. 2
Even if a relatively accurate method such as that described in JP-A-702068 is used, the dimensional accuracy of the pattern is about ± 5 μm, the alignment accuracy is about ± 5 μm,
In total, a pattern error of about ± 10 μm occurs. Therefore, it is necessary to design a device in consideration of the pattern error, and there is a problem that the parasitic capacitance and the parasitic resistance become extremely large, and the device characteristics are deteriorated.
【００１２】本発明は、上記の課題を解決し、デバイス
特性を劣化させることなく、フォトマスク枚数すなわち
フォトリソグラフィ工程の回数を削減することが可能と
なるアクティブマトリクス基板およびそのパターン精度
の高い製造方法を提供することを目的とする。An object of the present invention is to solve the above problems and reduce the number of photomasks, that is, the number of photolithography steps, without deteriorating device characteristics, and a method of manufacturing the active matrix substrate with high pattern accuracy. The purpose is to provide.
【００１３】[0013]
【課題を解決するための手段】前記目的を達成するため
に、本発明に係るアクティブマトリクス基板は、パター
ンの寸法精度および位置合わせ精度がそれほど要求され
ない第1工程であるゲート電極の形成工程および最終工
程である保護膜の形成工程のパターン形成に印刷法を用
いることを特徴としている。これにより、フォトリソグ
ラフィ工程の回数を削減することが可能となるため、製
造コストが削減される。また、デバイス特性もほとんど
変化させることはない。In order to achieve the above object, an active matrix substrate according to the present invention comprises a gate electrode forming step and a final step, which are the first steps in which pattern dimensional accuracy and alignment accuracy are not so required. It is characterized in that a printing method is used for forming a pattern in the step of forming a protective film, which is a process. This makes it possible to reduce the number of photolithography steps, thereby reducing manufacturing costs. Also, the device characteristics hardly change.
【００１４】また、他の本発明に係るアクティブマトリ
クス基板は、グレイトーン露光技術もしくは、端子部を
マスクする成膜技術を用いることにより、ゲート電極の
端子部を露出させるための新たな工程を必要としないこ
とを特徴としている。これにより、デバイス特性を劣化
させることなく製造工程数を削減することが可能となる
ため、生産性が向上し、製造コストが削減される。Further, the active matrix substrate according to the present invention requires a new process for exposing the terminal portion of the gate electrode by using a gray tone exposure technique or a film forming technique for masking the terminal section. It is characterized by not being. As a result, the number of manufacturing steps can be reduced without deteriorating device characteristics, so that productivity is improved and manufacturing cost is reduced.
【００１５】また、他の本発明に係るアクティブマトリ
クス基板は、ゲート電極のパターニングと半導体膜の島
化を同一マスクを用いて行うことを特徴としている。こ
れにより、フォトリソグラフィ工程の回数を削減するこ
とが可能となるため、製造コストが削減される。また、
デバイス特性もほとんど変化させることはない。Further, another active matrix substrate according to the present invention is characterized in that patterning of a gate electrode and islanding of a semiconductor film are performed using the same mask. This makes it possible to reduce the number of photolithography steps, thereby reducing manufacturing costs. Also,
The device characteristics hardly change.
【００１６】また、本発明に係るアクティブマトリクス
基板を用いた液晶表示装置によれば、その画素を駆動す
るアクティブマトリクス基板の製造コストが削減される
ため、液晶表示装置を安価に製造することが可能とな
る。Further, according to the liquid crystal display device using the active matrix substrate according to the present invention, the manufacturing cost of the active matrix substrate for driving the pixels is reduced, so that the liquid crystal display device can be manufactured at low cost. Becomes
【００１７】また、本発明に係るアクティブマトリクス
基板を用いたエレクトロルミネッセンス表示装置によれ
ば、その画素を駆動するアクティブマトリクス基板の製
造コストが削減されるため、エレクトロルミネッセンス
表示装置を安価に製造することが可能となる。Further, according to the electroluminescent display device using the active matrix substrate according to the present invention, the manufacturing cost of the active matrix substrate for driving the pixels can be reduced, so that the electroluminescent display device can be manufactured at low cost. Becomes possible.
【００１８】[0018]
【発明の実施の形態】以下、実施例を用いて本発明をさ
らに具体的に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described more specifically with reference to examples.
【００１９】本発明におけるアクティブマトリクス基板
の製造方法では、一部のパターニング工程において従来
のフォトリソグラフィ法の代わりに印刷法を用いてい
る。また、通常の印刷法では、印刷のパターン精度が数
１００μｍであるので、本発明においては、特許第２７
０２０６８号公報等に記載されている精度のよい凹版オ
フセット印刷法を用いた。この場合の精度は、パターン
の寸法精度が±５μｍ、位置合わせの精度が±５μｍか
ら±１０μｍ程度である。図１は凹版オフセット印刷の
概略図を示している。例えば、レジストパターンの印刷
を行う場合には、凹部にレジスト２が入った印刷版１の
上を転写体３が回転することによってレジスト２を転写
体３に転写し、これを被転写層５として例えば金属膜が
形成された基板４上に印刷することによって被転写層５
上にレジストパターンが形成される。In the method of manufacturing an active matrix substrate according to the present invention, a printing method is used in some patterning steps instead of the conventional photolithography method. In addition, in the normal printing method, the pattern accuracy of printing is several hundred μm.
An accurate intaglio offset printing method described in Japanese Patent Application Publication No. 02068 and the like was used. In this case, the pattern has a dimensional accuracy of ± 5 μm and a positioning accuracy of approximately ± 5 μm to ± 10 μm. FIG. 1 shows a schematic view of intaglio offset printing. For example, when performing printing of a resist pattern, the resist 2 is transferred to the transfer body 3 by rotating the transfer body 3 on the printing plate 1 having the resist 2 in the concave portion. For example, by printing on a substrate 4 on which a metal film is formed,
A resist pattern is formed thereon.
【００２０】また、本発明におけるアクティブマトリク
ス基板の製造方法では、一部のフォトリソグラフィ工程
において、遮光部と半透光部と透光部を設けたマスクを
用いて、レジスト膜を露光することにより、レジスト膜
の現像後、表面に凹凸のあるレジストパターンを形成す
る、いわゆるグレイトーン露光技術を用いている。この
露光技術については、特開平７−４９４１１号公報や特
開平１１−３０７７８０号公報に示されている。In the method of manufacturing an active matrix substrate according to the present invention, in a part of the photolithography process, the resist film is exposed by using a mask provided with a light-shielding portion, a semi-transmissive portion, and a translucent portion. After the development of the resist film, a so-called gray-tone exposure technique for forming a resist pattern having an uneven surface is used. This exposure technique is disclosed in JP-A-7-49411 and JP-A-11-307780.
【００２１】本発明における実施例としては、例えば絶
縁膜と半導体膜の積層膜上に上記グレイトーン露光技術
を用いて、第1のレジスト領域と、第1のレジスト領域よ
りも膜厚の薄い第2のレジスト領域が形成された、２つ
の膜厚を有するレジストパターンを形成する。そして、
このレジストパターンをマスクとして、積層膜のエッチ
ングを行う。具体的には１回目のエッチングでレジスト
パターンのない領域の積層膜をエッチングし、その後レ
ジスト膜厚の薄い第２のレジスト領域をエッチバックも
しくはアッシングにより除去し、再び第1のレジスト領
域のレジストをマスクとして前記積層膜のうち半導体膜
のみをエッチングする。これにより積層膜のパターニン
グと半導体膜のパターニングを同一マスクで行うことが
可能となる。In an embodiment of the present invention, for example, a first resist region and a first resist region having a thickness smaller than that of the first resist region are formed on a laminated film of an insulating film and a semiconductor film by using the above-described gray tone exposure technique. A resist pattern having two film thicknesses in which two resist regions are formed is formed. And
The laminated film is etched using the resist pattern as a mask. Specifically, in the first etching, the laminated film in the region having no resist pattern is etched, and thereafter, the second resist region having a small resist film thickness is removed by etch back or ashing, and the resist in the first resist region is removed again. As a mask, only the semiconductor film of the laminated film is etched. This makes it possible to pattern the stacked film and the semiconductor film with the same mask.
【００２２】また、1回目のエッチングで第2のレジスト
領域におけるレジストおよびその下の半導体膜もエッチ
ングされるように第2のレジスト領域のレジスト膜厚を
適切に設定しても、同様の結果が得られる。なお、この
際、第1のレジスト領域では、レジストが残るように、
その厚さを設定すればよい。以上のような方法により、
１回のフォトリソグラフィ工程で、複数のパターンを形
成することができるため、工程数を削減することができ
る。The same result can be obtained even if the resist thickness in the second resist region is appropriately set so that the resist in the second resist region and the semiconductor film thereunder are also etched in the first etching. can get. At this time, in the first resist region, the resist is left so that
What is necessary is just to set the thickness. By the above method,
Since a plurality of patterns can be formed in one photolithography step, the number of steps can be reduced.
【００２３】（実施の形態１）本実施の形態は、アクテ
ィブマトリクス基板およびその製造方法の第1実施例に
関する。(Embodiment 1) This embodiment relates to a first example of an active matrix substrate and a method of manufacturing the same.
【００２４】本実施の形態におけるアクティブマトリク
ス基板の製造方法は、以下に示す通りである。図２は本
発明の第1実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。The method of manufacturing an active matrix substrate according to the present embodiment is as follows. FIG. 2 is a schematic view showing a manufacturing process of the active matrix substrate according to the first embodiment of the present invention.
【００２５】まず、Ａｌ合金からなる金属膜を２５０ｎ
ｍの膜厚で形成し、この上に前述の凹版オフセット印刷
法により、レジストパターンを形成する。そして、前記
レジストパターンをマクスにエッチングを行うことによ
り、走査線を兼ねたゲート電極６を形成する(図２
（ａ）)。本実施の形態では、線幅３０μｍの線状のゲ
ート電極を２５０μｍの線間隔で形成しており、前述の
印刷法におけるパターン精度で十分対応できる。また、
１回目のパターニングであるため、基板とのアライメン
トも問題ない。First, a metal film made of an Al alloy is
m, and a resist pattern is formed thereon by the intaglio offset printing method described above. Then, the gate electrode 6 also serving as a scanning line is formed by etching the resist pattern with a mask.
(A)). In the present embodiment, the linear gate electrodes having a line width of 30 μm are formed at a line interval of 250 μm, which can sufficiently cope with the pattern accuracy in the above-described printing method. Also,
Since this is the first patterning, there is no problem in alignment with the substrate.
【００２６】なお、本実施の形態では、走査線を兼ねた
ゲート電極のパターニングに印刷法を用いたが、これを
フォトリソグラフィ法によって行っても良いことは言う
までもない。In this embodiment, the printing method is used for patterning the gate electrode which also serves as the scanning line. However, it goes without saying that this may be performed by the photolithography method.
【００２７】次いで、プラズマＣＶＤ法によりゲート絶
縁膜７として窒化シリコン膜を３００ｎｍ、活性層８と
してアモルファスシリコン膜を２００ｎｍ、コンタクト
層９としてｎ＋アモルファスシリコン膜を３０ｎｍの膜
厚で順次形成する。Then, a silicon nitride film having a thickness of 300 nm is formed as the gate insulating film 7, an amorphous silicon film is formed as the active layer 8 with a thickness of 200 nm, and an n + amorphous silicon film is formed as the contact layer 9 with a thickness of 30 nm by the plasma CVD method.
【００２８】例えば、窒化シリコン膜はＳｉＨ4ガス、
ＮＨ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモル
ファスシリコン膜はＨ2ガスによって１０％程度に希釈
されたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモ
ルファスシリコン膜の原料ガスにＰＨ3ガスを混合した
プラズマＣＶＤ法により形成することができる。For example, the silicon nitride film is made of SiH 4 gas,
NH 3 gas, H 2 gas and N 2 gas are used as raw materials, the amorphous silicon film is made of SiH 4 gas diluted to about 10% by H 2 gas, and the n + silicon film is made of PH 3 gas as a raw material gas of the amorphous silicon film. It can be formed by a plasma CVD method in which a gas is mixed.
【００２９】次いで、前述のグレイトーン露光技術を用
いたフォトリソグラフィ工程およびエッチングにより活
性層およびコンタクト層の島化とゲート電極の外部接続
端子の露出をする（図２(b)）。Next, the active layer and the contact layer are islanded and the external connection terminal of the gate electrode is exposed by the photolithography process and the etching using the above-mentioned gray tone exposure technique (FIG. 2B).
【００３０】具体的には、グレイトーン露光技術によ
り、活性層とコンタクト層からなる半導体膜の島化を行
う領域に膜厚の厚い第１のレジスト領域を形成し、ゲー
ト電極の外部接続端子部に相当する部分を除いた他の部
分に膜厚の薄い第２のレジスト領域を形成する。そし
て、第1のエッチングにより、絶縁膜７を開口してレジ
ストのないゲート電極の外部接続端子部の露出を行い、
第２のレジスト領域をエッチバックによって除去した
後、第１のレジスト領域のレジストをマスクにエッチン
グをすることによって半導体膜の島化を行った。Specifically, a first resist region having a large thickness is formed in a region where the semiconductor film composed of the active layer and the contact layer is to be islanded by a gray tone exposure technique, and the external connection terminal portion of the gate electrode is formed. A second resist region having a small film thickness is formed in other portions except for the portion corresponding to. Then, by the first etching, the insulating film 7 is opened to expose the external connection terminal portion of the gate electrode having no resist,
After the second resist region was removed by etch-back, the semiconductor film was islanded by etching using the resist in the first resist region as a mask.
【００３１】これにより、同一マスクを用いて半導体の
島化と同時にゲート電極の外部接続端子部の露出が行え
るため、従来のような端子開口のための工程が不要とな
る。なお、本実施の形態においては、グレイトーン露光
技術を用いることによりゲート電極端子の開口を行った
が、これを、前記ゲート絶縁膜、活性層およびコンタク
ト層の形成時に、前記ゲート電極の端子部分をアルミナ
製の碍子枠等でマスクした状態にしておくことによっ
て、前記端子部分には膜が堆積しないため、後の工程で
開口する必要がないため、望ましい。This makes it possible to expose the external connection terminal portion of the gate electrode simultaneously with the islanding of the semiconductor using the same mask, so that the conventional step for opening the terminal is not required. In the present embodiment, the opening of the gate electrode terminal is performed by using the gray tone exposure technique, but this is performed by forming the terminal portion of the gate electrode at the time of forming the gate insulating film, the active layer and the contact layer. Is masked by an insulator frame made of alumina or the like, so that a film is not deposited on the terminal portion, and it is not necessary to open an opening in a later step, which is desirable.
【００３２】次いで、ＭｏＷ合金からなる金属膜を３０
０ｎｍの膜厚で形成し、フォトリソグラフィ工程により
パターニングされたフォトレジストをマスクとして前記
金属膜をエッチングすることにより、信号線を兼ねるソ
ース電極およびドレイン電極となる電極膜１０を形成す
る（図２（ｃ））。Next, a metal film made of MoW alloy is
An electrode film 10 serving as a source electrode and a drain electrode also serving as a signal line is formed by etching the metal film using a photoresist patterned by a photolithography process as a mask, with a thickness of 0 nm (FIG. 2 ( c)).
【００３３】次いで、透光性導電膜としてＩＴＯ膜を形
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図２(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。Next, an ITO film is formed as a light-transmitting conductive film, and is processed into a pixel electrode 11 by a photolithography process and etching. Further, the source electrode and the drain electrode are separated by etching at least the electrode film 10 and the contact layer 9 on the channel region (FIG. 2D). It is desirable that the separation of the source electrode and the drain electrode is performed after the formation of the pixel electrode, since the pixel electrode can be formed without affecting the channel region during sputtering and etching of the ITO film.
【００３４】なお、コンタクト層９はエッチングで取り
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。The source / drain may be separated by making the contact layer 9 insulative by plasma oxidation or anodic oxidation, instead of removing it by etching. In this case, device characteristics are expected to be improved as compared with the case where the contact layer is removed by etching.
【００３５】そして、最後に前述の凹版オフセット印刷
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜として、画素電極とゲート電極およびソー
ス電極の外部接続端子部を除いた領域に印刷することに
よりアクティブマトリクス基板が完成する（図２
(ｅ)）。Finally, by using the above-described intaglio offset printing method, an organic insulating film such as polyimide or acrylic resin is used as a protective film to print on the region except for the external connection terminals of the pixel electrode, the gate electrode, and the source electrode. Completes the active matrix substrate (FIG. 2
(e)).
【００３６】なお、本実施の形態においては、画素電極
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。In this embodiment, the size of the pixel electrode is approximately 200 μm × 80 μm.
Since the external connection terminals of each electrode are arranged around the substrate, printing accuracy of ± 10 μm to ± 15 μm is sufficient.
【００３７】なお、本実施の形態においては、半導体膜
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。In this embodiment, the organic insulating film is directly formed as a protective film on the exposed portion of the active layer 8 which is a semiconductor film. However, thermal oxidation and plasma oxidation are performed before printing the organic insulating film. The surface of the exposed portion of the active layer 8 may be formed into an insulating film by a method such as solution oxidation, which is desirable because the reliability of the device is improved.
【００３８】また、同様に有機絶縁膜を印刷する前に、
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。Similarly, before printing the organic insulating film,
After depositing an insulating film such as a silicon nitride film and printing an organic insulating film, etching is performed using the printed organic insulating film as a mask to thereby form a silicon nitride film of an external connection terminal portion of a pixel electrode, a gate electrode, and a source electrode. May be removed. This is desirable because the reliability of the device is further improved.
【００３９】なお、本実施の形態では、ゲート電極とし
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いることができる。また、他の導電性膜、
半導体膜、絶縁膜も、本実施の形態に示した材料に限ら
ず、これらの機能をみたす膜であればよい。例えば画素
電極１１の導電膜としてＡｌなどの金属反射膜を用いれ
ば反射型液晶表示装置に対応できる。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。In this embodiment, the Al alloy is used as the gate electrode and the MoW alloy is used as the source / drain electrodes. However, the present invention is not limited to these materials, and Ti, Mo,
A single-layer film or a stacked film of W, Al, Ta, Cr and an alloy thereof can be used. Also, other conductive films,
The semiconductor film and the insulating film are not limited to the materials described in this embodiment, and may be films that fulfill these functions. For example, if a metal reflective film of Al or the like is used as the conductive film of the pixel electrode 11, a reflective liquid crystal display device can be used. Also, their film thicknesses may be set in the same range as in the prior art.
【００４０】以上のような方法により、３回もしくは４
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。According to the above method, three times or four times
Since the active matrix substrate can be manufactured by one photolithography step, the number of photolithography steps can be reduced and the manufacturing cost can be reduced as compared with the related art.
【００４１】（実施の形態２）本実施の形態は、アクテ
ィブマトリクス基板およびその製造方法の第２実施例に
関する。(Embodiment 2) The present embodiment relates to a second example of an active matrix substrate and a method of manufacturing the same.
【００４２】本実施の形態におけるアクティブマトリク
ス基板の製造方法は、以下に示す通りである。図３は本
発明の第２実施例に係るアクティブマトリクス基板の製
造工程概略図を示している。The method of manufacturing the active matrix substrate according to the present embodiment is as follows. FIG. 3 is a schematic view showing a manufacturing process of an active matrix substrate according to a second embodiment of the present invention.
【００４３】まず、ゲート電極６となるＡｌ合金からな
る金属膜を２５０ｎｍの膜厚で形成し、この上にプラズ
マＣＶＤ法によりゲート絶縁膜７として窒化シリコン膜
を３００ｎｍ、活性層８としてアモルファスシリコン膜
を２００ｎｍ、コンタクト層９としてｎ＋アモルファス
シリコン膜を３０ｎｍの膜厚で順次堆積し積層膜を形成
する。この時、ゲート電極の外部接続端子となる基板周
辺の部分の金属膜をアルミナ製のマスク等で被覆した状
態でゲート絶縁膜、活性層およびコンタクト層を形成す
ることにより、後にゲート電極の外部接続端子部を開口
する工程が不要となるため望ましい。First, a metal film made of an Al alloy to be the gate electrode 6 is formed to a thickness of 250 nm, and a 300 nm silicon nitride film as a gate insulating film 7 and an amorphous silicon film as an active layer 8 are formed thereon by a plasma CVD method. Are sequentially deposited to a thickness of 200 nm and an n + amorphous silicon film as a contact layer 9 to a thickness of 30 nm to form a laminated film. At this time, the gate insulating film, the active layer and the contact layer are formed in a state where the metal film around the substrate serving as the external connection terminal of the gate electrode is covered with a mask made of alumina, etc. This is desirable because the step of opening the terminal portion is unnecessary.
【００４４】なお、窒化シリコン膜はＳｉＨ4ガス、Ｎ
Ｈ3ガス、Ｈ2ガスおよびＮ2ガスを原料とし、アモルフ
ァスシリコン膜はＨ2ガスによって１０％程度に希釈さ
れたＳｉＨ4ガスを原料とし、ｎ＋シリコン膜はアモル
ファスシリコン膜の原料ガスにＰＨ3ガスを混合したプ
ラズマＣＶＤ法により形成することができる。The silicon nitride film is made of SiH 4 gas, N
H 3 gas, H 2 gas and N 2 gas are used as raw materials, the amorphous silicon film is made of SiH 4 gas diluted to about 10% by H 2 gas, and the n + silicon film is made of PH 3 gas as the raw material gas of the amorphous silicon film. It can be formed by a plasma CVD method in which a gas is mixed.
【００４５】次に、この積層膜上に前述の凹版オフセッ
ト印刷法により、レジストパターンを形成する。そし
て、レジストパターンをマクスにエッチングを行うこと
により、走査線を兼ねたゲート電極６とゲート絶縁膜７
と活性層８とコンタクト層９が概ね同一の形状にパター
ニングされる(図３（ａ）)。本実施の形態においては、
ゲート電極の外部接続端子部上には絶縁膜および半導体
膜は形成されていないため、この時点で、端子部は露出
されている。Next, a resist pattern is formed on the laminated film by the intaglio offset printing method described above. Then, etching is performed using the resist pattern as a mask, so that the gate electrode 6 and the gate insulating film 7 which also serve as scanning lines are formed.
, Active layer 8 and contact layer 9 are patterned into substantially the same shape (FIG. 3A). In the present embodiment,
At this point, the terminal portion is exposed because the insulating film and the semiconductor film are not formed over the external connection terminal portion of the gate electrode.
【００４６】本実施の形態では、線幅３０μｍの線状の
ゲート電極パターンを２５０μｍの線間隔で形成してお
り、印刷法におけるパターン精度で十分対応できる。ま
た、１回目のパターニングであるため、基板とのアライ
メントも問題ない。In the present embodiment, a linear gate electrode pattern having a line width of 30 μm is formed at a line interval of 250 μm, which can sufficiently cope with the pattern accuracy in the printing method. Also, since this is the first patterning, there is no problem in alignment with the substrate.
【００４７】なお、本実施の形態では、走査線を兼ねた
ゲート電極、ゲート絶縁膜および半導体膜のパターニン
グに印刷法を用いたが、これをフォトリソグラフィ法に
よって行っても良いことは言うまでもない。またこの
時、グレイトーン露光技術を用いることにより、１回の
フォトリソグラフィ工程によって、ゲート電極、ゲート
絶縁膜および半導体膜のパターニングとゲート電極の外
部接続端子の開口が可能となるため、望ましい。In this embodiment, the printing method is used for patterning the gate electrode, the gate insulating film, and the semiconductor film which also serves as the scanning line. However, it is needless to say that this may be performed by the photolithography method. At this time, the use of the gray-tone exposure technique is preferable because the patterning of the gate electrode, the gate insulating film, and the semiconductor film and the opening of the external connection terminal of the gate electrode can be performed by one photolithography step.
【００４８】次いで、ゲート電極の側面が露出している
ため、この側面に絶縁膜１３を形成する。本実施の形態
においては、ゲート電極の外部接続端子を電流供給端子
とした陽極酸化法によってゲート電極の側面を絶縁化し
た後、さらに有機絶縁膜を全面に塗布し、これを異方性
エッチングすることによって、ゲート電極、ゲート絶縁
膜、活性層およびコンタクト層の側面に側壁保護膜１４
を形成する（図３（ｂ））。Next, since the side surface of the gate electrode is exposed, an insulating film 13 is formed on this side surface. In the present embodiment, after the side surface of the gate electrode is insulated by anodic oxidation using the external connection terminal of the gate electrode as a current supply terminal, an organic insulating film is further applied over the entire surface and anisotropically etched. Thereby, the side wall protective film 14 is formed on the side surfaces of the gate electrode, the gate insulating film, the active layer and the contact layer.
Is formed (FIG. 3B).
【００４９】次いで、スパッタ法によってソース／ドレ
イン電極となるＭｏＷ合金からなる金属膜を３００ｎｍ
の膜厚で形成する。Next, a metal film made of a MoW alloy serving as a source / drain electrode is formed to a thickness of 300 nm by sputtering.
It is formed with a film thickness of.
【００５０】そして、フォトリソグラフィ工程によりパ
ターニングされたフォトレジストをマスクとして金属膜
をエッチングすることにより、信号線を兼ねるソース電
極およびドレイン電極となる電極膜１０を形成する（図
３（ｃ））。Then, by etching the metal film using the photoresist patterned by the photolithography process as a mask, an electrode film 10 serving as a source electrode and a drain electrode also serving as a signal line is formed (FIG. 3C).
【００５１】次いで、透光性導電膜としてＩＴＯ膜を形
成し、フォトリソグラフィ工程およびエッチングによ
り、画素電極１１として加工する。さらにチャネル領域
上の電極膜１０およびコンタクト層９を少なくともエッ
チングすることによりソース電極およびドレイン電極の
分離を行う（図３(ｄ)）。このソース電極とドレイン電
極の分離を画素電極形成後に行うことは、ＩＴＯ膜のス
パッタおよびエッチング時の影響をチャネル領域に与え
ることなく画素電極が形成できるため望ましい。Next, an ITO film is formed as a light-transmitting conductive film, and the pixel electrode 11 is processed by a photolithography process and etching. Further, the source electrode and the drain electrode are separated by etching at least the electrode film 10 and the contact layer 9 on the channel region (FIG. 3D). It is desirable that the separation of the source electrode and the drain electrode is performed after the formation of the pixel electrode, since the pixel electrode can be formed without affecting the channel region during sputtering and etching of the ITO film.
【００５２】なお、コンタクト層９はエッチングで取り
除く方法の他に、プラズマ酸化や陽極酸化によって絶縁
化することによってソース／ドレインの分離を行っても
良い。そしてこの場合には、エッチングによってコンタ
クト層を取り除く場合に比べ、デバイス特性の向上が見
込まれるため、望ましい。The source / drain may be separated by making the contact layer 9 insulative by plasma oxidation or anodic oxidation, instead of removing it by etching. In this case, device characteristics are expected to be improved as compared with the case where the contact layer is removed by etching.
【００５３】そして、最後に前述の凹版オフセット印刷
法により、ポリイミドやアクリル系樹脂といった有機絶
縁膜を保護膜１２として、画素電極とゲート電極および
ソース電極の外部接続端子部を除いた領域に印刷するこ
とによりアクティブマトリクス基板が完成する（図３
(ｅ)）。Finally, by using the intaglio offset printing method described above, an organic insulating film such as a polyimide or acrylic resin is used as the protective film 12 to print on the region excluding the external connection terminals of the pixel electrode, the gate electrode, and the source electrode. This completes the active matrix substrate (FIG. 3
(e)).
【００５４】なお、本実施の形態においては、画素電極
の大きさは、およそ縦２００μｍ×横８０μｍであり、
各電極の外部接続端子は、基板周辺に配置されているた
め、±１０μｍから±１５μｍの印刷精度で十分対応で
きる。In this embodiment, the size of the pixel electrode is approximately 200 μm × 80 μm.
Since the external connection terminals of each electrode are arranged around the substrate, printing accuracy of ± 10 μm to ± 15 μm is sufficient.
【００５５】なお、本実施の形態においては、半導体膜
である活性層８の露出した部分にも保護膜として有機絶
縁膜を直接形成したが、有機絶縁膜を印刷する前に熱酸
化、プラズマ酸化、溶液酸化等の方法によって、前記活
性層８の露出した部分の表面を絶縁膜化してもよく、こ
れによってデバイスの信頼性は向上するため、望まし
い。In this embodiment, the organic insulating film is directly formed as a protective film on the exposed portion of the active layer 8 which is a semiconductor film. However, thermal oxidation and plasma oxidation are performed before printing the organic insulating film. The surface of the exposed portion of the active layer 8 may be formed into an insulating film by a method such as solution oxidation, which is desirable because the reliability of the device is improved.
【００５６】また、同様に有機絶縁膜を印刷する前に、
窒化シリコン膜等の絶縁膜を堆積し、有機絶縁膜を印刷
した後、印刷された前記有機絶縁膜をマスクとしてエッ
チングすることによって画素電極とケート電極およびソ
ース電極の外部接続端子部の窒化シリコン膜を除去して
もよい。これによってデバイスの信頼性はさらに向上す
るため望ましい。Similarly, before printing the organic insulating film,
After depositing an insulating film such as a silicon nitride film and printing an organic insulating film, etching is performed using the printed organic insulating film as a mask to thereby form a silicon nitride film of an external connection terminal portion of a pixel electrode, a gate electrode, and a source electrode. May be removed. This is desirable because the reliability of the device is further improved.
【００５７】なお、本実施の形態では、ゲート電極とし
てＡｌ合金をソース／ドレイン電極としてＭｏＷ合金を
用いたが、これらの材料に限ることなく、Ｔｉ，Ｍｏ，
Ｗ，Ａｌ，Ｔａ、Ｃｒおよびこれらの合金の単層膜また
は積層膜を用いれば良い。また、他の導電性膜、半導体
膜、絶縁膜も、本実施の形態に示した材料に限らず、こ
れらの機能をみたす膜であればよい。また、それらの膜
厚に関しても、従来と同程度の範囲に設定すれば良い。In this embodiment, the Al alloy is used as the gate electrode and the MoW alloy is used as the source / drain electrodes. However, the present invention is not limited to these materials, and Ti, Mo,
A single-layer film or a laminated film of W, Al, Ta, Cr and their alloys may be used. Further, the other conductive films, semiconductor films, and insulating films are not limited to the materials described in this embodiment, and may be films that fulfill these functions. Also, their film thicknesses may be set in the same range as in the prior art.
【００５８】以上のような方法により、２回もしくは３
回のフォトリソグラフィ工程により、アクティブマトリ
クス基板を製造することが可能となるため、従来と比
べ、フォトリソグラフィ工程の回数が削減され、製造コ
ストを削減することができる。According to the above method, twice or three times
Since the active matrix substrate can be manufactured by one photolithography step, the number of photolithography steps can be reduced and the manufacturing cost can be reduced as compared with the related art.
【００５９】（実施の形態３）本実施の形態は、本発明
の液晶表示装置に関する。(Embodiment 3) The present embodiment relates to a liquid crystal display device of the present invention.
【００６０】図５は本発明の第３実施例である液晶表示
装置の概略図である。図６は本発明の第３実施例である
液晶表示装置の等価回路である。実施の形態１または実
施の形態２に記載された方法を用いて、アクティブマト
リクス基板を作製した後、この上に配向膜を塗布し、ラ
ビング処理を行った。図５には実施の形態１に記載の方
法によってアクティブマトリクス基板を作製した実施例
を示している。そして、対向電極１７とカラーフィルタ
１６を形成した対向基板１５にも同様に配向膜を塗布
し、ラビングによる配向処理を行った。両基板を貼り合
わせ、その間に液晶１８を注入し、両基板前後に偏光板
１９を配置する。そして各スイッチングトランジスタを
駆動するための駆動回路２１を接続することにより液晶
表示装置が完成する。FIG. 5 is a schematic view of a liquid crystal display device according to a third embodiment of the present invention. FIG. 6 is an equivalent circuit of a liquid crystal display device according to a third embodiment of the present invention. After an active matrix substrate was manufactured using the method described in Embodiment Mode 1 or 2, an alignment film was applied thereon, and rubbing treatment was performed. FIG. 5 illustrates an example in which an active matrix substrate is manufactured by the method described in Embodiment 1. Then, an alignment film was similarly applied to the counter substrate 15 on which the counter electrode 17 and the color filter 16 were formed, and an alignment process was performed by rubbing. The two substrates are attached to each other, a liquid crystal 18 is injected between the substrates, and a polarizing plate 19 is disposed before and after the substrates. Then, by connecting a drive circuit 21 for driving each switching transistor, a liquid crystal display device is completed.
【００６１】なお、本実施形態では対向電極１７を対向
基板１５上に形成したが、この対向電極をアクティブマ
トリクス基板側に形成し液晶１８を横方向に駆動する構
成とすることも可能である。なお、本発明のアクティブ
マトリクス基板によって液晶表示装置の画素を駆動する
ことにより、液晶表示装置の製造コストを削減すること
が可能となる。Although the counter electrode 17 is formed on the counter substrate 15 in this embodiment, the counter electrode may be formed on the active matrix substrate side to drive the liquid crystal 18 in the horizontal direction. Note that by driving the pixels of the liquid crystal display device with the active matrix substrate of the present invention, the manufacturing cost of the liquid crystal display device can be reduced.
【００６２】（実施の形態４）本実施の形態は、本発明
のエレクトロルミネッセンス表示装置に関する。(Embodiment 4) The present embodiment relates to the electroluminescent display device of the present invention.
【００６３】図７は本発明の第４実施例であるエレクト
ロルミネッセンス表示装置の概略図である。図８は本発
明の第４実施例であるエレクトロルミネッセンス表示装
置の等価回路である。実施の形態１または実施の形態２
に記載された方法を用いて、多結晶シリコン膜を活性層
としたアクティブマトリクス基板を作製した後、画素電
極上に導電性高分子２７として例えばポリエチレンジオ
キシチオフェン（ＰＥＤＴ）と実際に発光するポリジア
ルキルフルオレン誘導体を形成し、最後にＣａ陰極２９
を蒸着してエレクトロルミネッセンス表示装置が完成す
る。その動作は以下の通りである。まず、スイッチング
トランジスタがＯＮするように走査線２２にパルス信号
を与えたときに信号線２３に表示信号を印加すると、駆
動用トランジスタ３１がＯＮ状態となって、電流供給線
３２から電流が流れ、エレクトロルミネッセンスセル３
０が発光する。FIG. 7 is a schematic diagram of an electroluminescent display device according to a fourth embodiment of the present invention. FIG. 8 is an equivalent circuit of an electroluminescent display device according to a fourth embodiment of the present invention. Embodiment 1 or Embodiment 2
After preparing an active matrix substrate using a polycrystalline silicon film as an active layer by using the method described in (1), for example, polyethylenedioxythiophene (PEDT) as a conductive polymer 27 on the pixel electrode and a polymer that actually emits light A dialkylfluorene derivative is formed, and finally a Ca cathode 29
Is deposited to complete an electroluminescent display device. The operation is as follows. First, when a display signal is applied to the signal line 23 when a pulse signal is applied to the scanning line 22 so that the switching transistor is turned on, the driving transistor 31 is turned on and a current flows from the current supply line 32, Electroluminescence cell 3
0 emits light.
【００６４】本実施の形態では、エレクトロルミネッセ
ンス材料として、ポリジアルキルフルオレン誘導体を用
いたが、他の有機材料、例えば他のポリフルオレン系材
料やポリフェニルビニレン系の材料、または無機材料で
もよい。また、エレクトロルミネッセンス材料の形成方
法としては、塗布、蒸着、インクジェットなどの方法を
用いればよい。In this embodiment, a polydialkylfluorene derivative is used as the electroluminescent material. However, other organic materials, for example, other polyfluorene-based materials, polyphenylvinylene-based materials, or inorganic materials may be used. As a method for forming the electroluminescent material, a method such as coating, vapor deposition, or ink jet may be used.
【００６５】なお、本発明のアクティブマトリクス基板
によってエレクトロルミネッセンス表示装置の画素を駆
動することにより、エレクトロルミネッセンス表示装置
の製造コストを削減することが可能となる。By driving the pixels of the electroluminescent display device by the active matrix substrate of the present invention, it is possible to reduce the manufacturing cost of the electroluminescent display device.
【００６６】[0066]
【発明の効果】本発明のアクティブマトリクス基板の構
成によれば、２回から４回のフォトリソグラフィ工程に
よってアクティブマトリクス基板が製造されるため、従
来に比べ、フォトリソグラフィ工程の回数を削減するこ
とが可能となり、アクティブマトリクス基板の製造工程
数や製造コストが削減される。このため、本発明の実用
上の効果は大きい。According to the structure of the active matrix substrate of the present invention, since the active matrix substrate is manufactured by two to four photolithography steps, the number of photolithography steps can be reduced as compared with the conventional case. As a result, the number of manufacturing steps and manufacturing costs of the active matrix substrate can be reduced. Therefore, the practical effect of the present invention is great.
【００６７】また、本発明における液晶表示装置によれ
ば、従来に比べ安価に液晶表示装置を製造することが可
能となるため、その実用上の効果は大きい。Further, according to the liquid crystal display device of the present invention, it is possible to manufacture the liquid crystal display device at a lower cost than in the past, so that the practical effect is large.
【００６８】また、本発明におけるエレクトロルミネッ
センス表示装置によれば、従来に比べ安価にエレクトロ
ルミネッセンス表示装置を製造することが可能となるた
め、その実用上の効果は大きい。Further, according to the electroluminescent display device of the present invention, it is possible to manufacture the electroluminescent display device at a lower cost than in the prior art, so that its practical effect is great.
【図面の簡単な説明】[Brief description of the drawings]
【図１】凹版オフセット印刷法の概略図FIG. 1 is a schematic diagram of an intaglio offset printing method.
【図２】本発明の第1実施例に係るアクティブマトリク
ス基板の製造工程概略図FIG. 2 is a schematic view of a manufacturing process of an active matrix substrate according to a first embodiment of the present invention.
【図３】本発明の第２実施例に係るアクティブマトリク
ス基板の製造工程概略図FIG. 3 is a schematic diagram of a manufacturing process of an active matrix substrate according to a second embodiment of the present invention.
【図４】従来のアクティブマトリクス基板の製造工程フ
ロー図FIG. 4 is a manufacturing process flow chart of a conventional active matrix substrate.
【図５】本発明の液晶表示装置の概略図FIG. 5 is a schematic diagram of a liquid crystal display device of the present invention.
【図６】本発明の液晶表示装置の等価回路を示す図FIG. 6 is a diagram showing an equivalent circuit of the liquid crystal display device of the present invention.
【図７】本発明のエレクトロルミネッセンス表示装置の
概略図FIG. 7 is a schematic diagram of an electroluminescent display device according to the present invention.
【図８】本発明のエレクトロルミネッセンス表示装置の
等価回路を示す図FIG. 8 is a diagram showing an equivalent circuit of the electroluminescent display device of the present invention.
１ 印刷版 ２ レジスト ３ 転写体 ４ 基板 ５ 被転写層 ６ ゲート電極 ７ ゲート絶縁膜 ８ 活性層 ９ コンタクト層 １０ 電極膜 １１ 画素電極 １２ 保護膜 １３ 陽極酸化膜 １４ 側壁保護膜 １５ 対向基板 １６ カラーフィルタ １７ 対向電極 １８ 液晶 １９ 偏光板 ２０ バックライト ２１ 駆動回路 ２２ 走査線 ２３ 信号線 ２４ スイッチングトランジスタ ２５ 液晶セル ２６ 蓄積容量 ２７ 導電性高分子 ２８ ポリフルオレン誘導体 ２９ Ｃａ陰極 ３０ エレクトロルミネッセンスセル ３１ 駆動用トランジスタ ３２ 電流供給線 Reference Signs List 1 printing plate 2 resist 3 transfer body 4 substrate 5 transferred layer 6 gate electrode 7 gate insulating film 8 active layer 9 contact layer 10 electrode film 11 pixel electrode 12 protective film 13 anodized film 14 side wall protective film 15 counter substrate 16 color filter REFERENCE SIGNS LIST 17 counter electrode 18 liquid crystal 19 polarizing plate 20 backlight 21 drive circuit 22 scanning line 23 signal line 24 switching transistor 25 liquid crystal cell 26 storage capacitor 27 conductive polymer 28 polyfluorene derivative 29 Ca cathode 30 electroluminescence cell 31 driving transistor 32 Current supply line
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 ３３８ Ｇ０９Ｆ 9/00 ３３８ Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｄ 21/336 (72)発明者 西谷 幹彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 2H092 GA43 HA18 HA28 JA24 JB24 JB56 MA12 NA27 5C094 AA43 AA45 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA16 BB01 CC07 EE03 EE04 EE06 EE14 EE34 FF03 FF30 GG02 GG15 GG24 GG45 HK03 HK04 HK06 HK07 HK09 HK16 HK21 HK22 HK33 HK35 NN03 NN23 NN24 NN27 NN33 NN36 NN37 QQ01 QQ06 QQ09 5G435 AA17 BB12 CC09 EE34 KK05 KK09 KK10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09F 9/00 338 G09F 9/00 338 H01L 29/786 H01L 29/78 612D 21/336 (72) Inventor Mikihiko Nishitani 1006 Kazuma, Kazuma, Kazuma, Osaka Prefecture F-term (reference) 2H092 GA43 HA18 HA28 JA24 JB24 JB56 MA12 NA27 5C094 AA43 AA45 BA03 BA43 CA19 DA15 EA04 EA07 5F110 AA16 BB03 GG02 GG15 GG24 GG45 HK03 HK04 HK06 HK07 HK09 HK16 HK21 HK22 HK33 HK35 NN03 NN23 NN24 NN27 NN33 NN36 NN37 QQ01 QQ06 QQ09 5G435 AA17 BB12 CC09 EE34 KK05 KK09 KK10
Claims (19)
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と透光性導電膜からなる画素電極に接続
されたドレイン電極を具備する薄膜トランジスタがマト
リクス状に配置されてなるアクティブマトリクス基板に
おいて、前記信号線を兼ねたソース電極が前記透光性導
電膜と他の金属膜との積層膜からなり、前記画素電極上
の一部と、ゲート電極の外部接続端子部上と、ソース電
極の外部接続端子部上が少なくとも開口された有機絶縁
膜からなる保護膜が、その表面に形成されていることを
特徴とするアクティブマトリクス基板。1. A substrate having an insulating surface, a gate electrode also serving as a scanning line, a gate insulating film, a semiconductor film, a source electrode also serving as a signal line, and a drain connected to a pixel electrode made of a light-transmitting conductive film. In an active matrix substrate in which thin film transistors having electrodes are arranged in a matrix, a source electrode serving also as the signal line is formed of a laminated film of the light-transmitting conductive film and another metal film, and is formed on the pixel electrode. An active matrix, characterized in that a protective film made of an organic insulating film having at least an opening on the external connection terminal portion of the gate electrode and the external connection terminal portion of the source electrode is formed on the surface thereof. substrate.
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と画素電極に接続されたドレイン電極を
具備する薄膜トランジスタがマトリクス状に配置されて
なるアクティブマトリクス基板において、前記信号線を
兼ねたソース電極が前記透光性導電膜と他の金属膜との
積層膜からなり、前記画素電極上の一部と、ゲート電極
の外部接続端子部上と、ソース電極の外部接続端子部上
が少なくとも開口された概ね同一形状を有した窒化シリ
コン膜と有機絶縁膜の積層膜からなる保護膜が、その表
面に形成されていることを特徴とするアクティブマトリ
クス基板。2. A thin film transistor comprising a gate electrode also serving as a scanning line, a gate insulating film, a semiconductor film, a source electrode also serving as a signal line, and a drain electrode connected to a pixel electrode are formed on a substrate having an insulating surface. In an active matrix substrate arranged in a shape, a source electrode serving also as the signal line is formed of a laminated film of the light-transmitting conductive film and another metal film, and a part on the pixel electrode and a gate electrode. A protective film made of a laminated film of a silicon nitride film and an organic insulating film having substantially the same shape with at least an opening on the external connection terminal portion and the external connection terminal portion of the source electrode is formed on the surface thereof. An active matrix substrate, characterized in that:
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記ゲート電極を形成する工程が、ゲート電極となる導電
膜を形成する工程と前記導電膜上に印刷法によってレジ
ストパターンを転写する工程と前記レジストパターンを
マスクとして前記導電膜をエッチングする工程を具備
し、前記島化された半導体膜を形成する工程と、前記ソ
ース電極およびドレイン電極を形成する工程と、前記画
素電極を形成する工程と、前記画素電極上の一部とゲー
ト電極の外部接続端子部上とソース電極の外部接続端子
部上が少なくとも開口された保護膜を形成する工程がフ
ォトリソグラフィ工程を具備することを特徴とするアク
ティブマトリクス基板の製造方法。A step of forming a gate electrode on a substrate having an insulating surface; a step of forming an islanded semiconductor film; and a step of forming a source electrode and a drain electrode.
A step of forming a pixel electrode, and a step of forming a protective film having at least an opening on a portion of the pixel electrode, on an external connection terminal portion of the gate electrode, and on an external connection terminal portion of the source electrode. In the manufacturing method, the step of forming the gate electrode includes forming a conductive film to be a gate electrode, transferring a resist pattern on the conductive film by a printing method, and etching the conductive film using the resist pattern as a mask. Forming the islanded semiconductor film, forming the source electrode and the drain electrode, forming the pixel electrode, and forming a part of the pixel electrode and a gate electrode. Forming a protective film having at least openings on the external connection terminals of the source electrode and the external connection terminals of the source electrode. Method for manufacturing an active matrix substrate characterized by comprising a.
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記画素電極上の一部とゲート電極の外部接続端子部上と
ソース電極の外部接続端子部上が少なくとも開口された
保護膜を形成する工程は、前記画素電極が形成された基
板上に印刷法により前記保護膜となる有機絶縁膜のパタ
ーンを転写する工程であり、前記島化された半導体膜を
形成する工程と、前記ソース電極およびドレイン電極を
形成する工程と、前記画素電極を形成する工程はフォト
リソグラフィ工程を具備することを特徴とするアクティ
ブマトリクス基板の製造方法。4. A step of forming a gate electrode on a substrate having an insulating surface, a step of forming an islanded semiconductor film, and a step of forming a source electrode and a drain electrode.
A step of forming a pixel electrode, and a step of forming a protective film having at least an opening on a portion of the pixel electrode, on an external connection terminal portion of the gate electrode, and on an external connection terminal portion of the source electrode. In the manufacturing method, the step of forming a protective film having at least an opening on a portion on the pixel electrode, on an external connection terminal portion of a gate electrode, and on an external connection terminal portion of a source electrode, comprises forming a substrate on which the pixel electrode is formed Transferring a pattern of an organic insulating film serving as the protective film by a printing method thereon; forming the islanded semiconductor film; forming the source electrode and the drain electrode; and Forming an active matrix substrate, the method including a photolithography step.
を形成する工程と、島化された半導体膜を形成する工程
と、ソース電極およびドレイン電極を形成する工程と、
画素電極を形成する工程と、画素電極上の一部とゲート
電極の外部接続端子部上とソース電極の外部接続端子部
上が少なくとも開口された保護膜を形成する工程を具備
したアクティブマトリクス基板の製造方法において、前
記画素電極上の一部とゲート電極の外部接続端子部上と
ソース電極の外部接続端子部上が少なくとも開口された
保護膜を形成する工程は、前記画素電極が形成された基
板上に窒化シリコン膜を形成する工程と前記窒化シリコ
ン膜上に印刷法により有機絶縁膜のパターンを転写する
工程と前記有機絶縁膜のパターンをマスクとして窒化シ
リコン膜をエッチングする工程を具備し、前記島化され
た半導体膜を形成する工程と、前記ソース電極およびド
レイン電極を形成する工程と、前記画素電極を形成する
工程はフォトリソグラフィ工程を具備することを特徴と
するアクティブマトリクス基板の製造方法。5. A step of forming a gate electrode on a substrate having an insulating surface, a step of forming an islanded semiconductor film, and a step of forming a source electrode and a drain electrode.
A step of forming a pixel electrode, and a step of forming a protective film having at least an opening on a portion of the pixel electrode, on an external connection terminal portion of the gate electrode, and on an external connection terminal portion of the source electrode. In the manufacturing method, the step of forming a protective film having at least an opening on a portion on the pixel electrode, on an external connection terminal portion of a gate electrode, and on an external connection terminal portion of a source electrode, comprises forming a substrate on which the pixel electrode is formed Forming a silicon nitride film thereon, transferring an organic insulating film pattern by a printing method on the silicon nitride film, and etching the silicon nitride film using the organic insulating film pattern as a mask, The step of forming the islanded semiconductor film, the step of forming the source electrode and the drain electrode, and the step of forming the pixel electrode are performed by photolithography. The production method of the active matrix substrate characterized by comprising the Rafi step.
ト電極となる導電膜を形成する工程と前記導電膜上に印
刷法によってレジストパターンを転写する工程と前記レ
ジストパターンをマスクとして前記導電膜をエッチング
する工程を具備することを特徴とする請求項４または請
求項５に記載のアクティブマトリクス基板の製造方法。6. The step of forming the gate electrode includes a step of forming a conductive film to be a gate electrode, a step of transferring a resist pattern on the conductive film by a printing method, and the step of forming the conductive film using the resist pattern as a mask. 6. The method for manufacturing an active matrix substrate according to claim 4, further comprising an etching step.
が、少なくともゲート絶縁膜と半導体膜からなる積層膜
を形成する工程と、前記積層膜上に２つの膜厚を有する
レジストパターンを形成する工程と、前記レジストパタ
ーンをマスクとしたエッチングにより前記半導体膜の島
化とゲート電極の外部接続端子部の露出を同時に行うこ
とを特徴とする請求項３から請求項６のいずれかに記載
のアクティブマトリクス基板の製造方法。7. The step of forming the islanded semiconductor film includes a step of forming a laminated film including at least a gate insulating film and a semiconductor film, and a step of forming a resist pattern having two film thicknesses on the laminated film. 7. The method according to claim 3, wherein the islanding of the semiconductor film and the exposing of the external connection terminal portion of the gate electrode are simultaneously performed by etching using the resist pattern as a mask. 8. A method for manufacturing an active matrix substrate.
が、基板上に形成されたゲート電極の外部接続端子部に
相当する部分を遮蔽物で被覆した状態で、少なくともゲ
ート絶縁膜と半導体膜からなる積層膜を形成する工程
と、前記積層膜上にレジストパターンを形成する工程
と、前記レジストパターンをマスクとしたエッチングに
より前記半導体膜の島化とゲート電極の外部接続端子部
の露出を同時に行うことを特徴とする請求項３から請求
項６のいずれかに記載のアクティブマトリクス基板の製
造方法。8. The step of forming the islanded semiconductor film includes forming at least a gate insulating film and a semiconductor in a state where a portion corresponding to an external connection terminal portion of a gate electrode formed on the substrate is covered with a shield. Forming a laminated film composed of a film, forming a resist pattern on the laminated film, and etching the semiconductor film and exposing the external connection terminal portion of the gate electrode by etching using the resist pattern as a mask. The method for manufacturing an active matrix substrate according to claim 3, wherein the method is performed simultaneously.
ねたゲート電極とゲート絶縁膜と半導体膜と信号線を兼
ねたソース電極と透光性導電膜からなる画素電極に接続
されたドレイン電極を具備する薄膜トランジスタがマト
リクス状に配置されてなるアクティブマトリクス基板に
おいて、前記走査線を兼ねたゲート電極とゲート絶縁膜
と半導体膜が概ね同一の形状を有し、前記信号線を兼ね
たソース電極が前記透光性導電膜と他の金属膜との積層
膜からなり、前記画素電極上の一部と、ゲート電極の外
部接続端子部上と、ソース電極の外部接続端子部上が少
なくとも開口された有機絶縁膜からなる保護膜が、その
表面に形成されていることを特徴とするアクティブマト
リクス基板。9. A drain connected to a pixel electrode made of a light-transmitting conductive film and a gate electrode serving also as a scanning line, a gate insulating film, a semiconductor film, a source electrode also serving as a signal line, and a substrate electrode having an insulating surface. In an active matrix substrate in which thin film transistors having electrodes are arranged in a matrix, a gate electrode serving also as the scanning line, a gate insulating film and a semiconductor film have substantially the same shape, and a source electrode serving also as the signal line. Is formed of a laminated film of the translucent conductive film and another metal film, and at least a part of the pixel electrode, an external connection terminal of the gate electrode, and an external connection terminal of the source electrode are opened. An active matrix substrate, wherein a protective film made of an organic insulating film is formed on the surface thereof.
兼ねたゲート電極とゲート絶縁膜と半導体膜と信号線を
兼ねたソース電極と画素電極に接続されたドレイン電極
を具備する薄膜トランジスタがマトリクス状に配置され
てなるアクティブマトリクス基板において、前記走査線
を兼ねたゲート電極とゲート絶縁膜と半導体膜が概ね同
一の形状を有し、前記信号線を兼ねたソース電極が前記
透光性導電膜と他の金属膜との積層膜からなり、前記画
素電極上の一部と、ゲート電極の外部接続端子部上と、
ソース電極の外部接続端子部上が少なくとも開口された
概ね同一形状を有した窒化シリコン膜と有機絶縁膜の積
層膜からなる保護膜が、その表面に形成されていること
を特徴とするアクティブマトリクス基板。10. A thin film transistor having a gate electrode also serving as a scanning line, a gate insulating film, a semiconductor film, a source electrode also serving as a signal line, and a drain electrode connected to a pixel electrode is formed on a substrate having an insulating surface. In the active matrix substrate arranged in a shape, the gate electrode serving also as the scanning line, the gate insulating film, and the semiconductor film have substantially the same shape, and the source electrode serving also as the signal line is provided with the light-transmitting conductive film. A part of the pixel electrode, on the external connection terminal of the gate electrode,
An active matrix substrate, wherein a protective film formed of a laminated film of a silicon nitride film and an organic insulating film having substantially the same shape and having at least an opening on an external connection terminal portion of a source electrode is formed on the surface thereof. .
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極上の一部とゲート電極の外部接続端子部上とソース電
極の外部接続端子部上が少なくとも開口された保護膜を
形成する工程を具備したアクティブマトリクス基板の製
造方法において、前記少なくともゲート電極膜とゲート
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に印刷法によってレジストパターンを転写する工程と前
記レジストパターンをマスクとして前記積層膜をエッチ
ングする工程を具備し、前記ソース電極およびドレイン
電極を形成する工程と、前記画素電極を形成する工程
と、前記画素電極上の一部とゲート電極の外部接続端子
部上とソース電極の外部接続端子部上が少なくとも開口
された保護膜を形成する工程がフォトリソグラフィ工程
を具備することを特徴とするアクティブマトリクス基板
の製造方法。11. A step of patterning at least a gate electrode film, a gate insulating film, and a laminated film including a semiconductor film, which are stacked on a substrate having an insulating surface, into substantially the same shape using the same mask; Forming an insulating film on the side surface, forming a source electrode and a drain electrode, forming a pixel electrode, and connecting the part of the pixel electrode and the external connection terminal part of the gate electrode to the external connection of the source electrode A method for manufacturing an active matrix substrate, comprising a step of forming a protective film having at least an opening on a terminal portion, wherein at least the laminated film including the gate electrode film, the gate insulating film, and the semiconductor film has substantially the same shape using the same mask. Patterning a resist pattern by a printing method on the laminated film, and the resist pattern Forming the source electrode and the drain electrode; forming the pixel electrode; and connecting a part of the pixel electrode and an external connection terminal portion of the gate electrode. A method of manufacturing an active matrix substrate, wherein the step of forming a protective film having at least an opening on the top and the external connection terminal portion of the source electrode includes a photolithography step.
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極を形成する工程と、画素電極上の一部とゲート電極の
外部接続端子部上とソース電極の外部接続端子部上が少
なくとも開口された保護膜を形成する工程を具備したア
クティブマトリクス基板の製造方法において、前記画素
電極上の一部とゲート電極の外部接続端子部上とソース
電極の外部接続端子部上が少なくとも開口された保護膜
を形成する工程は、前記画素電極が形成された基板上に
印刷法により前記保護膜となる有機絶縁膜のパターンを
転写する工程であり、前記ソース電極およびドレイン電
極を形成する工程と、前記画素電極を形成する工程がフ
ォトリソグラフィ工程を具備することを特徴とするアク
ティブマトリクス基板の製造方法。12. A step of patterning at least a gate electrode film, a gate insulating film, and a laminated film composed of a semiconductor film, which are laminated on a substrate having an insulating surface, into substantially the same shape using the same mask; A step of forming an insulating film on a side surface, a step of forming a source electrode and a drain electrode, a step of forming a pixel electrode, a step of forming a pixel electrode, and a part of the pixel electrode and an external connection terminal of a gate electrode A method of manufacturing an active matrix substrate, comprising a step of forming a protective film having at least an opening on a portion thereof and on an external connection terminal portion of a source electrode. The step of forming a protective film having at least an opening on the external connection terminal portion of the source electrode is performed by a printing method on a substrate on which the pixel electrode is formed. Transferring a pattern of an organic insulating film serving as a protective film, wherein the step of forming the source electrode and the drain electrode and the step of forming the pixel electrode include a photolithography step. Manufacturing method.
少なくともゲート電極膜とゲート絶縁膜と半導体膜から
なる積層膜を同一マスクを用いて概ね同一形状にパター
ニングする工程と、少なくともゲート電極膜の側面に絶
縁膜を形成する工程と、ソース電極およびドレイン電極
を形成する工程と、画素電極を形成する工程と、画素電
極上の一部とゲート電極の外部接続端子部上とソース電
極の外部接続端子部上が少なくとも開口された保護膜を
形成する工程を具備したアクティブマトリクス基板の製
造方法において、前記保護膜は概ね同一形状を有した窒
化シリコン膜と有機絶縁膜の積層膜からなり、前記画素
電極上の一部とゲート電極の外部接続端子部上とソース
電極の外部接続端子部上が少なくとも開口された保護膜
を形成する工程は、前記画素電極が形成された基板上に
窒化シリコン膜を形成する工程と前記窒化シリコン膜上
に印刷法により有機絶縁膜のパターンを転写する工程と
前記有機絶縁膜のパターンをマスクとして窒化シリコン
膜をエッチングする工程を具備し、前記ソース電極およ
びドレイン電極を形成する工程と、前記画素電極を形成
する工程がフォトリソグラフィ工程を具備することを特
徴とするアクティブマトリクス基板の製造方法。13. A step of patterning at least a gate electrode film, a gate insulating film, and a laminated film composed of a semiconductor film, which are laminated on a substrate having an insulating surface, into substantially the same shape using the same mask; Forming an insulating film on the side surface, forming a source electrode and a drain electrode, forming a pixel electrode, and connecting the part of the pixel electrode and the external connection terminal part of the gate electrode to the external connection of the source electrode A method for manufacturing an active matrix substrate, comprising a step of forming a protective film having at least an opening on a terminal portion, wherein the protective film comprises a laminated film of a silicon nitride film and an organic insulating film having substantially the same shape, Forming a protective film having at least an opening on a part of the electrode, on the external connection terminal of the gate electrode, and on the external connection terminal of the source electrode, A step of forming a silicon nitride film on the substrate on which the pixel electrode is formed, a step of transferring a pattern of an organic insulating film by a printing method on the silicon nitride film, and forming a silicon nitride film using the pattern of the organic insulating film as a mask. A method for manufacturing an active matrix substrate, comprising: a step of etching; and a step of forming the source electrode and the drain electrode and a step of forming the pixel electrode include a photolithography step.
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に印刷法によってレジストパターンを転写する工程と前
記レジストパターンをマスクとして前記積層膜をエッチ
ングする工程を具備することを特徴とする請求項１２ま
たは請求項１３に記載のアクティブマトリクス基板の製
造方法。14. A step of patterning at least a gate electrode film, a gate insulating film, and a laminated film comprising a semiconductor film into substantially the same shape using the same mask, wherein a resist pattern is transferred onto the laminated film by a printing method. 14. The method for manufacturing an active matrix substrate according to claim 12, further comprising a step of etching the stacked film using the resist pattern as a mask.
絶縁膜と半導体膜からなる積層膜を同一マスクを用いて
概ね同一形状にパターニングする工程が、前記積層膜上
に２つの膜厚を有するレジストパターンを形成する工程
と前記レジストパターンをマスクとしたエッチングによ
り前記積層膜をゲート電極の形状に加工すると同時にゲ
ート電極の外部接続端子部を露出する工程を具備するこ
とを特徴とする請求項１２または請求項１３に記載のア
クティブマトリクス基板の製造方法。15. The step of patterning at least the gate electrode film, the gate insulating film, and the laminated film including the semiconductor film into substantially the same shape using the same mask, forming a resist pattern having two film thicknesses on the laminated film. 13. The method according to claim 12, further comprising a step of forming and processing the laminated film into a shape of a gate electrode by etching using the resist pattern as a mask, and simultaneously exposing an external connection terminal portion of the gate electrode. 14. The method for manufacturing an active matrix substrate according to item 13.
が、基板上に形成されたゲート電極の外部接続端子部に
相当する部分を遮蔽物で被覆した状態で形成されること
を特徴とする請求項１１から請求項１４のいずれかに記
載のアクティブマトリクス基板の製造方法。16. The semiconductor device according to claim 16, wherein the laminated film of the gate insulating film and the semiconductor film is formed in a state where a portion corresponding to an external connection terminal portion of a gate electrode formed on a substrate is covered with a shield. A method for manufacturing an active matrix substrate according to claim 11.
であることを特徴とする請求項１または請求項２または
請求項９または請求項１０のいずれかに記載のアクティ
ブマトリクス基板。17. The active matrix substrate according to claim 1, wherein the conductive film serving as the pixel electrode is an ITO film.
９または請求項１０または請求項１７のいずれかに記載
のアクティブマトリクス基板によって画素が駆動される
ことを特徴とする液晶表示装置。18. A liquid crystal display device, wherein pixels are driven by the active matrix substrate according to claim 1. Description:
９または請求項１０または請求項１７のいずれかに記載
のアクティブマトリクス基板によって画素が駆動される
ことを特徴とするエレクトロルミネッセンス表示装置。19. An electroluminescent display device, wherein pixels are driven by the active matrix substrate according to any one of claim 1, claim 2, claim 9, claim 10, and claim 17.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064576A JP2002268585A (en) | 2001-03-08 | 2001-03-08 | Active matrix substrate and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001064576A JP2002268585A (en) | 2001-03-08 | 2001-03-08 | Active matrix substrate and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002268585A true JP2002268585A (en) | 2002-09-20 |
Family
ID=18923371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001064576A Pending JP2002268585A (en) | 2001-03-08 | 2001-03-08 | Active matrix substrate and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002268585A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652214B1 (en) * | 2003-04-03 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | Fabrication method of liquid crystal display device |
| WO2007013571A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2007058849A (en) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| KR100909422B1 (en) * | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | Pattern of Liquid Crystal Display and Formation Method |
| US7612455B2 (en) | 2003-06-02 | 2009-11-03 | Ricoh Company, Ltd. | Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure |
| US7718346B2 (en) | 2004-08-02 | 2010-05-18 | Nec Lcd Technologies, Ltd. | Method of forming wiring pattern and method of manufacturing TFT substrate using the same |
| KR100975734B1 (en) * | 2003-09-08 | 2010-08-12 | 엘지디스플레이 주식회사 | A array plate and the fabrication method for In-Plane-Switching mode LCD |
| KR100978252B1 (en) * | 2002-12-28 | 2010-08-26 | 엘지디스플레이 주식회사 | Fabrication method of liquid crystal display device |
| JP2011066280A (en) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | Method for manufacturing optical matrix device |
| KR101307481B1 (en) | 2004-06-04 | 2013-09-26 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
-
2001
- 2001-03-08 JP JP2001064576A patent/JP2002268585A/en active Pending
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100978252B1 (en) * | 2002-12-28 | 2010-08-26 | 엘지디스플레이 주식회사 | Fabrication method of liquid crystal display device |
| KR100909422B1 (en) * | 2002-12-31 | 2009-07-24 | 엘지디스플레이 주식회사 | Pattern of Liquid Crystal Display and Formation Method |
| KR100652214B1 (en) * | 2003-04-03 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | Fabrication method of liquid crystal display device |
| US8064034B2 (en) | 2003-04-03 | 2011-11-22 | Lg Display Co., Ltd. | Fabrication method of a liquid crystal display device using a printing method |
| US7902680B2 (en) | 2003-06-02 | 2011-03-08 | Ricoh Company, Ltd. | Layered structure, electron device, and an electron device array having a variable wettability layer and semiconductor layer formed thereon |
| US7612455B2 (en) | 2003-06-02 | 2009-11-03 | Ricoh Company, Ltd. | Layered structure for electron device including regions of different wettability, electron device and electron device array that uses such a layered structure |
| KR100975734B1 (en) * | 2003-09-08 | 2010-08-12 | 엘지디스플레이 주식회사 | A array plate and the fabrication method for In-Plane-Switching mode LCD |
| US10374072B2 (en) | 2004-06-04 | 2019-08-06 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9768086B2 (en) | 2004-06-04 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| KR101307481B1 (en) | 2004-06-04 | 2013-09-26 | 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9761444B2 (en) | 2004-06-04 | 2017-09-12 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US9450043B2 (en) | 2004-06-04 | 2016-09-20 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US11088268B2 (en) | 2004-06-04 | 2021-08-10 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US8664699B2 (en) | 2004-06-04 | 2014-03-04 | The Board Of Trustees Of The University Of Illinois | Methods and devices for fabricating and assembling printable semiconductor elements |
| US7718346B2 (en) | 2004-08-02 | 2010-05-18 | Nec Lcd Technologies, Ltd. | Method of forming wiring pattern and method of manufacturing TFT substrate using the same |
| US8232181B2 (en) | 2005-07-29 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20110104859A1 (en) * | 2005-07-29 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7863154B2 (en) | 2005-07-29 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2007058849A (en) * | 2005-07-29 | 2007-03-08 | Semiconductor Energy Lab Co Ltd | Method for manufacturing semiconductor device |
| WO2007013571A1 (en) * | 2005-07-29 | 2007-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2011066280A (en) * | 2009-09-18 | 2011-03-31 | Shimadzu Corp | Method for manufacturing optical matrix device |
| US9765934B2 (en) | 2011-05-16 | 2017-09-19 | The Board Of Trustees Of The University Of Illinois | Thermally managed LED arrays assembled by printing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4004835B2 (en) | Method for manufacturing thin film transistor array substrate | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7936409B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US7679088B2 (en) | Thin-film transistor and fabrication method thereof | |
| JP5741992B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
| TWI333279B (en) | Method for manufacturing an array substrate | |
| WO2015096312A1 (en) | Array substrate and manufacturing method thereof, and display device | |
| JP2002268585A (en) | Active matrix substrate and method for manufacturing the same | |
| JP2002190598A (en) | Thin-film transistor array substrate and method of manufacturing the same | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| TWI459477B (en) | Pixel structure and method of fabricating the same | |
| US7795057B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20090068801A1 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| US20050148123A1 (en) | Method for fabricating self-aligned thin-film transistor | |
| US7554645B2 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2014117444A1 (en) | Array substrate and manufacturing method thereof, display device | |
| KR100705616B1 (en) | Method for manufacturing thin film transistor liquid crystal display device | |
| KR100619160B1 (en) | Method of manufacturing tft-lcd | |
| KR20020028014A (en) | Method for fabricating tft-lcd | |
| JPH02273935A (en) | Manufacture of thin film transistor | |
| KR100962640B1 (en) | Method of making TFT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |