JP4844356B2

JP4844356B2 - Manufacturing method of semiconductor device

Info

Publication number: JP4844356B2
Application number: JP2006304384A
Authority: JP
Inventors: 浩大槻; 安史樋口
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2006-11-09
Filing date: 2006-11-09
Publication date: 2011-12-28
Anticipated expiration: 2026-11-09
Also published as: JP2008124147A

Description

本発明は、埋め込み酸化膜上のＳＯＩ（Silicon On Insulator）層にＭＯＳトランジスタ素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を低減することのできる半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device in which a MOS transistor element is formed in an SOI (Silicon On Insulator) layer on a buried oxide film, and a semiconductor capable of reducing contamination such as heavy metals caused by the manufacturing process. The present invention relates to a device manufacturing method.

ＭＯＳトランジスタ素子の高速化や高集積化のために、埋め込み酸化膜を有するＳＯＩ（Silicon On Insulator）構造の半導体基板（ＳＯＩ基板）が用いられている。このＳＯＩ基板にＭＯＳトランジスタ素子を形成するにあたって、製造プロセスに起因する重金属等の汚染を低減することのできるＳＯＩ基板の製造方法が、例えば、特許２９９８７２４号公報（特許文献１）と特許３４８４９６１号公報（特許文献２）に開示されている。 In order to increase the speed and integration of MOS transistor elements, a semiconductor substrate (SOI substrate) having an SOI (Silicon On Insulator) structure having a buried oxide film is used. For example, Japanese Patent No. 2998724 (Patent Document 1) and Japanese Patent No. 3484961 disclose an SOI substrate manufacturing method capable of reducing the contamination of heavy metals and the like due to the manufacturing process when forming MOS transistor elements on the SOI substrate. (Patent Document 2).

特許文献１に開示されたＳＯＩ基板の製造方法では、ＳＯＩ層となる第１シリコン（Ｓｉ）基板として、表面近傍に無欠陥領域（ＤＺ）が存在する基板、例えば水素アニール基板、イントリンシックゲッタリング（ＩＧ）基板又はエピタキシャル基板を準備する。この、第１Ｓｉ基板の表面に埋め込み酸化膜となる酸化膜を形成し、ＳＯＩ層として使用する部位と使用しない部位を後工程において剥離し易いように、予め水素イオン（Ｈ^＋）を所定の深さにイオン注入しておく。次に、支持基板となる第２シリコン（Ｓｉ）基板を準備し、第１Ｓｉ基板の酸化膜と第２Ｓｉ基板を対向するようにして重ね合わせ、これらを室温で貼り合わせる。次に、上記貼り合わせ基板を熱処理し、第１Ｓｉ基板のＨ^＋イオン注入領域にボイドを形成した後、第１Ｓｉ基板を分割して、埋め込み酸化膜上のＳＯＩ層のみを残す。これによって、ＳＯＩ層が無欠陥領域（ＤＺ）となるようなＳＯＩ基板が製造され、このＳＯＩ層にＭＯＳトランジスタ素子を形成する。 In the method for manufacturing an SOI substrate disclosed in Patent Document 1, as a first silicon (Si) substrate serving as an SOI layer, a substrate having a defect-free region (DZ) in the vicinity of the surface, such as a hydrogen anneal substrate, intrinsic gettering. (IG) A substrate or an epitaxial substrate is prepared. An oxide film to be a buried oxide film is formed on the surface of the first Si substrate, and hydrogen ions (H ⁺ ) are previously removed at a predetermined depth so that a portion used as an SOI layer and a portion not used as an SOI layer can be easily separated in a subsequent process. Ion implantation is performed. Next, a second silicon (Si) substrate to be a support substrate is prepared, the oxide film of the first Si substrate and the second Si substrate are overlapped with each other, and these are bonded at room temperature. Next, the bonded substrate is heat-treated to form voids in the H ⁺ ion implantation region of the first Si substrate, and then the first Si substrate is divided to leave only the SOI layer on the buried oxide film. Thus, an SOI substrate in which the SOI layer becomes a defect-free region (DZ) is manufactured, and a MOS transistor element is formed in the SOI layer.

特許文献２に開示されたＳＯＩ基板の製造方法では、ＳＯＩ層となる第１シリコン（Ｓｉ）基板の表面に埋め込み酸化膜となる酸化膜を形成し、ＳＯＩ層として使用する部位と使用しない部位を後工程において剥離し易いように、予め水素イオン（Ｈ^＋）を所定の深さにイオン注入しておく。また、支持基板となる第２シリコン（Ｓｉ）基板上に、ゲッタリングのための多結晶シリコン（Ｓｉ）膜を予め形成しておく。以上の準備をした第１Ｓｉ基板の酸化膜と第２Ｓｉ基板の多結晶Ｓｉ膜を対向するようにして重ね合わせ、熱処理により、これらを貼り合わせる。これによって、埋め込み酸化膜の直下にゲッタリングのための多結晶Ｓｉ膜が形成されたＳＯＩ基板ができる。次に、上記貼り合わせ基板を窒素雰囲気中で熱処理し、第１Ｓｉ基板をＨ^＋イオン注入深さで分割して、埋め込み酸化膜上のＳＯＩ層のみを残す。以上のようにして製造されたＳＯＩ基板を用いれば、ＳＯＩ層にＭＯＳトランジスタ素子を形成する際に、埋め込み酸化膜の直下にある多結晶Ｓｉ膜で、重金属等をゲッタリングすることができる。
特許２９９８７２４号公報特許３４８４９６１号公報 In the method for manufacturing an SOI substrate disclosed in Patent Document 2, an oxide film that becomes a buried oxide film is formed on the surface of a first silicon (Si) substrate that becomes an SOI layer, and a portion that is used as an SOI layer and a portion that is not used is formed. Hydrogen ions (H ⁺ ) are ion-implanted in advance to a predetermined depth so that they can be easily peeled off in a later process. Further, a polycrystalline silicon (Si) film for gettering is formed in advance on a second silicon (Si) substrate to be a support substrate. The oxide film of the first Si substrate and the polycrystalline Si film of the second Si substrate prepared as described above are superposed so as to face each other, and these are bonded by heat treatment. As a result, an SOI substrate in which a polycrystalline Si film for gettering is formed immediately below the buried oxide film can be obtained. Next, the bonded substrate is heat-treated in a nitrogen atmosphere, and the first Si substrate is divided by the H ⁺ ion implantation depth, leaving only the SOI layer on the buried oxide film. When the SOI substrate manufactured as described above is used, when forming a MOS transistor element in the SOI layer, a heavy metal or the like can be gettered by the polycrystalline Si film immediately below the buried oxide film.
Japanese Patent No. 2998724 Japanese Patent No. 3484961

特許文献１に開示された方法で製造されるＳＯＩ基板は、ＳＯＩ層が無欠陥領域となっている。しかしながらこのようなＳＯＩ基板であっても、ＳＯＩ層にＭＯＳトランジスタ素子を形成する際の製造プロセスに起因する重金属等の汚染は、ゲッタリング層を有していないため、防止することができない。 In the SOI substrate manufactured by the method disclosed in Patent Document 1, the SOI layer is a defect-free region. However, even such an SOI substrate cannot be prevented from being contaminated with heavy metals or the like due to a manufacturing process when forming a MOS transistor element in the SOI layer because it does not have a gettering layer.

また、特許文献２に開示された方法で製造されるＳＯＩ基板は、埋め込み酸化膜の直下にゲッタリングのための多結晶Ｓｉ膜を有しているため、これを用いてＭＯＳトランジスタ素子を形成する際の製造プロセスに起因するＳＯＩ層の汚染を防止出来る場合もある。しかしながら当該ＳＯＩ基板では、ゲッタリングのための多結晶Ｓｉ膜が埋め込み酸化膜の直下に形成されているため、酸化膜中の拡散速度が著しく遅い鉄（Ｆｅ）やニッケル（Ｎｉ）等の重金属汚染については、ＳＯＩ層からの拡散が埋め込み酸化膜によってブロックされる。このため、ＦｅやＮｉ等の重金属の汚染については、上記多結晶Ｓｉ膜ではゲッタリング効果が得られない。 In addition, since the SOI substrate manufactured by the method disclosed in Patent Document 2 has a polycrystalline Si film for gettering directly under the buried oxide film, a MOS transistor element is formed using the polycrystalline Si film. In some cases, contamination of the SOI layer due to the manufacturing process at the time can be prevented. However, in the SOI substrate, a polycrystalline Si film for gettering is formed immediately below the buried oxide film, so that the diffusion rate in the oxide film is extremely slow, such as heavy metal contamination such as iron (Fe) and nickel (Ni). For, diffusion from the SOI layer is blocked by the buried oxide film. For this reason, for the contamination of heavy metals such as Fe and Ni, the polycrystalline Si film cannot provide a gettering effect.

そこで本発明は、埋め込み酸化膜上のＳＯＩ層にＭＯＳトランジスタ素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法を提供することを目的としている。 Accordingly, the present invention is a method of manufacturing a semiconductor device in which a MOS transistor element is formed in an SOI layer on a buried oxide film, and has high reliability with sufficiently reduced contamination of heavy metals and the like resulting from the manufacturing process. An object of the present invention is to provide a method for manufacturing a semiconductor device.

請求項１に記載の発明は、埋め込み酸化膜上のＳＯＩ層にＭＯＳトランジスタ素子が形成されてなる半導体装置の製造方法であって、前記ＳＯＩ層となる第１シリコン基板の第１面上に、前記ＭＯＳトランジスタ素子のゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上に、前記ＭＯＳトランジスタ素子のゲート電極膜を形成するゲート電極膜形成工程と、前記ゲート電極膜形成工程後、前記第１シリコン基板の第２面側を除去して、第１シリコン基板を所定厚さに薄くする基板薄膜化工程と、前記基板薄膜化工程後、前記埋め込み酸化膜となる酸化膜が形成された第２シリコン基板上に前記第１シリコン基板の第２面側を重ね合わせ、熱処理により、第１シリコン基板と第２シリコン基板を貼り合わせる基板貼り合わせ工程と、前記基板貼り合わせ工程後、前記ゲート電極膜と前記ゲート酸化膜を所定パターンに加工するパターニング工程とを有してなることを特徴としている。 The invention according to claim 1 is a method of manufacturing a semiconductor device in which a MOS transistor element is formed in an SOI layer on a buried oxide film, on a first surface of a first silicon substrate to be the SOI layer, A gate oxide film forming step of forming a gate oxide film of the MOS transistor element; a gate electrode film forming step of forming a gate electrode film of the MOS transistor element on the gate oxide film; and after the gate electrode film forming process Removing the second surface side of the first silicon substrate to reduce the thickness of the first silicon substrate to a predetermined thickness; and forming an oxide film to be the buried oxide film after the substrate thinning step The second surface side of the first silicon substrate is superposed on the second silicon substrate, and the first silicon substrate and the second silicon substrate are bonded together by heat treatment. And extent, after the substrate bonding process is characterized by comprising a patterning step of processing said gate oxide film and the gate electrode film in a predetermined pattern.

ＭＯＳトランジスタ素子において、製造プロセスに起因した重金属等の汚染が最も問題となるのは、ゲート酸化膜への汚染物質の混入である。ＭＯＳトランジスタ素子のゲート酸化膜へ汚染物質が混入すると、素子特性が劣化し易く、ＭＯＳトランジスタ素子の信頼性が低下する。 In MOS transistor elements, contamination of heavy metals or the like caused by the manufacturing process is most problematic in the contamination of the gate oxide film. When contaminants are mixed into the gate oxide film of the MOS transistor element, the element characteristics are easily deteriorated, and the reliability of the MOS transistor element is lowered.

このため、上記半導体装置の製造方法では、ＭＯＳトランジスタ素子を形成するにあたって、ＭＯＳトランジスタ素子のゲート電極膜形成工程までに必要な各工程を第１シリコン基板で実施し、第１シリコン基板にＭＯＳトランジスタ素子の構成要素の一部とゲート酸化膜およびゲート電極膜を予め作り込んでおく。この段階までの上記各工程は、ＦｅやＮｉ等の重金属の拡散障害となる埋め込み酸化膜がないバルク状態の第１シリコン基板で実施されるため、半導体装置の製造において一般的に用いられる種々のゲッタリング方法が利用可能である。例えば、ＭＯＳトランジスタ素子を形成しない第１シリコン基板の第２面（裏面）側に、ゲッタリング層を形成しておけばよい。また、格子間酸素を核にして析出させた結晶欠陥層であるＩＧ（Intrinsic Gettering）層を、第１シリコン基板にゲッタリング層として形成しておいてもよい。 For this reason, in the method of manufacturing a semiconductor device, in forming a MOS transistor element, each process necessary up to the gate electrode film forming process of the MOS transistor element is performed on the first silicon substrate, and the MOS transistor is formed on the first silicon substrate. Part of the components of the element, a gate oxide film, and a gate electrode film are formed in advance. The above-described steps up to this stage are performed on the first silicon substrate in a bulk state without a buried oxide film which becomes a diffusion barrier for heavy metals such as Fe and Ni. Therefore, various processes generally used in the manufacture of semiconductor devices are used. Gettering methods are available. For example, a gettering layer may be formed on the second surface (back surface) side of the first silicon substrate on which no MOS transistor element is formed. Further, an IG (Intrinsic Gettering) layer, which is a crystal defect layer deposited with interstitial oxygen as a nucleus, may be formed as a gettering layer on the first silicon substrate.

このように、上記半導体装置の製造方法においては、原石や製造プロセスに起因する重金属等の汚染を十分に低減した状態で、ＭＯＳトランジスタ素子の特性に最も影響するゲート酸化膜を作り込んだ後、ゲート酸化膜上にゲート電極膜を形成して、ゲート酸化膜を保護する。次に、以上のように準備した第１シリコン基板の第２面側を除去して、所定のＳＯＩ層厚さに薄くした後、埋め込み酸化膜となる酸化膜が形成された第２シリコン基板に貼り合わせる。これによって、埋め込み酸化膜上のＳＯＩ層にＭＯＳトランジスタ素子のゲート電極膜までが形成された、ＭＯＳトランジスタ素子の形成途中状態にある貼り合わせＳＯＩ基板となる。 As described above, in the method for manufacturing the semiconductor device, after the gate oxide film having the most influence on the characteristics of the MOS transistor element is formed in a state in which the contamination of the heavy metal or the like caused by the raw stone or the manufacturing process is sufficiently reduced, A gate electrode film is formed on the gate oxide film to protect the gate oxide film. Next, the second surface side of the first silicon substrate prepared as described above is removed, the thickness is reduced to a predetermined SOI layer thickness, and then the second silicon substrate on which an oxide film to be a buried oxide film is formed is formed. to paste together. As a result, a bonded SOI substrate in the middle of the formation of the MOS transistor element, in which the gate electrode film of the MOS transistor element is formed in the SOI layer on the buried oxide film, is obtained.

次に、ゲート電極膜とゲート酸化膜を所定パターンに加工すると共に、ＭＯＳトランジスタ素子の完成に必要な各工程を実施して、ＭＯＳトランジスタ素子の残りの構成要素を作り込む。尚、ＭＯＳトランジスタ素子のゲート電極膜が形成された後では、一般的に、ゲート電極膜形成工程以降において実施する各工程で製造プロセスに起因した重金属等の汚染があっても、ＭＯＳトランジスタ素子の特性にはほとんど影響することはない。 Next, the gate electrode film and the gate oxide film are processed into a predetermined pattern, and the respective steps necessary to complete the MOS transistor element are performed to make the remaining components of the MOS transistor element. In addition, after the gate electrode film of the MOS transistor element is formed, generally, even if there is contamination of heavy metal or the like due to the manufacturing process in each step performed after the gate electrode film forming process, the MOS transistor element There is almost no effect on the properties.

以上のようにして、上記半導体装置の製造方法は、埋め込み酸化膜上のＳＯＩ層にＭＯＳトランジスタ素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置の製造方法となっている。 As described above, the method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device in which a MOS transistor element is formed in an SOI layer on a buried oxide film, and sufficiently contaminates heavy metals and the like caused by the manufacturing process. Thus, the manufacturing method of a highly reliable semiconductor device is reduced.

上記半導体装置の製造方法においては、前記基板薄膜化工程として研磨工程を採用してもよいが、例えば請求項２に記載のように、前記ゲート電極膜形成工程前に、前記第１シリコン基板の第１面側からヘリウム（Ｈｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のいずれかの希ガスイオンを所定の深さにイオン注入する希ガスイオン注入工程と、前記ゲート電極膜形成工程後に、前記第１シリコン基板を水素ガス（Ｈ_２）中で熱処理する水素ガスアニール工程とを有してなる工程とし、前記基板薄膜化工程において、前記第１シリコン基板を前記希ガスイオンのイオン注入深さで分割して、第１シリコン基板の第２面側を除去することが好ましい。 In the semiconductor device manufacturing method, a polishing step may be employed as the substrate thinning step. For example, as described in claim 2, before the gate electrode film forming step, the first silicon substrate is formed. A rare gas ion implantation step of implanting a rare gas ion of any one of helium (He), neon (Ne), argon (Ar), krypton (Kr), and xenon (Xe) to a predetermined depth from the first surface side. And a hydrogen gas annealing step of heat-treating the first silicon substrate in hydrogen gas (H ₂ ) after the gate electrode film forming step, and in the substrate thinning step, the first silicon It is preferable that the substrate is divided at the ion implantation depth of the rare gas ions to remove the second surface side of the first silicon substrate.

上記半導体装置の製造方法では、予め希ガスイオンを高濃度で第１シリコン基板にイオン注入して希ガスイオン注入層を形成しておき、ＭＯＳトランジスタ素子のゲート電極膜形成工程までの各工程を実施した後、水素ガスアニール工程で希ガスイオン注入層をＳｉ−Ｈ結合層に置換する。これにより、次の基板薄膜化工程において、第１シリコン基板をＳｉ−Ｈ結合層で容易に剥離できるようになる。このため、研磨により第１シリコン基板の第２面側を除去する場合に較べて製造が容易となり、製造コストを低減することができる。 In the method of manufacturing the semiconductor device, a rare gas ion is ion-implanted into the first silicon substrate at a high concentration in advance to form a rare gas ion implanted layer, and the steps up to the gate electrode film forming step of the MOS transistor element are performed. After the implementation, the rare gas ion implantation layer is replaced with a Si—H bonding layer in a hydrogen gas annealing step. Thereby, in the next substrate thinning step, the first silicon substrate can be easily peeled off by the Si—H bonding layer. For this reason, manufacture becomes easy compared with the case where the 2nd surface side of a 1st silicon substrate is removed by grinding | polishing, and manufacturing cost can be reduced.

また、請求項３に記載のように、前記ゲート電極膜形成工程後に、前記第１シリコン基板の第２面側の所定方位からチャネリングの生じる条件で水素イオン（Ｈ^＋）を所定の深さにイオン注入するチャネリング水素イオン注入工程を有してなる工程とし、前記基板薄膜化工程において、前記第１シリコン基板を前記水素イオンのチャネリングイオン注入深さで分割して、第１シリコン基板の第２面側を除去するようにしてもよい。 According to a third aspect of the present invention, after the gate electrode film forming step, hydrogen ions (H ⁺ ) are brought to a predetermined depth under conditions where channeling occurs from a predetermined orientation on the second surface side of the first silicon substrate. In the step of thinning the substrate, the first silicon substrate is divided by the channeling ion implantation depth of the hydrogen ions to form a second silicon substrate second electrode. The surface side may be removed.

上記半導体装置の製造方法では、第１シリコン基板にＭＯＳトランジスタ素子のゲート電極膜形成工程までの各工程を実施した後、水素イオン（Ｈ^＋）を第２面側からチャネリングによりイオン注入して、Ｓｉ−Ｈ結合層を形成する。従って、これによっても次の基板薄膜化工程において第１シリコン基板をＳｉ−Ｈ結合層で容易に剥離でき、研磨により除去する場合に較べて製造コストを低減することができる。 In the manufacturing method of the semiconductor device, after performing each step up to the gate electrode film forming step of the MOS transistor element on the first silicon substrate, hydrogen ions (H ⁺ ) are ion-implanted from the second surface side by channeling, A Si—H bond layer is formed. Therefore, also in this case, the first silicon substrate can be easily peeled off by the Si—H bonding layer in the next substrate thinning step, and the manufacturing cost can be reduced as compared with the case where it is removed by polishing.

さらに、請求項４に記載のように、前記ゲート電極膜形成工程後に、前記第１シリコン基板の第１面側から水素イオン（Ｈ^＋）を所定の深さにイオン注入する水素イオン注入工程を有してなる工程とし、前記基板薄膜化工程において、前記第１シリコン基板を前記水素イオン注入深さで分割して、第１シリコン基板の第２面側を除去するようにしてもよい。 Further, according to a fourth aspect of the present invention, a hydrogen ion implantation step of implanting hydrogen ions (H ⁺ ) to a predetermined depth from the first surface side of the first silicon substrate after the gate electrode film forming step. In the substrate thinning step, the first silicon substrate may be divided by the hydrogen ion implantation depth to remove the second surface side of the first silicon substrate.

この場合にも、第１シリコン基板にＳｉ−Ｈ結合層が形成されるため、次の基板薄膜化工程において第１シリコン基板をＳｉ−Ｈ結合層で容易に剥離でき、研磨により除去する場合に較べて製造コストを低減することができる。 Also in this case, since the Si—H bonding layer is formed on the first silicon substrate, the first silicon substrate can be easily peeled off by the Si—H bonding layer in the next substrate thinning step, and removed by polishing. Compared with this, the manufacturing cost can be reduced.

特に請求項５に記載のように、前記ＳＯＩ層の厚さが、１μｍ以下である場合に好適である。 Particularly, as described in claim 5, it is suitable when the thickness of the SOI layer is 1 μm or less.

従来の半導体装置の製造方法のように、埋め込み酸化膜を有するＳＯＩ基板を先に準備して、そのＳＯＩ層にＭＯＳトランジスタ素子を形成する場合には、埋め込み酸化膜下の支持基板にゲッタリング層を形成すると、前述したように十分なゲッタリング効果が得られない。また、埋め込み酸化膜上のＳＯＩ層にゲッタリング層を形成すると、特にＳＯＩ層が１μｍ以下の薄い厚さの場合には、ゲッタリング層がＭＯＳトランジスタ素子の素子特性に悪影響及ぼす。 When a SOI substrate having a buried oxide film is prepared in advance and a MOS transistor element is formed in the SOI layer as in the conventional method of manufacturing a semiconductor device, a gettering layer is formed on a support substrate under the buried oxide film. As described above, a sufficient gettering effect cannot be obtained. In addition, when a gettering layer is formed in the SOI layer on the buried oxide film, the gettering layer adversely affects the element characteristics of the MOS transistor element, particularly when the SOI layer has a thin thickness of 1 μm or less.

一方、上記半導体装置の製造方法は、先に説明したように、ＭＯＳトランジスタ素子のゲート電極膜形成工程までに必要な各工程を一般的なゲッタリング方法が適用された第１シリコン基板で実施することにより、素子特性に最も影響するゲート酸化膜への汚染物質の混入を防止する。従って、最終的にＳＯＩ層の厚さを１μｍ以下に薄くする場合であっても、ゲッタリング層はＳＯＩ層に残らないため、ゲッタリング層がＭＯＳトランジスタ素子の素子特性に悪影響及ぼすことはない。また、前記各Ｓｉ−Ｈ結合層を用いた第１シリコン基板の分割方法を採用することで、ＳＯＩ層の厚さが１μｍ以下の半導体装置であっても、製造コストの増大を抑制することができる。 On the other hand, in the method of manufacturing the semiconductor device, as described above, each process necessary until the gate electrode film forming process of the MOS transistor element is performed on the first silicon substrate to which a general gettering method is applied. As a result, contamination of the gate oxide film that most affects the device characteristics is prevented. Therefore, even when the thickness of the SOI layer is finally reduced to 1 μm or less, the gettering layer does not remain in the SOI layer, so that the gettering layer does not adversely affect the element characteristics of the MOS transistor element. In addition, by adopting the first silicon substrate dividing method using each of the Si—H bonding layers, an increase in manufacturing cost can be suppressed even in a semiconductor device having a SOI layer thickness of 1 μm or less. it can.

以下、本発明を実施するための最良の形態を、図に基づいて説明する。 The best mode for carrying out the present invention will be described below with reference to the drawings.

図１〜図３は、本発明による半導体装置の製造方法の一例で、図３（ｃ）に示す半導体装置１００の製造工程別断面図である。 FIGS. 1 to 3 are cross-sectional views of the semiconductor device 100 shown in FIG.

図３（ｃ）に示す半導体装置１００は、埋め込み酸化膜２１上のＳＯＩ（Silicon On Insulator）層１０にＭＯＳトランジスタ素子が形成されてなる半導体装置である。尚、埋め込み酸化膜２１下の符号２０は支持基板であり、図３（ｃ）では、ＭＯＳトランジスタ素子の構成要素を代表して、ゲート酸化膜１１、ゲート電極１２、ソース拡散領域１３およびドレイン拡散領域１４が示されている。 A semiconductor device 100 shown in FIG. 3C is a semiconductor device in which a MOS transistor element is formed on an SOI (Silicon On Insulator) layer 10 on a buried oxide film 21. Reference numeral 20 below the buried oxide film 21 is a support substrate. In FIG. 3C, the gate oxide film 11, the gate electrode 12, the source diffusion region 13 and the drain diffusion are represented as representative elements of the MOS transistor element. Region 14 is shown.

半導体装置１００を製造するにあたって、図３（ｃ）のＳＯＩ層１０となる、図１（ａ）に示す第１シリコン（Ｓｉ）基板１０を準備する。第１シリコン基板１０は、単結晶バルクのシリコン（Ｓｉ）基板からなり、例えば、ＣＺ（チョクラルスキー）法により作成されたボロン（Ｂ）をドーパントとするＰ導電型のＳｉ基板で、結晶面方位が＜１００＞であり、抵抗率１〜５０Ωｃｍ、初期酸素濃度１．５×１０^１８以下のものを用いる。 In manufacturing the semiconductor device 100, a first silicon (Si) substrate 10 shown in FIG. 1A, which becomes the SOI layer 10 shown in FIG. 3C, is prepared. The first silicon substrate 10 is a single-crystal bulk silicon (Si) substrate, for example, a P-conductivity type Si substrate made of CZ (Czochralski) and having boron (B) as a dopant. The orientation is <100>, the resistivity is 1 to 50 Ωcm, and the initial oxygen concentration is 1.5 × 10 ¹⁸ or less.

ＭＯＳトランジスタ素子において、製造プロセスに起因した重金属等の汚染が最も問題となるのは、図３（ｃ）のゲート酸化膜１１への汚染物質の混入である。ＭＯＳトランジスタ素子のゲート酸化膜１１へ汚染物質が混入すると、素子特性が劣化し易く、ＭＯＳトランジスタ素子の信頼性が低下する。 In the MOS transistor element, contamination of heavy metal or the like caused by the manufacturing process is most problematic in the contamination of the gate oxide film 11 shown in FIG. When contaminants are mixed into the gate oxide film 11 of the MOS transistor element, the element characteristics are easily deteriorated, and the reliability of the MOS transistor element is lowered.

このため、以下に示す半導体装置１００の製造方法では、ＭＯＳトランジスタ素子を形成するにあたって、ＭＯＳトランジスタ素子のゲート電極膜形成工程までに必要な各工程（例えば、ウエル形成工程や閾値電圧調整工程）を、支持基板（第２シリコン基板）２０貼り合わせ前の図１（ａ）に示す第１シリコン基板１０で実施する。尚、図１（ａ）おいて、符号Ｓ１がＭＯＳトランジスタ素子の形成される第１シリコン基板１０の第１面側であり、符号Ｓ２が後で除去される第１シリコン基板１０の第２面側である。 For this reason, in the manufacturing method of the semiconductor device 100 shown below, when forming a MOS transistor element, each process (for example, a well formation process and a threshold voltage adjustment process) required until the gate electrode film formation process of a MOS transistor element is performed. The support substrate (second silicon substrate) 20 is implemented on the first silicon substrate 10 shown in FIG. In FIG. 1A, reference numeral S1 is the first surface side of the first silicon substrate 10 on which the MOS transistor elements are formed, and reference numeral S2 is the second surface of the first silicon substrate 10 to be removed later. On the side.

次に、図１（ｂ）に示すゲート酸化膜形成工程において、第１シリコン基板１０の第１面Ｓ１上に、ＭＯＳトランジスタ素子のゲート酸化膜１１を形成する。 Next, in the gate oxide film forming step shown in FIG. 1B, the gate oxide film 11 of the MOS transistor element is formed on the first surface S1 of the first silicon substrate 10.

次に、図１（ｃ）に示すゲート電極膜形成工程において、ゲート酸化膜１１上に、多結晶シリコン（Ｓｉ）からなるＭＯＳトランジスタ素子のゲート電極膜１２を形成する。 Next, in the gate electrode film forming step shown in FIG. 1C, a gate electrode film 12 of a MOS transistor element made of polycrystalline silicon (Si) is formed on the gate oxide film 11.

尚、上記図１（ｃ）に示すゲート電極膜形成工程までの工程は、ＭＯＳトランジスタ素子を有する半導体装置で通常用いられる製造工程の前半部分である。 The process up to the gate electrode film forming process shown in FIG. 1C is the first half of a manufacturing process normally used in a semiconductor device having a MOS transistor element.

以上のようにして、図１（ａ）〜（ｃ）に示す工程では、第１シリコン基板１０にＭＯＳトランジスタ素子の構成要素の一部（例えば図示していないウエル）とゲート酸化膜１１およびゲート電極膜１２を予め作り込んでおく。この段階までの上記各工程は、ＦｅやＮｉ等の重金属の拡散障害となる図３（ｃ）の埋め込み酸化膜２１がないバルク状態の図１（ａ）に示す第１シリコン基板１０で実施されるため、半導体装置の製造において一般的に用いられる種々のゲッタリング方法が利用可能である。例えば、ＭＯＳトランジスタ素子を形成しない第１シリコン基板１０の第２面（裏面）Ｓ２側に、ゲッタリング層を形成しておけばよい。また、格子間酸素を核にして析出させた結晶欠陥層であるＩＧ（Intrinsic Gettering）層を、第１シリコン基板１０にゲッタリング層として後で除去する位置に形成しておいてもよい。 As described above, in the steps shown in FIGS. 1A to 1C, some of the components (for example, wells not shown) of the MOS transistor element, the gate oxide film 11 and the gate are formed on the first silicon substrate 10. The electrode film 12 is formed in advance. The above-described steps up to this stage are performed on the first silicon substrate 10 shown in FIG. 1A in the bulk state without the buried oxide film 21 shown in FIG. 3C which becomes a diffusion obstacle of heavy metals such as Fe and Ni. Therefore, various gettering methods generally used in the manufacture of semiconductor devices can be used. For example, a gettering layer may be formed on the second surface (back surface) S2 side of the first silicon substrate 10 where no MOS transistor element is formed. Further, an IG (Intrinsic Gettering) layer, which is a crystal defect layer deposited with interstitial oxygen as a nucleus, may be formed on the first silicon substrate 10 at a position to be removed later as a gettering layer.

このように、図１（ａ）〜（ｃ）に示す工程においては、原石や製造プロセスに起因する重金属等の汚染を十分に低減した状態で、ＭＯＳトランジスタ素子の特性に最も影響するゲート酸化膜１１を図１（ｂ）に示す工程で作り込んだ後、ゲート酸化膜１１上にゲート電極膜１２を図１（ｃ）に示す工程で形成して、ゲート酸化膜１１を保護する。 As described above, in the steps shown in FIGS. 1A to 1C, the gate oxide film that has the most influence on the characteristics of the MOS transistor element is obtained in a state in which the contamination of heavy metals and the like due to the raw stone and the manufacturing process is sufficiently reduced. 11 is formed in the step shown in FIG. 1B, a gate electrode film 12 is formed on the gate oxide film 11 in the step shown in FIG. 1C to protect the gate oxide film 11.

次に、図２（ａ）に示すように、第１シリコン基板１０の第２面Ｓ２側を除去するため、接着剤３１を介して、第１シリコン基板１０のゲート電極膜１２上に、一時保持基板３０を接着する。 Next, as shown in FIG. 2A, in order to remove the second surface S2 side of the first silicon substrate 10, the adhesive 31 is interposed on the gate electrode film 12 of the first silicon substrate 10 temporarily. The holding substrate 30 is bonded.

次に、図２（ｂ）に示す基板薄膜化工程において、研磨により第１シリコン基板１０の第２面Ｓ２側を除去して、第１シリコン基板１０を所定のＳＯＩ層厚さに薄くする。尚、研磨以外に、研削やエッチングを用いても良い。 Next, in the substrate thinning step shown in FIG. 2B, the second surface S2 side of the first silicon substrate 10 is removed by polishing, and the first silicon substrate 10 is thinned to a predetermined SOI layer thickness. In addition to grinding, grinding or etching may be used.

次に、図３（ａ）に示すように、図３（ｃ）の埋め込み酸化膜２１となる酸化膜２１が形成された第２シリコン基板２０上に、第１シリコン基板１０の第２面側を重ね合わせる。例えば、図３（ａ）に示す酸化膜２１が形成された第２シリコン基板２０には、単結晶バルクのＳｉ基板表面に熱酸化により厚さ０．４μｍの酸化膜が形成された基板を用いる。 Next, as shown in FIG. 3A, the second surface side of the first silicon substrate 10 is formed on the second silicon substrate 20 on which the oxide film 21 to be the buried oxide film 21 in FIG. Are superimposed. For example, as the second silicon substrate 20 on which the oxide film 21 shown in FIG. 3A is formed, a substrate in which an oxide film having a thickness of 0.4 μm is formed on the surface of a single crystal bulk Si substrate by thermal oxidation is used. .

次に、一時保持基板３０および接着剤３１を除去した後、図３（ｂ）に示す基板貼り合わせ工程において、窒素雰囲気中で１１００℃に加熱して２〜５時間熱処理することにより、酸化膜２１を介して第１シリコン基板１０と第２シリコン基板２０を貼り合わせる。これによって、埋め込み酸化膜２１上のＳＯＩ層１０にＭＯＳトランジスタ素子のゲート酸化膜１１とゲート電極膜１２までが形成された、図３（ｃ）に示すＭＯＳトランジスタ素子の形成途中状態にある貼り合わせＳＯＩ基板となる。 Next, after removing the temporary holding substrate 30 and the adhesive 31, in the substrate bonding step shown in FIG. 3B, the oxide film is heated at 1100 ° C. in a nitrogen atmosphere and heat-treated for 2 to 5 hours. The first silicon substrate 10 and the second silicon substrate 20 are bonded together via 21. As a result, the gate oxide film 11 and the gate electrode film 12 of the MOS transistor element are formed on the SOI layer 10 on the buried oxide film 21, and the bonding is in the process of forming the MOS transistor element shown in FIG. This is an SOI substrate.

また、図３（ａ）に示す一時保持基板３０および接着剤３１が付いたままの第１シリコン基板１０を、窒素雰囲気中で６００℃に加熱して３０分間熱処理することにより、酸化膜２１が形成された第２シリコン基板２０に仮貼り付けしてもよい。接着剤３１に紫外線で接着力が低下する材料を用い、一時保持基板３０に紫外線を透過するガラス基板を用いれば、６００℃で３０分間熱処理された接着剤３１であっても、紫外線照射により簡単に除去することができる。更に十分な貼り合わせ強度が必要な場合は、その後、窒素雰囲気中で１１００℃に加熱して２〜５時間熱処理する。 Also, the oxide film 21 is formed by heating the first silicon substrate 10 with the temporary holding substrate 30 and the adhesive 31 shown in FIG. 3A attached thereto at 600 ° C. in a nitrogen atmosphere and performing heat treatment for 30 minutes. It may be temporarily attached to the formed second silicon substrate 20. If a material whose adhesive strength is reduced by ultraviolet rays is used for the adhesive 31 and a glass substrate that transmits ultraviolet rays is used for the temporary holding substrate 30, even the adhesive 31 that has been heat-treated at 600 ° C. for 30 minutes can be easily irradiated with ultraviolet rays. Can be removed. Further, when sufficient bonding strength is required, it is then heated to 1100 ° C. in a nitrogen atmosphere and heat-treated for 2 to 5 hours.

次に、図３（ｃ）に示すパターニング工程において、ゲート電極膜１２とゲート酸化膜１１を所定パターンに加工する。また、ソース拡散領域１３とドレイン拡散領域１４をイオン注入により形成する。また、層間絶縁膜や配線層を形成して、ＳＯＩ構造の半導体装置１００を完成する。尚、上記図３（ｃ）以降の工程は、ＭＯＳトランジスタ素子を有する半導体装置で通常用いられる製造工程の後半部分である。 Next, in the patterning step shown in FIG. 3C, the gate electrode film 12 and the gate oxide film 11 are processed into a predetermined pattern. Further, the source diffusion region 13 and the drain diffusion region 14 are formed by ion implantation. Further, an interlayer insulating film and a wiring layer are formed to complete the semiconductor device 100 having an SOI structure. Note that the steps after FIG. 3C are the latter half of the manufacturing process normally used in a semiconductor device having MOS transistor elements.

以上のように、ゲート電極膜１２とゲート酸化膜１１を所定パターンに加工すると共に、ＭＯＳトランジスタ素子の完成に必要な各工程を実施して、ＭＯＳトランジスタ素子の残りの構成要素を作り込んで、図３（ｃ）に示す半導体装置１００が完成する。上記半導体装置１００の製造方法においては、図１（ｃ）に示すＭＯＳトランジスタ素子のゲート電極膜１２が形成された後では、一般的に、図１（ｃ）のゲート電極膜形成工程以降において実施する各工程で製造プロセスに起因した重金属等の汚染があっても、ＭＯＳトランジスタ素子の特性にはほとんど影響することはない。 As described above, the gate electrode film 12 and the gate oxide film 11 are processed into a predetermined pattern, and the respective steps necessary for the completion of the MOS transistor element are performed to incorporate the remaining components of the MOS transistor element. The semiconductor device 100 shown in FIG. 3C is completed. In the method of manufacturing the semiconductor device 100, after the gate electrode film 12 of the MOS transistor element shown in FIG. 1C is formed, the semiconductor device 100 is generally implemented after the gate electrode film forming step shown in FIG. Even if there is a contamination such as heavy metal due to the manufacturing process in each step, the characteristics of the MOS transistor element are hardly affected.

以上のようにして、図１〜図３に示した半導体装置１００の製造方法は、埋め込み酸化膜２１上のＳＯＩ層１０にＭＯＳトランジスタ素子が形成されてなる半導体装置の製造方法であって、製造プロセスに起因する重金属等の汚染を十分に低減した高い信頼性を有する半導体装置の製造方法となっている。 As described above, the method for manufacturing the semiconductor device 100 shown in FIGS. 1 to 3 is a method for manufacturing a semiconductor device in which a MOS transistor element is formed in the SOI layer 10 on the buried oxide film 21. This is a method for manufacturing a highly reliable semiconductor device in which contamination of heavy metals and the like resulting from the process is sufficiently reduced.

上記図１〜図３の半導体装置１００の製造方法では、第１シリコン基板１０を薄くするために、図２（ｂ）の基板薄膜化工程として研磨工程を採用していた。以下では、上記図１〜図３に示した半導体装置１００の製造方法を基にして、研磨工程に代えて剥離を用いた、より好ましい製造方法について説明する。 In the manufacturing method of the semiconductor device 100 of FIGS. 1 to 3 described above, a polishing step is employed as the substrate thinning step of FIG. 2B in order to make the first silicon substrate 10 thinner. Below, based on the manufacturing method of the semiconductor device 100 shown to the said FIGS. 1-3, it replaces with a grinding | polishing process and the more preferable manufacturing method using peeling is demonstrated.

図４と図５は、上記研磨工程に代わる製造方法の一例を説明する図で、上記と同じ図３（ｃ）の半導体装置１００の製造途中における工程断面図である。 FIG. 4 and FIG. 5 are diagrams for explaining an example of a manufacturing method instead of the polishing step, and are process cross-sectional views in the middle of manufacturing the semiconductor device 100 of FIG.

図４と図５による半導体装置１００の製造方法では、最初に、図４（ａ）に示す希ガスイオン注入工程を実施する。すなわち、ＭＯＳトランジスタ素子の形成に必要な各工程を実施する前に、第１シリコン基板１０の第１面Ｓ１側にイオン注入のための一時保護膜４０を形成し、第１シリコン基板１０の第１面Ｓ１側からヘリウム（Ｈｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン（Ｋｒ），キセノン（Ｘｅ）のいずれかの希ガスイオンを、図３（ｃ）のＳＯＩ層１０厚さに対応した所定の深さにイオン注入する。これによって、図４（ａ）に示すように、ＳＯＩ層１０厚さに対応した所定の深さに、希ガスイオン注入層Ｘ１が形成される。 In the method of manufacturing the semiconductor device 100 according to FIGS. 4 and 5, first, the rare gas ion implantation step shown in FIG. That is, before performing each process necessary for forming the MOS transistor element, a temporary protective film 40 for ion implantation is formed on the first surface S1 side of the first silicon substrate 10, and One noble gas ion of helium (He), neon (Ne), argon (Ar), krypton (Kr), or xenon (Xe) is applied to the thickness of the SOI layer 10 in FIG. Ions are implanted to a corresponding predetermined depth. As a result, as shown in FIG. 4A, the rare gas ion implantation layer X1 is formed at a predetermined depth corresponding to the thickness of the SOI layer 10.

例えば、図１（ａ）において説明したＣＺ法による単結晶バルクのＳｉ基板を第１シリコン基板１０として用い、このＳｉ基板表面に、一時保護膜４０として熱酸化により厚さ０．４μｍの酸化膜を形成する。次いで、このＳｉ基板に所望の深さにＨｅイオン注入層Ｘ１を形成するために、例えば７０ｋｅＶの電圧を印加して、Ｈｅイオンをドーズ量１×１０^１６ａｔｏｍｓ／ｃｍ^２でイオン注入して、Ｈｅイオン注入層Ｘ１を形成する。イオン注入する元素としては、基板の単結晶Ｓｉと反応しない希ガスであれば、上記Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのいずれかでもよいが、イオン注入によるダメージを考慮すれば軽元素のＨｅ、Ｎｅが適切である。 For example, a single crystal bulk Si substrate by the CZ method described in FIG. 1A is used as the first silicon substrate 10, and an oxide film having a thickness of 0.4 μm is formed on the Si substrate surface by thermal oxidation as a temporary protective film 40. Form. Next, in order to form the He ion implantation layer X1 at a desired depth in this Si substrate, for example, a voltage of 70 keV is applied, and He ions are ion implanted at a dose of 1 × 10 ¹⁶ atoms / cm ² . A He ion implantation layer X1 is formed. The element to be ion-implanted may be Ne, Ar, Kr, or Xe as long as it is a rare gas that does not react with the single-crystal Si of the substrate, but light elements He and Ne can be used in consideration of damage caused by ion implantation. Is appropriate.

次に、一時保護膜４０をエッチング除去し、図４（ｂ）に示す希ガス（Ｈｅ）イオン注入層Ｘ１が形成された第１シリコン基板１０に対して、図１（ａ）において説明したように、ＭＯＳトランジスタ素子のゲート電極膜形成工程までに必要な各工程を実施する。尚、図４（ｂ）に示す第１シリコン基板１０においても、前述したように、ＩＧ層等のゲッタリング層を希ガスイオン注入層Ｘ１より下の第２面Ｓ２側に形成しておき、原石や製造プロセスに起因する重金属等の汚染を十分に低減する。 Next, the temporary protective film 40 is removed by etching, and the first silicon substrate 10 on which the rare gas (He) ion implantation layer X1 shown in FIG. 4B is formed is described with reference to FIG. In addition, each process necessary until the gate electrode film forming process of the MOS transistor element is performed. In the first silicon substrate 10 shown in FIG. 4B, as described above, a gettering layer such as an IG layer is formed on the second surface S2 side below the rare gas ion implantation layer X1, Sufficiently reduce the contamination of heavy metals and other factors caused by raw stones and manufacturing processes.

次に、図４（ｃ）に示すように、ＭＯＳトランジスタ素子のゲート酸化膜１１とゲート電極膜１２を、図１（ｂ）および図１（ｃ）と同様にして第１シリコン基板１０の第１面Ｓ１上に形成する。 Next, as shown in FIG. 4C, the gate oxide film 11 and the gate electrode film 12 of the MOS transistor element are formed on the first silicon substrate 10 in the same manner as in FIGS. 1B and 1C. Formed on one surface S1.

次に、図４（ｄ）に示す水素ガスアニール工程において、第１シリコン基板１０を水素ガス（Ｈ_２）雰囲気中で、剥離が生じない５００℃以下の温度に加熱して、１〜２時間熱処理してアニール処理する。これにより、希ガス（Ｈｅ）イオン注入層Ｘ１に接するＳｉ領域に水素（Ｈ）と結合させた層を形成して、希ガス（Ｈｅ）イオン注層Ｘ１をＳｉ−Ｈ結合層Ｄ１に置換する。 Next, in the hydrogen gas annealing step shown in FIG. 4D, the first silicon substrate 10 is heated in a hydrogen gas (H ₂ ) atmosphere to a temperature of 500 ° C. or less at which peeling does not occur, for 1 to 2 hours. Annealing is performed by heat treatment. Thereby, a layer combined with hydrogen (H) is formed in the Si region in contact with the rare gas (He) ion implantation layer X1, and the rare gas (He) ion injection layer X1 is replaced with the Si—H bonding layer D1. .

以上の図４（ａ）〜（ｄ）に示す工程では、図４（ａ）に示すように予め希ガスイオンを高濃度で第１シリコン基板１０にイオン注入して希ガス（Ｈｅ）イオン注入層Ｘ１を形成しておき、図４（ｃ）に示すＭＯＳトランジスタ素子のゲート電極膜１２形成工程までの各工程を実施した後、図４（ｄ）に示す水素ガスアニール工程で希ガス（Ｈｅ）イオン注層Ｘ１をＳｉ−Ｈ結合層Ｄ１に置換する。これにより、次の図５（ｂ）に示す基板薄膜化工程において、第１シリコン基板１０をＳｉ−Ｈ結合層Ｄ１で容易に剥離できるようになる。 In the steps shown in FIGS. 4A to 4D, the rare gas ions are implanted into the first silicon substrate 10 at a high concentration in advance as shown in FIG. 4A, and the rare gas (He) ions are implanted. After the layer X1 is formed and each step up to the step of forming the gate electrode film 12 of the MOS transistor element shown in FIG. 4C is performed, a rare gas (He) is formed in the hydrogen gas annealing step shown in FIG. ) The ion injection layer X1 is replaced with the Si—H bonding layer D1. Thereby, in the next substrate thinning step shown in FIG. 5B, the first silicon substrate 10 can be easily peeled off by the Si—H bonding layer D1.

次に、図５（ａ）に示すように、図２（ａ）と同様にして、第１シリコン基板１０の第２面Ｓ２側を除去するため、接着剤３１を介して、第１シリコン基板１０のゲート電極膜１２上に、一時保持基板３０を接着する。 Next, as shown in FIG. 5A, in the same manner as in FIG. 2A, the first silicon substrate is interposed through the adhesive 31 in order to remove the second surface S2 side of the first silicon substrate 10. A temporary holding substrate 30 is bonded onto the ten gate electrode films 12.

次に、図５（ｂ）に示す基板薄膜化工程において、Ｓｉ−Ｈ結合層Ｄ１すなわち図４（ａ）に示す希ガスイオンのイオン注入深さ（希ガスイオン注入層Ｘ１）で、単結晶バルクの第１シリコン基板１０を剥離して２つに分割し、第１シリコン基板１０の第２面Ｓ２側を除去する。この第１シリコン基板１０の剥離は、例えば、窒素雰囲気で６００℃に加熱して３０分アニールすることにより、Ｓｉ−Ｈ結合層Ｄ１での剥離が容易になる。 Next, in the substrate thinning process shown in FIG. 5B, a single crystal is formed at the Si—H bonding layer D1, that is, the ion implantation depth of the rare gas ions (rare gas ion implantation layer X1) shown in FIG. The bulk first silicon substrate 10 is peeled and divided into two, and the second surface S2 side of the first silicon substrate 10 is removed. The first silicon substrate 10 can be easily peeled off at the Si—H bonding layer D1, for example, by heating to 600 ° C. in a nitrogen atmosphere and annealing for 30 minutes.

次に、第１シリコン基板１０の剥離面を軽く研磨した後、図３（ａ）〜（ｃ）と同様の工程を用いて、図３（ｃ）に示す半導体装置１００を完成させる。 Next, after lightly polishing the peeled surface of the first silicon substrate 10, the semiconductor device 100 shown in FIG. 3C is completed using steps similar to those shown in FIGS.

以上の図４と図５で説明した製造方法により、製造プロセスに起因する重金属等の汚染を十分に低減した、高い信頼性を有する半導体装置１００が製造されることは、言うまでもない。また、図４と図５で説明した製造方法は、図１〜図３で説明した研磨により第１シリコン基板１０の第２面Ｓ２側を除去する製造方法に較べて、製造が容易となり、製造コストを低減することができる。 Needless to say, the manufacturing method described with reference to FIGS. 4 and 5 can manufacture a highly reliable semiconductor device 100 in which contamination of heavy metals and the like due to the manufacturing process is sufficiently reduced. The manufacturing method described with reference to FIGS. 4 and 5 is easier to manufacture than the manufacturing method in which the second surface S2 side of the first silicon substrate 10 is removed by polishing described with reference to FIGS. Cost can be reduced.

図６と図７は、それぞれ、剥離を用いた別の製造方法の例を説明する図で、上記と同じ図３（ｃ）の半導体装置１００の製造途中における工程断面図である。 6 and 7 are diagrams for explaining an example of another manufacturing method using peeling, and are process cross-sectional views in the middle of manufacturing the semiconductor device 100 of FIG.

図６は、図１（ａ）〜（ｃ）に示した工程後に実施する工程で、チャネリング水素イオン注入工程を示す図である。図６のチャネリング水素イオン注入工程においては、図１（ｃ）のゲート電極膜１２形成工程後に、単結晶バルクの第１シリコン基板１０における第２面Ｓ２側の所定方位からチャネリングの生じる条件で水素イオン（Ｈ^＋）を所定の深さにイオン注入する。例えば、チャネリングの生じる条件で、Ｈ^＋イオンをドーズ量６×１０^１６ａｔｏｍｓ／ｃｍ^２イオン注入する。これによっても、図４（ｄ）におけるＳｉ−Ｈ結合層Ｄ１と同様の、水素イオン（Ｈ^＋）注入層であるＳｉ−Ｈ結合層Ｄ２が所望の深さに形成される。 FIG. 6 is a diagram showing a channeling hydrogen ion implantation step, which is a step performed after the steps shown in FIGS. In the channeling hydrogen ion implantation step of FIG. 6, after the gate electrode film 12 formation step of FIG. 1C, hydrogen is generated under the condition that channeling occurs from a predetermined orientation on the second surface S <b> 2 side in the single-crystal bulk first silicon substrate 10. Ions (H ⁺ ) are ion-implanted to a predetermined depth. For example, H ⁺ ions are implanted at a dose of 6 × 10 ¹⁶ atoms / cm ^{2 under} conditions where channeling occurs. As a result, the Si—H bonding layer D2 that is a hydrogen ion (H ⁺ ) implantation layer similar to the Si—H bonding layer D1 in FIG.

以下、図５（ａ），（ｂ）および図３（ａ）〜（ｃ）に示した工程を用いることで、図３（ｃ）に示す半導体装置１００を完成させる。この場合にも、図５（ｂ）の基板薄膜化工程において、Ｓｉ−Ｈ結合層Ｄ２で分割して、第１シリコン基板１０の第２面Ｓ２側を容易に除去することができる。 Hereinafter, the semiconductor device 100 shown in FIG. 3C is completed by using the steps shown in FIGS. 5A and 5B and FIGS. 3A to 3C. Also in this case, in the substrate thinning step of FIG. 5B, the second surface S2 side of the first silicon substrate 10 can be easily removed by being divided by the Si—H bonding layer D2.

上記図６の工程を利用した半導体装置の製造方法では、第１シリコン基板１０にＭＯＳトランジスタ素子のゲート電極膜１２形成工程までの各工程を実施した後、水素イオン（Ｈ^＋）を第２面Ｓ２側からチャネリングによりイオン注入して、Ｓｉ−Ｈ結合層Ｄ２を形成する。従って、これによっても次の基板薄膜化工程において第１シリコン基板１０をＳｉ−Ｈ結合層Ｄ２で容易に剥離でき、研磨により除去する場合に較べて製造コストを低減することができる。 In the method of manufacturing a semiconductor device using the process of FIG. 6 described above, after each process up to the process of forming the gate electrode film 12 of the MOS transistor element is performed on the first silicon substrate 10, hydrogen ions (H ⁺ ) are ^supplied to the second surface. Ion implantation is performed from the S2 side by channeling to form the Si-H bonding layer D2. Therefore, also in this case, the first silicon substrate 10 can be easily peeled off by the Si—H bonding layer D2 in the next substrate thinning step, and the manufacturing cost can be reduced as compared with the case where it is removed by polishing.

図７も、図１（ａ）〜（ｃ）に示した工程後に実施する工程で、水素イオン注入工程を示す図である。図７の水素イオン注入工程においては、図１（ｃ）のゲート電極膜１２形成工程後に、ゲート電極膜１２を通して第１シリコン基板１０の第１面Ｓ１側から、水素イオン（Ｈ^＋）を所定の深さにイオン注入する。例えば、Ｈ^＋イオンをドーズ量６×１０^１６ａｔｏｍｓ／ｃｍ^２イオン注入する。これによっても、図４（ｄ）におけるＳｉ−Ｈ結合層Ｄ１と同様の、水素イオン（Ｈ^＋）注入層であるＳｉ−Ｈ結合層Ｄ３が所望の深さに形成される。 FIG. 7 is also a diagram showing a hydrogen ion implantation step, which is a step performed after the steps shown in FIGS. In the hydrogen ion implantation step of FIG. 7, after the gate electrode film 12 formation step of FIG. 1C, hydrogen ions (H ⁺ ) are predetermined from the first surface S1 side of the first silicon substrate 10 through the gate electrode film 12. Ion implantation to a depth of. For example, H ⁺ ions are implanted at a dose of 6 × 10 ¹⁶ atoms / cm ² . This also forms a Si—H bond layer D3, which is a hydrogen ion (H ⁺ ) implantation layer, at a desired depth, similar to the Si—H bond layer D1 in FIG.

以下、図５（ａ），（ｂ）および図３（ａ）〜（ｃ）に示した工程を用いることで、図３（ｃ）に示す半導体装置１００を完成させる。この場合にも、図５（ｂ）の基板薄膜化工程において、Ｓｉ−Ｈ結合層Ｄ３で分割して、第１シリコン基板１０の第２面Ｓ２側を容易に除去することができる。 Hereinafter, the semiconductor device 100 shown in FIG. 3C is completed by using the steps shown in FIGS. 5A and 5B and FIGS. 3A to 3C. Also in this case, in the substrate thinning step of FIG. 5B, the second surface S2 side of the first silicon substrate 10 can be easily removed by being divided by the Si—H bonding layer D3.

上記図７の工程を利用した半導体装置の製造方法でも、第１シリコン基板１０にＳｉ−Ｈ結合層Ｄ３が形成されるため、次の基板薄膜化工程において第１シリコン基板１０をＳｉ−Ｈ結合層Ｄ３で容易に剥離でき、研磨により除去する場合に較べて製造コストを低減することができる。 Also in the method of manufacturing the semiconductor device using the process of FIG. 7, the Si—H bonding layer D3 is formed on the first silicon substrate 10, so that the first silicon substrate 10 is bonded to the Si—H bond in the next substrate thinning process. The layer D3 can be easily peeled off, and the manufacturing cost can be reduced as compared with the case where it is removed by polishing.

尚、上記図６と図７の工程を利用した半導体装置の製造方法についても、いずれも、製造プロセスに起因する重金属等の汚染を十分に低減した高い信頼性を有する半導体装置の製造方法であることは言うまでもない。また、図６に示したチャネリング水素イオン注入工程および図７に示した水素イオン注入工程は、いずれも、図４（ａ）に示した希ガスイオン注入工程のように、ＭＯＳトランジスタ素子の形成に必要な各工程を実施する前の第１シリコン基板１０に対して実施するようにしてもよい。 The semiconductor device manufacturing method using the steps of FIGS. 6 and 7 is also a highly reliable semiconductor device manufacturing method in which contamination of heavy metals and the like due to the manufacturing process is sufficiently reduced. Needless to say. Further, the channeling hydrogen ion implantation step shown in FIG. 6 and the hydrogen ion implantation step shown in FIG. 7 are both used to form MOS transistor elements as in the rare gas ion implantation step shown in FIG. You may make it implement with respect to the 1st silicon substrate 10 before implementing each required process.

以上に示した半導体装置１００の製造方法は、特に、図３（ｃ）に示すＳＯＩ層１０の厚さｔが、１μｍ以下である場合に好適である。 The manufacturing method of the semiconductor device 100 described above is particularly suitable when the thickness t of the SOI layer 10 shown in FIG. 3C is 1 μm or less.

従来の半導体装置の製造方法のように、埋め込み酸化膜２１を有するＳＯＩ基板を先に準備して、そのＳＯＩ層１０にＭＯＳトランジスタ素子を形成する場合には、埋め込み酸化膜２１下の支持基板２０にゲッタリング層を形成しても、酸化膜中の拡散速度が著しく遅い鉄（Ｆｅ）やニッケル（Ｎｉ）等の重金属汚染については、ＳＯＩ層１０からの拡散が埋め込み酸化膜２１によってブロックされる。このため、十分なゲッタリング効果が得られない。また、埋め込み酸化膜２１上のＳＯＩ層１０にゲッタリング層を形成すると、特にＳＯＩ層１０が１μｍ以下の薄い厚さｔの場合には、ゲッタリング層がＭＯＳトランジスタ素子の素子特性に悪影響及ぼす。 When an SOI substrate having a buried oxide film 21 is prepared in advance and a MOS transistor element is formed in the SOI layer 10 as in the conventional method of manufacturing a semiconductor device, a support substrate 20 under the buried oxide film 21 is formed. Even if a gettering layer is formed on the surface, diffusion from the SOI layer 10 is blocked by the buried oxide film 21 for heavy metal contamination such as iron (Fe) and nickel (Ni) whose diffusion rate in the oxide film is extremely slow. . For this reason, a sufficient gettering effect cannot be obtained. Further, when a gettering layer is formed in the SOI layer 10 on the buried oxide film 21, the gettering layer adversely affects the element characteristics of the MOS transistor element, particularly when the SOI layer 10 has a thin thickness t of 1 μm or less.

一方、上記した半導体装置１００の製造方法は、先に説明したように、ＭＯＳトランジスタ素子のゲート電極膜１２形成工程までに必要な各工程を一般的なゲッタリング方法が適用された第１シリコン基板１０で実施することにより、素子特性に最も影響するゲート酸化膜１１への汚染物質の混入を防止する。従って、最終的にＳＯＩ層１０の厚さを１μｍ以下に薄くする場合であっても、ゲッタリング層はＳＯＩ層１０に残らないため、ゲッタリング層がＭＯＳトランジスタ素子の素子特性に悪影響及ぼすことはない。また、前記各Ｓｉ−Ｈ結合層Ｄ１〜Ｄ３を用いた第１シリコン基板１０の分割方法を採用することで、ＳＯＩ層１０の厚さが１μｍ以下の半導体装置であっても、製造コストの増大を抑制することができる。 On the other hand, as described above, the manufacturing method of the semiconductor device 100 described above is a first silicon substrate to which a general gettering method is applied to each process necessary up to the process of forming the gate electrode film 12 of the MOS transistor element. 10 is performed to prevent entry of contaminants into the gate oxide film 11 that most affects the device characteristics. Therefore, even when the thickness of the SOI layer 10 is finally reduced to 1 μm or less, the gettering layer does not remain in the SOI layer 10, so that the gettering layer has an adverse effect on the element characteristics of the MOS transistor element. Absent. Further, by adopting the method of dividing the first silicon substrate 10 using the Si-H bonding layers D1 to D3, the manufacturing cost increases even if the thickness of the SOI layer 10 is 1 μm or less. Can be suppressed.

本発明による半導体装置の製造方法の一例で、（ａ）〜（ｃ）は、図３（ｃ）に示す半導体装置１００の製造工程別断面図である。FIGS. 3A to 3C are cross-sectional views for each manufacturing process of the semiconductor device 100 shown in FIG. 本発明による半導体装置の製造方法の一例で、（ａ）、（ｂ）は、図３（ｃ）に示す半導体装置１００の製造工程別断面図である。FIGS. 3A and 3B are cross-sectional views according to manufacturing steps of the semiconductor device 100 shown in FIG. 本発明による半導体装置の製造方法の一例で、（ａ）〜（ｃ）は、（ｃ）に示す半導体装置１００の製造工程別断面図である。FIGS. 5A to 5C are cross-sectional views of the semiconductor device 100 shown in FIG. 研磨工程に代わる製造方法の一例を説明する図で、（ａ）〜（ｄ）は、図３（ｃ）の半導体装置１００の製造途中における工程断面図である。It is a figure explaining an example of the manufacturing method replaced with a grinding | polishing process, (a)-(d) is process sectional drawing in the middle of manufacture of the semiconductor device 100 of FIG.3 (c). 研磨工程に代わる製造方法の一例を説明する図で、（ａ），（ｂ）は、図３（ｃ）の半導体装置１００の製造途中における工程断面図である。It is a figure explaining an example of the manufacturing method replaced with a grinding | polishing process, (a), (b) is process sectional drawing in the middle of manufacture of the semiconductor device 100 of FIG.3 (c). 剥離を用いた別の製造方法の例を説明する図で、図３（ｃ）の半導体装置１００の製造途中における工程断面図である。It is a figure explaining the example of another manufacturing method using peeling, and is process sectional drawing in the middle of manufacture of the semiconductor device 100 of FIG.3 (c). 剥離を用いた別の製造方法の例を説明する図で、図３（ｃ）の半導体装置１００の製造途中における工程断面図である。It is a figure explaining the example of another manufacturing method using peeling, and is process sectional drawing in the middle of manufacture of the semiconductor device 100 of FIG.3 (c).

Explanation of symbols

１００半導体装置
１０第１シリコン基板（ＳＯＩ層）
Ｓ１第１面
Ｓ２第２面
１１ゲート酸化膜
１２ゲート電極（膜）
１３ソース拡散領域
１４ドレイン拡散領域
２０第２シリコン基板（支持基板）
２１（埋め込み）酸化膜
Ｘ１希ガスイオン注入層
Ｄ１〜Ｄ３Ｓｉ−Ｈ結合層 100 Semiconductor Device 10 First Silicon Substrate (SOI Layer)
S1 First surface S2 Second surface 11 Gate oxide film 12 Gate electrode (film)
13 Source diffusion region 14 Drain diffusion region 20 Second silicon substrate (support substrate)
21 (Embedded) oxide film X1 Noble gas ion implantation layer D1 to D3 Si—H bonding layer

Claims

A method of manufacturing a semiconductor device in which a MOS transistor element is formed in an SOI layer on a buried oxide film,
Forming a gate oxide film of the MOS transistor element on the first surface of the first silicon substrate to be the SOI layer;
Forming a gate electrode film of the MOS transistor element on the gate oxide film; and
Substrate thinning step of removing the second surface side of the first silicon substrate and thinning the first silicon substrate to a predetermined thickness after the gate electrode film forming step;
After the substrate thinning step, the second surface side of the first silicon substrate is overlaid on the second silicon substrate on which the oxide film to be the buried oxide film is formed, and the first silicon substrate and the second silicon are subjected to heat treatment. A substrate laminating process for laminating substrates;
A method of manufacturing a semiconductor device, comprising: a patterning step of processing the gate electrode film and the gate oxide film into a predetermined pattern after the substrate bonding step.

Before the gate electrode film forming step,
Ions of rare gas ions of helium (He), neon (Ne), argon (Ar), krypton (Kr), or xenon (Xe) are implanted at a predetermined depth from the first surface side of the first silicon substrate. A rare gas ion implantation step,
A hydrogen gas annealing step of heat-treating the first silicon substrate in hydrogen gas (H ₂ ) after the gate electrode film forming step;
The said 1st silicon substrate is divided | segmented by the ion implantation depth of the said rare gas ion in the said board | substrate thinning process, The 2nd surface side of the 1st silicon substrate is removed. A method for manufacturing a semiconductor device.

After the gate electrode film forming step,
A channeling hydrogen ion implantation step of implanting hydrogen ions (H ⁺ ) to a predetermined depth under conditions where channeling occurs from a predetermined orientation on the second surface side of the first silicon substrate;
The said 1st silicon substrate is divided | segmented by the channeling ion implantation depth of the said hydrogen ion in the said board | substrate thinning process, The 2nd surface side of the 1st silicon substrate is removed. A method for manufacturing a semiconductor device.

After the gate electrode film forming step,
A hydrogen ion implantation step of implanting hydrogen ions (H ⁺ ) to a predetermined depth from the first surface side of the first silicon substrate;
2. The semiconductor device according to claim 1, wherein, in the substrate thinning step, the first silicon substrate is divided by the hydrogen ion implantation depth to remove a second surface side of the first silicon substrate. Production method.

5. The method of manufacturing a semiconductor device according to claim 1, wherein the SOI layer has a thickness of 1 μm or less.