JP4841898B2 - Cleaning semiconductor chip tray - Google Patents
Cleaning semiconductor chip tray Download PDFInfo
- Publication number
- JP4841898B2 JP4841898B2 JP2005249535A JP2005249535A JP4841898B2 JP 4841898 B2 JP4841898 B2 JP 4841898B2 JP 2005249535 A JP2005249535 A JP 2005249535A JP 2005249535 A JP2005249535 A JP 2005249535A JP 4841898 B2 JP4841898 B2 JP 4841898B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- grooves
- groove
- tray
- lateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000004140 cleaning Methods 0.000 title claims description 17
- 239000002904 solvent Substances 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 description 6
- 230000004308 accommodation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Stackable Containers (AREA)
Description
本発明は、表面にレジストを塗布した半導体チップを収容し、溶剤中に浸積して前記レジストを除去するための洗浄半導体チップトレーに関する。 The present invention relates to a cleaning semiconductor chip tray for storing a semiconductor chip coated with a resist on the surface and removing the resist by immersion in a solvent.
半導体装置の製造では、通常、製造工程中でシリコンウェハ上に塗布されたレジストは、シリコンウェハの状態で除去された後、個々の半導体チップに分割されるが、特殊構造、例えばダイアフラム構造などの微細構造物が複数形成された構造を有する場合には、前記微細構造物を保護するために表面にレジストを設けた状態でチップ化し、その後溶剤を使用してレジストを除去する必要がある。 In the manufacture of semiconductor devices, the resist applied on the silicon wafer during the manufacturing process is usually removed in the state of the silicon wafer and then divided into individual semiconductor chips. However, a special structure such as a diaphragm structure is used. In the case of a structure in which a plurality of fine structures are formed, in order to protect the fine structures, it is necessary to form chips with a resist provided on the surface, and then to remove the resist using a solvent.
一方、チップ化された半導体チップは、一時保管や運搬などのために、半導体チップトレーに収容されるので、この半導体チップトレーに収容された状態で半導体チップのレジストを除去できれば好ましいものである。ところが、従来の半導体チップトレーは、単に半導体チップを収容して、損傷することなく安全に取り扱うことのみを目的として作られている。
このため、従来の半導体チップトレーは、材質及び構造において、半導体チップの表面に設けたレジストを除去するために溶剤中に浸積するには適しておらず、トレー自体が溶解したり、レジストを完全に除去できなかったり、半導体チップがトレーから離脱してしまうなどの問題を有している。本発明は、これらの問題を解決すべくなされたもので、半導体チップを収容した状態で溶剤中に浸積し、半導体チップ表面に設けたレジストを除去可能な洗浄半導体チップトレーを提供することを目的とする。 For this reason, the conventional semiconductor chip tray is not suitable for immersion in a solvent in order to remove the resist provided on the surface of the semiconductor chip in terms of material and structure. There are problems such as incomplete removal and removal of the semiconductor chip from the tray. The present invention has been made to solve these problems, and provides a cleaning semiconductor chip tray that can be immersed in a solvent in a state in which a semiconductor chip is accommodated to remove a resist provided on the surface of the semiconductor chip. Objective.
上記の目的を達成するために、本発明に係る洗浄半導体チップトレー1は、溶剤、例えばシンナーに対して不溶な材質、例えばアルミニウムやステンレス鋼からなるもので、半導体チップ100をレジスト101塗布面とは反対面において載置する表面側には、前記半導体チップ100の横方向の移動を規制する横方向規制部2と、前記半導体チップ100の縦方向の移動を規制する縦方向規制部3とを、互いに平行に伸びる上横溝4を挟んで交互に連設するとともに、各横方向規制部2同士及び各縦方向規制部3同士は、互いに平行にかつ前記上横溝4とは直交して伸びる上縦溝5を挟んで連設し、前記上縦溝5は前記上横溝4よりも深く形成するとともに、前記横方向規制部2に対応する部分では幅を拡張した拡張部6を設けて、前記半導体チップ100の四隅部分を前記上横溝4の底面で支持すべくなし、前記各上縦溝5の底面には前記各拡張部6に対応する部分にそれぞれ縦溝貫通孔7を設け、前記各上横溝4の底面には各規制部2,3の中央部に対応して横溝貫通孔8をそれぞれ設け、四周縁には平坦部14を設ける一方、裏面側には、各縦溝貫通孔7に対応してテーパー状凹部9を設け、これらテーパー状凹部9を列状につなげるように、横方向規制部2に対応して前記上横溝4と平行に伸びる下横溝10を設け、前記横溝貫通孔8と連通しかつ前記下横溝10と直交するように伸びる下縦溝13を設けるとともに、四周縁に前記平坦部14に対応して突縁部11を設けたものである。この洗浄半導体チップトレー1は、他の洗浄半導体チップトレー1の表面側の平坦部14に前記突縁部11を載置して、半導体チップ100の厚み方向の移動を規制する蓋体として使用する。
In order to achieve the above object, the cleaning
本発明によれば、半導体チップをトレーの横方向規制部と縦方向規制部で規制される部分に収容し、本発明に係る他の洗浄半導体チップトレーを重ね合わせた状態で、溶剤槽内に浸積することにより、洗浄半導体チップトレーの各貫通孔から溶剤を洗浄半導体チップトレー内に導入し、溶剤を洗浄半導体チップトレーの各溝を通じて隅々まで、万遍なく行き渡らせることができるので、半導体チップの表面に設けたレジストを確実かつ容易に除去することができる。 According to the present invention, the semiconductor chip is accommodated in the portion regulated by the horizontal direction regulating portion and the vertical direction regulating portion of the tray, and the other cleaning semiconductor chip tray according to the present invention is overlaid in the solvent tank. By soaking, the solvent can be introduced into the cleaning semiconductor chip tray from each through hole of the cleaning semiconductor chip tray, and the solvent can be uniformly distributed through the grooves of the cleaning semiconductor chip tray. The resist provided on the surface of the semiconductor chip can be removed reliably and easily.
以下、本発明の好適な実施形態を添付図面に基づいて説明する。洗浄半導体チップトレー1(以下単にトレー1という。)は、それぞれが一部を省略して示す図1が表面側、図2が裏面側を示しており、公知の溶剤、例えばシンナーに対して不溶な材質、例えばアルミニウムやステンレス鋼からなる。トレー1は、表面側に半導体チップ100(図5、図7参照)をレジスト101塗布面とは反対面において載置するものである。
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the accompanying drawings. The cleaning semiconductor chip tray 1 (hereinafter, simply referred to as the tray 1) is shown in FIG. 1 with the portion omitted, and FIG. 2 shows the back side, and is insoluble in a known solvent such as thinner. Made of various materials such as aluminum and stainless steel. The
図1及びその部分拡大図である図5に示すように、トレー1の表面側には、半導体チップ100の横方向(幅方向)の移動を規制する横方向規制部2と、前記半導体チップ100の縦方向(長さ方向)の移動を規制する縦方向規制部3とを、互いに平行に伸びる上横溝4を挟んで交互に連設している。そして、各横方向規制部2同士及び各縦方向規制部3同士は、互いに平行にかつ前記上横溝4とは直交して伸びる上縦溝5を挟んで連設している。
As shown in FIG. 1 and FIG. 5 which is a partially enlarged view thereof, on the surface side of the
また、上縦溝5は上横溝4よりも深く形成し(図6、図7参照)、この上縦溝5の横方向規制部2に対応する部分には幅を拡張した拡張部6を設けて、半導体チップ100の四隅部分を前記上横溝4の底面で支持するよう構成している(図5、図7参照)。前記各上縦溝5の底面には、前記各拡張部6に対応する部分に、それぞれ上縦溝5の幅よりも径が大きい縦溝貫通孔7を設ける一方、前記各上横溝4の底面には各規制部2,3の中央部に対応して、上横溝4の幅と径がほぼ等しい横溝貫通孔8をそれぞれ設けている。さらに、四周縁には平坦部14を形成している。この平坦部14は上縦溝5の底面よりも若干低い位置にある。
Further, the upper
図2に示すように、トレー1の裏面側には、各縦溝貫通孔7に対応してテーパー状凹部9を同心円状に設け、これらテーパー状凹部9を列状につなげるように、横方向規制部2と上下に対応して上横溝4と平行に伸びる下横溝10を設けている。この下横溝10の両端は、四周縁に設けた突縁部11の一対の対向側部に形成した側部貫通孔12と連通している(図4、図6参照)。また、トレー1の裏面側には、前記下横溝10と直交するように伸びる下縦溝13を設けている。この下縦溝13は、横溝貫通孔8と連通するように上縦溝5と平行に伸びている。
As shown in FIG. 2, on the back side of the
図2に示すように、突縁部11は、四隅部の内側面をアール状に形成する一方、一隅部の外側面には面取部11aを形成している。この突縁部11は、他のトレー1の表面側の四周縁に設けた平坦部14上に位置する。図1に示すように、前記平坦部14の一隅部の外側面には面取部14aを形成し、両面取部11a,14aを対応させることによって、トレー1同士を重ね合わせる際の位置合わせをする。また、前記突縁部11の四隅部のアール状内側面に対応する4つの縦方向規制部3aの角部は、前記平坦部14に比べ約0.2mm突出している。これは、一つのトレー1を他のトレー1に重ね合わせたときに、載置したチップ100の厚み方向への移動を規制するものとして作用する。この突出により、一方のトレー1の平坦部14と重ね合わされた他方のトレー1の突縁部11との間に空間ができ、流出入する溶剤の量が増えて、レジストの洗浄性を向上させる。
As shown in FIG. 2, the projecting edge portion 11 has a rounded inner surface at the four corners, and a chamfered portion 11 a on the outer surface of the one corner portion. The protruding edge portion 11 is located on a
続いて、上述したトレー1の使用方法を説明する。表面にレジスト101を設けたチップ100を、トレー1表面側の拡張部6に対応させてその四隅部の裏面側が上横溝4の底面上に位置するよう載置する。この載置状態のチップ100は、横方向から挟むように位置する2つの横方向規制部2と、縦方向から挟むように四隅部に位置する4つの縦方向規制部3とによって、縦横方向(チップ100の幅方向と長さ方向)の移動を規制された位置決め状態となり、裏面側に上縦溝5と縦溝貫通孔7が位置する状態となる。
Then, the usage method of the
このようにして、洗浄処理対象となるチップ100を所定位置に載置した後、この載置したトレー1に他のトレー1を、突縁部11と平坦部14の各面取部11a,14aを対応位置させて重ね合わせる(図7参照)。この状態で、各チップ100の表面側は、レジスト101部分が他の部材と接触することなく、テーパー状凹部9が形成する空間部に対応位置して縦溝貫通孔7と対向する。そして、チップ100が厚み方向に移動すると、その4つの頂点の少なくとも一つでテーパー状凹部9と点接触することにより、上下方向(チップ100の厚み方向)の移動も規制されることになる。
In this way, after the
図7に示すように、洗浄処理するチップ100の数に応じてトレー1の数が決定し、この数にさらに一段加えた数のトレー1を重ね合わせて使用する。すなわち、最上位のトレー1は蓋としてのみ使用されるもので、チップ100を載置することはない。そして、このように重ね合わせたトレー1を、従来と同様にして、公知の把持具(図示せず)で把持して同じく公知の溶剤槽(図示せず)に浸積すると、溶剤は、表裏両面に開口した各縦溝貫通孔7及び各横溝貫通孔8、並びに側面に開口した側部貫通孔12からトレー1内に流入し、これら各貫通孔7,8,12に連通した各溝4,5,10,13を通って、各チップ100収容空間に万遍なく行き渡る。
As shown in FIG. 7, the number of
また、これらの各溝4,5,10,13及び各貫通孔7,8,12により、トレー1内部と外部とを溶剤が循環しやすくなる。各チップ100へ万遍なく溶剤が行き渡るだけでなく、トレー1内部(重ね合わせたトレー1とトレー1の間)の溶けたレジストが混ざった溶剤のトレー1外部への流出、トレー1外部から溶剤のトレー1内部への流入が容易な構造である。
In addition, the
このようにして、トレー1に収容した各チップ100表面のレジスト101に溶剤が余すところなく接触することにより、レジスト101をムラなく除去することができる。
In this way, the
なお、本発明は上述した実施形態に限定されるものではなく、例えば、トレー1の大きさ、すなわちトレー1におけるチップ100の収容数は変更可能であり、これに応じて各規制部2,3、各溝4,5,10,13、各貫通孔7,8,12及びテーパー状凹部9の数も変更される。
In addition, this invention is not limited to embodiment mentioned above, For example, the magnitude | size of the
1 洗浄半導体チップトレー
2 横方向規制部
3 縦方向規制部
4 上横溝
5 上縦溝
6 拡張部
7 縦溝貫通孔
8 横溝貫通孔
9 テーパー状凹部
10 下横溝
11 突縁部
12 側部貫通孔
13 下縦溝
14 平坦部
DESCRIPTION OF
Claims (1)
半導体チップをレジスト塗布面とは反対面において載置する表面側には、前記半導体チップの横方向の移動を規制する横方向規制部と、前記半導体チップの縦方向の移動を規制する縦方向規制部とを、互いに平行に伸びる上横溝を挟んで交互に連設するとともに、各横方向規制部同士及び各縦方向規制部同士は、互いに平行にかつ前記上横溝とは直交して伸びる上縦溝を挟んで連設し、前記上縦溝は前記上横溝よりも深く形成するとともに、前記横方向規制部に挟まれた部分では幅を拡張した拡張部を設けて、前記半導体チップの四隅部分を前記上横溝の底面で支持すべくなし、前記各上縦溝の前記各拡張部の中央部に対応位置する部分にはそれぞれ縦溝貫通孔を設け、前記各上横溝には前記各規制部の中央部に対応位置して横溝貫通孔をそれぞれ設け、洗浄半導体チップトレーの四周縁には平坦部を設ける一方、裏面側には、各縦溝貫通孔に対応してテーパー状凹部を設け、これらテーパー状凹部を列状につなげるように、前記横方向規制部の下方に対応位置して前記上横溝と平行に伸びる下横溝を設け、前記横溝貫通孔と連通しかつ前記下横溝と直交するように伸びる下縦溝を設けるとともに、洗浄半導体チップトレーの四周縁に前記平坦部の下方に対応位置して突縁部を設けた
ことを特徴とする洗浄半導体チップトレー。 A semiconductor chip tray containing a semiconductor chip coated with a resist on the surface and made of a material insoluble in a solvent for immersing in a solvent to remove the resist,
On the surface side where the semiconductor chip is placed on the surface opposite to the resist coating surface, a lateral direction restricting portion for restricting the lateral movement of the semiconductor chip and a longitudinal direction restriction for restricting the vertical movement of the semiconductor chip. Are arranged alternately with the upper horizontal grooves extending in parallel to each other, and the horizontal restriction portions and the vertical restriction portions are parallel to each other and extend vertically to the upper horizontal grooves. The upper vertical groove is formed deeper than the upper horizontal groove, and an extended portion having an expanded width is provided at a portion sandwiched between the horizontal restriction portions, so that the four corner portions of the semiconductor chip are provided. No order to support the bottom surface of the upper transverse grooves, said each provided longitudinal grooves through hole in the portion corresponding position to the center of each extension portion of each upper longitudinal groove, said each upper lateral grooves each restricting portion its transverse grooves through hole in a position corresponding to the central portion Each provided, while a four periphery of cleaning a semiconductor chip tray is provided a flat portion, as on the back side, a tapered recess provided corresponding to the longitudinal grooves through holes connecting these tapered recess in a row , together with the lateral regulation portion of the corresponding positioned below provided beneath lateral grooves extending parallel to the transverse grooves on the provided under longitudinal groove extending the to be orthogonal to the lateral groove through-hole and communicating and the lower lateral grooves, washed cleaning the semiconductor chip trays, characterized in that a projecting edge corresponding position below the flat portion to the four peripheral edges of the semiconductor chip tray.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249535A JP4841898B2 (en) | 2005-08-30 | 2005-08-30 | Cleaning semiconductor chip tray |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249535A JP4841898B2 (en) | 2005-08-30 | 2005-08-30 | Cleaning semiconductor chip tray |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067078A JP2007067078A (en) | 2007-03-15 |
JP4841898B2 true JP4841898B2 (en) | 2011-12-21 |
Family
ID=37928940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005249535A Active JP4841898B2 (en) | 2005-08-30 | 2005-08-30 | Cleaning semiconductor chip tray |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4841898B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5220461B2 (en) * | 2008-03-31 | 2013-06-26 | 京セラクリスタルデバイス株式会社 | Cleaning jig |
JP6005435B2 (en) * | 2012-08-07 | 2016-10-12 | 三甲株式会社 | Washing tray |
US10163675B2 (en) | 2016-06-24 | 2018-12-25 | Invensas Corporation | Method and apparatus for stacking devices in an integrated circuit assembly |
US10796936B2 (en) | 2016-12-22 | 2020-10-06 | Invensas Bonding Technologies, Inc. | Die tray with channels |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481686A (en) * | 1990-07-24 | 1992-03-16 | Seiko Epson Corp | Electronic apparatus |
JPH06302575A (en) * | 1993-04-15 | 1994-10-28 | Fujitsu Ltd | Semiconductor chip cleaning method |
JPH07176511A (en) * | 1993-12-17 | 1995-07-14 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH07254637A (en) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | Semiconductor chip tray |
JP2006253522A (en) * | 2005-03-14 | 2006-09-21 | Matsushita Electric Ind Co Ltd | Chip holder and method for treating chip |
-
2005
- 2005-08-30 JP JP2005249535A patent/JP4841898B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007067078A (en) | 2007-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4841898B2 (en) | Cleaning semiconductor chip tray | |
TWI384582B (en) | Substrate supporting unit and apparatus for reating substrate using the substrate supporting | |
JP2007531986A (en) | Handling of wafer scale dies | |
TWI462218B (en) | Pedestal pocket tray containment system for integrated circuit chips | |
TW201320222A (en) | Solar cell process carrier | |
US20090050519A1 (en) | Semiconductor chip housing tray | |
US7163104B2 (en) | Tray for semiconductor device and semiconductor device | |
US20200273727A1 (en) | Substrate treatment apparatus | |
JP3692697B2 (en) | Wafer support and vertical boat | |
JP4282510B2 (en) | Electronic component holder and method for removing electronic component from electronic component holder | |
JP2020113574A (en) | Wafer transporting tray | |
CN112670225B (en) | Wafer supporting structure | |
EP1703544A2 (en) | Chip holder and chip treatment method | |
TWI322196B (en) | Method and etching apparatus for etching a large lcd glass | |
CN210474916U (en) | Micro-lens cleaning clamp and micro-lens cleaning device | |
US5944038A (en) | Wafer restraining device | |
JPH03232228A (en) | Liquid processor of semiconductor wafer | |
JPH10199963A (en) | Carrying tool | |
JP2022130831A (en) | Substrate cassette | |
KR200169669Y1 (en) | Semiconductor wafer carrier | |
JPH0610285Y2 (en) | Test piece mounting table | |
JPH11145270A (en) | Thin sheet supporter | |
JPH0421821Y2 (en) | ||
JP5153399B2 (en) | Substrate case and processing method | |
JPS58202542A (en) | Semiconductor substrate containing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080409 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080418 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080709 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |