JP4838031B2

JP4838031B2 - Multiple inverter control system

Info

Publication number: JP4838031B2
Application number: JP2006098664A
Authority: JP
Inventors: 明伸奥井; 秀紀重枝
Original assignee: Railway Technical Research Institute
Current assignee: Railway Technical Research Institute
Priority date: 2006-03-31
Filing date: 2006-03-31
Publication date: 2011-12-14
Anticipated expiration: 2026-03-31
Also published as: JP2007274829A

Description

本発明は、主としてリニアシンクロナスモータ（以下ＬＳＭと呼ぶ）に駆動電力を供給する電力変換装置を構成する多重インバータの制御システムに関する。 The present invention mainly relates to a control system for a multiple inverter that constitutes a power converter that supplies driving power to a linear synchronous motor (hereinafter referred to as LSM).

超電導磁気浮上式鉄道の駆動方式として採用されている地上一次ＬＳＭ方式においては、地上に大容量の可変電圧・可変周波数（ＶＶＶＦ）の電源が必要であることから、パルス幅変調（ＰＷＭ）制御を用いた電圧型のインバータが採用されてきた。従来、インバータを構成するスイッチング素子としてＧＴＯサイリスタを用いたＬＳＭ駆動用インバータは、素子を安定に動作させる必要から直流電圧の利用率が８０％程度に抑えられていた。このため、前記の従来のインバータは変換効率が未だ低いという問題があった。 In the ground primary LSM system, which is adopted as a driving system for superconducting magnetic levitation railways, a large-capacity variable voltage / variable frequency (VVVF) power supply is required on the ground, so pulse width modulation (PWM) control is used. The voltage type inverter used has been adopted. Conventionally, an LSM driving inverter using a GTO thyristor as a switching element constituting an inverter has a DC voltage utilization rate of about 80% because it is necessary to operate the element stably. For this reason, the conventional inverter has a problem that the conversion efficiency is still low.

一方、電機子コイル（推進コイル）とき電用ケーブルで構成されるき電回路は、分布定数負荷としての特性を有することから、インバータが出力する高調波によって共振が生じたり、高調波が大地に漏洩することで通信線路に誘導障害を与えたりする可能性がある。
特に、零相成分の高調波については、回路の共振周波数と一致し易いことに加え、大地を帰路として流出入するため通信誘導障害を起こし易い。
そこで、ＬＳＭ駆動用インバータの出力部に出力フィルタが挿入されているが、き電長が伸びた場合や一般の電気鉄道と同様に延長き電等が行われた場合には、対応できないという問題がある。 On the other hand, the feeder circuit composed of the armature coil (propulsion coil) and the electric cable has characteristics as a distributed constant load, so that resonance occurs due to the harmonics output by the inverter or the harmonics are grounded. Leakage may cause inductive failure on the communication line.
In particular, the harmonics of the zero-phase component tend to coincide with the resonance frequency of the circuit, and in addition, the communication inducing disturbance is likely to occur because the ground flows in and out of the ground.
Therefore, although an output filter is inserted in the output part of the inverter for LSM drive, there is a problem that it cannot be handled when the feeding length is extended or when extension feeding is performed like a general electric railway. There is.

従来、多重インバータの高調波低減は、主にキャリア信号の位相をインバータの多重化数Ｎに合わせてπ／Ｎづつずらし、等価変調周波数を高くすることで行ってきた。この方法によれば、インバータの出力電圧に現れる高調波は多重化数Ｎに比例して高くなり、インバータの負荷回路が誘導性成分であれば、電流に含まれる高調波は低減する。しかしながら、零相成分の高調波の低減は行えず、他の複雑な制御方法を加える必要があった。 Conventionally, harmonic reduction of a multiple inverter has been performed mainly by shifting the phase of the carrier signal by π / N in accordance with the number N of multiplexed inverters and increasing the equivalent modulation frequency. According to this method, the harmonics appearing in the output voltage of the inverter increase in proportion to the multiplexing number N, and if the inverter load circuit is an inductive component, the harmonics included in the current are reduced. However, the harmonics of the zero phase component cannot be reduced, and another complicated control method has to be added.

特開２００１−２６８９３６号公報（特許文献１）には、インバータ間の位相を６０度ずらすことによって零相高調波を低減した多重インバータ装置の瞬時空間ベクトル制御方式が開示されている。しかしながら、三相を一括して制御する多重インバータ装置の瞬時空間ベクトル制御方式において、インバータ間に６０度の位相差を持たせるには、制御システムの構成が複雑になると同時に、出力電圧振幅値を連続的に制御することができないため、場合によっては、頻繁にスイッチングデバイスがオン・オフを繰り返し、線間電圧高調波の増加、制御の不安定性の増加等が発生するという問題があった。
特開２００１−２６８９３６号公報 Japanese Patent Laid-Open No. 2001-268936 (Patent Document 1) discloses an instantaneous space vector control method for a multiple inverter device in which zero-phase harmonics are reduced by shifting the phase between inverters by 60 degrees. However, in the instantaneous space vector control method of the multiple inverter device that controls the three phases collectively, in order to have a phase difference of 60 degrees between the inverters, the configuration of the control system becomes complicated and the output voltage amplitude value is Since continuous control is not possible, the switching device frequently repeats on / off in some cases, resulting in an increase in line voltage harmonics, an increase in control instability, and the like.
JP 2001-268936 A

本発明が解決しようとする課題は、偶数台の単位インバータの出力変圧器をスター結線して多重化した多重インバータにおいて、瞬時空間ベクトル制御方式などの複雑な制御システムを用いないで、出力電圧に含まれる零相成分の高調波を抑制することである。 The problem to be solved by the present invention is that, in a multiple inverter in which the output transformers of an even number of unit inverters are multiplexed by star connection, the output voltage can be adjusted without using a complicated control system such as an instantaneous space vector control method. It is to suppress the harmonics of the included zero phase component.

上記課題を解決するために、偶数台の単位インバータの出力変圧器をスター結線して多重化した多重インバータにおいて、前記偶数台の単位インバータを２台ずつのインバータ群にグループ分けし、各インバータ群を構成する２台の単位インバータの出力電圧の基本波の位相差が６０度となるように各単位インバータを制御するようにした。 In order to solve the above problem, in the multiple inverter in which the output transformers of the even number of unit inverters are multiplexed by star connection, the even number of unit inverters are grouped into two inverter groups, and each inverter group Each unit inverter is controlled so that the phase difference of the fundamental wave of the output voltage of the two unit inverters constituting the unit becomes 60 degrees.

本発明により、偶数台の単位インバータの出力変圧器をスター結線して多重化した多重インバータにおいて、瞬時空間ベクトル制御方式などの複雑な制御システムを用いないで、出力電圧に含まれる零相成分の高調波を抑制することができた。 According to the present invention, in a multiplex inverter in which the output transformers of an even number of unit inverters are multiplexed by star connection, a zero-phase component included in the output voltage can be obtained without using a complicated control system such as an instantaneous space vector control method. Harmonics could be suppressed.

本発明は、偶数台の単位インバータの出力変圧器をスター結線して多重化し、駆動電力をＬＳＭに供給する多重インバータにおいて、前記偶数台の単位インバータを２台ずつのインバータ群にグループ分けし、各インバータ群を構成する２台の単位インバータの出力電圧の基本波の位相差が６０度となるように各単位インバータを制御するようにしたことを特徴とする多重インバータの制御システムである。 The present invention multiplexes the output transformers of the even number of unit inverters by star connection, and supplies the driving power to the LSM. In the multiple inverter, the even number of unit inverters are grouped into two inverter groups. Each of the unit inverters is controlled so that the phase difference between the fundamental waves of the output voltages of the two unit inverters constituting each inverter group is 60 degrees.

本発明の実施例１は、図１に示す如く、三相コイルＬ_u ,Ｌ_{v ,}Ｌ_wで示すＬＳＭ５０に、任意の周波数と振幅値を持った交流電流を供給する４多重インバータ３０の制御システムである。４多重インバータ３０は、単位インバータ３１、単位インバータ３２、単位インバータ３３及び単位インバータ３４の出力変圧器をスター結線して多重化したインバータであって、コンバータ４０の直流出力電圧Ｖ_ＤＣを所定の三相交流に変換するものである。コンバータ４０は、電力会社から受電した三相交流を直流に変換する。 In the first embodiment of the present invention, as shown in FIG. 1, control of a four-multiplex inverter 30 for supplying an alternating current having an arbitrary frequency and amplitude value to an LSM 50 indicated by three-phase coils L _u , L _v, L _w System. The 4-multiplex inverter 30 is an inverter in which the output transformers of the unit inverter 31, the unit inverter 32, the unit inverter 33, and the unit inverter 34 are multiplexed by star connection, and the DC output voltage V _DC of the converter 40 is set to a predetermined three. It is converted to phase alternating current. Converter 40 converts the three-phase alternating current received from the electric power company into direct current.

スター結線されたＬＳＭ５０の三相コイルＬ_u ,Ｌ_{v ,}Ｌ_wは、４多重インバータ３０のスター結線された出力トランスの対応する相の一端にそれぞれ接続されている。 The three-phase coils L _u , L _v, L _w of the star-connected LSM 50 are respectively connected to one end of the corresponding phase of the star-connected output transformer of the 4-multiplex inverter 30.

即ち、４多重インバータ３０のＵ相の出力トランスは、単位インバータ３１のＵ相の出力トランスＴ_ｕ１、単位インバータ３２のＵ相の出力トランスＴ_ｕ２、単位インバータ３３のU相の出力トランスＴ_ｕ３、単位インバータ３４のＵ相の出力トランスＴ_ｕ４を直列に接続したもので、一端は接地され、他端はＬＳＭ５０のコイルＬ_uの一端に接続されている。 That is, the U-phase output transformer of the 4-multiplex inverter 30 includes the U-phase output transformer T _{u1 of} the unit inverter 31, the U-phase output transformer T _{u2 of the} unit inverter 32, the U-phase output transformer T _{u3 of the} unit inverter 33 _, an output transformer T _u4 of U phase unit inverter 34 which was connected in series, one end is grounded and the other end is connected to one end of the coil L _u in LSM50.

また、４多重インバータ３０のＶ相の出力トランスは、単位インバータ３１のＶ相の出力トランスＴ_ｖ１、単位インバータ３２のＶ相の出力トランスＴ_ｖ２、単位インバータ３３のＶ相の出力トランスＴ_ｖ３、単位インバータ３４のＶ相の出力トランスＴ_ｖ４を直列に接続したもので、一端は接地され、他端はＬＳＭ５０のコイルＬ_ｖの一端に接続されている。 Further, the V-phase output transformer of the 4-multiplex inverter 30 includes a V-phase output transformer T _{v1 of} the unit inverter 31, a V-phase output transformer T _{v2 of the} unit inverter 32, a V-phase output transformer T _{v3 of the} unit inverter 33 _, an output transformer T _v4 of V phase unit inverter 34 which was connected in series, one end is grounded and the other end is connected to one end of the coil L _v of LSM50.

更に、４多重インバータ３０のＷ相の出力トランスは、単位インバータ３１のＷ相の出力トランスＴ_ｗ１、単位インバータ３２のＷ相の出力トランスＴ_ｗ２、単位インバータ３３のＷ相の出力トランスＴ_ｗ３、単位インバータ３４のＷ相の出力トランスＴ_ｗ４を直列に接続したもので、一端は接地され、他端はＬＳＭ５０のコイルＬ_ｗの一端に接続されている。 Further, the W-phase output transformer of the 4-multiplex inverter 30 includes a W-phase output transformer T _{w1 of} the unit inverter 31, a W-phase output transformer T _{w2 of the} unit inverter 32, a W-phase output transformer T _{w3 of the} unit inverter 33 _, an output transformer T _w4 of W phase unit inverter 34 which was connected in series, one end is grounded and the other end is connected to one end of the coil L _w of LSM50.

単位インバータ３１は、それぞれ４個の半導体スイッチをブリッジ状に接続して構成したU相スイッチ回路Ｕ１、Ｖ相スイッチ回路Ｖ１、Ｗ相スイッチ回路Ｗ１の３つの半導体スイッチ回路で構成されている。Ｕ相スイッチ回路Ｕ１、Ｖ相スイッチ回路Ｖ１、Ｗ相スイッチ回路Ｗ１を構成する半導体スイッチ回路は、ゲート信号発生部２０から各ゲートに与えられたゲート信号に対応してオン・オフ動作を行い、単位インバータ３１の入力端子に印加された直流電圧Ｖ_ＤＣを三相交流電圧に変換し、Ｕ相の出力トランスＴ_ｕ１、Ｖ相の出力トランスＴ_ｖ１、及び、Ｗ相の出力トランスＴ_ｗ１に三相交流電圧を発生させる。 The unit inverter 31 is composed of three semiconductor switch circuits, each of which is configured by connecting four semiconductor switches in a bridge shape, a U-phase switch circuit U1, a V-phase switch circuit V1, and a W-phase switch circuit W1. The semiconductor switch circuit constituting the U-phase switch circuit U1, the V-phase switch circuit V1, and the W-phase switch circuit W1 performs an on / off operation corresponding to the gate signal given to each gate from the gate signal generation unit 20, The DC voltage _VDC applied to the input terminal of the unit inverter 31 is converted into a three-phase AC voltage, and the U-phase output transformer T _u1 , the V-phase output transformer T _v1, and the W-phase output transformer T _w1 are three. A phase AC voltage is generated.

単位インバータ３２は、それぞれ４個の半導体スイッチをブリッジ状に接続して構成したＵ相スイッチ回路Ｕ２、Ｖ相スイッチ回路Ｖ２、Ｗ相スイッチ回路Ｗ２の３つの半導体スイッチ回路で構成されている。Ｕ相スイッチ回路Ｕ２、Ｖ相スイッチ回路Ｖ２、Ｗ相スイッチ回路Ｗ２を構成する半導体スイッチ回路は、ゲート信号発生部２０から各ゲートに与えられたゲート信号に対応してオン・オフ動作を行い、単位インバータ３２の入力端子に印加された直流電圧Ｖ_ＤＣを三相交流電圧に変換し、Ｕ相の出力トランスＴ_ｕ２、Ｖ相の出力トランスＴ_ｖ２、及び、Ｗ相の出力トランスＴ_ｗ２に三相交流電圧を発生させる。 The unit inverter 32 is composed of three semiconductor switch circuits, each of which is configured by connecting four semiconductor switches in a bridge shape, a U-phase switch circuit U2, a V-phase switch circuit V2, and a W-phase switch circuit W2. The semiconductor switch circuit constituting the U-phase switch circuit U2, the V-phase switch circuit V2, and the W-phase switch circuit W2 performs an on / off operation in response to the gate signal given to each gate from the gate signal generation unit 20, The DC voltage _VDC applied to the input terminal of the unit inverter 32 is converted into a three-phase AC voltage, and the U-phase output transformer T _u2 , the V-phase output transformer T _v2, and the W-phase output transformer T _w2 are three. A phase AC voltage is generated.

単位インバータ３３は、それぞれ４個の半導体スイッチをブリッジ状に接続して構成したＵ相スイッチ回路Ｕ３、Ｖ相スイッチ回路Ｖ３、Ｗ相スイッチ回路Ｗ３の３つの半導体スイッチ回路で構成されている。Ｕ相スイッチ回路Ｕ３、Ｖ相スイッチ回路Ｖ３、Ｗ相スイッチ回路Ｗ３を構成する半導体スイッチ回路は、ゲート信号発生部２０から各ゲートに与えられたゲート信号に対応してオン・オフ動作を行い、単位インバータ３３の入力端子に印加された直流電圧Ｖ_ＤＣを三相交流電圧に変換し、Ｕ相の出力トランスＴ_ｕ３、Ｖ相の出力トランスＴ_ｖ３、及び、Ｗ相の出力トランスＴ_ｗ３に三相交流電圧を発生させる。 The unit inverter 33 is composed of three semiconductor switch circuits, a U-phase switch circuit U3, a V-phase switch circuit V3, and a W-phase switch circuit W3, each configured by connecting four semiconductor switches in a bridge shape. The semiconductor switch circuit constituting the U-phase switch circuit U3, the V-phase switch circuit V3, and the W-phase switch circuit W3 performs an on / off operation corresponding to the gate signal given to each gate from the gate signal generation unit 20, The direct-current voltage _VDC applied to the input terminal of the unit inverter 33 is converted into a three-phase alternating voltage, and the U-phase output transformer T _u3 , the V-phase output transformer T _v3, and the W-phase output transformer T _w3 are three. A phase AC voltage is generated.

単位インバータ３４は、それぞれ４個の半導体スイッチをブリッジ状に接続して構成したＵ相スイッチ回路Ｕ４、Ｖ相スイッチ回路Ｖ４、Ｗ相スイッチ回路Ｗ４の３つの半導体スイッチ回路で構成されている。Ｕ相スイッチ回路Ｕ４、Ｖ相スイッチ回路Ｖ４、Ｗ相スイッチ回路Ｗ４を構成する半導体スイッチ回路は、ゲート信号発生部２０から各ゲートに与えられたゲート信号に対応してオン・オフ動作を行い、単位インバータ３４の入力端子に印加された直流電圧Ｖ_ＤＣを三相交流電圧に変換し、Ｕ相の出力トランスＴ_ｕ４、Ｖ相の出力トランスＴ_ｖ４、及び、Ｗ相の出力トランスＴ_ｗ４に三相交流電圧を発生させる。 The unit inverter 34 is composed of three semiconductor switch circuits, a U-phase switch circuit U4, a V-phase switch circuit V4, and a W-phase switch circuit W4, each configured by connecting four semiconductor switches in a bridge shape. The semiconductor switch circuits constituting the U-phase switch circuit U4, the V-phase switch circuit V4, and the W-phase switch circuit W4 perform an on / off operation in response to the gate signal given to each gate from the gate signal generation unit 20, The DC voltage _VDC applied to the input terminal of the unit inverter 34 is converted into a three-phase AC voltage, and the U-phase output transformer T _u4 , the V-phase output transformer T _v4, and the W-phase output transformer T _w4 are converted into three. A phase AC voltage is generated.

制御部１０は、ゲート信号発生部２０を制御する。即ち、制御部１０の制御によって、ゲート信号発生部２０が発生するゲート信号の波形や位相が決定される。本発明において、各単位インバータの直流／交流変換機能は従来と同じである。
即ち、単位インバータ３１において、ゲート信号発生部２０からU相スイッチ回路Ｕ１、Ｖ相スイッチ回路Ｖ１、Ｗ相スイッチ回路Ｗ１に与えられるゲート信号の位相の関係は従来と同じである。また、単位インバータ３２においても、ゲート信号発生部２０からＵ相スイッチ回路Ｕ２、Ｖ相スイッチ回路Ｖ２、Ｗ相スイッチ回路Ｗ２に与えられるゲート信号の位相の関係は従来と同じである。また、単位インバータ３３においても、ゲート信号発生部２０からＵ相スイッチ回路Ｕ３、Ｖ相スイッチ回路Ｖ３、Ｗ相スイッチ回路Ｗ３に与えられるゲート信号の位相の関係は従来と同じである。更に、単位インバータ３４においても、ゲート信号発生部２０からＵ相スイッチ回路Ｕ４、Ｖ相スイッチ回路Ｖ４、Ｗ相スイッチ回路Ｗ４に与えられるゲート信号の位相の関係は従来と同じである。 The control unit 10 controls the gate signal generation unit 20. That is, the waveform and phase of the gate signal generated by the gate signal generator 20 are determined by the control of the controller 10. In the present invention, the DC / AC conversion function of each unit inverter is the same as the conventional one.
That is, in the unit inverter 31, the relationship of the phase of the gate signal given from the gate signal generator 20 to the U-phase switch circuit U1, the V-phase switch circuit V1, and the W-phase switch circuit W1 is the same as the conventional one. Also in the unit inverter 32, the relationship of the phases of the gate signals given from the gate signal generating unit 20 to the U-phase switch circuit U2, the V-phase switch circuit V2, and the W-phase switch circuit W2 is the same as the conventional one. Also in the unit inverter 33, the relationship of the phases of the gate signals given from the gate signal generating unit 20 to the U-phase switch circuit U3, the V-phase switch circuit V3, and the W-phase switch circuit W3 is the same as the conventional one. Further, in the unit inverter 34, the relationship of the phases of the gate signals supplied from the gate signal generating unit 20 to the U-phase switch circuit U4, the V-phase switch circuit V4, and the W-phase switch circuit W4 is the same as that in the prior art.

本発明の実施例１は、４台の単位インバータ３１、３２、３３、及び３４の出力変圧器をスター結線して多重化した４多重インバータにおいて、単位インバータ３１と３２を第１インバータ群、単位インバータ３３と３４を第２インバータ群とグループ分けし、各インバータ群を構成する２台の単位インバータの出力電圧の基本波の位相差が６０度となるように各単位インバータのゲートを制御するようにした多重インバータの制御システムである。 In the first embodiment of the present invention, four inverters 31, 32, 33, and 34 output transformers of four unit inverters are star-connected and multiplexed, unit inverters 31 and 32 are a first inverter group, unit The inverters 33 and 34 are grouped with the second inverter group, and the gate of each unit inverter is controlled so that the phase difference of the fundamental wave of the output voltage of the two unit inverters constituting each inverter group is 60 degrees. This is a control system for multiple inverters.

各インバータ群を構成する２台の単位インバータの出力電圧の基本波の位相差が６０度となるとは、具体的には次の通りである。即ち、第１インバータ群については、単位インバータ３１のＵ相の出力トランスＴ_ｕ１に発生する出力電圧と単位インバータ３２のＵ相の出力トランスＴ_ｕ２に発生する出力電圧の基本波の位相差が６０度であり、また、単位インバータ３１のＶ相の出力トランスＴ_ｖ１に発生する出力電圧と単位インバータ３２のＶ相の出力トランスＴ_ｖ２に発生する出力電圧の基本波の位相差が６０度であり、単位インバータ３１のＷ相の出力トランスＴ_ｗ１に発生する出力電圧と単位インバータ３２のＷ相の出力トランスＴ_ｗ２に発生する出力電圧の基本波の位相差が６０度であるということである。 Specifically, the phase difference of the fundamental wave of the output voltage of the two unit inverters constituting each inverter group is 60 degrees as follows. That is, for the first inverter group, the fundamental wave phase difference between the output voltage generated in the U-phase output transformer T _u1 of the unit inverter 31 and the output voltage generated in the U-phase output transformer T _u2 of the unit inverter 32 is 60. The fundamental phase difference between the output voltage generated in the V-phase output transformer T _v1 of the unit inverter 31 and the output voltage generated in the V-phase output transformer T _v2 of the unit inverter 32 is 60 degrees. This means that the phase difference between the fundamental wave of the output voltage generated in the W-phase output transformer T _w1 of the unit inverter 31 and the output voltage generated in the W-phase output transformer T _w2 of the unit inverter 32 is 60 degrees.

また、第２インバータ群については、単位インバータ３３のＵ相の出力トランスT_ｕ３に発生する出力電圧と単位インバータ３２のＵ相の出力トランスＴ_ｕ４に発生する出力電圧の基本波の位相差が６０度であり、また、単位インバータ３３のＶ相の出力トランスＴ_ｖ３に発生する出力電圧と単位インバータ３４のＶ相の出力トランスＴ_ｖ４に発生する出力電圧の基本波の位相差が６０度であり、単位インバータ３３のＷ相の出力トランスＴ_ｗ３に発生する出力電圧と単位インバータ３４のＷ相の出力トランスＴ_ｗ４に発生する出力電圧の基本波の位相差が６０度であるということである。 For the second inverter group, the phase difference between the fundamental wave of the output voltage generated in the U-phase output transformer T _u3 of the unit inverter 33 and the output voltage generated in the U-phase output transformer T _u4 of the unit inverter 32 is 60. time, and the difference in the phase of the fundamental wave of the output voltage generated in the output transformer T _v4 of the V-phase output voltage and the unit inverter 34 generated in the output transformer T _v3 of V phase unit inverters 33 is 60 degrees This means that the phase difference between the fundamental wave of the output voltage generated in the W-phase output transformer _Tw3 of the unit inverter 33 and the output voltage generated in the W-phase output transformer _Tw4 of the unit inverter 34 is 60 degrees.

第１インバータ群を構成する２台の単位インバータ３１と３２の出力電圧の基本波の位相差が６０度となるように制御するのは、単位インバータ３１と３２の構成スイッチに与えられるゲート信号の波形と位相を調節することによって行う。即ち、単位インバータ３１のＵ相スイッチ回路Ｕ１と単位インバータ３２のＵ相スイッチ回路Ｕ２に与えるゲート信号に６０度の位相差を持たせ、単位インバータ３１のＶ相スイッチ回路Ｖ１と単位インバータ３２のＶ相スイッチ回路Ｖ２に与えるゲート信号に６０度の位相差を持たせ、及び、単位インバータ３１のＷ相スイッチ回路Ｗ１と単位インバータ３２のＷ相スイッチ回路Ｗ２に与えるゲート信号に６０度の位相差を持たせることによって行う。 The reason why the phase difference between the fundamental waves of the output voltages of the two unit inverters 31 and 32 constituting the first inverter group is 60 degrees is that the gate signals given to the constituent switches of the unit inverters 31 and 32 are controlled. This is done by adjusting the waveform and phase. That is, the gate signal supplied to the U-phase switch circuit U1 of the unit inverter 31 and the U-phase switch circuit U2 of the unit inverter 32 has a phase difference of 60 degrees, and the V-phase switch circuit V1 of the unit inverter 31 and the V signal of the unit inverter 32 The gate signal applied to the phase switch circuit V2 has a phase difference of 60 degrees, and the gate signal applied to the W phase switch circuit W1 of the unit inverter 31 and the W phase switch circuit W2 of the unit inverter 32 has a phase difference of 60 degrees. Do it by giving it.

同様に、第２ンバータ群を構成する２台の単位インバータ３３と３４の出力電圧の基本波の位相差が６０度となるように制御するのは、単位インバータ３３と３４の構成スイッチに与えられるゲート信号の波形と位相を調節することによって行う。即ち、単位インバータ３３のＵ相スイッチ回路U３と単位インバータ３４のＵ相スイッチ回路Ｕ４に与えるゲート信号に６０度の位相差を持たせ、単位インバータ３３のＶ相スイッチ回路Ｖ３と単位インバータ３４のＶ相スイッチ回路Ｖ４に与えるゲート信号に６０度の位相差を持たせ、及び、単位インバータ３３のＷ相スイッチ回路Ｗ３と単位インバータ３３のＷ相スイッチ回路Ｗ４に与えるゲート信号に６０度の位相差を持たせることによって行う。 Similarly, it is given to the constituent switches of the unit inverters 33 and 34 that the phase difference between the fundamental waves of the output voltages of the two unit inverters 33 and 34 constituting the second inverter group is 60 degrees. This is done by adjusting the waveform and phase of the gate signal. That is, the gate signal applied to the U-phase switch circuit U3 of the unit inverter 33 and the U-phase switch circuit U4 of the unit inverter 34 has a phase difference of 60 degrees, and the V-phase switch circuit V3 of the unit inverter 33 and the V signal of the unit inverter 34 The gate signal applied to the phase switch circuit V4 has a phase difference of 60 degrees, and the gate signal applied to the W phase switch circuit W3 of the unit inverter 33 and the W phase switch circuit W4 of the unit inverter 33 has a phase difference of 60 degrees. Do it by giving it.

上述の如く、第１インバータ群を構成する単位インバータ３１と単位インバータ３２の出力電圧の位相差が６０度となるように、単位インバータ３１と単位インバータ３２のゲートを制御し、同時に、第２インバータ群を構成する単位インバータ３３と単位インバータ３４の出力電圧の位相差が６０度となるように、単位インバータ３３と単位インバータ３４のゲートを制御することによって、多重インバータ３０の出力電圧中に含まれる零相高調波、即ち、通信誘導障害の要因となる高調波が低減される。 As described above, the gates of the unit inverter 31 and the unit inverter 32 are controlled so that the phase difference between the output voltages of the unit inverter 31 and the unit inverter 32 constituting the first inverter group becomes 60 degrees, and at the same time, the second inverter It is included in the output voltage of the multiple inverter 30 by controlling the gates of the unit inverter 33 and the unit inverter 34 so that the phase difference between the output voltages of the unit inverter 33 and the unit inverter 34 constituting the group is 60 degrees. Zero-phase harmonics, that is, harmonics that cause communication inductive interference are reduced.

以下、インバータ群を構成する２台の単位インバータの出力電圧の基本波の位相差が６０度となるように各単位インバータを制御することによって零相高調波が抑制される理由を詳細に説明する。 Hereinafter, the reason why the zero-phase harmonics are suppressed by controlling each unit inverter so that the phase difference between the fundamental waves of the output voltages of the two unit inverters constituting the inverter group is 60 degrees will be described in detail. .

先ず、制御部１０により、パルス幅変調制御を完全に停止し、出力周波数に同期させて正負の矩形電圧を出力するワンパルス制御を行う場合には、その出力電圧ｖ_ｏは数式１で表され、直流電圧２Ｖ_ＤＣを上回る電圧を出力することが可能である。図２はワンパルス制御時の単相分の出力電圧波形を示す。 First, when the control unit 10 performs the one-pulse control for completely stopping the pulse width modulation control and outputting the positive and negative rectangular voltages in synchronization with the output frequency, the output voltage _vo is expressed by Equation 1. It is possible to output a voltage exceeding the direct current voltage 2V _DC . FIG. 2 shows an output voltage waveform for a single phase during one-pulse control.

但しＶ_ＤＣは直流電圧、ω_ｏは出力角周波数（ω_ｏ＝２πｆ_ｏ）、ｆ_ｏは出力周波数、φ_ｉは位相差、ηは電圧増加率、ａ_Ｌは直流電圧の利用率（最大変調率│ａ_Ｌ│<１．０>）である。

However _{V DC} is the DC voltage, omega _o is the output angular frequency _{_{(ω o = 2πf o),}} f o is the output frequency, phi _i the phase difference, eta voltage increase rate, _{a L} is of the DC voltage utilization factor (maximum modulation Rate | a _L | <1.0>).

零相高調波の低減は、図１に示す如く、単位インバータを多重化して構成されたＬＳＭ駆動用の多重インバータ３０において、単位インバータ間の出力電圧の基本波の位相を最適化することで実現したものである。多重化は偶数多重（２多重）とし、単位インバータ１の出力電圧と単位インバータ２の出力電圧の位相差φ _２を図３に示すように変化させた場合の高調波を計算すると以下の如くになる。なお、単位インバータ１と単位インバータ２は、図１の多重インバータ３０の第１インバータ群においては単位インバータ３１と単位インバータ３２に相当し、第２インバータ群においては単位インバータ３３と単位インバータ３４に相当する。 Reduction of the zero-phase harmonic, as shown in FIG. 1, in a multiple inverter 30 for LSM drive constructed by multiplexing unit inverter, implemented by optimizing the fundamental wave of the phase of the output voltage between the unit inverter It is a thing. The multiplexing is an even multiplex (2 multiplex), and the harmonics when the phase difference φ ₂ between the output voltage of the unit inverter 1 and the output voltage of the unit inverter 2 is changed as shown in FIG. 3 are calculated as follows: Become. The unit inverter 1 and the unit inverter 2 correspond to the unit inverter 31 and the unit inverter 32 in the first inverter group of the multiple inverter 30 in FIG. 1, and correspond to the unit inverter 33 and the unit inverter 34 in the second inverter group. To do.

多重化をＭとした場合の１相（ｊ相）の全電圧ｖ_ｏｊは数式２で表すことができる。全電圧圧ｖ_ｏｊのｎ次高調波成分の振幅値Ｖ_ｏｎは数式３となり、そのうちｎ＝３（２ｋ−１）が零相成分（ｋ＝１，２，３・・・）である。零相成分の高調波の実効値Ｖ_ｏｚは数式４で表わすことができ、Ｖ_ｏｚ＝０となる場合には零相電圧は発生しない。 The total voltage v _oj of one phase (j phase) when multiplexing is M can be expressed by Equation 2. The amplitude value V _on of the n-order harmonic component of the total voltage v _voj is expressed by Equation 3, of which n = 3 (2k−1) is the zero-phase component (k = 1, 2, 3,...). The effective value V _oz of the harmonics of the zero-phase component can be expressed by Equation 4. When V _oz = 0, no zero-phase voltage is generated.

ここで、偶数多重（２多重）の場合はφ_１＝０とし、φ_２を０〜１８０度で変化させ、それぞれ数式３と数式４を基に零相成分の高調波を計算する。
偶数多重時の結果は図４に示す如くとなる。偶数多重の場合は２台の単位インバータ間の出力電圧の位相差φ_２が６０度のとき、零相成分の高調波が完全に抑制される。
以上のことから、ワンパルス制御を行う場合、零相成分の高調波を抑制するには、偶数台で多重化し、かつ任意の２台の出力電圧位相を６０度にすればよいことが分かる。 Here, in the case of even multiplexing (two multiplexing), φ ₁ = 0, φ ₂ is changed from 0 to 180 degrees, and the harmonics of the zero-phase component are calculated based on Equation 3 and Equation 4, respectively.
The result of even multiplexing is as shown in FIG. When the phase difference phi ₂ of the output voltage between an even number multiple is two unit inverters is 60 degrees, the harmonics of zero-sequence component is completely suppressed.
From the above, it can be seen that when one-pulse control is performed, in order to suppress the harmonics of the zero-phase component, it is only necessary to multiplex with an even number and set the output voltage phase of any two to 60 degrees.

次に、対称成分（線間電圧）の高調波の低減について説明する。
ここで、多重化数は零相成分の高調波が完全に抑制可能な偶数多重（４多重）とし、図１に示す通り４台の単位インバータをそれぞれ第１インバータ群、第２インバータ群とに分け、図５に示す如く同一群内の単位インバータ間の電圧の位相差を６０度とするとともに、第１インバータ群、第２インバータ群の単位インバータの出力電圧の基本波の位相を変化させて線間電圧高調波の実効値を算出する。 Next, reduction of harmonics of the symmetric component (line voltage) will be described.
Here, the multiplexing number is an even number multiplexing (four multiplexing) capable of completely suppressing the harmonics of the zero-phase component, and as shown in FIG. 1, four unit inverters are divided into the first inverter group and the second inverter group, respectively. As shown in FIG. 5, the voltage phase difference between unit inverters in the same group is set to 60 degrees, and the phase of the fundamental wave of the output voltage of the unit inverters of the first inverter group and the second inverter group is changed. Calculate the effective value of the line voltage harmonic.

線間電圧は数式５で表すことができる。このとき、基本波を除く対称成分の高調波の実効値は数式６で表すことができる。 The line voltage can be expressed by Equation 5. At this time, the effective value of the harmonic of the symmetric component excluding the fundamental wave can be expressed by Equation 6.

数式６に従って、線間電圧高調波の実効値を計算すると、高調波の実効値が最小となるのはφ_３が３２度のときで、線間電圧高調波の実効値は最大で０．９９（ｐ．ｕ．）程度となる。 When the effective value of the line voltage harmonic is calculated according to Equation 6, the effective value of the harmonic becomes minimum when φ ₃ is 32 degrees, and the effective value of the line voltage harmonic is 0.99 at the maximum. (P.u.).

図６は４多重インバータの基本波電圧ベクトルを示す図である。４多重インバータの出力電圧に位相差を持たせることは、図６から推測できる通り、出力電圧の低下につながる。同一インバータ群の２台の単位インバータ間の出力電圧の基本波の位相差が６０度で、且つ異なるインバータ群の単位インバータ間の位相差φ_３が変化した場合のインバータ全体の出力電圧は少しづつ低下する。しかしながら、各インバータ群で６０度の位相差を持たせ、更に２つのインバータ群間の位相差φ_３を３２度としても、４．２（ｐ．ｕ．）程度の出力電圧が得られる。４台の単位インバータ間で全く位相差が無い場合の出力電圧４×４／π（ｐ．ｕ．）と比較した場合、低下した割合は１７％程度である。 FIG. 6 is a diagram showing a fundamental voltage vector of a 4-multiplex inverter. Giving a phase difference to the output voltage of the 4-multiplex inverter leads to a decrease in the output voltage, as can be estimated from FIG. The phase difference between the fundamental wave of the output voltage between two unit inverters of the same inverter group is at 60 degrees, and the inverter overall output voltage when the phase difference phi ₃ has changed between the different inverter group of the unit inverters little by little descend. However, to have a phase difference of 60 degrees each inverter group, further even ₃ to 32-degree phase difference φ between the two inverter group, 4.2 (p.u.) About the output voltage is obtained. When compared with the output voltage 4 × 4 / π (pu) when there is no phase difference between the four unit inverters, the rate of decrease is about 17%.

このように、偶数台のインバータを図１の如く構成したＬＳＭ駆動用の多重インバータ３０にワンパルス制御を導入することで、直流電圧の利用率の改善が図れ、しかも４台以上の偶数台で多重化すると、零相成分の高調波を抑制しながら、対称成分の高調波についても低減できる。要するに、本発明では、偶数台の単位インバータの出力変圧器をスター結線して多重化した多重インバータにおいて、前記偶数台の単位インバータを２台ずつのインバータ群にグループ分けし、前記２台の単位インバータのスイッチ回路に与えるゲート信号に６０度の位相差を持たせて前記各単位インバータをワンパルス制御するのである。 In this way, by introducing one-pulse control to the LSM drive multiplex inverter 30 having an even number of inverters configured as shown in FIG. In this case, the harmonic of the symmetric component can be reduced while suppressing the harmonic of the zero phase component. In short, in the present invention, in the multiplex inverter in which the output transformers of the even number of unit inverters are multiplexed by star connection, the even number of unit inverters are grouped into two inverter groups, and the two unit inverters are grouped. The unit inverter is controlled by one pulse by giving a phase difference of 60 degrees to the gate signal applied to the switch circuit of the inverter.

次に、図１の多重インバータ３０にパルス幅変調制御を適用した多重インバータの制御システムについて説明する。制御部１０により、パルス幅変調制御を行う場合、１つのインバータ群を構成する２台のインバータのキャリア信号を同位相にし、変調信号の位相のみ６０度ずらすことで、零相成分の高調波を完全に除去することができる。即ち、図７に示す如く、４台の三相ブリッジインバータで構成された４多重インバータにおいて、第１インバータ群の単位インバータ１と単位インバータ２のキャリア信号を同位相にし、変調信号の位相のみ６０度ずらす。同様に、第２インバータ群の単位インバータ３と単位インバータ４のキャリア信号を同位相にし、変調信号の位相のみ６０度ずらすのである。 Next, a control system for a multiple inverter in which pulse width modulation control is applied to the multiple inverter 30 in FIG. 1 will be described. When pulse width modulation control is performed by the control unit 10, the carrier signals of the two inverters constituting one inverter group are set to the same phase, and only the phase of the modulation signal is shifted by 60 degrees, so that the harmonics of the zero phase component are reduced. It can be completely removed. That is, as shown in FIG. 7, in a four-multiplex inverter constituted by four three-phase bridge inverters, the carrier signals of the unit inverter 1 and the unit inverter 2 of the first inverter group are set to the same phase, and only the phase of the modulation signal is 60. Shift it. Similarly, the carrier signals of the unit inverter 3 and the unit inverter 4 of the second inverter group are set to the same phase, and only the phase of the modulation signal is shifted by 60 degrees.

この制御方法によれば、出力電圧基本波の振幅値は１３．４％程度低減し、等価変調周波数も１／２に低下するが、零相成分の高調波は完全に除去することが出来た。なお、上記の単位インバータ１，２，３及び４は、図１の多重インバータ３０の単位インバータ３１，３２，３３及び３４に対応する。要するに、本発明では、偶数台の単位インバータの出力変圧器をスター結線して多重化した多重インバータにおいて、前記偶数台の単位インバータを２台ずつのインバータ群にグループ分けし、前記２台の単位インバータのキャリア信号を同位相にし、変調信号は６０度ずらして前記各単位インバータをパルス幅変調制御するのである。 According to this control method, the amplitude value of the output voltage fundamental wave is reduced by about 13.4%, and the equivalent modulation frequency is also reduced by half, but the zero-phase component harmonics can be completely removed. . The unit inverters 1, 2, 3, and 4 correspond to the unit inverters 31, 32, 33, and 34 of the multiple inverter 30 in FIG. In short, in the present invention, in the multiplex inverter in which the output transformers of the even number of unit inverters are multiplexed by star connection, the even number of unit inverters are grouped into two inverter groups, and the two unit inverters are grouped. The inverter carrier signals are set to the same phase, and the modulation signals are shifted by 60 degrees, and the unit inverters are subjected to pulse width modulation control.

以上、４台の単位インバータで構成された偶数多重インバータに適用された実施例１について詳細に説明したが、本発明は実施例１に限定されるものではなく、その特許請求の範囲において様々に変形して実施することができることは勿論である。 As described above, the first embodiment applied to the even-numbered multiple inverter composed of four unit inverters has been described in detail. However, the present invention is not limited to the first embodiment, and variously in the claims. Needless to say, the present invention can be modified.

本発明の実施例１の４多重インバータの回路構成図である。It is a circuit block diagram of 4 multiplex inverter of Example 1 of this invention. ワンパルス制御時の出力電圧波形図である。It is an output voltage waveform figure at the time of one pulse control. 偶数多重インバータの出力電圧波形図である。It is an output voltage waveform figure of an even number multiple inverter. 偶数多重インバータの零相高調波実効値を示す図である。It is a figure which shows the zero phase harmonic effective value of an even number multiple inverter. ４多重インバータの出力電圧位相を示す図である。It is a figure which shows the output voltage phase of 4 multiplex inverter. ４多重インバータの出力電圧位相の出力電圧基本波のベクトルを示す図である。It is a figure which shows the vector of the output voltage fundamental wave of the output voltage phase of 4 multiplex inverter. ４多重インバータをパルス幅変調制御により駆動した場合の零相高調波の低減を説明するための波形図である。It is a wave form diagram for explaining reduction of zero phase harmonics when a 4 multiplex inverter is driven by pulse width modulation control.

Explanation of symbols

１０制御部
２０ゲート信号発生部
３０多重インバータ
３１，３２，３３，３４単位インバータ
４０コンバータ
５０ＬＳＭ
Ｌ_u, Ｌ_{v ,}Ｌ_wＬＳＭの三相コイル
Ｕ１〜Ｕ４Ｕ相スイッチ回路
Ｖ１〜Ｖ４Ｖ相スイッチ回路
Ｗ１〜Ｗ４ U相スイッチ回路
Ｔ_ｕ１〜Ｔ_ｕ４，Ｔ_ｖ１〜Ｔ_ｖ４，Ｔ_ｗ１〜Ｔ_ｗ４出力変圧器

10 control unit 20 gate signal generation unit 30 multiple inverters 31, 32, 33, 34 unit inverter 40 converter 50 LSM
L _{_u,} L _v, L _w three-phase coils U1 to U4 U-phase switching circuit V1-V4 V-phase switch circuit of LSM W1 to W4 U-phase switching circuit _{_{_{_{T u1 ~T u4, T v1 ~T}}}} v4, T w1 ~T _w4 output transformer

Claims

In a multiple inverter in which output transformers of even-numbered unit inverters are star-connected and multiplexed, the even-numbered unit inverters are grouped into two inverter groups, and two unit inverters constituting each inverter group A control system for multiple inverters, characterized in that each unit inverter is controlled so that the phase difference of the fundamental wave of the output voltage is 60 degrees.

2. The control system for a multi-inverter according to claim 1, wherein each unit inverter is subjected to one-pulse control by giving a phase difference of 60 degrees to a gate signal applied to a switch circuit of the two unit inverters .

2. The control system for a multiple inverter according to claim 1, wherein the carrier signals of the two unit inverters have the same phase and the modulation signal is shifted by 60 degrees to control each unit inverter by pulse width modulation .