JP4836599B2 - Voltage regulator - Google Patents
Voltage regulator Download PDFInfo
- Publication number
- JP4836599B2 JP4836599B2 JP2006040041A JP2006040041A JP4836599B2 JP 4836599 B2 JP4836599 B2 JP 4836599B2 JP 2006040041 A JP2006040041 A JP 2006040041A JP 2006040041 A JP2006040041 A JP 2006040041A JP 4836599 B2 JP4836599 B2 JP 4836599B2
- Authority
- JP
- Japan
- Prior art keywords
- leakage current
- transistor
- output
- voltage regulator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
- Control Of Voltage And Current In General (AREA)
Description
本発明は、ボルテージレギュレータに関する。詳しくは、出力トランジスタのリーク電流を吸収するボルテージレギュレータに関するものである。 The present invention relates to a voltage regulator. Specifically, the present invention relates to a voltage regulator that absorbs leakage current of an output transistor.
図４は従来例に係るボルテージレギュレータの構成図である。ボルテージレギュレータは、基準電圧回路１１、差動増幅回路２１、出力ドライバＭ３０、抵抗Ｒ１、Ｒ２を備える。
出力端子（ＶＯＵＴ）に接続されたシステムがスリープ状態の場合、ボルテージレギュレータの出力電流はゼロである。このような条件下で出力ドライバＭ３０にリークが合った場合、Ｍ３０のリーク電流が（出力電圧）／（Ｒ１＋Ｒ２）で決まる電流値を超えなければ、リーク電流は抵抗Ｒ１、Ｒ２を介してＧＮＤ端子に流れ込む。
FIG. 4 is a configuration diagram of a voltage regulator according to a conventional example. The voltage regulator includes a
When the system connected to the output terminal (VOUT) is in the sleep state, the output current of the voltage regulator is zero. If a leak occurs in the output driver M30 under such conditions, the leakage current of the M30 does not exceed a current value determined by (output voltage) / (R1 + R2). Flow into.
しかし出力ドライバＭ３０のリーク電流量が（出力電圧）／（Ｒ１＋Ｒ２）を超えると出力ドライバＭ３０のゲート／ソース間電圧（Ｖｇｓ）を小さくしＭ３０をオフさせても、リーク電流の全てをＧＮＤ端子に流し込むことができず、リーク電流の一部はボルテージレギュレータＩＣ外部に電圧安定化のために設けられた図示しないコンデンサに充電され、出力電圧が上昇する。
このような出力ドライバＭ３０のリークは主にチップ温度の上昇によって増加する。またリーク電流はトランジスタの微細化によって増加する。微細化されたプロセスを用いたボルテージレギュレータにおいて、高温環境下で出力電流ゼロの時の出力電圧上昇が課題であった。またＩＣ内部における簡単な構成で対策することが望まれていた。
本発明は、簡単な構成で精度よくリーク電流を検出して、吸収することが可能なボルテージレギュレータを提供することを目的とする。
However, if the amount of leakage current of the output driver M30 exceeds (output voltage) / (R1 + R2), even if the gate-source voltage (Vgs) of the output driver M30 is reduced and M30 is turned off, all of the leakage current is supplied to the GND terminal. A part of the leakage current is charged to a capacitor (not shown) provided outside the voltage regulator IC for voltage stabilization, and the output voltage rises.
Such leakage of the output driver M30 increases mainly due to an increase in chip temperature. In addition, leakage current increases with miniaturization of transistors. In a voltage regulator using a miniaturized process, the output voltage rise when the output current is zero under a high temperature environment has been a problem. It has also been desired to take measures with a simple configuration inside the IC.
An object of the present invention is to provide a voltage regulator that can detect and absorb a leak current with a simple configuration with high accuracy.
上記目的を達成するために、請求項１記載の発明は、出力トランジスタのリーク電流を吸収するリーク電流吸収回路を備えたボルテージレギュレータであって、
前記出力トランジスタの出力端子とＧＮＤ間に抵抗を介して接続されたリーク電流モニタ用トランジスタと、
前記抵抗に流れるリーク電流により発生する電圧が所定の閾値を超えた場合に、前記出力端子の電流をグランドにバイパスするバイパストランジスタと、
を備え、
前記リーク電流モニタ用トランジスタの諸特性は、前記出力トランジスタの諸特性と同じになるように選択されることを特徴とする。
請求項２記載の発明は、出力トランジスタのリーク電流を吸収するリーク電流吸収回路を備えたボルテージレギュレータであって、
前記出力トランジスタの出力端子とＧＮＤ間に抵抗を介して接続されたリーク電流モニタ用トランジスタと、
前記抵抗に流れるリーク電流により発生する電圧が所定の閾値を超えた場合に、前記出力端子の電流をグランドにバイパスするバイパストランジスタと、
を備え、
前記リーク電流モニタ用トランジスタの導電型は、前記出力トランジスタの導電型と同じであることを特徴とする。
In order to achieve the above object, an invention according to claim 1 is a voltage regulator including a leakage current absorption circuit that absorbs a leakage current of an output transistor,
A leakage current monitor transistor connected between the output terminal of the output transistor and GND via a resistor;
A bypass transistor that bypasses the current of the output terminal to the ground when a voltage generated by a leakage current flowing through the resistor exceeds a predetermined threshold;
Equipped with a,
The characteristics of the leakage current monitoring transistor are selected to be the same as the characteristics of the output transistor .
The invention according to claim 2 is a voltage regulator including a leakage current absorption circuit that absorbs the leakage current of the output transistor,
A leakage current monitor transistor connected between the output terminal of the output transistor and GND via a resistor;
A bypass transistor that bypasses the current of the output terminal to the ground when a voltage generated by a leakage current flowing through the resistor exceeds a predetermined threshold;
With
The conductivity type of the leakage current monitor transistor is characterized in that it is the same as the conductivity type of said output transistor.
請求項３記載の発明は、前記リーク電流モニタ用トランジスタのゲート長が前記出力トランジスタのゲート長よりも小さいか又は同じであることを特徴とする。
請求項４記載の発明は、前記リーク電流モニタ用トランジスタが前記出力トランジスタと同一フィールド内に存在することを特徴とする。
請求項５記載の発明は、前記バイパストランジスタがｎｐｎバイポーラトランジスタであることを特徴とする。
The invention according to claim 3 is characterized in that a gate length of the leakage current monitoring transistor is smaller than or equal to a gate length of the output transistor.
According to a fourth aspect of the present invention, the leakage current monitoring transistor is present in the same field as the output transistor.
The invention according to claim 5 is characterized in that the bypass transistor is an npn bipolar transistor.
本発明のボルテージレギュレータは、電源端子と出力端子の間に接続された出力トランジスタと同じタイプのリーク電流モニタ用トランジスタが出力端子と抵抗の間に接続され、その抵抗のもう一方の端子はＧＮＤ端子に接続され、出力トランジスタのリーク電流をＧＮＤ端子に流す機能を有する、ＩＣ化されたリーク電流検出回路を備えたので、簡単な構成で精度よくリーク電流を検出することが可能となる。 In the voltage regulator of the present invention, a leakage current monitoring transistor of the same type as the output transistor connected between the power supply terminal and the output terminal is connected between the output terminal and the resistor, and the other terminal of the resistor is the GND terminal. Since the IC-equipped leak current detection circuit having the function of flowing the leak current of the output transistor to the GND terminal is provided, it is possible to detect the leak current with a simple configuration with high accuracy.
以下、本発明の実施形態を図面に従って説明する。
図１は本発明の第１の実施形態に係るボルテージレギュレータの構成図である。出力ドライバＭ３０、Ｍ４１は同じタイプのＰｃｈトランジスタで、出力ドライバＭ４２はＮｃｈトランジスタである。以下、出力ドライバを省略してＭ３０、Ｍ４１、Ｍ４２と称する。
Ｍ４１をＭ３０に隣接または同一フィールド内に配置することにより、Ｍ３０とＭ４１のしきい値、両者の加工精度は同等となり、特性も似たものになる。これによってチップ温度が高温になり、Ｍ３０にリーク電流が発生するとＭ４１にもリーク電流が発生する。つまりＭ４１は出力トランジスタのリーク電流をモニタする働きを持つ。
Ｍ４１のリーク電流は抵抗ＲＡを介してＧＮＤ端子に流れ込み、Ｍ４２のゲート電圧が上昇する。Ｍ４１のリーク電流が増えるとＭ４２のゲート電圧は上昇し、Ｍ４２のしきい値電圧を超えると出力端子から抵抗ＲＢ、Ｍ４２を介して電流が流れる。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a configuration diagram of a voltage regulator according to a first embodiment of the present invention. The output drivers M30 and M41 are Pch transistors of the same type, and the output driver M42 is an Nch transistor. Hereinafter, the output driver is omitted and referred to as M30, M41, and M42.
By arranging M41 adjacent to M30 or in the same field, the threshold values of M30 and M41, the processing accuracy of both are equal, and the characteristics are also similar. As a result, when the chip temperature becomes high and a leak current is generated in M30, a leak current is also generated in M41. That is, M41 has a function of monitoring the leakage current of the output transistor.
The leakage current of M41 flows into the GND terminal via the resistor RA, and the gate voltage of M42 increases. When the leakage current of M41 increases, the gate voltage of M42 increases, and when the threshold voltage of M42 is exceeded, current flows from the output terminal via resistors RB and M42.
Ｍ３０のリーク電流量が（出力電圧）／（Ｒ１＋Ｒ２）を超え、リーク電流の一部が、ボルテージレギュレータＩＣ外部に電圧安定化のために設けられたコンデンサに充電され、出力電圧が上昇し始める前に、Ｍ４２がオンするようにＭ４１のゲート幅、ＲＡの抵抗値を選ぶ。そうすると、Ｍ３０のリーク電流はリーク電流吸収回路４０を介してＧＮＤ端子に流れ込み、出力電流の上昇を防ぐことができる。またリーク電流吸収回路４０が吸収する電流は抵抗ＲＢで調整できる。
The amount of leakage current of M30 exceeds (output voltage) / (R1 + R2), and a part of the leakage current is charged to a capacitor provided for voltage stabilization outside the voltage regulator IC, before the output voltage starts to rise. Then, the gate width of M41 and the resistance value of RA are selected so that M42 is turned on. Then, the leakage current of M30 flows into the GND terminal via the leakage
図２は本発明の第２の実施形態に係るボルテージレギュレータの構成図である。図２に示す第２の実施形態では、ＮｃｈトランジスタのＭ４２をＰｃｈトランジスタのＭ４３に置き換えている。
Ｍ４１はＭ３０に隣接または同一フィールド内に配置することが望ましい。リーク電流量はゲート幅に比例し、問題となるリーク電流量は数ｕＡ〜数十ｕＡのオーダーである。出力トランジスタは十分な電流駆動能力を持たせるためにゲート幅が大きく面積も大きい。
FIG. 2 is a configuration diagram of a voltage regulator according to the second embodiment of the present invention. In the second embodiment shown in FIG. 2, the Mch of the Nch transistor is replaced with M43 of the Pch transistor.
M41 is preferably arranged adjacent to M30 or in the same field. The amount of leakage current is proportional to the gate width, and the amount of leakage current in question is on the order of several uA to several tens of uA. The output transistor has a large gate width and a large area in order to have sufficient current driving capability.
図１、図２のＭ４１の面積は小さい方が好ましいが、小さいとリーク電流量も小さくなってしまい抵抗ＲＡの抵抗値を数メガΩ以上の値にする必要がある。しかし、必ずしもＭ３０とＭ４１のゲート長は同じである必要は無く、Ｍ４１のゲート長の方がＭ３０のゲート長より小さくてもよい。
そうするとＭ４１はＭ３０よりもリークしやすくなるのでＲＡの抵抗値を小さくできる。図１のＭ４２のサイズとＲＢの抵抗値、図２のＭ４２のサイズとＲＣの抵抗値はＭ３０のリーク電流量に合わせて適切に調整すればよい。
The area of M41 in FIGS. 1 and 2 is preferably small, but if it is small, the amount of leakage current is also small, and the resistance value of the resistor RA needs to be a value of several megaΩ or more. However, the gate lengths of M30 and M41 are not necessarily the same, and the gate length of M41 may be smaller than the gate length of M30.
Then, since M41 is more likely to leak than M30, the resistance value of RA can be reduced. The size of M42 and the resistance value of RB in FIG. 1, and the size of M42 and the resistance value of RC in FIG. 2 may be appropriately adjusted according to the amount of leakage current of M30.
図３は本発明の第３の実施形態に係るボルテージレギュレータの構成図である。図１のＭＯＳトランジスタＭ４２の代わりにｎｐｎバイポーラトランジスタによる出力ドライバＭ４４を用いている。Ｍ４１にリーク電流が発生するとＭ４４のベース電圧が上昇し、ベースエミッタ間電圧が約０．６Ｖになるとベース電流が流れＭ４４はオンする。
これによって出力端子から抵抗ＲＢとＭ４４を介してリーク電流はＧＮＤ端子に流れ込む。Ｍ３０のリーク電流量が（出力電圧）／（Ｒ１＋Ｒ２）を超え、リーク電流の一部がボルテージレギュレータＩＣ外部に電圧安定化のために設けられたコンデンサに充電され、出力電圧が上昇し始める前にＭ４４がオンするようにＭ４１のゲート幅、ＲＡの抵抗値を選べばよい。図１に示す第１の実施形態と同様にリーク電流吸収回路４０が吸収する電流は抵抗ＲＢで調整できる。
FIG. 3 is a configuration diagram of a voltage regulator according to the third embodiment of the present invention. Instead of the MOS transistor M42 of FIG. 1, an output driver M44 using an npn bipolar transistor is used. When a leak current occurs in M41, the base voltage of M44 rises, and when the base-emitter voltage reaches about 0.6 V, a base current flows and M44 is turned on.
As a result, leakage current flows from the output terminal to the GND terminal via the resistors RB and M44. Before the leakage current amount of M30 exceeds (output voltage) / (R1 + R2), a part of the leakage current is charged to a capacitor provided for voltage stabilization outside the voltage regulator IC, and the output voltage starts to rise. The gate width of M41 and the resistance value of RA may be selected so that M44 is turned on. As in the first embodiment shown in FIG. 1, the current absorbed by the leakage
本発明のボルテージレギュレータは、出力トランジスタと同じタイプのリーク電流モニタ用トランジスタをリーク電流のモニタとしてリーク電流吸収回路を構成しているので精度良くリーク電流を検出することが可能である。
また、リーク電流モニタ用トランジスタのゲート長を出力トランジスタのゲート長よりも小さくすることで、リーク電流モニタ用のトランジスタの面積を小さくすることができる。
また、同一ＩＣ内であっても距離が離れていれば温度に差があるため、出力トランジスタとリーク電流モニタ用トランジスタを隣接させたり、同一フィールド内に配置することで温度差を小さくすることができ、リーク電流モニタ精度を高めることができる。
また、リーク電流モニタ用トランジスタをｎｐｎバイポーラトランジスタとすることで、リーク電流に依存して動作するリーク電流吸収回路に好適なものとなる。
In the voltage regulator of the present invention, a leakage current absorption circuit is configured using a leakage current monitoring transistor of the same type as the output transistor as a leakage current monitor, so that the leakage current can be detected with high accuracy.
Further, by making the gate length of the leakage current monitoring transistor smaller than the gate length of the output transistor, the area of the leakage current monitoring transistor can be reduced.
In addition, even within the same IC, there is a difference in temperature if the distance is long. Therefore, the temperature difference can be reduced by arranging the output transistor and the leakage current monitoring transistor adjacent to each other or in the same field. It is possible to improve the leakage current monitoring accuracy.
In addition, if the leakage current monitoring transistor is an npn bipolar transistor, it is suitable for a leakage current absorption circuit that operates depending on the leakage current.
Ｍ３０ 出力トランジスタ
Ｍ４１ リーク電流モニタ用トランジスタ
ＲＡ 抵抗
４０ リーク電流吸収回路
M30 Output transistor M41 Leakage current monitoring
Claims (5)
前記出力トランジスタの出力端子とＧＮＤ間に抵抗を介して接続されたリーク電流モニタ用トランジスタと、
前記抵抗に流れるリーク電流により発生する電圧が所定の閾値を超えた場合に、前記出力端子の電流をグランドにバイパスするバイパストランジスタと、
を備え、
前記リーク電流モニタ用トランジスタの諸特性は、前記出力トランジスタの諸特性と同じになるように選択されることを特徴とするボルテージレギュレータ。 A voltage regulator including a leakage current absorption circuit that absorbs a leakage current of an output transistor,
A leakage current monitor transistor connected between the output terminal of the output transistor and GND via a resistor;
A bypass transistor that bypasses the current of the output terminal to the ground when a voltage generated by a leakage current flowing through the resistor exceeds a predetermined threshold;
Equipped with a,
A voltage regulator , wherein various characteristics of the leakage current monitoring transistor are selected to be the same as various characteristics of the output transistor .
前記出力トランジスタの出力端子とＧＮＤ間に抵抗を介して接続されたリーク電流モニタ用トランジスタと、
前記抵抗に流れるリーク電流により発生する電圧が所定の閾値を超えた場合に、前記出力端子の電流をグランドにバイパスするバイパストランジスタと、
を備え、
前記リーク電流モニタ用トランジスタの導電型は、前記出力トランジスタの導電型と同じであることを特徴とするボルテージレギュレータ。 A voltage regulator including a leakage current absorption circuit that absorbs a leakage current of an output transistor,
A leakage current monitor transistor connected between the output terminal of the output transistor and GND via a resistor;
A bypass transistor that bypasses the current of the output terminal to the ground when a voltage generated by a leakage current flowing through the resistor exceeds a predetermined threshold;
With
The conductivity type of the leakage current monitor transistor, features and be Rubo Le stage regulator that is the same as the conductivity type of said output transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006040041A JP4836599B2 (en) | 2006-02-16 | 2006-02-16 | Voltage regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006040041A JP4836599B2 (en) | 2006-02-16 | 2006-02-16 | Voltage regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007219861A JP2007219861A (en) | 2007-08-30 |
| JP4836599B2 true JP4836599B2 (en) | 2011-12-14 |
Family
ID=38497090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006040041A Expired - Fee Related JP4836599B2 (en) | 2006-02-16 | 2006-02-16 | Voltage regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4836599B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5544105B2 (en) * | 2009-03-12 | 2014-07-09 | ローム株式会社 | Regulator circuit |
| JP2011130606A (en) * | 2009-12-18 | 2011-06-30 | Toshiba Corp | Power supply control circuit and dc-dc converter |
| JP5527070B2 (en) | 2010-07-13 | 2014-06-18 | 株式会社リコー | Constant voltage circuit and electronic device using the same |
| JP5848516B2 (en) * | 2011-04-15 | 2016-01-27 | ローム株式会社 | Power supply |
| JP5742593B2 (en) * | 2011-08-30 | 2015-07-01 | ミツミ電機株式会社 | Semiconductor integrated circuit, protection circuit and battery pack |
| KR101981134B1 (en) * | 2012-11-20 | 2019-05-22 | 미쓰미덴기가부시기가이샤 | Semiconductor integrated circuit, protection circuit and battery pack |
| JP6211889B2 (en) * | 2013-10-22 | 2017-10-11 | エスアイアイ・セミコンダクタ株式会社 | Voltage regulator |
| KR102669176B1 (en) | 2017-01-03 | 2024-05-27 | 삼성전자주식회사 | Device for detecting leakage current and memory device |
| JP6901509B2 (en) * | 2019-01-08 | 2021-07-14 | Ｎｅｃプラットフォームズ株式会社 | Impedance reduction device, power supply device, power supply, impedance reduction method and impedance reduction processing program |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2953887B2 (en) * | 1992-10-24 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | Voltage regulator |
| JP3625918B2 (en) * | 1995-10-16 | 2005-03-02 | 株式会社ルネサステクノロジ | Voltage generation circuit |
| JP3452459B2 (en) * | 1997-04-25 | 2003-09-29 | セイコーインスツルメンツ株式会社 | Voltage regulator |
| JP2000194431A (en) * | 1998-12-24 | 2000-07-14 | Rohm Co Ltd | Stabilized power circuit |
| JP3825300B2 (en) * | 2001-10-31 | 2006-09-27 | Ｎｅｃエレクトロニクス株式会社 | Internal step-down circuit |
| KR100410987B1 (en) * | 2001-11-02 | 2003-12-18 | 삼성전자주식회사 | Internal voltage generator |
| JP2005011133A (en) * | 2003-06-20 | 2005-01-13 | Mitsumi Electric Co Ltd | Voltage regulator |
-
2006
- 2006-02-16 JP JP2006040041A patent/JP4836599B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007219861A (en) | 2007-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4836599B2 (en) | Voltage regulator | |
| CN101943613B (en) | Sub-threshold CMOS temperature detector | |
| JP5581868B2 (en) | Semiconductor circuit and constant voltage circuit using the same | |
| US20130027827A1 (en) | Protection circuit | |
| CN104967095A (en) | Over-temperature protection circuit | |
| JP2010014445A (en) | Semiconductor temperature sensor | |
| CN102347753A (en) | Reset circuit and apparatus including the reset circuit | |
| JP4920305B2 (en) | Overheat detection circuit and semiconductor device and electronic apparatus incorporating the overheat detection circuit | |
| KR20130006955A (en) | A temperature sensor with low power, high precision, and wide temperature range | |
| JP2007087091A (en) | Overcurrent detecting circuit and circuit generating reference voltage | |
| JP2016139247A (en) | Constant current driving circuit | |
| JP2009302367A (en) | Electrostatic protective circuit of semiconductor device | |
| JP2000194431A (en) | Stabilized power circuit | |
| JP2005011133A (en) | Voltage regulator | |
| JP2007226392A (en) | Regulator circuit | |
| JP6198442B2 (en) | Constant current protection circuit | |
| JP2017005609A (en) | Overvoltage detection circuit | |
| US7965125B2 (en) | Current drive circuit | |
| JP6666716B2 (en) | Temperature detection circuit and circuit device using the same | |
| JP6461725B2 (en) | Semiconductor device and control method of internal circuit | |
| JP6426018B2 (en) | Overheat detection circuit and power supply | |
| JP4550506B2 (en) | DC stabilized power supply circuit | |
| JP2018022280A (en) | Voltage Regulator | |
| US7808753B2 (en) | System and method for monitoring negative bias in integrated circuits | |
| US7248092B2 (en) | Clamp circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110920 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |