JP6198442B2 - Constant current protection circuit - Google Patents

Constant current protection circuit Download PDF

Info

Publication number
JP6198442B2
JP6198442B2 JP2013091044A JP2013091044A JP6198442B2 JP 6198442 B2 JP6198442 B2 JP 6198442B2 JP 2013091044 A JP2013091044 A JP 2013091044A JP 2013091044 A JP2013091044 A JP 2013091044A JP 6198442 B2 JP6198442 B2 JP 6198442B2
Authority
JP
Japan
Prior art keywords
constant current
circuit
voltage
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013091044A
Other languages
Japanese (ja)
Other versions
JP2014215733A (en
Inventor
光浩 榎本
光浩 榎本
一之 宮島
一之 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2013091044A priority Critical patent/JP6198442B2/en
Publication of JP2014215733A publication Critical patent/JP2014215733A/en
Application granted granted Critical
Publication of JP6198442B2 publication Critical patent/JP6198442B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Description

本発明は、定電流保護回路に係り、特に、応答速度の向上等を図ったものに関する。   The present invention relates to a constant current protection circuit, and more particularly to a circuit for improving response speed.

定電流回路と、その出力電流保護回路として、従来から良く知られている回路構成としては、例えば、図7に示されたようなものがある。
以下、同図を参照しつつ、この従来回路について説明する。
まず、定電流回路20Aは、定電圧源22A、定電流駆動用エラーアンプ21A、定電流駆動トランジスタQd、電流設定抵抗器R1とを主たる構成要素として構成されてなるものである。
かかる定電流回路20Aは、定電圧源22Aによって設定された基準電圧VREF1と、出力電流に応じたフィードバック電圧VREF2とが同一となるように定電流駆動トランジスタQdが制御されるようになっている。
As a constant current circuit and an output current protection circuit thereof, a circuit configuration well known in the art includes, for example, that shown in FIG.
The conventional circuit will be described below with reference to FIG.
First, the constant current circuit 20A is constituted by a constant voltage source 22A, a constant current driving error amplifier 21A, a constant current driving transistor Qd, and a current setting resistor R1 as main components.
In the constant current circuit 20A, the constant current driving transistor Qd is controlled so that the reference voltage VREF1 set by the constant voltage source 22A is equal to the feedback voltage VREF2 corresponding to the output current.

この定電流回路20Aの出力電流は、フィードバック電圧VREF2を電流設定抵抗器R1で除した値として設定されるもので、その出力電流は、例えば、複数直列接続されたLED11Aから構成された負荷回路10Aに供給されるものとなっている。   The output current of the constant current circuit 20A is set as a value obtained by dividing the feedback voltage VREF2 by the current setting resistor R1, and the output current is, for example, a load circuit 10A composed of a plurality of LEDs 11A connected in series. It is to be supplied to.

この定電流回路20Aには、次述するような過電流保護回路30Aが付加されている。
過電流回路30Aは、電流センストランジスタQs、電流センス抵抗器R2、コンパレータ31Aを主たる構成要素として構成されてなるものである。
かかる過電流回路30Aにおいて、電流センストランジスタQsは、定電流回路20Aの定電流駆動トランジスタQdとカレントミラーを構成しており、定電流駆動トランジスタQdの電流がカレントミラーされて電流センストランジスタQsを介して電流センス抵抗器R2には、トランジスタのサイズ比(Qdのサイズ:Qsのサイズ)倍の電流が流されるようになっている。
An overcurrent protection circuit 30A as described below is added to the constant current circuit 20A.
The overcurrent circuit 30A includes the current sense transistor Qs, the current sense resistor R2, and the comparator 31A as main components.
In the overcurrent circuit 30A, the current sense transistor Qs forms a current mirror with the constant current drive transistor Qd of the constant current circuit 20A, and the current of the constant current drive transistor Qd is current mirrored via the current sense transistor Qs. Thus, a current that is twice the size ratio of the transistors (Qd size: Qs size) flows through the current sense resistor R2.

電流センス抵抗器R2に生ずる電圧降下分の電圧VREF5は、コンパレータ31Aの非反転入力端子に入力され、この電圧VREF5が、反転入力端子に接続された定電圧源32Aにより設定された基準電圧VREF3を超えると(図13(B)参照)、コンパレータ31Aにより定電流駆動用エラーアンプ21Aの動作が制限される。その結果、同様に定電流駆動トランジスタQdの動作も制限され、図13(A)に示されたように、出力電流ILEDが所定の設定値に制限されるものとなっている。
なお、この種の保護回路としては、例えば、特許文献1等に開示されたもの等がある。
The voltage VREF5 corresponding to the voltage drop generated in the current sense resistor R2 is input to the non-inverting input terminal of the comparator 31A, and this voltage VREF5 is the reference voltage VREF3 set by the constant voltage source 32A connected to the inverting input terminal. If exceeded (see FIG. 13B), the operation of the constant current drive error amplifier 21A is limited by the comparator 31A. As a result, the operation of the constant current drive transistor Qd is similarly limited, and the output current ILED is limited to a predetermined set value as shown in FIG.
Examples of this type of protection circuit include those disclosed in Patent Document 1 and the like.

特開2009−193414号公報(第4−8頁、図1−図6)JP 2009-193414 A (page 4-8, FIGS. 1 to 6)

しかしながら、上述の従来回路にあっては、出力電流が閾値以上の電流値となってから、コンパレータ31Aが動作を開始し、出力電流が制限されるようになっている。このように出力電流を制限するには、コンパレータ31Aを介することに起因する遅延時間の発生のみならず、定電流回路20A内部における位相補償容量などの要因により、過電流が検出されてから、定電流回路20Aの電流制限動作における遅延時間の発生などもある。   However, in the above-described conventional circuit, the comparator 31A starts operating after the output current becomes a current value equal to or greater than the threshold value, and the output current is limited. In order to limit the output current in this way, not only the occurrence of a delay time due to passing through the comparator 31A, but also the detection of an overcurrent due to factors such as the phase compensation capacity inside the constant current circuit 20A, There is also the occurrence of a delay time in the current limiting operation of the current circuit 20A.

そのため、遅延時間中は過電流保護回路30Aによる電流制限が行われないため、出力電流は増加してゆくこととなる。
このような場合に、出力端子電圧Voutが何らかの原因により急峻に変動すると、図14のタイミングチャートに示されたように、負荷に設定値以上の出力電流(図14(B)参照)が流れてしまうという問題を招くこととなる。
For this reason, since the current limitation by the overcurrent protection circuit 30A is not performed during the delay time, the output current increases.
In such a case, if the output terminal voltage Vout fluctuates abruptly for some reason, as shown in the timing chart of FIG. 14, an output current (see FIG. 14B) greater than the set value flows to the load. Will lead to problems.

上述のように出力端子電圧Voutが急峻に変動する要因としては、例えば、電源をバッテリ電源からACアダプタへ切り換えるようにして、電源電圧が切り換わった場合や、ノイズの重畳により急峻に電圧変動を生ずる場合等がある。
また、図8に示されたような従来回路においても、次述するように出力電圧の変動と、出力電流の過電流の問題が生ずる。
図8に示された回路は、負荷のLED灯数が切り替え可能に構成されたもので、かかる点を除けば、他の構成は、図7に示された従来回路と同様のものである。
As described above, the cause of the steep fluctuation of the output terminal voltage Vout is, for example, when the power supply is switched from the battery power supply to the AC adapter and the power supply voltage is switched, or when the power supply voltage is switched sharply due to noise superposition. It may occur.
Also in the conventional circuit as shown in FIG. 8, problems of output voltage fluctuation and output current overcurrent occur as described below.
The circuit shown in FIG. 8 is configured so that the number of LED lamps of the load can be switched. Except for this point, the other configuration is the same as the conventional circuit shown in FIG.

この従来回路において、例えば、白色LEDが用いられているとすると、その順方向電圧VFは3〜4V程度であり、何らかの原因によりLEDの電源電圧が低下し、LEDに印加される電圧がVFを下回ってしまうと、出力端子電圧Voutは0Vとなり、電流を流すことができなくなってしまう。
そこで、この従来回路においては、LEDの全灯消灯を回避するため、電源電圧の低下を検知する入力電圧監視回路12が設けられ、これによって、LED灯数を切り替えて出力端子電圧Voutを確保できるようにしている。
しかし、切り替えたLED灯数のVF分だけ出力端子電圧Voutが変動してしまうため、図7の従来回路同様、過電流の問題が生ずる。
In this conventional circuit, for example, when a white LED is used, the forward voltage VF is about 3 to 4 V, the power supply voltage of the LED is lowered for some reason, and the voltage applied to the LED is VF. If it falls below, the output terminal voltage Vout becomes 0 V, and current cannot flow.
Therefore, in this conventional circuit, in order to avoid turning off all the LEDs, an input voltage monitoring circuit 12 for detecting a decrease in the power supply voltage is provided, whereby the output terminal voltage Vout can be secured by switching the number of LED lamps. I am doing so.
However, since the output terminal voltage Vout varies by VF corresponding to the number of switched LED lamps, an overcurrent problem occurs as in the conventional circuit of FIG.

本発明は、上記実状に鑑みてなされたもので、速い応答速度での出力電流の制限を可能とする定電流保護回路を提供するものである。   The present invention has been made in view of the above circumstances, and provides a constant current protection circuit capable of limiting an output current at a high response speed.

上記本発明の目的を達成するため、本発明に係る定電流回路の保護回路は、
ゲート電圧の制御により定電流出力をドレインを介して負荷へ供給可能に設けられた定電流駆動トランジスタを有してなる定電流回路の保護回路であって、
前記定電流駆動トランジスタとゲート端子を共通とすると共に、前記定電流駆動トランジスタとのサイズ比によって電流値が決定される電流センストランジスタと、
前記定電流駆動トランジスタのドレイン端子の過渡応答による急峻な電圧変動を容量結合を介して検出する電圧変動監視回路とを有し、
前記定電流駆動トランジスタの定常的な過電流を前記電流センストランジスタによって検出する一方、
前記定電流駆動トランジスタのドレイン端子の急峻な電圧上昇によって発生する過渡的な過電流を前記電圧変動監視回路によって検出し、その検出結果に応じて、前記定電流駆動トランジスタのゲート電圧の引き下げ、又は、前記定電流駆動トランジスタのゲート電圧の上昇を制限可能に構成されてなるものである。
In order to achieve the above object of the present invention, a protection circuit for a constant current circuit according to the present invention comprises:
A protection circuit for a constant current circuit having a constant current driving transistor provided so that a constant current output can be supplied to a load via a drain by controlling a gate voltage ,
A current sense transistor having a gate terminal in common with the constant current driving transistor and having a current value determined by a size ratio with the constant current driving transistor;
A voltage fluctuation monitoring circuit that detects a steep voltage fluctuation due to a transient response of the drain terminal of the constant current driving transistor through capacitive coupling ;
While detecting a steady overcurrent of the constant current drive transistor by the current sense transistor,
The voltage fluctuation monitoring circuit detects a transient overcurrent generated by a sudden voltage increase at the drain terminal of the constant current drive transistor, and depending on the detection result, the gate voltage of the constant current drive transistor is reduced, or The gate voltage of the constant current driving transistor can be limited.

本発明によれば、出力電圧の急峻な上昇が検出された時点で、出力電流の制限が行われるように構成したので、従来に比して、より速い応答速度で出力電流の停止、又は、制限が可能となり、より確実、的確な回路保護ができるという効果を奏するものである。
また、従来と異なり、定電流回路に電源電圧が印加されていない状態にあって、出力端子電圧が急峻に上昇した場合であっても、定電流保護回路が動作し回路保護を図ることができる。
また、容量結合にトランジスタの寄生容量を用いる構成とすることで、キャパシタを用いることなく回路構成でき、レイアウト面積の削減を図ることができる。
さらに、定電流回路が出力電流に応じた帰還信号に応じて回路動作が制御される構成にあっては、定電流駆動トランジスタのドレイン電圧の変動が検知された場合に、帰還信号に応じた定電流回路の回路動作を停止するようにすることで、出力電流停止状態からの復帰時における出力電流のオーバーシュート発生を防止し、安定した回路動作が確保可能となる。
またさらに、定電流駆動トランジスタのドレイン電圧の変動が容量結合を介して検出されるノードにクランプ回路を接続する構成とすることにより、ノードの電圧が一定電圧以下にクランプされるため、回路素子の低耐圧化が容易となるという効果を奏するものである。
According to the present invention, since the output current is limited when a steep rise in the output voltage is detected, the output current is stopped at a faster response speed than in the past, or The restriction can be made, and the effect of more reliable and accurate circuit protection can be obtained.
Also, unlike the conventional case, even when the power supply voltage is not applied to the constant current circuit and the output terminal voltage rises sharply, the constant current protection circuit operates and circuit protection can be achieved. .
In addition, by using a parasitic capacitance of a transistor for capacitive coupling, a circuit can be configured without using a capacitor, and a layout area can be reduced.
Further, in the configuration in which the circuit operation is controlled in accordance with the feedback signal corresponding to the output current, the constant current circuit is configured so that when the fluctuation of the drain voltage of the constant current driving transistor is detected, the constant current circuit corresponds to the feedback signal. By stopping the circuit operation of the current circuit, it is possible to prevent an overshoot of the output current when returning from the output current stop state, and to secure a stable circuit operation.
In addition, since the clamp circuit is connected to a node where the fluctuation of the drain voltage of the constant current drive transistor is detected through capacitive coupling, the voltage of the node is clamped to a certain voltage or less, so that There is an effect that the low withstand voltage can be easily reduced.

本発明の実施の形態における定電流保護回路の基本回路構成例を示す回路図である。It is a circuit diagram which shows the example of a basic circuit structure of the constant current protection circuit in embodiment of this invention. 本発明の実施の形態における定電流保護回路のより具体的な第1の回路構成例を示す回路図である。It is a circuit diagram which shows the more concrete 1st circuit structural example of the constant current protection circuit in embodiment of this invention. 本発明の実施の形態における定電流保護回路のより具体的な第2の回路構成例を示す回路図である。It is a circuit diagram which shows the more concrete 2nd circuit structural example of the constant current protection circuit in embodiment of this invention. 本発明の実施の形態における定電流保護回路のより具体的な第3の回路構成例を示す回路図である。It is a circuit diagram which shows the more concrete 3rd circuit structural example of the constant current protection circuit in embodiment of this invention. 本発明の実施の形態における定電流保護回路のより具体的な第4の回路構成例を示す回路図である。It is a circuit diagram which shows the more concrete 4th circuit structural example of the constant current protection circuit in embodiment of this invention. 本発明の実施の形態における定電流保護回路のより具体的な第5の回路構成例を示す回路図である。It is a circuit diagram which shows the more specific 5th circuit structural example of the constant current protection circuit in embodiment of this invention. 従来の定電流回路の保護回路の回路例を示す回路図である。It is a circuit diagram which shows the circuit example of the protection circuit of the conventional constant current circuit. 従来の定電流回路の保護回路の他の回路例を示す回路図である。It is a circuit diagram which shows the other circuit example of the protection circuit of the conventional constant current circuit. 図2及び図4に示された第1及び第3の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図9(A)は出力端子電圧の変化を示すタイミングチャート、図9(B)は負荷電流の変化を示すタイミングチャート、図9(C)は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。FIG. 9 is a timing chart showing a change example of a signal of a main part in the first and third specific circuit configuration examples shown in FIG. 2 and FIG. 4, and FIG. 9A is a timing chart showing a change in the output terminal voltage; FIG. 9B is a timing chart showing changes in load current, and FIG. 9C is a timing chart showing changes in the gate voltage of the output current control transistor. 図3に示された第2の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図10(A)は出力端子電圧の変化を示すタイミングチャート、図10(B)は負荷電流の変化を示すタイミングチャート、図10(C)は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。FIGS. 10A and 10B are timing charts showing examples of changes in signals of main parts in the second specific circuit configuration example shown in FIG. 3, FIG. 10A is a timing chart showing changes in output terminal voltage, and FIG. FIG. 10C is a timing chart showing changes in the gate voltage of the output current control transistor. 図5に示された第4の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図11(A)は出力端子電圧の変化を示すタイミングチャート、図11(B)は負荷電流の変化を示すタイミングチャート、図11(C)は定電流駆動トランジスタのドレイン電圧の変動を容量結合により検出するノードにおける電圧の変化を示すタイミングチャートである。FIGS. 11A and 11B are timing charts showing an example of changes in signals of main parts in the fourth specific circuit configuration example shown in FIG. 5, FIG. 11A is a timing chart showing changes in output terminal voltage, and FIG. FIG. 11C is a timing chart showing a change in voltage at a node where a change in the drain voltage of the constant current driving transistor is detected by capacitive coupling. 図6に示された第5の具体回路構成例における主要部の信号の変化例を示すタイミングチャートであり、図12(A)は出力端子電圧の変化を示すタイミングチャート、図12(B)は負荷電流の変化を示すタイミングチャート、図12(C)は出力電流制御用トランジスタのゲート電圧の変化を示すタイミングチャートである。FIGS. 12A and 12B are timing charts showing an example of changes in signals of main parts in the fifth specific circuit configuration example shown in FIG. 6, FIG. 12A is a timing chart showing changes in output terminal voltage, and FIG. FIG. 12C is a timing chart showing changes in the gate voltage of the output current control transistor. 図7に示された従来回路の主要部の信号の変化例を示すタイミングチャートであり、図13(A)は負荷電流の変化を示すタイミングチャート、図13(B)は過電流回路を構成する電流センストランジスタのソース電圧の変化を示すタイミングチャートである。FIG. 13A is a timing chart showing a change example of signals of a main part of the conventional circuit shown in FIG. 7, FIG. 13A is a timing chart showing a change in load current, and FIG. 13B constitutes an overcurrent circuit. It is a timing chart which shows the change of the source voltage of a current sense transistor. 図8に示された従来回路の主要部の信号の変化例を示すタイミングチャートであり、図14(A)は出力端子電圧の変化を示すタイミングチャート、図14(B)は負荷電流の変化を示すタイミングチャート、図14(C)は過電流回路を構成する電流センストランジスタのソース電圧の変化を示すタイミングチャートである。FIG. 14A is a timing chart showing a change example of a signal of a main part of the conventional circuit shown in FIG. 8, FIG. 14A is a timing chart showing a change in output terminal voltage, and FIG. 14B shows a change in load current. FIG. 14C is a timing chart showing a change in the source voltage of the current sense transistor constituting the overcurrent circuit.

以下、本発明の実施の形態について、図1乃至図6、及び、図9乃至図12を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における定電流保護回路の基本回路構成例について、図1を参照しつつ説明する。
図1には、本発明の実施の形態における定電流保護回路40の基本回路構成例が、保護される定電流回路20と、その過電流保護回路30と共に示されている。
Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 to 6 and FIGS. 9 to 12.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, an example of a basic circuit configuration of a constant current protection circuit according to an embodiment of the present invention will be described with reference to FIG.
FIG. 1 shows a basic circuit configuration example of a constant current protection circuit 40 according to an embodiment of the present invention, together with a constant current circuit 20 to be protected and an overcurrent protection circuit 30 thereof.

まず、定電流回路20は、負荷回路10に一定電流を供給可能に構成されたもので、定電流駆動用エラーアンプ21と、定電流駆動トランジスタ(図1においては「Qd」と表記)1と、電流設定抵抗器(図1においては「R1」と表記)15と、定電圧源22とを有して構成されてなり、その基本的構成は、従来回路と同様のものである。
以下、具体的な回路構成について説明すれば、まず、演算増幅器等を用いてなる定電流駆動用エラーアンプ21の非反転入力端子には、定電圧源22の正極側が接続され、定電圧源22の負極側はグランドに接続されたものとなっている。
First, the constant current circuit 20 is configured to be able to supply a constant current to the load circuit 10, and includes a constant current driving error amplifier 21, a constant current driving transistor (indicated as "Qd" in FIG. 1) 1, and The current setting resistor (indicated as “R1” in FIG. 1) 15 and a constant voltage source 22 are configured, and the basic configuration is the same as that of the conventional circuit.
Hereinafter, a specific circuit configuration will be described. First, the positive side of the constant voltage source 22 is connected to the non-inverting input terminal of the constant current driving error amplifier 21 using an operational amplifier or the like. The negative electrode side is connected to the ground.

また、定電流駆動用エラーアンプ21の出力端子は、定電流駆動トランジスタ1のゲートに接続されている。本発明の実施の形態において、定電流駆動トランジスタ1にはNチャンネルMOS FETが用いられており、そのドレインに負荷回路10が接続される一方、ソースは、電流設定抵抗器15を介してグランドに接続されると共に、定電流駆動用エラーアンプ21の反転入力端子に接続されている。   The output terminal of the constant current drive error amplifier 21 is connected to the gate of the constant current drive transistor 1. In the embodiment of the present invention, an N-channel MOS FET is used as the constant current driving transistor 1, and the load circuit 10 is connected to the drain thereof, while the source is connected to the ground via the current setting resistor 15. In addition, it is connected to the inverting input terminal of the constant current driving error amplifier 21.

負荷回路10は、複数のLED11が直列接続されてなるもので、直列接続された複数のLED11の内、一方の端部のアノードは図示されない電源に、他方の端部となるカソードが定電流駆動トランジスタ1ドレインに、それぞれ接続されたものとなっている。   The load circuit 10 is formed by connecting a plurality of LEDs 11 in series. Among the plurality of LEDs 11 connected in series, the anode at one end is a power source (not shown) and the cathode at the other end is driven by a constant current. Each transistor is connected to the drain.

過電流保護回路30は、定電流回路20の出力電流が所定の電流を超えないよう電流制限を行うもので、電流センストランジスタ(図1においては「Qs」と表記)2と、電流センス抵抗器(図1においては「R2」と表記)16と、コンパレータ31と、過電流保護用定電圧源32とを有して構成されてなり、その基本的構成は、従来回路と同様のものである。
以下、具体的な回路構成について説明すれば、まず、電流センストランジスタ2には、NチャンネルMOS FETが用いられており、そのドレインは、定電流回路20を構成する定電流駆動トランジスタ1のドレインに接続され、ゲートは同じく定電流駆動トランジスタ1のゲートに接続されている。
The overcurrent protection circuit 30 performs current limitation so that the output current of the constant current circuit 20 does not exceed a predetermined current, and includes a current sense transistor (indicated as “Qs” in FIG. 1) 2, a current sense resistor (Indicated as “R2” in FIG. 1) 16, a comparator 31, and an overcurrent protection constant voltage source 32, and the basic configuration is the same as that of a conventional circuit. .
Hereinafter, a specific circuit configuration will be described. First, an N-channel MOS FET is used for the current sense transistor 2, and its drain is connected to the drain of the constant current drive transistor 1 constituting the constant current circuit 20. Similarly, the gate is connected to the gate of the constant current driving transistor 1.

また、電流センストランジスタ2のソースは、電流センス抵抗器16を介して定電流駆動トランジスタ1のソースに接続されると共に、コンパレータ31の非反転入力端子に接続されている。
コンパレータ31は、その反転入力端子に過電流保護用定電圧源32の正極側が接続され、この過電流保護用定電圧源32の負極側はグランドに接続されている。
さらに、コンパレータ31の出力端子は定電流駆動用エラーアンプ21の制御用の端子に接続され、コンパレータ31の出力に応じて、定電流駆動用エラーアンプ21の動作が制御可能とされている。
The source of the current sense transistor 2 is connected to the source of the constant current drive transistor 1 via the current sense resistor 16 and to the non-inverting input terminal of the comparator 31.
The comparator 31 has an inverting input terminal connected to the positive side of the overcurrent protection constant voltage source 32 and the negative side of the overcurrent protection constant voltage source 32 connected to the ground.
Further, the output terminal of the comparator 31 is connected to the control terminal of the constant current driving error amplifier 21, and the operation of the constant current driving error amplifier 21 can be controlled according to the output of the comparator 31.

上述の定電流回路20及び過電流保護回路30の動作は、基本的に従来回路と同様であるので、以下、概略的に説明する。
まず、定電流回路20においては、定電圧源22によって設定された基準電圧VREF1と、出力電流に応じたフィードバック電圧VREF2とが同一となるように定電流駆動トランジスタ1が定電流駆動用エラーアンプ21により制御されるようになっている。
定電流回路20の出力電流は、フィードバック電圧VREF2を電流設定抵抗器15で除した値として設定されるもので、その出力電流は、負荷回路10に供給されるものとなっている。
The operations of the constant current circuit 20 and the overcurrent protection circuit 30 described above are basically the same as those of the conventional circuit, and will be briefly described below.
First, in the constant current circuit 20, the constant current drive transistor 1 is a constant current drive error amplifier 21 so that the reference voltage VREF1 set by the constant voltage source 22 and the feedback voltage VREF2 corresponding to the output current are the same. It is controlled by.
The output current of the constant current circuit 20 is set as a value obtained by dividing the feedback voltage VREF2 by the current setting resistor 15, and the output current is supplied to the load circuit 10.

一方、過電流保護回路30においては、電流センストランジスタ2の電圧が、過電流保護用定電圧源32により設定された基準電圧VREF3を超えると、コンパレータ31により定電流駆動用エラーアンプ21の動作が制限される。その結果、同様に定電流駆動トランジスタQdの動作も制限され、出力電流ILEDが所定の設定値に制限されるものとなっている。   On the other hand, in the overcurrent protection circuit 30, when the voltage of the current sense transistor 2 exceeds the reference voltage VREF3 set by the overcurrent protection constant voltage source 32, the comparator 31 causes the constant current drive error amplifier 21 to operate. Limited. As a result, the operation of the constant current drive transistor Qd is similarly limited, and the output current ILED is limited to a predetermined set value.

次に、定電流保護回路40は、過電流保護回路30よりも速い応答速度で定電流回路20の出力電流の制限を行うもので、電圧変動監視回路(図1においては「V−MON」と表記)41と出力電流制御回路(図1においては「I−CON」と表記)42とを具備して構成されたものとなっている。
かかる構成において、定電流回路20の出力端子電圧Voutが急峻に上昇すると、電圧監視回路41によって出力端子電圧Voutの上昇が検出され、その検出信号が出力電流制御回路42に入力され、その結果、出力電流制御回路42により出力電流が制限されるようになっている。
Next, the constant current protection circuit 40 limits the output current of the constant current circuit 20 at a faster response speed than the overcurrent protection circuit 30, and is a voltage fluctuation monitoring circuit (“V-MON” in FIG. 1). (Notation) 41 and an output current control circuit (indicated as “I-CON” in FIG. 1) 42.
In such a configuration, when the output terminal voltage Vout of the constant current circuit 20 sharply increases, the voltage monitoring circuit 41 detects an increase in the output terminal voltage Vout, and the detection signal is input to the output current control circuit 42. The output current control circuit 42 limits the output current.

図2には、より具体的な第1の具体回路構成例が示されており、以下、同図を参照しつつ、この第1の具体回路構成例について説明する。
なお、図1に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第1の具体回路構成例は、電圧変動監視回路41と出力電流制御回路42の具体的な回路構成例を示したもので、定電流回路20、過電流保護回路30、及び、負荷回路10は、図1に示された構成例と同一である。
FIG. 2 shows a more specific first specific circuit configuration example. Hereinafter, the first specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, detailed description thereof is omitted, and different points will be mainly described below.
This first specific circuit configuration example shows a specific circuit configuration example of the voltage fluctuation monitoring circuit 41 and the output current control circuit 42. The constant current circuit 20, the overcurrent protection circuit 30, and the load circuit 10 are shown in FIG. Is the same as the configuration example shown in FIG.

具体的には、出力端子電圧監視用容量素子(図2においては「C1」と表記)18と出力端子電圧監視用抵抗器(図2においては「R3」と表記)17により電圧変動監視回路41が構成され、出力電流制御用トランジスタ(図2においては「Q1」と表記)5により出力電流制御回路42が構成されたものとなっている。
出力端子電圧監視用容量素子18は、その一端が定電流駆動トランジスタ1及び電流センストランジスタ2のドレインに接続される一方、他端は出力端子電圧監視用抵抗器17を介してグランドに接続されたものとなっている。
More specifically, the output terminal voltage monitoring capacitance element (indicated as “C1” in FIG. 2) 18 and the output terminal voltage monitoring resistor (indicated as “R3” in FIG. 2) 17 are used to provide a voltage fluctuation monitoring circuit 41. The output current control circuit 42 is configured by an output current control transistor (indicated as “Q1” in FIG. 2) 5.
The output terminal voltage monitoring capacitive element 18 has one end connected to the drains of the constant current drive transistor 1 and the current sense transistor 2, and the other end connected to the ground via the output terminal voltage monitoring resistor 17. It has become a thing.

そして、出力端子電圧監視用容量素子18と出力端子電圧監視用抵抗器17の相互の接続点は、出力電流制御用トランジスタ5のゲートに接続されている。
なお、この回路構成例において、出力電流制御用トランジスタ5には、NチャンネルMOS FETが用いられている。
さらに、出力電流制御用トランジスタ5のドレインは、電流センストランジスタ2のゲートと共に、定電流駆動トランジスタ1のゲートに接続されている一方、ソースはグランドに接続されたものとなっている。
なお、出力端子電圧監視用容量素子18の容量値は、例えば、4pF、出力端子電圧監視用抵抗器17の抵抗値は、100kΩ程度である。
The connection point between the output terminal voltage monitoring capacitor 18 and the output terminal voltage monitoring resistor 17 is connected to the gate of the output current control transistor 5.
In this circuit configuration example, an N-channel MOS FET is used as the output current control transistor 5.
Further, the drain of the output current control transistor 5 is connected to the gate of the constant current driving transistor 1 together with the gate of the current sense transistor 2, while the source is connected to the ground.
The capacitance value of the output terminal voltage monitoring capacitor 18 is, for example, 4 pF, and the resistance value of the output terminal voltage monitoring resistor 17 is about 100 kΩ.

次に、かかる構成における動作について説明する。
例えば、定電流回路20において、出力端子電圧Voutが数10μs以下の立ち上がり速度で、出力電流制御用トランジスタ5の閾値電圧以上の電圧変化を示したとすると、容量結合された出力端子電圧監視用容量素子18によって、出力電流制御用トランジスタ5のゲート電圧VREF4が上昇し、その結果、出力電流制御用トランジスタ5が動作状態となる。
出力電流制御用トランジスタ5が動作状態となると、定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ1による負荷回路10への出力電流の供給が停止されることとなる。
Next, the operation in this configuration will be described.
For example, in the constant current circuit 20, if the output terminal voltage Vout shows a voltage change equal to or higher than the threshold voltage of the output current control transistor 5 at a rising speed of several tens of μs or less, the capacitively coupled capacitive element for output terminal voltage monitoring 18, the gate voltage VREF4 of the output current control transistor 5 rises, and as a result, the output current control transistor 5 enters an operating state.
When the output current control transistor 5 is in the operating state, the gate voltage VGATE of the constant current drive transistor 1 is lowered, and supply of the output current to the load circuit 10 by the constant current drive transistor 1 is stopped.

この回路構成例にあっては、図9のタイミングチャートに示されたように、出力端子電圧Voutが上昇した時点(図9(A)参照)で回路が動作し(図9(B)及び図9(C)参照)、従来回路に比してより早急の保護動作がなされることとなる。
また、例えば、図7に示されたような構成の従来回路にあっては、定電流回路20Aに電源電圧が印加されていない状態で出力端子電圧Voutが急峻に上昇した場合、過電流保護回路30Aは動作せず、定電流駆動トランジスタQdのドレイン・ゲート間容量を介してゲート電圧が上昇し、負荷回路10Aに意図しない電流が流れてしまうことがある。
In this circuit configuration example, as shown in the timing chart of FIG. 9, the circuit operates when the output terminal voltage Vout rises (see FIG. 9A) (FIG. 9B and FIG. 9). 9 (C)), the protection operation is performed more quickly than the conventional circuit.
Further, for example, in the conventional circuit having the configuration as shown in FIG. 7, when the output terminal voltage Vout rises sharply when the power supply voltage is not applied to the constant current circuit 20A, the overcurrent protection circuit 30A does not operate, the gate voltage rises via the drain-gate capacitance of the constant current drive transistor Qd, and an unintended current may flow to the load circuit 10A.

それに対して、本発明の実施の形態における回路にあっては、定電流回路20に電源電圧が印加されていない場合であっても、出力電流制御用トランジスタ5の動作によって定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられるため、確実に出力電流の停止が確保されるものとなっている。   On the other hand, in the circuit according to the embodiment of the present invention, even when the power supply voltage is not applied to the constant current circuit 20, the operation of the output current control transistor 5 causes the constant current drive transistor 1 to operate. Since the gate voltage VGATE is lowered, the output current is surely stopped.

次に、第2の具体回路構成例について、図3を参照しつつ説明する。
なお、図1、図2に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第2の具体回路構成例は、図2に示された構成における出力端子電圧監視用容量素子18に代えて、出力端子電圧監視用トランジスタ(図3においては「Q2」と表記)6を用いた構成としたものである。
Next, a second specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
This second specific circuit configuration example uses an output terminal voltage monitoring transistor (indicated as “Q2” in FIG. 3) 6 instead of the output terminal voltage monitoring capacitive element 18 in the configuration shown in FIG. It is what was made up.

すなわち、NチャンネルMOS FETを用いた出力端子電圧監視用トランジスタ6は、そのゲートとソースが相互に接続されて、その接続点は出力端子電圧監視用抵抗器17を介してグランドに接続される一方、ドレインは、定電流駆動トランジスタ1及び電流センストランジスタ2のドレインに接続されたものとなっている。そして、出力端子電圧監視用トランジスタ6の寄生容量を介して、定電流駆動トランジスタ1のドレインが出力電流制御用トランジスタ5のゲートと接続されるようになっており、図2における出力端子電圧監視用容量素子18と同様の機能を果たすものとなっている。   That is, the output terminal voltage monitoring transistor 6 using an N-channel MOS FET has its gate and source connected to each other, and its connection point is connected to the ground via the output terminal voltage monitoring resistor 17. , Drains are connected to the drains of the constant current drive transistor 1 and the current sense transistor 2. The drain of the constant current driving transistor 1 is connected to the gate of the output current control transistor 5 through the parasitic capacitance of the output terminal voltage monitoring transistor 6, and the output terminal voltage monitoring transistor in FIG. The same function as that of the capacitive element 18 is achieved.

また、NチャンネルMOS FETを用いた電圧調整用トランジスタ7がダイオード接続されて用いられている。
すなわち、電圧調整用トランジスタ7は、ゲートとドレインが相互に接続されると共に、その接続点は、電流センストランジスタ2のゲートに接続される一方、ソースは、出力電流制御用トランジスタ5のドレインに接続されたものとなっている。
A voltage adjusting transistor 7 using an N-channel MOS FET is diode-connected.
That is, the voltage adjusting transistor 7 has its gate and drain connected to each other, and its connection point is connected to the gate of the current sense transistor 2, while its source is connected to the drain of the output current control transistor 5. It has been made.

次に、かかる構成における動作について説明する。
例えば、定電流回路20において、出力端子電圧Voutが数10μs以下の立ち上がり速度で、出力電流制御用トランジスタ5の閾値電圧以上の電圧変化を示したとすると、出力端子電圧監視用トランジスタ6の寄生容量によって、出力電流制御用トランジスタ5のゲート電圧VREF4が上昇し、その結果、出力電流制御用トランジスタ5が動作状態となる。
出力電流制御用トランジスタ5が動作状態となると、定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ1による負荷回路10への出力電流の供給が制限されることとなる。
Next, the operation in this configuration will be described.
For example, in the constant current circuit 20, if the output terminal voltage Vout shows a voltage change equal to or higher than the threshold voltage of the output current control transistor 5 at a rising speed of several tens of μs or less, the parasitic capacitance of the output terminal voltage monitoring transistor 6 causes As a result, the gate voltage VREF4 of the output current control transistor 5 rises, and as a result, the output current control transistor 5 enters an operating state.
When the output current control transistor 5 is in the operating state, the gate voltage VGATE of the constant current drive transistor 1 is lowered, and supply of the output current to the load circuit 10 by the constant current drive transistor 1 is limited.

この第2の具体回路構成例は、トランジスタの寄生容量を用いることで、容量素子を用いる必要がなくなり、その分、レイアウト面積を削減することが可能となる。また、出力端子電圧Voutが高電圧となる場合、容量素子を用いる構成であると、容量素子の耐圧確保のため、物理的に大きくする必要があるが、寄生容量を用いることで、そのような容量素子が不要となる分、レイアウト面積を削減することが可能となる。   In the second specific circuit configuration example, by using the parasitic capacitance of the transistor, it is not necessary to use a capacitive element, and the layout area can be reduced correspondingly. Further, when the output terminal voltage Vout is a high voltage, the configuration using the capacitive element needs to be physically increased in order to secure the withstand voltage of the capacitive element. The layout area can be reduced by the amount that the capacitive element is unnecessary.

また、ダイオード接続状態とされた電圧調整用トランジスタ7が用いられているので、電圧調整用トランジスタ7の閾値電圧Vtだけ、定電流駆動トランジスタ1のゲート電圧VGATEに印加されることとなる。そのため、図2に示された第1の具体回路構成例と異なり、図10に示されたように、出力端子電圧Voutの急峻な上昇が生じた際に、出力電流の停止ではなく、出力電流が一定の大きさに制限されることとなる(図10(A)及び図10(B)参照)。   Further, since the voltage adjusting transistor 7 in the diode connection state is used, only the threshold voltage Vt of the voltage adjusting transistor 7 is applied to the gate voltage VGATE of the constant current driving transistor 1. Therefore, unlike the first specific circuit configuration example shown in FIG. 2, when the output terminal voltage Vout suddenly rises as shown in FIG. 10, the output current is not stopped but the output current is not stopped. Is limited to a certain size (see FIGS. 10A and 10B).

次に、第3の具体回路構成例について、図4を参照しつつ説明する。
なお、図1、図2に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第3の具体回路構成例は、定電流回路20の具体回路構成が次述するように異なると共に、過電流保護回路30(図2参照)を用いることなく、定電流保護回路40のみを用いるように構成されたものである。
Next, a third specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In this third specific circuit configuration example, the specific circuit configuration of the constant current circuit 20 is different as described below, and only the constant current protection circuit 40 is used without using the overcurrent protection circuit 30 (see FIG. 2). It is comprised as follows.

定電流回路20は、定電流駆動トランジスタ1を有してなる点は、これまでの具体回路構成例と同一であるが、出力フィードバックを用いない構成とされた点が異なるものである。
すなわち、定電流回路20においては、NチャンネルMOS FETを用いたカレントミラー用トランジスタ(図4においては「Q4」と表記)8が設けられており、そのゲートとドレインとが相互に接続されると共に、その接続点は定電流駆動トランジスタ1のゲートと接続されたものとなっている。
The constant current circuit 20 includes the constant current driving transistor 1 in the same way as the above-described specific circuit configuration examples, except that the configuration does not use output feedback.
That is, the constant current circuit 20 is provided with a current mirror transistor (indicated as “Q4” in FIG. 4) 8 using an N-channel MOS FET, and its gate and drain are connected to each other. The connection point is connected to the gate of the constant current driving transistor 1.

そして、カレントミラー用トランジスタ8のドレインには、図示されない電源に接続された定電流源23からの電流が供給されるようになっている一方、ソースはグランドに接続されたものとなっている。
カレントミラー用トランジスタ8と定電流駆動トランジスタ1とはカレントミラーを構成するものとなっている。
なお、定電流保護回路40は、先に図2に示された回路構成と同一であるので、ここでの詳細な説明は省略することとする。
The drain of the current mirror transistor 8 is supplied with a current from a constant current source 23 connected to a power source (not shown), while the source is connected to the ground.
The current mirror transistor 8 and the constant current drive transistor 1 constitute a current mirror.
The constant current protection circuit 40 is the same as the circuit configuration previously shown in FIG. 2, and detailed description thereof will be omitted here.

次に、かかる構成における動作について説明する。
この回路構成例における定電流回路20において、出力端子電圧Voutが急峻に上昇した場合、定電流駆動トランジスタ1のドレイン・ゲート間の寄生容量C2(図4参照)を介して、ゲート電圧が上昇して、出力電流の増加を招くが、定電流保護回路40により、次述するように回路保護が図られるようになっている。
Next, the operation in this configuration will be described.
In the constant current circuit 20 in this circuit configuration example, when the output terminal voltage Vout increases sharply, the gate voltage increases via the parasitic capacitance C2 between the drain and gate of the constant current driving transistor 1 (see FIG. 4). Although the output current increases, the constant current protection circuit 40 can protect the circuit as described below.

すなわち、定電流回路20において、出力端子電圧Voutが数10μs以下の立ち上がり速度で、定電流駆動トランジスタ1の閾値電圧以上の電圧変化を示したとすると(図9(A)参照)、容量結合された出力端子電圧監視用容量素子18によって、出力電流制御用トランジスタ5のゲート電圧VREF4が上昇し(図9(C)参照)、その結果、出力電流制御用トランジスタ5が動作状態となる。
出力電流制御用トランジスタ5が動作状態となると、定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ1による負荷回路10への出力電流の供給が停止されることとなる(図9(B))。
That is, in the constant current circuit 20, if the output terminal voltage Vout shows a voltage change equal to or higher than the threshold voltage of the constant current driving transistor 1 at a rising speed of several tens of μs or less (see FIG. 9A), capacitive coupling is performed. The gate voltage VREF4 of the output current control transistor 5 is increased by the output terminal voltage monitoring capacitor 18 (see FIG. 9C), and as a result, the output current control transistor 5 is in an operating state.
When the output current control transistor 5 is in an operating state, the gate voltage VGATE of the constant current drive transistor 1 is lowered, and supply of the output current to the load circuit 10 by the constant current drive transistor 1 is stopped (FIG. 9 (B)).

次に、第4の具体回路構成例について、図5を参照しつつ説明する。
なお、図1、図2に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第4の具体回路構成例は、先に、図2に示された第1の具体回路構成例において、定電流保護回路40に、電流制限ホールド回路(図5においては「I−HOL」と表記)43を設けたものである。
Next, a fourth specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
The fourth specific circuit configuration example is the same as the first specific circuit configuration example shown in FIG. 2, except that the constant current protection circuit 40 includes a current limit hold circuit (“I-HOL” in FIG. 5). (Notation) 43 is provided.

すなわち、電流制限ホールド回路43は、その入力段が出力端子電圧監視用容量素子18と出力端子電圧監視用抵抗器17の相互の接続点に接続される一方、出力段は、出力電流制御用トランジスタ5のゲートに接続されると共に、定電流駆動エラーアンプ21の動作を制御する信号を入力するための端子に接続されたものとなっている。   That is, the current limit hold circuit 43 has an input stage connected to a connection point between the output terminal voltage monitoring capacitor 18 and the output terminal voltage monitoring resistor 17, while the output stage is an output current control transistor. 5 is connected to a terminal for inputting a signal for controlling the operation of the constant current drive error amplifier 21.

次に、かかる構成における動作について説明する。
例えば、定電流回路20において、出力端子電圧Voutが数10μs以下の立ち上がり速度で電圧変化した場合、容量結合された出力端子電圧監視用容量素子18によって電圧VREF4が上昇する。
電圧VREF4の上昇が生ずると、電流制限ホールド回路43が論理値Highに相当するレベルの信号を出力し、その結果、出力電流制御用トランジスタ5が動作状態となると共に、定電流駆動エラーアンプ21が停止状態となる。
一方、出力電流制御用トランジスタ5の動作状態となることで、定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ1による負荷回路10への出力電流の供給が停止されることとなる。
Next, the operation in this configuration will be described.
For example, in the constant current circuit 20, when the output terminal voltage Vout changes in voltage at a rising speed of several tens of μs or less, the voltage VREF 4 rises by the capacitively coupled output terminal voltage monitoring capacitor element 18.
When the voltage VREF4 rises, the current limit hold circuit 43 outputs a signal of a level corresponding to the logical value High, and as a result, the output current control transistor 5 enters an operating state and the constant current drive error amplifier 21 Stopped.
On the other hand, when the output current control transistor 5 is in the operating state, the gate voltage VGATE of the constant current drive transistor 1 is lowered, and the supply of the output current to the load circuit 10 by the constant current drive transistor 1 is stopped. It becomes.

例えば、先に図2に示されたように帰還信号によって、定電流回路20の動作を制御する構成の場合、定電流駆動トランジスタ1のゲート電圧のみを引き下げて出力電流を停止させると、定電流駆動エラーアンプ21は、定電流駆動トランジスタ1のゲートを定常状態よりも高い電圧に引き上げるように動作する。そのため、保護動作からの復帰時に、定電流回路20の制御が安定するまでにゲート電圧を引き上げすぎてオーバーシュートを出力させてしまう可能性がある。   For example, in the case where the operation of the constant current circuit 20 is controlled by the feedback signal as shown in FIG. 2, when the output current is stopped by reducing only the gate voltage of the constant current driving transistor 1, the constant current The drive error amplifier 21 operates so as to raise the gate of the constant current drive transistor 1 to a voltage higher than the steady state. For this reason, when returning from the protection operation, there is a possibility that the gate voltage is raised excessively and the overshoot is output before the control of the constant current circuit 20 is stabilized.

この第4の具体回路構成例においては、定電流駆動エラーアンプ21と定電流駆動トランジスタ1とを停止させ、定電流回路20の帰還信号のループを一度リセットさせることで、出力電流停止状態から復帰時に、出力電流のオーバーシュートが生ずることが防止されるようになっている。
また、電流制限ホールド回路43により、図11(B)に示されたように、一定時間以上の出力停止時間を確保できるため、定電流駆動エラーアンプ21が確実に停止されるものとなっている。
これは、出力端子電圧Voutが急峻に変化し、例えば、100ns以下の間、定電流保護回路40が動作した場合、定電流駆動エラーアンプ21から完全に電荷をひききる前に保護動作が解除される可能性があるため、このような事態を確実に回避するために有効である。
In the fourth specific circuit configuration example, the constant current drive error amplifier 21 and the constant current drive transistor 1 are stopped, and the feedback signal loop of the constant current circuit 20 is reset once to recover from the output current stop state. Occasionally output current overshoot is prevented.
Further, as shown in FIG. 11B, the current limit hold circuit 43 can secure an output stop time longer than a certain time, so that the constant current drive error amplifier 21 is surely stopped. .
This is because, when the output terminal voltage Vout changes sharply, for example, when the constant current protection circuit 40 operates for 100 ns or less, the protection operation is released before the charge is completely drawn from the constant current drive error amplifier 21. Therefore, it is effective to surely avoid such a situation.

電流制限ホールド回路43を用いることなく出力停止時間を設ける方法としては、例えば、出力端子電圧監視用容量素子18と出力端子電圧監視用抵抗器17の時定数を大きくすることが考えられるが、この方法では、特に、出力端子電圧監視用容量素子18が高耐圧の場合、素子サイズやレイアウト面積が大きくなることが懸念される。
これに対して、この第4の具体回路構成例にあっては、電流制限ホールド回路43を用いることで、小面積で回路で出力停止時間を生成でき、かつ、電流制限ホールド回路43により、定電流回路20のリセット時間を調整することが可能となる。
As a method of providing the output stop time without using the current limit hold circuit 43, for example, it is conceivable to increase the time constants of the output terminal voltage monitoring capacitance element 18 and the output terminal voltage monitoring resistor 17. In the method, particularly when the output terminal voltage monitoring capacitive element 18 has a high breakdown voltage, there is a concern that the element size and the layout area are increased.
On the other hand, in the fourth specific circuit configuration example, by using the current limit hold circuit 43, the output stop time can be generated by a circuit with a small area, and the current limit hold circuit 43 can The reset time of the current circuit 20 can be adjusted.

次に、第5の具体回路構成例について、図6を参照しつつ説明する。
なお、図1、図2に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明することとする。
この第5の具体回路構成例は、先に、図2に示された第1の具体回路構成例において、定電流保護回路40に、クランプ回路(図6においては「CLAM」と表記)44を設けたものである。
すなわち、クランプ回路44は、出力端子電圧監視用容量素子18と出力端子電圧監視用抵抗器17の相互の接続点(ノード)に接続されたものとなっている。すなわち、クランプ回路44は、定電流駆動トランジスタ1のドレイン電圧の変動が容量結合を介して検出されるノードに接続されたものとなっている。
Next, a fifth specific circuit configuration example will be described with reference to FIG.
The same components as those shown in FIGS. 1 and 2 are denoted by the same reference numerals, detailed description thereof will be omitted, and different points will be mainly described below.
In the fifth specific circuit configuration example, a clamp circuit (indicated as “CLAM” in FIG. 6) 44 is added to the constant current protection circuit 40 in the first specific circuit configuration example shown in FIG. It is provided.
That is, the clamp circuit 44 is connected to a connection point (node) between the output terminal voltage monitoring capacitor 18 and the output terminal voltage monitoring resistor 17. That is, the clamp circuit 44 is connected to a node where the fluctuation of the drain voltage of the constant current drive transistor 1 is detected through capacitive coupling.

次に、かかる構成における動作について説明する。
例えば、定電流回路20において、出力端子電圧Voutが数10μs以下の立ち上がり速度で、出力電流制御用トランジスタ5の閾値電圧以上の電圧変化を示したとすると、容量結合された出力端子電圧監視用容量素子18によって、出力電流制御用トランジスタ5のゲート電圧VREF4が上昇し、その結果、出力電流制御用トランジスタ5が動作状態となる。
出力電流制御用トランジスタ5が動作状態となると、定電流駆動トランジスタ1のゲート電圧VGATEが引き下げられて、定電流駆動トランジスタ1による負荷回路10への出力電流の供給が停止されることとなる。
Next, the operation in this configuration will be described.
For example, in the constant current circuit 20, if the output terminal voltage Vout shows a voltage change equal to or higher than the threshold voltage of the output current control transistor 5 at a rising speed of several tens of μs or less, the capacitively coupled capacitive element for output terminal voltage monitoring 18, the gate voltage VREF4 of the output current control transistor 5 rises, and as a result, the output current control transistor 5 enters an operating state.
When the output current control transistor 5 is in the operating state, the gate voltage VGATE of the constant current drive transistor 1 is lowered, and supply of the output current to the load circuit 10 by the constant current drive transistor 1 is stopped.

この第5の具体回路構成例の場合、クランプ回路44により、出力電流制御用トランジスタ5のゲート電圧VREF4は、一定電圧以下にクランプされる(図12(C)参照)。
そのため、定電流保護回路40において、例えば、出力電流制御用トランジスタなどに、低耐圧の素子を用いることが可能となり、素子サイズの小さなものを用いて回路構成することが可能となる。
In the case of the fifth specific circuit configuration example, the clamp circuit 44 clamps the gate voltage VREF4 of the output current control transistor 5 to a predetermined voltage or lower (see FIG. 12C).
Therefore, in the constant current protection circuit 40, for example, a low withstand voltage element can be used for an output current control transistor, and a circuit configuration using a small element size can be realized.

より速い応答速度での出力電流の制限が所望される定電流源回路に適用できる。   It can be applied to a constant current source circuit in which output current limitation with a faster response speed is desired.

1…定電流駆動トランジスタ
2…電流センストランジスタ
5…出力制御用トランジスタ
6…出力端子電圧監視用トランジスタ
7…電圧調整用トランジスタ
8…カレントミラー用トランジスタ
18…出力端子電圧監視用容量素子
20…定電流回路
40…定電流保護回路
DESCRIPTION OF SYMBOLS 1 ... Constant current drive transistor 2 ... Current sense transistor 5 ... Output control transistor 6 ... Output terminal voltage monitoring transistor 7 ... Voltage adjustment transistor 8 ... Current mirror transistor 18 ... Output terminal voltage monitoring capacitance element 20 ... Constant current Circuit 40 ... Constant current protection circuit

Claims (4)

ゲート電圧の制御により定電流出力をドレインを介して負荷へ供給可能に設けられた定電流駆動トランジスタを有してなる定電流回路の保護回路であって、
前記定電流駆動トランジスタとゲート端子を共通とすると共に、前記定電流駆動トランジスタとのサイズ比によって電流値が決定される電流センストランジスタと、
前記定電流駆動トランジスタのドレイン端子の過渡応答による急峻な電圧変動を容量結合を介して検出する電圧変動監視回路とを有し、
前記定電流駆動トランジスタの定常的な過電流を前記電流センストランジスタによって検出する一方、
前記定電流駆動トランジスタのドレイン端子の急峻な電圧上昇によって発生する過渡的な過電流を前記電圧変動監視回路によって検出し、その検出結果に応じて、前記定電流駆動トランジスタのゲート電圧の引き下げ、又は、前記定電流駆動トランジスタのゲート電圧の上昇を制限可能に構成されてなることを特徴とする定電流回路の保護回路。
A protection circuit for a constant current circuit having a constant current driving transistor provided so that a constant current output can be supplied to a load via a drain by controlling a gate voltage ,
A current sense transistor having a gate terminal in common with the constant current driving transistor and having a current value determined by a size ratio with the constant current driving transistor;
A voltage fluctuation monitoring circuit that detects a steep voltage fluctuation due to a transient response of the drain terminal of the constant current driving transistor through capacitive coupling ;
While detecting a steady overcurrent of the constant current drive transistor by the current sense transistor,
The voltage fluctuation monitoring circuit detects a transient overcurrent generated by a sudden voltage increase at the drain terminal of the constant current drive transistor, and depending on the detection result, the gate voltage of the constant current drive transistor is reduced, or A protection circuit for a constant current circuit, characterized in that the increase in the gate voltage of the constant current drive transistor can be limited.
前記定電流駆動トランジスタのドレイン電圧の変動を検出するための容量結合に、トランジスタの寄生容量を用いてなることを特徴とする請求項1記載の定電流回路の保護回路。 2. The protection circuit for a constant current circuit according to claim 1 , wherein a parasitic capacitance of the transistor is used for capacitive coupling for detecting a fluctuation in drain voltage of the constant current driving transistor . 前記定電流回路が、出力電流に応じた帰還信号に応じて前記定電流駆動トランジスタの動作を制御する定電流駆動エラーアンプを有してなり、前記定電流駆動トランジスタの過電流が検出された際、前記定電流駆動トランジスタのゲート電圧の引き下げと共に、前記定電流駆動エラーアンプの動作を停止せしめるよう構成されてなることを特徴とする請求項1、又は、請求項2記載の定電流回路の保護回路。 The constant current circuit includes a constant current drive error amplifier that controls the operation of the constant current drive transistor according to a feedback signal corresponding to an output current, and when an overcurrent of the constant current drive transistor is detected 3. The protection of the constant current circuit according to claim 1, wherein the operation of the constant current drive error amplifier is stopped while the gate voltage of the constant current drive transistor is lowered. circuit. 前記電圧変動監視回路の容量結合における2つのノードの内、前記定電流駆動トランジスタのドレイン端子との接続点となるノードと異なる他方のノードにクランプ回路を接続し、当該接続点の電圧を一定電圧以下にクランプすることで、容量を介して接続される素子へ対する過電圧の印加を回避可能としてなることを特徴とする請求項1、請求項2、又は請求項3記載の定電流回路の保護回路。 A clamp circuit is connected to the other node that is different from a node that is a connection point with the drain terminal of the constant current driving transistor, and a voltage at the connection point is a constant voltage. by clamping below, claim 1, characterized by being capable avoid application of overvoltage against the element connected via the capacitor, according to claim 2, or the constant current circuit according to claim 3, wherein Protection circuit.
JP2013091044A 2013-04-24 2013-04-24 Constant current protection circuit Active JP6198442B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013091044A JP6198442B2 (en) 2013-04-24 2013-04-24 Constant current protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013091044A JP6198442B2 (en) 2013-04-24 2013-04-24 Constant current protection circuit

Publications (2)

Publication Number Publication Date
JP2014215733A JP2014215733A (en) 2014-11-17
JP6198442B2 true JP6198442B2 (en) 2017-09-20

Family

ID=51941461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013091044A Active JP6198442B2 (en) 2013-04-24 2013-04-24 Constant current protection circuit

Country Status (1)

Country Link
JP (1) JP6198442B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6445878B2 (en) * 2015-01-27 2018-12-26 新日本無線株式会社 Constant current drive circuit
US11438981B2 (en) 2017-07-04 2022-09-06 Rohm Co., Ltd. Load drive device
CN112667018B (en) * 2020-12-14 2022-12-02 思瑞浦微电子科技(苏州)股份有限公司 Power supply electrifying overshoot-prevention circuit based on LDO (Low dropout regulator)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172850B1 (en) * 1995-11-23 1999-03-30 문정환 High efficient charge pumping circuit
JP2001327166A (en) * 2000-05-16 2001-11-22 Fuji Electric Co Ltd Switching power circuit
JP4169670B2 (en) * 2003-09-19 2008-10-22 株式会社リコー Output control circuit, constant voltage source IC and electronic device
JP4308158B2 (en) * 2004-03-30 2009-08-05 ローム株式会社 Boost control device and electronic device using the same
JP2006053898A (en) * 2004-07-15 2006-02-23 Rohm Co Ltd Overcurrent protection circuit and voltage generation circuit and electronic equipment using it
JP4400880B2 (en) * 2004-10-05 2010-01-20 株式会社小糸製作所 Lighting control circuit for vehicular lamp
JP4509731B2 (en) * 2004-10-13 2010-07-21 株式会社小糸製作所 Lighting control circuit for vehicular lamp
JP3904579B2 (en) * 2004-12-03 2007-04-11 ローム株式会社 Power supply device, light emitting device using the same, and electronic device
JP4546320B2 (en) * 2005-04-19 2010-09-15 株式会社リコー Constant voltage power supply circuit and control method of constant voltage power supply circuit

Also Published As

Publication number Publication date
JP2014215733A (en) 2014-11-17

Similar Documents

Publication Publication Date Title
US8648578B2 (en) Capless low drop-out voltage regulator having discharge circuit compensating for on-chip output capacitance and response time
JP6070841B2 (en) Overcurrent detection circuit
JP6257323B2 (en) Voltage regulator
KR102110109B1 (en) Switching regulator and electronic device
KR101586525B1 (en) Voltage regulator
US9063558B2 (en) Current limiting circuit configured to limit output current of driver circuit
JP6180815B2 (en) Voltage regulator
KR102225712B1 (en) Voltage regulator
JP2013156926A (en) Voltage regulator
JP2017523530A (en) Short circuit protection for voltage regulator
KR101972604B1 (en) Semiconductor device
KR102446022B1 (en) Operational amplifier circuit and its overcurrent protection method
JP2005333691A (en) Overcurrent detection circuit and power supply having it
JP2008131776A (en) Dc-dc converter
JP2012159870A (en) Voltage regulator
US9740222B2 (en) Overcurrent protection circuit for controlling a gate of an output transistor based on an output current
JP2009277930A (en) Semiconductor device
JP2013153597A (en) Protection circuit
JP2006139673A (en) Voltage regulator
JP6198442B2 (en) Constant current protection circuit
JP2021039596A (en) Power supply circuit
CN110121685B (en) Power supply circuit
JP2008011585A (en) Switching regulator
CN112558679A (en) Current-limiting protection circuit
JP4550506B2 (en) DC stabilized power supply circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170822

R150 Certificate of patent or registration of utility model

Ref document number: 6198442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250