JP4832635B2

JP4832635B2 - データ伝送システム、データ伝送方法、データ記録装置およびコンピュータシステム

Info

Publication number: JP4832635B2
Application number: JP2000370626A
Authority: JP
Inventors: 浩押川; 雅裕清水; 光治山田; 忠司大森
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2000-12-05
Filing date: 2000-12-05
Publication date: 2011-12-07
Anticipated expiration: 2020-12-05
Also published as: JP2002182810A; US20020067645A1

Description

【０００１】
【発明の属する技術分野】
本発明は、データ伝送システム、データ伝送方法、データ記録装置およびコンピュータシステムに関し、特に、ＡＴＡ（AT attachment）／ＡＴＡＰＩ（ATA packet interface）規格に準拠したデータ伝送の品質向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
ＡＴ仕様のパーソナルコンピュータシステムでは、データ記録装置として通常ハードディスクドライブ（ＨＤＤ）が用いられる。コンピュータシステムのマザーボードとＨＤＤとの接続にはインタフェイスを介したフラットケーブルが用いられ、データ転送のインタフェイスには標準的にＩＤＥ（integrated drive electronics：ＡＴＡ−２以降はEnhanced ＩＤＥと称される）が採用されている。
【０００３】
ＩＤＥはＡＴＡ−１として規格化され、その後ＡＴＡ−２、ＡＴＡ−３と順次拡張されている。現在ＡＴＡ／ＡＴＡＰＩ−５として規格化されているものが最新の規格であり、近くＡＴＡ／ＡＴＡＰＩ−６が策定される予定である。後に策定されたＡＴＡは上位互換であり、ＡＴＡ／ＡＴＡＰＩ−５に準拠する場合はＡＴＡ−１〜４にも同時に対応する。なお、ＡＴＡＰＩは従来ＳＣＳＩ（small computer system interface）で接続されていたＣＤ（compact disc）−ＲＯＭ、ＤＶＤ（digital video disk）−ＲＯＭ、ＭＯ（magneto-optical disk）等の記憶装置をＩＤＥでも使えるようにした規格であり、ＡＴＡ／ＡＴＡＰＩ−４以降はＡＴＡと共に統一されている。
【０００４】
ＩＤＥインタフェイスは転送方式としてＰＩＯ（programmed I/O）、マルチワードＤＭＡ（direct memory access）、ウルトラＤＭＡの３種類の方式を有し、最大転送速度が相違する複数のモードを有する。ＰＩＯはプロセッサがデータの読出しおよび書込みを制御する方式であり、モード０（最大転送速度３．３３Ｍバイト／秒）からモード４（最大転送速度１６．７Ｍバイト／秒）が存在する。マルチワードＤＭＡはＤＭＡコントローラがデータ転送を制御する方式であり、モード０からモード２まである。モード０の最大転送速度は４．１７Ｍバイト／秒であり、モード２の最大転送速度は１６．７Ｍバイト／秒である。ウルトラＤＭＡはクロックの立ち上がりおよび立ち下りの両方でデータを読み書きすることにより、マルチワードＤＭＡと同じクロック周波数で２倍の転送速度を実現する。モード０（最大転送速度１６．７Ｍバイト／秒）からモード４（最大転送速度６６．６Ｍバイト／秒）まであり、モード５（最大転送速度１００Ｍバイト／秒）が現在ＡＴＡ／ＡＴＡＰＩ−６として策定中である。すなわち、たとえばＡＴＡ／ＡＴＡＰＩ−６規格に準拠する場合は最高転送速度として３．３３Ｍバイト／秒から１００Ｍバイト／秒までの範囲で対応する必要がある。
【０００５】
また、ＩＤＥでは１つのＩＤＥポートに２台までのＨＤＤまたはＣＤ−ＲＯＭ等を接続することが可能であり、このためＩＤＥケーブルはその途中または端部を分岐して１つのホスト側コネクタに対し２つのデバイス側コネクタが対応するように構成されている。ウルトラＤＭＡ／６６（最大転送速度６６．６Ｍバイト／秒）以降のケーブルでは接地線を従来の２倍にして、つまり信号線を接地線で挟むように構成してノイズ増加の影響を抑制している。
【０００６】
一般に、ＩＤＥ、ＳＣＳＩ等のパラレルデータ伝送規格では、データ信号線を複数有し、たとえばＩＤＥでは１６本のデータ信号線を有する。つまり、１サイクルあたりデータ信号線の本数分のビット（ＩＤＥの場合１６ビット）を同時に伝送する。データ信号線のデータ読取りのタイミングを制御するために、制御信号線の１つのストローブ信号を用いる。ストローブ信号の立ち上がりあるいは立下りのタイミングでデータ信号線の信号レベルを読取り、ハイレベルあるいはローレベルに対応付けて「１」あるいは「０」の情報を伝送する。
【０００７】
確実な情報伝送のためにはストローブ信号の読取りタイミングの前後でデータ信号が安定している必要がある。図９は、データ信号とストローブ信号のタイミングの一例を示した図である。読取りタイミング以前の安定時間をセットアップタイム、以後の安定時間をホールドタイムと称し、何れの時間も十分に確保されることが安定したデータ伝送の条件となる。なお図９ではストローブ信号の立下り時にデータを読み取る例を示しているが、ウルトラＤＭＡ方式の場合は立上り時にもデータの読み取りが行われる。
【０００８】
【発明が解決しようとする課題】
ところが、前記した通り、ＡＴＡ等のデータ伝送規格では伝送速度の向上が図られる。つまりクロック周波数（各信号のサイクル数）が増加する方向にある。一般に信号は完全な矩形波ではなく、ある程度の立ち上がり時間、立下り時間を有する。これを本明細書ではトランジションタイム（過渡時間）と称する。クロック周波数が大きくなるとトランジションタイムを小さくしなければ十分なセットアップタイムおよびホールドタイムが確保できない。よって、クロック周波数の増加に伴い、トランジションタイムを小さくする必要がある。
【０００９】
一方、トランジションタイムの減少はデータ信号線間のクロストークノイズを増加する。トランジションタイムが小さい、すなわちより矩形波に近い波形を実現すると、信号に高周波成分を多く含むことになる。平行に配置された配線間は浮遊容量で結合され、高周波であるほど容易に隣接配線とカップリングを生じる。このカップリングの結果、データ信号は隣接データ信号の影響を受ける。ウルトラＤＭＡ／６６以降のケーブルではデータ信号線の間に接地線を配置し、クロストークノイズの低減を図っているものの、それ以前の規格ではケーブルにクロストークノイズの対策は施されていない。よって、クロストークノイズの影響により本来ハイレベルである信号がローレベルであると判断され、逆にローレベルがハイレベルと誤判断される可能性がある。従って、データ伝送の信頼性の観点からは、クロストークノイズは出来得る限り抑制する必要があり、トランジションタイムはできるだけ大きい方がよい。すなわち、データ転送速度に見合う範囲内でトランジションタイムを大きくすることが高いデータ転送速度を維持しつつデータ転送の信頼性を確保する最も効果的な対策に見える。
【００１０】
しかし、トランジションタイムの増加は、ウルトラＤＭＡ方式のデータ転送のようにデータの送信側がデータ信号とともにクロック（ストローブ）信号を受信側に送る場合にタイミングマージンを減少させる問題がある。
【００１１】
一般にデータの信号レベルはある閾値電圧Ｖｔよりも高いかあるいは低いかでハイレベルあるいはローレベルが判断される。しかしながら、レシーバを構成する半導体素子の製造工程でのばらつきや、使用時の温度、電源電圧等によって実際の閾値は変動する。このためレシーバは仕様として２種類の閾値を定めている。すなわち、第１閾値電圧Ｖｔｈ以上であれば必ずハイレベルと判断し、第２閾値電圧Ｖｔｌ以下であれば必ずローレベルと判断する２つの閾値を設定する。ばらつきによる判断の相違が無いようにＶｔｈはＶｔｌより高く設定される。実際のレシーバの閾値ＶｔはＶｔｈとＶｔｌの間にあり、レシーバによって相違する。ＶｔはＶｔｈに近い場合もありＶｔｌに近い場合もある。
【００１２】
このような状況で、データ信号とストローブ信号のタイミングを示したのが図１０である。図１０はこの問題を説明するためのタイミングを模式的に示した図である。(ａ)はＶｔがＶｔｈに近い場合を示し、（ｂ）はＶｔがＶｔｌに近い場合を示す。(ａ)および（ｂ）は同じタイミングでデータ信号とストローブ信号を受信しているにも関わらず、（ｂ）の場合にはホールドタイムが大きく劣化している。このようなホールドタイムの劣化はレシーバの閾値の変化によってストローブ信号によるデータ信号の読取りタイミングが変化することに起因する。つまり同じタイミングで入力された信号であってもレシーバの閾値の変動によってタイミングマージンが劣化する場合がある。そしてこのようなタイミングマージンの劣化はストローブ信号のトランジションタイムが大きい時に顕著になる。なお、図１０ではストローブ信号の立下り時にデータを読み取る例を説明しているが。ストローブ信号の立上り時にデータを読み取る場合にはセットアップタイムが劣化する。何れの場合においてもタイミングマージンが劣化することに変わりはない。
【００１３】
また、前記したトランジションタイムを大きくすることによる問題のほかに、ストローブ信号とデータ信号の各信号線の仕様が異なることによる信号波形の劣化の問題もある。すなわち、ウルトラＤＭＡにおいてはデータリード時のデータストローブに「ＩＯＲＤＹ」ラインが用いられる。この「ＩＯＲＤＹ」はＡＴＡの仕様によってホストシステム側で１ｋΩの抵抗でプルアップされ、ＨＤＤ等のデバイス側のダンピング抵抗は２２Ωである。一方データ信号を伝送するラインはプルアップされず、デバイス側のダンピング抵抗は３３Ωである。このようにストローブ線とデータ線の電気的特性たとえばドライバから見た負荷インピーダンスが相違し、同じドライバから信号を加えるとその波形が相違する。データのスキューをそろえるためダンピング抵抗やライン長をデバイス側で揃える努力を行ってもホストシステム側でプルアップされていることは変更できない。このため、ドライバのスルーレートコントロールを用いてもストローブ信号とデータ信号のスルーレートやオーバーシュート、アンダーシュートを揃えることができない。つまりストローブ信号波形が最適になるようにドライバを調整すればデータ信号が最適でなくなり、逆にデータ信号を最適に調整するとストローブ信号が最適でなくなる。このような信号波形の最適波形からのずれは、伝送信号による反射を生じ、さらに波形を崩す要因ともなる。特にウルトラＤＭＡ／１００等の次世代の規格においてはより慎重な設計が要求され、信号波形のフレキシブルな調整技術の要請が強い。
【００１４】
また、上記のような信号線間の負荷インピーダンスの相違は次のような場合にも発生する。つまり、ＡＴＡ／ＡＴＡＰＩでは、１つのホスト側ＩＤＥポートに接続されるケーブルには２台のデバイスが接続できるが、１台接続している場合と２台接続している場合ではドライバから見た信号線の負荷インピーダンスは相違する。このため、前記同様に、デバイスを１台接続した時の信号波形が最適になるようにドライバを調整すればデバイスが２台の時には最適波形からずれる。逆に２台の時に最適になるよう調整すれば１台の時には最適ではなくなる。
【００１５】
本発明の目的は、データ転送速度を低下させることなく、タイミングマージンを増加し、データ転送の信頼性を高める技術を提供することにある。また、本発明の目的は、データ信号とストローブ信号のスキューを揃えることを可能にする信号波形のフレキシブルな調整技術を提供することにある。さらに、本発明の目的は、ケーブルに接続されるデバイスの台数に関わりなくデータ転送の信頼性を確保する技術を提供することにある。
【００１６】
【課題を解決するための手段】
本願の発明の概略を説明すれば、以下の通りである。すなわち、本発明において、データ信号のスルーレートとストローブ信号等の制御信号のスルーレートをドライバのスルーレートコントローラによって独立に制御し、データ信号のスルーレートをストローブ信号のスルーレートより小さくする。すなわち、信号波形において、ストローブ信号のトランジションタイム内の波形の傾きをデータ信号のそれより大きくする。このようにデータ信号のスルーレートとストローブ信号のスルーレートを独立に制御することにより、データ信号については、転送速度を低下させない範囲内でクロストークを最小限に抑制するようスルーレートを小さく（トランジションタイムを長く）調整できる。かつ、ストローブ信号についてはデータ信号のスルーレートより大きく（トランジションタイムを短く）することによりタイミングマージンの劣化を抑制できる。データ信号線は互いに平行に配置されるので、スイッチングによる相互のクロストークが顕著に表れるためクロストーク対策を重視し、一方ストローブ信号についてはデータ信号線に比較してクロストークが顕著ではないためタイミングマージン対策を重視したものである。ストローブ信号のトランジションタイムを短くすれば、素子ばらつき、温度、駆動電圧等による閾値のばらつきが仮に生じても、閾値変動によるデータ読取りのタイミング変動が小さく、セットアップタイムおよびホールドタイムのマージンの劣化を少なくすることができる。なお、上記データ信号がＶｔｈとＶｔｌとの間を遷移する時間とストローブ信号がＶｔｈとＶｔｌとの間を遷移する時間の差は２ｎｓ以上であることが望ましい。
【００１７】
また、ストローブ信号とデータ信号の波形は、ＩＤＥポート（ケーブル）に接続されるデバイスの数によっても変化を受ける。そこで本発明では、ケーブルに２台目のデバイスが接続されているかを判断する手段を有し、２台目が接続されている場合と接続されていない場合の最適のスルーレートを予め記憶させたテーブルから読取り、この台数に応じた最適スルーレートを適用して信号生成できる。また、本発明では、信号波形の立上り時のスルーレートと立ち下がり時のスルーレートを独立に制御するようにしても良い。これら方策により、信号波形を最適にコントロールして、データ転送の信頼性を向上できる。
【００１８】
なお、上記本発明は、データ伝送システムとして把握する他、データ伝送方法、これらデータ伝送方法およびシステムを組み込んだＨＤＤ等の記録装置およびコンピュータシステムとして把握することができる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ただし、本発明は多くの異なる態様で実施することが可能であり、本実施の形態の記載内容に限定して解釈すべきではない。なお、実施の形態の全体を通して同じ要素には同じ番号を付するものとする。
【００２０】
図１は、本発明の一実施の形態であるコンピュータシステムの一例を示したブロック図である。本実施の形態のコンピュータシステムは、ホストシステム１と２台のハードディスク装置（ＨＤＤ）２−１，２−２を有する。ホストシステム１とＨＤＤ２−１とはケーブル３で接続され、ホストシステム１とＨＤＤ２−２とはケーブル３から分岐したケーブル３−２で接続される。
【００２１】
ホストシステム１は、プロセッサバス、ＰＣＩ（peripheral component interface）バス、ＩＳＡ(industrial standard architecture)バス等のバスアーキテクチャーで構成された通常のコンピュータシステムである。バスには、ＣＰＵ、主メモリ、ＤＭＡ（direct memory access）制御装置、メモリ／バス制御チップセット、入出力インタフェイス、表示インタフェイス、外部インタフェイス等が接続され、その他通常のコンピュータシステムが備える任意のハードウェア資源を備えることができる。
【００２２】
ホストシステム１には、ＨＤＤ２−１，２−２とインタフェイスするためのＡＴコントローラＡＴＣを備える。ＡＴＣはＡＴＡ−１〜ＡＴＡ／ＡＴＡＰＩ−５に適合するインタフェイスであり、将来策定される規格（たとえばＡＴＡ／ＡＴＡＰＩ−６）にも適合できる。ＡＴＣにはケーブル３の各配線に接続されるドライバ／レシーバユニットＤＲＵを含む。
【００２３】
ハードディスク装置２−１，２−２には各々記録媒体４、磁気ヘッド５、アーム６、ボイスコイルモータ（ＶＣＭ）７、ヘッドプリアンプＨＰＡ、リードライトチャネルＲＷＣ、ＶＣＭドライバＶＣＭＤ、サーボコントローラＳＣ、ハードディスクコントローラＨＤＣ、メモリ、ＭＰＵ、ＡＴＡインタフェイス回路ＡＴＡＩＦＣを備える。
【００２４】
記録媒体４は、たとえばスピンドルモータによって回転され、磁気的作用を利用して情報が記録される。記録媒体４に記録された情報は磁気ヘッド５によって読み取られ、また磁気ヘッド５から情報が書き込まれる。磁気ヘッド５はアーム６の先端部に配置され、ＶＣＭ７でアーム６を駆動することによって記録媒体４上の相対位置を変える。ＶＣＭ７はＶＣＭドライバＶＣＭＤによって駆動され、サーボコントローラＳＣからのフィードバックを受けてヘッド５を目的の位置に制御する。
【００２５】
ヘッド５から読み取られた信号はヘッドプリアンプＨＰＡで増幅され、リードライトチャネルＲＷＣに送られる。リードライトチャネルＲＷＣは電気信号をデータに変換し、データをハードディスクコントローラに送る。リードライトチャネルＲＷＣは、さらにハードディスクコントローラＨＤＣから送られたデータを電気信号に変換して磁気ヘッド５にこれを送る。
【００２６】
ＶＣＭドライバＶＣＭＤ、リードライトチャネルＲＷＣはハードディスクコントローラＨＤＣに接続され、ハードディスクコントローラＨＤＣはこれらデバイスの制御を行う。
【００２７】
ハードディスクコントローラＨＤＣ、メモリ、ＭＰＵはバス８に接続され、バス８を介して相互にデータを交換する。メモリは、たとえばハードディスク装置２を制御するプログラムその他ハードディスク装置に固有のデータ（テーブル等）を記録する。また、メモリはホストシステムから送信されたデータのバッファリングを行う。ＭＰＵは制御プログラムに従ってハードディスク装置の全体を制御する。
【００２８】
バス８にはＡＴＡインタフェイス回路ＡＴＡＩＦＣが接続される。ＡＴＡＩＦＣはホストシステム１との通信をインタフェイスする。ＡＴＡＩＦＣはＡＴＡ−１〜ＡＴＡ／ＡＴＡＰＩ−５に適合するインタフェイスであり、将来策定される規格（たとえばＡＴＡ／ＡＴＡＰＩ−６）にも適合できる。ＡＴＦＩＦＣにはケーブル３の各配線に接続されるドライバ／レシーバユニットＤＲＵを含む。
【００２９】
ＡＴＣとハードディスク装置２−１のＤＲＵを接続するケーブル３は、４０本あるいは８０本の配線を有するフラットケーブルである。１６本のデータ線を含み、その他接地線、制御信号線を有する。配線が８０本の場合は各配線間に接地線が配置されクロストークノイズの対策が施される。ケーブル３はその途中でケーブル３−２に分岐される。ケーブル３−２はハードディスク装置２−２のＤＲＵに接続される。
【００３０】
図２はホストシステム１のＤＲＵとハードディスク装置２−１あるいは２−２のＤＲＵおよびケーブルを示した図である。各々のＤＲＵには、ドライバ／レシーバ回路１０を含み、ドライバ／レシーバ回路１０はドライバ１１、レシーバ１２で構成される。各ＤＳＵ間は、データ信号線ＤＤ、制御信号線ＤＳＴ１，ＤＳＴ２，ＤＳＴ３および接地線ＧＮＤで接続される。
【００３１】
データ信号線ＤＤはデータ信号をホストシステムおよびＨＤＤ間で双方向に伝送し、その両端には、ドライバ／レシーバ回路１０が接続される。ホスト側からＨＤＤにデータを伝送する場合、ホスト側のドライバ／レシーバ回路１０はドライバ１１として機能し、ＨＤＤ側のドライバ／レシーバ回路１０はレシーバ１２として機能する。逆に、ＨＤＤ側からホストにデータを伝送する場合、ホスト側のドライバ／レシーバ回路１０はレシーバ１２として機能し、ＨＤＤ側のドライバ／レシーバ回路１０はドライバ１１として機能する。データ信号線ＤＤは１６本有するが、図では省略している。
【００３２】
制御信号線ＤＳＴ１（「ＩＯＲＤＹ」と呼ばれる）は、ウルトラＤＭＡ方式の転送の際にはＨＤＤ側からホスト側にストローブ信号を伝送する一方向伝送線である。制御信号線ＤＳＴ１のホスト側にはレシーバ１２が接続され、ＨＤＤ側にはドライバ１１が接続される。制御信号線ＤＳＴ１に伝送されるストローブ信号は、ＨＤＤ側からウルトラＤＭＡ伝送されるデータ信号の読取りタイミングを取るために用いられる。なお、制御信号線ＤＳＴ１はホスト側で１ｋΩの抵抗Ｒによりプルアップされている。
【００３３】
制御信号線ＤＳＴ２（「DIOW−」と呼ばれる）は、ＰＩＯ方式およびマルチワードＤＭＡ方式のデータ転送の際にホスト側からＨＤＤ側に送信される書き込み用ストローブ信号を伝送する一方向伝送線である。また、制御信号線ＤＳＴ３（「DIOR−」と呼ばれる）は、ＰＩＯ方式およびマルチワードＤＭＡ方式のデータ転送の時にはホスト側からＨＤＤ側に読み取り用ストローブ信号を伝送し、ウルトラＤＭＡ方式のデータ転送の時にはホスト側からＨＤＤ側に書き込み用ストローブ信号を伝送する一方向伝送線である。なお、その他の制御信号線については説明を省略する。
【００３４】
データ信号線ＤＤに接続されるホスト側のドライバ１１にはスルーレートコントロール信号ＳＲＣ１が入力され、制御信号線ＤＳＴ１，ＤＳＴ３に接続されるホスト側のドライバ１１にはスルーレートコントロール信号ＳＲＣ２が入力される。また、データ信号線ＤＤに接続されるＨＤＤ側のドライバ１１にはスルーレートコントロール信号ＳＲＣ３が入力され、制御信号線ＤＳＴ１に接続されるＨＤＤ側のドライバ１１にはスルーレートコントロール信号ＳＲＣ４が入力される。このように本実施の形態のＤＲＵでは、データ信号を生成するドライバのスルーレートと、制御信号を生成するドライバのスルーレートを別々に制御できるようにしている。このため、後に説明するように、転送速度を低下させることなくデータ転送の信頼性を向上できる。
【００３５】
図３は、ドライバ１１およびレシーバ１２の具体例を示した回路図である。本実施の形態のドライバ１１は初段のインバータＩＮＶ０および後段のインバータの２段のインバータで構成される。
【００３６】
後段のインバータは、図示するように、その入力として後段インバータ入力ｒＩｎが直接入力されるか遅延回路ＤＬＣを介して入力されるかをスイッチＳＷによって選択することが可能な複数のインバータが並列に接続された構成を持つ。ただし、後段インバータの最初のインバータＩＮＶ１の入力は後段インバータ入力ｒＩｎのみである。スイッチＳＷは複数ビットのスルーレートコントロール信号ＳＲＣの各ビットによって、遅延回路ＤＬＣを介する入力かあるいはｒＩｎが直接入力されるかを選択する。
【００３７】
たとえば、全てのスイッチＳＷがｒＩｎ入力側を選択するようにスルーレートコントロール信号ＳＲＣの各ビットを設定すれば、後段インバータＩＮＶ１〜ＩＮＶｎ＋１のすべての入力に初段インバータＩＮＶ０の出力であるｒＩｎが同時に入力される。すなわち、ドライバへの入力Ｄｉｎとほぼ同時に後段インバータＩＮＶ１〜ＩＮＶｎ＋１のすべてが駆動され、ドライバ１１は最大許容電流量で駆動される。つまりこの場合ドライバ１１からの出力Ｄｏｕｔは最も速いステップ応答を行い、最大のスルーレートを実現する。
【００３８】
一方、全てのスイッチＳＷが遅延回路ＤＬＣ側を選択するようにスルーレートコントロール信号ＳＲＣの各ビットを設定すれば、後段インバータＩＮＶ１の駆動後、遅延時間Ｔだけ遅れて後段インバータＩＮＶ２が駆動される。さらに時間Ｔ（ＩＮＶ１の駆動後からは２Ｔ）遅れて後段インバータＩＮＶ３が駆動される。順次Ｔだけ遅れて最終的にはＩＮＶｎ＋１がＩＮＶ１の駆動後ｎＴだけ遅れて駆動される。つまりこの場合、後段インバータの電流駆動能力は遅延時間Ｔごとに除々に増加する。結果的にドライバ１１の出力Ｄｏｕｔの電圧立ち上がりあるいは立下りは遅くなり、小さなスルーレートを実現する。この場合、ドライバ１１のスルーレートは最小になる。
【００３９】
上記スルーレートの最大値と最小値の間でｎ通りのスルーレートをスルーレートコントロール信号ＳＲＣのビットを選択することにより実現できる。
【００４０】
なお、データ信号のレシーバ１２にはたとえばＡＮＤゲート回路を用いることができるが、これには限られない。ＡＮＤゲート回路のクロックＣＬＫにはストローブ信号の立ち上がりまたは立下りあるいはその両方を検出し、この検出をトリガとする任意のハイレベル出力回路を接続できる。
【００４１】
次に、上記のようなスルーレートコントロールが可能なドライバ１１を含むＤＲＵを用いたデータ伝送方法について説明する。図４は、本実施の形態のデータ伝送方法の一例を示したフローチャートである。以下の処理はコンピュータシステムの電源投入あるいはリセットにより開始する。
【００４２】
まず、ホストシステム側およびＨＤＤ側で、ケーブル種別を検知する（Ｓ１、Ｓ２）。ケーブル種別（４０本あるいは８０本）は後にスルーレートの最適値を選択する時に用いる。
【００４３】
次に、ホストシステム１はＨＤＤ装置２（ＨＤＤ装置２−１あるいはＨＤＤ装置２−２またはその両方）に対し、データ転送モードの設定開始コマンドを送信する（Ｓ３）。ＨＤＤ装置２は前記コマンドを受取り（Ｓ４）、ＨＤＤ装置２がサポート可能なデータ転送モードおよびデータ転送速度等の機器情報をホストシステム１に送信する（Ｓ５）。
【００４４】
ホストシステム１は機器情報を受取り（Ｓ６）、データ転送モードとデータ転送速度を設定する（Ｓ７）。データ転送モードとデータ転送速度の設定は、ケーブル種類を考慮し、ＡＴＡ／ＡＴＡＰＩ規格を満足するように設定する。また、設定はホストシステムおよびＨＤＤ装置のサポートする範囲内で最大の転送速度を選択することが好ましい。
【００４５】
設定されたデータ転送モードとデータ転送速度はＨＤＤ装置２に送信され（Ｓ８）、ＨＤＤ装置２ではこれを受信する（Ｓ１０）。
【００４６】
その後、ホストシステム１およびＨＤＤ装置２は各々設定されたデータ転送速度と使用されているケーブル種類からなる信号伝送条件に最適なスルーレートを設定する（Ｓ９、Ｓ１１）。スルーレートの設定は、予め記録したスルーレート設定テーブルを参照する。ホストシステム１の場合、テーブルは主メモリまたはＡＴコントローラＡＴＣに記憶することができ、ＨＤＤ装置の場合、メモリまたはＡＴＡインタフェイス回路ＡＴＡＩＦＣに記憶することができる。
【００４７】
本実施の形態の場合、最適なスルーレート値は、データ信号を生成するドライバ１１への設定値か、ストローブ信号を生成するドライバ１１への設定値かによって相違する。すなわち、ストローブ信号のスルーレートを大きく、データ信号のスルーレートを小さく設定する。図５はストローブ信号のスルーレートを大きく、データ信号のスルーレートを小さく設定した例を示す図である。このようにストローブ信号のスルーレートを大きく設定することにより、矩形波の立ち上がり、立下り時のトランジションタイムを短くすることができ、レシーバの閾値変動による影響が最悪の場合（図１０（ｂ）に相当）でもホールドタイムを大きく改善できることがわかる。一方、データ信号のスルーレートは小さい（トランジションタイムが長い）ので、クロストークノイズを抑制できる。すなわち、本実施の形態によれば、クロストークノイズを最小限に抑制しつつ、同時にタイミングマージンの改善を図ることが可能になる。なお図５ではストローブ信号が立ち下がる時にデータを読み取る例を説明したが、ストローブ信号の立上り時にデータを読み取る場合であってもタイミングマージンを増加させる効果は同じである。この場合、閾値がＶｔｈ側に変動した時にセットアップタイムを劣化させる方向になるが、本実施の形態のようにストローブ信号のトランジションタイムを短くするのでセットアップタイムの劣化を抑制し、タイミングマージンを増加できる。
【００４８】
図６（ａ）は本実施の形態のドライバを用いて、レシーバ側のストローブ信号を観察したグラフであり、（ｂ）は、隣接データ信号線がフルスイングされている状況下でのローレベル出力をレシーバ側で見たデータ信号のグラフである。図７は、比較のために示した従来のストローブ信号(ａ)とデータ信号（ｂ）のグラフである。なお、図６、７の（ｂ）における隣接データ信号線のスルーレートは小さい値を設定したものである。また、図８は、スルーレートを変えた場合のレシーバ側でのデータ信号のグラフであり、（ａ）はスルーレートが小さい場合、（ｂ）はスルーレートが大きい場合である。図８のグラフはローレベルとハイレベルが相互に繰り返されるフルスイングドライバ出力を与えている。
【００４９】
図８から明らかに、データ信号においてスルーレートを変えた場合のノイズレベルは大きく相違する。すなわち図８（ｂ）のスルーレートが大きい場合に比較して図８（ａ）のスルーレートが小さい場合はノイズレベルが大きく抑制されている。そして、図６と図７を比較すれば、ストローブ信号のスルーレートが大きく変化するにも関わらず、データ信号のノイズレベルは大きく変化していない。すなわち、本実施の形態のデータ伝送方法を用いればノイズの影響を抑制して、同時にタイミングマージンを増加できることがわかる。
【００５０】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更することが可能である。
【００５１】
たとえば、前記実施の形態では、矩形波の立ち上がり時のスルーレートコントロール信号と立下り時のスルーレートコントロール信号を同じにする例を説明したが、各々異なるスルーレートコントロールを行っても良い。この場合、図３における後段インバータＩＮＶ２〜ＩＮＶｎ＋１のｐＭＯＳトランジスタおよびｎＭＯＳトランジスタのゲート入力を独立させることにより実現できる。
【００５２】
また、前記実施の形態では、ＨＤＤ装置２が２台設置されている例を説明したが、１台でもよい。この場合、ＨＤＤ装置の台数が異なるとドライバ１１から見た負荷インピーダンスが相違する。このため、前記実施の形態の図４において、データ転送速度の設定（Ｓ７）以前の任意のステップでＨＤＤ装置の接続台数を検査するステップを挿入し、ステップ７におけるデータ転送速度の決定に、この接続台数を考慮することができる。たとえば、ＨＤＤ装置の接続台数に応じた最適スルーレートをスルーレート設定テーブルに記録させ、これを参照できる。
【００５３】
また、前記実施の形態では、ＨＤＤ装置２を例示したが、その他の周辺装置、たとえばＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ＭＯ等にも同様に適用できる。
【００５４】
また、前記実施の形態ではＡＴＡ／ＡＴＡＰＩに準拠したデータおよびケーブルの例を説明したがこれに限られない。たとえばＳＣＳＩやフィルム配線、プリント基板上の配線等、複数のデータ線が平行に配置され、データ信号の送信と同時にストローブ信号（クロック信号）が送信されるその他のデータ伝送あるいは規格においても本発明を適用できる。
【００５５】
さらに、前記したスルーレートはスルーレート設定テーブルの値に固定される必要はない。たとえばエラーコレクションコード（ＥＣＣ）等を用いたエラー率の計測により、動的にスルーレートの値を変えることも可能である。ただし、ストローブ信号のスルーレートの方がデータ信号のスルーレートよりも大きいという本発明の条件を満足する必要がある。
【００５６】
【発明の効果】
本願で開示される発明のうち、代表的なものによって得られる効果は、以下の通りである。データ転送速度を低下させることなく、タイミングマージンを増加し、データ転送の信頼性を高めることができる。また、データ信号とストローブ信号のスキューを揃えることを可能にする信号波形のフレキシブルな調整技術を提供できる。さらに、ケーブルに接続されるデバイスの台数に関わりなくデータ転送の信頼性を確保する技術を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるコンピュータシステムの一例を示したブロック図である。
【図２】ホストシステムのＤＲＵとハードディスク装置のＤＲＵおよびケーブルを示した図である。
【図３】ドライバおよびレシーバの具体例を示した回路図である。
【図４】本発明の一実施の形態であるデータ伝送方法の一例を示したフローチャートである。
【図５】ストローブ信号のスルーレートを大きく、データ信号のスルーレートを小さく設定した例を示す図である。
【図６】（ａ）は本発明の一実施の形態であるドライバを用いて、レシーバ側のストローブ信号を観察したグラフであり、（ｂ）は、隣接データ信号線がフルスイングされている状況下でのローレベルが入力されたレシーバ側でのデータ信号を示すグラフである。
【図７】（ａ）および（ｂ）は比較のために示した従来のストローブ信号(ａ)とデータ信号（ｂ）のグラフである。
【図８】スルーレートを変えた場合のレシーバ側でのデータ信号のグラフであり、（ａ）はスルーレートが小さい場合、（ｂ）はスルーレートが大きい場合である。
【図９】データ信号とストローブ信号のタイミングの一例を示した図である。
【図１０】課題を説明するためのタイミングを模式的に示した図である。
【符号の説明】
１…ホストシステム、２，２−１，２−２…ハードディスク装置（ＨＤＤ装置）、３…ケーブル、３−２…分岐ケーブル、４…記録媒体、５…磁気ヘッド（ヘッド）、６…アーム、７…ボイスコイルモータ（ＶＣＭ）、８…バス、１０…ドライバ／レシーバ回路、１１…ドライバ、１２…レシーバ、ＡＴＡＩＦＣ…ＡＴＡインタフェイス回路、ＡＴＣ…ＡＴコントローラ、ＣＬＫ…クロック、ＶＣＭＤ…ＶＣＭドライバ、ＤＤ…データ信号線、ＤＬＣ…遅延回路、ＤＲＵ…ドライバ／レシーバユニット、ＤＳＴ１〜ＤＳＴ３…制御信号線、Ｄｉｎ…ドライバ入力、Ｄｏｕｔ…ドライバ出力、ＧＮＤ…接地線、ＨＤＣ…ハードディスクコントローラ、ＨＰＡ…ヘッドプリアンプ、ＩＮＶ０〜ＩＮＶｎ＋１…インバータ、Ｒ…抵抗、ＲＷＣ…リードライトチャネル、ｒＩｎ…後段インバータ入力、ＳＣ…サーボコントローラ、ＳＲＣ，ＳＣＲ１〜４…スルーレートコントロール信号、ＳＷ…スイッチ、Ｖｔ…閾値電圧、Ｖｔｈ…第１閾値電圧、Ｖｔｌ…第２閾値電圧。

Claims

ホスト装置と、
データ記録装置と、
前記ホスト装置および前記データ記録装置の各インタフェイス部を接続し、データ信号を伝送する複数のデータ信号線および制御信号を伝送する単数または複数の制御信号線が平行に配置されたケーブルと、
前記ホスト装置および前記データ記録装置の何れかのまたは両方のインタフェイス部に含まれ、前記データ信号および前記制御信号を生成し、その出力信号のスルーレートが可変であるドライバと、
前記データ信号のスルーレートを、前記制御信号のスルーレートより小さく設定する手段と、
前記ケーブルの片側が２つに分岐され、
分岐された前記ケーブルに前記ドライバを含む他のデータ記録装置が接続されているかを判断する手段と、
前記ケーブルに接続されるデータ記録装置に関する情報、ケーブルが４０本かあるいは８０本であるかを示す情報であるケーブル種別および制御信号のスルーレートを関連付けて、前記判断に基づくデータ記録装置の接続台数に応じて、前記データ信号および制御信号のスルーレートを設定する手段と、
を含むコンピュータシステムであって、
前記ホスト装置が、ケーブル種別を検知するステップ（Ｓ１）を実行し、
前記データ記録装置が、ケーブル種別を検知するステップ（Ｓ２）を実行し、
前記ホスト装置が、データ転送モードの設定開始コマンドを前記データ記録装置へ送信するステップ（Ｓ３）を実行し、
前記データ記録装置が、データ転送モードの設定開始コマンドを前記ホスト装置から受信するステップ（Ｓ４）を実行し、
前記データ記録装置が、前記データ記録装置に関する情報を前記ホスト装置へ送信するステップ（Ｓ５）を実行し、
前記ホスト装置が、前記データ記録装置から前記データ記録装置に関する情報を受信するステップ（Ｓ６）を実行し、
前記ホスト装置が、データ転送モードとデータ転送速度を設定するステップ（Ｓ７）を実行し、
前記ホスト装置が、データ転送モードとデータ転送速度の設定を前記データ記録装置へ送信するステップ（Ｓ８）を実行し、
前記ホスト装置が、ドライバのスルーレートを設定するステップ（Ｓ９）を実行し、
前記データ記録装置が、データ転送モードとデータ転送速度の設定を前記ホスト装置から受信するステップ（Ｓ１０）を実行し、
前記データ記録装置が、ドライバのスルーレートを設定するステップ（Ｓ１１）を実行する、
前記コンピュータシステム。
前記データ信号および制御信号の立ち上がりスルーレートと立下りスルーレートとを独立に設定する手段を有する
請求項１記載のコンピュータシステム。
前記制御信号は、ＡＴＡ（AT attachment）規格またはＡＴＡＰＩ（ATA packet interface）規格に準拠するストローブ信号である
請求項１または２記載のコンピュータシステム。
信号がハイレベルであると判断される最低電圧（第１基準電圧）と信号がローレベルであると判断される最大電圧（第２基準電圧）との間の前記データ信号における遷移時間が、前記制御信号における前記遷移時間よりも２ｎｓ以上大きい
請求項３記載のコンピュータシステム。