JP4819883B2 - イーサネット（登録商標）アクセス装置及びそのアクセス方法 - Google Patents

Description

本発明はイーサネット（登録商標）アクセス技術に関し、特にイーサネット（登録商標）アクセス装置及びそのアクセス方法に関する。

インターネットの高速な発展に伴い、特にIPTV(Internet Protocol Television、IP双
方向インターネットテレビ)等の新しいサービスの現れに伴い、端末クライアントのラス
トワンマイルのアクセス問題は、新しいサービス展開のボトルネックとなっている。現時点の主流アクセス技術ADSL（Asymmetrical Digital Subscriber Loop）は、十分な帯域幅のサポートを提供することができないことが明らかであるため、業界では、前記課題を解決するために、VDSL(Very Hight Bit-Digital Subscriber Loop)及びADSL２+(ITU標準G.９９２.５)等の技術を開発しているところである。しかし、今のところそれらの新しい技術は未だ十分に成熟していないため、ビジネス応用上において、各ユーザ当たりの平均コストは依然として高く、サービスベンダーは敢えて軽率にそれを採用することはしない。従って、今の広帯域アクセス市場においては、依然としてADSLアクセスがメインになっているのである。

イーサネット（登録商標）技術は既に非常に成熟したところまで発展しており、且つチップメーカの技術進歩に伴って伝送距離が大幅に増加されたことで、イーサネット（登録商標）の広帯域アクセスへの応用に新たなチャンスをもたらした。従来技術において、広帯域の端末ユーザがアクセスするためのイーサネット（登録商標）アクセスシステムの典型的な構造は図１に示す通りであり、レイヤ２スイッチ８１０をアクセス設備とし、レイヤ３スイッチ８２０をゲートウェイとし、アクセス端末はレイヤ２スイッチ８１０を介してゲートウェイ８２０にアクセスする。レイヤ２スイッチ８１０は、ユーザとゲートウェイ８２０との間でレイヤ２の転送を行い、各アクセス端末間のレイヤ２隔離を達成し、その他の仕事、例えばQoS(Quality of Service)等は全てゲートウェイ８２０において行う
ことができる。
広帯域アクセス分野において、各ユーザの平均帯域幅は比較的低く、例えば、１０M（
メガ）帯域幅は８０％以上の帯域アクセス業務を満足することができる。しかし、イーサネット（登録商標）製品、例えばMAC(Media Access Control)チップや、長距離伝送媒体
の帯域幅は既に企業ネットワーク応用の１G（ギガ）、１０Gが満足できるようになっており、その価格は広帯域幅に対して相当に有利である。しかし、それらの製品を直接に広帯域アクセスに応用することは、帯域幅の巨大な浪費になってしまうと同時に、図１に示すように、ユーザ側の設備コストは依然として比較的高く、サービスベンダーがその案に従ってネットワークを配置することは、各ユーザごとに平均したアクセス設備等のコストの削減につながり難い。そして実際の応用においては、サービスベンダーは、ユーザに一番近い側に、大量のレイヤ２スイッチを配置する必要がある。可能性のある各ユーザがインターネットへのアクセスのサービスを必要とする際に、直ぐにそのアクセスサービスが開通できるようにするため、それらのレイヤ２スイッチは、通常、数十個のポートのアクセス容量を有し、普通、その数はその附近の世帯数に相当するか、又は世帯数より多いが、その実質的なアクセス開通率は非常に低く、１つのビルで開通したのが１０戸にも達していないことはよくある。このため、１台のレイヤ２イーサネット（登録商標）スイッチのコストが数ユーザで分担されることで、そのコストが顕著に高くなる。これも技術が成熟したイーサネット（登録商標）が、インターネットアクセスにおいて広く応用され得ない要因の一つである。

如何にしてイーサネット（登録商標）アクセス設備のコストを下げるかが、サービスベンダーに注目されている課題である。サービスベンダーにとっては、イーサネット（登録商標）市場は既に相当成熟しており、各種商用チップの価格の大幅減はもう殆ど期待できないため、設備の簡素化やコスト削減については、それ以外のルートを探さなければならない。
IBM社は創造的に多重化技術を利用したことで、イーサネット（登録商標）スイッチの
簡素化を実現するという目的をある程度達成できた。その詳細については、米国特許出願公開番号ＵＳ２００１００５０９２１号を参考にすることができる。当該特許は、物理層の時分割多重化の実現案を開示し、つまり、物理層のチップの複数経路における低速物理ポートの一定時間内の入力信号を周期的に集めて単一経路の高速デジタル信号に多重化した後、MACチップに伝送して、レイヤ２処理を行う。MACチップから出力されたデジタル信号に対しては、その処理過程は逆になっている。これによって、イーサネット（登録商標）スイッチ内のMACチップの数が減らされ、イーサネット（登録商標）スイッチ内において、複数経路の１０M・１００MのMACチップの代わりに、１枚の１００M・GEのMACチップを使用することができ、総体として、そのコストも削減することができる。

既存技術における当該特許出願のイーサネット（登録商標）多重化技術と従来のイーサネット（登録商標）の関連する多重化技術との最大の違いは、多重化技術でイーサネット（登録商標）スイッチの内部の簡素化という課題を解決したことであり、その他のイーサネット（登録商標）技術のように、多重化技術でイーサネット（登録商標）伝送物理リンクのコスト課題を解決し、又は、設備が１０GEデータ処理能力をサポートしていないため、直接に１０GE物理チャンネルから出られないという課題を解決し、例えば、１０個のGEチャンネルを、多重化装置によって１つの１０GEチャンネルに多重化して伝送し、もう一端で再び逆多重化して相応するGEチャンネルに回復させるのではないことである。
IBMの提出した当該特許出願は、確かにある程度イーサネット（登録商標）設備の簡素
化の課題を解決することができ、設備の信頼性が高められ、設備全体のコストも削減されることになる。
このような技術を広帯域アクセスに応用すれば、サービスベンダーのコスト課題がある程度緩和されることになるが、このような最適化の程度には、限界がある。なぜなら、既存の技術によれば、アクセス設備は依然として多くのMAC層、及び上位層のチップセット
を備えているからである。そのため、イーサネット（登録商標）の広帯域アクセスを主流なアクセス手段にならしめることになるので、アクセス設備の総体的コストを更に下げなければならない。

本発明は、コストが低く、設備構造が簡素化されるイーサネット（登録商標）アクセス装置及びそのアクセス方法を提供する。

本発明の一面によれば、前記のイーサネット（登録商標）アクセス装置は、複数のアクセスノードとゲートウェイ設備との間に位置し、少なくとも２つの下り物理ポートユニットと、上り物理ポートユニットと、多重化・逆多重化ユニットとを備え、ここで、
下り物理ポートユニットは、アクセス装置に入出力される低速物理層信号とその中に搭載された低速物理層のペイロードとの間での変換を行うのに用いられ、
上り物理ポートユニットは、アクセス装置に入出力される高速物理層信号とその中に搭載された高速物理層のペイロードとの間での変換を行うのに用いられ、
多重化・逆多重化ユニットは、下り物理ポートユニットの低速物理層ペイロードと上り物理ポートユニットの高速物理層のペイロードとの間での多重化・逆多重化を行うのに用いられる。
好ましくは、前記多重化・逆多重化ユニットの多重化及び逆多重化は、物理層のペイロードの中の、下り物理ポートユニットに対応するタグにより行われている。

好ましくは、前記タグは、物理層のペイロードの中のデータフレーム内のフィールドであり、そのフィールドが、下り物理ポートユニットと対応関係を有し、
前記多重化・逆多重化ユニットは、タグ記憶モジュールと、フレーム多重化モジュールとを備え、ここで
タグ記憶モジュールは、タグ及びその対応する下り物理ポートユニットを記憶するのに用いられ、
フレーム多重化モジュールは、データフレームを単位として下り物理ポートユニットから入力された低速物理層のペイロードを高速物理層のペイロードに変換して上り物理ポートユニットに出力し、そして、データフレームを単位として上り物理ポートユニットから入力された高速物理層のペイロードを低速物理層のペイロードに変換して、その中のタグが対応する下り物理ポートユニットに出力するのに用いられる。

好ましくは、前記多重化・逆多重化ユニットは、タグ記憶モジュールと、タグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
前記タグ記憶モジュールは、タグ及びその対応する下り物理ポートユニットを記憶するのに用いられ、
前記タグモジュールは、下り物理ポートユニットから入力される低速物理層のペイロードに対して、その下り物理ポートユニットに対応するタグを添加して、それをビットストリーム多重化モジュールに出力し、そして、ビットストリーム多重化モジュールから入力される物理層のペイロードに対して、タグを除去して、それをそのタグが対応する下り物理ポートユニットより出力するのに用いられ、
前記ビットストリーム多重化モジュールは、タグモジュールの低速物理層のペイロードと上り物理ポートユニットの高速物理層のペイロードとの間での変換を行うのに用いられる。
好ましくは、前記タグモジュールは、データフレーム又は固定長のビットストリームを単位として、その物理層のペイロードにおいてタグの添加及び除去を行う。

好ましくは、前記多重化・逆多重化ユニットの多重化、及び逆多重化は、タイムシーケンスの周期に従って循環して行われ、タイムシーケンスの周期において、各下り物理ポートユニットに対応するタイムスロットを含む。

好ましくは、前記タイムシーケンスの周期において各下り物理ポートユニットに対応するタイムスロットの長さは同じであり、
前記多重化・逆多重化ユニットは、タイムシーケンス記憶モジュールと固定長多重化モジュールとを備え、ここで、
タイムシーケンス記憶モジュールはタイムシーケンスの周期においてタイムスロットが対応する下り物理ポートユニットを記憶するのに用いられ、
固定長多重化モジュールは各タイムスロットにおいて、対応する下り物理ポートユニットから受信した低速物理層のペイロードを単一経路の高速物理層のペイロードに変換して上り物理ポートユニットに出力し、そして、上り物理ポートユニットから受信した高速物理層のペイロードを低速物理層のペイロードに変換して、各タイムスロットにおいて、対応する下り物理ポートユニットに出力するのに用いられる。

好ましくは、前記多重化・逆多重化ユニットは、タイムシーケンス及びタイムスケール記憶モジュールと可変長多重化モジュールとを備え、ここで
タイムシーケンス及びタイムスケール記憶モジュールはタイムシーケンスの周期における各タイムスロットの長さと、そのタイムスロットに対応する下り物理ポートユニットとを記憶するのに用いられ、
可変長多重化モジュールは、各タイムスロットにおいて、対応する下り物理ポートユニットから受信し、ビットストリームの長さがそのタイムスロットの長さに適合する低速物理層のペイロードを単一経路の高速物理層のペイロードに変換して上り物理ポートユニットに出力し、そして、上り物理ポートユニットから受信した高速物理層のペイロードを低速物理層のペイロードに変換し、各タイムスロットにおいて、ビットストリームの長さがそのタイムスロットの長さに適合する低速物理層のペイロードを、対応する下り物理ポートユニットに出力するのに用いられる。
本発明の更なる一面によれば、イーサネット（登録商標）アクセス装置は、複数のアクセスノードとゲートウェイ設備との間に位置し、複数の最下段の下り物理ポートユニットと、最上段の上り物理ポートユニットと、少なくとも二段の多重化ユニットとを備え、下段の多重化ユニットの上りインターフェースが上段の多重化ユニットの下りインターフェースに接続されており、ここで、
最下段の下り物理ポートユニットは、最下段の多重化ユニットの下りインターフェースに接続され、アクセス装置に入出力される低速物理層の信号とその中に搭載されている低速物理層のペイロードとの間での変換を行うのに用いられ、
最上段の上り物理ポートユニットは、最上段の多重化ユニットの上りインターフェースに接続され、アクセス装置に入出力される高速物理層の信号とその中に搭載されている高速物理層のペイロードとの間での変換を行うのに用いられ、
各段の多重化ユニットは、最下段の多重化ユニットの下りインターフェースの低速物理層のペイロードと最上段の多重化ユニットの上りインターフェースの高速物理層のペイロードとの間での多重化・逆多重化を各段ごとに順次に行うのに用いられる。

好ましくは、前記各段の多重化ユニットの多重化及び逆多重化は、物理層のペイロードの中の、最下段の多重化ユニットの下りインターフェースに対応するタグにより行われる。

好ましくは、前記タグは、最下段の多重化ユニットの下りインターフェースの物理層のペイロードの中のデータフレーム内で、その他の下りインターフェースのそれと区別されているフィールドであり、
前記各段の多重化ユニットは、タグ記憶モジュールと、フレーム多重化モジュールとを備え、ここで
タグ記憶モジュールはタグ及びそれに対応する自身の多重化ユニットの下りインターフェースを記憶するのに用いられ、
フレーム多重化モジュールは、データフレームを単位として、下りインターフェースから入力された複数経路の物理層のペイロードを、単一経路の物理層のペイロードに変換して、上りインターフェースより出力し、そして、データフレームを単位として、上りインターフェースから入力された単一経路の物理層のペイロードを、複数経路の物理層のペイロードに変換して、その中のタグが対応する下りインターフェースより出力するのに用いられる。

好ましくは、前記最下段の多重化ユニットは、タグ記憶モジュールと、タグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
タグ記憶モジュールは、タグ及びそれに対応する自身の多重化ユニットの下りインターフェースを記憶するのに用いられ、
タグモジュールは、下りインターフェースから入力された物理層のペイロードに対して、その下りインターフェースに対応するタグを添加して、ビットストリーム多重化モジュールに出力し、そして、ビットストリーム多重化モジュールから入力された物理層のペイロードに対して、タグを除去して、それを、そのタグが対応する下りインターフェースより出力するのに用いられ、
ビットストリーム多重化モジュールは、タグモジュールの複数経路の物理層のペイロードと上りインターフェースの単一経路の物理層のペイロードとの間での変換を行うのに用いられ、
前記その他の各段の多重化ユニットは、タグ記憶モジュールと、ビットストリーム上段多重化モジュールとを備え、ここで、
ビットストリーム上段多重化モジュールは、下りインターフェースから入力された複数経路の物理層のペイロードを単一経路の物理層のペイロードに変換して上りインターフェースより出力し、そして、上りインターフェースから入力された単一経路の物理層のペイロードを複数経路の物理層のペイロードに変換してその中のタグが対応する下りインターフェースより出力するのに用いられる。
好ましくは、前記最下段の多重化ユニットのタグモジュールは、物理層のペイロードに対して、データフレームを単位としてか又は固定長のビットストリームを単位として、タグの添加及び除去を行う。

好ましくは、前記タグは各段の多重化ユニットのオフセットタグを含み、
前記各段の多重化ユニットは、オフセットタグ記憶モジュールと、オフセットタグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
オフセットタグ記憶モジュールは、自身の多重化ユニットのオフセットタグ及びそれに対応する自身の多重化ユニットの下りインターフェースを記憶するのに用いられ、
オフセットタグモジュールは、下りインターフェースから入力された物理層のペイロードに対して、下りインターフェースに対応するオフセットタグを添加してビットストリーム多重化モジュールに出力し、そして、ビットストリーム多重化モジュールから入力された物理層のペイロードに対して、自身の多重化ユニットのオフセットタグを除去して、それをそのオフセットタグが対応する下りインターフェースより出力するのに用いられ、
ビットストリーム多重化モジュールは、オフセットタグモジュールの複数経路の物理層のペイロードと上りインターフェースの単一経路の物理層のペイロードとの間での変換を行うのに用いられる。
好ましくは、前記各段の多重化ユニットのオフセットタグモジュールは、物理層のペイロードに対して、データフレームを単位としてか又は固定長のビットストリームを単位として、オフセットタグの添加及び除去を行う。

好ましくは、前記各段の多重化ユニットの多重化及び逆多重化は、その多重化ユニットのタイムシーケンスの周期に従って循環して行われ、タイムシーケンスの周期には、その多重化ユニットの下りインターフェースに対応するタイムスロットを含んでいる。

好ましくは、前記各多重化ユニットのタイムシーケンスの周期の中のタイムスロットは同じ長さを有し、
前記各段の多重化ユニットは、タイムシーケンス記憶モジュールと、固定長多重化モジュールとを備え、ここで、
タイムシーケンス記憶モジュールは、その多重化ユニットのタイムシーケンスの周期の中のタイムスロットが対応する下りインターフェースを記憶するのに用いられ、
固定長多重化モジュールは、各タイムスロットにおいて、対応する下りインターフェースから受信した複数経路の物理層のペイロードを、単一経路の物理層のペイロードに変換して上りインターフェースより出力し、そして、上りインターフェースから受信した単一経路の物理層のペイロードを複数経路の物理層のペイロードに変換してから、各タイムスロットおいて対応する下りインターフェースより出力するのに用いられる。

好ましくは、前記各段の多重化ユニットは、タイムシーケンス及びタイムスケール記憶モジュールと、可変長多重化モジュールとを備え、ここで
タイムシーケンス及びタイムスケール記憶モジュールは、その多重化ユニットのタイムシーケンスの周期の中のタイムスロットの長さ、及びそのタイムスロットが対応する下りインターフェースを記憶するのに用いられ、
可変長多重化モジュールは、各タイムスロットにおいて、対応する下りインターフェースから受信した、ビットストリームの長さがそのタイムスロットの長さに適合する物理層のペイロードを単一経路の物理層のペイロードに変換してから、上りインターフェースより出力し、そして、上りインターフェースから受信した単一経路の物理層のペイロードに対して、レート変換を行ってから、各タイムスロットにおいて、ビットストリームの長さがそのタイムスロットの長さに適合する物理層のペイロードを、対応する下りインターフェースより出力するのに用いられる。

更に好ましくは、前記アクセス装置は、最下段以外の各段の下り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各下りインターフェースにそれぞれ接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられ、各多重化ユニットのそれぞれと、その接続されている下り物理ポートユニットとが、１つの物理層PHY-MACインターフェースの多重化チップの中にパッケージされており、
前記アクセス装置は、最上段を以外の各段の上り物理ポートユニットも備えており、それらが、下段PHY-MACインターフェース多重化チップと上段PHY-MACインターフェース多重化チップとの間でそれぞれ接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられる。

好ましくは、前記アクセス装置は、最下段以外の各段の下り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各下りインターフェースのそれぞれに接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられ、
前記アクセス装置は、最上段以外の各段の上り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各上りインターフェースのそれぞれに接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられ、
各多重化ユニットとその接続されている下り物理ポートユニット及び上り物理ポートユニットが、１つのPHYインターフェース多重化チップの中にパッケージされ、下段PHYインターフェース多重化チップの上り物理ポートユニットが、上段PHYインターフェース多重化チップの下り物理ポートユニットに接続されている。

本発明の更なる一面によれば、イーサネット（登録商標）アクセス方法は、以下のステップ：
少なくとも二つの経路のアクセスノードの物理層の信号に搭載されている物理層のペイロードを単一経路の物理層のペイロードに多重化すること、
多重化後の物理層のペイロードを高速物理層の信号に変換してから、上り伝送を行うこと、
下り高速物理層の信号に搭載されている単一経路の多重化物理層のペイロードを、少なくとも２つのアクセスノードに対応する物理層のペイロードに逆多重化すること、
逆多重化後の物理層のペイロードを低速物理層の信号に変換してから、下り伝送を行うこと、を含む。

好ましくは、前記のアクセスノードの物理層のペイロードを単一経路の物理層のペイロードに多重化するということは、具体的に、同じグループのアクセスノードの複数経路の物理層のペイロードをグループごとに単一経路の物理層のペイロードに多重化し、そして、各グループごとに単一経路の物理層のペイロードに対して、再度グループ化してから多重化し、又は直接に多重化して、単一経路の物理層のペイロードまで多重化することであり、
前記の単一経路の多重化物理層のペイロードをアクセスノードに対応する物理層のペイロードに逆多重化するということは、具体的に、多重化物理層のペイロードを複数経路の物理層のペイロードに逆多重化し、そして、逆多重化後の各物理層のペイロードをそれぞれ再度逆多重化して、アクセスノードに対応する物理層のペイロードまで逆多重化することである。

好ましくは、前記方法は、毎回の多重化の前に、多重化前の物理層のペイロードに対して今回多重化する各経路の物理層のペイロードと一対一に対応するオフセットタグを添加することも含み、
前記毎回の逆多重化は、逆多重化前の物理層のペイロードの中の、逆多重化後の各経路の物理層のペイロードと一対一の対応関係が有するオフセットタグにより行われ、
前記方法は、毎回の逆多重化の際に、物理層のペイロードの中の、今回逆多重化を行うためのオフセットタグを除去することも含んでもよい。

好ましくは、前記方法は、物理層のペイロードの多重化を行う前に、アクセスノードの物理層のペイロードに対して、アクセスノードと対応関係を有するタグを添加することも含み、
前記の単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化するということは、物理層のペイロードの中の、アクセスノードと対応関係を有するタグにより行われ、
前記方法は、アクセスノードに対応する物理層のペイロードを低速物理層の信号に変換する前に、アクセスノードに対応する物理層のペイロードから前記タグを除去することも含む。

好ましくは、前記の複数経路の物理層のペイロードを単一経路の物理層のペイロードに多重化することは、タイムシーケンスの周期に従って循環して行われ、前記タイムシーケンスの周期は、多重化前の各経路の物理層のペイロードに対応するタイムスロットを含み、各タイムスロットにおいて、対応する多重化前の物理層のペイロードを多重化後の単一経路の物理層のペイロードにして出力し、前記多重化前の物理層のペイロードの長さはそのタイムスロットの長さに適合し、
前記の単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化することは、タイムシーケンスの周期に従って循環して行われ、前記タイムシーケンスの周期は、逆多重化後の各経路の物理層のペイロードに対応するタイムスロットを含み、各タイムスロットにおいて、逆多重化前のビットストリームの長さがそのタイムスロットの長さに適合する物理層のペイロードを、対応する逆多重化後の物理層のペイロードにして出力する。

好ましくは、前記の単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化することは、物理層のペイロードのデータフレームの中の、アクセスノードと対応関係を有するフィールドにより行われる。

本発明の更なる一面によれば、イーサネット（登録商標）アクセス変換装置は、アクセス装置とゲートウェイ設備との間に位置し、アクセス側物理ポートユニットとゲートウェイ側物理ポートユニットと多重化変換ユニットとを備え、ここで、
アクセス側物理ポートユニットは、アクセス変換装置とアクセス装置との間で伝送される物理層の信号と、その中に搭載された多重化物理層のペイロードとの間での変換を行うのに用いられ、
ゲートウェイ側物理ポートユニットは、アクセス変換装置とゲートウェイ設備との間で伝送される物理層の信号と、その中に搭載され、且つデータフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられ、
多重化変換ユニットは、アクセス側物理ポートユニットの多重化物理層のペイロードと、ゲートウェイ側物理ポートユニットの、データフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられる。
好ましくは、前記多重化変換ユニットは、多重化タグモジュールと多重化タグ処理モジュールを含み、ここで
前記多重化タグモジュールは、タグとアクセスノードの識別符号との対応関係を記憶するのに用いられ、
前記多重化タグ処理モジュールは、アクセス側物理ポートユニットから入力された物理層のペイロードの中のタグを取り出し、そのタグにより、データフレームを単位とする物理層のペイロードを生成し、タグを除去した後のデータフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニットに出力し、そして、ゲートウェイ側物理ポートユニットから受信したデータフレームを単位とする物理層のペイロードに対して、多重化タグモジュールの中からそのデータフレームの中のアクセスノードの識別符号に対応するタグを探し出し、そのタグを物理層のペイロードに添加してから、アクセス側物理ポートユニットに出力するのに用いられる。
好ましくは、アクセス装置がデータフレームを単位として物理層のペイロードにタグを添加する場合に、前記多重化タグ処理モジュールは、タグを除去した後にデータフレームを単位とする物理層のペイロードを取得することができることになり、そして、アクセス装置が固定長のビットストリームを単位として物理層のペイロードにタグを添加する場合に、前記の多重化タグ処理モジュールは、同じタグを有する物理層のペイロードを改めて組み合わせ、その中のタグを除去した後にデータフレームを単位とする物理層のペイロードを取得することになる。

好ましくは、前記多重化変換ユニットは、多重化タイムシーケンスモジュールと、タイムシーケンス変換モジュールと、データフレーム識別モジュールとを含み、ここで、
前記多重化タイムシーケンスモジュールは、タイムシーケンスの周期におけるタイムスロットとアクセスノード識別符号との対応関係を記憶するのに用いられ、
前記タイムシーケンス変換モジュールは、多重化タイムシーケンスの周期におけるタイムスロットを単位として、タイムスロットの配列順序に従って、アクセス側物理ポートユニットから受信した多重化物理層のペイロードをセグメントに分けてそのタイムスロットの上りバッファ領域に書き込み、そして、多重化タイムシーケンスの周期におけるタイムスロットを単位として、タイムスロットの配列順序に従って、各タイムスロットの下りバッファ領域からアクセス側物理ポートユニットに固定長の物理層のペイロードを出力するのに用いられ、
前記データフレーム識別モジュールは、各タイムスロットの上りバッファ領域から、データフレームを単位として物理層のペイロードを取り出し、ゲートウェイ側物理ポートユニットにそのデータフレームを単位とする物理層のペイロードを出力し、そして、ゲートウェイ側物理ポートユニットから受信したそのデータフレームを単位とする物理層のペイロードをそのタイムスロットの下りバッファ領域に書き込むのに用いられる。

好ましくは、前記の多重化変換ユニットは、多重化タイムシーケンスとタイムスケールモジュールと、タイムシーケンスとタイムスケールの変換モジュールと、データフレーム識別モジュールとを含み、ここで、
前記多重化タイムシーケンスとタイムスケールモジュールは、多重化タイムシーケンスの周期における各タイムスロットの長さと配列順序、及びタイムスロットとアクセスノード識別符号との対応関係を記憶するのに用いられ、
前記タイムシーケンスとタイムスケールの変換モジュールは、多重化タイムシーケンスの周期におけるタイムスロットを単位として、タイムスロットの配列順序に従って、アクセス側物理ポートユニットから受信した多重化物理層のペイロードの中の、ビットストリームの長さがそのタイムスロットの長さに対応するビットストリームセグメントをそのタイムスロットの上りバッファ領域に書き込み、そして、多重化タイムシーケンスの周期におけるタイムスロットを単位として、タイムスロットの配列順序に従って、各タイムスロットの下りバッファ領域からアクセス側物理ポートユニットに、ビットストリームの長さがそのタイムスロットの長さに対応する物理層のペイロードを出力するのに用いられ、
前記データフレーム識別モジュールが、各タイムスロットの上りバッファ領域から、データフレームを単位として、１つのセグメントの物理層のペイロードを取り出し、データフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニットに出力し、そして、ゲートウェイ側物理ポートユニットから受信し、アクセスノードに送信し、かつデータフレームを単位とする物理層のペイロードをそのタイムスロットの下りバッファ領域に書き込むのに用いられる。

本発明の更なる一面によれば、多重化ゲートウェイ設備は、物理ポートユニットと、多重化インターフェースユニットと、転送ユニットとを含み、ここで、
物理ポートユニットは、多重化ゲートウェイ設備に入出力される物理層の信号と、その中に搭載された多重化MAC層のビットストリームとの間での変換を行うのに用いられ、 多重化インターフェースユニットは、物理ポートユニットから受信した多重化MAC層の
ビットストリームをデータフレームに変換して転送ユニットに出力し、そして、転送ユニットから受信したデータフレームを多重化MAC層のビットストリームに逆変換して物理ポ
ートユニットに出力するのに用いられ、
転送ユニットは、データフレームを転送するのに用いられる。
本発明は、複数経路の物理層の信号のペイロード、即ちその中に搭載さた物理層のペイロードに対して、多重化を行い、且つ多重化された物理層のペイロードに対して、物理層の処理を行ってから、再度伝送する。このように、本発明は、従来技術に対して、イーサネット（登録商標）アクセス設備のコストがより大幅に削減され、不必要なMAC層及び上層の機能チッ
プセットを取り除くことができ、アクセス設備の構造を簡素化しながらも、ゲートウェイからユーザまでの間のアクセス設備が必要とする機能を有する。それに、アクセス設備が簡素化されるため、その信頼性も相応して高められることになる。

企業ネットワークの応用とは違い、アクセスネットワークにおけるアクセスノードは、主にゲートウェイを介して外部のネットワークとの通信を行い、アクセスノード間の直接通信を行う場合は少ない。このように、ゲートウェイ設備とアクセスノードとの間のアクセス設備は、上りと下りの伝送機能だけを提供すればよく、つまり、アクセスノードから送信された信号をゲートウェイ設備に上り伝送し、ゲートウェイ設備から送信された信号を宛先のアクセスノードに下り伝送することで、アクセスネットワークの需要を満足することができるが、レイヤ２スイッチにおいては、その各下りポートの間のメッセージ転送機能は、アクセスネットワークにおいて殆ど使われていない状態にある。少数のアクセスノード間で直接通信する需要があっても、その転送機能は、ゲートウェイ設備が行うこともできる。従って、アクセスノードの一方側で多重化を行い、その多重化された信号をゲートウェイ設備に長距離伝送し、ゲートウェイ設備において転送機能を実現する案は、まさにアクセスシステムに適した案であり、且つアクセスコストは非常に安くなる。
企業ネットワークの応用と異なるもう１つの点は、広帯域アクセス分野のノードユーザの分布が非常に広く、且つその所望のアクセスレートや伝送媒体も異なることである。多重化技術において、多重化されるデータは、そのOSI(Open system Interconnection) ７
層モデルにおける層数が高ければ高いほど、多重化されたデータを物理層の伝送に戻すのに必要な構成の複雑度とコストも高くなる。アクセスシステムの応用環境の多様性と構成を総合的に考慮すると、物理層のペイロードに対する多重化は、応用の需要を満足するだけでなく、そのアクセスコストも可能な限りに低いのである。
前記のように、本発明においては、物理層のペイロードに対して多重化を行い、本出願書類に記載のビットストリームは、物理層のペイロード又は物理層のペイロードの一部分である。
本発明において採用された多重化技術の違いにより、イーサネット（登録商標）のアクセスシステムは、図２、図３又は図４に示す構造を有することができる、その中のアクセス装置９２０は、上り物理層のペイロードを多重化してから、物理層の信号に変換してゲートウェイ側に伝送し、そして、ゲートウェイ側の下り信号を宛先のアクセスノード９１０に伝送する。
図２の第１種のイーサネット（登録商標）のアクセスシステムにおいて、アクセス装置９２０はゲートウェイ設備９０１に接続されている、このようなシステム構造においては、従来のゲートウェイ設備に対して改造する必要はない。図３の第２種のイーサネット（登録商標）のアクセスシステムにおいては、アクセス装置９２０は多重化ゲートウェイ設備９０２に接続され、多重化ゲートウェイ設備９０２とアクセス装置９２０には、相互に適した多重化技術を採用して、アクセスを実現する。図４に示す第３種のイーサネット（登録商標）のアクセスシステムにおいては、アクセス装置９２０とゲートウェイ設備９０１との間に、アクセス装置９２０とゲートウェイ設備９０１との間のインターフェースとしてアクセス変換装置９３０を増加しているため、アクセス装置９２０の多重化技術をゲートウェイ設備に対して透過的にしている。

図５ないし図８はそれぞれ本発明のアクセス装置の実施例１ないし実施例４の構造の模式図である。下り物理ポートユニット１１１、１１２、…、１１kはそれぞれ、多重化・
逆多重化ユニット１２０に接続され、上り物理ポートユニット１３０も多重化・逆多重化ユニット１２０に接続されている。ここで述べておきたいことは、k個の物理ポートユニ
ットを図示しているが、前記４つの実施例の全ては２つ及び２つ以上の下り物理ポートユニットをサポートしている。
その４つの実施例において、下り物理ポートユニット１１１、１１２、…、１１kは、
それぞれが、１つのアクセスノードに接続され、アクセス装置に入力された各経路の低速物理層の信号から、その中に搭載された低速物理層のペイロードを解析して、多重化・逆多重化ユニット１２０に出力することができる。多重化・逆多重化ユニット１２０は、各経路の低速物理層のペイロードを単一経路の高速物理層のペイロードに多重化して、上り物理ポートユニット１３０に出力する。上り物理ポートユニット１３０は、高速物理層のペイロードを高速物理層の信号に搭載してアクセス装置から送信する。上り物理ポートユニット１３０は、高速物理層の信号を受信した後に、その中から解析された高速物理層のペイロードを、多重化・逆多重化ユニット１２０に出力する。多重化・逆多重化ユニット１２０は、高速物理層のペイロードを、各下り物理ポートユニットに対応する低速物理層のペイロードに逆多重化して、各経路の低速物理層のペイロードを対応する下り物理ポートユニットに出力し、低速物理層のペイロードを受信した下り物理ポートユニットによって、低速物理層の信号に変換してから、アクセス装置から出力する。

実施例１ないし実施例４の違いは、採用している多重化技術が異なるため、多重化・逆多重化ユニット１２０の内部構成が異なっていることである。その中で、実施例１と実施例２は、下り物理ポートユニットに到達する流量に従って多重化を行い、物理層のペイロードの中の、下り物理ポートユニットに対応するタグにより逆多重化を行う。実施例３と実施例４は、タイムシーケンスの周期に従って、循環して多重化及び逆多重化を行い、そして、タイムシーケンスの周期は下り物理ポートユニットに対応するタイムスロットに分解され、各タイムスロットのそれぞれは、対応する下り物理ポートユニットに専用され、その時に、対応する下り物理ポートユニットには、ネットワーク流量がなくてもアイドル（待ち）信号だけが充填されるが、その他の下り物理ポートユニットの物理層のペイロードに対する多重化に用いられることはない。アイドル信号は、イーサネット（登録商標）規格に適合するアイドル信号でもよく、又は通信双方が約束したアイドル信号でもよい。
本発明のアクセス装置の実施例１の構造模式図は、図５に示すように、多重化・逆多重化ユニット１２０が、タグ記憶モジュール１２１と、フレーム多重化モジュール１２２とを備えており、フレーム多重化モジュール１２２は、それぞれ、各下り物理ポートユニット、タグ記憶モジュール１２１及び上り物理ポートユニット１３０のそれぞれに接続されている。

本実施例においては、データフレームの中の、アクセスノードと一対一の対応関係を有しているフィールドをタグとし、各アクセスノードのそれぞれが、１つの下り物理ポートユニットを介してアクセス装置に接続されているため、各下り物理ポートユニットによって伝送された物理層のペイロードの中の当該タグはいずれも異なっている。本発明において、データフレームとは、イーサネット（登録商標）規格のMAC層のデータフレームであり、
且つ物理層のペイロードの中に含まれている。タグはデータフレームにおけるアクセスノードのMACアドレス、IP（Internet Protocol）アドレス等のフィールドであってもよい。
ある下り物理ポートユニットは、その受信した物理層の信号を、物理層のペイロードに変換してフレーム多重化モジュール１２２に送信する。フレーム多重化モジュール１２２は、そのデータフレームに対して、その中のタグ、及びその対応する下りインターフェースが既にタグ記憶モジュール１２１に格納されているか否かをチェックし、もし格納されておらず、又は変化されていれば、タグ記憶モジュール１２１において現時点のタグと下り物理ポートユニットとの対応関係を維持させるように、タグ記憶モジュール１２１を更新してから、高速物理層のペイロードに変換して上り物理ポートユニット１３０に出力する。上り物理ポートユニット１３０は、高速物理層のペイロードを高速物理層の信号に搭載してアクセス装置から送信する。
上り物理ポートユニット１３０は、受信した高速物理層の信号を高速物理層のペイロードに変換してフレーム多重化モジュール１２２に送信する。フレーム多重化モジュール１２２は、タグ記憶モジュール１２１の中から、高速物理層のペイロードのデータフレームの中のタグが対応する下り物理ポートユニットを探し、高速物理層のペイロードを低速物理層のペイロードに変換してから、その下り物理ポートユニットに出力する。下り物理ポートユニットは、低速物理層のペイロードを低速物理層の信号に搭載してアクセス装置から送信する。

フレーム多重化モジュール１２２は、物理層のペイロードからデータフレームを解析する機能、及びタグ学習を行う機能を持っており、この２つの機能については、従来のMACチッ
プが有する実現方法を採用することができる。フレーム多重化モジュール１２２の高低速物理層のペイロードの変換機能については、フレーム多重化モジュール１２２において、各下り物理ポートユニット及び上り物理ポートユニット１３０に対して、それぞれ１つのバッファ領域を設置し、そして完全なデータフレームを含む物理層のペイロードを単位として、高低速クロックにより、伝送レートの変換を行うことができる。
本実施例のこのような多重化方法を採用し、アクセス装置に入出力される物理層の信号において、完全なデータフレームを含む物理層のペイロードを搭載することは、イーサネット（登録商標）規格に適合し、標準的なゲートウェイ設備と直接に接続することができ、図２に示す第１種のイーサネット（登録商標）アクセスシステムに適用することができる。しかし、このような多重化方法では、アクセス装置がデータフレームについて解析する必要があり、そのような機能は、MAC層で行う必要があるため、アクセス装置は、いくつか
の簡単なレイヤ２の処理機能を備えなければならない。

図６は、本発明のアクセス装置の実施例２の構造の模式図である。多重化・逆多重化ユニット１２０は、タグ記憶モジュール１２１と、タグモジュール１２３と、ビットストリーム多重化モジュール１２４とを備えており、タグモジュール１２３は、タグ記憶モジュール１２１、ビットストリーム多重化モジュール１２４、各下り物理ポートユニットのそれぞれと接続され、ビットストリーム多重化モジュール１２４は、上り物理ポートユニット１３０と接続されている。
タグ記憶モジュール１２１の中には、タグと、そのタグと一対一に対応する下り物理ポートユニットとが記憶されており、タグ及びその下り物理ポートユニットとの対応関係については、予めタグ記憶モジュール１２１の中に設置しておくことができる。

ある下り物理ポートユニットは、受信した低速物理層の信号を、低速物理層のペイロードに変換してタグモジュール１２３に送信する。タグモジュール１２３は、タグ記憶モジュール１２１の中から、その下り物理ポートユニットに対応するタグを探し出し、低速物理層のペイロードに対して、そのタグを添加してから、ビットストリーム多重化モジュール１２４に出力する。ビットストリーム多重化モジュール１２４は、タグが添加された低速物理層のペイロードを高速物理層のペイロードに変換して上り物理ポートユニット１３０に出力する。上り物理ポートユニット１３０は、高速物理層のペイロードを高速物理層の信号に変換してから、アクセス装置から送信する。
上り物理ポートユニット１３０は、受信した高速物理層の信号を物理層のペイロードに変換してビットストリーム多重化モジュール１２４に出力する。ビットストリーム多重化モジュール１２４は、高速物理層のペイロードを低速物理層のペイロードに変換してから、タグモジュール１２３に出力する。タグモジュール１２３は、タグ記憶モジュール１２１の中から、低速物理層のペイロードの中のタグに対応する下り物理ポートユニットを探し出し、低速物理層のペイロードに対して、その中のタグを除去してから、それをその下り物理ポートユニットに出力する。下り物理ポートユニットは、低速物理層のペイロードを低速物理層の信号に搭載してアクセス装置から送信する。
本実施例において、タグモジュール１２３の物理層のペイロードへのタグの添加及び除去は、データフレームを単位として行われてもよいし、データフレームの長さより短いある固定長で行われてもよい。固定長を採用する場合に、同じ下り物理ポートユニットを行き来するデータフレームは一定の時間間隔をおく可能性があることを考慮し、良好なQoS(Quality of Service)性能を提供するため、データフレームの末尾に到達した際に、固定長に達していなくても、多重化処理を行うことができる。タグを物理層のペイロードの中の特定位置に添加することができ、同様にその特定位置からタグの検索と除去を行うことができる。

従って、本実施例において、通常はタグが応用されるビットストリームの範囲を確定するため、物理層のペイロードの中のデータフレームの境界を識別する必要がある。しかし、本実施例においては、物理層のペイロードの中のデータフレームのフィールドを解析する必要はない。また、過大なデータフレームにより、その他の下り物理ポートユニットを比較的長い待ち状態にさせる可能性があるため、固定長の多重化を採用することで、データフレームを単位とする多重化よりも、優れたQos性能を提供することができる。ここで補足的に
説明しておきたいことは、一般に、フレーム多重化の場合に対しては、各低速ポートに対して順番に１つのフレームを多重化する方式を採用しているが、ある程度差異のあるQos
を実現するため、多重化の順序を改めることができ、例えば、A、BとCの３つのポートに
ついて、AとBに対して順番に２つのフレームを多重化してから、Cの１つのフレームを多
重化する。固定長多重化の場合にも、それと同様の方法を利用することができ、その改善効果はより明らかである。
当業者は、ビットストリーム多重化モジュール１２４の高低速物理層のペイロードの変換機能がフレーム多重化モジュール１２２の方式を参照して実現可能であると分かっている。

データフレームを単位として多重化する場合に、イーサネット（登録商標）規格に適合するVLAN番号をタグとして採用することを薦める。このようにすると、ゲートウェイ側において、直接に物理層のペイロードに対して処理を行うことができ、図２に示す第１種のアクセスシステムを採用することができる。それに、VLAN番号がアクセス設備に配置され、アクセスノードと無関係であるため、アクセス装置は、アクセスノードのMACアドレス又はIPアドレスの変更によるタグの繰り返し学習をせず、アクセス装置の稼動の安定性を確保することができる。そして、多層VLAN技術の成熟に伴い、VLANの数も問題になることがなく、二層VLANでは４０９４×４０９４個のノードのアクセスをサポートすることができる。
データフレームを単位として多重化し、且つVLAN番号をタグとする場合を除き、本実施例のその他の案で上り物理ポートユニット１３０に入出力される物理層の信号の中に搭載されるのは、必ずしも完全なイーサネット（登録商標）データフレームを含む物理層のペイロードではないため、図３の第２種又は図４の第３種のアクセスシステムに適している。
本発明のアクセス装置の実施例３の構造の模式図が図７に示されているように、多重化・逆多重化ユニット１２０は、タイムシーケンス記憶モジュール１２５と、固定長多重化モジュール１２６とを備えており、固定長多重化モジュール１２６は各下り物理ポートユニット、タイムシーケンス記憶モジュール１２５及び上り物理ポートユニット１３０のそれぞれと接続されている。
本実施例のタイムシーケンスの周期の中の各タイムスロットは、同じ長さを有している。タイムシーケンス記憶モジュール１２５の中には、タイムシーケンスの周期において順番に配列している各タイムスロットに対応する下り物理ポートユニットが記憶されている。各下り物理ポートユニットが同じ帯域幅を有する場合については、各物理ポートユニットを同じ数のタイムスロットに対応させることができるが、各下り物理ポートユニットが異なった帯域幅を有する場合については、各下り物理ポートユニットを、その帯域幅に適合する数のタイムスロットに対応させることができる。

ある下り物理ポートユニットは、受信した低速物理層の信号を低速物理層のペイロードに変換して固定長多重化モジュール１２６に送信する。固定長多重化モジュール１２６は、各経路から入力された低速物理層のペイロードを、その下り物理ポートユニットに対応するバッファ領域に書き込むと同時に、タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットに対応する下り物理ポートユニットのバッファ領域から、高速クロックで一定長さの物理層のペイロードを順番に出力する。現時点でネットワーク流量のない下り物理ポートユニットに対しては、イーサネット（登録商標）規格のアイドル信号又は通信双方が約束したアイドル信号で、その対応するタイムスロットを充填する。このように、タイムシーケンスの周期の循環順序に従って、固定長多重化モジュール１２６は、低速物理層のペイロードを単一経路の高速物理層のペイロードに多重化するが、その中には、各下り物理ポートユニットに対応するビットストリームセグメントが含まれる。多重化された高速物理層のペイロードは、上り物理ポートユニット１３０に出力され、その上り物理ポートユニット１３０により、高速物理層のペイロードを高速物理層の信号に変換して、アクセス装置から送信する。
上り物理ポートユニット１３０は、受信した高速物理層の信号を物理層のペイロードに変換して固定長多重化モジュール１２６に出力する。固定長多重化モジュール１２６は、高速物理層のペイロードを高速バッファ領域に書き込むと同時に、タイムシーケンスの周期の中の各タイムスロットを単位として、高速バッファ領域から、低速クロックでそのタイムスロットに対応する下り物理ポートユニットに対して、一定の長さの物理層のペイロードを順番に出力する。このように、タイムシーケンスの周期の循環順序に従って、固定長多重化モジュール１２６は、単一経路の高速物理層のペイロードを複数経路の低速物理層のペイロードに逆多重化する。下り物理ポートユニットは、受信した低速物理層のペイロードを低速物理層の信号に搭載してアクセス装置から送信する。

本発明のアクセス装置の実施例４の構造の模式図が図８に示されているように、多重化・逆多重化ユニット１２０は、タイムシーケンス及びタイムスケール記憶モジュール１２７と、可変長多重化モジュール１２８とを備えている。可変長多重化モジュール１２８は各下り物理ポートユニット、タイムシーケンス及びタイムスケール記憶モジュール１２７及び上り物理ポートユニット１３０のそれぞれと接続されている。
アクセスシステムにおいて、ノードユーザは異なるアクセスレートを採用する可能性があるため、本実施例は、このような各下り物理ポートユニットに異なる帯域幅を有する可能性がある場合に、比較的適している。本実施例と実施例３との違いは、タイムシーケンスの周期の中の各タイムスロットの長さを導入したことである。タイムシーケンス及びタイムスケール記憶モジュール１２７においては、タイムシーケンスの周期において順番に配列され、各タイムスロットに対応する下り物理ポートユニットの他に、その下り物理ポートユニットの帯域幅に適合するタイムスロットの長さも記憶することになる。

ある下り物理ポートユニットは、受信した低速物理層の信号を低速物理層のペイロードに変換して可変長多重化モジュール１２８に送信する。可変長多重化モジュール１２８は、各経路から入力された低速物理層のペイロードを、その下り物理ポートユニットに対応するバッファ領域に書き込むと同時に、タイムシーケンスの周期のタイムスロットの順序に従って、各タイムスロットに対応する下り物理ポートユニットのバッファ領域から、高速クロックで、ある長さの物理層のペイロードを出力し、且つ、物理層のペイロードの長さがそのタイムスロットの長さに対応する。現時点でネットワーク流量のない下り物理ポートユニットに対しては、イーサネット（登録商標）規格のアイドル信号又は通信双方が約束したアイドル信号で、その対応するタイムスロットを充填する。このように、タイムシーケンスの周期の循環順序に従って、可変長多重化モジュール１２８は、低速物理層のペイロードを単一経路の高速物理層のペイロードに多重化し、その中には、各下り物理ポートユニットに対応し、異なる長さを有する可能性があるビットストリームセグメントが含まれる。多重化された高速物理層のペイロードは、上り物理ポートユニット１３０に出力され、それにより、高速物理層のペイロードが高速物理層の信号に変換されてアクセス装置から送信される。
上り物理ポートユニット１３０は、受信した高速物理層の信号を高速物理層のペイロードに変換して可変長多重化モジュール１２８に出力する。可変長多重化モジュール１２８は、高速物理層のペイロードを高速バッファ領域に書き込むと同時に、タイムシーケンスの周期のタイムスロットの順序に従って、高速バッファ領域から、低速クロックで、そのタイムスロットが対応する下り物理ポートユニットに、そのタイムスロットの長さに対応する長さの物理層のペイロードを出力する。このように、タイムシーケンスの周期の循環順序に従って、可変長多重化モジュール１２８は、単一経路の高速物理層のペイロードを複数経路の低速物理層のペイロードに逆多重化する。下り物理ポートユニットは、受信した低速物理層のペイロードを低速物理層の信号に搭載してアクセス装置から送信する。
実施例３及び実施例４のタイムスロットは、実際には、物理層のペイロードの長さに対する尺度と見なすことができ、例えば、物理層のペイロードのバイト数とすることができる。

実施例３と実施例４において、多重化・逆多重化ユニット１２０は、物理層のペイロードの内容を理解する必要がなく、そのデータフレームの識別も解析も行う必要がない。また、実施例１と実施例２の、上り帯域幅が全ての下り接続によって共有されることとは違い、この２つの実施例の上り帯域幅の中の、各下り接続に配分される部分帯域幅は厳格に確保されており、物理層において、QoS性能を保証することができる。しかし、この２つの実
施例は、ビットストリームのずれが生じることによるデータの再送を避けるために、上り物理ポートユニット１３０からゲートウェイ設備側までの物理層の伝送に対して、より高い要求がある。
実施例３と実施例４においては、上り物理ポートユニット１３０に入出力される物理層の信号に搭載されるのは、必ずしも完全なイーサネット（登録商標）データフレームを含む物理層のペイロードではないため、図３の第２種又は図４の第３種のアクセスシステムに適している。

実際の応用において、通常、PHY（物理層）チップにおける各物理ポートは全て同じ帯
域幅を有し、そして、PHYチップに８個以上の物理ポートを提供することは少なく、これ
らのポートを多重化しても、その帯域幅も１００Mに満たないため、１００Mを単位として遠距離伝送を行っても、広帯域アクセスの低コスト化の要望を満足することはできない。この場合に、アクセス装置はカスケード接続多重化構造を採用することができ、その論理的構造の１つの例は図９に示したようなものである。
図９では、多重化ユニットは、上り下りの帯域幅の違いによって、複数の多重化段階に分けられており、最下段の多重化ユニット２２０の下りインターフェースは、最下段の下り物理ポートユニット２１０と接続され、その上りインターフェースは、中間段の多重化ユニット２３０と接続されている。中間段の多重化ユニット２３０の上りインターフェースは、最上段の多重化ユニット２４０の下りインターフェースと接続されている。最上段の多重化ユニット２４０の上りインターフェースは、最上段の上り物理ポートユニット２５０と接続されている。

最下段の下り物理ポートユニット２１０は、アクセスノードの低速物理層の信号を低速物理層のペイロードに変換し、各段の多重化ユニット２２０、２３０と２４０を経て、各段ごとに、低速物理層のペイロードを高速物理層のペイロードに変換した後、最上段の上り物理ポートユニット２５０は、高速物理層のペイロードを物理層の信号に搭載して出力する。最上段の上り物理ポートユニット２５０は、受信した高速物理層の信号から高速物理層のペイロードを解析し、各段の多重化ユニット２４０、２３０と２２０を経て、各段ごとに、高速物理層のペイロードを最下段の物理ポートユニット２１０に対応する低速物理層のペイロードに逆多重化して出力する。最下段の物理ポートユニット２１０は、多重化ユニット２２０から受信した低速物理層のペイロードを低速物理層の信号に変換してから、アクセス装置から出力する。同じ多重化ユニット２２０又は異なる多重化ユニット２２０に接続されている最下段の物理ポートユニット２１０は、異なる帯域幅を有してもよい。
本発明のアクセス装置は二段以上の多重化ユニットのカスケード接続多重化をサポートしている。採用される多重化技術の違いに基づいて、各多重化ユニットは異なる実現方法を有することができる。下記のアクセス装置の実施例５ないし実施例９のそれぞれは、同じカスケード接続論理構造を有し、その違いは多重化ユニットの実現方法が異なることであり、簡便のため、以下は、多重化ユニットのみについて、実施例５ないし実施例９を説明する。各多重化ユニットは、少なくとも２つの下りインターフェースと、１つの上りインターフェースとを備えており、下りインターフェースは、少なくとも二つの経路の物理層のペイロードの入出力を行うのに用いられ、上りインターフェースは、下りインターフェースの複数経路の物理層のペイロードの多重化後の物理層のペイロード、又は逆多重化前の物理層のペイロードを入出力するのに用いられている。
実施例５と実施例７の多重化ユニットは、下りインターフェースに到達した流量に従って、多重化を行い、物理層のペイロードの中の、下りインターフェースに対応するタグにより、逆多重化を行い、実施例８と実施例９は、タイムシーケンスの周期に従って、循環して多重化及び逆多重化を行い、タイムシーケンスの周期は、下り物理インターフェースに対応するタイムスロットに分解され、各タイムスロットは対応する下りインターフェースに専用され、そのとき、対応する下りインターフェースは、ネットワーク流量がなくても、アイドル（待ち）信号だけで物理層が充填されるが、その他の下りインターフェースの流量の伝送に用いられることはない。ここで、アイドル信号は、イーサネット（登録商標）規格のアイドル信号でもよく、又は通信双方が約束したアイドル信号でもよい。

アクセス装置の実施例５の多重化ユニットの構造が図１０に示されているように、下りインターフェース３１１、３１２、…、３１mは、フレーム多重化モジュール４０２と接
続され、更にフレーム多重化モジュール４０２は、タグ記憶モジュール４０１及び上りインターフェース３２０のそれぞれと接続されている。
アクセス装置の実施例１におけるのと同様に、本実施例の多重化ユニットは、データフレームの中の、アクセスノードと一対一の対応関係を有するフィールドを採用してタグとし、各アクセスノードは、最下段の下り物理ポートユニットを介して、最下段の多重化ユニットの下りインターフェースと接続されているため、各段の多重化ユニットにとって、任意の１つの下りインターフェースを経て伝送された物理層のペイロードの中の当該タグは、その他の下りインターフェースを経た物理層のペイロードのものとは異なる。タグはデータフレームの中のアクセスノードのMACアドレス、IPアドレス等のフィールドであってもよい
。

本実施例の各段の多重化ユニットの全ては、図１０の構造を採用することができ、下りインターフェースから入力された複数経路の物理層のペイロードに対して、フレーム多重化モジュール４０２は、そのデータフレームの中のタグ及びその対応する下りインターフェースが既にタグ記憶モジュール４０１に格納されているか否かをチェックし、もし格納されておらず、又は変更されていれば、タグ記憶モジュール４０１において現時点のタグと下りインターフェースとの対応関係を維持するように、タグ記憶モジュール４０１を更新した後、それを高速物理層のペイロードに変換して、上りインターフェース３２０によって、多重化ユニットから出力する。
上りインターフェース３２０から受信した単一経路の物理層のペイロードに対して、フレーム多重化モジュール４０２は、タグ記憶モジュール４０１から、そのデータフレームの中のタグが対応する下りインターフェースを探し出し、単一経路の物理層のペイロードを低速物理層のペイロードに変換してから、タグに対応する下りインターフェースによって多重化ユニットから出力する。

フレーム多重化モジュール４０２は、アクセス装置の実施例１のフレーム多重化モジュール１２２を参照して実現されることができる。各段ごとに多重化することによって、本実施例において、アクセス装置に入出力される物理層の信号に搭載された物理層のペイロードは全てイーサネット（登録商標）規格に適合しており、標準的なゲートウェイ設備と直接に接続することができ、図２に示す第１種のイーサネット（登録商標）アクセスシステムに適している。
アクセス装置の実施例６において、最下段の多重化ユニットとその他の各段の多重化ユニットとは異なる構造を有している。最下段の多重化ユニットの構造は図１１に示すように、タグモジュール４０３は、下りインターフェース３１１、３１２、…、３１m、タグ
記憶モジュール４０１及びビットストリーム多重化モジュール４０４のそれぞれと接続され、ビットストリーム多重化モジュール４０４は上りインターフェース３２０と接続されている。その他の各段の多重化ユニットの構造は図１２に示したとおり、ビットストリーム上段多重化モジュール４０５は、下りインターフェース３１１、３１２、…、３１m、
タグ記憶モジュール４０１及び上りインターフェース３２０と接続されている。本実施例においては、アクセス装置の最下段の物理ポートユニットと一対一の対応関係を有するタグを採用している。
図１１を参照すると、最下段の多重化ユニットのタグ記憶モジュール４０１には、その最下段の多重化ユニットに接続される最下段の物理ポートユニットが対応しているタグ、及びそのタグとその最下段の物理ポートユニットに接続対応されている下りインターフェースとのマッピング関係が記憶されている。タグ及び対応関係は、予めタグ記憶モジュール４０１に設置することができる。

最下段の多重化ユニットにおいて、ある下りインターフェースから受信した物理層のペイロードに対して、タグモジュール４０３は、タグ記憶モジュール４０１から、その下りインターフェースに対応するタグを探し出して、受信した物理層のペイロードにそのタグを添加してから、ビットストリーム多重化モジュール４０４に出力する。ビットストリーム多重化モジュール４０４は、タグが添加された物理層のペイロードに対して、下りから上りまでの伝送レートの変換を行い、レート変換された物理層のペイロードを上りインターフェース３２０から上段多重化ユニットに出力する。上りインターフェース３２０から受信した物理層のペイロードに対して、ビットストリーム多重化モジュール４０４は、受信した物理層のペイロードに対して下りから上りまでの伝送レートの変換を行い、レート変換された物理層のペイロードをタグモジュール４０３に出力する。タグモジュール４０３は、タグ記憶モジュール４０１から、レート変換後の物理層のペイロードの中のタグに対応する下りインターフェースを探し出し、物理層のペイロードの中のタグを除去してから、それをその下りインターフェースによって多重化ユニットから出力させる。
図１２によれば、その他の各段のタグ記憶モジュール４０１には、その多重化ユニットに接続される最下段の物理ポートユニットに対応しているタグ、及び当該タグとその最下段の多重化ユニットに接続対応されている下りインターフェースとのマッピング関係が記憶されている。従って、多重化の段数が高ければ高いほど、多重化ユニットの下りインターフェースが対応するタグが多くなる。タグ及び対応関係を予めタグ記憶モジュール４０１に設定することができる。

その他の各段の多重化ユニットにおいて、ある下りインターフェースから受信した物理層のペイロードに対して、その物理層のペイロードには既に、最下段の多重化ユニットによってタグが添加されており、ビットストリーム上段多重化モジュール４０５は、それに対して下りから上りまでの伝送レートの変換を行い、レート変換された物理層のペイロードを、上りインターフェース３２０によってこの多重化ユニットから出力させる。上りインターフェース３２０から物理層のペイロードを受信すると、ビットストリーム上段多重化モジュール４０５は、タグ記憶モジュール４０１からその中のタグに対応する下りインターフェースを探し出し、且つ受信した物理層のペイロードに対して、上りから下りへの伝送レートの変換を行い、レート変換された物理層のペイロードをその下りインターフェースによってこの多重化ユニットから出力させる。
本実施例において、最下段の多重化ユニットが物理層のペイロードに添加したタグは、各上段の多重化ユニットを通じてアクセス装置より送信される。アクセス装置がゲートウェイ設備側から受信した物理層のペイロードの中に含まれている識別符号は、各上段の多重化ユニットが逆多重化された物理層のペイロードをどの下りインターフェースに出力するかを確定するのに用いられ、最下段の多重化ユニットより出力される直前に除去されることになる。

本実施例において、最下段の多重化ユニットのタグモジュール４０３には、データフレームを単位として、物理層のペイロードへのタグの添加又は除去を行ってもよいし、データフレームの長さより短いある固定長で行ってもよいが、全ての最下段の多重化ユニットは、同じ多重化方式を採用しなければならない。固定長を採用した場合には、良好なQoS性能
を提供するため、データフレームの末端に到達した際に、固定長に達していなくても、多重化処理を行うことができる。タグは物理層のペイロードの中の特定位置に添加することができ、同様にその特定位置からタグの探し出しと除去を行うことができる。
従って、本実施例の最下段の多重化ユニットのタグモジュール４０３は、通常、タグが応用されるビットストリームの範囲を確定するため、物理層のペイロードの中のデータフレームの境界を識別する必要があるが、本実施例においては、物理層のペイロードの中のデータフレームのフィールドを解析する必要はない。また、過大なデータフレームにより、その他の下り物理ポートユニットを比較長い待ち状態にさせる可能性があるが、固定長の多重化を採用することで、データフレームを単位として多重化することができ、更によいQoS性
能を提供することができる。
本実施例の最下段の多重化ユニットのビットストリーム多重化モジュール４０４及びその他の各段のビットストリーム上段多重化モジュール４０５の実現は、アクセス多重化装置の実施例１のフレーム多重化モジュール１２２を参照して実現することができる。

データフレームを単位として多重化する場合に、タグとしてイーサネット（登録商標）規格に適合するVLAN番号を採用することを薦める。このように、ゲートウェイ側において、直接に物理層のペイロードに対して処理を行うことができ、図２に示す第１種のアクセスシステムを採用することができる。それに、VLAN番号は、サービスベンダーがアクセス装置に配置するものであり、アクセス装置でのVLAN番号に対する添加及び除去について、アクセスノードは感知することができないため、MACアドレスとIPアドレスのように、アクセスノードに修正されることによるアクセス装置の繰り返しタグ学習をせず、安定性を確保することができる。そして、多層VLAN技術の成熟に伴い、VLANの数も大きな問題ではなく、二層VLANは４０９４×４０９４個のノードのアクセスをサポートすることができる。
データフレームを単位として多重化し、且つVLAN番号をタグとする場合を除いて、本実施例のその他の案が最上段の上り物理ポートに入出力される物理層の信号に搭載されるのは、必ずしも標準的なイーサネット（登録商標）物理層のペイロードではないため、図３の第２種又は図４の第３種のアクセスシステムに適している。

アクセス装置の実施例７の多重化ユニットの構造を図１３に示したように、オフセットタグモジュール４０７は、下りインターフェース３１１、３１２、…、３１m、オフセッ
トタグ記憶モジュール４０６及びビットストリーム多重化モジュール４０４のそれぞれと接続され、ビットストリーム多重化モジュール４０４は上りインターフェース３２０と接続されている。本実施例に採用されるタグは各段の多重化ユニットのオフセットタグを含み、同段のオフセットタグは物理層のペイロードにおいて、同じ位置及び同じビット長を有し、その段の多重化ユニットによって使われ、且つその多重化ユニットの下りインターフェースと一対一の対応関係を有する。異なる段のユニットのオフセットタグは、異なる位置及び異なるビット長を有することができる。
各多重化ユニットのオフセットタグ記憶モジュール４０６には、自身の多重化ユニットのオフセットタグ及びその自身の多重化ユニットの下りインターフェースとの対応関係が記憶されている。

ある段の多重化ユニットのある下りインターフェースから受信した物理層のペイロードに対して、オフセットタグモジュール４０７は、オフセットタグ記憶モジュール４０６からその下りインターフェースに対応するオフセットタグを探し出し、受信した物理層のペイロードの自身の段のオフセットタグの位置に、そのオフセットタグを添加してから、ビットストリーム多重化モジュール４０４に出力する。ビットストリーム多重化モジュール４０４は、オフセットタグを添加した物理層のペイロードに対して、下りから上りまでの伝送レートの変換を行い、レート変換された物理層のペイロードを、上りインターフェース３２０によってこの多重化ユニットから出力させる。上りインターフェース３２０から受信した物理層のペイロードに対して、ビットストリーム多重化モジュール４０４は、受信した物理層のペイロードに対して上りから下りまでの伝送レートの変換を行い、レート変換された物理層のペイロードをオフセットタグモジュール４０７に出力する。オフセットタグモジュール４０７は、変換された物理層のペイロードの自身の段のオフセットタグの位置から、オフセットタグを取り出し、オフセットタグ記憶モジュール４０６から、そのオフセットタグに対応する下りインターフェースを探し出し、物理層のペイロードに対して、その中のオフセットタグを除去してから、それをその下りインターフェースによって多重化ユニットから出力させる。
本実施例において、上りの物理層のペイロードに対して各段ごとに多重化する過程において、各段のオフセットタグを各段ごとに添加する。各オフセットタグは、その多重化ユニットにおいて、特有性を有するため、各段のオフセットタグからなるタグは、最下段の下り物理ポートユニットと一対一の対応関係を有している。下りの物理層のペイロードに対して、各段ごとに逆多重化する過程において、その段のオフセットタグを各段ごとに除去し、且つ最下段の多重化ユニットの下りインターフェースから出力する直前までに、全てのオフセットタグが除去されることになる。
実施例６と同じく、本実施例において、物理層のペイロードへのオフセットタグの添加又は除去は、データフレームを単位として行ってもよいし、データフレームの長さより短いある固定長で行ってもよいが、全ての多重化ユニットは、同じ多重化方式を採用しなければならない。従って、本実施例の各段の多重化ユニットのオフセットタグ記憶モジュール４０６には、通常、タグが応用されるビットストリームの範囲を確定するため、物理層のペイロードの中のデータフレームの境界を識別する必要がある。

本実施例の多重化ユニットのビットストリーム多重化モジュール４０４は、アクセス多重化装置の実施例１におけるフレーム多重化モジュール１２２を参照して実現することができる。
データフレームを単位として多重化する場合に、下記のような方式で各段のオフセットタグを設置することが推奨され、即ち、全ての各段のオフセットタグの組み合わせをイーサネット（登録商標）規格に適合するVLAN番号に形成させるか、又は、多層VLAN技術を採用して、各段のオフセットタグごとに、１つの層を使うようにする。このように、ゲートウェイ側において、物理層のペイロードに対して直接処理を行うことができ、この場合には、本実施例は図２に示す第１種のアクセスシステムを採用する。

前記各段のオフセットタグの組み合わせがVLAN番号を形成する場合を除いて、本実施例のその他の案は図３の第２種又は図４の第３種のアクセスシステムに適している。
アクセス装置の実施例８の多重化ユニットの構造を図１４に示したように、固定長多重化モジュール４０９は、下りインターフェース３１１、３１２、…、３１m、タイムシー
ケンス記憶モジュール４０８及び上りインターフェース３２０のそれぞれと接続されている。

本実施例において、タイムシーケンスの周期の中の各タイムスロットは同じ長さを有している。タイムシーケンス記憶モジュール４０８には、タイムシーケンスの周期に順次に配列される各タイムスロットに対応する下りインターフェースが記憶されている。各下りインターフェースが同じ帯域幅を有する場合については、各下りインターフェースを同じ数のタイムスロットに対応させることができるが、各下りインターフェースが異なる帯域幅を有する場合については、各下りインターフェースをその帯域幅に適合する数のタイムスロットに対応させることができる。
各多重化ユニットにおいて、固定長多重化モジュール４０９は、各下りインターフェースから受信した物理層のペイロードを、その下りインターフェースのバッファ領域に書き込むと同時に、タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットが対応する下りインターフェースのバッファ領域から、上りインターフェースの帯域幅によって決定されるクロックで順次に、一定長さの物理層のペイロードを出力する。現時点でネットワーク流量のない下りインターフェースに対しては、イーサネット（登録商標）規格のアイドル信号又は通信双方が約束したアイドル信号で、その対応するタイムスロットを充填する。このように、タイムシーケンスの周期の循環順序に従って、固定長多重化モジュール４０９は、下りインターフェースの複数経路の物理層のペイロードを単一経路の物理層のペイロードに多重化し、その段で多重化が行われた物理層のペイロードは、その多重化ユニットの各下りインターフェースに対応するビットストリームセグメントを含む。固定長多重化モジュール４０９は、その段で多重化が行われた物理層のペイロードを上りインターフェース３２０によってその多重化ユニットから出力する。
上りインターフェース３２０から受信した物理層のペイロードに対して、固定長多重化モジュール４０９は、それを上りインターフェース３２０のバッファ領域に書き込むと同時に、タイムシーケンスの周期の中のタイムスロットを単位として、上りインターフェース３２０のバッファ領域から、下りインターフェースの帯域幅によるクロックで順次に、そのタイムスロットに対応する下りインターフェースに対して一定長さの物理層のペイロードを出力する。このように、タイムシーケンスの周期の循環順序に従って、固定長多重化モジュール４０９は、上りインターフェース３２０の単一経路の物理層のペイロードを下りインターフェースの複数経路の物理層のペイロードに逆多重化して、対応する下りインターフェースによってその多重化ユニットから出力する。

このように、最下段の多重化ユニットの下りインターフェースから上り伝送された物理層のペイロードは、各段の多重化ユニットによって多重化された後、単一経路の高速物理層のペイロードを形成し、各最上段の多重化ユニットのタイムシーケンスの周期において生成されたその経路の高速物理層のペイロードは、各最下段の多重化ユニットの下りインターフェースに対応するビットストリームセグメントを含み、且つそれらのビットストリームセグメントは同じ長さを有し、その配列順序は、各多重化ユニットのタイムシーケンスの周期の、下りインターフェースに対応するビットストリームの順序によって決定される。最上段の多重化ユニットの上りインターフェースから下り伝送される単一経路の高速物理層のペイロードは、同じ配列順序で且つ各最下段の多重化ユニットの下りインターフェースに対応するビットストリームセグメントを含み、その経路の高速物理層のペイロードは、各段の多重化ユニットによって各段ごとに逆多重化された後、対応する最下段の多重化ユニットの下りインターフェースから出力される。
アクセス装置の実施例９の多重化ユニットの構造を図１５に示したように、可変長多重化モジュール４１１は、下りインターフェース３１１、３１２、…、３１m、タイムシー
ケンス及びタイムスケール記憶モジュール４１０、及び上りインターフェース３２０のそれぞれと接続されている。
アクセスシステムにおいて、ノードユーザは異なるアクセスレートを採用する可能性があるため、本実施例は、このような各最下段の下り物理ポートユニットに異なる帯域幅を有する可能性がある場合に比較的適している。本実施例と実施例８との違いは、タイムシーケンスの周期の中の各タイムスロットが異なる長さを有していてもよいことである。タイムシーケンス及びタイムスケールモジュール４１０においては、タイムシーケンスの周期の中の、順次に配列されている各タイムスロットが対応する下りインターフェースの他に、下りインターフェースの帯域幅に適合するタイムスロットの長さも記憶する必要がある。
可変長多重化モジュール４１１は、下りインターフェースから受信した複数経路の物理層のペイロードを、その下りインターフェースのバッファ領域に書き込むと同時に、タイムシーケンスの周期の中のタイムスロットの順序に従って、各タイムスロットが対応する下りインターフェースのバッファ領域から、上りインターフェースの帯域幅によって決定されるクロックで、ある長さの物理層のペイロードを出力し、物理層のペイロードの長さは、そのタイムスロットの長さに対応している。現時点でネットワーク流量のない下りインターフェースに対しては、物理層でイーサネット（登録商標）規格のアイドル信号又は通信双方が約束したアイドル信号で、その対応するタイムスロットを充填する。このように、タイムシーケンスの周期の循環順序に従って、可変長多重化モジュール４１１は、下りインターフェースの複数経路の物理層のペイロードを上りインターフェースの単一経路の物理層のペイロードに多重化し、多重化されたその経路の物理層のペイロードは、各下りインターフェースに対応し、異なる長さを有する可能性があるビットストリームセグメントを含む。可変長多重化モジュール４１１は、多重化された単一経路の物理層のペイロードを、上りインターフェース３２０によってその多重化ユニットから出力される。

上りインターフェース３２０から受信した単一経路の物理層のペイロードに対して、可変長多重化モジュール４１１は、その経路の物理層のペイロードを上りインターフェースのバッファ領域に書き込むと同時に、タイムシーケンスの周期の中のタイムスロットの順序に従って、上りインターフェースのバッファ領域から、下りインターフェースの帯域幅によって決定されるクロックで、そのタイムスロットに対応する下りインターフェースに、ある長さの物理層のペイロードを出力する、物理層のペイロードの長さが、そのタイムスロットの長さに対応する。このように、タイムシーケンスの周期の循環順序に従って、可変長多重化モジュール４１１は、上りインターフェースの単一経路の物理層のペイロードを、下りインターフェースの複数経路の物理層のペイロードに逆多重化し、且つ、対応する下りインターフェースによって、その多重化ユニットから出力する。
実施例８及び実施例９のタイムスロットは、実際には、多重化及び逆多重化の際に処理される物理層のペイロードの長さと見なすことができ、例えば、物理層のペイロードのバイト数であってもよい。
実施例８及び実施例９において、多重化ユニットは、物理層のペイロードの中のデータフレームを識別する必要もなく、解析する必要もない。また、実施例３及び実施例４と同じく、この２つの実施例の上り帯域幅における各下り接続のそれぞれに配分される部分帯域幅は厳格に確保されており、物理層においてQoS性能を保証している。実施例８及び実施例
９は、図３の第２種又は図４の第３種のアクセスシステムに適している。

前記のように、カスケード多重化は主に、多重化チップを採用している場合に対するものである。図１６に示すように、普通、多重化チップは下記のような３種類のものがあり、つまり、第１の種類のはMACインターフェース多重化チップ７１０であり、１つの多重
化ユニット７１１をチップにパッケージし、その上り及び下りポートの何れも物理層のペイロードを入出力する、第２の種類はPHY-MACインターフェース多重化チップ７２０であり、
１つの多重化ユニット７１１、及び多重化ユニットの各下りインターフェースに接続される下り物理ポートユニット７１２をチップにパッケージし、上りポートによって、物理層のペイロードを入出力し、下りポートによって物理層の信号を入出力する、第３の種類は、PHYインターフェース多重化チップ７３０であり、１つの多重化ユニット７１１、多重化ユニットの各下りインターフェースに接続される下り物理ポートユニット７１２及び多重化ユニットの上りインターフェースに接続される上り物理ポートユニット７１３をチップにパッケージし、上り及び下りのポート何れも、物理層の信号を入出力する。
アクセス装置の実施例５ないし実施例９の多重化ユニットがMACインターフェース多重化チップを採用する場合には、下段のMACインターフェース多重化チップの上りポートは
、隣接する上段のMACインターフェース多重化チップの下りインターフェースと直接接続
されてもよく、PHYインターフェース多重化チップを採用する場合には、下段のPHYインターフェース多重化チップの上りポートも、隣接する上段のPHYインターフェース多重化チ
ップの下りインターフェースと直接接続してもよく、PHY-MACインターフェース多重化チ
ップを採用する場合には、下段のPHY-MACインターフェース多重化チップの上りポートは
、その上りポートの伝送レートに適合する上り物理ポートユニットを介すことによって、初めて隣接する上段のPHY-MACインターフェース多重化チップの下りインターフェースと
接続され得る。

当然、この３種類の多重化チップは混合して使用されてもよく、この場合には、上下段の多重化チップ間で上り物理ポートユニット又は下り物理ポートユニットを接続して信号の交換を行う必要があるであろう。
図４に示す第３種のイーサネット（登録商標）アクセスシステムでは、既存のゲートウェイ設備を使って外部ネットワークとの接続を行っており、アクセス変換装置をアクセス装置とゲートウェイ設備との間のインターフェースとしている。本発明のアクセス変換装置は、アクセス装置と接続するための少なくとも１つのアクセス側物理ポートユニットを備え、またゲートウェイ設備と接続するための１つのゲートウェイ側物理ポートユニットも備えるべきである。アクセス変換装置にもアクセス装置と適合する多重化技術を採用する必要がある。

図１７ないし図１９は、それぞれ、本発明のアクセス変換装置の実施例１ないし実施例３の構造の模式図である。多重化変換ユニット５２０は、アクセス側物理ポートユニット５１０及びゲートウェイ側物理ポートユニット５３０のそれぞれと接続されている（説明する必要があるのは、ゲートウェイ側が、ゲートウェイに近接した側であり、必ずしもゲートウェイのポートに直接に接続されていることではない、当業者であれば理解することができるのは、アクセス変換装置とゲートウェイとの間で、依然として伝統的なイーサネット（登録商標）スイッチ、ひいては、レイヤ２のイーサネット（登録商標）が存在していてもよいことである）。アクセス側物理ポートユニット５１０は、アクセス装置を介して接続ノードに接続され、物理層の信号を受信すると、その搭載される多重化物理層のペイロードを解析して多重化変換ユニット５２０に出力する。多重化変換ユニット５２０は、多重化物理層のペイロードを、完全なデータフレームを単位とする物理層のペイロードに変換してから、ゲートウェイ側物理ポートユニット５３０に出力する。ゲートウェイ側物理ポートユニット５３０は、データフレームを単位とする物理層のペイロードを物理層の信号に搭載してゲートウェイ設備に送信する。ゲートウェイ側物理ポートユニット５３０は、ゲートウェイ設備から、物理層の信号を受信してから、それをデータフレームを単位とする物理層のペイロードに解析して多重化変換ユニット５２０に出力する。多重化変換ユニット５２０は、データフレームを単位とする物理層のペイロードを多重化物理層のペイロードに逆変換してから、アクセス物理ポートユニット５１０に出力する。アクセス側物理ポートユニット５１０は、多重化物理層のペイロードを物理層の信号に変換してから、アクセス装置に出力する。
アクセス変換装置の実施例１ないし実施例３の違いは、採用している多重化技術が異なるため、多重化変換ユニット５２０の内部が実際は異なっていることである。
図１７はアクセス変換装置の実施例１の構造の模式図を示している。多重化変換ユニット５２０は、多重化タグモジュール５２１と、多重化タグ処理モジュール５２２とを備えており、多重化タグ処理モジュール５２２は、アクセス側物理ポートユニット５１０、多重化タグモジュール５２１及びゲートウェイ側物理ポートユニット５３０のそれぞれと接続している。

本実施例のアクセス変換装置は、アクセス装置の実施例２、６及び７と合わせて使用することができる。実施例２、６及び７のアクセス装置の上り物理層のペイロードには、何れも、アクセスノードに続く下り物理ポートユニットと、或いは、アクセスノードと一対一の対応関係を有するタグを有している。
アクセス変換装置のアクセス側物理ポートユニット５１０は、アクセス装置の上り物理層の信号を受信すると、その中に搭載されている物理層のペイロードを解析して多重化タグ処理モジュール５２２に出力する。多重化タグ処理モジュール５２２は、物理層のペイロードの中のタグを取り出し、タグにより、完全なデータフレームを単位とする物理層のペイロードを生成し、且つタグとデータフレームの中のアクセスノードの識別符号が既に多重化タグモジュール５２１の中に格納されているか否かをチェックし、もし格納されておらず、又は変更されていれば、多重化タグモジュール５２１において現時点のタグとアクセスノード識別符号との対応関係を維持するように、多重化タグモジュール５２１を更新する、そして、多重化タグ処理モジュール５２２は、タグが除去された後の、データフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニット５３０に出力する。

アクセス装置でデータフレームを単位として物理層のペイロードにタグを添加する場合には、多重化タグ処理モジュール５２２は、タグを除去した直後に、データフレームを単位とする物理層のペイロードを得ることができる。アクセス装置で固定長のビットストリームを単位として物理層のペイロードにタグを添加する場合には、多重化タグ処理モジュール５２２は、同じタグを有する物理層のペイロードを改めて組み合わせて、その中のタグを除去してから、データフレームを単位とする物理層のペイロードを得る必要があるであろう。
アクセスノード識別符号は、そのアクセスノードから送信されたメッセージ、又はそのアクセスノードに伝送したメッセージにおける、そのアクセスノードと一対一の対応関係を持つフィールドであるが、アクセスノードのMACアドレス、IPアドレス及びVLAN番号等
のフィールドであってもよい。アクセスシステムにおいて、アクセスノードが、電力を投入した後に先ずゲートウェイ設備側にメッセージを送信するため、アクセス変換装置はアクセスノード識別符号とタグとの対応関係を学習することができる。

ゲートウェイ側物理ポートユニット５３０から受信した、データフレームを単位とする物理層のペイロードに対して、多重化タグ処理モジュール５２２は、多重化タグモジュール５２１からそのデータフレームの中のアクセスノード識別符号に対応するタグを探し出し、物理層のペイロードに対してタグを添加してからアクセス側物理ポートユニット５１０に出力する。
２つ以上のアクセス物理ポートユニット５１０と多重化タグ処理モジュール５２２により接続されてなるアクセス変換装置に対して、多重化タグ処理モジュール５２２は、さらに、アクセスノード識別符号に対応するアクセス側物理ポートユニット５１０を一緒に多重化タグモジュール５２１に記憶することもできる。ゲートウェイ側物理ポートユニット５３０から受信した下り物理層のペイロードに対して、多重化タグ処理モジュール５２２は、データフレームの中のアクセスノード識別符号に対応するタグを探す際に、同時に対応するアクセス側物理ポートユニット５１０を探し、そして、タグが添加された下り物理層のペイロードをそのアクセス側物理ポートユニット５１０に出力する。
ここで説明する必要があるのは、本実施例においては、アクセス変換装置には、それに接続されるアクセス装置に適合する方式を採用し、タグに対して処理すべきことである。アクセス装置がデータフレームを単位として多重化を行う場合には、アクセス変換装置もデータフレームを単位としてタグ処理を行う。アクセス装置が固定長で多重化を行う場合には、アクセス変換装置も固定長のビットストリームに対してタグ処理を行う。さらに、データフレーム又は固定長のビットストリームにおけるタグの位置も同じであるべきである。

アクセスシステムにおいて、アクセス装置の実施例６を採用してネットワークを構築する場合には、本実施例におけるタグはアクセス装置の最下段の多重化ユニットによってビットストリームに添加され、且つ全ての上段多重化ユニットを貫通するタグである。アクセスシステムにおいて、アクセス装置の実施例７を採用してネットワークを構築する場合には、本実施例におけるタグは全ての各段の多重化ユニットのオフセットタグを含んでいる。図１８はアクセス変換装置の実施例２の構造の模式図を示している。多重化変換ユニット５２０は、多重化タイムシーケンスモジュール５２３と、タイムシーケンス変換モジュール５２４と、データフレーム識別モジュール５２５とを備えており、タイムシーケンス変換モジュール５２４は、アクセス側物理ポートユニット５１０、多重化タイムシーケンスモジュール５２３及びデータフレーム識別モジュール５２５のそれぞれと接続されている。データフレーム識別モジュール５２５は、ゲートウェイ側物理ポートユニット５３０と接続されている。

本実施例のアクセス変換装置は、アクセス装置の実施例３及び８と合わせて使用することができる。実施例３及び８のアクセス装置の上り物理層のペイロードは、何れも、多重化タイムシーケンスの周期に従って多重化され、多重化タイムシーケンスの周期のタイムスロットの長さは同じである。多重化物理層のペイロードはいずれもその配列順序がアクセスノードに接続される下り物理ポートユニット、言い換えれば、アクセスノードに対応するビットストリームセグメントを含んでいる。
アクセス側物理ポートユニット５１０から受信した多重化物理層のペイロードに対して、タイムシーケンス変換モジュール５２４は、多重化タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットの配列順序に従って、多重化物理層のペイロードをセグメントに分けてそのタイムスロットの上りバッファ領域に書き込む。データフレーム識別モジュール５２５は、各タイムスロットの上りバッファ区域から、完全なデータフレームを単位として物理層のペイロードを取り出し、データフレームにおけるアクセスノード識別符号と、対応するタイムスロットとが既に多重化タイムシーケンスモジュール５２３に格納されているか否かをチェックし、もし格納されておらず、又は変更されていれば、多重化タイムシーケンスモジュール５２３において現時点のタイムスロットとアクセスノード識別符号との対応関係を維持させるように、多重化タイムシーケンスモジュール５２３を更新する。そして、データフレーム識別モジュール５２５は、データフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニット５３０に出力する。

ゲートウェイ側物理ポートユニット５３０から受信した、データフレームを単位とする物理層のペイロードに対して、データフレーム識別モジュール５２５は、多重化タイムシーケンスモジュール５２３から、そのデータフレームにおけるアクセスノード識別符号に対応するタイムスロットを探し出し、そのデータフレームを単位とする物理層のペイロードをそのタイムスロットの下りバッファ領域に書き込む。タイムシーケンス変換モジュール５２４は、多重化タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットの配列順序に従って、各タイムスロットの下りバッファ領域からアクセス側物理ポートユニット５１０に一定の長さの物理層のペイロードを出力する。

同様に、本実施例におけるアクセス変換装置には、物理層のペイロードに対して、伝送の両端において正しい多重化と逆多重化を行うことを確保するため、それに接続されるアクセス装置に適した時分割多重化方式を採用し、例えば、適合する多重化タイムシーケンスの周期及び適合するタイムスロットの数と長さを採用すべきである。

図１９は、アクセス変換装置の実施例３の構造の模式図を示している。多重化変換ユニット５２０は、多重化タイムシーケンス及びタイムスケールモジュール５２６と、タイムシーケンス及びタイムスケール変換モジュール５２７と、データフレーム識別モジュール５２５とを備えており、タイムシーケンス及びタイムスケール変換モジュール５２７は、アクセス側物理ポートユニット５１０、多重化タイムシーケンス及びタイムスケールモジュール５２６及びデータフレーム識別モジュール５２５のそれぞれと接続されており、データフレーム識別モジュール５２５はゲートウェイ側物理ポートユニット５３０と接続されている。
本実施例のアクセス変換装置はアクセス装置の実施例４及び９と合わせて使用することができる。実施例４及び９のアクセス装置の上り物理層のペイロードは、何れも、多重化タイムシーケンスの周期に従って多重化され、多重化タイムシーケンスの周期の中のタイムスロットの長さは異なっていてもよい。多重化された物理層のペイロードはいずれも、その配列順序がアクセスノードに接続される下り物理ポートユニット、言い換えれば、アクセスノードに対応するビットストリームセグメントを含み、そして、ビットストリームセグメントの長さはタイムスロットの長さに対応すべきである。

多重化タイムシーケンス及びタイムスケールモジュール５２６の中に、予め多重化タイムシーケンスの周期の中の各タイムスロットの長さ及び配列順序を記憶させておく。
アクセス側物理ポートユニット５１０から受信した多重化物理層のペイロードに対して、タイムシーケンス及びタイムスケール変換モジュール５２７は、タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットの配列順序に従って、多重化物理層のペイロードにおけるビットストリームの長さがそのタイムスロットの長さに対応するビットストリームセグメントを、そのタイムスロットの上りバッファ領域に書き込む。データフレーム識別モジュール５２５は、各タイムスロットの上りバッファ領域から、完全なデータフレームを単位として１つのセグメントの物理層のペイロードを取り出し、データフレームにおけるアクセスノード識別符号及び、対応するタイムスロットが既に多重化タイムシーケンス及びタイムスケールモジュール５２６に格納されているか否かをチェックし、もし格納されておらず、又は変更されていれば、多重化タイムシーケンス及びタイムスケールモジュール５２６において現時点のタイムスロット、及びタイムスロットの長さとアクセスノード識別符号との対応関係を維持するように、多重化タイムシーケンス及びタイムスケールモジュール５２６を更新する。そして、データフレーム識別モジュール５２５は、データフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニット５３０に出力する。

ゲートウェイ側物理ポートユニット５３０から受信してアクセスノードに送信した、データフレームを単位とする物理層のペイロードに対して、データフレーム識別モジュール５２５は、多重化タイムシーケンス及びタイムスケールモジュール５２６から、そのデータフレームにおけるアクセスノード識別符号に対応するタイムスロットを探し出し、そして、その物理層のペイロードをそのタイムスロットの下りバッファ領域に書き込む。タイムシーケンス及びタイムスケール変換モジュール５２７は、多重化タイムシーケンスの周期の中のタイムスロットを単位として、タイムスロットの配列順序に従って、各タイムスロットの下りバッファ領域から、アクセス側物理ポートユニット５１０に、ビットストリームの長さがそのタイムスロットの長さに対応する物理層のペイロードを出力する。
同様に、本実施例におけるアクセス変換装置は、物理層のペイロードに対して、伝送の両端において正しい多重化と逆多重化を行うことを確保するために、その接続されるアクセス装置に適合する時分割多重化方式、例えば、適合する多重化タイムシーケンスの周期、適合するタイムスロットの数とタイムスロットの長さ、及び適合する配列順序を採用すべきである。

図３に示す第２種のイーサネット（登録商標）のアクセスシステムにおいて、多重化ゲートウェイ設備は、アクセス装置に適合する多重化技術でアクセスを実現する必要がある。本発明における多重化ゲートウェイ設備は、前記アクセス変換装置の主な機能モジュールを従来のゲートウェイ設備の中に集積することで実現することができる。例えば、多重化ゲートウェイ設備の実施例には、物理ポートユニットと、多重化インターフェースユニットと、転送ユニットとを含み、ここで、
物理ポートユニットは、多重化ゲートウェイ設備に入出力される物理層の信号と、その中に搭載された多重化MAC層のビットストリームとの間での変換を行うのに用いられ、 多重化インターフェースユニットは、物理ポートユニットから受信した多重化MAC層の
ビットストリームをデータフレームに変換して転送ユニットに出力し、そして、転送ユニットから受信したデータフレームを多重化MAC層のビットストリームに逆変換して物理ポ
ートユニットに出力するのに用いられ、
転送ユニットは、データフレームを転送するのに用いられる。
簡単に言えば、単にアクセス変換装置の二つの物理ポートユニットの代わりに、それぞれゲートウェイの物理ポートユニットとゲートウェイの転送ユニットに置き換えればよく、具体的には、既存技術部分的な手直しと組合せに属する、例えば、インターフェースの変更等である、ここではその説明を省略する。

説明する必要があるのは、本発明における前記アクセス装置、多重化ゲートウェイ設備及びアクセス変換装置の中の全ての物理ポートユニットはみな物理層の信号と物理層のペイロードを変換する機能を有し、且つその機能は、異なる帯域幅に対して異なる実現方法を有し、いずれも従来のPHYチップにおける技術で実現可能だということである。
図２０は、本発明の前記イーサネット（登録商標）の上り多重化アクセス方法のフローチャートである。ステップＳ１１においては、アクセスノード側で、各アクセスノードから受信した低速物理層の信号に対して、それぞれ、その中から各アクセスノードに対応する低速物理層のペイロードを解析する。

ステップＳ１２においては、各アクセスノードの低速物理層のペイロードを単一経路の高速物理層のペイロードに多重化する。
ステップＳ１３においては、多重化された高速物理層のペイロードを高速物理層の信号に搭載する。

ステップＳ１４においては、高速物理層の信号に対する上り伝送を行う。
前記上り多重化アクセスフローの中では、ステップＳ１２において、低速物理層のペイロードを単一経路の高速物理層のペイロードに多重化することは１段の多重化であってもよいし、多段の多重化であってもよい。多段多重化は段別に行われ、先ずアクセスノードをグループ化し、各グループのそれぞれにおけるアクセスノードの物理層のペイロードをグループ毎に１つ経路の物理層のペイロードに多重化し、そして、全てのアクセスノードの物理層のペイロードを１つの経路の物理層のペイロードに多重化するまで、グループ毎に１つ経路の物理層のペイロードに対して、再度グループ化してから多重化又は直接多重化する。
ステップＳ１２において１段又は多段の多重化をする際に、前記アクセス装置の各実施例における上り多重化技術を採用することができ、ここでは簡単な説明にとどまるが、その詳細内容については、前記実施例を参照していただきたい。

データフレームの中の、アクセスノードと一対一の対応関係を有するフィールド、即ちアクセスノード識別符号を採用して物理層のペイロードのタグとする場合に、ステップＳ１２以降の各ステップは全て従来技術と同様である。時分割多重化技術を採用する場合に、ステップＳ１２において、タイムシーケンスの周期の中の多重化前のある経路の物理層のペイロードに対応する各タイムスロットのそれぞれに、ビットストリームの長さがそのタイムスロットの長さに適合する物理層のペイロードを、多重化後の単一経路の物理層のペイロードにして出力する。
オフセットタグは多段多重化の状況にのみ適用される。ステップＳ１２において、各段で多重化する前に、多重化前の物理層のペイロードに、今回多重化する各経路の物理層のペイロードと一対一に対応するオフセットタグを添加する。

図２１は本発明の前記イーサネット（登録商標）の下り多重化アクセス方法のフローチャートである。ステップＳ１２においては、下り伝送される高速物理層の信号を受信するステップＳ２２においては、受信した高速物理層の信号から、多重化物理層のペイロードを解析する。

ステップＳ２３においては、多重化物理層のペイロードを、アクセスノードに対応する低速物理層のペイロードに逆多重化する。
ステップＳ２４において、逆多重化後の低速物理層のペイロードを、低速物理層の信号に搭載して対応するアクセスノードに送信する。
上述の下り多重化アクセスフローの中では、ステップＳ２３において多重化物理層のペイロードを、アクセスノードに対応する物理層のペイロードに逆多重化することは１段の逆多重化であってもよいし、多段の逆多重化であってもよい。多段逆多重化は段別に行われ、先ず、多重化物理層のペイロードを複数経路の物理層のペイロードに逆多重化し、そして、アクセスノードに対応する物理層のペイロードに逆多重化するまで、逆多重化後の各経路の物理層のペイロードをそれぞれ再度逆多重化する。

ステップＳ２３において１段又は多段の逆多重化する際に、前記アクセス装置の各実施例における上り多重化技術を採用することができ、ここでは簡単な説明にとどまるが、その詳細内容については、前記実施例を参照していただきたい。
データフレームの中の、アクセスノードと一対一の対応関係を有するフィールト、即ちアクセスノード識別符号を採用して、物理層のペイロードのタグとする場合に、ステップＳ２３において、アクセスノード識別符号により、逆多重化が行われる。多重化物理層のペイロードの中の、アクセスノードと一対一に対応するタグにより逆多重化を行う場合には、アクセスノードに対応する物理層のペイロードを低速物理層の信号に変換する前に、ビットストリームの中のタグを除去すべきである。時分割多重化技術を採用する場合には、ステップＳ２３において、タイムシーケンスの周期の中の、多重化前のある経路の物理層のペイロードに対応する各タイムスロットのそれぞれに、ビットストリームの長さがそのタイムスロットの長さに適合する逆多重化前の物理層のペイロードを、そのタイムスロットに対応する逆多重化後の単一経路の物理層のペイロードにして、出力する。
オフセットタグは多段の多重化の場合にのみ適用される。ステップＳ２３において、各段の逆多重化は、逆多重化前の物理層のペイロードの中の、逆多重化後の各経路の物理層のペイロードの中のそのものと一対一の対応関係を有するオフセットタグにより行われ、且つ毎回の逆多重化の際に、物理層のペイロードの中の、今回逆多重化の根拠としたオフセットタグを除去する。
本発明にとって、アクセスノードは既存の標準的なイーサネット（登録商標）の物理層のレートを採用することができるが、勿論、もし非標準的なイーサネット（登録商標）の物理層の伝送レート、例えば、２M、４０M、８０M等が現れたならば、その物理的なリン
クの両端にそれらの非標準的な伝送レートをサポートすればよいのである。同様に、アクセス装置において高速物理層の信号を出力する上り物理ポートも標準的なイーサネット（登録商標）の物理層のレートでなくてもよい、さらに、一部の物理ポートも標準的なイーサネット（登録商標）ポートではない可能性があり、物理リンクの両端に同時にサポートでき、且つイーサネット（登録商標）の物理層のペイロードを搭載できさえすれば、本発明は同様に適している。更に広い意味でいえば、本発明は、各段の物理リンクの両端においての具体的な物理層の処理に注目していない。この点は当業者にとって理解されやすいと思う。

本発明において、アクセスシステムのアクセスノードからゲートウェイ設備までのネットワーク構築構造は非常に簡単であり、アクセスノードのフローは、アクセス装置により多重化されてから、上層の設備に送られて処理される。既存のアクセスシステムに対して、本発明はレイヤ２転送処理を行う必要がなく、レイヤ１だけで稼動するので、信頼性の面で、レイヤ２スイッチによってアクセスするより、さらに有利である、同時に、本発明に係る実施形態のビジネス規模の拡大に伴い、本発明のアクセス装置のコストは、通常のスイッチの十分の一程度に下がる可能性があり、且つ占める空間も非常に小さく、集合住宅の廊下内に設置するのに適している。運営者にとっては、アクセス設備は、使用上信頼でき、コストも非常に安い。ユーザにとっては、コンピュータのLANカードを介して直接
にアクセスすることができ、モデムやダイヤルソフトを備える必要がなく、利用の便利を提供すると同時に、ユーザのコストも下げることができる。ただ、ユーザ数が多く且つ密集して分布している場合に対しては、カスケード接続多重化のアクセス装置を採用したほうがより適している。
本発明は、多重化技術とイーサネット（登録商標）技術を融合することによって、イーサネット（登録商標）の広帯域アクセスシステムのネットワーク構築案を提供している。これにより、広帯域のアクセスコストを大幅に削減し、アクセスネットワークの構造を簡素化し、高速且つ信頼できるアクセスレートを提供することができる。

以上述べた本発明の実施形態は、本発明の保護範囲に対する制限にはならない。本発明の主旨及び原則の範囲内で行われるいかなる修正、均等置換及び改善等はいずれも本発明の請求保護範囲内に含まれるべきである。

従来技術のイーサネット（登録商標）アクセスシステムの構造を例示した図である。 本発明の実施例による第１種のイーサネット（登録商標）アクセスシステムの構造の模式図である。 本発明の実施例による第２種のイーサネット（登録商標）アクセスシステムの構造の模式図である。 本発明の実施例による第３種のイーサネット（登録商標）アクセスシステムの構造の模式図である。 本発明におけるアクセス装置の実施例１の構造の模式図である。 本発明におけるアクセス装置の実施例２の構造の模式図である。 本発明におけるアクセス装置の実施例３の構造の模式図である。 本発明におけるアクセス装置の実施例４の構造の模式図である。 本発明の実施例により、カスケード接続多重化を採用したアクセス装置の論理的構造を例示した図である。 本発明におけるアクセス装置の実施例５の多重化ユニットの構造の模式図である。 本発明におけるアクセス装置の実施例６の最下段の多重化ユニットの構造の模式図である。 本発明におけるアクセス装置の実施例６の上段の多重化ユニットの構造の模式図である。 本発明におけるアクセス装置の実施例７の多重化ユニットの構造の模式図である。 本発明におけるアクセス装置の実施例８の多重化ユニットの構造の模式図である。 本発明におけるアクセス装置の実施例９の多重化ユニットの構造の模式図である。 本発明の実施例による多重化チップの論理的構造及びその接続方式の模式図である。 本発明におけるアクセス変換装置の実施例１の構造の模式図である。 本発明におけるアクセス変換装置の実施例２の構造の模式図である。 本発明におけるアクセス変換装置の実施例３の構造の模式図である。 本発明の実施例に記載のイーサネット（登録商標）の上りアクセス方法のフローチャートである。 本発明の実施例に記載のイーサネット（登録商標）の下りアクセス方法のフローチャートである。

Claims (19)

1. 複数のアクセスノードとゲートウェイ設備との間に位置するイーサネット（登録商標）アクセス設備であって、少なくとも2つの下り物理ポートユニットと、上り物理ポートユニットと、多重化・逆多重化ユニットとを備え、ここで、
   前記下り物理ポートユニットが、アクセス装置に入出力される低速物理層信号とその中に搭載された低速物理層のペイロードとの間での変換を行うのに用いられ、
   前記上り物理ポートユニットが、アクセス装置に入出力される高速物理層信号とその中に搭載された高速物理層のペイロードとの間での変換を行うのに用いられ、
   前記多重化・逆多重化ユニットが、下り物理ポートユニットの低速物理層のペイロードと上り物理ポートユニットの高速物理層のペイロードとの間での多重化・逆多重化を行って、少なくとも二つの経路の低速物理層のペイロードを単一経路の物理層のペイロードに多重化し、又は、単一経路の高速物理層のペイロードを、少なくとも２つの経路の低速物理層のペイロードに逆多重化するようにするのに用いられ、
   前記多重化・逆多重化ユニットは、
   タグ記憶モジュールと、タグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
   前記タグ記憶モジュールがタグ及びその下り物理ポートユニットとの対応関係を記憶するのに用いられ、
   前記タグモジュールが、下り物理ポートユニットから入力される低速物理層のペイロードに対して、その下り物理ポートユニットに対応するタグを添加して、それをビットストリーム多重化モジュールに出力し、そして、ビットストリーム多重化モジュールから入力される物理層のペイロードに対して、タグを除去して、それをそのタグが対応する下り物理ポートユニットに出力するのに用いられ、
   前記ビットストリーム多重化モジュールが、タグモジュールの低速物理層のペイロードと上り物理ポートユニットの高速物理層のペイロードとの間での変換を行うのに用いられることを特徴とするイーサネット（登録商標）アクセス設備。
2. 前記タグモジュールは、データフレーム又は固定長のビットストリームを単位として、その物理層のペイロードにおいてタグの添加及び除去を行うことを特徴とする請求項1に記載のイーサネット（登録商標）アクセス設備。
3. 前記多重化・逆多重化ユニットの多重化、及び逆多重化は、タイムシーケンスの周期に従って循環して行われ、タイムシーケンスの周期において、各下り物理ポートユニットに対応するタイムスロットを含むことを特徴とする請求項1に記載のイーサネット（登録商標）アクセス設備。
4. 前記タイムシーケンスの周期において、各下り物理ポートユニットに対応するタイムスロットの長さは同じであり、
   前記多重化・逆多重化ユニットは、タイムシーケンス記憶モジュールと固定長多重化モジュールとを備え、ここで、
   前記タイムシーケンス記憶モジュールがタイムシーケンスの周期におけるタイムスロットが下り物理ポートユニットとの対応関係を記憶するのに用いられ、
   前記固定長多重化モジュールが各タイムスロットにおいて、対応する下り物理ポートユニットから受信した低速物理層のペイロードを単一経路の高速物理層のペイロードに変換して上り物理ポートユニットに出力し、そして、上り物理ポートユニットから受信した高速物理層のペイロードを低速物理層のペイロードに変換して、各タイムスロットに、対応する下り物理ポートユニットに出力するのに用いられることを特徴とする請求項3に記載のイーサネット（登録商標）アクセス設備。
5. 前記多重化・逆多重化ユニットは、タイムシーケンス及びタイムスケール記憶モジュールと可変長多重化モジュールとを備え、ここで
   前記タイムシーケンス及びタイムスケール記憶モジュールがタイムシーケンスの周期における各タイムスロットの長さと、そのタイムスロットが下り物理ポートユニットとの対応関係を記憶するのに用いられ、
   前記可変長多重化モジュールが、各タイムスロットにおいて、対応する下り物理ポートユニットから受信し、ビットストリームの長さがそのタイムスロットの長さに適合する低速物理層のペイロードを単一経路の高速物理層のペイロードに変換して上り物理ポートユニットに出力し、そして、上り物理ポートユニットから受信した高速物理層のペイロードを低速物理層のペイロードに変換し、各タイムスロットにおいて、ビットストリームの長さがそのタイムスロットの長さに適合する低速物理層のペイロードを、対応する下り物理ポートユニットに出力するのに用いられることを特徴とする請求項3に記載のイーサネット（登録商標）アクセス設備。
6. 複数のアクセスノードとゲートウェイ設備との間に位置するイーサネット（登録商標）アクセス設備であって、複数の最下段の下り物理ポートユニットと、最上段の上り物理ポートユニットと、少なくとも二段の多重化ユニットとを備え、下段の多重化ユニットの上りインターフェースが上段の多重化ユニットの下りインターフェースに接続されている、ここで、
   前記最下段の下り物理ポートユニットが最下段の多重化ユニットの下りインターフェースに接続され、アクセス装置に入出力される低速物理層の信号とその中に搭載されている低速物理層のペイロードとの間での変換を行うのに用いられ、
   前記最上段の上り物理ポートユニットが最上段の多重化ユニットの上りインターフェースに接続され、アクセス装置に入出力される高速物理層の信号とその中に搭載される高速物理層のペイロードとの間での変換を行うのに用いられ、
   前記少なくとも二段の多重化ユニットが最下段の多重化ユニットの下りインターフェースの低速物理層のペイロードと最上段の多重化ユニットの上りインターフェースの高速物理層のペイロードとの間での多重化・逆多重化を各段ごとに順次に行って、少なくとも二つの経路の低速物理層のペイロードを単一経路の物理層のペイロードに多重化し、又は、単一経路の高速物理層のペイロードを、少なくとも２つの経路の低速物理層のペイロードに逆多重化するようにするのに用いられ、
   前記各段の多重化ユニットの多重化及び逆多重化は、物理層のペイロードの中の、最下段の多重化ユニットの下りインターフェースに対応するタグにより行われ、
   前記最下段の多重化ユニットは、タグ記憶モジュールと、タグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
   前記タグ記憶モジュールがタグ及びその自身の多重化ユニットの下りインターフェースとの対応関係を記憶するのに用いられ、
   前記タグモジュールが下りインターフェースから入力された物理層のペイロードに対して、その下りインターフェースに対応するタグを添加して、ビットストリーム多重化モジュールに出力させ、そして、ビットストリーム多重化モジュールから入力された物理層のペイロードに対して、タグを除去してから、そのタグが対応する下りインターフェースより出力するのに用いられ、
   前記ビットストリーム多重化モジュールが、タグモジュールの複数経路の物理層のペイロードと上りインターフェースの単一経路の物理層のペイロードとの間での変換を行うのに用いられ、
   前記最下段の多重化ユニットの他の各段の多重化ユニットは、タグ記憶モジュールと、ビットストリーム上段多重化モジュールとを備え、ここで、
   前記ビットストリーム上段多重化モジュールが下りインターフェースから入力された複数経路の物理層のペイロードを単一経路の物理層のペイロードに変換して上りインターフェースより出力し、そして、上りインターフェースから入力された単一経路の物理層のペイロードを複数経路の物理層のペイロードに変換してその中のタグが対応する下りインターフェースより出力するのに用いられることを特徴とするイーサネット（登録商標）アクセス設備。
7. 前記最下段の多重化ユニットのタグモジュールは、物理層のペイロードに対して、データフレームを単位としてか又は固定長のビットストリームを単位として、タグの添加及び除去を行うことを特徴とする請求項6に記載のイーサネット（登録商標）アクセス設備。
8. 複数のアクセスノードとゲートウェイ設備との間に位置するイーサネット（登録商標）アクセス設備であって、複数の最下段の下り物理ポートユニットと、最上段の上り物理ポートユニットと、少なくとも二段の多重化ユニットとを備え、下段の多重化ユニットの上りインターフェースが上段の多重化ユニットの下りインターフェースに接続されている、ここで、
   前記最下段の下り物理ポートユニットが最下段の多重化ユニットの下りインターフェースに接続され、アクセス装置に入出力される低速物理層の信号とその中に搭載されている低速物理層のペイロードとの間での変換を行うのに用いられ、
   前記最上段の上り物理ポートユニットが最上段の多重化ユニットの上りインターフェースに接続され、アクセス装置に入出力される高速物理層の信号とその中に搭載される高速物理層のペイロードとの間での変換を行うのに用いられ、
   前記少なくとも二段の多重化ユニットが最下段の多重化ユニットの下りインターフェースの低速物理層のペイロードと最上段の多重化ユニットの上りインターフェースの高速物理層のペイロードとの間での多重化・逆多重化を各段ごとに順次に行って、少なくとも二つの経路の低速物理層のペイロードを単一経路の物理層のペイロードに多重化し、又は、単一経路の高速物理層のペイロードを、少なくとも２つの経路の低速物理層のペイロードに逆多重化するようにするのに用いられ、
   前記各段の多重化ユニットの多重化及び逆多重化は、物理層のペイロードの中の、最下段の多重化ユニットの下りインターフェースに対応するタグにより行われ、
   前記タグは各段の多重化ユニットのオフセットタグを含み、
   前記各段の多重化ユニットは、オフセットタグ記憶モジュールと、オフセットタグモジュールと、ビットストリーム多重化モジュールとを備え、ここで、
   前記オフセットタグ記憶モジュールが、自身の多重化ユニットのオフセットタグ及びその自身の多重化ユニットの下りインターフェースとの対応関係を記憶するのに用いられ、
   前記オフセットタグモジュールが、下りインターフェースから入力された物理層のペイロードに対して、下りインターフェースに対応するオフセットタグを添加してビットストリーム多重化モジュールに出力し、そして、ビットストリーム多重化モジュールから入力された物理層のペイロードに対して、自身の多重化ユニットのオフセットタグを除去して、そのオフセットタグが対応する下りインターフェースより出力するのに用いられ、
   前記ビットストリーム多重化モジュールが、オフセットタグモジュールの複数経路の物理層のペイロードと上りインターフェースの単一経路の物理層のペイロードとの間での変換を行うのに用いられることを特徴とするイーサネット（登録商標）アクセス設備。
9. 前記各段の多重化ユニットのオフセットタグモジュールは、物理層のペイロードに対して、データフレームを単位としてか又は固定長のビットストリームを単位として、オフセットタグの添加及び除去を行うことを特徴とする請求項8に記載のイーサネット（登録商標）アクセス設備。
10. 前記アクセス装置が、また、最下段以外の各段の下り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各下りインターフェースにそれぞれ接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられ、各多重化ユニットのそれぞれと、その接続されている下り物理ポートユニットとが、1つの物理層―媒体アクセス制御層PHY-MACインターフェースの多重化チップの中にパッケージされており、
    前記アクセス装置が、最上段以外の各段の上り物理ポートユニットも備えており、それらが、下段PHY-MACインターフェース多重化チップと上段PHY-MACインターフェース多重化チップとの間でそれぞれ接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられることを特徴とする請求項6ないし9の任意の一項に記載のイーサネット（登録商標）アクセス設備。
11. 前記アクセス装置は、最下段以外の各段の下り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各下りインターフェースのそれぞれに接続され、物理層の信号と物理層のペイロードとの間の変換を行うのに用いられ、
    前記アクセス設備は、最上段以外の各段の上り物理ポートユニットも備えており、それらが、当該段の多重化ユニットの各上りインターフェースのそれぞれに接続され、物理層の信号と物理層のペイロードとの間での変換を行うのに用いられ、
    各多重化ユニットとその接続されている下り物理ポートユニット及び上り物理ポートユニットが、1つのPHYインターフェース多重化チップの中にパッケージされ、下段PHYインターフェース多重化チップの上り物理ポートユニットが、上段PHYインターフェース多重化チップの下り物理ポートユニットに接続されていることを特徴とする請求項6ないし9の任意の一項に記載のイーサネット（登録商標）アクセス設備。
12. イーサネット（登録商標）アクセス方法であって、以下のステップ：
    少なくとも二つの経路のアクセスノードの物理層の信号に搭載されている物理層のペイロードを単一経路の物理層のペイロードに多重化すること、
    多重化後の物理層のペイロードを高速物理層の信号に変換してから、上り伝送を行うこと、
    下り高速物理層の信号に搭載されている単一経路の多重化物理層のペイロードを、少なくとも２つのアクセスノードに対応する物理層のペイロードに逆多重化すること、
    逆多重化後の物理層のペイロードを低速物理層の信号に変換してから、下り伝送を行い、
    前記のアクセスノードの物理層のペイロードを単一経路の物理層のペイロードに多重化するということが、具体的に、アクセスノードからの複数経路の物理層のペイロードをグループ化してグループごとに単一経路の物理層のペイロードに多重化し、そして、各グループごとに単一経路の物理層のペイロードに対して、再度グループ化してから多重化し、又は直接に多重化して、単一経路の物理層のペイロードまで多重化することであり、
    前記の単一経路の多重化物理層のペイロードをアクセスノードに対応する物理層のペイロードに逆多重化するということは、具体的に、多重化物理層のペイロードを複数経路の物理層のペイロードに逆多重化し、そして、逆多重化後の各物理層のペイロードをそれぞれ再度逆多重化して、アクセスノードに対応する物理層のペイロードまで逆多重化することであることを特徴とするイーサネット（登録商標）アクセス方法。
13. 前記方法は、毎回の多重化の前に、多重化前の物理層のペイロードに対して今回多重化する各経路の物理層のペイロードと一対一に対応するオフセットタグを添加することも含み、
    前記毎回の逆多重化は、逆多重化前の物理層のペイロードの中の、逆多重化後の各経路の物理層のペイロードと一対一の対応関係が有するオフセットタグにより行われ、
    前記方法は、毎回の逆多重化の際に、物理層のペイロードの中の、今回逆多重化を行うためのオフセットタグを除去することを含むことを特徴とする請求項12に記載のイーサネット（登録商標）アクセス方法。
14. 前記方法は、物理層のペイロードの多重化を行う前に、アクセスノードの物理層のペイロードに対して、アクセスノードと対応関係を有するタグを添加することも含み、
    前記の単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化するということは、物理層のペイロードの中の、アクセスノードと対応関係を有するタグにより行われ、
    前記方法は、アクセスノードに対応する物理層のペイロードを低速物理層の信号に変換する前に、アクセスノードに対応する物理層のペイロードから前記タグを除去することも含むことを特徴とする請求項12に記載のイーサネット（登録商標）アクセス方法。
15. 前記の複数経路の物理層のペイロードを単一経路の物理層のペイロードに多重化することは、タイムシーケンスの周期に従って循環して行われ、前記タイムシーケンスの周期は、多重化前の各経路の物理層のペイロードに対応するタイムスロットを含み、各タイムスロットにおいて、対応する多重化前の物理層のペイロードを多重化後の単一経路の物理層のペイロードにして出力し、前記多重化前の物理層のペイロードの長さはそのタイムスロットの長さに適合し、
    前記の単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化することは、タイムシーケンスの周期に従って循環して行われ、前記タイムシーケンスの周期は、逆多重化後の各経路の物理層のペイロードに対応するタイムスロットを含み、各タイムスロットにおいて、逆多重化前のビットストリームの長さがそのタイムスロットの長さに適合する物理層のペイロードを、対応する逆多重化後の物理層のペイロードにして出力することを特徴とする請求項12に記載のイーサネット（登録商標）アクセス方法。
16. 前記単一経路の物理層のペイロードを複数経路の物理層のペイロードに逆多重化することは、物理層のペイロードのデータフレームの中の、アクセスノードと対応関係を有するフィールトにより行われることを特徴とする請求項12に記載のイーサネット（登録商標）アクセス方法。
17. イーサネット（登録商標）アクセス変換装置であって、アクセス装置とゲートウェイ設備との間に位置し、アクセス側物理ポートユニットとゲートウェイ側物理ポートユニットと多重化変換ユニットとを備え、ここで、
    前記アクセス側物理ポートユニットが、アクセス変換装置とアクセス装置との間で伝送される物理層の信号と、その中に搭載された多重化物理層のペイロードとの間での変換を行うのに用いられ、
    前記ゲートウェイ側物理ポートユニットがアクセス変換装置とゲートウェイ設備との間で伝送される物理層の信号と、その中に搭載され、且つデータフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられ、
    前記多重化変換ユニットがアクセス側物理ポートユニットの多重化物理層のペイロードとゲートウェイ側物理ポートユニットの、データフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられ、
    前記多重化変換ユニットは、多重化タグモジュールと多重化タグ処理モジュールを含み、ここで
    前記多重化タグモジュールが、タグとアクセスノードの識別符号との対応関係を記憶するのに用いられ、
    前記多重化タグ処理モジュールが、アクセス側物理ポートユニットから入力された物理層のペイロードの中のタグを取り出し、そのタグにより、データフレームを単位とする物理層のペイロードを生成し、タグを除去した後のデータフレームを単位とする物理層のペイロードをゲートウェイ側物理ポートユニットに出力し、そして、ゲートウェイ側物理ポートユニットから受信したデータフレームを単位とする物理層のペイロードに対して、多重化タグモジュールの中からそのデータフレームの中のアクセスノードの識別符号に対応するタグを探し出し、そのタグを物理層のペイロードに添加してから、アクセス側物理ポートユニットに出力するのに用いられることを特徴とするイーサネット（登録商標）アクセス変換装置。
18. イーサネット（登録商標）アクセス変換装置であって、アクセス装置とゲートウェイ設備との間に位置し、アクセス側物理ポートユニットとゲートウェイ側物理ポートユニットと多重化変換ユニットとを備え、ここで、
    前記アクセス側物理ポートユニットが、アクセス変換装置とアクセス装置との間で伝送される物理層の信号と、その中に搭載された多重化物理層のペイロードとの間での変換を行うのに用いられ、
    前記ゲートウェイ側物理ポートユニットがアクセス変換装置とゲートウェイ設備との間で伝送される物理層の信号と、その中に搭載され、且つデータフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられ、
    前記多重化変換ユニットがアクセス側物理ポートユニットの多重化物理層のペイロードとゲートウェイ側物理ポートユニットの、データフレームを単位とする物理層のペイロードとの間での変換を行うのに用いられ、
    アクセス装置がデータフレームを単位として物理層のペイロードにタグを添加する場合に、前記多重化タグ処理モジュールは、タグを除去した後にデータフレームを単位とする物理層のペイロードを取得することができることになり、そして、アクセス装置が固定長のビットストリームを単位として物理層のペイロードにタグを添加する場合に、前記の多重化タグ処理モジュールは、同じタグを有する物理層のペイロードを改めて組み合わせ、その中のタグを除去した後にデータフレームを単位とする物理層のペイロードを取得することになることを特徴とするイーサネット（登録商標）アクセス変換装置。
19. 多重化ゲートウェイ設備であって、物理ポートユニットと、多重化インターフェースユニットと、転送ユニットとを含み、ここで、
    物理ポートユニットが、多重化ゲートウェイ設備に入出力される物理層の信号と、その中に搭載された多重化物理層のペイロードである多重化MAC層のビットストリームとの間での変換を行うのに用いられ、
    多重化インターフェースユニットが、物理ポートユニットから受信した多重化MAC層のビットストリームをデータフレームを単位にする物理層のペイロードに変換して転送ユニットに出力し、そして、転送ユニットから受信したデータフレームを多重化MAC層のビットストリームに逆変換して物理ポートユニットに出力するのに用いられ、
    転送ユニットが、データフレームを転送するのに用いられることを特徴とする多重化ゲートウェイ設備。

Images