JP4817110B2 - Multilayer circuit board and IC package - Google Patents

Multilayer circuit board and IC package Download PDF

Info

Publication number
JP4817110B2
JP4817110B2 JP2005371530A JP2005371530A JP4817110B2 JP 4817110 B2 JP4817110 B2 JP 4817110B2 JP 2005371530 A JP2005371530 A JP 2005371530A JP 2005371530 A JP2005371530 A JP 2005371530A JP 4817110 B2 JP4817110 B2 JP 4817110B2
Authority
JP
Japan
Prior art keywords
terminal
capacitor
power supply
package
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005371530A
Other languages
Japanese (ja)
Other versions
JP2007173669A (en
Inventor
功 山長
貴博 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005371530A priority Critical patent/JP4817110B2/en
Publication of JP2007173669A publication Critical patent/JP2007173669A/en
Application granted granted Critical
Publication of JP4817110B2 publication Critical patent/JP4817110B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

この発明は、ＢＧＡ(Ball Grid Array)タイプのＩＣパッケージを搭載した多層回路基板及びＩＣパッケージに関するものである。   The present invention relates to a multilayer circuit board and an IC package on which a BGA (Ball Grid Array) type IC package is mounted.

携帯情報端末等の電子機器では、高機能化に伴いＩＣの集積化と信号周波数の高速化が進んでいるが、このＩＣの高集積化と高周波化が高周波の電源電流の増加を招き、誤動作，受信障害，放射ノイズの増大という様々な問題を引き起こしている。特に、電源ラインは、ノイズを生み出している根源であり、ノイズ電流がＩＣのスイッチングによって電源端子に生じ、このノイズ電流が電源ラインを伝導して基板全体に広がるおそれがある。
このため、一般には、コンデンサを基板の電源ラインに配設し、デカップリングコンデンサとして機能させることで、発生したノイズが他の回路に流出することを防ぐと共に、バイパスコンデンサとして機能させることで、電源ピンに電荷を供給し、電源電圧を安定させ、誤作動を防止する。
ところが、端子群がＢＧＡタイプのＩＣでは、多数のコンデンサを基板の表面に実装して、上記機能を確実に発揮させることは、構造上困難である。このため、従来の技術では、コンデンサを基板の裏面であって且つＩＣのほぼ真下に配設することにより、コンデンサの上記機能を可能な限り発揮させるようにしている（例えば、特許文献１参照）。 In electronic devices such as portable information terminals, ICs are integrated and signal frequencies have been increased with higher functionality. However, the higher integration and higher frequencies of ICs have led to an increase in high-frequency power supply current, resulting in malfunctions. , Reception problems and increased radiation noise. In particular, the power supply line is a source that generates noise, and noise current is generated in the power supply terminal by switching of the IC, and this noise current may be conducted through the power supply line and spread over the entire substrate.
For this reason, in general, a capacitor is arranged on the power supply line of the substrate and functions as a decoupling capacitor, so that the generated noise is prevented from flowing out to other circuits and also functions as a bypass capacitor. Supply charge to pins, stabilize power supply voltage and prevent malfunction.
However, in an IC having a terminal group of BGA type, it is structurally difficult to mount a large number of capacitors on the surface of the substrate and to ensure that the above functions are exhibited. For this reason, in the prior art, the capacitor is disposed on the back surface of the substrate and almost directly under the IC, so that the above functions of the capacitor are exhibited as much as possible (see, for example, Patent Document 1). .

特開２００４−００６４８８号公報Japanese Patent Laid-Open No. 2004-006488

上記のようなコンデンサでは、一方端子をＩＣの電源端子と電源層との間に接続すると共に、他方端子をグランド層に接続するが、コンデンサを適切な個所に接続しないと、ＩＣに供給される電流によって逆起電力が発生して、電源電圧が低下し、ＩＣが誤動作を起こすおそれがある。この逆起電力は、ＩＣの電源端子からコンデンサ迄のパターンのインダクタンスとコンデンサの持つ残留インダクタンスとコンデンサからグランド層迄のパターンのインダクタンスとの和に比例する。したがって、ＩＣの誤動作を防止するためには、これらのインダクタンス値を極力小さくするようにコンデンサを配設する必要がある。
しかしながら、上述した従来の技術では、コンデンサを基板の裏面に配設した構造をとった場合、インダクタンスの高いビアホールによって基板の表面と裏面をつなぐことになる。このため、電源端子からコンデンサ迄のインダクタンスやコンデンサからグランド層迄のインダクタンスが大きくなり、その結果、ＩＣが誤動作を起こすおそれが高かった。 In the capacitor as described above, one terminal is connected between the power supply terminal of the IC and the power supply layer, and the other terminal is connected to the ground layer. However, if the capacitor is not connected to an appropriate location, it is supplied to the IC. The back electromotive force is generated by the current, the power supply voltage is lowered, and the IC may malfunction. This counter electromotive force is proportional to the sum of the inductance of the pattern from the power supply terminal of the IC to the capacitor, the residual inductance of the capacitor, and the inductance of the pattern from the capacitor to the ground layer. Therefore, in order to prevent malfunction of the IC, it is necessary to dispose a capacitor so as to minimize these inductance values.
However, in the conventional technique described above, when the capacitor is disposed on the back surface of the substrate, the front surface and the back surface of the substrate are connected by a via hole having a high inductance. For this reason, the inductance from the power supply terminal to the capacitor and the inductance from the capacitor to the ground layer are increased, and as a result, there is a high possibility that the IC malfunctions.

この発明は、上述した課題を解決するためになされたもので、デカップリング及びバイパスの機能を有するコンデンサをＩＣの電源端子の間近に実装することで、ＩＣの誤動作を防止した多層回路基板及びＩＣパッケージを提供することを目的とする。   The present invention has been made to solve the above-described problems, and a multilayer circuit board and an IC that prevent malfunction of the IC by mounting a capacitor having decoupling and bypass functions close to the power supply terminal of the IC. The purpose is to provide a package.

上記課題を解決するために、請求項１の発明は、裏面にＢＧＡタイプの端子群を有したＩＣパッケージが表面に実装され且つ電源層とグランド層とが設けられた多層回路基板であって、ＩＣパッケージの裏面と対向するＩＣ実装領域内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、当該コンデンサの電源用の電極を、ＩＣパッケージの電源端子と電源層とを接続する基板表面の一のランドに接続すると共に、グランド用の電極を、グランド層に接続された基板表面の他のランド接続し、実装スペースに配されたコンデンサを収納して当該コンデンサとＩＣパッケージとの接触を回避するための凹部を、ＩＣパッケージの裏面に設けた構成とする。
かかる構成により、外部電源が電源層に入力されると、電源層に接続されたコンデンサに充電される。そして、コンデンサに充電された電荷が、ＩＣパッケージのスイッチング等のタイミングで電源端子を通じてＩＣパッケージに電流として供給される。したがって、電源電圧を安定させるバイパスコンデンサとして機能する。
また、ＩＣパッケージのスイッチング等によって電源端子に生じたノイズ電流は、コンデンサの電源用の電極及びグランド用の電極を通じてグランド層に排出される。したがって、コンデンサは、発生したノイズを除去するデカップリングコンデンサとして機能する。
ところで、ＩＣパッケージに電流が供給されると、ＩＣパッケージの電源端子からコンデンサ迄のインダクタンスと、コンデンサの残留インダクタンスと、コンデンサからグランド層迄のインダクタンスとの和に比例した逆起電力が発生する。
しかし、この発明では、コンデンサを、ＩＣパッケージの裏面と対向するＩＣ実装領域に設けられた実装スペースに配しているので、ＩＣパッケージの電源端子からコンデンサ迄の距離と、コンデンサからグランド層迄の距離が短くなり、これらの間のインダクタンス値が小さくなる。このため、ＩＣパッケージに供給される電流によって生じる逆起電力は、上記した従来の技術で生じる逆起電力に比べて、極めて小さくなる。
また、ＩＣパッケージの実装時に、ＩＣパッケージが凹部内に納まって、ＩＣパッケージとコンデンサとの接触を回避することができ、この結果、多層回路基板全体の低背化を図ることができる。 In order to solve the above problems, the invention of claim 1 is a multilayer circuit board in which an IC package having a BGA type terminal group on the back surface is mounted on the front surface and a power supply layer and a ground layer are provided. A capacitor mounting space is provided in the IC mounting area facing the back surface of the IC package, the capacitor is arranged in the mounting space, and the power supply electrode of the capacitor is connected to the power supply terminal of the IC package and the power supply layer. And a ground electrode connected to another land on the substrate surface connected to the ground layer, and a capacitor disposed in the mounting space is stored in the capacitor and the IC package. A recess for avoiding the contact is provided on the back surface of the IC package .
With this configuration, when an external power supply is input to the power supply layer, a capacitor connected to the power supply layer is charged. Then, the electric charge charged in the capacitor is supplied as a current to the IC package through the power supply terminal at timing such as switching of the IC package. Therefore, it functions as a bypass capacitor that stabilizes the power supply voltage.
In addition, noise current generated in the power supply terminal due to switching of the IC package or the like is discharged to the ground layer through the power supply electrode and the ground electrode of the capacitor. Therefore, the capacitor functions as a decoupling capacitor that removes the generated noise.
By the way, when a current is supplied to the IC package, a back electromotive force proportional to the sum of the inductance from the power supply terminal of the IC package to the capacitor, the residual inductance of the capacitor, and the inductance from the capacitor to the ground layer is generated.
However, in the present invention, the capacitor is disposed in the mounting space provided in the IC mounting area facing the back surface of the IC package, so that the distance from the power supply terminal of the IC package to the capacitor and the distance from the capacitor to the ground layer are as follows. The distance becomes shorter and the inductance value between them becomes smaller. For this reason, the counter electromotive force generated by the current supplied to the IC package is extremely smaller than the counter electromotive force generated in the above-described conventional technique.
Further, when the IC package is mounted, the IC package is housed in the recess, and contact between the IC package and the capacitor can be avoided. As a result, the entire multilayer circuit board can be reduced in height.

請求項２の発明は、請求項１に記載の多層回路基板において、コンデンサは、チップ型の２端子コンデンサであり、電源用の電極は、２端子コンデンサの入出力端子であり、グランド用の電極は、２端子コンデンサのアース端子である構成とした。
かかる構成により、外部電源が電源層に入力されると、電源層に接続された入出力端子を通じて２端子コンデンサに充電される。そして、２端子コンデンサに充電された電荷が入出力端子に接続された電源端子を通じてＩＣパッケージに電流として供給される。
また、ＩＣパッケージの電源端子に生じたノイズ電流は、２端子コンデンサの入出力端子及びアース端子を通じてグランド層に排出される。 According to a second aspect of the present invention, in the multilayer circuit board according to the first aspect, the capacitor is a chip-type two-terminal capacitor, the power supply electrode is an input / output terminal of the two-terminal capacitor, and the ground electrode Is configured to be a ground terminal of a two-terminal capacitor.
With this configuration, when an external power supply is input to the power supply layer, the two-terminal capacitor is charged through an input / output terminal connected to the power supply layer. The electric charge charged in the two-terminal capacitor is supplied as a current to the IC package through the power supply terminal connected to the input / output terminal.
The noise current generated at the power supply terminal of the IC package is discharged to the ground layer through the input / output terminal and the ground terminal of the two-terminal capacitor.

請求項３の発明は、請求項１に記載の多層回路基板において、コンデンサは、チップ型の３端子コンデンサであり、電源用の電極は、３端子コンデンサの入力端子と出力端子とでなり、入力端子が電源層に接続すると共に、出力端子が電源端子に接続し、グランド用の電極は、３端子コンデンサのアース端子である構成とした。
かかる構成により、外部電源が電源層に入力されると、電源層に接続された入力端子を通じて３端子コンデンサに充電される。そして、３端子コンデンサに充電された電荷が出力端子に接続された電源端子を通じてＩＣパッケージに電流として供給される。
また、電源端子に生じたノイズ電流は、３端子コンデンサを介さなければ電源層に流出できなくなるため、より高いデカップリング効果を得ることができる。
さらに、この３端子コンデンサの残留インダクタンスは、極めて小さいので、ＩＣパッケージの電源端子からグランド層迄のインダクタンス値をさらに小さくすることができる。 According to a third aspect of the present invention, in the multilayer circuit board according to the first aspect, the capacitor is a chip-type three-terminal capacitor, and the power supply electrode is composed of an input terminal and an output terminal of the three-terminal capacitor. The terminal is connected to the power supply layer, the output terminal is connected to the power supply terminal, and the ground electrode is a ground terminal of a three-terminal capacitor.
With this configuration, when external power is input to the power supply layer, the three-terminal capacitor is charged through the input terminal connected to the power supply layer. The electric charge charged in the three-terminal capacitor is supplied as a current to the IC package through the power supply terminal connected to the output terminal.
Further, since the noise current generated at the power supply terminal cannot flow out to the power supply layer without passing through a three-terminal capacitor, a higher decoupling effect can be obtained.
Further, since the residual inductance of the three-terminal capacitor is extremely small, the inductance value from the power supply terminal of the IC package to the ground layer can be further reduced.

請求項４の発明は、請求項１ないし請求項３のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの電源端子の近傍に設けた構成とする。
かかる構成により、ＩＣパッケージの電源端子からコンデンサ迄の間のインダクタンス値を小さくすることができる。 According to a fourth aspect of the present invention, in the multilayer circuit board according to any one of the first to third aspects, a mounting space for the capacitor is provided in the vicinity of the power supply terminal of the IC package.
With this configuration, the inductance value between the power supply terminal of the IC package and the capacitor can be reduced.

請求項５の発明は、請求項１ないし請求項４のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域のほぼ中央部に設けた構成とする。
かかる構成により、裏面のほぼ中央部に多くの電源端子を有するＩＣパッケージを用いることで、コンデンサを多くの電源端子に近づけることができる。 According to a fifth aspect of the present invention, in the multilayer circuit board according to any one of the first to fourth aspects, the capacitor mounting space is provided in a substantially central portion of the IC mounting region facing the back surface of the IC package. To do.
With such a configuration, the capacitor can be brought closer to many power supply terminals by using an IC package having many power supply terminals in the substantially central portion of the back surface.

請求項６の発明は、請求項１ないし請求項４のいずれかに記載の多層回路基板において、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域の周縁部に１以上設けた構成とする。
かかる構成により、裏面の周縁部に多くの電源端子を有するＩＣパッケージを用いることで、コンデンサを多くの電源端子に近づけることができる。 A sixth aspect of the present invention is the multilayer circuit board according to any one of the first to fourth aspects, wherein at least one capacitor mounting space is provided in a peripheral portion of the IC mounting area facing the back surface of the IC package. And
With such a configuration, the capacitor can be brought closer to many power supply terminals by using an IC package having many power supply terminals on the peripheral edge of the back surface.

請求項７の発明は、電源端子とグランド端子とを含むＢＧＡタイプの端子群を裏面に有し且つ多層回路基板の表面に実装されるＩＣパッケージであって、ＩＣパッケージの端子群内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、当該コンデンサの電源用の電極を、電源端子に接続すると共に、グランド用の電極を、グランド端子に接続し、コンデンサの実装スペースに対応する個所に、コンデンサを収納する凹部を形成した構成とする。
かかる構成により、電源端子を多層回路基板の電源層に接続し、グランド端子を多層回路基板のグランド層に接続して、ＩＣパッケージを多層回路基板の表面に実装することができる。かかる状態で、外部電源を電源層に入力すると、電源端子を通じて電源層に接続されたコンデンサが充電される。そして、コンデンサに充電された電荷が、電源端子を通じてＩＣパッケージ内に電流として供給される。したがって、コンデンサが、バイパスコンデンサとして機能する。
また、電源端子に生じたノイズ電流は、コンデンサの電源用の電極及びグランド用の電極を通じてグランド端子に至り、グランド端子を通じてグランド層に排出される。したがって、コンデンサが、発生したノイズを除去するデカップリングコンデンサとして機能する。
さらに、コンデンサを、ＩＣパッケージの端子群内に設けられた実装スペースに取り付け、コンデンサの電源用の電極及びグランド用の電極を、電源端子及びグランド端子に直接接続しているので、電源端子からコンデンサ迄のインダクタンスとコンデンサからグランド端子迄のインダクタンスとを極めて小さくすることができる。
また、多層回路基板への実装時におけるＩＣパッケージの低背化が可能となる。 The invention of claim 7 is an IC package having a BGA type terminal group including a power supply terminal and a ground terminal on the back surface and mounted on the surface of the multilayer circuit board. The mounting space is provided, the capacitor is placed in the mounting space, the power supply electrode of the capacitor is connected to the power supply terminal, and the ground electrode is connected to the ground terminal , corresponding to the mounting space of the capacitor It is set as the structure which formed the recessed part which accommodates a capacitor | condenser in the place to perform.
With this configuration, the IC package can be mounted on the surface of the multilayer circuit board by connecting the power supply terminal to the power supply layer of the multilayer circuit board and connecting the ground terminal to the ground layer of the multilayer circuit board. In this state, when an external power supply is input to the power supply layer, the capacitor connected to the power supply layer through the power supply terminal is charged. Then, the electric charge charged in the capacitor is supplied as a current into the IC package through the power supply terminal. Therefore, the capacitor functions as a bypass capacitor.
The noise current generated at the power supply terminal reaches the ground terminal through the power supply electrode and the ground electrode of the capacitor, and is discharged to the ground layer through the ground terminal. Therefore, the capacitor functions as a decoupling capacitor that removes the generated noise.
Furthermore, the capacitor is mounted in a mounting space provided in the terminal group of the IC package, and the capacitor power supply electrode and the ground electrode are directly connected to the power supply terminal and the ground terminal. And the inductance from the capacitor to the ground terminal can be made extremely small.
In addition, the height of the IC package can be reduced when mounted on the multilayer circuit board.

請求項８の発明は、請求項７に記載のＩＣパッケージにおいて、コンデンサは、チップ型の２端子コンデンサであり、電源用の電極は、２端子コンデンサの入出力端子であり、グランド用の電極は、２端子コンデンサのアース端子である構成とした。
かかる構成により、ＩＣパッケージを多層回路基板に実装して、外部電源を電源層に入力すると、外部電源が、電源層に接続された電源端子に入力し、電源端子に接続された入出力端子を通じて２端子コンデンサに充電される。そして、２端子コンデンサに充電された電荷が入出力端子に接続された電源端子を通じてＩＣパッケージ内に電流として供給される。
また、電源端子に生じたノイズ電流は、２端子コンデンサの入出力端子及びアース端子を通じてグランド端子に至り、グランド端子を通じて多層回路基板のグランド層に排出される。 The invention of claim 8 is the IC package according to claim 7 , wherein the capacitor is a chip-type two-terminal capacitor, the power supply electrode is an input / output terminal of the two-terminal capacitor, and the ground electrode is The ground terminal of the two-terminal capacitor is used.
With this configuration, when an IC package is mounted on a multilayer circuit board and an external power supply is input to the power supply layer, the external power supply is input to a power supply terminal connected to the power supply layer, and through an input / output terminal connected to the power supply terminal. A two-terminal capacitor is charged. The electric charge charged in the two-terminal capacitor is supplied as a current into the IC package through the power supply terminal connected to the input / output terminal.
The noise current generated in the power supply terminal reaches the ground terminal through the input / output terminal and the ground terminal of the two-terminal capacitor, and is discharged to the ground layer of the multilayer circuit board through the ground terminal.

請求項９の発明は、請求項７に記載のＩＣパッケージにおいて、コンデンサは、チップ型の３端子コンデンサであり、電源用の電極は、３端子コンデンサの入力端子と出力端子とでなり、入力端子を、多層回路基板の電源層に接続すると共に、出力端子が、電源端子に接続し、グランド用の電極は、３端子コンデンサのアース端子である構成とした。
かかる構成により、ＩＣパッケージの電源端子と多層回路基板の電源層を３端子コンデンサを介して接続し、グランド端子を多層回路基板のグランド層に接続して、ＩＣパッケージを多層回路基板の表面に実装することができる。かかる状態で、外部電源を電源層に入力すると、外部電源が、電源層に接続された３端子コンデンサに充電される。そして、３端子コンデンサに充電された電荷が出力端子に接続された電源端子を通じてＩＣパッケージ内に電流として供給される。
また、電源端子に生じたノイズ電流は、３端子コンデンサのアース端子を通じてグランド端子に至り、グランド端子を通じてＩＣパッケージのグランド電極に排出される。
さらに、この３端子コンデンサの残留インダクタンスは、極めて小さいので、電源端子から多層回路基板のグランド層迄のインダクタンス値をさらに小さくすることができる。 According to a ninth aspect of the present invention, in the IC package according to the seventh aspect , the capacitor is a chip-type three-terminal capacitor, and the power supply electrode is composed of an input terminal and an output terminal of the three-terminal capacitor. Are connected to the power supply layer of the multilayer circuit board, the output terminal is connected to the power supply terminal, and the ground electrode is a ground terminal of a three-terminal capacitor.
With this configuration, the power supply terminal of the IC package and the power supply layer of the multilayer circuit board are connected via a three-terminal capacitor, the ground terminal is connected to the ground layer of the multilayer circuit board, and the IC package is mounted on the surface of the multilayer circuit board. can do. In this state, when an external power supply is input to the power supply layer, the external power supply is charged to the three-terminal capacitor connected to the power supply layer. Then, the electric charge charged in the three-terminal capacitor is supplied as a current into the IC package through the power supply terminal connected to the output terminal.
Further, the noise current generated at the power supply terminal reaches the ground terminal through the ground terminal of the three-terminal capacitor, and is discharged to the ground electrode of the IC package through the ground terminal.
Furthermore, since the residual inductance of the three-terminal capacitor is extremely small, the inductance value from the power supply terminal to the ground layer of the multilayer circuit board can be further reduced.

請求項１０の発明は、請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、コンデンサの実装スペースを、電源端子とグランド端子の近傍に設けた構成とする。
かかる構成により、電源端子からコンデンサ迄の間のインダクタンス値をさらに小さくすることができる。 According to a tenth aspect of the present invention, in the IC package according to any one of the seventh to ninth aspects, a capacitor mounting space is provided in the vicinity of the power supply terminal and the ground terminal.
With this configuration, the inductance value between the power supply terminal and the capacitor can be further reduced.

請求項１１の発明は、請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、互いに電気的に接続された複数の電源端子と互いに電気的に接続された複数のグランド端子とを、コンデンサの実装スペースの周囲に配置した構成とする。
かかる構成により、ＩＣパッケージの複数の電源端子からコンデンサ迄の間のインダクタンス値を小さくすることができる。 The invention of claim 11 provides an IC package according to any one of claims 7 9., and a plurality of ground terminals are electrically connected to each other with a plurality of power supply terminals which are electrically connected to each other, The configuration is arranged around the capacitor mounting space.
With this configuration, the inductance value from the plurality of power supply terminals of the IC package to the capacitor can be reduced.

請求項１２の発明は、請求項７ないし請求項１１のいずれかに記載のＩＣパッケージにおいて、コンデンサの実装スペースを、端子群内のほぼ中央部に設けた構成とする。
かかる構成により、コンデンサを、裏面のほぼ中央部に存する電源端子に近づけることができる。 According to a twelfth aspect of the present invention, in the IC package according to any one of the seventh to eleventh aspects, a capacitor mounting space is provided at a substantially central portion in the terminal group.
With this configuration, the capacitor can be brought close to the power supply terminal that exists in the substantially central portion of the back surface.

以上詳しく説明したように、請求項１ないし請求項６の発明によれば、コンデンサの実装スペースを設けて、コンデンサをこの実装スペースに配するので、コンデンサの実装を容易に行うことができる。また、コンデンサを、ＩＣパッケージの裏面と対向するＩＣ実装領域内に設けた実装スペースに配して、ＩＣパッケージの電源端子とコンデンサとグランド層間の距離を短くし、これらの間のインダクタンス値を小さくしたので、安定した電源電圧をＩＣパッケージに供給することができ、この結果、ＩＣパッケージの誤動作が生ぜず、動作特性に優れた多層回路基板を提供することができるという優れた効果がある。 As described above in detail, according to the first to sixth aspects of the present invention, the capacitor mounting space is provided and the capacitor is arranged in this mounting space, so that the capacitor can be mounted easily. In addition, the capacitor is placed in a mounting space provided in the IC mounting area facing the back surface of the IC package, the distance between the power terminal of the IC package, the capacitor and the ground layer is shortened, and the inductance value between them is reduced. Therefore, a stable power supply voltage can be supplied to the IC package. As a result, there is an excellent effect that a malfunction of the IC package does not occur and a multilayer circuit board having excellent operating characteristics can be provided.

特に、請求項３の発明によれば、コンデンサとして、残留インダクタンスが極めて小さな３端子コンデンサを用いて、ＩＣパッケージの電源端子からグランド層迄のインダクタンス値をさらに小さくしたので、ＩＣパッケージの動作特性をさらに向上させた多層回路基板を提供することができる。   In particular, according to the invention of claim 3, since the inductance value from the power supply terminal of the IC package to the ground layer is further reduced by using a three-terminal capacitor having a very small residual inductance as the capacitor, the operating characteristics of the IC package are reduced. A further improved multilayer circuit board can be provided.

また、請求項４ないし請求項６の発明によれば、コンデンサをＩＣパッケージの電源端子の近くに位置させて、電源端子からコンデンサ迄の間のインダクタンス値を小さくしたので、ＩＣパッケージの誤動作をほぼ完全に防止することができ、ＩＣパッケージの動作特性のさらに優れた多層回路基板を提供することができる。特に、請求項６の発明によれば、コンデンサの実装スペースを、ＩＣパッケージの裏面と対向するＩＣ実装領域の周縁部に１以上設けたので、コンデンサが多層回路基板表面の実装スペースに確実に実装されているか否かを、外部から容易に確認することができる。 Further, according to the invention of claim 4 to claim 6 , since the capacitor is located near the power supply terminal of the IC package and the inductance value between the power supply terminal and the capacitor is reduced, the malfunction of the IC package is almost eliminated. It is possible to provide a multilayer circuit board that can be completely prevented and that has more excellent operating characteristics of the IC package. In particular, according to the invention of claim 6 , since one or more capacitor mounting spaces are provided in the peripheral portion of the IC mounting region facing the back surface of the IC package, the capacitors are securely mounted in the mounting space on the surface of the multilayer circuit board. It can be easily confirmed from the outside whether or not it is done.

また、請求項７ないし請求項１２の発明によれば、コンデンサを、ＩＣパッケージ裏面に設けた実装スペースに取り付けるので、コンデンサのＩＣパッケージへの実装が容易になる。さらに、コンデンサを、ＩＣパッケージの裏面の端子群内の実装スペースに取り付けることにより、電源端子からコンデンサ迄のインダクタンスとコンデンサからグランド層迄のインダクタンスを極めて小さくしたので、安定した電源電圧をＩＣパッケージに供給することができ、この結果、誤動作のない動作特性に優れたＩＣパッケージを提供することができるという効果がある。 Also, according to claims 7 to the invention of claim 12, the capacitor, so attached to the mounting space provided on the back surface IC package, which facilitates mounting on a IC package of the capacitor. Furthermore, by installing the capacitor in the mounting space in the terminal group on the back side of the IC package, the inductance from the power supply terminal to the capacitor and the inductance from the capacitor to the ground layer are made extremely small, so a stable power supply voltage can be applied to the IC package. As a result, there is an effect that it is possible to provide an IC package excellent in operating characteristics without malfunction.

特に、請求項９の発明によれば、コンデンサとして、残留インダクタンスが極めて小さな３端子コンデンサを用いたので、動作特性をさらに向上させたＩＣパッケージを提供することができる。 In particular, according to the ninth aspect of the present invention, since a three-terminal capacitor having a very small residual inductance is used as the capacitor, an IC package with further improved operating characteristics can be provided.

また、請求項１０ないし請求項１２の発明によれば、コンデンサを電源端子の近くに位置させて、電源端子からコンデンサ迄の間のインダクタンス値を小さくしたので、ＩＣパッケージの誤動作をほぼ完全に防止することができ、動作特性の極めて優れたＩＣパッケージを提供することができる。 Further, according to the inventions of claims 10 to 12 , since the inductance value between the power supply terminal and the capacitor is reduced by positioning the capacitor close to the power supply terminal, the malfunction of the IC package is almost completely prevented. Therefore, an IC package with extremely excellent operating characteristics can be provided.

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図１は、この発明の第１実施例に係る多層回路基板の分解斜視図であり、図２は、コンデンサの実装スペースを示す平面図である。   FIG. 1 is an exploded perspective view of a multilayer circuit board according to a first embodiment of the present invention, and FIG. 2 is a plan view showing a mounting space for a capacitor.

この実施例の多層回路基板は、図４に示すように、ＩＣパッケージ１を実装する最上位の信号層２と、グランド層３と、電源層４と、グランド層５と、最下位の信号層６とを備えている。   As shown in FIG. 4, the multi-layer circuit board of this embodiment includes an uppermost signal layer 2 on which the IC package 1 is mounted, a ground layer 3, a power supply layer 4, a ground layer 5, and a lowermost signal layer. 6 is provided.

ＩＣパッケージ１は、コンピュータ等に用いられるＣＰＵやチップコントローラ等の半導体集積回路であり、ＢＧＡタイプの端子群を裏面１０に有している。そして、実装スペースＳ１と同形の凹部１１を、この裏面１０であって且つ後述する２端子コンデンサ７の実装スペースＳ１に対応する個所に有し、ＩＣパッケージ１と２端子コンデンサ７との接触を回避している。   The IC package 1 is a semiconductor integrated circuit such as a CPU or chip controller used in a computer or the like, and has a BGA type terminal group on the back surface 10. A recess 11 having the same shape as the mounting space S1 is provided on the back surface 10 and at a position corresponding to the mounting space S1 of the two-terminal capacitor 7 described later to avoid contact between the IC package 1 and the two-terminal capacitor 7. is doing.

信号層２は、ＩＣパッケージ１の端子を接続するためのランド群で成るＩＣ実装領域であり、ＩＣパッケージ１の裏面１０に対向するように、絶縁層２０の表面に形成されている。この信号層２は、平面視において、ＩＣパッケージ１の端子群とほぼ同形を成し、その内側には、２端子コンデンサ７用の実装スペースＳ１を有している。   The signal layer 2 is an IC mounting region composed of lands for connecting the terminals of the IC package 1, and is formed on the surface of the insulating layer 20 so as to face the back surface 10 of the IC package 1. The signal layer 2 has substantially the same shape as the terminal group of the IC package 1 in a plan view, and has a mounting space S1 for the two-terminal capacitor 7 inside thereof.

実装スペースＳ１は、ロ字状に画成された絶縁層２０の表面で成り、図２に示すように、この実装スペースＳ１は、信号層２のほぼ中央部であって、ＩＣパッケージ１の電源端子の近傍に位置するように設けられている。具体的には、この実施例では、ＩＣパッケージ１の信号層２への実装時に、ＩＣパッケージ１の電源端子１２が、図２の黒丸で示す位置に位置するので、これら電源端子１２が、実装スペースＳ１の周囲に位置するように、実装スペースＳ１の形状を設定した。そして、幅広の銅箔パターンで成るランド２１を、黒丸で示す電源端子１２対応位置に設け、ランド２１が複数のこれらの電源端子１２と同時に接触できるようにした。また、幅広の銅箔パターンで成るランド２２を、実装スペースＳ１を挟んでランド２１と対向する位置に設けた。   The mounting space S1 is formed by the surface of the insulating layer 20 defined in a square shape. As shown in FIG. 2, the mounting space S1 is substantially at the center of the signal layer 2, and is the power source of the IC package 1. It is provided so as to be located in the vicinity of the terminal. Specifically, in this embodiment, when the IC package 1 is mounted on the signal layer 2, the power terminal 12 of the IC package 1 is located at the position indicated by the black circle in FIG. The shape of the mounting space S1 was set so as to be positioned around the space S1. And the land 21 which consists of a wide copper foil pattern was provided in the position corresponding to the power supply terminal 12 shown with a black circle so that the land 21 could contact with these power supply terminals 12 simultaneously. Further, a land 22 made of a wide copper foil pattern was provided at a position facing the land 21 with the mounting space S1 in between.

そして、図１に示すように、複数の２端子コンデンサ７を、上記実装スペースＳ１に実装した。
図３は、この実施例に適用する２端子コンデンサの外観図であり、図４は、２端子コンデンサの等価回路図であり、図５は、２端子コンデンサのランド実装状態を示す平面図であり、図６は、２端子コンデンサを実装スペースに実装した状態を示す平面図である。
図３に示すように、２端子コンデンサ７は、電源用の入出力端子７１を一方端部に有し且つグランド用のアース端子７２を他方端部に有するチップ型の２端子コンデンサである。
すなわち、この２端子コンデンサ７は、誘電体シートにパターンを印刷して、パターンが交互に向き合うように、複数の誘電体シートを積層して構成したもので、図４に示すように、ノイズ等の高周波電流Ｉを入出力端子７１からアース端子７２に通す。 As shown in FIG. 1, a plurality of two-terminal capacitors 7 were mounted in the mounting space S1.
3 is an external view of a two-terminal capacitor applied to this embodiment, FIG. 4 is an equivalent circuit diagram of the two-terminal capacitor, and FIG. 5 is a plan view showing a land-mounted state of the two-terminal capacitor. FIG. 6 is a plan view showing a state where the two-terminal capacitor is mounted in the mounting space.
As shown in FIG. 3, the two-terminal capacitor 7 is a chip-type two-terminal capacitor having an input / output terminal 71 for power supply at one end and a ground terminal 72 for ground at the other end.
That is, the two-terminal capacitor 7 is configured by printing a pattern on a dielectric sheet and laminating a plurality of dielectric sheets so that the patterns face each other alternately. As shown in FIG. The high frequency current I is passed from the input / output terminal 71 to the ground terminal 72.

このような構造の各２端子コンデンサ７は、図５に示すように、その入出力端子７１をランド２１に接続すると共に、アース端子７２をランド２２に接続している。そして、図６に示すように、かかる接続状態で、複数の２端子コンデンサ７が実装スペースＳ１内に等間隔で実装されている。   As shown in FIG. 5, each two-terminal capacitor 7 having such a structure has an input / output terminal 71 connected to the land 21 and an earth terminal 72 connected to the land 22. As shown in FIG. 6, in such a connection state, a plurality of two-terminal capacitors 7 are mounted at equal intervals in the mounting space S1.

図１において、グランド層３は、絶縁層３０の表面の大部分に形成されており、絶縁層２０を介して信号層２と対向している。かかるグランド層３は、絶縁層２０に形成されたビアホール３１を介して２端子コンデンサ７のランド２２に接続されている。   In FIG. 1, the ground layer 3 is formed on most of the surface of the insulating layer 30 and faces the signal layer 2 with the insulating layer 20 interposed therebetween. The ground layer 3 is connected to the land 22 of the two-terminal capacitor 7 through a via hole 31 formed in the insulating layer 20.

また、電源層４は、外部電源をＩＣパッケージ１に供給するための導体層であり、絶縁層４０の表面に形成され、絶縁層３０を介してグランド層３の下側に位置する。かかる電源層４は、絶縁層３０に形成されたビアホール４１とグランド層３に開けられた孔４２と絶縁層２０の形成されたビアホール４３とを介して２端子コンデンサ７のランド２１に接続されている。   The power supply layer 4 is a conductor layer for supplying external power to the IC package 1, is formed on the surface of the insulating layer 40, and is located below the ground layer 3 with the insulating layer 30 interposed therebetween. The power supply layer 4 is connected to the land 21 of the two-terminal capacitor 7 via a via hole 41 formed in the insulating layer 30, a hole 42 formed in the ground layer 3, and a via hole 43 formed with the insulating layer 20. Yes.

グランド層５及び信号層６は、絶縁層５０の表面及び裏面に形成され、最下層に位置する。   The ground layer 5 and the signal layer 6 are formed on the front surface and the back surface of the insulating layer 50 and are located in the lowermost layer.

図７は、多層回路基板の概略断面図である。
この実施例の多層回路基板が上記の如き積層構造を取ることにより、図７に示すように、ＩＣパッケージ１を信号層２に実装した状態においては、ＩＣパッケージ１の電源端子１２がランド２１に接続するので、２端子コンデンサ７の入出力端子７１が、ＩＣパッケージ１の電源端子１２に接続すると共に電源層４にも接続した状態になる。
また、一方、２端子コンデンサ７のアース端子７２は、ランド２２を通じてグランド層３に接続した状態になる。 FIG. 7 is a schematic cross-sectional view of a multilayer circuit board.
Since the multilayer circuit board of this embodiment has the laminated structure as described above, the power supply terminal 12 of the IC package 1 is connected to the land 21 in the state where the IC package 1 is mounted on the signal layer 2 as shown in FIG. Therefore, the input / output terminal 71 of the two-terminal capacitor 7 is connected to the power supply terminal 12 of the IC package 1 and also to the power supply layer 4.
On the other hand, the ground terminal 72 of the two-terminal capacitor 7 is connected to the ground layer 3 through the land 22.

次に、この実施例の多層回路基板が示す作用及び効果について説明する。
図８は、各部材の電気的接続状態を示す概略図であり、図９は、２端子コンデンサの機能を説明するための概略部分拡大断面図である。
図８に示すように、ＩＣパッケージ１を実装した状態では、ＩＣパッケージ１の電源端子１２が、２端子コンデンサ７の入出力端子７１が固着されたランド２１，ビアホール４３，孔４２，ビアホール４１を通じて、電源層４に接続されている。一方、２端子コンデンサ７のアース端子７２が固着されたランド２２は、ビアホール３１を通じてグランド層３に接続されている。 Next, operations and effects of the multilayer circuit board of this embodiment will be described.
FIG. 8 is a schematic view showing an electrical connection state of each member, and FIG. 9 is a schematic partial enlarged sectional view for explaining the function of the two-terminal capacitor.
As shown in FIG. 8, when the IC package 1 is mounted, the power supply terminal 12 of the IC package 1 passes through the land 21, the via hole 43, the hole 42, and the via hole 41 to which the input / output terminal 71 of the two-terminal capacitor 7 is fixed. Are connected to the power supply layer 4. On the other hand, the land 22 to which the earth terminal 72 of the two-terminal capacitor 7 is fixed is connected to the ground layer 3 through the via hole 31.

したがって、図９において、電源を外部から電源層４に入力すると、電源電圧に対応した電荷が、矢印Ａで示すように、ビアホール４１〜４３及びランド２１を通じて２端子コンデンサ７に充電される。すると、この２端子コンデンサ７に充電された電荷が、ＩＣパッケージ１の図示しないスイッチング等のタイミングで電源端子１２を通じてＩＣパッケージ１に供給される。したがって、２端子コンデンサ７は、電源端子１２に最も近い位置で電荷をＩＣパッケージ１に供給する。このため、ＩＣパッケージの電源端子から離れた個所にコンデンサを配した従来の技術に比べて、安定した電源電圧の供給を行うことができると共に、ノイズ発生をより効果的に防止することができ、高性能のバイパスコンデンサとして機能する。   Therefore, in FIG. 9, when power is input from the outside to the power supply layer 4, the charge corresponding to the power supply voltage is charged to the two-terminal capacitor 7 through the via holes 41 to 43 and the land 21 as indicated by the arrow A. Then, the electric charge charged in the two-terminal capacitor 7 is supplied to the IC package 1 through the power supply terminal 12 at a timing such as switching (not shown) of the IC package 1. Therefore, the two-terminal capacitor 7 supplies electric charges to the IC package 1 at a position closest to the power supply terminal 12. For this reason, it is possible to supply a stable power supply voltage and more effectively prevent noise generation compared to the conventional technology in which a capacitor is arranged at a location away from the power supply terminal of the IC package. Functions as a high-performance bypass capacitor.

また、ＩＣパッケージ１のスイッチング等によって、ノイズが電源端子１２に生じた場合には、矢印Ｂで示すように、電源端子１２に生じたノイズ電流は、ランド２１を通じて２端子コンデンサ７のランド２２側に流出し、ビアホール３１を通じて、グランド層３に排出される。したがって、２端子コンデンサ７は、電源端子１２で発生したノイズを除去するデカップリングコンデンサとして機能する。   Further, when noise is generated at the power supply terminal 12 due to switching of the IC package 1 or the like, as indicated by an arrow B, the noise current generated at the power supply terminal 12 passes through the land 21 to the land 22 side of the two-terminal capacitor 7. To the ground layer 3 through the via hole 31. Therefore, the two-terminal capacitor 7 functions as a decoupling capacitor that removes noise generated at the power supply terminal 12.

ところで、図８に示すように、ＩＣパッケージ１の電源端子１２から２端子コンデンサ７迄のインダクタンスは、ランド２１によるインダクタンスのみである。ランド２１は、幅広の銅箔パターンであり、そのインダクタンス値はほとんど無視できる。また、２端子コンデンサ７からグランド層３迄のインダクタンスは、ランド２２とビアホール３１によるインダクタンスである。ランド２２も、幅広の銅箔パターンであり、そのインダクタンス値はほとんど無視できる。また、グランド層３が、信号層２のほぼ真下に設けられているので、ビアホール３１の長さは極めて短く、そのインダクタンスは非常に小さい。
このように、この実施例によれば、ＩＣパッケージ１の電源端子１２から２端子コンデンサ７迄のインダクタンスや２端子コンデンサ７からグランド層３迄のインダクタンスが非常に小さい。このため、ＩＣパッケージ１に供給される電流によって生じる逆起電力は、上記した従来の技術で生じる逆起電力に比べて、無視できる程度に小さく、ＩＣパッケージ１に対して安定した電源供給がなされる。 Incidentally, as shown in FIG. 8, the inductance from the power terminal 12 to the two-terminal capacitor 7 of the IC package 1 is only the inductance due to the land 21. The land 21 is a wide copper foil pattern, and its inductance value is almost negligible. Further, the inductance from the two-terminal capacitor 7 to the ground layer 3 is an inductance due to the land 22 and the via hole 31. The land 22 is also a wide copper foil pattern, and its inductance value is almost negligible. Further, since the ground layer 3 is provided almost directly below the signal layer 2, the via hole 31 has a very short length and an extremely small inductance.
Thus, according to this embodiment, the inductance from the power supply terminal 12 to the two-terminal capacitor 7 and the inductance from the two-terminal capacitor 7 to the ground layer 3 of the IC package 1 are very small. For this reason, the counter electromotive force generated by the current supplied to the IC package 1 is negligibly small compared to the counter electromotive force generated by the above-described conventional technique, and a stable power supply is made to the IC package 1. The

次に、この発明の第２実施例について説明する。
図１０は、この発明の第２実施例に係る多層回路基板の要部であるコンデンサの実装スペースを示す平面図であり、図１１は、２端子コンデンサを実装スペースに実装した状態を示す平面図であり、図１２は、第２実施例の多層回路基板の概略断面図である。
この実施例は、実装スペースの形成位置が、上記第１実施例と異なる。 Next explained is the second embodiment of the invention.
FIG. 10 is a plan view showing a mounting space of a capacitor which is a main part of the multilayer circuit board according to the second embodiment of the present invention, and FIG. 11 is a plan view showing a state where a two-terminal capacitor is mounted in the mounting space. FIG. 12 is a schematic sectional view of the multilayer circuit board of the second embodiment.
This embodiment is different from the first embodiment in the formation position of the mounting space.

この実施例の実装スペースＳ２は、矩形状に画成された絶縁層２０の表面で成り、図１０に示すように、信号層２の周縁部であって、ＩＣパッケージ１の電源端子の近傍に位置するように設けられている。具体的には、この実施例では、ＩＣパッケージ１の信号層２への実装時には、図１０の黒丸で示すように、ＩＣパッケージ１の電源端子１２が、信号層２の各周縁部に平行に位置する。このため、実装スペースＳ２の大きさをを、これらの電源端子１２が各実装スペースＳ２の両側に位置するように設定した。そして、図１１で示すように、電源端子１２に対応する位置に、幅広のランド２１を設け、実装スペースＳ２の奥側に幅広のランド２２を設けた。
そして、２端子コンデンサ７の入出力端子７１をランド２１に接続すると共に、アース端子７２をランド２２に接続した。 The mounting space S2 of this embodiment is formed by the surface of the insulating layer 20 defined in a rectangular shape, and as shown in FIG. 10, is the peripheral portion of the signal layer 2 and in the vicinity of the power supply terminal of the IC package 1. It is provided to be located. Specifically, in this embodiment, when the IC package 1 is mounted on the signal layer 2, the power supply terminals 12 of the IC package 1 are parallel to the peripheral portions of the signal layer 2 as indicated by the black circles in FIG. 10. To position. For this reason, the size of the mounting space S2 is set so that these power supply terminals 12 are located on both sides of each mounting space S2. And as shown in FIG. 11, the wide land 21 was provided in the position corresponding to the power supply terminal 12, and the wide land 22 was provided in the back | inner side of mounting space S2.
The input / output terminal 71 of the two-terminal capacitor 7 was connected to the land 21 and the ground terminal 72 was connected to the land 22.

一方、ＩＣパッケージ１の裏面１０には、図１２に示すように、凹部１１′を、上記２端子コンデンサ７が実装された実装スペースＳ２に対応させて設けている。   On the other hand, as shown in FIG. 12, the back surface 10 of the IC package 1 is provided with a recess 11 ′ corresponding to the mounting space S2 in which the two-terminal capacitor 7 is mounted.

これにより、ＩＣパッケージ１を信号層２に実装すると、各２端子コンデンサ７がＩＣパッケージ１の凹部１１′に収納され、ＩＣパッケージ１の電源端子１２が、ランド２１に接続する。この結果、２端子コンデンサ７の入出力端子７１が、電源端子１２に接続すると共に電源層４にも接続した状態になる。また、２端子コンデンサ７のアース端子７２は、ランド２２を通じてグランド層３に接続した状態になる。   Thus, when the IC package 1 is mounted on the signal layer 2, each two-terminal capacitor 7 is accommodated in the recess 11 ′ of the IC package 1, and the power supply terminal 12 of the IC package 1 is connected to the land 21. As a result, the input / output terminal 71 of the two-terminal capacitor 7 is connected to the power supply terminal 12 and also to the power supply layer 4. Further, the ground terminal 72 of the two-terminal capacitor 7 is connected to the ground layer 3 through the land 22.

かかる構成により、２端子コンデンサ７が実装スペースＳ２に確実に実装されているか否かを、外部から容易に確認することができる。すなわち、上記第１実施例では、２端子コンデンサ７がＩＣパッケージ１の凹部１１内に完全に隠れてしまうので、ＩＣパッケージ１を信号層２に実装した後も、２端子コンデンサ７が外れることなく実装スペースＳ１に実装されているかを確認することができない。しかし、この実施例では、凹部１１′内を図１２の矢印方向から覗き込むことができ、２端子コンデンサ７の実装状態を一目で確認することができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。 With this configuration, it can be easily confirmed from the outside whether or not the two-terminal capacitor 7 is reliably mounted in the mounting space S2. That is, in the first embodiment, since the two-terminal capacitor 7 is completely hidden in the recess 11 of the IC package 1, the two-terminal capacitor 7 does not come off after the IC package 1 is mounted on the signal layer 2. It is not possible to confirm whether or not it is mounted in the mounting space S1. However, in this embodiment, the inside of the recess 11 'can be viewed from the direction of the arrow in FIG. 12, and the mounting state of the two-terminal capacitor 7 can be confirmed at a glance.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

次に、この発明の第３実施例について説明する。
図１３は、この発明の第３実施例の要部である３端子コンデンサの実装状態を示す平面図であり、図１４は、第３実施例の多層回路基板の概略断面図である。
この実施例は、図１３及び図１４に示すように、上記第１実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。 Next explained is the third embodiment of the invention.
FIG. 13 is a plan view showing a mounted state of a three-terminal capacitor which is a main part of the third embodiment of the present invention, and FIG. 14 is a schematic sectional view of the multilayer circuit board of the third embodiment.
In this embodiment, as shown in FIGS. 13 and 14, a three-terminal capacitor 8 is used instead of the two-terminal capacitor 7 used in the first embodiment.

図１５は、３端子コンデンサの外観図であり、図１６は、３端子コンデンサの分解斜視図であり、図１７は、３端子コンデンサの等価回路図であり、図１８は、３端子コンデンサのランド実装状態を示す平面図である。
図１５に示すように、３端子コンデンサ８は、電源用電極としての入力端子８１及び出力端子８２を両端部に有すると共にグランド用電極としてのアース端子８３を中央部に有したチップ型の積層貫通コンデンサである。
この３端子コンデンサ８では、図１６に示すように、入力端子８１，出力端子８２を接続する貫通電極となるパターン８４を、誘電体シート８０に印刷し、これらの誘電体シート８０を積層した。そして、アース端子８３を接続するアース電極となるパターン８５を誘電体シート８０に印刷し、この誘電体シート８０をパターン８４が印刷された誘電体シート８０と交互に積層した。これにより、図１７に示すように、電源等の電流Ｉが入力端子８１からパターン８４を通じて出力端子８２に至るようになっている。また、アース端子８３に接続されたパターン８５の接地機能により、アース端子８３側の残留インダクタンスを低減している。すなわち、３端子コンデンサ８は、残留インダクタンスを２端子コンデンサ７に比べて極めて小さくした構造になっている。 15 is an external view of a three-terminal capacitor, FIG. 16 is an exploded perspective view of the three-terminal capacitor, FIG. 17 is an equivalent circuit diagram of the three-terminal capacitor, and FIG. 18 is a land of the three-terminal capacitor. It is a top view which shows a mounting state.
As shown in FIG. 15, the three-terminal capacitor 8 has a chip-type laminated through having an input terminal 81 and an output terminal 82 as power supply electrodes at both ends and an earth terminal 83 as a ground electrode at the center. It is a capacitor.
In this three-terminal capacitor 8, as shown in FIG. 16, a pattern 84 to be a through electrode connecting the input terminal 81 and the output terminal 82 is printed on the dielectric sheet 80, and these dielectric sheets 80 are laminated. And the pattern 85 used as the ground electrode which connects the ground terminal 83 was printed on the dielectric sheet 80, and this dielectric sheet 80 was laminated | stacked alternately with the dielectric sheet 80 with which the pattern 84 was printed. As a result, as shown in FIG. 17, the current I from the power source or the like reaches the output terminal 82 from the input terminal 81 through the pattern 84. Further, the residual inductance on the ground terminal 83 side is reduced by the ground function of the pattern 85 connected to the ground terminal 83. That is, the three-terminal capacitor 8 has a structure in which the residual inductance is extremely smaller than that of the two-terminal capacitor 7.

このような３端子コンデンサ８を実装する信号層２では、図１３，図１４に示すように、ランド２１を、ＩＣパッケージ１の電源端子１２と対応する箇所（黒丸で示す箇所）である実装スペースＳ１の外側には形成せず、実装スペースＳ１の内側に形成した。そして、ランド２２を、このランド２１を囲むように形成した。さらに、銅箔パターンのランド２３をＩＣパッケージ１の電源端子１２に対応する箇所に形成した。
そして、図１８に示すように、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、かかるランド２１，ランド２３及びランド２２に固着した。このとき、図１４に示すように、ランド２１がビアホール４１〜４３を通じて電源層４に接続し、ランド２２がビアホール３１を通じてグランド層３に接続しているので、３端子コンデンサ８の入力端子８１がランド２１及びビアホール４１〜４３を通じて電源層４接続し、アース端子８３がランド２２及びビアホール３１を通じてグランド層３に接続することとなる。したがって、各３端子コンデンサ８を凹部１１内に収納した状態で、ＩＣパッケージ１を信号層２に実装すると、ＩＣパッケージ１の電源端子１２が電源層４に接続された状態になる。 In the signal layer 2 on which such a three-terminal capacitor 8 is mounted, as shown in FIGS. 13 and 14, a mounting space that is a place (a place indicated by a black circle) where the land 21 corresponds to the power supply terminal 12 of the IC package 1. It was not formed outside S1, but formed inside the mounting space S1. Then, the land 22 was formed so as to surround the land 21. Further, a land 23 of a copper foil pattern was formed at a location corresponding to the power supply terminal 12 of the IC package 1.
Then, as shown in FIG. 18, the input terminal 81, output terminal 82 and ground terminal 83 of the three-terminal capacitor 8 are fixed to the land 21, land 23 and land 22. At this time, as shown in FIG. 14, since the land 21 is connected to the power supply layer 4 through the via holes 41 to 43 and the land 22 is connected to the ground layer 3 through the via hole 31, the input terminal 81 of the three-terminal capacitor 8 is The power supply layer 4 is connected through the land 21 and the via holes 41 to 43, and the ground terminal 83 is connected to the ground layer 3 through the land 22 and the via hole 31. Therefore, when the IC package 1 is mounted on the signal layer 2 in a state where each three-terminal capacitor 8 is housed in the recess 11, the power supply terminal 12 of the IC package 1 is connected to the power supply layer 4.

図１９は、各部材の電気的接続状態を示す概略図である。
この図１９及び図１８に示すように、電源層４は、ビアホール４１〜４３及びランド２１を通じて３端子コンデンサ８の入力端子８１に接続され、この３端子コンデンサ８の出力端子８２は、ランド２３を通じてＩＣパッケージ１の電源端子１２に接続されている。そして、３端子コンデンサ８のアース端子８３は、ランド２２及びビアホール３１を通じてグランド層３に接続されている。 FIG. 19 is a schematic view showing an electrical connection state of each member.
As shown in FIGS. 19 and 18, the power supply layer 4 is connected to the input terminal 81 of the three-terminal capacitor 8 through the via holes 41 to 43 and the land 21, and the output terminal 82 of the three-terminal capacitor 8 is connected to the land 23. The power supply terminal 12 of the IC package 1 is connected. The ground terminal 83 of the three-terminal capacitor 8 is connected to the ground layer 3 through the land 22 and the via hole 31.

かかる構成により、外部電源が電源層４に入力されると、電源電圧に対応した電荷が、電源層４に接続された入力端子８１を通じて３端子コンデンサ８に充電される。そして、３端子コンデンサ８に充電された電荷が、出力端子８２に接続された電源端子１２を通じてＩＣパッケージ１に電源電流として供給される。
また、ＩＣパッケージ１の電源端子１２に生じたノイズ電流は、３端子コンデンサ８のアース端子８３及びランド２２を通じてグランド層３に排出される。 With this configuration, when an external power supply is input to the power supply layer 4, the charge corresponding to the power supply voltage is charged to the three-terminal capacitor 8 through the input terminal 81 connected to the power supply layer 4. The electric charge charged in the three-terminal capacitor 8 is supplied as a power supply current to the IC package 1 through the power supply terminal 12 connected to the output terminal 82.
The noise current generated at the power supply terminal 12 of the IC package 1 is discharged to the ground layer 3 through the ground terminal 83 and the land 22 of the three-terminal capacitor 8.

この実施例では、３端子コンデンサ８を適用したが、ＩＣパッケージ１の電源端子１２から３端子コンデンサ８迄のインダクタンス値や、３端子コンデンサ８からグランド層３迄のインダクタンス値は、それぞれ、上記第１実施例における電源端子１２から２端子コンデンサ７迄のインダクタンス値や、２端子コンデンサ７からグランド層３迄のインダクタンス値とほぼ同じである。しかしながら、上記したように、この３端子コンデンサ８の残留インダクタンスは、２端子コンデンサ７が有する残留インダクタンスに比べて極めて小さい。このため、ＩＣパッケージ１に供給される電流によって生じる逆起電力は、上記第１実施例で生じる逆起電力に比べて極めて小さくなり、ＩＣパッケージ１に対して、より一層安定した電源供給がなされ、動作特性の更なる向上を図ることができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。 In this embodiment, the three-terminal capacitor 8 is applied. However, the inductance value from the power supply terminal 12 to the three-terminal capacitor 8 of the IC package 1 and the inductance value from the three-terminal capacitor 8 to the ground layer 3 are respectively In one embodiment, the inductance value from the power supply terminal 12 to the two-terminal capacitor 7 and the inductance value from the two-terminal capacitor 7 to the ground layer 3 are substantially the same. However, as described above, the residual inductance of the three-terminal capacitor 8 is extremely smaller than the residual inductance of the two-terminal capacitor 7. For this reason, the counter electromotive force generated by the current supplied to the IC package 1 is extremely small as compared with the counter electromotive force generated in the first embodiment, so that the IC package 1 can be supplied with more stable power. Further improvement in operating characteristics can be achieved.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

次に、この発明の第４実施例について説明する。
図２０は、この発明の第４実施例の要部である３端子コンデンサの実装状態を示す平面図であり、図２１は、第４実施例の多層回路基板の概略断面図である。
この実施例は、図２０及び図２１に示すように、上記第２実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。 Next explained is the fourth embodiment of the invention.
FIG. 20 is a plan view showing a mounted state of a three-terminal capacitor which is a main part of the fourth embodiment of the present invention, and FIG. 21 is a schematic sectional view of the multilayer circuit board of the fourth embodiment.
In this embodiment, as shown in FIGS. 20 and 21, a three-terminal capacitor 8 is used instead of the two-terminal capacitor 7 used in the second embodiment.

すなわち、図２０に示すように、幅広のランド２３を、各実装スペースＳ２の電源端子１２対応位置に設け、ランド２１を、実装スペースＳ２の奥側に設けた。さらに、ランド２２を、ランド２１を囲むように形成した。
そして、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、かかるランド２１，ランド２３及びランド２２に固着した。
これにより、図２１に示すように、ランド２１がビアホール４１〜４３を通じて電源層４に接続し、ランド２２がビアホール３１を通じてグランド層３に接続しているので、３端子コンデンサ８の入力端子８１がランド２１及びビアホール４１〜４３を通じて電源層４に接続し、アース端子８３がランド２２及びビアホール３１を通じてグランド層３に接続することとなる。したがって、各３端子コンデンサ８を凹部１１′内に収納した状態で、ＩＣパッケージ１を信号層２に実装すると、ＩＣパッケージ１の電源端子１２が電源層４に接続された状態になる。 That is, as shown in FIG. 20, the wide land 23 is provided at the position corresponding to the power supply terminal 12 in each mounting space S2, and the land 21 is provided on the back side of the mounting space S2. Further, the land 22 was formed so as to surround the land 21.
Then, the input terminal 81, the output terminal 82 and the ground terminal 83 of the three-terminal capacitor 8 are fixed to the land 21, land 23 and land 22.
Accordingly, as shown in FIG. 21, the land 21 is connected to the power supply layer 4 through the via holes 41 to 43, and the land 22 is connected to the ground layer 3 through the via hole 31, so that the input terminal 81 of the three-terminal capacitor 8 is The land 21 and the via holes 41 to 43 are connected to the power supply layer 4, and the ground terminal 83 is connected to the ground layer 3 through the land 22 and the via holes 31. Therefore, when the IC package 1 is mounted on the signal layer 2 with each three-terminal capacitor 8 housed in the recess 11 ′, the power supply terminal 12 of the IC package 1 is connected to the power supply layer 4.

かかる構成により、残留インダクタンスの極めて小さな３端子コンデンサ８を用いて、ＩＣパッケージ１の動作特性をより向上させることができるだけでなく、凹部１１′内を覗き込むことで、３端子コンデンサ８の実装状態を一目で確認することができる。
その他の構成、作用及び効果は、上記第２及び第３実施例と同様であるので、その記載は省略する。 With this configuration, not only can the operating characteristics of the IC package 1 be further improved by using the three-terminal capacitor 8 having a very small residual inductance, but also the mounting state of the three-terminal capacitor 8 can be seen by looking into the recess 11 ′. Can be confirmed at a glance.
Other configurations, operations, and effects are the same as those in the second and third embodiments, and thus description thereof is omitted.

次に、この発明の第５実施例について説明する。
図２２は、この発明の第５実施例に係るＩＣパッケージを示す斜視図であり、図２３は、コンデンサの実装状態を示す平面図である。 Next explained is the fifth embodiment of the invention.
FIG. 22 is a perspective view showing an IC package according to a fifth embodiment of the present invention, and FIG. 23 is a plan view showing a mounted state of the capacitor.

図２２に示すように、この実施例のＩＣパッケージ１−１は、コンピュータ等に用いられるＣＰＵやチップコントローラ等の半導体集積回路であり、電源端子１２とグランド端子１３とを含むＢＧＡタイプの端子群９を裏面１０に有している。なお、理解を容易にするため、図２２及び図２３では、２端子コンデンサ７に接続されている電源端子１２及びグランド端子１３を黒塗りで示した。   As shown in FIG. 22, the IC package 1-1 of this embodiment is a semiconductor integrated circuit such as a CPU or chip controller used in a computer or the like, and a BGA type terminal group including a power supply terminal 12 and a ground terminal 13. 9 on the back surface 10. For easy understanding, in FIGS. 22 and 23, the power supply terminal 12 and the ground terminal 13 connected to the two-terminal capacitor 7 are shown in black.

また、このような裏面１０には、ロ字状の凹部１１が凹設され、２端子コンデンサ７を実装するための実装スペースＳ１１がこの凹部１１内に形成されている。
実装スペースＳ１１を有する凹部１１は、端子群９のほぼ中央部であって、電源端子１２とグランド端子１３の近傍に位置する。具体的には、黒丸で示すように、複数の電源端子１２の組を、凹部１１の外周に沿ってそれぞれ配置し、複数のグランド端子１３の組を、電源端子１２の各組に対向するように、凹部１１の内周に沿ってそれぞれ配置した。
そして、各組の複数の電源端子１２を幅広の銅箔パターン１４で電気的に接続すると共に、各組の複数のグランド端子１３を幅広の銅箔パターン１５で電気的に接続した。 In addition, on the back surface 10, a square-shaped concave portion 11 is provided, and a mounting space S 11 for mounting the two-terminal capacitor 7 is formed in the concave portion 11.
The recess 11 having the mounting space S <b> 11 is located in the vicinity of the power supply terminal 12 and the ground terminal 13 in the substantially central portion of the terminal group 9. Specifically, as shown by black circles, a plurality of sets of power supply terminals 12 are respectively arranged along the outer periphery of the recess 11 so that a set of the plurality of ground terminals 13 faces each set of the power supply terminals 12. And arranged along the inner periphery of the recess 11.
The plurality of power terminals 12 in each set were electrically connected by a wide copper foil pattern 14, and the plurality of ground terminals 13 in each set were electrically connected by a wide copper foil pattern 15.

銅箔パターン１４，１５は、図２３にも示すように、凹部１１の内部迄延出して、互いに対向し、かかる対向部が２端子コンデンサ７用のランド部１４ａ，１５ａを形成している。
２端子コンデンサ７は、かかるランド部１４ａ，１５ａに接続されている。
具体的には、その入出力端子７１をランド部１４ａに接続し、アース端子７２をランド部１５ａに接続した状態で、複数の２端子コンデンサ７が凹部１１内の実装スペースＳ１１に等間隔で実装されている。
これにより、２端子コンデンサ７の入出力端子７１が銅箔パターン１４を通じて電源端子１２に接続し、アース端子７２が銅箔パターン１５を通じてグランド端子１３に接続した状態になっている。 As shown in FIG. 23, the copper foil patterns 14 and 15 extend to the inside of the recess 11 and face each other, and the facing portions form land portions 14 a and 15 a for the two-terminal capacitor 7.
The two-terminal capacitor 7 is connected to the land portions 14a and 15a.
Specifically, with the input / output terminal 71 connected to the land portion 14a and the ground terminal 72 connected to the land portion 15a, a plurality of two-terminal capacitors 7 are mounted at equal intervals in the mounting space S11 in the recess 11. Has been.
As a result, the input / output terminal 71 of the two-terminal capacitor 7 is connected to the power supply terminal 12 through the copper foil pattern 14, and the ground terminal 72 is connected to the ground terminal 13 through the copper foil pattern 15.

次に、この実施例のＩＣパッケージが示す作用及び効果について説明する。
図２４は、この実施例のＩＣパッケージの実装例を示す概略断面図である。
このＩＣパッケージ１−１は、図２４に示す多層回路基板１００に実装することができる。
多層回路基板１００は、上記第１実施例の多層回路基板とほぼ同じ多層構造を成す。
すなわち、多層回路基板１００は、ＩＣパッケージ１−１の端子群９の配列に対応したランド群で成る信号層２′を表面に有している。そして、ランド２１がビアホール４１，孔４２及びビアホール４３を通じて電源層４に接続しており、ランド２２がビアホール３１を通じてグランド層３に接続している。 Next, operations and effects of the IC package of this embodiment will be described.
FIG. 24 is a schematic sectional view showing an example of mounting the IC package of this embodiment.
The IC package 1-1 can be mounted on the multilayer circuit board 100 shown in FIG.
The multilayer circuit board 100 has substantially the same multilayer structure as the multilayer circuit board of the first embodiment.
That is, the multilayer circuit board 100 has a signal layer 2 ′ composed of land groups corresponding to the arrangement of the terminal groups 9 of the IC package 1-1 on the surface. The land 21 is connected to the power supply layer 4 through the via hole 41, the hole 42 and the via hole 43, and the land 22 is connected to the ground layer 3 through the via hole 31.

ＩＣパッケージ１−１をかかる多層回路基板１００に実装すると、ＩＣパッケージ１−１の電源端子１２と多層回路基板１００のランド２１とが接続し、また、グランド端子１３とランド２２とが接続する。
かかる状態で、電源を外部から電源層４に入力すると、電源が、ビアホール４１〜４３を通じてランド２１に印加され、ランド２１に接続された電源端子１２から銅箔パターン１４のランド部１４ａを通じて２端子コンデンサ７の入出力端子７１に至り、２端子コンデンサ７に充電される。そして、２端子コンデンサ７に充電された電荷は、入出力端子７１から銅箔パターン１４の電源端子１２を通じてＩＣパッケージ１内に電流として供給される。すなわち、この実施例の２端子コンデンサ７も、上記第１実施例の２端子コンデンサと同様に、電源電圧を安定させるバイパスコンデンサとして機能する。
また、ＩＣパッケージ１−１の電源端子１２に生じたノイズ電流は、銅箔パターン１４のランド部１４ａを通じて入出力端子７１から２端子コンデンサ７に入力し、アース端子７２から銅箔パターン１５のランド部１５ａを通じてグランド端子１３に至る。そして、かかるノイズ電流は、グランド端子１３が接続された多層回路基板１００のランド２２を通じてグランド層３に排出される。すなわち、この２端子コンデンサ７も、発生したノイズを除去するデカップリングコンデンサとして機能する。 When the IC package 1-1 is mounted on the multilayer circuit board 100, the power supply terminal 12 of the IC package 1-1 and the land 21 of the multilayer circuit board 100 are connected, and the ground terminal 13 and the land 22 are connected.
In this state, when power is input from the outside to the power supply layer 4, power is applied to the land 21 through the via holes 41 to 43, and two terminals are connected from the power supply terminal 12 connected to the land 21 through the land portion 14 a of the copper foil pattern 14. The input / output terminal 71 of the capacitor 7 is reached and the two-terminal capacitor 7 is charged. The electric charge charged in the two-terminal capacitor 7 is supplied as an electric current from the input / output terminal 71 to the IC package 1 through the power supply terminal 12 of the copper foil pattern 14. That is, the two-terminal capacitor 7 of this embodiment also functions as a bypass capacitor that stabilizes the power supply voltage, similarly to the two-terminal capacitor of the first embodiment.
Further, the noise current generated at the power supply terminal 12 of the IC package 1-1 is input from the input / output terminal 71 to the two-terminal capacitor 7 through the land portion 14a of the copper foil pattern 14, and from the ground terminal 72 to the land of the copper foil pattern 15. It reaches the ground terminal 13 through the portion 15a. The noise current is discharged to the ground layer 3 through the land 22 of the multilayer circuit board 100 to which the ground terminal 13 is connected. That is, the two-terminal capacitor 7 also functions as a decoupling capacitor that removes the generated noise.

ところで、この実施例のＩＣパッケージ１−１においても、電源端子１２から２端子コンデンサ７迄のインダクタンスは、銅箔パターン１４のインダクタンスであり、ほとんど無視できる大きさである。また、２端子コンデンサ７からグランド層３迄のインダクタンスは、銅箔パターン１５とランド２２とビアホール３１のインダクタンスであり、極めて小さい。   By the way, also in the IC package 1-1 of this embodiment, the inductance from the power supply terminal 12 to the two-terminal capacitor 7 is the inductance of the copper foil pattern 14, which is almost negligible. The inductance from the two-terminal capacitor 7 to the ground layer 3 is the inductance of the copper foil pattern 15, the land 22, and the via hole 31, and is extremely small.

次に、この発明の第６実施例について説明する。
図２５は、この発明の第６実施例の要部であるコンデンサの実装状態を示す平面図であり、図２６は、この実施例のＩＣパッケージの実装例を示す概略断面図である。なお、これらの図において、理解を容易にするため、電源層４に接続させる端子を黒塗りで示した。
この実施例は、上記第５実施例で用いた２端子コンデンサ７の代わりに、３端子コンデンサ８を用いた。 Next explained is the sixth embodiment of the invention.
FIG. 25 is a plan view showing a mounting state of a capacitor, which is a main part of the sixth embodiment of the present invention, and FIG. 26 is a schematic sectional view showing an mounting example of the IC package of this embodiment. In these drawings, the terminals connected to the power supply layer 4 are shown in black for easy understanding.
In this embodiment, a three-terminal capacitor 8 is used instead of the two-terminal capacitor 7 used in the fifth embodiment.

すなわち、この実施例のＩＣパッケージ１−３においては、図２５に示すように、銅箔パターン１４を、凹部１１の内側に形成し、この銅箔パターン１４にのみ電気的に接続した端子１２′を銅箔パターン１４の表面に形成した。そして、銅箔パターン１５を、この銅箔パターン１４を囲むように形成し、複数のグランド端子１３を、この銅箔パターン１５で電気的に接続した。さらに、銅箔パターン１６を、銅箔パターン１５と対向するように、凹部１１の外側に形成し、ＩＣパッケージ１−３内部の電源パターン１２′′と電気的に接続させた。
そして、３端子コンデンサ８の入力端子８１，出力端子８２及びアース端子８３を、これら銅箔パターン１４，銅箔パターン１６及び銅箔パターン１５に固着した。
これにより、３端子コンデンサ８の入力端子８１が端子１２′に接続した状態になり、出力端子８２がＩＣパッケージ１−３内部の電源パターン１２′′に接続した状態になる。 That is, in the IC package 1-3 of this embodiment, as shown in FIG. 25, the copper foil pattern 14 is formed inside the recess 11, and the terminal 12 'electrically connected only to the copper foil pattern 14 is formed. Was formed on the surface of the copper foil pattern 14. The copper foil pattern 15 was formed so as to surround the copper foil pattern 14, and the plurality of ground terminals 13 were electrically connected by the copper foil pattern 15. Further, the copper foil pattern 16 was formed outside the recess 11 so as to face the copper foil pattern 15 and electrically connected to the power supply pattern 12 ″ inside the IC package 1-3.
Then, the input terminal 81, the output terminal 82, and the ground terminal 83 of the three-terminal capacitor 8 were fixed to the copper foil pattern 14, the copper foil pattern 16, and the copper foil pattern 15.
As a result, the input terminal 81 of the three-terminal capacitor 8 is connected to the terminal 12 ′, and the output terminal 82 is connected to the power supply pattern 12 ″ inside the IC package 1-3.

かかる構成により、図２６に示すように、ＩＣパッケージ１−３を多層回路基板１００に実装すると、端子１２′がランド２１に接触し、端子１２′がビアホール４１〜４３を通じて電源層４に接続した状態になる。また、グランド端子１３がランド２２に接触し、グランド端子１３がビアホール３１を通じてグランド層３に接続した状態になる。
かかる状態で、外部電源が、電源層４に入力されると、電源層４に接続された端子１２′から入力端子８１を通じて３端子コンデンサ８に充電される。そして、３端子コンデンサ８に充電された電荷が、出力端子８２から銅箔パターン１６を通じて、ＩＣパッケージ１−３内部の電源パターン１２′′に電流として供給される。
また、電源パターン１２′′に生じたノイズ電流は、３端子コンデンサ８のアース端子８３を通じてグランド端子１３に至り、グランド端子１３から多層回路基板１００のランド２２及びビアホール３１を通じてグランド層３に排出される。
その他の構成、作用及び効果は、上記第３及び第５実施例と同様であるので、その記載は省略する。 With this configuration, as shown in FIG. 26, when the IC package 1-3 is mounted on the multilayer circuit board 100, the terminal 12 'contacts the land 21 and the terminal 12' is connected to the power supply layer 4 through the via holes 41-43. It becomes a state. Further, the ground terminal 13 is in contact with the land 22, and the ground terminal 13 is connected to the ground layer 3 through the via hole 31.
In this state, when external power is input to the power supply layer 4, the three-terminal capacitor 8 is charged through the input terminal 81 from the terminal 12 ′ connected to the power supply layer 4. The electric charge charged in the three-terminal capacitor 8 is supplied as a current from the output terminal 82 through the copper foil pattern 16 to the power supply pattern 12 ″ in the IC package 1-3.
The noise current generated in the power supply pattern 12 ″ reaches the ground terminal 13 through the ground terminal 83 of the three-terminal capacitor 8, and is discharged from the ground terminal 13 to the ground layer 3 through the land 22 and the via hole 31 of the multilayer circuit board 100. The
Since other configurations, operations, and effects are the same as those of the third and fifth embodiments, description thereof is omitted.

なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第実施例では、ロ字状の実装スペースＳ１，Ｓ１１や矩形状の実装スペースＳ２，Ｓ１２を多層回路基板の信号層２やＩＣパッケージの裏面１０に設けた例を示したが、実装スペースの形状，大きさ及び個数は、上記実施例に限定されるものではないことは勿論である。
また、上記実施例では、ＩＣパッケージの裏面１０に凹部１１，１１′を設けた例について説明したが、これらの凹部１１，１１′を有しないＩＣパッケージを有した多層回路基板やＩＣパッケージ自体をこの発明の範囲から除外する意ではない。 In addition, this invention is not limited to the said Example, A various deformation | transformation and change are possible within the range of the summary of invention.
For example, in the above-described first embodiment, an example in which the rectangular mounting spaces S1 and S11 and the rectangular mounting spaces S2 and S12 are provided on the signal layer 2 of the multilayer circuit board and the back surface 10 of the IC package is shown. Of course, the shape, size, and number of spaces are not limited to the above-described embodiment.
In the above embodiment, the example in which the recesses 11 and 11 'are provided on the back surface 10 of the IC package has been described. However, a multilayer circuit board having an IC package that does not have these recesses 11 and 11' and the IC package itself are used. It is not intended to be excluded from the scope of this invention.

この発明の第１実施例に係る多層回路基板の分解斜視図である。1 is an exploded perspective view of a multilayer circuit board according to a first embodiment of the present invention. コンデンサの実装スペースを示す平面図である。It is a top view which shows the mounting space of a capacitor | condenser. 第１実施例に適用する２端子コンデンサの外観図である。It is an external view of the two-terminal capacitor applied to the first embodiment. ２端子コンデンサの等価回路図である。It is an equivalent circuit diagram of a two-terminal capacitor. ２端子コンデンサのランド実装状態を示す平面図である。It is a top view which shows the land mounting state of a 2-terminal capacitor. ２端子コンデンサを実装スペースに実装した状態を示す平面図である。It is a top view which shows the state which mounted the 2 terminal capacitor in the mounting space. 多層回路基板の概略断面図である。It is a schematic sectional drawing of a multilayer circuit board. 各部材の電気的接続状態を示す概略図である。It is the schematic which shows the electrical connection state of each member. ２端子コンデンサの機能を説明するための概略部分拡大断面図である。It is a general | schematic partial expanded sectional view for demonstrating the function of a two-terminal capacitor | condenser. この発明の第２実施例に係る多層回路基板の要部であるコンデンサの実装スペースを示す平面図である。It is a top view which shows the mounting space of the capacitor | condenser which is the principal part of the multilayer circuit board based on 2nd Example of this invention. ２端子コンデンサを実装スペースに実装した状態を示す平面図である。It is a top view which shows the state which mounted the 2 terminal capacitor in the mounting space. 第２実施例の多層回路基板の概略断面図である。It is a schematic sectional drawing of the multilayer circuit board of 2nd Example. この発明の第３実施例の要部である３端子コンデンサの実装状態を示す平面図である。It is a top view which shows the mounting state of the 3 terminal capacitor which is the principal part of 3rd Example of this invention. 第３実施例の多層回路基板の概略断面図である。It is a schematic sectional drawing of the multilayer circuit board of 3rd Example. ３端子コンデンサの外観図である。It is an external view of a 3-terminal capacitor. ３端子コンデンサの分解斜視図である。It is a disassembled perspective view of a 3 terminal capacitor. ３端子コンデンサの等価回路図である。It is an equivalent circuit diagram of a three-terminal capacitor. ３端子コンデンサのランド実装状態を示す平面図である。It is a top view which shows the land mounting state of a 3-terminal capacitor. 各部材の電気的接続状態を示す概略図である。It is the schematic which shows the electrical connection state of each member. この発明の第４実施例の要部である３端子コンデンサの実装状態を示す平面図である。It is a top view which shows the mounting state of the 3 terminal capacitor which is the principal part of 4th Example of this invention. 第４実施例の多層回路基板の概略断面図である。It is a schematic sectional drawing of the multilayer circuit board of 4th Example. この発明の第５実施例に係るＩＣパッケージを示す斜視図である。It is a perspective view which shows the IC package which concerns on 5th Example of this invention. コンデンサの実装状態を示す平面図である。It is a top view which shows the mounting state of a capacitor | condenser. 第５実施例のＩＣパッケージの実装例を示す概略断面図である。It is a schematic sectional drawing which shows the mounting example of IC package of 5th Example. この発明の第６実施例の要部であるコンデンサの実装状態を示す平面図である。It is a top view which shows the mounting state of the capacitor | condenser which is the principal part of 6th Example of this invention. 第６実施例のＩＣパッケージの実装例を示す概略断面図である。It is a schematic sectional drawing which shows the example of mounting of the IC package of 6th Example.

符号の説明Explanation of symbols

１，１−１〜１−４…ＩＣパッケージ、 ２，２′，６…信号層、 ３，５…グランド層、 ４…電源層、 ７…２端子コンデンサ、 ８…３端子コンデンサ、 ９…端子群、 １０…裏面、 １１，１１′…凹部、 １２…電源端子、 １２′…端子、 １２′′…電源パターン、 １３…グランド端子、 １４〜１６…銅箔パターン、 １４ａ，１５ａ…ランド部、 ２１〜２３…ランド、 ３１，４１，４３…ビアホール、 ４２…孔、 ７１…入出力端子、 ７２…アース端子、 ８１…入力端子、 ８２…出力端子、 ８３…アース端子、 １００…多層回路基板、 Ｓ１，Ｓ２，Ｓ１１，Ｓ１２…実装スペース。   DESCRIPTION OF SYMBOLS 1,1-1-1-4 ... IC package, 2, 2 ', 6 ... Signal layer, 3, 5 ... Ground layer, 4 ... Power supply layer, 7 ... Two-terminal capacitor, 8 ... Three-terminal capacitor, 9 ... Terminal Group, 10 ... back surface, 11, 11 '... recess, 12 ... power supply terminal, 12' ... terminal, 12 "... power supply pattern, 13 ... ground terminal, 14-16 ... copper foil pattern, 14a, 15a ... land part, 21-23 ... Land, 31, 41, 43 ... via hole, 42 ... hole, 71 ... input / output terminal, 72 ... ground terminal, 81 ... input terminal, 82 ... output terminal, 83 ... ground terminal, 100 ... multilayer circuit board, S1, S2, S11, S12 ... mounting space.

Claims (12)

裏面にＢＧＡタイプの端子群を有したＩＣパッケージが表面に実装され且つ電源層とグランド層とが設けられた多層回路基板であって、
上記ＩＣパッケージの裏面と対向するＩＣ実装領域内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、
当該コンデンサの電源用の電極を、ＩＣパッケージの電源端子と上記電源層とを接続する基板表面の一のランドに接続すると共に、グランド用の電極を、上記グランド層に接続された基板表面の他のランド接続し、
上記実装スペースに配されたコンデンサを収納して当該コンデンサと上記ＩＣパッケージとの接触を回避するための凹部を、上記ＩＣパッケージの裏面に設けた、
ことを特徴とする多層回路基板。 An IC package having a BGA type terminal group on the back surface is mounted on the front surface, and a multilayer circuit board provided with a power supply layer and a ground layer,
In the IC mounting area facing the back surface of the IC package, a capacitor mounting space is provided, and the capacitor is arranged in the mounting space.
The capacitor power supply electrode is connected to one land on the surface of the substrate connecting the power supply terminal of the IC package and the power supply layer, and the ground electrode is connected to the other surface of the substrate connected to the ground layer. Connect the land
A recess for accommodating the capacitor disposed in the mounting space and avoiding contact between the capacitor and the IC package is provided on the back surface of the IC package.
A multilayer circuit board characterized by the above. 請求項１に記載の多層回路基板において、
上記コンデンサは、チップ型の２端子コンデンサであり、
上記電源用の電極は、当該２端子コンデンサの入出力端子であり、
上記グランド用の電極は、当該２端子コンデンサのアース端子である、
ことを特徴とする多層回路基板。 The multilayer circuit board according to claim 1,
The capacitor is a chip-type two-terminal capacitor,
The power supply electrode is an input / output terminal of the two-terminal capacitor.
The ground electrode is an earth terminal of the two-terminal capacitor.
A multilayer circuit board characterized by the above. 請求項１に記載の多層回路基板において、
上記コンデンサは、チップ型の３端子コンデンサであり、
上記電源用の電極は、当該３端子コンデンサの入力端子と出力端子とでなり、当該入力端子が上記電源層に接続すると共に、当該出力端子が上記電源端子に接続し、
上記グランド用の電極は、当該３端子コンデンサのアース端子である、
ことを特徴とする多層回路基板。 The multilayer circuit board according to claim 1,
The capacitor is a chip-type three-terminal capacitor,
The power supply electrode comprises an input terminal and an output terminal of the three-terminal capacitor, the input terminal is connected to the power supply layer, the output terminal is connected to the power supply terminal,
The ground electrode is an earth terminal of the three-terminal capacitor.
A multilayer circuit board characterized by the above. 請求項１ないし請求項３のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの電源端子の近傍に設けた、
ことを特徴とする多層回路基板。 The multilayer circuit board according to any one of claims 1 to 3,
A mounting space for the capacitor is provided in the vicinity of the power supply terminal of the IC package.
A multilayer circuit board characterized by the above. 請求項１ないし請求項４のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの裏面と対向する上記ＩＣ実装領域のほぼ中央部に設けた、
ことを特徴とする多層回路基板。 The multilayer circuit board according to any one of claims 1 to 4,
A mounting space for the capacitor is provided in a substantially central portion of the IC mounting region facing the back surface of the IC package.
A multilayer circuit board characterized by the above. 請求項１ないし請求項４のいずれかに記載の多層回路基板において、
上記コンデンサの実装スペースを、上記ＩＣパッケージの裏面と対向する上記ＩＣ実装領域の周縁部に１以上設けた、
ことを特徴とする多層回路基板。 The multilayer circuit board according to any one of claims 1 to 4,
One or more mounting spaces for the capacitor are provided in the peripheral portion of the IC mounting region facing the back surface of the IC package.
A multilayer circuit board characterized by the above. 電源端子とグランド端子とを含むＢＧＡタイプの端子群を裏面に有し且つ多層回路基板の表面に実装されるＩＣパッケージであって、
上記ＩＣパッケージの端子群内に、コンデンサの実装スペースを設けて、コンデンサを当該実装スペースに配し、
当該コンデンサの電源用の電極を、上記電源端子に接続すると共に、グランド用の電極を、上記グランド端子に接続し、
上記コンデンサの実装スペースに対応する個所に、上記コンデンサを収納する凹部を形成した、
ことを特徴とするＩＣパッケージ。 An IC package having a BGA type terminal group including a power supply terminal and a ground terminal on the back surface and mounted on the surface of the multilayer circuit board,
In the terminal group of the IC package, a capacitor mounting space is provided, and the capacitor is arranged in the mounting space.
The power supply electrode of the capacitor is connected to the power supply terminal, and the ground electrode is connected to the ground terminal.
In a portion corresponding to the mounting space of the capacitor, a recess for storing the capacitor was formed.
IC package characterized by that. 請求項７に記載のＩＣパッケージにおいて、
上記コンデンサは、チップ型の２端子コンデンサであり、
上記電源用の電極は、当該２端子コンデンサの入出力端子であり、
上記グランド用の電極は、当該２端子コンデンサのアース端子である、
ことを特徴とするＩＣパッケージ。 The IC package according to claim 7,
The capacitor is a chip-type two-terminal capacitor,
The power supply electrode is an input / output terminal of the two-terminal capacitor.
The ground electrode is an earth terminal of the two-terminal capacitor.
IC package characterized by that. 請求項７に記載のＩＣパッケージにおいて、
上記コンデンサは、チップ型の３端子コンデンサであり、
上記電源用の電極は、当該３端子コンデンサの入力端子と出力端子とでなり、当該入力端子を、上記多層回路基板の電源層に接続すると共に、当該出力端子が、上記電源端子に接続し、
上記グランド用の電極は、当該３端子コンデンサのアース端子である、
ことを特徴とするＩＣパッケージ。 The IC package according to claim 7,
The capacitor is a chip-type three-terminal capacitor,
The power supply electrode includes an input terminal and an output terminal of the three-terminal capacitor. The input terminal is connected to the power supply layer of the multilayer circuit board, and the output terminal is connected to the power supply terminal.
The ground electrode is an earth terminal of the three-terminal capacitor.
IC package characterized by that. 請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、
上記コンデンサの実装スペースを、上記電源端子とグランド端子の近傍に設けた、
ことを特徴とするＩＣパッケージ。 The IC package according to any one of claims 7 to 9,
A mounting space for the capacitor is provided in the vicinity of the power supply terminal and the ground terminal.
IC package characterized by that. 請求項７ないし請求項９のいずれかに記載のＩＣパッケージにおいて、
互いに電気的に接続された複数の電源端子と互いに電気的に接続された複数のグランド端子とを、上記コンデンサの実装スペースの周囲に配置した、
ことを特徴とするＩＣパッケージ。 The IC package according to any one of claims 7 to 9,
A plurality of power supply terminals electrically connected to each other and a plurality of ground terminals electrically connected to each other are arranged around the mounting space of the capacitor.
IC package characterized by that. 請求項７ないし請求項１１のいずれかに記載のＩＣパッケージにおいて、
上記コンデンサの実装スペースを、上記端子群内のほぼ中央部に設けた、
ことを特徴とするＩＣパッケージ。 The IC package according to any one of claims 7 to 11,
A mounting space for the capacitor is provided in the center of the terminal group.
IC package characterized by that.
JP2005371530A 2005-12-26 2005-12-26 Multilayer circuit board and IC package Active JP4817110B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371530A JP4817110B2 (en) 2005-12-26 2005-12-26 Multilayer circuit board and IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371530A JP4817110B2 (en) 2005-12-26 2005-12-26 Multilayer circuit board and IC package

Publications (2)

Publication Number Publication Date
JP2007173669A JP2007173669A (en) 2007-07-05
JP4817110B2 true JP4817110B2 (en) 2011-11-16

Family

ID=38299795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371530A Active JP4817110B2 (en) 2005-12-26 2005-12-26 Multilayer circuit board and IC package

Country Status (1)

Country Link
JP (1) JP4817110B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205640B2 (en) 2019-10-04 2021-12-21 Samsung Electronics Co., Ltd. Semiconductor packages having package-on-package (PoP) structures

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304854B2 (en) 2008-11-13 2012-11-06 Samsung Electro-Mechanics Co., Ltd. Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package
WO2010137379A1 (en) * 2009-05-26 2010-12-02 株式会社村田製作所 Three-terminal capacitor and structure having three-terminal capacitor mounted thereon

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059561U (en) * 1983-09-29 1985-04-25 富士通株式会社 semiconductor equipment
JP2960277B2 (en) * 1993-04-13 1999-10-06 松下電器産業株式会社 Semiconductor device
JPH09130031A (en) * 1995-10-27 1997-05-16 Hitachi Ltd Mounting of electronic parts
JPH09260537A (en) * 1996-03-26 1997-10-03 Sumitomo Kinzoku Electro Device:Kk Flip chip ceramic substrate
JPH11121899A (en) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd Method and body for mounting electronic device
JP2004273475A (en) * 2003-03-04 2004-09-30 Canon Inc Semiconductor device
JP2005150283A (en) * 2003-11-13 2005-06-09 Fujitsu Ltd Bga package
JP2005340534A (en) * 2004-05-27 2005-12-08 Kyocera Corp Laminated wiring board and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11205640B2 (en) 2019-10-04 2021-12-21 Samsung Electronics Co., Ltd. Semiconductor packages having package-on-package (PoP) structures

Also Published As

Publication number Publication date
JP2007173669A (en) 2007-07-05

Similar Documents

Publication Publication Date Title
US6370010B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US6327134B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
JP5743034B2 (en) Inductor bridge and electronics
JP3647307B2 (en) Printed circuit board and electronic device
US20100149769A1 (en) Circuit board device and integrated circuit device
JP2001167969A (en) Multi-terminal laminated ceramic capacitor for three- dimensional mounting
WO2010134335A1 (en) Surface mounting device and capacitor element
JP2008537843A (en) Overlapping adjuster inside
WO2003032389A1 (en) Voltage conversion module
US7791896B1 (en) Providing an embedded capacitor in a circuit board
JP2007305642A (en) Multilayer circuit board and electronic device
JP4807235B2 (en) Electronic component module
JP5494586B2 (en) Voltage conversion module
JP4817110B2 (en) Multilayer circuit board and IC package
US8027170B2 (en) Substrate and electronic device using the same
US20150181708A1 (en) Semiconductor package module
JP5464110B2 (en) Voltage conversion module
JP6460290B2 (en) DC / DC converter module
JP5011338B2 (en) Wiring board with built-in capacitor
JP4952456B2 (en) Connection structure of solid electrolytic capacitor to mounting board
JP6264721B2 (en) Multi-layer wiring board heat dissipation structure
JP4985852B2 (en) Mounted electronic circuit module
JP5869246B2 (en) Coil-embedded substrate and electronic module
TWM585466U (en) Integrated electronic circuit
WO2021049399A1 (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110808

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4817110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110821