JP4807161B2 - Multilayer ceramic electronic component and manufacturing method thereof - Google Patents
Multilayer ceramic electronic component and manufacturing method thereof Download PDFInfo
- Publication number
- JP4807161B2 JP4807161B2 JP2006178917A JP2006178917A JP4807161B2 JP 4807161 B2 JP4807161 B2 JP 4807161B2 JP 2006178917 A JP2006178917 A JP 2006178917A JP 2006178917 A JP2006178917 A JP 2006178917A JP 4807161 B2 JP4807161 B2 JP 4807161B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductive paste
- via hole
- electronic component
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明は、積層型セラミック電子部品およびその製造方法に関するもので、特に、ビア導体を備える積層型セラミック電子部品およびその製造方法に関するものである。 The present invention relates to a multilayer ceramic electronic component and a manufacturing method thereof, and more particularly to a multilayer ceramic electronic component including a via conductor and a manufacturing method thereof.
積層型セラミック電子部品は、積層された複数のセラミック層からなる積層構造を有する積層体を備えている。積層体には、通常、複数のセラミック層間の特定の界面に沿って内部導体膜が形成され、また、外表面上には、外部導体膜が形成される。積層体には、また、特定のセラミック層を厚み方向に貫通するようにビア導体が設けられることがある。ビア導体は、セラミック層間の異なる界面に沿ってそれぞれ形成された複数の内部導体膜間を電気的に接続したり、内部導体膜と外部導体膜とを互いに電気的に接続したり、積層体の相対向する主面上にそれぞれ形成された外部導体膜間を電気的に接続したりする。 A multilayer ceramic electronic component includes a multilayer body having a multilayer structure including a plurality of multilayered ceramic layers. In the laminated body, an internal conductor film is usually formed along a specific interface between a plurality of ceramic layers, and an external conductor film is formed on the outer surface. The laminated body may also be provided with a via conductor so as to penetrate a specific ceramic layer in the thickness direction. Via conductors electrically connect a plurality of internal conductor films formed along different interfaces between ceramic layers, electrically connect internal conductor films and external conductor films to each other, The external conductor films respectively formed on the opposing main surfaces are electrically connected.
上述したビア導体を備える積層型セラミック電子部品は、一般に、次のように製造される。金属粉末を含有する導電性ペーストが用意される。他方、セラミック層となるべき複数のセラミックグリーンシートが用意され、特定のセラミックグリーンシートには、それを厚み方向に貫通するように、ビアホールが設けられる。ビアホールには、上述した導電性ペーストが充填されるとともに、複数のセラミックグリーンシートが積層され、それによって生の積層体が得られ、この生の積層体を焼成する工程を経て、積層型セラミック電子部品が得られる。 A multilayer ceramic electronic component including the above-described via conductor is generally manufactured as follows. A conductive paste containing metal powder is prepared. On the other hand, a plurality of ceramic green sheets to be a ceramic layer are prepared, and a via hole is provided in a specific ceramic green sheet so as to penetrate the ceramic green sheet in the thickness direction. The via hole is filled with the above-described conductive paste, and a plurality of ceramic green sheets are laminated to obtain a raw laminate, and the raw laminate is fired to obtain a multilayer ceramic electronic. Parts are obtained.
しかしながら、上述のようにして得られた積層型セラミック電子部品において、セラミックグリーンシート中のセラミック粉末と導電性ペースト中の金属粉末との焼成時における寸法変化の度合いの違いが起因して、ビア導体とビアホールの内周面との間に隙間が生じるといった構造欠陥がもたらされることがある。このような構造欠陥の発生は、ビア導体を含む配線導体の電気抵抗の増大や断線を引き起こす。 However, in the multilayer ceramic electronic component obtained as described above, the via conductor is caused by the difference in the degree of dimensional change during firing of the ceramic powder in the ceramic green sheet and the metal powder in the conductive paste. In some cases, a structural defect such as a gap is formed between the inner surface of the via hole and the inner peripheral surface of the via hole. The occurrence of such a structural defect causes an increase in electrical resistance or disconnection of the wiring conductor including the via conductor.
上述の問題を解決するため、ビア導体を形成するために用いられる導電性ペーストにセラミック粉末を含有させることが、たとえば特開平3−212993号公報(特許文献1)に提案されている。これによれば、導電性ペースト中の金属粉末の焼結が抑制され、前述したような構造欠陥を生じさせにくくすることができる。 In order to solve the above-described problem, for example, Japanese Patent Laid-Open No. 3-212993 (Patent Document 1) proposes that a conductive paste used for forming a via conductor contains ceramic powder. According to this, sintering of the metal powder in the conductive paste is suppressed, and it is possible to make it difficult to cause the structural defects as described above.
しかしながら、導電性ペースト中へのセラミック粉末の含有は、別の問題を引き起こす。すなわち、セラミック粉末は、通常、電気絶縁物であるため、ビア導体の電気抵抗を増加させる。そのため、ビア導体に比較的大きな電流を流す用途では、ビア導体の発熱による製品の温度上昇を無視できなくなり、たとえば、多層セラミック基板、積層セラミックインダクタ、積層セラミックコンデンサなどのビア導体を有する積層型セラミック電子部品の用途を拡大する上で支障が生じている。
そこで、この発明の目的は、上述のような問題を解決し得る積層型セラミック電子部品およびその製造方法を提供しようとすることである。 Accordingly, an object of the present invention is to provide a multilayer ceramic electronic component that can solve the above-described problems and a method for manufacturing the same.
この発明は、積層された複数のセラミック層からなる積層構造を有する、積層体と、特定のセラミック層上に形成される、内部導体膜と、特定のセラミック層を厚み方向に貫通するように設けられかつ特定の内部導体膜に接する、ビア導体とを備える、積層型セラミック電子部品に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。 The present invention provides a laminate having a laminated structure composed of a plurality of laminated ceramic layers, an internal conductor film formed on a specific ceramic layer, and a specific ceramic layer penetrating in the thickness direction. In order to solve the above technical problem, the following configuration is provided, which is directed to a multilayer ceramic electronic component including a via conductor that is in contact with a specific internal conductor film. Yes.
すなわち、この発明に係る積層型セラミック電子部品において、ビア導体は、金属粉末およびセラミック粉末を含有するが、ビア導体中のセラミック粉末は、ビア導体の径方向に関して、ビア導体の中心から外周側に向かって減少するような濃度勾配をもって存在していることを特徴としている。 That is, in the multilayer ceramic electronic component according to the present invention, the via conductor contains metal powder and ceramic powder, but the ceramic powder in the via conductor is from the center of the via conductor to the outer peripheral side in the radial direction of the via conductor. It is characterized by the existence of a concentration gradient that decreases toward the bottom.
この発明に係る積層型セラミック電子部品において、好ましくは、ビア導体の外周部に、セラミック粉末が存在しない領域が形成される。 In the multilayer ceramic electronic component according to the present invention, preferably, a region where no ceramic powder is present is formed on the outer periphery of the via conductor.
また、ビア導体中のセラミック粉末を構成するセラミックは、セラミック層を構成するセラミックと同じ材料系のものであることが好ましい。 The ceramic constituting the ceramic powder in the via conductor is preferably of the same material system as the ceramic constituting the ceramic layer.
ビア導体は、その外周面において、特定の内部導体膜と接することが好ましいが、その端面において、特定の前記内部導体膜と接するようにされてもよい。 The via conductor is preferably in contact with the specific inner conductor film on the outer peripheral surface thereof, but may be in contact with the specific inner conductor film on the end surface.
この発明は、また、上述のような積層型セラミック電子部品を製造する方法にも向けられる。 The present invention is also directed to a method of manufacturing the multilayer ceramic electronic component as described above.
この発明に係る積層型セラミック電子部品の製造方法は、複数のセラミックグリーンシートを用意する工程と、特定のセラミックグリーンシート上に内部導体膜を形成する工程と、複数のセラミックグリーンシートを積層することによって、生の積層体を得る工程と、生の積層体を焼成する工程とを備えていて、前述した技術的課題を解決するため、次のような構成を備えることを特徴としている。 A method for manufacturing a multilayer ceramic electronic component according to the present invention includes a step of preparing a plurality of ceramic green sheets, a step of forming an internal conductor film on a specific ceramic green sheet, and a stack of the plurality of ceramic green sheets. In order to solve the technical problem described above, a process for obtaining a raw laminate and a process for firing the raw laminate are provided.
すなわち、金属粉末およびセラミック粉末を含有する、第1の導電性ペーストと、金属粉末を含有するとともに、第1の導電性ペースト中のセラミック粉末より少ない量のセラミック粉末を含有するかセラミック粉末を含有しない、第2の導電性ペーストが用意される。他方、特定のセラミックグリーンシートを厚み方向に貫通するように、ビアホールが設けられる。 That is, the first conductive paste containing the metal powder and the ceramic powder, and containing the metal powder and containing the ceramic powder in an amount smaller than the ceramic powder in the first conductive paste or containing the ceramic powder A second conductive paste is prepared. On the other hand, a via hole is provided so as to penetrate a specific ceramic green sheet in the thickness direction.
そして、ビアホールに第2の導電性ペーストを注入し、それによって、ビアホールの内周面に沿って第2の導電性ペーストを付着させる工程と、第2の導電性ペーストが内周面に付着したビアホールに第1の導電性ペーストを充填する工程とが実施される。 Then, a step of injecting the second conductive paste into the via hole and thereby attaching the second conductive paste along the inner peripheral surface of the via hole, and the second conductive paste adhered to the inner peripheral surface And filling the via hole with the first conductive paste.
この発明に係る積層型セラミック電子部品の製造方法において、積層体を貫通するビアホールを設ける場合、ビアホールを設ける工程は、生の積層体を得る工程の前に実施されてもよいが、好ましくは、生の積層体を得る工程の後に実施される。そして、ビアホールを設ける工程が、生の積層体を得る工程の後に実施されるとき、ビアホールは、特定の内部導体膜を貫通するように設けられることが好ましい。 In the method for manufacturing a multilayer ceramic electronic component according to the present invention, when providing a via hole penetrating the multilayer body, the step of providing the via hole may be performed before the step of obtaining the raw multilayer body, It is carried out after the step of obtaining a raw laminate. And when the process of providing a via hole is implemented after the process of obtaining a raw laminated body, it is preferable that a via hole is provided so that a specific internal conductor film may be penetrated.
また、ビアホールの内周面に沿って第2の導電性ペーストを付着させる工程は、ビアホールに第2の導電性ペーストを注入した後、ビアホールの内周面に付着した部分のみを残して余分な第2の導電性ペーストをビアホールから除去する工程を備えることが好ましい。この場合、第2の導電性ペーストは、第1の導電性ペーストの粘度より低い粘度を有していることが好ましい。 In addition, the step of attaching the second conductive paste along the inner peripheral surface of the via hole is performed by injecting the second conductive paste into the via hole and then leaving only the portion attached to the inner peripheral surface of the via hole. It is preferable to include a step of removing the second conductive paste from the via hole. In this case, it is preferable that the second conductive paste has a viscosity lower than that of the first conductive paste.
この発明によれば、焼成工程において、ビアホールの中心部に位置する少なくとも第1の導電性ペーストがセラミック粉末を含んでいるので、少なくとも第1の導電性ペースト中の金属粉末の焼結による収縮が抑制され、ビア導体とビアホールの内周面との間に隙間が生じるといった構造欠陥がもたらされにくくなるばかりでなく、ビアホールの内周面に沿って位置する第2の導電性ペーストがセラミック粉末を比較的少なく含むか、含まないので、焼成後において、ビア導体の外周部とこれに接する内部導体膜との接触抵抗を低くすることができ、積層型セラミック電子部品の信頼性を向上させることができる。 According to this invention, since at least the first conductive paste located at the center of the via hole contains the ceramic powder in the firing step, at least shrinkage due to sintering of the metal powder in the first conductive paste is caused. In addition to being suppressed, structural defects such as a gap between the via conductor and the inner peripheral surface of the via hole are less likely to be caused, and the second conductive paste positioned along the inner peripheral surface of the via hole is ceramic powder. Therefore, it is possible to reduce the contact resistance between the outer periphery of the via conductor and the internal conductor film in contact with the via conductor after firing, thereby improving the reliability of the multilayer ceramic electronic component. Can do.
また、積層型セラミック電子部品において、ビア導体中のセラミック粉末は、ビア導体の径方向に関して、ビア導体の中心から外周側に向かって減少するような濃度勾配をもって存在しているので、ビア導体の外周部では、比較的良好な電気的導通状態が確保される。 Further, in the multilayer ceramic electronic component, the ceramic powder in the via conductor exists with a concentration gradient that decreases from the center of the via conductor toward the outer peripheral side in the radial direction of the via conductor. In the outer peripheral portion, a relatively good electrical conduction state is ensured.
これらのことから、ビア導体および内部導体膜を含む配線導体において断線が生じにくくなるばかりでなく、ビア導体および内部導体を含む配線導体の電気抵抗を低くすることができる。そのため、ビア導体および内部導体に比較的大きな電流を流す用途にも問題なく向けることができ、積層型セラミック電子部品の用途を拡大することが可能になる。 For these reasons, not only does the wiring conductor including the via conductor and the internal conductor film hardly break, but also the electrical resistance of the wiring conductor including the via conductor and the internal conductor can be reduced. Therefore, the present invention can be directed without problems to the application of a relatively large current to the via conductor and the internal conductor, and the application of the multilayer ceramic electronic component can be expanded.
また、積層型セラミック電子部品がビア導体に高周波信号が流れる用途に向けられる場合、表皮効果により、ビア導体の外周側に電流が集中するが、この発明によれば、この電流が集中する部位において、電気抵抗を低くすることができるので、良好な伝送特性を得ることができる。 In addition, when the multilayer ceramic electronic component is directed to an application in which a high-frequency signal flows through the via conductor, the current concentrates on the outer peripheral side of the via conductor due to the skin effect. Since electrical resistance can be lowered, good transmission characteristics can be obtained.
この発明に係る積層型セラミック電子部品において、ビア導体の外周部に、セラミック粉末が存在しない領域があると、ビア導体自体の電気抵抗をより確実に低くすることができるとともに、内部導体膜との接触抵抗をより確実に低くすることができる。 In the multilayer ceramic electronic component according to the present invention, if there is a region where the ceramic powder is not present on the outer peripheral portion of the via conductor, the electrical resistance of the via conductor itself can be lowered more reliably and the inner conductor film The contact resistance can be lowered more reliably.
ビア導体に含有されるセラミック粉末を構成するセラミックが、セラミック層を構成するセラミックと同じ材料系のものであると、ビア導体中のセラミック粉末がセラミック層の特性に悪影響を及ぼすことがなく、また、ビア導体とセラミック層との間で良好な接合状態を得ることができる。 When the ceramic constituting the ceramic powder contained in the via conductor is of the same material system as the ceramic constituting the ceramic layer, the ceramic powder in the via conductor does not adversely affect the characteristics of the ceramic layer, and A good bonding state can be obtained between the via conductor and the ceramic layer.
ビア導体は、その外周面において、特定の内部導体膜と接するようにされると、ビア導体の、内部導体膜と接する面のすべてにおいて、内部導体膜との接触抵抗を低くすることができる。 If the via conductor is brought into contact with a specific internal conductor film on the outer peripheral surface thereof, the contact resistance with the internal conductor film can be lowered on all the surfaces of the via conductor in contact with the internal conductor film.
この発明に係る積層型セラミック電子部品の製造方法において、生の積層体を得た後、ビアホールを設ける工程を実施するようにしながら、ビアホールが、特定の内部導体膜を貫通するように設けられると、整列精度の高いビアホールを能率的に形成することができ、電気的導通に対する信頼性の高いビア導体を形成することができるとともに、ビア導体が、その外周面において、内部導体膜と接する構造を容易に得ることができる。 In the method for manufacturing a multilayer ceramic electronic component according to the present invention, after obtaining the raw multilayer body, the via hole is provided so as to penetrate the specific internal conductor film while performing the step of providing the via hole. A via hole with high alignment accuracy can be efficiently formed, a highly reliable via conductor can be formed, and a structure in which the via conductor is in contact with the inner conductor film on the outer peripheral surface thereof. Can be easily obtained.
この発明に係る積層型セラミック電子部品の製造方法において、ビアホールの内周面に沿って第2の導電性ペーストを付着させるにあたって、ビアホールに第2の導電性ペーストを注入した後、ビアホールの内周面に付着した部分のみを残して余分な第2の導電性ペーストをビアホールから除去するようにすれば、当初から、ビアホールの内周面に沿って第2の導電性ペーストを付着させるように量的な制御をしながら第2の導電性ペーストを付与する場合に比べて、能率的に第2の導電性ペーストをビアホールの内周面に沿って付着させた状態を得ることができる。この場合、第2の導電性ペーストとして、第1の導電性ペーストの粘度より低い粘度を有するものを用いると、余分な第2の導電性ペーストをビアホールから除去することがより容易になる。 In the method for manufacturing a multilayer ceramic electronic component according to the present invention, when the second conductive paste is adhered along the inner peripheral surface of the via hole, the second conductive paste is injected into the via hole, and then the inner periphery of the via hole. If the excess second conductive paste is removed from the via hole while leaving only the portion adhering to the surface, the amount of the second conductive paste is attached from the beginning along the inner peripheral surface of the via hole. Compared with the case where the second conductive paste is applied while performing the general control, it is possible to obtain a state in which the second conductive paste is efficiently attached along the inner peripheral surface of the via hole. In this case, if a second conductive paste having a viscosity lower than that of the first conductive paste is used, it becomes easier to remove the excess second conductive paste from the via hole.
図1は、この発明の一実施形態を説明するための図であり、積層型セラミック電子部品に備える、互いに隣り合う2つのセラミック層1またはセラミック層1となるべき2つのセラミックグリーンシート1aならびにそれらの間に位置する内部導体膜2の各一部を拡大して断面図で示している。なお、図1において、単に2つのセラミック層1または単に2つのセラミックグリーンシート1aを図示したのは、それらの間に位置する内部導体膜2をも含めての説明を容易にするためのものである。
FIG. 1 is a view for explaining an embodiment of the present invention, two ceramic layers 1a that are to be adjacent to each other, or two ceramic green sheets 1a to be provided in a multilayer ceramic electronic component, and those Each part of the
図1において、(5)には、積層型セラミック電子部品に備えるセラミック層1が示され、(1)〜(4)には、積層型セラミック電子部品を得るために実施されるいくつかの工程が順次示されている。
In FIG. 1, (5) shows a
まず、図1(1)に示すように、セラミック層1となるべきセラミックグリーンシート1aが用意され、次いで、特定のセラミックグリーンシート1a上に内部導体膜2が導電性ペーストの印刷によって形成される。次に、図示した2つのセラミックグリーンシート1aを含む複数のセラミックグリーンシートが積層され、積層方向にプレスされ、それによって、生の積層体10aが得られる。
First, as shown in FIG. 1A, a ceramic green sheet 1a to be the
次に、同じく図1(1)を参照して、生の積層体10aにおいて、セラミックグリーンシート1aを厚み方向に貫通するように、ビアホール3が設けられる。ビアホール3の形成には、たとえば、ドリル、パンチング、レーザなどが適用される。ビアホール3は、内部導体膜2をも貫通するように設けられ、ビアホール3の内周面上に内部導体膜2の切断面が露出している。
Next, referring also to FIG. 1 (1), via
他方、金属粉末およびセラミック粉末を含有する、第1の導電性ペーストと、金属粉末を含有するとともに、第1の導電性ペースト中のセラミック粉末より少ない量のセラミック粉末を含有するかセラミック粉末を含有しない、第2の導電性ペーストとが用意される。 On the other hand, the first conductive paste containing the metal powder and the ceramic powder, and containing the metal powder and containing the ceramic powder in an amount smaller than the ceramic powder in the first conductive paste or containing the ceramic powder A second conductive paste is prepared.
ここで、第1の導電性ペースト中のセラミック粉末の含有量は、10〜20重量%であることが好ましい。10重量%未満であると、後述する焼成工程において、焼結収縮を十分抑制できない場合があり、20重量%を超えると、電気抵抗が高くなりすぎる場合があるためである。第2の導電性ペースト中のセラミック粉末の含有量は、0〜15重量%であることが好ましい。15重量%を超えると電気抵抗の観点から好ましくない場合がある。できるだけ小さい電気抵抗を得るためには、セラミック粉末を含有しないことが最も好ましい。 Here, the content of the ceramic powder in the first conductive paste is preferably 10 to 20% by weight. This is because if it is less than 10% by weight, sintering shrinkage may not be sufficiently suppressed in the firing step described later, and if it exceeds 20% by weight, the electrical resistance may become too high. The content of the ceramic powder in the second conductive paste is preferably 0 to 15% by weight. If it exceeds 15% by weight, it may not be preferable from the viewpoint of electrical resistance. In order to obtain the lowest possible electrical resistance, it is most preferable not to contain ceramic powder.
第1および第2の導電性ペーストに含有されるセラミック粉末を構成するセラミックとしては、次のようなものを用いることができる。第1および第2の導電性ペーストに含有される金属粉末を構成する金属として、Ni、Ag−Pdなどの融点の比較的高い金属を用いる場合には、BaTiO3、CaTiO3、SrTiO3、CaZrO3などを主成分とする焼結温度が比較的高い誘電体セラミックを用いることができる。なお、これらの主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分を添加したものを用いてもよい。他方、導電性ペーストに含有される金属粉末を構成する金属として、Cu、Agなどの融点の比較的低い金属を用いる場合には、Al2O3とホウケイ酸系ガラスとを混合したガラスセラミックや、Ba−Al−Si−O系セラミックなどを主成分とするものを用いることができる。 As the ceramic constituting the ceramic powder contained in the first and second conductive pastes, the following can be used. When a metal having a relatively high melting point, such as Ni or Ag—Pd, is used as the metal constituting the metal powder contained in the first and second conductive pastes, BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO A dielectric ceramic whose sintering temperature is relatively high, mainly composed of 3 or the like, can be used. In addition, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components. On the other hand, when a metal having a relatively low melting point such as Cu or Ag is used as the metal constituting the metal powder contained in the conductive paste, a glass ceramic in which Al 2 O 3 and borosilicate glass are mixed is used. , Ba—Al—Si—O-based ceramics or the like can be used.
なお、導電性ペースト中のセラミック粉末を構成するセラミックは、セラミック層1を構成するセラミック、すなわちセラミックグリーンシート1aに含まれるセラミック成分と同じ材料系のもの、言い換えると主成分を共通とするものであることが好ましく、より好ましくは、同一のセラミックである。導電性ペースト中のセラミック粉末が、焼成後において、セラミック層1の特性に悪影響を及ぼすことがないばかりでなく、焼成後において、セラミック層1との間で良好な接合性が得られるからである。なお、本明細書において、主成分とは、全成分の50重量%を超える成分を意味する。
The ceramic constituting the ceramic powder in the conductive paste is the same material as the ceramic constituting the
第1および第2の導電性ペースト中のセラミック粉末の平均粒径は、0.1〜0.5μmの範囲に選ばれることが好ましい。また、セラミック粉末の平均粒径は、内部導体膜2の厚みより小さいことが好ましい。
The average particle size of the ceramic powder in the first and second conductive pastes is preferably selected in the range of 0.1 to 0.5 μm. The average particle size of the ceramic powder is preferably smaller than the thickness of the
次に、図1(2)に示すように、セラミックグリーンシート1aに設けられたビアホール3に第2の導電性ペースト4が注入され、引き続き、図1(3)に示すように、第2の導電性ペースト4がビアホール3の内周面に沿って付着した状態とされる。第2の導電性ペースト4の注入には、たとえば圧入、スキージなどが適用される。なお、図1(2)ならびに後述する図1(3)および(4)においては、第2の導電性ペースト4の形態または挙動が、2つのセラミックグリーンシート1aを貫通するビアホール3に適合するように図示されているが、これは、図解上の便宜にすぎないことを指摘しておく。
Next, as shown in FIG. 1 (2), the second
図1(3)に示すように、ビアホール3の内周面に沿って第2の導電性ペースト4が付着した状態を能率的に得るためには、ビアホール3に第2の導電性ペースト4を注入した後、ビアホール3の内周面に付着した部分のみを残して余分な第2の導電性ペースト4をビアホール3から除去するようにすることが好ましい。
As shown in FIG. 1 (3), in order to efficiently obtain a state in which the second
この場合、上述の余分な第2の導電性ペースト4の除去を容易に行なえるようにするためには、第2の導電性ペースト4の粘度を、第1の導電性ペーストの粘度より低く、より具体的には、10〜20Pa・s(ブルックフィールド粘度計における20rpmの値)の粘度範囲に選ぶことが好ましい。ここで、粘度の好ましい範囲が10〜20Pa・sに選ばれるのは、10Pa・s未満であると、第2の導電性ペースト4がビアホール3の内周面上に十分に付着しない場合があり、他方、20Pa・sを超えると、余分な第2の導電性ペースト4がビアホール3から抜けにくくなり、後述する第1の導電性ペーストを充填するためのスペース5を十分に形成できない場合があるためである。
In this case, in order to make it possible to easily remove the excess second
第2の導電性ペースト4の粘度を上述のように低くすれば、ビアホール3の径にもよるが、注入された第2の導電性ペースト4のすべてがビアホール3内に留まることができず、その一部がビアホール3から自然に漏れ出し、結果として、図1(3)に示すように、ビアホール3の内周面に沿って付着した状態を実現することができる。
If the viscosity of the second
なお、第2の導電性ペースト4の粘度が比較的高いことなどが原因となって、図1(2)の状態から図2(3)の状態が順調に得られない場合には、圧縮空気をビアホール3に向かって吹き込んだり、吸い取り紙を接触させたりして、余分な第2の導電性ペースト4を強制的に除去するようにしてもよい。
If the state of FIG. 1 (2) cannot be obtained smoothly from the state of FIG. 1 (2) due to the relatively high viscosity of the second
次に、第2の導電性ペースト4が乾燥される。この乾燥は、室温で行なっても、加熱下で行なってもよいが、セラミックグリーンシート1aに含まれる樹脂のガラス転移点(Tg)以下の温度下であることが好ましい。
Next, the second
次に、図1(4)に示すように、第2の導電性ペースト4が内周面に付着したビアホール3に第1の導電性ペースト6が充填される。この第1の導電性ペースト6の充填にも、たとえば圧入、スキージなどが適用される。
Next, as shown in FIG. 1 (4), the first conductive paste 6 is filled in the via
第1の導電性ペースト6の粘度は、100〜200Pa・sの範囲に選ばれることが好ましい。100Pa・s未満であると、ビアホール3の内部に第1の導電性ペースト6が残留しにくくなり、後述する焼成によって得られたビア導体の密度が低下する場合がある。他方、200Pa・sを超えると、ビアホール3の軸線方向長さによっては、すなわち、この実施形態では、生の積層体10aの厚みによっては、ビアホール3の内部に第1の導電性ペースト6を十分に充填できない場合がある。なお、第1の導電性ペースト6がビアホール3の内部に円滑に充填されるようにするため、ビアホール3の一方開口側から真空吸引等により負圧を及ぼしながら、他方開口側から第1の導電性ペースト6を導入する方法が有効である。
The viscosity of the first conductive paste 6 is preferably selected in the range of 100 to 200 Pa · s. If it is less than 100 Pa · s, the first conductive paste 6 is less likely to remain inside the via
次に、ビアホール3内の第1の導電性ペースト6が乾燥される。この乾燥のための好ましい条件は、前述した第2の導電性ペースト4の場合と同様である。
Next, the first conductive paste 6 in the via
なお、ビアホール3に占める第1および第2の導電性ペースト6および4の体積割合については、第2の導電性ペースト4の体積に比べて、第1の導電性ペースト6の体積の方が小さいことが好ましい。
The volume ratio of the first and second
次に、生の積層体10aが焼成される。この焼成には、たとえば、900〜1300℃の温度が適用される。なお、導電性ペースト4および6に含有される金属粉末を構成する金属として、Cuなどの低融点金属が用いられる場合には、1000℃以下の焼成温度が適用される。
Next, the
上述した焼成の結果、図1(5)に示すように、焼結した積層体10が得られる。この積層体10において、セラミックグリーンシート1aが焼結してセラミック層1となり、また、内部導体膜2が焼結するとともに、導電性ペースト4および6においても焼結が生じ、ビア導体7となる。ビア導体7は、互いの間に明確な境界が存在するわけではないが、外周部8と中心部9とを有する。外周部8は、第2の導電性ペースト4に由来し、中心部9は、第1の導電性ペースト6に由来する。したがって、外周部8に比べて中心部9の方がセラミック粉末の含有量が多く、その結果、ビア導体7中のセラミック粉末は、ビア導体7の径方向に関して、ビア導体7の中心から外周側に向かって減少するような濃度勾配をもって存在している。
As a result of the firing described above, a
上述のようなセラミック粉末の存在状態により、ビア導体7の外周部8において比較的良好な電気的導通状態が得られるので、ビア導体7の外周面に接する内部導体膜2との接触抵抗を低減することができる。また、表皮効果により、外周部8に集中する高周波信号が流れやすくなり、良好な伝送特性を得ることができる。特に、第2の導電性ペースト4がセラミック粉末を含有しない場合には、上記効果が顕著に現れる。
Due to the presence of the ceramic powder as described above, a relatively good electrical conduction state can be obtained in the outer
また、少なくとも第1の導電性ペースト6中に存在するセラミック粉末により、ビア導体7の内部の金属粉末の焼結が抑制され、ビア導体7とセラミック層1との間に隙間が生じにくくなる。
In addition, at least the ceramic powder present in the first conductive paste 6 suppresses the sintering of the metal powder inside the via conductor 7, and it is difficult for a gap to be formed between the via conductor 7 and the
ビア導体7の径は、50〜150μmの範囲に選ばれることが好ましい。50μm未満の場合には、導電性ペースト4および6のビアホール3への導入が困難になることがある。また、ビア導体7と内部導体膜2との接触面積が小さくなり、良好な電気的導通状態が得られないことがある。他方、ビア導体7の径が150μmを超えると、耐湿性が低下することがある。
The diameter of the via conductor 7 is preferably selected in the range of 50 to 150 μm. When the thickness is less than 50 μm, it may be difficult to introduce the
ビア導体7の軸線方向長さは、特に限定されるものではなく、用途に応じて様々な長さをとり得る。なお、積層型セラミック電子部品に備える積層体10の全厚みを貫通するようにビア導体7が設けられる場合には、ビア導体7の長さとしては、100μm〜1mmが実用的な範囲である。
The length in the axial direction of the via conductor 7 is not particularly limited, and can take various lengths depending on the application. In the case where the via conductor 7 is provided so as to penetrate the entire thickness of the
上述した実施形態において、導電性ペーストとして、セラミック粉末の含有量が互いに異なる第1および第2の導電性ペースト6および4というように、2種類の導電性ペーストを用いたが、セラミック粉末の含有量が3段階以上で異ならせた3種類以上の導電性ペーストが用いられ、セラミック粉末の濃度について、3段階以上の濃度分布が与えられるようにしてもよい。
In the above-described embodiment, two types of conductive pastes were used as the conductive paste, such as the first and second
図2は、この発明が適用され得る積層型セラミック電子部品の一例としての積層セラミックコンデンサ11を示す断面図である。この積層セラミックコンデンサ11は、等価直列インダクタンスの低減を目的として提案されたものである。
FIG. 2 is a cross-sectional view showing a multilayer
積層セラミックコンデンサ11は、積層体12を備えている。積層体12は、積層された複数のセラミック層13からなる積層構造を有している。
The multilayer
積層体12の内部には、複数のセラミック層13間の特定の界面に沿って、内部導体膜としての各々複数の第1および第2の内部電極14および15が形成されている。第1および第2の内部電極14および15は積層方向に交互に配置される。
Inside the
また、積層体12には、各々複数の第1および第2のビア導体16および17が設けられる。第1の内部電極14は、第2のビア導体17に対しては電気的に絶縁されながら、第1のビア導体16に電気的に接続される。第2の内部電極15は、第1のビア導体16に対しては電気的に絶縁されながら、第2のビア導体17に電気的に接続される。
The
上記の第1の内部電極14と第1のビア導体16との接続では、第1のビア導体16の外周面が第1の内部電極14と接している。また、第2の内部電極15と第2のビア導体17との接続では、第2のビア導体17の外周面が第2の内部電極15と接している。
In the connection between the first
第1および第2のビア導体16および17は、交互に配列されながら、積層体12を厚み方向に貫通するように、すなわち、すべてのセラミック層13を厚み方向に貫通するように設けられ、積層体12の両主面上には、第1のビア導体16に電気的に接続される第1の外部電極18、および第2のビア導体17に電気的に接続される第2の外部導体19が形成される。
The first and second via
このような積層セラミックコンデンサ11において、第1および第2のビア導体16および17は、図1(5)に示したビア導体7の場合と実質的に同様の方法によって形成される。したがって、図2には図示されないが、ビア導体16および17は、図1(5)に示したビア導体7と実質的に同様の構造を有していて、セラミック粉末が、ビア導体16および17の径方向に関して、ビア導体16および17の中心から外周側に向かって減少するような濃度勾配をもって存在している。
In such a multilayer
なお、ビア導体16および17を形成するにあたって、ビアホールを有する複数のセラミックグリーンシートを、各ビアホールが同一軸線上に整列しかつ互いに連通するようにして積層し、整列したビアホールに導電性ペーストを充填する、といった第1の方法、あるいは、図1を参照して説明したように、複数のセラミックグリーンシートを積層し、すべてのセラミックグリーンシートを貫通するビアホールを一挙に形成し、このビアホールに導電性ペーストを充填する、といった第2の方法を採用することができる。これらの方法のうち、第2の方法、言い換えると、生の積層体を得た後にビアホールを設ける方法の方が、複数のセラミックグリーンシートの各々のビアホールを互いに位置合わせする必要がなく、高い精度をもって貫通するビア導体16および17を形成することができる。
When forming the via
図3は、この発明が適用され得る積層型セラミック電子部品の他の例としての多層セラミック基板21を示す断面図である。
FIG. 3 is a cross-sectional view showing a multilayer
多層セラミック基板21は、積層体22を備えている。積層体22は、積層された複数のセラミック層23からなる積層構造を有している。
The multilayer
積層体22の内部には、複数のセラミック層23間の界面に沿って、いくつかの内部導体膜24が形成されている。また、特定の内部導体膜24に電気的に接続されるいくつかのビア導体25が、特定のセラミック層23を厚み方向に貫通するように設けられている。また、積層体22の外表面上には、いくつかの外部導体膜26が形成されている。
Several
このような多層セラミック基板21において、ビア導体25は、図1(5)に示したビア導体7と実質的に同様の構造を有していて、セラミック粉末が、ビア導体25の径方向に関して、ビア導体25の中心から外周側に向かって減少するような濃度勾配をもって存在している。
In such a multilayer
この多層セラミック基板21においては、ビア導体25は、その端面において、特定の内部導体膜24あるいは特定の外部導体膜26と接している。この場合であっても、ビア導体25の、電気抵抗が比較的低い外周部を、内部導体膜24または外部導体膜26に接触させることができる。
In the multilayer
なお、図3に示した多層セラミック基板21のように、ビア導体25の位置が各セラミック層23ごとに異なる場合には、複数のセラミックグリーンシートにそれぞれビアホールを形成し、各ビアホールに、図1(2)〜(4)に示す工程と実質的に同様の工程に従って、導電性ペーストを充填した上で、複数のセラミックグリーンシートを積層する方法を採用することができる。
When the position of the via
次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、図2に示すような構造を有する積層セラミックコンデンサ11を試料として作製した。
Next, experimental examples carried out to confirm the effects of the present invention will be described. In this experimental example, a multilayer
まず、この発明の範囲内にある実施例に係る試料を、次のような条件の下で作製した。 First, samples according to examples within the scope of the present invention were produced under the following conditions.
試料としての積層セラミックコンデンサ11に備える積層体12の寸法を3mm×3mm×0.85mmとした。セラミック層13は、BaTiO3を主成分とするセラミックから構成し、その厚みを3μmとした。ビア導体16および17の各々の径を100μmとした。また、内部電極14および15の導電成分として、Niを用いた。
The dimension of the
また、ビア導体16および17の形成のため、第2の導電性ペーストとして、Ni粉末、イソプロピルアルコールおよびポリビニルブチラールを含有するものを用いた。すなわち、セラミック粉末を含有しない組成とした。第2の導電性ペーストの粘度を10Pa・sとし、ビアホールへの注入後の乾燥において、60℃の温度を適用した。
Further, for forming the via
他方、第1の導電性ペーストとしては、Ni粉末、セラミック粉末、イソプロピルアルコールおよびポリビニルブチラールを含有するものを用いた。ここで、セラミック粉末としては、BaTiO3を主成分とするセラミックからなるもので、平均粒径0.2μmのものを用い、第1の導電性ペースト中での含有率を10重量%とした。また、第1の導電性ペーストの粘度を150Pa・sとし、ビアホールへの充填後の乾燥工程において、60℃の温度を適用した。 On the other hand, as the first conductive paste, a paste containing Ni powder, ceramic powder, isopropyl alcohol and polyvinyl butyral was used. Here, as the ceramic powder, a ceramic powder mainly composed of BaTiO 3 having an average particle diameter of 0.2 μm was used, and the content in the first conductive paste was 10% by weight. In addition, the viscosity of the first conductive paste was 150 Pa · s, and a temperature of 60 ° C. was applied in the drying step after filling the via holes.
さらに、積層体12を得るための生の積層体を焼成する工程において、中性雰囲気で1250℃の温度を適用した。また、外部電極18および19の導電成分としてCuを用い、これを焼付けにより形成するため、還元性雰囲気中において800℃の温度を適用した。
Further, in the step of firing the raw laminate for obtaining the laminate 12, a temperature of 1250 ° C. was applied in a neutral atmosphere. Further, Cu was used as the conductive component of the
他方、この発明の範囲外にある比較例1に係る試料として、ビア導体16および17を形成するため、ビアホールに第2の導電性ペーストのみを充填したものを作製した。また、比較例2に係る試料として、ビア導体16および17を形成するため、ビアホールに第1の導電性ペーストのみを充填したものを作製した。比較例1および2のいずれについても、他の条件は、実施例の場合と同じとした。
On the other hand, as a sample according to Comparative Example 1 outside the scope of the present invention, a via hole filled with only the second conductive paste was prepared in order to form the via
これら実施例ならびに比較例1および2を比較すると、任意のビア導体16または17と接続される1対の外部電極18または19間に直流電圧を印加し、比抵抗を測定したところ、比較例2の比抵抗が実施例および比較例1のものに比べて高かった。
When these Examples and Comparative Examples 1 and 2 are compared, when a DC voltage is applied between a pair of
また、任意のビア導体16または17の断面をSEMで観察したところ、実施例および比較例2では、セラミック層13との境界に、1μmを超える隙間がなかったのに対し、比較例1ではそのような隙間が存在していることが確認された。
Moreover, when the cross section of the arbitrary via
1,13,23 セラミック層
1a セラミックグリーンシート
2 内部導体膜
3 ビアホール
4 第2の導電性ペースト
6 第1の導電性ペースト
7,16,17,25 ビア導体
8 外周部
9 中心部
10,12,22 積層体
10a 生の積層体
11 積層セラミックコンデンサ
21 多層セラミック基板
DESCRIPTION OF
Claims (9)
特定の前記セラミック層上に形成される、内部導体膜と、
特定の前記セラミック層を厚み方向に貫通するように設けられかつ特定の前記内部導体膜に接する、ビア導体と
を備え、
前記ビア導体は、金属粉末およびセラミック粉末を含有し、
前記ビア導体中の前記セラミック粉末は、前記ビア導体の径方向に関して、前記ビア導体の中心から外周側に向かって減少するような濃度勾配をもって存在している、
積層型セラミック電子部品。 A laminated body having a laminated structure comprising a plurality of laminated ceramic layers;
An inner conductor film formed on the specific ceramic layer;
A via conductor provided so as to penetrate the specific ceramic layer in the thickness direction and in contact with the specific internal conductor film,
The via conductor contains a metal powder and a ceramic powder,
The ceramic powder in the via conductor is present with a concentration gradient that decreases from the center of the via conductor toward the outer peripheral side with respect to the radial direction of the via conductor.
Multilayer ceramic electronic components.
金属粉末およびセラミック粉末を含有する、第1の導電性ペーストと、金属粉末を含有するとともに、前記第1の導電性ペースト中の前記セラミック粉末より少ない量のセラミック粉末を含有するかセラミック粉末を含有しない、第2の導電性ペーストとをそれぞれ用意する工程と、
特定の前記セラミックグリーンシートを厚み方向に貫通するように、ビアホールを設ける工程と、
前記ビアホールに前記第2の導電性ペーストを注入し、それによって、前記ビアホールの内周面に沿って前記第2の導電性ペーストを付着させる工程と、
前記第2の導電性ペーストが内周面に付着した前記ビアホールに前記第1の導電性ペーストを充填する工程と
をさらに備え、
前記生の積層体の状態にあるとき、少なくとも前記第2の導電性ペーストは、特定の前記内部導体膜に接する、
積層型セラミック電子部品の製造方法。 A step of preparing a plurality of ceramic green sheets, a step of forming an internal conductor film on the specific ceramic green sheet, a step of obtaining a raw laminate by laminating the plurality of ceramic green sheets, A method for producing a multilayer ceramic electronic component comprising a step of firing a raw laminate,
First conductive paste containing metal powder and ceramic powder, and containing metal powder and containing ceramic powder in an amount less than ceramic powder in first conductive paste or containing ceramic powder Not preparing each of the second conductive pastes;
Providing a via hole so as to penetrate the specific ceramic green sheet in the thickness direction;
Injecting the second conductive paste into the via hole, thereby attaching the second conductive paste along the inner peripheral surface of the via hole;
Filling the via hole with the second conductive paste adhering to the inner peripheral surface with the first conductive paste;
When in the state of the raw laminate, at least the second conductive paste is in contact with the specific inner conductor film,
Manufacturing method of multilayer ceramic electronic component.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178917A JP4807161B2 (en) | 2006-06-29 | 2006-06-29 | Multilayer ceramic electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178917A JP4807161B2 (en) | 2006-06-29 | 2006-06-29 | Multilayer ceramic electronic component and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008010605A JP2008010605A (en) | 2008-01-17 |
JP4807161B2 true JP4807161B2 (en) | 2011-11-02 |
Family
ID=39068559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178917A Active JP4807161B2 (en) | 2006-06-29 | 2006-06-29 | Multilayer ceramic electronic component and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4807161B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4412410A1 (en) * | 2021-09-29 | 2024-08-07 | Kyocera Corporation | Wiring substrate |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5512777A (en) * | 1978-07-14 | 1980-01-29 | Fujitsu Ltd | Method of manufacturing ceramic substrate |
JP2699581B2 (en) * | 1989-10-03 | 1998-01-19 | 富士通株式会社 | Via forming method for aluminum nitride substrate |
JP4596936B2 (en) * | 2004-02-26 | 2010-12-15 | 京セラ株式会社 | Conductive paste for via conductor, ceramic wiring board using the same, and manufacturing method thereof |
JP2007220764A (en) * | 2006-02-15 | 2007-08-30 | Murata Mfg Co Ltd | Laminated ceramic electronic component and its manufacturing method |
-
2006
- 2006-06-29 JP JP2006178917A patent/JP4807161B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008010605A (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101843190B1 (en) | Ceramic electronic component and method for manufacturing the same | |
KR101862396B1 (en) | Laminated ceramic electronic parts and fabricating method thereof | |
TWI686825B (en) | Multilayer ceramic electronic component and printed circuit board having the same | |
KR101983129B1 (en) | Multi-layered ceramic electronic parts and method of manufacturing the same | |
JP5694249B2 (en) | Multilayer ceramic electronic components | |
KR101751079B1 (en) | Multi-layered ceramic electronic parts and fabrication method thereof | |
JP5012899B2 (en) | Multilayer ceramic substrate and manufacturing method thereof | |
KR20140147371A (en) | Multilayer ceramic electronic component | |
JP2010045209A (en) | Method of manufacturing laminated ceramic electronic component | |
JP2006210590A (en) | Laminated ceramic capacitor and its manufacturing method | |
JP4428852B2 (en) | Multilayer electronic component and manufacturing method thereof | |
JP2021168413A (en) | Multilayer electronic component | |
JP2013214698A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same | |
US20020166694A1 (en) | Monolithic ceramic substrate and method for making the same | |
JP4998222B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
JP2007220764A (en) | Laminated ceramic electronic component and its manufacturing method | |
KR101883016B1 (en) | Multilayer ceramic electronic component and method for manufacturing the same | |
KR20140024584A (en) | Conductive paste composition for internal electrode and multilayer ceramic electronic component containing the same | |
JP4688326B2 (en) | Ceramic laminate and manufacturing method thereof | |
JP4807161B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP4858233B2 (en) | Green sheet lamination unit, method for manufacturing electronic component, and electronic component | |
JP4702972B2 (en) | Multilayer electronic component and manufacturing method thereof | |
KR102076151B1 (en) | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part | |
KR101489816B1 (en) | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part | |
JP3939281B2 (en) | Electrode paste and method for manufacturing ceramic electronic component using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110719 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110801 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4807161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |