JP2699581B2 - Via forming method for aluminum nitride substrate - Google Patents
Via forming method for aluminum nitride substrateInfo
- Publication number
- JP2699581B2 JP2699581B2 JP25806589A JP25806589A JP2699581B2 JP 2699581 B2 JP2699581 B2 JP 2699581B2 JP 25806589 A JP25806589 A JP 25806589A JP 25806589 A JP25806589 A JP 25806589A JP 2699581 B2 JP2699581 B2 JP 2699581B2
- Authority
- JP
- Japan
- Prior art keywords
- paste
- aln
- aluminum nitride
- substrate
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔概要〕 窒化アルミニウム基板のビア形成方法に関し、 低抵抗のビアを形成することを目的とし、 窒化アルミニウムグリンシートに設けたビアホールの
内壁に窒化アルミニウムを添加したタングステンペース
トを塗布して乾燥した後、該ビアホールにタングステン
ペーストを充填し、非酸化性雰囲気中で焼成することを
特徴として窒化アルミニウム基板のビア形成方法を構成
する。DETAILED DESCRIPTION OF THE INVENTION [Summary] The present invention relates to a method for forming a via of an aluminum nitride substrate, with the aim of forming a via having a low resistance, using a tungsten paste containing aluminum nitride added to the inner wall of a via hole provided in an aluminum nitride green sheet. After coating and drying, the via hole is filled with a tungsten paste and fired in a non-oxidizing atmosphere to constitute a via forming method for an aluminum nitride substrate.
本発明は窒化アルミニウム(以下略してAlN)基板に
ついて低抵抗のビア形成方法に関する。The present invention relates to a method for forming a low-resistance via on an aluminum nitride (hereinafter abbreviated as AlN) substrate.
大量の情報を高速に処理する必要から情報処理装置は
小形大容量化が行われており、この装置の主体を占める
半導体集積回路は集積度が向上してLSIやVLSIが実用化
されている。Due to the necessity of processing a large amount of information at high speed, information processing apparatuses have been reduced in size and capacity, and semiconductor integrated circuits, which are the main components of the information processing apparatuses, have been improved in integration degree and LSIs and VLSIs have been put to practical use.
一方、これらの集積回路はチップのまゝで複数個をセ
ラミックスからなるチップ搭載用基板(インターポー
ザ)に搭載してLSIモジュールを作り、これを取替え単
位として印刷配線基板などに装着する実装形体がとられ
つゝある。On the other hand, these integrated circuits are mounted on a chip mounting substrate (interposer) made of ceramics in the form of a chip to produce an LSI module, which is then mounted on a printed wiring board as a replacement unit. There are.
このように半導体集積回路の集積度が増し、また高密
度実装が行われるに従って装置の発熱量も加速度的に増
加している。As described above, the degree of integration of a semiconductor integrated circuit increases, and the amount of heat generated by the device increases at an accelerated pace as high-density mounting is performed.
すなわち、当初はIC一個当たりの発熱量は約3.5W程度
と少なかったが、現在LSI一個当たりの発熱量は約10Wに
増加しており、これがマトリックス状に多数個装着され
ている場合は発熱量は膨大であり、更に増加する傾向に
ある。In other words, the calorific value per IC was small at about 3.5 W at the beginning, but the calorific value per LSI has now increased to about 10 W, and when a large number of ICs are mounted in a matrix, Are enormous and tend to increase.
従来、LSIチップなどを搭載する基板は熱伝導度が高
く、耐熱性が優れたアルミナ(Al2O3)が使用されてき
た。Conventionally, a substrate on which an LSI chip or the like is mounted has been made of alumina (Al 2 O 3 ) having high thermal conductivity and excellent heat resistance.
然し、アルミナの熱伝導度は優れているものゝ20W/mK
程度であり、上記のチップ搭載用基板用材料としては不
充分である。However, the thermal conductivity of alumina is excellent ゝ 20 W / mK
This is inadequate as a material for the above-mentioned chip mounting substrate.
そこで、熱伝導度が320W/mK(理論値)と大きなAlNが
着目され、この基板の実用化が進められている。 Therefore, attention has been paid to AlN having a thermal conductivity as large as 320 W / mK (theoretical value), and the practical use of this substrate has been promoted.
第1表は両者の特性を比較したものである。 Table 1 compares the characteristics of the two.
すなわち、AlNは熱伝導度が優れている以外に熱膨張
係数が小さく、LSIを構成するSiの熱膨張係数(3.6×10
-6/℃)に近く、また誘電率が小さいことは多層基板を
形成する場合に漏話(Crosstalk)を少なくできる点か
らも有利である。In other words, AlN has a small coefficient of thermal expansion in addition to its excellent thermal conductivity, and the coefficient of thermal expansion of Si constituting the LSI (3.6 × 10
−6 / ° C.) and a low dielectric constant are also advantageous in that crosstalk can be reduced when forming a multilayer substrate.
AlN基板は半導体集積回路搭載用基板として着目され
ているが、AlNは融点が高く、基板の焼成は1800℃を越
す高温で行われることから、導体線路の構成金属として
は高融点のタングステン(W)を用い、導体線路の形成
はWペーストをグリンシート上にスクリーン印刷し、こ
れを積層して一体化した後に焼成することによって行わ
れている。The AlN substrate has attracted attention as a substrate for mounting semiconductor integrated circuits. However, since AlN has a high melting point and the substrate is fired at a high temperature exceeding 1800 ° C., a high melting point tungsten (W The conductor line is formed by screen-printing a W paste on a green sheet, laminating and integrating the paste, and then firing.
こゝで、多層基板の各層を構成する導体線路の電気的
接続は各層に設けたビア(Via)により行われている。Here, the electrical connection of the conductor lines constituting each layer of the multilayer substrate is made by vias provided in each layer.
すなわち、グリンシートの段階でプレスにより接続位
置を穴開けしてビアホール(Viahole)を作り、これに
導体線路の形成に使用したWペーストを充填して穴埋め
し、スクリーン印刷法により導体線路をパターン形成し
た後、このグリンシートを積層して一体化し、この状態
で1800℃にまで加熱することによって多層回路基板が形
成されている。That is, at the stage of the green sheet, a connection position is formed by pressing to form a via hole, and the W paste used for forming the conductor line is filled and filled with the via hole, and the conductor line is patterned by screen printing. After that, the green sheets are laminated and integrated, and heated to 1800 ° C. in this state to form a multilayer circuit board.
然し、加熱に当たってWペーストを構成するW粉末は
約1000℃から焼成収縮が始まるのに対してグリンシート
を構成するAlN粉末は1600℃まで全く収縮が生ぜず、こ
れ以上の温度で焼結助剤との反応が生じて液相ができ焼
成収縮が生ずるという違いがある。However, upon heating, the W powder constituting the W paste starts shrinking at about 1000 ° C, whereas the AlN powder constituting the green sheet does not shrink at all up to 1600 ° C. And a liquid phase is formed to cause firing shrinkage.
そのために、焼成の過程でクラックを生じ、基板とビ
アとの密着力が低下して導通不良の原因となっている。For this reason, cracks occur during the firing process, and the adhesion between the substrate and the via is reduced, resulting in poor conduction.
この対策として、Wペーストの中に5%以上のAlN粉
末を加えることにより、焼成過程での収縮率の差を緩和
し、密着力を向上する方法がある。As a countermeasure, there is a method of adding 5% or more AlN powder to the W paste to reduce the difference in the shrinkage rate during the firing process and improve the adhesion.
然し、この方法ではビアの抵抗値が上昇してしまい、
特性の良い多層回路基板が形成できないと云う問題があ
る。However, this method increases the resistance of the via,
There is a problem that a multilayer circuit board having good characteristics cannot be formed.
以上記したようにAlN多層回路基板の導体線路の構成
材料としてWが使われているが、AlNの焼成収縮開始温
度とWの焼成収縮開始温度とが約400℃異なるためにビ
アにクラックを生じ、導通不良の原因となっていること
が問題で、この解決が課題である。As described above, W is used as a constituent material of the conductor line of the AlN multilayer circuit board. However, cracks occur in vias because the firing shrinkage start temperature of AlN and the firing shrinkage start temperature of W differ by about 400 ° C. The problem is that it causes poor conduction, and the solution is a problem.
上記の課題はAlNグリンシートに設けたビアホールの
内壁にAlNを添加したWペーストを塗布して乾燥した
後、このビアホールにWペーストを充填し、非酸化性雰
囲気中で焼成することを特徴としてAlN基板のビア形成
方法を構成することにより解決することができる。The above-mentioned problem is characterized in that a W paste containing AlN is applied to the inner wall of a via hole provided in an AlN green sheet and dried, and then the via hole is filled with the W paste and fired in a non-oxidizing atmosphere. This problem can be solved by configuring a method for forming a via in a substrate.
本発明はビアホールにAlN混入Wペーストをそのまゝ
充填するのではなく、第1図に示すように、AlNグリン
シート1のビアホール2の内面に薄くAlN混入Wペース
ト3を被覆して後、この中にWペースト4を充填し、焼
成することによって問題を解決するものである。In the present invention, instead of filling the via hole with the AlN-containing W paste as it is, as shown in FIG. The problem is solved by filling the inside with a W paste 4 and firing it.
このようにするとAlNとWとの焼成収縮の影響が緩和
され、また低抵抗のビアの形成が可能になる。In this way, the influence of firing shrinkage of AlN and W is reduced, and a low-resistance via can be formed.
こゝで、問題は穴径が200μm程度と小さいビアホー
ルの内面に如何にして薄くAlN混入Wペーストを被覆で
きるかであるが、これは低粘度に粘度調節したAlN混入
Wペーストを真空吸引することにより塗布することがで
きる。The problem here is how the inner surface of the via hole having a small hole diameter of about 200 μm can be coated with the AlN-containing W paste thinly. Can be applied.
第2図は真空吸引法を説明する断面図であって、表面
に多数の穴5の開いた減圧容器6の上に多孔質の吸水紙
7を置き、この上にAlNグリンシート1と、このビアホ
ール2に正確に位置合わせしたマスク8を置き、このマ
スクの上に低粘度のAlN混入Wペーストを供給する。FIG. 2 is a cross-sectional view for explaining the vacuum suction method. A porous water-absorbing paper 7 is placed on a pressure-reducing container 6 having a large number of holes 5 formed on the surface thereof, and an AlN green sheet 1 is placed thereon. A mask 8 precisely positioned in the via hole 2 is placed, and a low-viscosity AlN-containing W paste is supplied on the mask.
そしてスキージにより塗布した後、排気系を動作させ
ると、吸水紙7を通して減圧が行われる結果、AlN混入
Wペーストはビアホール2に吸引されて内壁に付着す
る。When the exhaust system is operated after application by the squeegee, the pressure is reduced through the water-absorbing paper 7, and as a result, the W paste mixed with AlN is sucked into the via hole 2 and adheres to the inner wall.
本発明はこのようにしてビアホール2の内面にAlN混
入Wペーストの塗布を行い、乾燥した後、従来のように
Wペーストを充填することによりビアを形成するもので
ある。According to the present invention, a via is formed by applying the AlN-mixed W paste on the inner surface of the via hole 2 in this manner, and then drying and then filling the paste with the W paste.
実施例: 第2表に示す組成のグリンシート(密度1.70g/cm3,厚
さ250μm)をドクタブレード法で形成し、このグリン
シートを90mm角に打ち抜き、パンチで直径が200μmの
ビアホールを362個形成した。Example: A green sheet having a composition shown in Table 2 (a density of 1.70 g / cm 3 and a thickness of 250 μm) was formed by a doctor blade method, the green sheet was punched into a 90 mm square, and 362 via holes having a diameter of 200 μm were formed with a punch. .
次に、第3表に示す組成のAlN添加Wペースト(粘度3
000ポイズ)にテレピネオールを添加し、粘度を500ポイ
ズにしてビアホールの内面にペーストの塗布を行い、70
℃で15分に亙って乾燥した。Next, an AlN-added W paste having a composition shown in Table 3 (viscosity 3
000 poise), add terepineol to a viscosity of 500 poise and apply paste to the inside of the via hole.
Dry at 15 ° C. for 15 minutes.
次に、第4表に示す組成のWペースト(粘度3000ポイ
ズ)を従来のように印刷してビアホールの充填と導体線
路の印刷を行い、70℃で15分に亙って乾燥した。 Next, a W paste (viscosity 3000 poise) having the composition shown in Table 4 was printed in the conventional manner to fill the via holes and print the conductor lines, and dried at 70 ° C. for 15 minutes.
このグリンシート6枚を一組として積層し、50MPaの
圧力で加圧して一体化した後、N2気流中で1000℃にまで
50℃/時の昇温速度で加熱して脱脂を行い、その後、18
00℃,30時間の焼成を行って多層基板を形成した。 Six green sheets are laminated as a set, pressurized at a pressure of 50 MPa and integrated, and then heated to 1000 ° C. in a N 2 stream.
Degreasing is performed by heating at a heating rate of 50 ° C / hour.
Baking was performed at 00 ° C. for 30 hours to form a multilayer substrate.
そして、測定の結果、ビアの体積抵抗率は35μΩcmで
あり、従来のWペースト使用の場合(約30μΩcm)にく
らべると多少高いが基板−ビア間にはクラックは存在し
なかった。As a result of the measurement, the volume resistivity of the via was 35 μΩcm, which was slightly higher than that in the case of using the conventional W paste (about 30 μΩcm), but there was no crack between the substrate and the via.
比較例1: 実施例1と同様にしてグリンシートを作り、362個の
ビアホールを打ち抜いた。Comparative Example 1: A green sheet was prepared in the same manner as in Example 1, and 362 via holes were punched out.
このグリンシートのビアホールに第4表に示すWペー
スト(粘度3000ポイズ)の充填を行い、70℃で15分乾燥
した。The green paste was filled with the W paste (viscosity 3000 poise) shown in Table 4 in the via hole of the green sheet, and dried at 70 ° C. for 15 minutes.
このグリンシート6枚を一組として積層し、50MPaの
圧力で加圧して一体化した後、N2気流中で1000℃にまで
50℃/時の昇温速度で加熱して脱脂した後、1800℃,30
時間の焼成を行って多層基板を形成した。Six green sheets are laminated as a set, pressurized at a pressure of 50 MPa and integrated, and then heated to 1000 ° C. in a N 2 stream.
After degreasing by heating at a heating rate of 50 ° C / hour,
The firing was performed for a time to form a multilayer substrate.
そして、測定の結果、ビアの体積抵抗率は30μΩcmと
低いが、基板−ビア間にはクラックが生じていた。Then, as a result of the measurement, the volume resistivity of the via was as low as 30 μΩcm, but cracks occurred between the substrate and the via.
実施例2: 実施例1と同様にしてグリンシートを作り、362個の
ビアホールを打ち抜いた。Example 2: A green sheet was prepared in the same manner as in Example 1, and 362 via holes were punched out.
このグリンシートのビアホールに第3表に示すAlN添
加Wペースト(粘度2500ポイズ)の充填を行い、70℃で
15分乾燥した。Fill the via holes of this green sheet with the AlN-added W paste (viscosity 2500 poise) shown in Table 3 at 70 ° C.
Dried for 15 minutes.
その後、実施例と同様に6枚を一組として積層,脱
脂,焼成を行い多層基板を形成した。Thereafter, as in the example, the six sheets were laminated, degreased, and fired to form a multi-layer substrate.
そして、測定の結果、ビアの体積抵抗率は80μΩcmと
高かったが、基板−ビア間にはクラックは生じていなか
った。As a result of the measurement, the volume resistivity of the via was as high as 80 μΩcm, but no crack occurred between the substrate and the via.
本発明の実施によりビアの体積抵抗率が低く、また基
板−ビア間にクラック発生のないAlN多層回路基板を製
造することができる。By implementing the present invention, it is possible to manufacture an AlN multilayer circuit board in which the volume resistivity of the via is low and no crack occurs between the substrate and the via.
第1図は本発明の原理を示す断面図、 第2図は真空吸引法を説明する断面図、 である。 図において、 1はAlNグリンシート、 2はビアホール、 3はAlN混合Wペースト、 4はWペースト、5は穴、 6は減圧容器、 である。 FIG. 1 is a cross-sectional view illustrating the principle of the present invention, and FIG. 2 is a cross-sectional view illustrating a vacuum suction method. In the drawing, 1 is an AlN green sheet, 2 is a via hole, 3 is an AlN mixed W paste, 4 is a W paste, 5 is a hole, and 6 is a decompression container.
Claims (1)
アホールの内壁に窒化アルミニウムを添加したタングス
テンペーストを塗布して乾燥した後、該ビアホールにタ
ングステンペーストを充填し、非酸化性雰囲気中で焼成
することを特徴とする窒化アルミニウム基板のビア形成
方法。1. An aluminum nitride green sheet is provided with a tungsten paste containing aluminum nitride applied to the inner wall of a via hole provided on the aluminum nitride green sheet and dried. Then, the via hole is filled with a tungsten paste and fired in a non-oxidizing atmosphere. A method for forming a via in an aluminum nitride substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25806589A JP2699581B2 (en) | 1989-10-03 | 1989-10-03 | Via forming method for aluminum nitride substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25806589A JP2699581B2 (en) | 1989-10-03 | 1989-10-03 | Via forming method for aluminum nitride substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03120791A JPH03120791A (en) | 1991-05-22 |
JP2699581B2 true JP2699581B2 (en) | 1998-01-19 |
Family
ID=17315042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25806589A Expired - Fee Related JP2699581B2 (en) | 1989-10-03 | 1989-10-03 | Via forming method for aluminum nitride substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2699581B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3405685B2 (en) * | 1998-10-07 | 2003-05-12 | 松下電器産業株式会社 | Method for producing circuit board and porous sheet used therein |
US6136419A (en) * | 1999-05-26 | 2000-10-24 | International Business Machines Corporation | Ceramic substrate having a sealed layer |
US7138330B2 (en) | 2002-09-27 | 2006-11-21 | Medtronic Minimed, Inc. | High reliability multilayer circuit substrates and methods for their formation |
US8003513B2 (en) | 2002-09-27 | 2011-08-23 | Medtronic Minimed, Inc. | Multilayer circuit devices and manufacturing methods using electroplated sacrificial structures |
US20040061232A1 (en) | 2002-09-27 | 2004-04-01 | Medtronic Minimed, Inc. | Multilayer substrate |
JP2006156447A (en) * | 2004-11-25 | 2006-06-15 | Kyocera Corp | Wiring board for light emitting element, light emitting device and its manufacturing method |
JP2006066409A (en) * | 2004-07-28 | 2006-03-09 | Kyocera Corp | Wiring board for light emitting element, manufacturing method thereof and light emitting device |
JP4780939B2 (en) * | 2004-07-28 | 2011-09-28 | 京セラ株式会社 | Light emitting device |
US20080043444A1 (en) | 2004-04-27 | 2008-02-21 | Kyocera Corporation | Wiring Board for Light-Emitting Element |
JP2007220764A (en) * | 2006-02-15 | 2007-08-30 | Murata Mfg Co Ltd | Laminated ceramic electronic component and its manufacturing method |
JP4807161B2 (en) * | 2006-06-29 | 2011-11-02 | 株式会社村田製作所 | Multilayer ceramic electronic component and manufacturing method thereof |
-
1989
- 1989-10-03 JP JP25806589A patent/JP2699581B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH03120791A (en) | 1991-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0220508B1 (en) | A multi-layer circuit board having a large heat dissipation | |
EP0144046B1 (en) | Process for forming a mettallurgical pattern with a densified surface on or in a sintered dielectric substrate | |
JP2699581B2 (en) | Via forming method for aluminum nitride substrate | |
JPS6045097A (en) | Method of producing multilayer ceramic board | |
JPH07176864A (en) | Manufacture of multilayered ceramic board | |
JPH0613726A (en) | Ceramic circuit substrate | |
JP2692332B2 (en) | Manufacturing method of aluminum nitride substrate | |
JPS6010696A (en) | Method of producing thin film ceramic circuit board | |
JPH0766555A (en) | Manufacture of laminated ceramic electronic component | |
JP2754806B2 (en) | Conductor paste for aluminum nitride substrate | |
JP3064047B2 (en) | Multilayer ceramic circuit board | |
JP3111865B2 (en) | Manufacturing method of ceramic substrate | |
JPH0653654A (en) | Multilayer circuit substrate and its manufacture | |
JPH07170074A (en) | Manufacture of ceramic multilayer circuit board | |
JP3791026B2 (en) | GLASS CERAMIC WIRING BOARD, ITS MANUFACTURING METHOD, AND CONDUCTIVE PASTE USED FOR THE SAME | |
JPH03155694A (en) | Manufacture of aluminum nitride multilayer circuit board | |
JPH03212993A (en) | Manufacture of multilayer ceramic circuit board and method for formation of via hole | |
JP2861148B2 (en) | Conductor paste for aluminum nitride substrate | |
JPH0983143A (en) | Method of manufacturing multi-layered wiring board | |
JPS6226200B2 (en) | ||
JPH0523077B2 (en) | ||
JPH03268390A (en) | Manufacture of aluminum nitride via board | |
JPH0443440B2 (en) | ||
JPS6323394A (en) | Manufacture of composite sintered unit | |
JPH069296B2 (en) | Manufacturing method of non-oxide ceramic wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |