JP4804701B2

JP4804701B2 - Porcelain capacitor

Info

Publication number: JP4804701B2
Application number: JP2002268509A
Authority: JP
Inventors: 光昭木本; 正紀藤村; 徳次西野; 益裕山本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2001-09-14
Filing date: 2002-09-13
Publication date: 2011-11-02
Anticipated expiration: 2022-09-13
Also published as: JP2003163133A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶バックライトインバーターのバラスト回路、スイッチング電源の１次、２次スナバー回路、テレビ・ＣＲＴディスプレイなどの水平共振回路、インバーター蛍光灯、電子機器の高圧・パルス回路、通信用モデムの対サージ回路等として広く使用される磁器コンデンサに関し、特に、高周波数、高電圧の使用条件下においても自己発熱温度を抑制し、低損失である磁器コンデンサに関するものである。
【０００２】
【従来の技術】
近年、ＣＲＴディスプレイの大型化、高画質化、液晶ディスプレイの大型化、高画質化、更には、スイッチング電源回路の小型軽量化の傾向が強まっており、これに伴って、使用される重要な受動部品の１つである磁器コンデンサの使用条件も高周波数化、高電圧化の傾向にある。
【０００３】
更に、これら高周波数化、高電圧化と言う従来に比して厳しい使用条件に加え、スイッチング電源回路やＤＣ−ＤＣコンバータ回路の小型化軽量化が進み、磁器コンデンサの小型化が要求されている。
【０００４】
また、これら磁器コンデンサの一例として、円板型の誘電体磁器の両主表面に電極を形成し、この電極にそれぞれリード線を接合し、これらを外装材で埋設した形態の磁器コンデンサがあげられるが、磁器コンデンサの電極としては、従来からＡｇ（銀）が使用されてきた。しかし、Ａｇ（銀）電極は自己発熱温度が高い上、エレクトロマイグレーションを発生すると言う問題がある。
【０００５】
近年、磁器コンデンサの電極に、Ａｇ（銀）に換わって、安価なＣｕ（銅）やＮｉ（ニッケル）等の卑金属電極が使用されるようになった。
【０００６】
銅等の卑金属電極の形成には、酸化防止のため中性又は還元雰囲気中で焼付を要する。そこで、誘電体磁器自体が還元雰囲気によって還元されないようにするため、焼き付け方法を改良したり、誘電体磁器組成物に特別な複合添加物を添加する等の改良がなされている。
【０００７】
例えば、（特許文献１）に開示されているように、ＳｒＴｉＯ₃を３０．０〜７０．０重量％、ＰｂＴｉＯ₃を０．０〜４０．０重量％、Ｂｉ₂Ｏ₃を８．０〜４０．０重量％、ＴｉＯ₂を３．０〜２０．０重量％、ＭｇＯを１．０〜１０．０重量％配合してなる組成１００部に対して添加物ＣｕＯを０．０５〜０．７０重量％、ＣｏＯ、ＣｅＯ₂を各々０．０５〜３．００重量％添加配合した磁器誘電体組成物の対向表面にＣｕを主体とする焼付電極を形成した低損失磁器コンデンサが知られている。これら従来のＣｕ（銅）などの卑金属電極を用いた磁器コンデンサは、電極形成に酸化防止のため中性又は還元雰囲気中で焼付を要するため、中性又は還元雰囲気の厳密な管理が必要となり、生産性が悪いと言う問題がある。更に、Ｃｕ（銅）などの卑金属電極の酸化が発生した場合には、単に歩留まりが低下するというだけでなく、非破壊検査による選別は困難であり、著しい生産性の低下を来すと言う問題があった。また、誘電体磁器組成物に特別な複合添加物を添加する必要もあり、誘電体磁器組成物の組成比の管理を要する上、コストが高くなると言う問題もある。
【０００８】
そこで、大気中での電極形成方法も知られており、例えば、Ｚｎ（亜鉛）ペーストを塗布して、大気中で焼き付けを行う方法が（特許文献２）に開示されている。
【０００９】
【特許文献１】
特公平６−７０９４４号公報
【特許文献２】
特開昭６３−２３６７８５号公報
【００１０】
【発明が解決しようとする課題】
このように、誘電体磁器に種々の電極を形成した磁器コンデンサが知られている。
【００１１】
しかしながら、これら従来の磁器コンデンサは、自己発熱温度が高いと言う課題を有しているが、安価で有効な対策は未だなされていない。
【００１２】
そこで本発明は以上の様な課題を解決し、高電圧の使用条件下においても自己発熱温度を抑制し、低損失である磁器コンデンサを提供することを目的としている。
【００１３】
【課題を解決するための手段】
この課題を解決するために、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃を主成分とする誘電体磁器と、Ｚｎを主体とする第１層の電極と、第１層の電極上に形成されたＣｕを主体とする第２層の電極を備え、誘電体磁器の対向表面に第１層、及び第２層の電極を設け、誘電体磁器において、ＣａＴｉＯ₃とＬａ₂Ｏ₃−ＴｉＯ₂とＳｒＴｉＯ₃とのモル比はＣａＴｉＯ₃を０．０５〜０．９５、Ｌａ₂Ｏ₃−ＴｉＯ₂を０．０５〜０．９０、ＳｒＴｉＯ₃を０．０５〜０．２０とし、かつ主成分の合計が１となるように構成し、主成分は、添加剤としてＭｎＯ ₂ 、Ａｌ ₂ Ｏ ₃ 、ＳｉＯ ₂ 、ＺｎＯ、ＭｇＯ、Ｍｇ ₂ ＴｉＯ ₄ の中から少なくとも１つ以上を、主成分に対して、それぞれ０．０１〜１．０重量％の範囲で含むことを特徴とする磁器コンデンサとした。
【００１４】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃を主成分とする誘電体磁器と、Ｚｎを主体とする第１層の電極と、第１層の電極上に形成されたＣｕを主体とする第２層の電極を備え、誘電体磁器の対向表面に第１層、及び第２層の電極を設け、誘電体磁器において、ＣａＴｉＯ₃とＬａ₂Ｏ₃−ＴｉＯ₂とＳｒＴｉＯ₃とのモル比はＣａＴｉＯ₃を０．０５〜０．９５、Ｌａ₂Ｏ₃−ＴｉＯ₂を０．０５〜０．９０、ＳｒＴｉＯ₃を０．０５〜０．２０とし、かつ主成分の合計が１となるように構成し、主成分は、添加剤としてＭｎＯ ₂ 、Ａｌ ₂ Ｏ ₃ 、ＳｉＯ ₂ 、ＺｎＯ、ＭｇＯ、Ｍｇ ₂ ＴｉＯ ₄ の中から少なくとも１つ以上を、主成分に対して、それぞれ０．０１〜１．０重量％の範囲で含むことを特徴とする磁器コンデンサであって、高周波数、高電圧の使用条件下においても自己発熱温度を抑制することができると共に、第１層電極のＺｎとの密着性が良好であり、リード線、或いは、リード端子との半田接合強度を向上させることができる。
【００１６】
請求項２に記載の発明は、請求項１において、第２層の電極に接続されたリード線と、誘電体磁器、第１層及び第２層の電極、リード線の一部を埋設する外装材とを備えたことを特徴とする磁器コンデンサであって、高周波数、高電圧の使用条件下においても自己発熱温度を抑制することができると共に、第１層電極のＺｎとの密着性が良好であり、リード線との半田接合強度を向上させることができる。
【００１７】
請求項３に記載の発明は、請求項２において、外装材の側面から外部に突き出されたリード端子の外部端子形成部とを備えたことを特徴とする磁器コンデンサであって、高周波数、高電圧の使用条件下においても自己発熱温度を抑制することができると共に、第１層電極のＺｎとの密着性が良好であり、リード端子との半田接合強度を向上させることができる。
【００３１】
まず、本発明の磁器コンデンサを構成する誘電体磁器について説明する。
【００３２】
誘電体磁器は、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物が使用される。
【００３３】
具体的には、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃粉末を主成分とし、添加剤兼焼結助剤成分であるＭｎＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｎＯ、ＭｇＯ、Ｍｇ₂ＴｉＯ₄の中から選ばれた少なくとも１つ以上を添加して、焼成することによって得ることができる。
【００３４】
なお、これら誘電体組成物の好ましい組成比（モル比）は次の通りである。
【００３５】
▲１▼ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂
ＣａＴｉＯ₃ ０．０５〜０．９５
Ｌａ₂Ｏ₃−ＴｉＯ₂ ０．０５〜０．８０
▲２▼ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃
ＣａＴｉＯ₃ ０．０５〜０．９５
Ｌａ₂Ｏ₃−ＴｉＯ₂ ０．０５〜０．９０
ＳｒＴｉＯ₃ ０．０５〜０．２０
更に、▲１▼及び▲２▼のＬａ₂Ｏ₃−ＴｉＯ₂においては、ＴｉＯ₂１モルに対して、Ｌａ₂Ｏ₃は１／３モルの関係にあることがより好ましい。
【００３６】
また、添加剤兼焼結助剤成分は、ＭｎＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｎＯ、ＭｇＯ、Ｍｇ₂ＴｉＯ₄の中から選ばれた少なくとも１つ以上を、主成分である▲１▼ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂、または、▲２▼ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃に対して、それぞれ０．０１〜１．０重量％の範囲で変化させて添加する。
【００３７】
また、この誘電体磁器の対向電極として形成される第１層の電極は、Ｚｎ（亜鉛）を主体とする。なお、Ｚｎを主体とするとは、以下のように不純物を含んだり、合金であってもよく、そのＺｎ含量は構成により変化することを意味する。
【００３８】
この第１層電極に用いられるＺｎは、微量のガラス成分あるいは不純物を含んでいてもよく、純度９５％以上であることが好ましい。更に、Ｚｎ合金であってもよく、Ｚｎの含有量として９０％以上であることが好ましい。
【００３９】
そして、第１層電極として用いられるＺｎは、上述の誘電体磁器との協調によって自己発熱温度を抑制するものである。
【００４０】
更に、第１層電極の上に形成される第２層の電極は、Ｃｕ（銅），Ｎｉ（ニッケル），Ａｇ（銀），Ｐｄ（パラジウム），Ａｌ（アルミニウム）から選ばれる少なくとも一つの金属を主体とする。
【００４１】
第２層電極に用いられるＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌは、それぞれ、微量の不純物を含んでいてもよく、純度８０％以上であることが好ましい。更に、合金であってもよく、Ｃｕ，Ｎｉ，Ａｌ，Ｐｄ，Ａｌそれぞれの含有量として８０％以上であることが好ましい。
【００４２】
そして、第２層電極として用いられるＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属は、第１層電極のＺｎとの密着性が良好であると共に、リード線、或いは、リード端子との半田接合強度を向上させるものである。
【００４３】
以下、本発明の磁器コンデンサについて、図面を参照して更に詳しく説明する。
【００４４】
（実施の形態１）
図１（ａ）は本発明の実施の形態１における磁器コンデンサを示す透視側面図であり、図１（ｂ）は本発明の実施の形態１における磁器コンデンサを示す透視正面図である。そして、図１（ａ），（ｂ）において、１は誘電体磁器基板、２は第１層電極、３は第２層電極、４，５はリード線、６は外装材である。また、１００は磁器コンデンサを示している。
【００４５】
図１（ａ），（ｂ）に示すように、磁器コンデンサ１００は、円板型の誘電体磁器基板１の両主表面に、それぞれ第１層電極２、第２層電極３が形成され、更に、第２層電極３に、それぞれ一対のリード線４，５が半田接合された構成である。
【００４６】
そして、リード線４，５の一部と、誘電体磁器基板１及び第１層電極２、第２層電極３を埋設する外装材６が形成される。
【００４７】
誘電体磁器基板１としては、上述したＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物を主成分とする誘電体磁器が用いられる。
【００４８】
そして、同様に、第１層電極２としてＺｎが用いられ、第２層電極３としてＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属が用いられる。
【００４９】
更に、リード線４，５としては、例えば、ＪＩＳＣ３１０２で規定される電気用軟銅線を原料とし、これに電気メッキ、又は、溶融半田を施した線材を使用することができる。
【００５０】
また、外装材６としては、絶縁性を有する材料が用いられ、ガラス、絶縁性樹脂等を用いることができる。この中でも、絶縁性樹脂が加工適正、低価格であり好ましく、熱硬化性樹脂が加工適正に優れより好ましく、更に、熱硬化型のエポキシ樹脂が強度、耐湿性に優れているので特に好ましい。そして、オルトクレゾールノボラック系，ビフェニール系，ペンタジエン系等のエポキシ樹脂があげられる。
【００５１】
また、図１（ａ）に示すように、誘電体磁器基板１の両主表面の第２層電極３に接合された一対のリード線４，５は、誘電体磁器基板１を間に挟んで離間し平行に延設されるが、折り曲げられて、最終的には、誘電体磁器基板１の厚み方向で重なるように引き出されている。そして、一対のリード線４，５は、離間距離の略半分の位置、即ち、誘電体磁器基板１の厚みを略半分にする位置で重なっている。
【００５２】
更に、図１（ｂ）に示すように、一対のリード線４，５は、誘電体磁器基板１の表裏面でクロスするように第２層電極３にそれぞれ接合され、折り曲げられて、略平行になるように互いに離間して延設され、更に折り曲げられて、双方の離間距離を狭めた状態で略平行に延設されている。
【００５３】
そして、磁器コンデンサ１００の一対のリード線４，５は、回路基板のスルーホールに挿入されて、回路基板の裏面で半田接合され実装されるが、図１（ｂ）に示すように、一対のリード線４，５が離間する距離をスルーホールへの挿入部分で狭くすることによって、外装材６から突出したリード線４，５の全ての部分がスルーホールに入り込むこともない。
【００５４】
また、実装される磁器コンデンサ１００の外装材６の最下部と回路基板の間にはリード線４，５の一部が必ず介在するので、半田接合時の熱の影響を受けにくい上、半田フラックスも確実に排出できる。そして、半田接合時の熱の影響を受けにくいので、半田付け温度の高いＰｂ（鉛）フリー半田が使用可能となる。
【００５５】
次に、本発明の実施の形態１における磁器コンデンサの製造方法について説明する。
【００５６】
まず、ＣａＴｉＯ₃−Ｌａ₂ＣＯ₃−ＴｉＯ₂、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃粉末を主成分とし、添加剤兼焼結助剤成分であるＭｎＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｎＯ、ＭｇＯ、Ｍｇ₂ＴｉＯ₄の中から選ばれる少なくとも１つ以上を配合し、通常の窯業的手法によって、湿式混合或いは造粒を行い、円板型の形状に加圧成形した後、これを焼成する。
【００５７】
そして、得られた誘電体磁器１の両主表面に、第１層電極２としてＺｎ電極を印刷法によって形成する。具体的には、亜鉛ペーストをスクリーン印刷法によって誘電体磁器の両主表面に形成した後、約６００℃で焼き付けを行う。この焼き付けは、中性又は還元雰囲気中で行う必要はなく、大気雰囲気下で行うことができる。なお、Ｚｎ電極のその他の形成方法としては、導電ペーストに浸積して塗布するいわゆるディップ塗装や、電着法、鍍金法、蒸着法等の成膜方法を用いることができる。
【００５８】
更に、第１層電極２であるＺｎ電極表面の活性化処理を行う。この表面活性化処理は、Ｚｎ電極表面の酸化物を除去するものである。これにより、積層される第２層電極３のＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属を主体とする電極との密着性を向上させ、Ｚｎ電極と例えばＣｕ電極との間に不安定な金属化合物を発生させることもない。Ｚｎ電極表面活性化処理としては、化学的エッチングを用いることができ、酸を利用することによって行われる。具体的には、ｐＨ３程度の例えばりんご酸を用いて行う。他の方法としては、表面を物理的に粗す等の物理的エッチングによっても良い。
【００５９】
次に、第１層電極２であるＺｎ電極の上に、第２層電極３として、例えばＣｕ電極を形成する。第２層電極３であるＣｕ電極の形成は、メッキ法によって行う。このメッキは電解メッキ、或いは、無電解メッキのいずれの方法であってもよいが、無電解メッキがセラミック素子特性を劣化させないと言う理由で好ましい。
【００６０】
そして、第２層電極３であるＣｕ電極の上にリード線４，５を半田付けし、リード線４，５の一部を除いて、絶縁性樹脂等でコーティングし、外装材６を形成する。
【００６１】
（実施の形態２）
図２は本発明の実施の形態２におけるモールド型磁器コンデンサを示す断面図であり、図２において、７，８はリード端子であり、２００はモールド型磁器コンデンサを示している。なお、実施の形態１で説明したものと同様の部分には、同じ符号を付している。
【００６２】
図２に示すように、モールド型磁器コンデンサ２００は、円板状の誘電体磁器基板１の両主表面に、それぞれ第１層電極２、第２層電極３が形成され、更に、第２層電極３に、それぞれ一対のリード端子７，８が半田接合された構成である。
【００６３】
そして、外装材６によって、誘電体磁器基板１、第１層及び第２層の電極２，３、リード端子７，８の一部が埋設される。
【００６４】
また、リード端子７，８の外装材６から突出した部分は、外部端子形成部を構成するものであり、このリード端子７，８の外部端子形成部を介して回路基板に表面実装できるようになっている。
【００６５】
誘電体磁器基板１としては、実施の形態１で説明したように、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物を主成分とする誘電体磁器が用いられ、同様に、第１層電極２としてＺｎが用いられ、第２層電極３としてＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属が用いられる。
【００６６】
また、外装材６としても、実施の形態１で説明したものと同様であり、絶縁性を有する材料を用いられ、ガラス、絶縁性樹脂等を用いることができ、絶縁性樹脂が加工適正、低価格であり好ましく、熱硬化性樹脂が加工適正に優れより好ましく、更に、オルトクレゾールノボラック系，ビフェニール系，ペンタジエン系等のエポキシ樹脂等に代表される熱硬化型のエポキシ樹脂が強度、耐湿性に優れているので特に好ましい。
【００６７】
リード端子７，８としては、導電材料を用いることができるが、Ｆｅ，Ｃｕ，Ｎｉの少なくとも一つから選ばれるものが好適に選択される金属材料が好適に用いられ、電気的特性や加工性の面で有利である。
【００６８】
次に、本発明の実施の形態２におけるモールド型磁器コンデンサの製造方法は、実施の形態１で説明したものと同様であるが、リード線４，５ではなく、第２層電極３の上にリード端子７，８が半田付けされ、リード端子７，８の一部を除いて、誘電体磁器基板１、第１層電極２、第２層電極３を絶縁性樹脂等でコーティングし、外装材６を形成し、モールド型磁器コンデンサ２００を得ることができる。
【００６９】
（実施の形態３）
図３は、本発明の実施の形態３におけるチップ型磁器コンデンサを示す透視斜視図であり、図４は本発明の実施の形態３におけるチップ型磁器コンデンサを示す断面図である。なお、図４は図３のＡ−Ａ線断面図である。
【００７０】
図３，４において、１ａは誘電体磁器で構成された基体、２ａは導電膜、６は外装材、９は端子電極である。更に、１０は間隙、１１は軸芯部、１２は端子部、１３は傾斜部であり、３００はチップ型磁器コンデンサを示している。なお、図４において、ｈ１は端子部１２の高さ、ｈ２は軸芯部１１の高さであり、θは軸芯部１１と傾斜部１３とがなす角度である。また、実施の形態１，２で説明したものと同様の部分には、同じ符号を付している。
【００７１】
図３，４に示すように、チップ型磁器コンデンサ３００は、端子部１２間に外装材６が充填され、外形が略直方体である。
【００７２】
更に、基体１ａは、その両端に端子部１２、中央に軸芯部１１を備えた構成であり、軸芯部１１は端子部１２よりも外周に亘って凹んでいる。そして、この凹んだ部分に外装材６が充填される。
【００７３】
そして、基体１ａは、その機械的強度、諸特性を維持するために、端子部１２の高さｈ１と、軸芯部１１の高さｈ２との寸法比は、ｈ２／ｈ１＝０．５〜０．８５であること、即ち、端子部９の高さｈ１と、軸芯部８の高さｈ２の比が、ｈ１：ｈ２＝１：０．５〜０．８５の範囲にあることが好ましい。この値が０．５未満であると、機械的強度が不足して、コンデンサ製品として品質を維持することができない。また、この値が０．８５を超えると、充填される外装材６の厚みが不足し、耐湿性の低下など、信頼性が悪くなる。
【００７４】
更に、基体１ａにおいて、軸芯部１１と、両端の端子部１２との間には、それぞれ傾斜部１３が形成されることが好ましい。この傾斜部１３を備えることによって、外装材６が確実かつ安定して充填でき、チップ型磁器コンデンサ３００は、外装材６と基体１ａの間には、気泡の抱き込みがほとんどない。また、この軸芯部１１と傾斜部１３とがなす角度θは、９０度〜１５０度であることが好ましい。９０度以下であると、気泡が発生し、安定した外装材６の充填が困難である。また、１５０度を超えると充填される外装材６が薄くなってしまい、耐湿性の低下など、信頼性が悪くなる。
【００７５】
以上のような構成を有する基体１ａの表面には、導電膜２ａが形成され、更に、軸芯部１１において導電膜２ａは間隙１０によって分離されている。そして、間隙１０、軸芯部１１及び傾斜部１３に形成された導電膜２ａを覆うように外装材６が形成されている。
【００７６】
また、外装材６で被覆されていない端子部１２の導電膜２ａの上には、導電膜２ａを覆うように端子電極９が形成されている。なお、端子電極９を設けずに、端子部１２で露出している導電膜２ａをそのまま電極として用いても良い。
【００７７】
また、外装材６と端子部１２は略面一であり、外形が略直方体となり、チップコンデンサとしての実装性に優れるものである。また、チップ型磁器コンデンサ３００の外形は略直方体であることが実装性に優れるので好ましいが、チップコンデンサとしての実装性を阻害しない範囲で、円柱状、多角形状であってもよい。
【００７８】
更に、チップ型磁器コンデンサ３００の各構成について詳しく説明する。
【００７９】
まず、基体１ａは、実施の形態１，２で説明したように、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物を主成分とする誘電体磁器が用いられる。そして、導電膜２ａはＺｎを主体とするものである。
【００８０】
また、外装材６としても、実施の形態１、２で説明したものと同様である。
【００８１】
また、端子電極９は、実装時の半田付け性を向上させ、導電膜２ａを保護することができる。この端子電極９としては、Ｎｉ，Ｓｎ，半田の中から選ばれる少なくとも１種以上の材料を用いることができる。この中でも、Ｎｉ層上にＳｎまたは半田を形成した電極は、半田付性および耐熱性が向上すると言う理由で特に好ましい。
【００８２】
また、導電膜２ａと端子電極９との間に、実施の形態１、２における第２層の電極として説明したＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属を用いてもよい。
【００８３】
次に、本発明の実施の形態３におけるチップ型磁器コンデンサの製造方法について説明する。
【００８４】
まず、実施の形態１，２と同様に、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃粉末を主成分とし、添加剤兼焼結助剤成分であるＭｎＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｎＯ、ＭｇＯ、Ｍｇ₂ＴｉＯ₄の中から選ばれた少なくとも１つ以上を配合して、これら誘電体材料を金型に装填し加圧成形した後焼成する。
【００８５】
そして、焼成された略直方体のベース基体１ａの中央を外周に亘って削ることによって、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を形成する。なお、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を備えるように予め金型を形成し、この金型で誘電体材料を加圧成形し、これを焼成して基体１ａを形成してもよい。このように形成することで、基体１ａを削る工程を無くすことができる。
【００８６】
次に、この基体１ａに感光性樹脂を塗布し、露光及び現像を行って、所定幅の間隙１０に相当する導電膜２ａを形成しない部分を基体１ａの外周に亘ってマスクする。
【００８７】
そして、このマスク部分以外の基体１ａ表面にＺｎを主体とする導電膜２ａを形成する。導電膜２ａの形成方法としては、導電ペーストに浸積して塗布するいわゆるディップ塗装や、印刷法、電着法、鍍金法、蒸着法等の成膜方法を用いることができる。
【００８８】
次に、所定幅の間隙１０に相当する導電膜２ａを形成しない部分にマスクされた感光性樹脂を除去し、所望の形状にパターニングされ、間隙１０によって分離された導電膜２ａを得ることができる。
【００８９】
基体１ａに間隙１０によって分離された導電膜２ａを形成する方法としては、所定幅の間隙１０に相当する導電膜２ａを形成しない部分を除いて、導電膜２ａを基体１ａに直接塗布形成することもできる。
【００９０】
更に、種々の成膜方法によって、一旦導電膜２ａを基体１ａの表面全面に形成した後、所定幅の間隙１０に相当する導電膜２ａを形成しない部分のみを研磨、レーザートリミング、物理的或いは化学的エッチング等の方法によって除去してもよい。この中でも、レーザートリミングは高精度であり好ましい。
【００９１】
更に、レーザートリミングにより導電膜２ａの不要な部分を除去する場合において、まず、レーザートリミングで不要部分の導電膜２ａの所定厚み分を除去する。次に、不要部分及びその他の部分を含め全体を一律にエッチングする。このエッチングは不要部分の導電膜２ａの膜厚が完全に除去されるまで行う。これによって、不要部分以外の導電膜２ａは残留し、所望の形状にパターニングされた導電膜２ａを得ることができる。この方法によれば、レーザートリミングによって、基体１ａの表面に形成された導電膜２ａを除去する際に、レーザーの熱が基体１ａに達することがないので、基体１ａの材料を熱変性させ、特性を劣化させることがなく、レーザーの熱による基体１ａの特性劣化を防ぐことができる。
【００９２】
次に、軸芯部１１に形成された導電膜２ａを覆うように、上述した絶縁性を有する材料を用いて外装材６を充填する。
【００９３】
次に、端子部１２の導電膜２ａに対して、導電膜２ａを覆うように端子電極９を形成する。
【００９４】
そして、本発明の実施の形態３におけるチップ型磁器コンデンサ３００は、外形が略直方体となり、チップコンデンサとしての実装性に優れる。
【００９５】
なお、本発明の実施の形態３において、実装性や外装材６の充填性を必要としない場合には、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を形成せずに、単に略直方体、或いは角柱状、円柱状の基体１ａの表面に導電膜２ａを形成し、導電膜２ａを分離する間隙１０を備えた単純な構成としてもよい。
【００９６】
（実施の形態４）
図５は本発明の実施の形態４におけるチップ型磁器コンデンサを示す透視斜視図であり、図６は本発明の実施の形態４におけるチップ型磁器コンデンサを示す断面図である。なお、図６は図５のＡ−Ａ線断面図である。
【００９７】
図５，６において、１ａは誘電体磁器で構成された基体、２ａは導電膜、６は外装材、９は端子電極である。更に、１０ａ，１０ｂは間隙、１１は軸芯部、１２は端子部、１３は傾斜部であり、４００はチップ型磁器コンデンサを示している。
【００９８】
なお、図６において、ｈ１は端子部１２の高さ、ｈ２は軸芯部１１の高さであり、θは軸芯部１１と傾斜部１３とがなす角度である。また、実施の形態３で説明したものと同様の部分には、同じ符号を付している。
【００９９】
図５，６に示すように、チップ型磁器コンデンサ４００は、端子部１２間に外装材６が充填され、外形が略直方体である。
【０１００】
更に、基体１ａは、その両端に端子部１２、中央に軸芯部１１を備えた構成であり、軸芯部１１は端子部１２よりも外周に亘って凹んでいる。そして、この凹んだ部分に外装材６が充填される。
【０１０１】
そして、基体１ａは、その機械的強度、諸特性を維持するために、端子部１２の高さｈ１と、軸芯部１１の高さｈ２との寸法比は、ｈ２／ｈ１＝０．５〜０．８５であること、即ち、端子部９の高さｈ１と、軸芯部８の高さｈ２の比が、ｈ１：ｈ２＝１：０．５〜０．８５の範囲にあることが好ましい。この値が０．５未満であると、機械的強度が不足して、コンデンサ製品として品質を維持することができない。また、この値が０．８５を超えると、充填される外装材６の厚みが不足し、耐湿性の低下など、信頼性が悪くなる。
【０１０２】
更に、基体１ａにおいて、軸芯部１１と、両端の端子部１２との間には、それぞれ傾斜部１３が形成されることが好ましい。この傾斜部１３を備えることによって、外装材６が確実かつ安定して充填でき、チップ型磁器コンデンサ３００は、外装材６と基体１ａの間には、気泡の抱き込みがほとんどない。また、この軸芯部１１と傾斜部１３とがなす角度θは、９０度〜１５０度であることが好ましい。９０度以下であると、気泡が発生し、安定した外装材６の充填が困難である。また、１５０度を超えると充填される外装材６が薄くなってしまい、耐湿性の低下など、信頼性が悪くなる。
【０１０３】
以上のような構成を有する基体１ａの表面には、導電膜２ａが形成され、更に、軸芯部１１において導電膜２ａは間隙１０ａ，１０ｂによって分離されている。
【０１０４】
そして、図５，６に示すように、軸芯部１１の対向する一対の側面及び端子部１２には導電膜２ａが形成され、この導電膜２ａは、対向する一対の側面で互いに異なる端子部１２と間隙１０ａ，１０ｂを介し、対向する一対の側面で互いに異なる端子部１２に引き出されている。
【０１０５】
即ち、チップ型磁器コンデンサ４００には、基体１ａの軸芯部１１の表裏で、互いに異なる方向に引き出された導電膜２ａが形成され、基体１ａの表裏でそれぞれ間隙１０ａ，１０ｂによって分離されている。そして、互いに異なる方向に引き出された導電膜２ａのそれぞれが端子部１２を覆う構成であり、互いに対向する端子部１２間において、基体１ａの表裏に形成され、導電膜２ａを分離する間隙１０ａと間隙１０ｂとは点対称の関係にある。なお、端子部１２における導電膜２ａは、側面にのみ設け端面には設けなくてもよい。
【０１０６】
そして、本発明の実施の形態４におけるチップ型磁器コンデンサ４００は、対向する端子部１２間において、導電膜２ａを分離する間隙１０ａと間隙１０ｂによって静電容量を得ることができる。更に、軸芯部１１を介して互いに対向する導電膜２ａが形成され、基体１ａの軸芯部１１の厚み（高さｈ２）によって、静電容量を得ることができる。また、基体１ａの軸芯部１１の厚みを変更することによって、所望の静電容量を得ることができる。
【０１０７】
また、外装材６と端子部１２は略面一であり、外形が略直方体となり、チップコンデンサとしての実装性に優れるものである。また、チップ型磁器コンデンサ４００の外形は略直方体であることが実装性に優れるので好ましいが、チップコンデンサとしての実装性を阻害しない範囲で、円柱状、多角形状であってもよい。
【０１０８】
更に、チップ型磁器コンデンサ４００の各構成について詳しく説明する。
【０１０９】
まず、基体１は、実施の形態１〜３で説明したように、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物を主成分とする誘電体磁器が用いられる。そして、導電膜２ａはＺｎを主体とするものである。
【０１１０】
また、外装材６としても、実施の形態１〜３で説明したものと同様である。
【０１１１】
また、実施の形態３と同様に、端子電極９は、実装時の半田付け性を向上させ、導電膜２ａを保護することができる。この端子電極９としては、Ｎｉ，Ｓｎ，半田の中から選ばれる少なくとも１種以上の材料を用いることができる。この中でも、Ｎｉ層上にＳｎまたは半田を形成した電極は、半田付性および耐熱性が向上すると言う理由で特に好ましい。また、導電膜２ａと端子電極９との間に、実施の形態１、２における第２層の電極として説明したＣｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｌから選ばれる少なくとも一つの金属を用いてもよい。
【０１１２】
次に、本発明の実施の形態４におけるチップ型磁器コンデンサの製造方法について説明する。
【０１１３】
まず、実施の形態１〜３と同様に、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃粉末を主成分とし、添加剤兼焼結助剤成分であるＭｎＯ₂、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＺｎＯ、ＭｇＯ、Ｍｇ₂ＴｉＯ₄の中から選ばれた少なくとも１つ以上を配合して、これら誘電体材料を金型に装填し加圧成形した後焼成する。
【０１１４】
そして、焼成された略直方体のベース基体１ａの中央を外周に亘って削ることによって、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を形成する。なお、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を備えるように予め金型を形成し、この金型で誘電体材料を加圧成形し、これを焼成して基体１ａを形成してもよい。このように形成することで、基体１ａを削る工程を無くすことができる。
【０１１５】
次に、この基体１ａに感光性樹脂を塗布し、露光及び現像を行って、所定幅の間隙１０ａ，１０ｂに相当する導電膜２ａを形成しない部分を基体１ａの表裏でそれぞれマスクする。
【０１１６】
そして、このマスク部分以外の基体１ａ表面にＺｎを主体とする導電膜２ａを形成する。導電膜２ａの形成方法としては、導電ペーストに浸積して塗布するいわゆるディップ塗装や、印刷法、電着法、鍍金法、蒸着法等の成膜方法を用いることができる。
【０１１７】
次に、所定幅の間隙１０ａ，１０ｂに相当する導電膜２ａを形成しない部分にマスクされた感光性樹脂を除去し、所望の形状にパターニングされ、間隙１０ａ，１０ｂによって分離された導電膜２ａを得ることができる。
【０１１８】
基体１ａに間隙１０ａ，１０ｂによって分離された導電膜２ａを形成する方法としては、所定幅の間隙１０ａ，１０ｂに相当する導電膜２を形成しない部分を除いて、導電膜２ａを基体１ａに直接塗布形成することもできる。
【０１１９】
更に、種々の成膜方法によって、一旦導電膜２ａを基体１ａの表面全面に形成した後、所定幅の間隙１０ａ，１０ｂに相当する導電膜２ａを形成しない部分のみを研磨、レーザートリミング、物理的或いは化学的エッチング等の方法によって除去してもよい。この中でも、レーザートリミングは高精度であり好ましい。
【０１２０】
更に、レーザートリミングにより導電膜２ａの不要な部分を除去する場合において、まず、レーザートリミングで不要部分の導電膜２ａの所定厚み分を除去する。次に、不要部分及びその他の部分を含め全体を一律にエッチングする。このエッチングは不要部分の導電膜２ａの膜厚が完全に除去されるまで行う。これによって、不要部分以外の導電膜２ａは残留し、所望の形状にパターニングされた導電膜２ａを得ることができる。この方法によれば、レーザートリミングによって、基体１ａの表面に形成された導電膜２ａを除去する際に、レーザーの熱が基体１ａに達することがないので、基体１ａの材料を熱変性させ、特性を劣化させることがなく、レーザーの熱による基体１ａの特性劣化を防ぐことができる。
【０１２１】
次に、軸芯部１１に形成された導電膜２ａを覆うように、上述した絶縁性を有する材料を用いて外装材６を充填する。
【０１２２】
次に、端子部１２の導電膜２ａに対して、導電膜２ａを覆うように端子電極９を形成する。
【０１２３】
そして、本発明の実施の形態４におけるチップ型磁器コンデンサ４００は、外形が略直方体となり、チップコンデンサとしての実装性に優れる。
【０１２４】
なお、本発明の実施の形態４において、実装性や外装材６の充填性を必要としない場合には、両端の端子部１２よりも外周に亘って凹んでいる軸芯部１１を形成せずに、単に、基体１ａを略直方体とし、略直方体の基体１ａの対向する一対の側面で互いに異なる端面と間隙１０ａ，１０ｂを介して、一対の側面で互いに異なる端面に引き出された導電膜２ａを備えた単純な構成としてもよい。
【０１２５】
（実施の形態５）
図７は、本発明の実施の形態５におけるチップ型磁器コンデンサを示す斜視図であり、図８は本発明の実施の形態５におけるチップ型磁器コンデンサを示す断面図である。なお、図８（ａ）は図７のＡ−Ａ線断面図、図８（ｂ）は図７のＢ−Ｂ線断面図、図８（ｃ）は図７のＣ−Ｃ線断面図である。
【０１２６】
図７，８において、１１ａは中央対向部である。また、５００はチップ型磁器コンデンサを示している。また、Ｌは凹部に挟まれた中央対向部１１ａの基体１ａの厚みである。なお、本実施の形態５においては、実施の形態４で説明した部分と同じものには同じ符号を付している。
【０１２７】
そして、本実施の形態５においては、チップ型磁器コンデンサ５００を構成する各部は、実施の形態４で説明したものと同様であり、詳しい説明は一部省略する。
【０１２８】
図７に示すように、チップ型磁器コンデンサ５００は、基体１ａの両端部に端子電極９を備え、端子電極９間の凹部に外装材６が充填され、外形が略直方体である。
【０１２９】
更に、図８（ａ）に示すように、チップ型磁器コンデンサ５００は、略直方体である基体１ａの対向する一対の面に凹部がそれぞれ形成されている。この対向する凹部の深さは任意であり、対向する凹部の深さによって、基体１ａの中央対向部１１ａの厚みＬが決定される。対向する凹部は、中央対向部１１ａを挟み対称形状であり、体積も同一である事が好ましいが、互いに異なっていてもよい。
【０１３０】
また、図８（ａ），（ｂ），（ｃ）に示すように、基体１ａの表面には、対向する凹部で、即ち、基体１ａの中央対向部１１ａの表裏で、互いに異なる端面に引き出された導電膜２ａが形成されている。更に、導電膜２ａは、基体１ａの中央対向部１１ａの表裏でそれぞれ間隙１０ａ，１０ｂによって分離されている。
【０１３１】
そして、互いに異なる端面に引き出された導電膜２ａのそれぞれが基体１ａの端子部１２を覆う構成であり、互いに対向する端子部１２間において、基体１ａの中央対向部１１ａの表裏に形成され、導電膜２ａを分離する間隙１０ａと間隙１０ｂとは点対称の関係にある。
【０１３２】
更に、対向する凹部には、それぞれ外装材６が充填され、基体１ａの中央対向部１１ａの表裏の導電膜２ａ及び間隙１０ａ，１０ｂを覆う構成となっている。
【０１３３】
また、端子部１２の導電膜２ａに対して、導電膜２ａを覆うように端子電極９が形成されている。なお、端子電極９を設けずに、端子部１２で露出している導電膜２ａをそのまま電極として用いても良い。
【０１３４】
また、外装材６を端子部１２と略面一に充填することで、外形が略直方体となり、チップコンデンサとしての実装性に優れるものである。
【０１３５】
そして、本発明の実施の形態５におけるチップ型磁器コンデンサ５００は、対向する端子部１２間において、導電膜２ａを分離する間隙１０ａと間隙１０ｂによって静電容量を得ることができると共に、更に、中央対向部１１ａを介して互いに対向する導電膜２ａが形成され、基体１ａの中央対向部１１ａの厚みＬによって、静電容量を得ることができる。また、基体１ａの中央対向部１１ａの厚みＬを変更することによって、所望の静電容量を得ることができる。
【０１３６】
特に、大きな静電容量を得るために、基体１ａの中央対向部１１ａの厚みＬを小さくしても、中央対向部１１ａを取り囲む基体１ａの存在によって、チップ型磁器コンデンサ５０の機械的強度を維持することが可能である。
【０１３７】
基体１は、実施の形態１〜４で説明したように、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂系、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系の誘電体組成物を主成分とする誘電体磁器が用いられる。そして、導電膜２ａはＺｎを主体とするものである。
【０１３８】
また、外装材６としても、実施の形態１〜４で説明したものと同様である。
【０１３９】
また、端子電極９も、実施の形態３，４で説明したものと同様である。
【０１４０】
次に、チップ型磁器コンデンサ５００の製造方法について説明する。
【０１４１】
この基体１ａの形成方法としては、まず、金型に上記した誘電体材料を装填し加圧成形後これを焼成する。そして、焼成されたこの略直方体のベース基体１ａの対向する一対の面の中央を削ることによって、凹部を形成する。また、基体１ａの対向する一対の面の中央にそれぞれ凹部を備えるように予め金型を形成し、この金型で誘電体材料を加圧成形し、これを焼成してもよい。このように形成することで、基体１ａを削る工程を無くすことができる。
【０１４２】
次に、基体１ａの表裏に導電膜２ａが形成される。一方の凹部において導電膜２ａは間隙１０ａを備えるように形成され、他方の凹部において導電膜２ａは間隙１０ｂを備えるように形成される。
【０１４３】
導電膜２ａの形成方法としては、実施の形態４で説明した方法と同様である。
【０１４４】
そして、凹部に上記した絶縁性を有する材料を用いて外装材６を充填する。なお、外装材６は端子部１２と略面一に形成することが好ましい。
【０１４５】
更に、端子部１２の導電膜２ａに対して、導電膜２ａを覆うように端子電極９を形成する。
【０１４６】
そして、本発明の実施の形態５におけるチップ型磁器コンデンサ５００は、外形が略直方体となり、チップコンデンサとしての実装性に優れる。
【０１４７】
以上実施の形態１〜５で説明したように、本発明の磁器コンデンサは、様々な形態を取ることが可能である。そして、いずれの形態であっても、本発明の磁器コンデンサは、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂、または、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃を主成分とする誘電体磁器と、誘電体磁器の対向表面に形成されたＺｎを主体とする電極とを備えることにより、高周波数、高電圧の使用条件下においても自己発熱温度を抑制することができるものである。
【０１４８】
【実施例】
実施例により本発明を詳細に説明する。なお、本発明は以下の実施例等により何ら限定されるものではない。
【０１４９】
（実施例１）
まず、主成分であるＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂粉末（モル比で、ＣａＴｉＯ₃ ０．９５０、Ｌａ₂Ｏ₃−ＴｉＯ₂ ０．０５０）と、この粉末１００部に対して、添加剤兼焼結助剤成分としてＭｇＯを０．２部、ＳｉＯ₂を０．２部、それぞれ電子天秤で秤量し、５ｍｍφのＺｒＯ₂質ボールが入ったモノマロン製ポットミル中に投入した。
【０１５０】
次に、１００ｒｐｍの回転速度で２００時間混合した後、混合物を１５０メッシュのシルクスクリーンで濾過して、テフロンシートを敷いたステンレスバット中に投入し、１２００℃の温度で乾燥した。乾燥した塊状物はアルミナ乳鉢中で解砕した後、造粒した。
【０１５１】
この造粒物を円板型の形状に加圧成形した後、約１３５０℃で焼成し、誘電体磁器基板を得た。誘電体磁器基板の形状は、直径約１０．０ｍｍ、厚さ約１．０ｍｍである。
【０１５２】
次に、得られた誘電体磁器基板の両主表面に、印刷法によって第１層電極としてのＺｎ電極を直径８．０ｍｍで形成し、６４０℃で焼き付けを行った。
【０１５３】
更に、このＺｎ電極表面に約ｐＨ３のりんご酸を用いて化学的エッチングを行い、Ｚｎ電極表面の酸化物を除去した。
【０１５４】
次に、Ｚｎ電極の上に、第２層電極としてＣｕ電極を無電解メッキ法によって形成した。
【０１５５】
そして、誘電体磁器の両主表面のＣｕ電極上に、それぞれリード線を半田付けした。
【０１５６】
更に、リード線の一部を除いて、エポキシ樹脂をコーティングし、Ｚｎ及びＣｕ電極が積層された誘電体磁器を被覆して外装材を形成し、図１に示した磁器コンデンサを得た。
【０１５７】
次に、得られた実施例１の磁器コンデンサの静電容量（Ｃａｐ）、誘電体損失（Ｑ値＝１／ｔａｎδ）、直流抵抗（ＩＲ）、誘電体形状（φ／ｔ）、誘電率（ε）、温度特性（ＴＣ）、自己発熱特性（δｔ）を測定した。
【０１５８】
静電容量（Ｃａｐ）と誘電体損失（Ｑ値）はＹＨＰ製Ｃメーター４２７８Ａを使用して１Ｖ／１ＭＨｚの信号電圧下で測定した。直流抵抗（ＩＲ）はアドバンテスト社製絶縁抵抗計Ｒ８３４００Ａを使用して５００ＶＤＣを１分間印加して測定した。誘電体形状（φ／ｔ）はマイクロメーターで測定し、誘電率（ε）は以下の計算で求めた。温度特性（ＴＣ）は温度毎の静電容量をＹＨＰ製Ｃメーター４２７８Ａで測定した。
【０１５９】
Ｃ＝ε・φ²／１４４ｔ
Ｃ：静電容量
ε：誘電率
φ：誘電体電極径
ｔ：誘電体厚み
自己発熱特性（δｔ）は、実施例１の磁器コンデンサに、ＡＣ５．０ｋＶｐ−ｐ、周波数１００ｋＨｚを印加し、φ０．１ｍｍの熱電対（クロメルアルメル）を実施例１の磁器コンデンサのエポキシ樹脂からなる外装材に密着させ、温度上昇が安定した時の外装材の表面温度を測定し、この外装材の表面温度と、そのときの雰囲気温度との差を自己発熱特性（δｔ）とした。
【０１６０】
この測定結果を（表１）に示した。
【０１６１】
【表１】

【０１６２】
（実施例２〜１０）
主成分であるＣａＴｉＯ₃−ＬａＣＯ₃−ＴｉＯ₂系粉末の組成比（モル比）を変更し、或いは、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系粉末を主成分として、その組成比（モル比）を変更し、その他は実施例１と同様にして、実施例２〜１０の磁器コンデンサを得た。実施例２〜１０の磁器コンデンサについても、実施例１と同様の測定を行った。
【０１６３】
この測定結果と実施例２〜１０のＣａＴｉＯ₃−ＬａＣＯ₃−ＴｉＯ₂系粉末の組成比、或いは、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系粉末の組成比（モル比）を合わせて（表１）に示している。
【０１６４】
また、実施例１０については、自己発熱特性（δｔ）は、印可する電圧をＡＣ０ｋＶｐ−ｐ〜５．０ｋＶｐ−ｐの範囲で行い測定した。この結果を図９に示す。なお、図９は自己発熱温度特性と印加電圧の関係を示すグラフである。
【０１６５】
（比較例１）
実施例１と同様に、主成分であるＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂粉末（モル比で、ＣａＴｉＯ₃ ０．９５０、Ｌａ₂Ｏ₃−ＴｉＯ₂ ０．０５０）と、この粉末１００部に対して、添加剤であるＭｇＯを０．２部、ＳｉＯ₂焼結助剤成分を０．２部、電子天秤で秤量し、５ｍｍφのＺｒＯ₂質ボールが入ったモノマロン製ポットミル中に投入し、１００ｒｐｍの回転速度で２００時間混合した後、混合物を１５０メッシュのシルクスクリーンで濾過して、テフロンシートを敷いたステンレスバット中に投入し、１２００℃の温度で乾燥した。乾燥した塊状物はアルミナ乳鉢中で解砕した後造粒した。
【０１６６】
この造粒物を円板型の形状に加圧成形した後、約１３５０℃で焼成し、誘電体磁器基板を得た。誘電体磁器基板の形状は、直径約１０．０ｍｍ、厚さ約１．０ｍｍである。
【０１６７】
次に、得られた誘電体磁器基板の両主表面に、印刷法によってＡｇ（銀）電極を直径８．０ｍｍで形成し、８００℃で焼き付けを行った。
【０１６８】
そして、誘電体磁器の両主表面のＡｇ電極上に、それぞれリード線を半田付けした。更に、リード線の一部を除いて、エポキシ樹脂をコーティングし、Ａｇ電極が形成された誘電体磁器を被覆して外装材を形成し、図１に示した磁器コンデンサを得た。
【０１６９】
次に、実施例１と同様に、得られた比較例１の磁器コンデンサの静電容量（Ｃａｐ）、誘電体損失（Ｑ値＝１／ｔａｎδ）、直流抵抗（ＩＲ）、誘電体形状（φ／ｔ）、誘電率（ε）、温度特性（ＴＣ）、自己発熱特性（δｔ）を測定した。
【０１７０】
この測定結果を（表２）に示している。
【０１７１】
【表２】

【０１７２】
（比較例２〜１０）
主成分であるＣａＴｉＯ₃−ＬａＣＯ₃−ＴｉＯ₂系粉末の組成比（モル比）を変更し、或いは、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系粉末を主成分として、その組成比（モル比）を変更し、その他は比較例１と同様にして、比較例２〜１０の磁器コンデンサを得た。比較例２〜１０の磁器コンデンサについても、比較例１と同様の測定を行った。
【０１７３】
この測定結果と比較例２〜１０のＣａＴｉＯ₃−ＬａＣＯ₃−ＴｉＯ₂系粉末の組成比、或いは、ＣａＴｉＯ₃−Ｌａ₂Ｏ₃−ＴｉＯ₂−ＳｒＴｉＯ₃系粉末の組成比（モル比）を合わせて（表２）に示している。
【０１７４】
また、比較例１０については、自己発熱特性（δｔ）は、印可する電圧をＡＣ０ｋＶｐ−ｐ〜５．０ｋＶｐ−ｐの範囲で行い測定した。この結果は上述した実施例１０の結果とともに図９に示している。
【０１７５】
（表１）、（表２）、図９の結果から明らかなように、本発明の組成の誘電体磁器と、これに用いる電極として、本発明の第１層電極のＺｎ（亜鉛）電極及び第２層電極のＣｕ（銅）電極を用いた磁器コンデンサは、Ａｇ（銀）電極を用いたものに比べて、明らかに自己発熱温度特性が優れていた。
【０１７６】
（比較例１１）
比較例１１の磁器コンデンサは以下のようにして作製した。まず、主成分であるＢａＴｉＯ₃粉末１００部に対して、添加剤兼焼結助剤成分として、Ｂｉ₂Ｏ₃を３部、ＳｎＯ₂を２部、Ａｌ₂Ｏ₃を１部、Ｌａ₂Ｏ₃を１部、ＺｒＯ₂を１部、ＳｉＯ₂を０．５部、ＭｎＯ₂を０．２部それぞれ電子天秤で秤量し、以下、実施例１と同様にして誘電体磁器基板を得た。誘電体磁器基板の形状は、直径約１０．０ｍｍ、厚さ約１．０ｍｍである。
【０１７７】
次に実施例１と同様に、第１層電極としてＺｎ電極、第２層電極としてＣｕ電極を形成し、リード線を半田付けし、エポキシ樹脂をコーティングして外装材を形成した。
【０１７８】
（比較例１２）
誘電体磁器基板の両主表面に、印刷法によってＡｇ電極を直径８．０ｍｍで形成し、８００℃で焼き付けを行う以外は比較例１１と同様の方法にて比較例１２の磁器コンデンサを作製した。
【０１７９】
次に、これらの磁器コンデンサの諸特性を測定した。
【０１８０】
この測定結果は次の通りである。
【０１８１】
比較例１１：静電容量（Ｃａｐ）＝９８２．６４（ｐＦ）、ｔａｎδ＝１．３７０（％）、直流抵抗（ＩＲ）＝０．８Ｅ＋１２（Ω）、誘電体形状（φ／ｔ）＝８．０／１．３５（ｍｍ/ｍｍ）、誘電率（ε）＝３０００
比較例１２：静電容量（Ｃａｐ）＝９８０．５６（ｐＦ）、ｔａｎδ＝１．３６３（％）、直流抵抗（ＩＲ）＝０．８Ｅ＋１２（Ω）、誘電体形状（φ／ｔ）＝８．０／１．３５（ｍｍ/ｍｍ）、誘電率（ε）＝３０００
また、比較例１１，１２について、自己発熱特性（δｔ）を、印可する電圧をＡＣ０ｋＶｐ−ｐ〜３．０ｋＶｐ−ｐの範囲で測定し、その結果の自己発熱温度特性と印加電圧の関係を図１０に示す。なお、図１０は自己発熱温度特性と印加電圧の関係を示すグラフである。
【０１８２】
図１０の結果から明らかなように、本発明以外の組成の誘電体磁器と、Ｚｎ（亜鉛）からなる第１層電極とＣｕ（銅）からなる第２層電極を用いた場合、或いは、Ａｇ（銀）電極を用いた場合のいずれの磁器コンデンサであっても、自己発熱を抑制することができなかった。
【０１８３】
このように本発明の組成からなる誘電体磁器とＺｎ（亜鉛）からなる第１の電極とを組み合わせることではじめて自己発熱が抑制される。
【０１８４】
【発明の効果】
以上の様に本発明によれば、高電圧の使用条件下においても自己発熱温度を抑制し、低損失である磁器コンデンサを提供することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の実施の形態１における磁器コンデンサを示す透視側面図
（ｂ）本発明の実施の形態１における磁器コンデンサを示す透視正面図
【図２】本発明の実施の形態２におけるモールド型磁器コンデンサを示す断面図
【図３】本発明の実施の形態３におけるチップ型磁器コンデンサを示す透視斜視図
【図４】本発明の実施の形態３におけるチップ型磁器コンデンサを示す断面図
【図５】本発明の実施の形態４におけるチップ型磁器コンデンサを示す透視斜視図
【図６】本発明の実施の形態４におけるチップ型磁器コンデンサを示す断面図
【図７】本発明の実施の形態５におけるチップ型磁器コンデンサを示す斜視図
【図８】本発明の実施の形態５におけるチップ型磁器コンデンサを示す断面図
【図９】自己発熱温度特性と印加電圧の関係を示すグラフ
【図１０】自己発熱温度特性と印加電圧の関係を示すグラフ
【符号の説明】
１誘電体磁器基板
１ａ基体
２第１層電極
２ａ導電膜
３第２層電極
４，５リード線
６外装材
７，８リード端子
９端子電極
１０，１０ａ，１０ｂ間隙
１１軸芯部
１１ａ中央対向部
１２端子部
１３傾斜部
１００磁器コンデンサ
２００モールド型磁器コンデンサ
３００，４００，５００チップ型磁器コンデンサ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal backlight inverter ballast circuit, a primary / secondary snubber circuit of a switching power supply, a horizontal resonance circuit such as a TV / CRT display, an inverter fluorescent lamp, a high voltage / pulse circuit of an electronic device, and a communication modem pair. The present invention relates to a ceramic capacitor that is widely used as a surge circuit or the like, and more particularly, to a ceramic capacitor that suppresses self-heating temperature even under high frequency and high voltage use conditions and has a low loss.
[0002]
[Prior art]
In recent years, there has been an increasing trend toward larger CRT displays, higher image quality, larger liquid crystal displays, higher image quality, and smaller and lighter switching power supply circuits. The use conditions of a ceramic capacitor, which is one of the components, are also on the trend of higher frequencies and higher voltages.
[0003]
Furthermore, in addition to the stricter usage conditions compared with the conventional high frequency and high voltage, switching power supply circuits and DC-DC converter circuits are becoming smaller and lighter, and magnetic capacitors are required to be smaller. .
[0004]
Further, as an example of these ceramic capacitors, there are magnetic capacitors in a form in which electrodes are formed on both main surfaces of a disk-shaped dielectric ceramic, lead wires are respectively joined to the electrodes, and these are embedded in an exterior material. However, Ag (silver) has been conventionally used as an electrode of a ceramic capacitor. However, the Ag (silver) electrode has a problem that the self-heating temperature is high and electromigration occurs.
[0005]
In recent years, inexpensive base metal electrodes such as Cu (copper) and Ni (nickel) have been used in place of Ag (silver) for the electrodes of porcelain capacitors.
[0006]
Formation of a base metal electrode such as copper requires baking in a neutral or reducing atmosphere to prevent oxidation. Therefore, in order to prevent the dielectric ceramic itself from being reduced by the reducing atmosphere, improvements have been made such as improving the baking method and adding a special composite additive to the dielectric ceramic composition.
[0007]
For example, as disclosed in (Patent Document 1), SrTiO_Three30.0-70.0 wt%, PbTiO_Three0.0 to 40.0% by weight, Bi₂O_Three8.0 to 40.0% by weight of TiO₂The additive CuO is 0.05 to 0.70% by weight, CoO, CeO with respect to 100 parts of a composition formed by blending 3.0 to 20.0% by weight and 1.0 to 10.0% by weight of MgO.₂There is known a low-loss ceramic capacitor in which a sintered electrode mainly composed of Cu is formed on the opposing surface of a ceramic dielectric composition containing 0.05 to 3.00% by weight of each. These conventional porcelain capacitors using a base metal electrode such as Cu (copper) require baking in a neutral or reducing atmosphere to prevent oxidation for electrode formation. There is a problem that productivity is bad. Furthermore, when oxidation of a base metal electrode such as Cu (copper) occurs, not only the yield is lowered, but also the problem that sorting by non-destructive inspection is difficult, resulting in a significant decrease in productivity. was there. In addition, it is necessary to add a special composite additive to the dielectric ceramic composition, which requires the management of the composition ratio of the dielectric ceramic composition and increases the cost.
[0008]
Then, the electrode formation method in air | atmosphere is also known, for example, the method of apply | coating Zn (zinc) paste and baking in air | atmosphere is disclosed by (patent document 2).
[0009]
[Patent Document 1]
Japanese Patent Publication No. 6-70944
[Patent Document 2]
JP-A-63-236785
[0010]
[Problems to be solved by the invention]
Thus, a ceramic capacitor in which various electrodes are formed on a dielectric ceramic is known.
[0011]
However, these conventional ceramic capacitors have a problem that the self-heating temperature is high, but an inexpensive and effective measure has not yet been taken.
[0012]
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a ceramic capacitor that solves the above-described problems and suppresses the self-heating temperature even under high voltage use conditions and has a low loss.
[0013]
[Means for Solving the Problems]
  To solve this challenge,CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA first layer electrode composed mainly of Zn, and a second layer electrode composed mainly of Cu formed on the first layer electrode, opposite to the dielectric ceramic Dielectric porcelain provided with first and second layer electrodes on the surfaceInCaTiO_ThreeAnd La₂O_Three-TiO₂And SrTiO_ThreeThe molar ratio to CaTiO_Three0.05 to 0.95, La₂O_Three-TiO₂0.05-0.90, SrTiO_Three0.05 to 0.20, andMain componentSo that the total is 1Consist, the main component is MnO as additive ₂ , Al ₂ O _Three , SiO ₂ , ZnO, MgO, Mg ₂ TiO _Four A porcelain capacitor is characterized in that at least one of them is contained in the range of 0.01 to 1.0% by weight with respect to the main component.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
  The invention described in claim 1 of the present inventionCaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA first layer electrode composed mainly of Zn, and a second layer electrode composed mainly of Cu formed on the first layer electrode, opposite to the dielectric ceramic Dielectric porcelain provided with first and second layer electrodes on the surfaceInCaTiO_ThreeAnd La₂O_Three-TiO₂And SrTiO_ThreeThe molar ratio to CaTiO_Three0.05 to 0.95, La₂O_Three-TiO₂0.05-0.90, SrTiO_Three0.05 to 0.20, andMain componentSo that the total is 1Consist, the main component is MnO as additive ₂ , Al ₂ O _Three , SiO ₂ , ZnO, MgO, Mg ₂ TiO _Four A ceramic capacitor comprising at least one or more of them in a range of 0.01 to 1.0% by weight with respect to the main component.The self-heating temperature can be suppressed even under the use conditions of high frequency and high voltage, and the adhesion of the first layer electrode with Zn is good, and the lead wire or lead terminal Solder joint strength can be improved.
[0016]
  Claim 2The invention described inClaim 1A ceramic capacitor comprising: a lead wire connected to the second layer electrode; and a dielectric porcelain, first and second layer electrodes, and an exterior material in which part of the lead wire is embedded. In addition, the self-heating temperature can be suppressed even under the use conditions of high frequency and high voltage, and the adhesion of the first layer electrode with Zn is good, and the solder joint strength with the lead wire is improved. Can be made.
[0017]
  Claim 3The invention described inClaim 2In this case, the ceramic capacitor is provided with an external terminal forming portion of a lead terminal protruding outward from the side surface of the exterior material, and suppresses the self-heating temperature even under high frequency and high voltage use conditions. In addition, the adhesion of the first layer electrode with Zn is good, and the solder joint strength with the lead terminal can be improved.
[0031]
First, a dielectric ceramic constituting the ceramic capacitor of the present invention will be described.
[0032]
Dielectric porcelain is CaTiO_Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric composition of the system is used.
[0033]
Specifically, CaTiO_Three-La₂O_Three-TiO₂Or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeMnO, which is mainly composed of powder and is an additive and sintering aid component₂, Al₂O_Three, SiO₂, ZnO, MgO, Mg₂TiO_FourIt can be obtained by adding at least one selected from the above and baking.
[0034]
The preferred composition ratio (molar ratio) of these dielectric compositions is as follows.
[0035]
▲ 1 ▼ CaTiO_Three-La₂O_Three-TiO₂
CaTiO_Three        0.05-0.95
La₂O_Three-TiO₂  0.05-0.80
(2) CaTiO_Three-La₂O_Three-TiO₂-SrTiO_Three
CaTiO_Three        0.05-0.95
La₂O_Three-TiO₂  0.05-0.90
SrTiO_Three        0.05-0.20
Furthermore, La of (1) and (2)₂O_Three-TiO₂In TiO₂For 1 mole, La₂O_ThreeIs more preferably 1/3 mol.
[0036]
The additive and sintering aid component is MnO₂, Al₂O_Three, SiO₂, ZnO, MgO, Mg₂TiO_Four(1) CaTiO, which is the main component, of at least one selected from_Three-La₂O_Three-TiO₂Or (2) CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeEach is added in a range of 0.01 to 1.0% by weight.
[0037]
The first layer electrode formed as the counter electrode of the dielectric ceramic is mainly composed of Zn (zinc). Note that “mainly composed of Zn” may contain impurities or may be an alloy as follows, and its Zn content varies depending on the configuration.
[0038]
Zn used for the first layer electrode may contain a small amount of glass component or impurities, and preferably has a purity of 95% or more. Furthermore, a Zn alloy may be used, and the Zn content is preferably 90% or more.
[0039]
And Zn used as a 1st layer electrode suppresses self-heating temperature by cooperation with the above-mentioned dielectric ceramic.
[0040]
Further, the second layer electrode formed on the first layer electrode is at least one metal selected from Cu (copper), Ni (nickel), Ag (silver), Pd (palladium), and Al (aluminum). Mainly.
[0041]
Cu, Ni, Ag, Pd, and Al used for the second layer electrode may each contain a small amount of impurities, and preferably have a purity of 80% or more. Furthermore, an alloy may be used, and the content of Cu, Ni, Al, Pd, and Al is preferably 80% or more.
[0042]
In addition, at least one metal selected from Cu, Ni, Ag, Pd, and Al used as the second layer electrode has good adhesion to Zn of the first layer electrode, and leads or lead terminals. This improves the solder joint strength.
[0043]
Hereinafter, the ceramic capacitor of the present invention will be described in more detail with reference to the drawings.
[0044]
(Embodiment 1)
FIG. 1A is a see-through side view showing the porcelain capacitor according to the first embodiment of the present invention, and FIG. 1B is a see-through front view showing the porcelain capacitor according to the first embodiment of the present invention. 1A and 1B, 1 is a dielectric ceramic substrate, 2 is a first layer electrode, 3 is a second layer electrode, 4, 5 are lead wires, and 6 is an exterior material. Reference numeral 100 denotes a porcelain capacitor.
[0045]
As shown in FIGS. 1A and 1B, a ceramic capacitor 100 has a first layer electrode 2 and a second layer electrode 3 formed on both main surfaces of a disk-type dielectric ceramic substrate 1, respectively. Further, a pair of lead wires 4 and 5 are soldered to the second layer electrode 3 respectively.
[0046]
And the exterior material 6 which embeds a part of lead wires 4 and 5 and the dielectric ceramic board | substrate 1, the 1st layer electrode 2, and the 2nd layer electrode 3 is formed.
[0047]
As the dielectric ceramic substrate 1, the above-mentioned CaTiO_Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric porcelain mainly composed of a dielectric composition is used.
[0048]
Similarly, Zn is used as the first layer electrode 2, and at least one metal selected from Cu, Ni, Ag, Pd, and Al is used as the second layer electrode 3.
[0049]
Furthermore, as the lead wires 4 and 5, for example, a wire material obtained by using, as a raw material, an electrical copper wire specified in JIS C3102 and electroplating or melting solder can be used.
[0050]
Moreover, as the exterior material 6, an insulating material is used, and glass, an insulating resin, or the like can be used. Among these, insulating resins are preferable because they are suitable for processing and are inexpensive, thermosetting resins are more preferable because they are excellent in processing properties, and thermosetting epoxy resins are particularly preferable because they are excellent in strength and moisture resistance. Examples of the resin include orthocresol novolac, biphenyl, and pentadiene.
[0051]
Further, as shown in FIG. 1A, a pair of lead wires 4 and 5 joined to the second layer electrodes 3 on both main surfaces of the dielectric ceramic substrate 1 sandwich the dielectric ceramic substrate 1 therebetween. Although they are spaced apart and extend in parallel, they are bent and finally pulled out so as to overlap in the thickness direction of the dielectric ceramic substrate 1. The pair of lead wires 4 and 5 are overlapped at a position that is approximately half of the separation distance, that is, a position that makes the thickness of the dielectric ceramic substrate 1 approximately half.
[0052]
Further, as shown in FIG. 1B, the pair of lead wires 4 and 5 are respectively joined to the second layer electrode 3 so as to cross on the front and back surfaces of the dielectric ceramic substrate 1, bent, and substantially parallel. So as to be spaced apart from each other, and further bent so as to extend in parallel with the distance between the two narrowed.
[0053]
The pair of lead wires 4 and 5 of the porcelain capacitor 100 are inserted into the through holes of the circuit board and soldered and mounted on the back surface of the circuit board. As shown in FIG. By narrowing the distance at which the lead wires 4 and 5 are separated from each other at the insertion portion into the through hole, all the portions of the lead wires 4 and 5 protruding from the exterior material 6 do not enter the through hole.
[0054]
In addition, since a part of the lead wires 4 and 5 is necessarily interposed between the lowermost part of the outer packaging material 6 of the ceramic capacitor 100 to be mounted and the circuit board, the solder flux is hardly affected by the soldering. Can be reliably discharged. And since it is hard to receive the influence of the heat at the time of solder joining, Pb (lead) free solder with high soldering temperature can be used.
[0055]
Next, a method for manufacturing the ceramic capacitor according to Embodiment 1 of the present invention will be described.
[0056]
First, CaTiO_Three-La₂CO_Three-TiO₂Or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeMnO, which is mainly composed of powder and is an additive and sintering aid component₂, Al₂O_Three, SiO₂, ZnO, MgO, Mg₂TiO_FourAt least one selected from the above is blended, wet-mixed or granulated by a conventional ceramic technique, pressed into a disk shape, and then fired.
[0057]
Then, a Zn electrode is formed as a first layer electrode 2 on both main surfaces of the obtained dielectric ceramic 1 by a printing method. Specifically, zinc paste is formed on both main surfaces of the dielectric ceramic by screen printing and then baked at about 600 ° C. This baking need not be performed in a neutral or reducing atmosphere, and can be performed in an air atmosphere. As other methods for forming the Zn electrode, there can be used a so-called dip coating method in which a conductive paste is immersed and applied, or a film forming method such as an electrodeposition method, a plating method, or a vapor deposition method.
[0058]
Furthermore, the activation process of the Zn electrode surface which is the 1st layer electrode 2 is performed. This surface activation treatment removes the oxide on the surface of the Zn electrode. As a result, the adhesion of the laminated second layer electrode 3 to the electrode mainly composed of at least one metal selected from Cu, Ni, Ag, Pd, and Al is improved, and the gap between the Zn electrode and, for example, the Cu electrode is improved. Instable metal compounds are not generated. As the Zn electrode surface activation treatment, chemical etching can be used, and is performed by utilizing an acid. Specifically, for example, malic acid having a pH of about 3 is used. As another method, physical etching such as physically roughing the surface may be used.
[0059]
Next, for example, a Cu electrode is formed as the second layer electrode 3 on the Zn electrode which is the first layer electrode 2. Formation of the Cu electrode as the second layer electrode 3 is performed by a plating method. This plating may be either electrolytic plating or electroless plating, but electroless plating is preferable because it does not deteriorate ceramic element characteristics.
[0060]
Then, the lead wires 4 and 5 are soldered on the Cu electrode which is the second layer electrode 3, and a part of the lead wires 4 and 5 is removed and coated with an insulating resin or the like to form the exterior material 6. .
[0061]
(Embodiment 2)
FIG. 2 is a cross-sectional view showing a molded type ceramic capacitor according to Embodiment 2 of the present invention. In FIG. 2,

reference numerals

7 and 8 denote lead terminals, and 200 denotes a molded type ceramic capacitor. In addition, the same code | symbol is attached | subjected to the part similar to what was demonstrated in Embodiment 1. FIG.
[0062]
As shown in FIG. 2, the mold type ceramic capacitor 200 has a first layer electrode 2 and a second layer electrode 3 formed on both main surfaces of a disk-shaped dielectric ceramic substrate 1, respectively. A pair of

lead terminals

7 and 8 is soldered to the electrode 3.
[0063]
The exterior material 6 embeds the dielectric ceramic substrate 1, the first and

second layer electrodes

2 and 3, and part of the

lead terminals

7 and 8.
[0064]
Moreover, the part which protruded from the exterior material 6 of the

lead terminals

7 and 8 comprises an external terminal formation part, and it can be surface-mounted on a circuit board via the external terminal formation part of this

lead terminal

7 and 8. It has become.
[0065]
As dielectric ceramic substrate 1, as described in the first embodiment, CaTiO_Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric ceramic mainly composed of a dielectric composition is used. Similarly, Zn is used as the first layer electrode 2 and Cu, Ni, Ag, Pd, and Al are selected as the second layer electrode 3. At least one metal is used.
[0066]
Further, the exterior material 6 is the same as that described in the first embodiment, and an insulating material is used, and glass, insulating resin, or the like can be used. The thermosetting resin is excellent in processing suitability and more preferable, and the thermosetting epoxy resin represented by orthocresol novolac type, biphenyl type, pentadiene type epoxy resin, etc. has high strength and moisture resistance. It is particularly preferable because it is excellent.
[0067]
As the

lead terminals

7 and 8, a conductive material can be used, but a metal material suitably selected from at least one of Fe, Cu, and Ni is preferably used, so that electrical characteristics and workability are improved. This is advantageous.
[0068]
Next, the method for manufacturing a molded type ceramic capacitor according to the second embodiment of the present invention is the same as that described in the first embodiment, but on the second layer electrode 3 instead of the lead wires 4 and 5. The

lead terminals

7 and 8 are soldered, and the dielectric ceramic substrate 1, the first layer electrode 2 and the second layer electrode 3 are coated with an insulating resin or the like except for a part of the

lead terminals

7 and 8. 6 is obtained, and the molded type ceramic capacitor 200 can be obtained.
[0069]
(Embodiment 3)
FIG. 3 is a perspective view showing a chip-type ceramic capacitor according to Embodiment 3 of the present invention, and FIG. 4 is a cross-sectional view showing the chip-type ceramic capacitor according to Embodiment 3 of the present invention. 4 is a cross-sectional view taken along line AA in FIG.
[0070]
In FIGS. 3 and 4, 1a is a base made of a dielectric ceramic, 2a is a conductive film, 6 is an exterior material, and 9 is a terminal electrode. Further, 10 is a gap, 11 is an axial core part, 12 is a terminal part, 13 is an inclined part, and 300 is a chip type ceramic capacitor. In FIG. 4, h <b> 1 is the height of the terminal portion 12, h <b> 2 is the height of the shaft core portion 11, and θ is an angle formed by the shaft core portion 11 and the inclined portion 13. In addition, the same parts as those described in the first and second embodiments are denoted by the same reference numerals.
[0071]
As shown in FIGS. 3 and 4, the chip-type porcelain capacitor 300 is filled with the exterior material 6 between the terminal portions 12 and has a substantially rectangular parallelepiped shape.
[0072]
Furthermore, the base body 1 a has a configuration including terminal portions 12 at both ends and a shaft core portion 11 at the center, and the shaft core portion 11 is recessed over the outer periphery from the terminal portion 12. And the exterior material 6 is filled into this recessed part.
[0073]
In order to maintain the mechanical strength and various characteristics of the base body 1a, the dimensional ratio between the height h1 of the terminal portion 12 and the height h2 of the shaft core portion 11 is h2 / h1 = 0.5˜. Preferably, the ratio of the height h1 of the terminal portion 9 to the height h2 of the shaft core portion 8 is in the range of h1: h2 = 1: 0.5 to 0.85. . If this value is less than 0.5, the mechanical strength is insufficient and the quality as a capacitor product cannot be maintained. On the other hand, when this value exceeds 0.85, the thickness of the outer packaging material 6 to be filled becomes insufficient, and the reliability such as a decrease in moisture resistance is deteriorated.
[0074]
Further, in the base 1a, it is preferable that inclined portions 13 are respectively formed between the shaft core portion 11 and the terminal portions 12 at both ends. By providing the inclined portion 13, the outer packaging material 6 can be reliably and stably filled, and the chip-type ceramic capacitor 300 has almost no air bubbles between the outer packaging material 6 and the base body 1 a. Moreover, it is preferable that angle (theta) which this axial center part 11 and the inclination part 13 make is 90 to 150 degree | times. If it is 90 degrees or less, bubbles are generated and it is difficult to stably fill the exterior material 6. Moreover, when it exceeds 150 degree | times, the exterior packaging material 6 with which it will be filled will become thin, and reliability, such as a fall of moisture resistance, will worsen.
[0075]
A conductive film 2 a is formed on the surface of the base 1 a having the above-described configuration, and the conductive film 2 a is separated by a gap 10 in the shaft core portion 11. And the exterior material 6 is formed so that the electrically conductive film 2a formed in the gap | interval 10, the axial center part 11, and the inclination part 13 may be covered.
[0076]
Further, a terminal electrode 9 is formed on the conductive film 2a of the terminal portion 12 not covered with the exterior material 6 so as to cover the conductive film 2a. Note that the conductive film 2a exposed at the terminal portion 12 may be used as an electrode without providing the terminal electrode 9.
[0077]
Moreover, the exterior material 6 and the terminal part 12 are substantially flush, the outer shape is a substantially rectangular parallelepiped, and is excellent in mountability as a chip capacitor. Further, the outer shape of the chip-type ceramic capacitor 300 is preferably a substantially rectangular parallelepiped because it is excellent in mountability, but may be cylindrical or polygonal as long as the mountability as a chip capacitor is not hindered.
[0078]
Further, each configuration of the chip type ceramic capacitor 300 will be described in detail.
[0079]
First, the base 1a is formed of CaTiO as described in the first and second embodiments._Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric porcelain mainly composed of a dielectric composition is used. The conductive film 2a is mainly composed of Zn.
[0080]
The exterior material 6 is the same as that described in the first and second embodiments.
[0081]
Moreover, the terminal electrode 9 can improve the solderability at the time of mounting, and can protect the electrically conductive film 2a. As the terminal electrode 9, at least one material selected from Ni, Sn, and solder can be used. Among these, an electrode in which Sn or solder is formed on the Ni layer is particularly preferable because solderability and heat resistance are improved.
[0082]
Further, at least one metal selected from Cu, Ni, Ag, Pd, and Al described as the second layer electrode in the first and second embodiments may be used between the conductive film 2a and the terminal electrode 9. .
[0083]
Next, a method for manufacturing a chip-type ceramic capacitor according to Embodiment 3 of the present invention will be described.
[0084]
First, as in the first and second embodiments, CaTiO._Three-La₂O_Three-TiO₂Or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeMnO, which is mainly composed of powder and is an additive and sintering aid component₂, Al₂O_Three, SiO₂, ZnO, MgO, Mg₂TiO_FourAt least one selected from the above is blended, these dielectric materials are loaded into a mold, pressure-molded, and fired.
[0085]
And the axial core part 11 which is dented over the outer periphery rather than the terminal part 12 of both ends is formed by grinding the center of the baked substantially rectangular parallelepiped base base | substrate 1a over the outer periphery. In addition, a metal mold is formed in advance so as to have a shaft core portion 11 that is recessed over the outer periphery from the terminal portions 12 at both ends, a dielectric material is pressure-molded with this metal mold, and this is fired to form a substrate. 1a may be formed. By forming in this way, the step of cutting the substrate 1a can be eliminated.
[0086]
Next, a photosensitive resin is applied to the substrate 1a, and exposure and development are performed to mask a portion where the conductive film 2a corresponding to the gap 10 having a predetermined width is not formed over the outer periphery of the substrate 1a.
[0087]
Then, a conductive film 2a mainly composed of Zn is formed on the surface of the substrate 1a other than the mask portion. As a method for forming the conductive film 2a, a so-called dip coating in which the conductive film 2a is immersed and applied, or a film forming method such as a printing method, an electrodeposition method, a plating method, or a vapor deposition method can be used.
[0088]
Next, the photosensitive resin masked in the portion where the conductive film 2a corresponding to the gap 10 having a predetermined width is not formed is removed, and the conductive film 2a patterned into a desired shape and separated by the gap 10 can be obtained. .
[0089]
As a method of forming the conductive film 2a separated by the gap 10 on the substrate 1a, the conductive film 2a is directly applied to the substrate 1a except for the portion where the conductive film 2a corresponding to the gap 10 having a predetermined width is not formed. You can also.
[0090]
Further, after the conductive film 2a is once formed on the entire surface of the substrate 1a by various film forming methods, only the portion where the conductive film 2a corresponding to the gap 10 having a predetermined width is not formed is polished, laser trimmed, physically or chemically. It may be removed by a method such as mechanical etching. Among these, laser trimming is preferable because of its high accuracy.
[0091]
Further, when removing an unnecessary portion of the conductive film 2a by laser trimming, first, a predetermined thickness of the conductive film 2a of the unnecessary portion is removed by laser trimming. Next, the entire portion including unnecessary portions and other portions is uniformly etched. This etching is performed until the film thickness of the unnecessary portion of the conductive film 2a is completely removed. As a result, the conductive film 2a other than the unnecessary portion remains, and the conductive film 2a patterned into a desired shape can be obtained. According to this method, when removing the conductive film 2a formed on the surface of the substrate 1a by laser trimming, the heat of the laser does not reach the substrate 1a. It is possible to prevent deterioration of the characteristics of the substrate 1a due to the heat of the laser.
[0092]
Next, the exterior material 6 is filled with the above-described insulating material so as to cover the conductive film 2 a formed on the shaft core portion 11.
[0093]
Next, the terminal electrode 9 is formed on the conductive film 2a of the terminal portion 12 so as to cover the conductive film 2a.
[0094]
The chip-type ceramic capacitor 300 according to the third embodiment of the present invention has a substantially rectangular parallelepiped shape and is excellent in mountability as a chip capacitor.
[0095]
In Embodiment 3 of the present invention, when the mountability and the filling property of the exterior material 6 are not required, the shaft core portion 11 that is recessed over the outer periphery from the terminal portions 12 at both ends is not formed. Alternatively, a simple configuration may be employed in which the conductive film 2a is formed on the surface of a substantially rectangular parallelepiped or prismatic or cylindrical substrate 1a, and the gap 10 for separating the conductive film 2a is provided.
[0096]
(Embodiment 4)
FIG. 5 is a perspective view showing a chip-type ceramic capacitor according to Embodiment 4 of the present invention, and FIG. 6 is a cross-sectional view showing the chip-type ceramic capacitor according to Embodiment 4 of the present invention. 6 is a cross-sectional view taken along line AA in FIG.
[0097]
In FIGS. 5 and 6, 1a is a base made of dielectric ceramic, 2a is a conductive film, 6 is an exterior material, and 9 is a terminal electrode. Further, 10a and 10b are gaps, 11 is an axial core part, 12 is a terminal part, 13 is an inclined part, and 400 is a chip type ceramic capacitor.
[0098]
In FIG. 6, h <b> 1 is the height of the terminal portion 12, h <b> 2 is the height of the shaft core portion 11, and θ is an angle formed by the shaft core portion 11 and the inclined portion 13. In addition, the same reference numerals are given to the same parts as those described in the third embodiment.
[0099]
As shown in FIGS. 5 and 6, the chip-type porcelain capacitor 400 is filled with the exterior material 6 between the terminal portions 12, and has a substantially rectangular parallelepiped shape.
[0100]
Furthermore, the base body 1 a has a configuration including terminal portions 12 at both ends and a shaft core portion 11 at the center, and the shaft core portion 11 is recessed over the outer periphery from the terminal portion 12. And the exterior material 6 is filled into this recessed part.
[0101]
In order to maintain the mechanical strength and various characteristics of the base body 1a, the dimensional ratio between the height h1 of the terminal portion 12 and the height h2 of the shaft core portion 11 is h2 / h1 = 0.5˜. Preferably, the ratio of the height h1 of the terminal portion 9 to the height h2 of the shaft core portion 8 is in the range of h1: h2 = 1: 0.5 to 0.85. . If this value is less than 0.5, the mechanical strength is insufficient and the quality as a capacitor product cannot be maintained. On the other hand, when this value exceeds 0.85, the thickness of the outer packaging material 6 to be filled becomes insufficient, and the reliability such as a decrease in moisture resistance is deteriorated.
[0102]
Further, in the base 1a, it is preferable that inclined portions 13 are respectively formed between the shaft core portion 11 and the terminal portions 12 at both ends. By providing the inclined portion 13, the outer packaging material 6 can be reliably and stably filled, and the chip-type ceramic capacitor 300 has almost no air bubbles between the outer packaging material 6 and the base body 1 a. Moreover, it is preferable that angle (theta) which this axial center part 11 and the inclination part 13 make is 90 to 150 degree | times. If it is 90 degrees or less, bubbles are generated and it is difficult to stably fill the exterior material 6. Moreover, when it exceeds 150 degree | times, the exterior packaging material 6 with which it will be filled will become thin, and reliability, such as a fall of moisture resistance, will worsen.
[0103]
A conductive film 2a is formed on the surface of the substrate 1a having the above-described configuration, and the conductive film 2a is separated by

gaps

10a and 10b in the shaft core portion 11.
[0104]
As shown in FIGS. 5 and 6, the conductive film 2 a is formed on the pair of side surfaces and the terminal portion 12 facing each other of the shaft core portion 11, and the conductive film 2 a has different terminal portions on the pair of facing side surfaces. 12 and the

gaps

10a and 10b are drawn to different terminal portions 12 on a pair of opposing side surfaces.
[0105]
That is, in the chip-type ceramic capacitor 400, conductive films 2a drawn in different directions are formed on the front and back of the shaft core portion 11 of the base 1a, and are separated by

gaps

10a and 10b on the front and back of the base 1a, respectively. . Each of the conductive films 2a drawn out in different directions covers the terminal portion 12. Between the terminal portions 12 facing each other, the conductive film 2a is formed on the front and back of the base 1a, and a gap 10a separating the conductive film 2a. The gap 10b is point-symmetric. The conductive film 2a in the terminal portion 12 may be provided only on the side surface and not on the end surface.
[0106]
The chip-type ceramic capacitor 400 according to the fourth embodiment of the present invention can obtain a capacitance between the opposing terminal portions 12 by the gap 10a and the gap 10b that separate the conductive film 2a. Furthermore, the conductive films 2a facing each other are formed through the shaft core portion 11, and the capacitance can be obtained by the thickness (height h2) of the shaft core portion 11 of the base 1a. Further, a desired capacitance can be obtained by changing the thickness of the shaft core portion 11 of the base 1a.
[0107]
Moreover, the exterior material 6 and the terminal part 12 are substantially flush, the outer shape is a substantially rectangular parallelepiped, and is excellent in mountability as a chip capacitor. The outer shape of the chip-type ceramic capacitor 400 is preferably a substantially rectangular parallelepiped because it is excellent in mountability, but may be cylindrical or polygonal as long as the mountability as a chip capacitor is not hindered.
[0108]
Further, each configuration of the chip type ceramic capacitor 400 will be described in detail.
[0109]
First, as described in the first to third embodiments, the base 1 is made of CaTiO._Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric porcelain mainly composed of a dielectric composition is used. The conductive film 2a is mainly composed of Zn.
[0110]
The exterior material 6 is the same as that described in the first to third embodiments.
[0111]
Further, similarly to the third embodiment, the terminal electrode 9 can improve the solderability during mounting and protect the conductive film 2a. As the terminal electrode 9, at least one material selected from Ni, Sn, and solder can be used. Among these, an electrode in which Sn or solder is formed on the Ni layer is particularly preferable because solderability and heat resistance are improved. Further, at least one metal selected from Cu, Ni, Ag, Pd, and Al described as the second layer electrode in the first and second embodiments may be used between the conductive film 2a and the terminal electrode 9. .
[0112]
Next, a method for manufacturing a chip-type ceramic capacitor according to Embodiment 4 of the present invention will be described.
[0113]
First, as in Embodiments 1 to 3, CaTiO_Three-La₂O_Three-TiO₂Or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeMnO, which is mainly composed of powder and is an additive and sintering aid component₂, Al₂O_Three, SiO₂, ZnO, MgO, Mg₂TiO_FourAt least one selected from the above is blended, these dielectric materials are loaded into a mold, pressure-molded, and fired.
[0114]
And the axial core part 11 which is dented over the outer periphery rather than the terminal part 12 of both ends is formed by grinding the center of the baked substantially rectangular parallelepiped base base | substrate 1a over the outer periphery. In addition, a metal mold is formed in advance so as to have a shaft core portion 11 that is recessed over the outer periphery from the terminal portions 12 at both ends, a dielectric material is pressure-molded with this metal mold, and this is fired to form a substrate. 1a may be formed. By forming in this way, the step of cutting the substrate 1a can be eliminated.
[0115]
Next, a photosensitive resin is applied to the substrate 1a, and exposure and development are performed to mask portions on the front and back of the substrate 1a where the conductive film 2a corresponding to the

gaps

10a and 10b having a predetermined width is not formed.
[0116]
Then, a conductive film 2a mainly composed of Zn is formed on the surface of the substrate 1a other than the mask portion. As a method for forming the conductive film 2a, a so-called dip coating in which the conductive film 2a is immersed and applied, or a film forming method such as a printing method, an electrodeposition method, a plating method, or a vapor deposition method can be used.
[0117]
Next, the photosensitive resin masked in the portions where the conductive film 2a corresponding to the

gaps

10a and 10b having a predetermined width is not formed is removed, and the conductive film 2a patterned into a desired shape and separated by the

gaps

10a and 10b is formed. Obtainable.
[0118]
As a method of forming the conductive film 2a separated by the

gaps

10a and 10b on the base 1a, the conductive film 2a is directly applied to the base 1a except for a portion where the conductive film 2 corresponding to the

gaps

10a and 10b having a predetermined width is not formed. It can also be formed by coating.
[0119]
Further, after the conductive film 2a is once formed on the entire surface of the substrate 1a by various film forming methods, only the portion where the conductive film 2a corresponding to the

gaps

10a and 10b having a predetermined width is not formed is polished, laser trimmed, and physically Alternatively, it may be removed by a method such as chemical etching. Among these, laser trimming is preferable because of its high accuracy.
[0120]
Further, when removing an unnecessary portion of the conductive film 2a by laser trimming, first, a predetermined thickness of the conductive film 2a of the unnecessary portion is removed by laser trimming. Next, the entire portion including unnecessary portions and other portions is uniformly etched. This etching is performed until the film thickness of the unnecessary portion of the conductive film 2a is completely removed. As a result, the conductive film 2a other than the unnecessary portion remains, and the conductive film 2a patterned into a desired shape can be obtained. According to this method, when removing the conductive film 2a formed on the surface of the substrate 1a by laser trimming, the heat of the laser does not reach the substrate 1a. It is possible to prevent deterioration of the characteristics of the substrate 1a due to the heat of the laser.
[0121]
Next, the exterior material 6 is filled with the above-described insulating material so as to cover the conductive film 2 a formed on the shaft core portion 11.
[0122]
Next, the terminal electrode 9 is formed on the conductive film 2a of the terminal portion 12 so as to cover the conductive film 2a.
[0123]
And the chip-type ceramic capacitor 400 in Embodiment 4 of this invention becomes a substantially rectangular parallelepiped, and is excellent in the mountability as a chip capacitor.
[0124]
In addition, in Embodiment 4 of this invention, when mounting property and the filling property of the exterior material 6 are not required, the axial core part 11 dented over the outer periphery rather than the terminal part 12 of both ends is not formed. In addition, the conductive film 2a drawn out to a pair of side surfaces that are different from each other through

gaps

10a and 10b through a pair of opposing side surfaces of the base body 1a that is a substantially rectangular parallelepiped and the

gaps

10a and 10b. It may be a simple configuration provided.
[0125]
(Embodiment 5)
FIG. 7 is a perspective view showing a chip-type ceramic capacitor according to Embodiment 5 of the present invention, and FIG. 8 is a cross-sectional view showing the chip-type ceramic capacitor according to Embodiment 5 of the present invention. 8A is a cross-sectional view taken along line AA in FIG. 7, FIG. 8B is a cross-sectional view taken along line BB in FIG. 7, and FIG. 8C is a cross-sectional view taken along line CC in FIG. is there.
[0126]
7 and 8, reference numeral 11a denotes a central facing portion. Reference numeral 500 denotes a chip type ceramic capacitor. L is the thickness of the base 1a of the central facing portion 11a sandwiched between the recesses. In the fifth embodiment, the same parts as those described in the fourth embodiment are denoted by the same reference numerals.
[0127]
In the fifth embodiment, each part constituting the chip-type ceramic capacitor 500 is the same as that described in the fourth embodiment, and a detailed description thereof is partially omitted.
[0128]
As shown in FIG. 7, the chip-type ceramic capacitor 500 includes terminal electrodes 9 at both ends of the base 1 a, the recesses between the terminal electrodes 9 are filled with the exterior material 6, and the outer shape is a substantially rectangular parallelepiped.
[0129]
Further, as shown in FIG. 8A, the chip-type ceramic capacitor 500 has recesses formed on a pair of opposing surfaces of the base body 1a that is a substantially rectangular parallelepiped. The depth of the opposing concave portion is arbitrary, and the thickness L of the central opposing portion 11a of the base 1a is determined by the depth of the opposing concave portion. The opposing concave portions are symmetrical with respect to the central opposing portion 11a and preferably have the same volume, but may be different from each other.
[0130]
Further, as shown in FIGS. 8A, 8B, and 8C, the surface of the base 1a is pulled out to different end faces by opposing concave portions, that is, the front and back of the central facing portion 11a of the base 1a. A conductive film 2a is formed. Furthermore, the conductive film 2a is separated by

gaps

10a and 10b on the front and back of the central facing portion 11a of the base 1a.
[0131]
Each of the conductive films 2a drawn to different end faces covers the terminal portions 12 of the base 1a, and is formed on the front and back of the central facing portion 11a of the base 1a between the terminal portions 12 facing each other. The gap 10a and the gap 10b that separate the film 2a are in a point-symmetric relationship.
[0132]
Further, the facing concave portions are filled with the exterior material 6 respectively, and the conductive film 2a and the

gaps

10a and 10b on the front and back of the central facing portion 11a of the base 1a are covered.
[0133]
A terminal electrode 9 is formed on the conductive film 2a of the terminal portion 12 so as to cover the conductive film 2a. Note that the conductive film 2a exposed at the terminal portion 12 may be used as an electrode without providing the terminal electrode 9.
[0134]
Moreover, by filling the exterior material 6 substantially flush with the terminal portion 12, the outer shape becomes a substantially rectangular parallelepiped, and is excellent in mountability as a chip capacitor.
[0135]
The chip-type porcelain capacitor 500 according to the fifth embodiment of the present invention can obtain a capacitance between the opposing terminal portions 12 by the gap 10a and the gap 10b separating the conductive film 2a, and further, in the center. Conductive films 2a are formed so as to face each other via the facing portion 11a, and the capacitance can be obtained by the thickness L of the central facing portion 11a of the base 1a. Moreover, a desired electrostatic capacity can be obtained by changing the thickness L of the central facing portion 11a of the base 1a.
[0136]
In particular, in order to obtain a large capacitance, even if the thickness L of the central facing portion 11a of the base body 1a is reduced, the mechanical strength of the chip-type ceramic capacitor 50 is maintained by the presence of the base body 1a surrounding the central facing portion 11a. Is possible.
[0137]
As described in the first to fourth embodiments, the substrate 1 is made of CaTiO._Three-La₂O_Three-TiO₂System or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA dielectric porcelain mainly composed of a dielectric composition is used. The conductive film 2a is mainly composed of Zn.
[0138]
The exterior material 6 is the same as that described in the first to fourth embodiments.
[0139]
The terminal electrode 9 is the same as that described in the third and fourth embodiments.
[0140]
Next, a manufacturing method of the chip type ceramic capacitor 500 will be described.
[0141]
As a method of forming the substrate 1a, first, the above-described dielectric material is loaded into a mold, and after pressure forming, this is fired. And the recessed part is formed by shaving the center of a pair of surface which this baked substantially base-shaped base base | substrate 1a opposes. Alternatively, a mold may be formed in advance so as to have a concave portion at the center of a pair of opposed surfaces of the base 1a, and a dielectric material may be pressure-molded with this mold and fired. By forming in this way, the step of cutting the substrate 1a can be eliminated.
[0142]
Next, the conductive film 2a is formed on the front and back of the substrate 1a. In one recess, the conductive film 2a is formed to have a gap 10a, and in the other recess, the conductive film 2a is formed to have a gap 10b.
[0143]
The method for forming the conductive film 2a is the same as the method described in the fourth embodiment.
[0144]
Then, the exterior material 6 is filled in the recess using the above-described insulating material. The exterior material 6 is preferably formed substantially flush with the terminal portion 12.
[0145]
Further, the terminal electrode 9 is formed on the conductive film 2a of the terminal portion 12 so as to cover the conductive film 2a.
[0146]
The chip-type ceramic capacitor 500 according to the fifth embodiment of the present invention has a substantially rectangular parallelepiped shape and is excellent in mountability as a chip capacitor.
[0147]
As described in the first to fifth embodiments, the ceramic capacitor of the present invention can take various forms. And in any form, the ceramic capacitor of the present invention is CaTiO._Three-La₂O_Three-TiO₂Or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeSuppresses the self-heating temperature even under high-frequency and high-voltage usage conditions by including a dielectric porcelain composed mainly of zinc and an electrode mainly composed of Zn formed on the opposing surface of the dielectric porcelain. It is something that can be done.
[0148]
【Example】
The present invention will be described in detail by examples. In addition, this invention is not limited at all by the following examples.
[0149]
(Example 1)
First, CaTiO, the main component_Three-La₂O_Three-TiO₂Powder (in molar ratio, CaTiO_Three 0.950, La₂O_Three-TiO₂ 0.050) and 0.2 part of MgO as an additive / sintering aid component with respect to 100 parts of the powder, SiO2₂0.2 parts, each weighed with an electronic balance, and 5 mmφ ZrO₂It was put into a monomaron pot mill containing quality balls.
[0150]
Next, after mixing for 200 hours at a rotational speed of 100 rpm, the mixture was filtered through a 150 mesh silk screen, put into a stainless steel vat with a Teflon sheet, and dried at a temperature of 1200 ° C. The dried lump was granulated after being crushed in an alumina mortar.
[0151]
The granulated product was press-molded into a disk shape and then fired at about 1350 ° C. to obtain a dielectric ceramic substrate. The shape of the dielectric ceramic substrate is about 10.0 mm in diameter and about 1.0 mm in thickness.
[0152]
Next, a Zn electrode as a first layer electrode was formed with a diameter of 8.0 mm on both main surfaces of the obtained dielectric ceramic substrate by a printing method, and baked at 640 ° C.
[0153]
Further, the Zn electrode surface was chemically etched using malic acid having a pH of about 3 to remove oxides on the Zn electrode surface.
[0154]
Next, a Cu electrode was formed as a second layer electrode on the Zn electrode by an electroless plating method.
[0155]
Then, lead wires were soldered onto the Cu electrodes on both main surfaces of the dielectric ceramic.
[0156]
Further, except for a part of the lead wire, an epoxy resin was coated, and a dielectric porcelain on which Zn and Cu electrodes were laminated was coated to form an exterior material, and the ceramic capacitor shown in FIG. 1 was obtained.
[0157]
Next, the capacitance (Cap), dielectric loss (Q value = 1 / tan δ), DC resistance (IR), dielectric shape (φ / t), dielectric constant ( ε), temperature characteristics (TC), and self-heating characteristics (δt) were measured.
[0158]
Capacitance (Cap) and dielectric loss (Q value) were measured under a signal voltage of 1 V / 1 MHz using a YHP C meter 4278A. The direct current resistance (IR) was measured by applying 500 VDC for 1 minute using an insulation resistance meter R83400A manufactured by Advantest Corporation. The dielectric shape (φ / t) was measured with a micrometer, and the dielectric constant (ε) was determined by the following calculation. For temperature characteristics (TC), the capacitance at each temperature was measured with a C meter 4278A manufactured by YHP.
[0159]
C = ε · φ²/ 144t
C: Capacitance
ε: dielectric constant
φ: Dielectric electrode diameter
t: Dielectric thickness
The self-heating characteristic (δt) is composed of an epoxy resin of the porcelain capacitor of Example 1 by applying AC 5.0 kVp-p, frequency 100 kHz to the porcelain capacitor of Example 1 and φ0.1 mm thermocouple (chromel alumel). The surface temperature of the exterior material was measured when it was brought into close contact with the exterior material and the temperature rise was stabilized, and the difference between the surface temperature of the exterior material and the ambient temperature at that time was defined as the self-heating characteristic (δt).
[0160]
The measurement results are shown in (Table 1).
[0161]
[Table 1]

[0162]
(Examples 2 to 10)
CaTiO as the main component_Three-LaCO_Three-TiO₂The composition ratio (molar ratio) of the system powder is changed, or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA ceramic capacitor of Examples 2 to 10 was obtained in the same manner as in Example 1 except that the composition ratio (molar ratio) was changed with the system powder as the main component. For the ceramic capacitors of Examples 2 to 10, the same measurement as that of Example 1 was performed.
[0163]
This measurement result and CaTiO of Examples 2 to 10_Three-LaCO_Three-TiO₂System powder composition ratio or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeThe composition ratio (molar ratio) of the system powder is shown together in (Table 1).
[0164]
Moreover, about Example 10, the self-heating characteristic ((delta) t) measured the voltage to apply in the range of AC0kVp-p-5.0kVp-p. The result is shown in FIG. FIG. 9 is a graph showing the relationship between the self-heating temperature characteristic and the applied voltage.
[0165]
(Comparative Example 1)
Similar to Example 1, CaTiO as the main component_Three-La₂O_Three-TiO₂Powder (in molar ratio, CaTiO_Three 0.950, La₂O_Three-TiO₂ 0.050) with respect to 100 parts of this powder, 0.2 part of MgO as an additive, SiO2₂0.2 parts of the sintering aid component, weighed with an electronic balance, and 5 mmφ ZrO₂After putting into a monomaron pot mill containing quality balls and mixing for 200 hours at a rotational speed of 100 rpm, the mixture was filtered through a 150 mesh silk screen and put into a stainless steel vat with a Teflon sheet, and 1200 ° C. Dried at a temperature of. The dried lump was granulated after being crushed in an alumina mortar.
[0166]
The granulated product was press-molded into a disk shape and then fired at about 1350 ° C. to obtain a dielectric ceramic substrate. The shape of the dielectric ceramic substrate is about 10.0 mm in diameter and about 1.0 mm in thickness.
[0167]
Next, Ag (silver) electrodes having a diameter of 8.0 mm were formed on both main surfaces of the obtained dielectric ceramic substrate by a printing method, and baked at 800 ° C.
[0168]
Then, lead wires were soldered onto the Ag electrodes on both main surfaces of the dielectric ceramic. Further, except for a part of the lead wire, an epoxy resin was coated, and a dielectric porcelain on which an Ag electrode was formed was covered to form an exterior material, thereby obtaining the ceramic capacitor shown in FIG.
[0169]
Next, as in Example 1, the capacitance (Cap), dielectric loss (Q value = 1 / tan δ), DC resistance (IR), dielectric shape (φ of the obtained ceramic capacitor of Comparative Example 1 / T), dielectric constant (ε), temperature characteristics (TC), and self-heating characteristics (δt).
[0170]
The measurement results are shown in (Table 2).
[0171]
[Table 2]

[0172]
(Comparative Examples 2 to 10)
CaTiO as the main component_Three-LaCO_Three-TiO₂The composition ratio (molar ratio) of the system powder is changed, or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeA ceramic capacitor of Comparative Examples 2 to 10 was obtained in the same manner as in Comparative Example 1 except that the composition ratio (molar ratio) was changed with the system powder as the main component. For the ceramic capacitors of Comparative Examples 2 to 10, the same measurement as in Comparative Example 1 was performed.
[0173]
This measurement result and CaTiO of Comparative Examples 2 to 10_Three-LaCO_Three-TiO₂System powder composition ratio or CaTiO_Three-La₂O_Three-TiO₂-SrTiO_ThreeThe composition ratio (molar ratio) of the system powder is shown together in (Table 2).
[0174]
Moreover, about the comparative example 10, the self-heating characteristic ((delta) t) measured the voltage to apply in the range of AC0kVp-p-5.0kVp-p. This result is shown in FIG. 9 together with the result of Example 10 described above.
[0175]
As can be seen from the results of (Table 1), (Table 2), and FIG. 9, the dielectric ceramic having the composition of the present invention, and the electrode used therefor, the Zn (zinc) electrode of the first layer electrode of the present invention and The porcelain capacitor using the Cu (copper) electrode of the second layer electrode clearly had better self-heating temperature characteristics than the one using the Ag (silver) electrode.
[0176]
(Comparative Example 11)
The porcelain capacitor of Comparative Example 11 was produced as follows. First, BaTiO, the main component_ThreeAs an additive and sintering aid component, Bi is added to 100 parts of the powder.₂O_Three3 parts, SnO₂2 parts, Al₂O_Three1 part, La₂O_Three1 part of ZrO₂1 part of SiO₂0.5 parts, MnO₂0.2 parts of each were weighed with an electronic balance, and a dielectric ceramic substrate was obtained in the same manner as in Example 1. The shape of the dielectric ceramic substrate is about 10.0 mm in diameter and about 1.0 mm in thickness.
[0177]
Next, as in Example 1, a Zn electrode was formed as the first layer electrode, a Cu electrode was formed as the second layer electrode, the lead wires were soldered, and an exterior material was formed by coating an epoxy resin.
[0178]
(Comparative Example 12)
A ceramic capacitor of Comparative Example 12 was produced in the same manner as Comparative Example 11 except that Ag electrodes were formed with a diameter of 8.0 mm on both main surfaces of the dielectric ceramic substrate by printing, and baked at 800 ° C. .
[0179]
Next, various characteristics of these ceramic capacitors were measured.
[0180]
The measurement results are as follows.
[0181]
Comparative Example 11: Capacitance (Cap) = 982.64 (pF), tan δ = 1.370 (%), DC resistance (IR) = 0.8E + 12 (Ω), dielectric shape (φ / t) = 8 0.0 / 1.35 (mm / mm), dielectric constant (ε) = 3000
Comparative Example 12: Capacitance (Cap) = 980.56 (pF), tan δ = 1.363 (%), DC resistance (IR) = 0.8E + 12 (Ω), dielectric shape (φ / t) = 8 0.0 / 1.35 (mm / mm), dielectric constant (ε) = 3000
In Comparative Examples 11 and 12, the self-heating characteristics (δt) were measured by applying a voltage within a range of AC 0 kVp-p to 3.0 kVp-p, and the relationship between the resulting self-heating temperature characteristics and the applied voltage 10 shows. FIG. 10 is a graph showing the relationship between the self-heating temperature characteristic and the applied voltage.
[0182]
As is apparent from the results of FIG. 10, when a dielectric ceramic having a composition other than that of the present invention and a first layer electrode made of Zn (zinc) and a second layer electrode made of Cu (copper) are used, or Ag In any of the porcelain capacitors using the (silver) electrode, self-heating could not be suppressed.
[0183]
Thus, self-heating is suppressed only by combining the dielectric ceramic made of the composition of the present invention with the first electrode made of Zn (zinc).
[0184]
【The invention's effect】
As described above, according to the present invention, a self-heating temperature can be suppressed even under a high voltage use condition, and a ceramic capacitor having a low loss can be provided.
[Brief description of the drawings]
FIG. 1A is a transparent side view showing a ceramic capacitor according to a first embodiment of the present invention.
(B) Perspective front view showing the porcelain capacitor according to the first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing a molded ceramic capacitor according to a second embodiment of the present invention.
FIG. 3 is a perspective view showing a chip-type porcelain capacitor according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a chip type ceramic capacitor according to a third embodiment of the present invention.
FIG. 5 is a perspective view showing a chip-type porcelain capacitor according to a fourth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a chip-type ceramic capacitor according to a fourth embodiment of the present invention.
FIG. 7 is a perspective view showing a chip-type ceramic capacitor according to a fifth embodiment of the present invention.
FIG. 8 is a sectional view showing a chip-type ceramic capacitor according to a fifth embodiment of the present invention.
FIG. 9 is a graph showing the relationship between self-heating temperature characteristics and applied voltage.
FIG. 10 is a graph showing the relationship between self-heating temperature characteristics and applied voltage.
[Explanation of symbols]
1 Dielectric porcelain substrate
1a substrate
2 First layer electrode
2a conductive film
3 Second layer electrode
4,5 Lead wire
6 Exterior materials
7,8 Lead terminal
9 Terminal electrode
10, 10a, 10b gap
11 Shaft core
11a Center facing part
12 Terminal section
13 Inclined part
100 Porcelain capacitor
200 Molded Porcelain Capacitor
300, 400, 500 Chip type ceramic capacitors

Claims

Dielectric porcelain mainly composed of Ca TiO ₃ —La ₂ O ₃ —TiO ₂ —SrTiO ₃ , first layer electrode mainly composed of Zn, and mainly Cu formed on the first layer electrode The first layer and the second layer are provided on the opposing surface of the dielectric ceramic . In the dielectric ceramic , CaTiO ₃ , La ₂ O ₃ —TiO ₂ and SrTiO are provided. ₃ and the molar ratio of CaTiO ₃ to 0.05~0.95, La _₂ O ₃ -TiO ₂ and from 0.05 to 0.90, a SrTiO ₃ and 0.05 to 0.20, and the main component The main component is composed of at least one of MnO ₂ , Al ₂ O ₃ , SiO ₂ , ZnO, MgO, and Mg ₂ TiO ₄ as additives. In contrast, it is characterized by containing in the range of 0.01 to 1.0% by weight, respectively. Porcelain capacitors that.

A lead wire connected to the second layer electrode; and the dielectric ceramic, the first layer and second layer electrodes, and an exterior material for embedding a part of the lead wire. The porcelain capacitor according to claim 1.

3. The porcelain capacitor according to claim 2, further comprising: an external terminal forming portion of the lead terminal protruding outward from a side surface of the exterior material.