JP4803068B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP4803068B2 JP4803068B2 JP2007042413A JP2007042413A JP4803068B2 JP 4803068 B2 JP4803068 B2 JP 4803068B2 JP 2007042413 A JP2007042413 A JP 2007042413A JP 2007042413 A JP2007042413 A JP 2007042413A JP 4803068 B2 JP4803068 B2 JP 4803068B2
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- plate portion
- insulator
- ceramic body
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Inverter Devices (AREA)
Abstract
Description
本発明は半導体モジュールに関する。特に、バスバーを介して電源とスイッチング素子とを接続する半導体モジュールに関する。 The present invention relates to a semiconductor module. In particular, the present invention relates to a semiconductor module that connects a power source and a switching element via a bus bar.
IGBT等の半導体スイッチング素子により、直流電圧を交流電圧に変換する半導体モジュールが知られている。例えば、ハイブリッド自動車では、バッテリの電圧を利用してモータを駆動するために、バッテリの直流電圧を交流電圧に変換する必要がある。そのため、バッテリの直流電圧をインバータに入力し、インバータに備えられた半導体モジュールによって交流電圧に変換する。 2. Description of the Related Art A semiconductor module that converts a DC voltage into an AC voltage using a semiconductor switching element such as an IGBT is known. For example, in a hybrid vehicle, it is necessary to convert a DC voltage of a battery into an AC voltage in order to drive a motor using the voltage of the battery. For this reason, the DC voltage of the battery is input to the inverter and converted into an AC voltage by the semiconductor module provided in the inverter.
半導体モジュールは、スイッチング素子の他に、外部電源の正極と接続されてスイッチング素子に電圧を供給する第1バスバーと、外部電源の負極と接続されてスイッチング素子に電圧を供給する第2バスバーを備えている。この半導体モジュールでは、第1バスバーと第2バスバーとの間に絶縁関係が維持されていなければならないため、両者は互いに接触しないように配置されている。
この半導体モジュールでは、第1バスバーと第2バスバーの配線インダクタンスによって、スイッチング時にサージ電圧が発生する。特に、ハイブリッド自動車等の大電圧下で使用される半導体モジュールでは、発生するサージ電圧も大きくなる。大きなサージ電圧がスイッチング素子に印加されると、スイッチング素子の破壊等の要因となる。そこで、スイッチング時に発生するサージ電圧を低減する方法が開発されている(例えば、特許文献1)。
In addition to the switching element, the semiconductor module includes a first bus bar that is connected to the positive electrode of the external power supply and supplies a voltage to the switching element, and a second bus bar that is connected to the negative electrode of the external power supply and supplies a voltage to the switching element. ing. In this semiconductor module, since the insulation relationship must be maintained between the first bus bar and the second bus bar, they are arranged so as not to contact each other.
In this semiconductor module, a surge voltage is generated at the time of switching due to the wiring inductance of the first bus bar and the second bus bar. In particular, in a semiconductor module used under a large voltage such as a hybrid vehicle, the generated surge voltage also increases. When a large surge voltage is applied to the switching element, it causes a breakdown of the switching element. Therefore, a method for reducing a surge voltage generated at the time of switching has been developed (for example, Patent Document 1).
特許文献1の半導体モジュールは、半導体素子と、半導体素子に直流高電圧バッテリの負極の電圧を供給する負極側配線導体と、半導体素子に直流高電圧バッテリの正極の電圧を供給する正極側配線導体とを備えている。負極側配線導体は、Nバスバー(第2バスバー)を介して高電圧バッテリと接続されている。正極側配線導体は、Pバスバー(第1バスバー)を介して高電圧バッテリと接続されている。負極側配線導体と正極側配線導体は、薄板形状に形成され、所定の間隔を空けて平行に配置されている。負極側配線導体と正極側配線導体の間には、板状の誘電体が配置されている。誘電体には、誘電性を有するセラミックス体が用いられている。この構成では、正極側配線導体と負極側配線導体との間に誘電体を配置することで、両者の間にコンデンサが形成される。スイッチング時に発生するサージ電圧は、誘電体に放電されることで低減される。
なお、セラミックス体は、高温下に置かれると、膨張や反り等の熱変形が発生する。セラミックス体の変形が正極側配線導体及び負極側配線導体によって拘束されると、熱変形によってセラミックス体が破損する虞がある。セラミックス体が破損すると、その割れ目に埃や水分が付着しやすくなる。これにより、正極側配線導体と負極側配線導体とが短絡してしまう。また、負極側配線導体と正極側配線導体が熱変形する場合がある。この場合も、セラミックス体に応力が作用し、セラミックス体が破損する虞が生じる。
そこで、特許文献1の正極側配線導体と負極側配線導体は、セラミックス体の熱膨張係数に近い熱膨張係数を有する材料で作製されている。また、正極側配線導体と負極側配線導体は、板厚の薄い薄板形状とされる。そのため、セラミックス体が熱変形すると、その変形に伴って正極側配線導体と負極側配線導体も容易に変形することができる。また、正極側配線導体と負極側配線導体が熱変形しても、セラミックス体に作用する応力は小さい。これらによって、セラミックス体が破損することが防止されている。
The semiconductor module of Patent Document 1 includes a semiconductor element, a negative-side wiring conductor that supplies a negative voltage of a DC high-voltage battery to the semiconductor element, and a positive-side wiring conductor that supplies a positive voltage of the DC high-voltage battery to the semiconductor element. And. The negative electrode side wiring conductor is connected to the high voltage battery via an N bus bar (second bus bar). The positive electrode side wiring conductor is connected to the high voltage battery via the P bus bar (first bus bar). The negative electrode side wiring conductor and the positive electrode side wiring conductor are formed in a thin plate shape, and are arranged in parallel at a predetermined interval. A plate-like dielectric is disposed between the negative electrode side conductor and the positive electrode side conductor. As the dielectric, a ceramic body having dielectric properties is used. In this configuration, by disposing a dielectric between the positive electrode side wiring conductor and the negative electrode side wiring conductor, a capacitor is formed between the two. The surge voltage generated at the time of switching is reduced by being discharged to the dielectric.
When the ceramic body is placed at a high temperature, thermal deformation such as expansion and warpage occurs. If the deformation of the ceramic body is constrained by the positive side wiring conductor and the negative side wiring conductor, the ceramic body may be damaged by thermal deformation. When the ceramic body is damaged, dust and moisture easily adhere to the cracks. Thereby, a positive electrode side wiring conductor and a negative electrode side wiring conductor will short-circuit. Moreover, the negative electrode side wiring conductor and the positive electrode side wiring conductor may be thermally deformed. Also in this case, stress acts on the ceramic body, which may cause damage to the ceramic body.
Therefore, the positive electrode side wiring conductor and the negative electrode side wiring conductor of Patent Document 1 are made of a material having a thermal expansion coefficient close to that of the ceramic body. Further, the positive electrode side wiring conductor and the negative electrode side wiring conductor have a thin plate shape with a small plate thickness. Therefore, when the ceramic body is thermally deformed, the positive-side wiring conductor and the negative-side wiring conductor can be easily deformed along with the deformation. Further, even if the positive electrode side wiring conductor and the negative electrode side wiring conductor are thermally deformed, the stress acting on the ceramic body is small. These prevent the ceramic body from being damaged.
しかしながら、半導体モジュールを小型化、簡素化するために、薄板形状の正極側配線導体及び負極側配線導体を使用しない場合がある。かかる構成では、例えば、第1バスバーと第2バスバーが、スイッチング素子の近傍に配置される。そして、第1バスバーと第2バスバーが、それぞれ短いワイヤを介してスイッチング素子に接続される。このような半導体モジュールでは、スイッチング時のサージ電圧を低減するために、第1バスバーと第2バスバーとの間にセラミックス体を配置しなければならない。しかしながら、第1バスバー及び第2バスバーは、薄板形状の配線導体とは異なり、ある程度の剛性を有している。したがって、板状のセラミックス体を第1バスバーと第2バスバーとの間に配置すると、各バスバーとセラミックス体の熱変形によってセラミックス体が破損してしまう。このため、薄板形状の配線導体を用いない半導体モジュールでは、第1バスバーと第2バスバーの間に充分な容量のコンデンサを形成することができず、スイッチング時のサージ電圧を充分に低減することができないという問題があった。 However, in order to reduce the size and simplify the semiconductor module, the thin plate-shaped positive electrode side conductor and negative electrode side conductor may not be used. In such a configuration, for example, the first bus bar and the second bus bar are arranged in the vicinity of the switching element. The first bus bar and the second bus bar are each connected to the switching element via a short wire. In such a semiconductor module, a ceramic body must be disposed between the first bus bar and the second bus bar in order to reduce a surge voltage during switching. However, unlike the thin-plate-shaped wiring conductor, the first bus bar and the second bus bar have a certain degree of rigidity. Therefore, when a plate-shaped ceramic body is disposed between the first bus bar and the second bus bar, the ceramic body is damaged by thermal deformation of each bus bar and the ceramic body. For this reason, in a semiconductor module that does not use a thin wiring conductor, a capacitor having a sufficient capacity cannot be formed between the first bus bar and the second bus bar, and the surge voltage during switching can be sufficiently reduced. There was a problem that I could not.
本発明は上述した事情を鑑みてなされたものであり、その目的は、正極側の第1バスバーと負極側の第2バスバーとの間に充分な容量のコンデンサを形成することができ、これによって、スイッチング時に発生するサージ電圧を低減することができる半導体モジュールを提案することである。 The present invention has been made in view of the above-described circumstances, and an object thereof is to form a capacitor having a sufficient capacity between the first bus bar on the positive electrode side and the second bus bar on the negative electrode side. Another object of the present invention is to propose a semiconductor module capable of reducing a surge voltage generated during switching.
本発明の半導体モジュールは、一対のスイッチング部と、一方のスイッチング部と接続されると共に電源の正極側に接続される第1バスバーと、他方のスイッチング部と接続されると共に電源の負極側に接続される第2バスバーと、各スイッチング部と接続されると共に外部装置に接続される第3バスバーと、第1バスバーと第2バスバーとの間に配置された絶縁体と、を備えており、絶縁体内には、複数の誘電性の平板状のセラミックス体が、少なくとも絶縁体の長手方向に並んで配置されており、各セラミックス体は、隣接するセラミックス体と離間して配置されている半導体モジュール。
また、本明細書で開示される半導体モジュールは、一対のスイッチング部と、一方のスイッチング部と接続されると共に電源の正極側に接続される第1バスバーと、他方のスイッチング部と接続されると共に電源の負極側に接続される第2バスバーと、各スイッチング部と接続されると共に外部装置に接続される第3バスバーと、第1バスバーと第2バスバーとの間に配置された絶縁体と、を備えている。そして、絶縁体内には、少なくともその長手方向に間隔を空けて複数の誘電性の平板状セラミックス体が配置されている。
The semiconductor module of the present invention includes a pair of switching units, a first bus bar connected to one switching unit and connected to the positive side of the power source, and connected to the other switching unit and connected to the negative side of the power source. A second bus bar, a third bus bar connected to each switching unit and connected to an external device, and an insulator disposed between the first bus bar and the second bus bar. A semiconductor module in which a plurality of dielectric flat ceramic bodies are arranged in the body side by side in at least the longitudinal direction of the insulator, and each ceramic body is arranged apart from an adjacent ceramic body.
The semiconductor module disclosed in the present specification is connected to a pair of switching units, a first bus bar connected to one switching unit and connected to the positive side of the power source, and the other switching unit. A second bus bar connected to the negative electrode side of the power source, a third bus bar connected to each switching unit and connected to an external device, an insulator disposed between the first bus bar and the second bus bar; It has. In the insulator, a plurality of dielectric flat ceramic bodies are arranged at least in the longitudinal direction.
この半導体モジュールでは、正極側の第1バスバーと負極側の第2バスバーとの間に、絶縁体が配されている。少なくとも絶縁体の長手方向に、間隔を空けて複数の誘電性の平板状セラミックス体を配置することで、第1バスバーと第2バスバーの間に充分な容量のコンデンサが形成される。これにより、第1バスバーと第2バスバーの配線インダクタンスによって発生したサージ電圧を充分に低減することができる。
また、複数のセラミックス体を用いることで、各セラミックス体の、絶縁体の長手方向の長さとそれに直交する方向の長さの比率(アスペクト比)を小さくすることができる。このため、各セラミックス体が熱変形しても、その変形量は小さく、また、剛性も上がるため、セラミックス体が破損することが防止される。また、複数のセラミックス体は、絶縁体の長手方向に間隔を空けて配列されている。そのため、第1バスバー及び第2バスバーが熱変形して、長手方向に沿って大きく変形しても、隣り合うセラミックス体の位置関係が変わることによって、セラミックス体自体に高い応力が作用することが抑えられる。これらによって、セラミックス体の破損を防止することができる。
なお、絶縁体は、その長手方向及び第1バスバーと第2バスバーとの隙間方向に直行する方向にも、所定の間隔を空けて複数のセラミックス体を配置してもよい。
In this semiconductor module, an insulator is disposed between the first bus bar on the positive electrode side and the second bus bar on the negative electrode side. A capacitor having a sufficient capacity is formed between the first bus bar and the second bus bar by disposing a plurality of dielectric flat plate ceramic bodies at intervals in the longitudinal direction of the insulator. Thereby, the surge voltage generated by the wiring inductance of the first bus bar and the second bus bar can be sufficiently reduced.
In addition, by using a plurality of ceramic bodies, the ratio (aspect ratio) between the lengths of the insulators in the longitudinal direction and the lengths in the direction perpendicular thereto can be reduced. For this reason, even if each ceramic body is thermally deformed, the amount of deformation is small and the rigidity is increased, so that the ceramic body is prevented from being damaged. The plurality of ceramic bodies are arranged at intervals in the longitudinal direction of the insulator. Therefore, even if the first bus bar and the second bus bar are thermally deformed and greatly deformed along the longitudinal direction, it is possible to suppress the high stress from acting on the ceramic body itself by changing the positional relationship between adjacent ceramic bodies. It is done. By these, damage to the ceramic body can be prevented.
The insulator may be arranged with a plurality of ceramic bodies at predetermined intervals in the longitudinal direction and also in the direction perpendicular to the gap direction between the first bus bar and the second bus bar.
この半導体モジュールでは、絶縁体は、各セラミックス体と第1バスバーの間に配置された第1樹脂層と、各セラミックス体と第2バスバーの間に配置された第2樹脂層をさらに有していることが好ましい。この構成によれば、第1バスバーや第2バスバーが熱変形すると、それに応じて樹脂層が変形することで、セラミックス体に作用する応力を低減することができる。また、セラミックス体が熱変形すると、それに応じて樹脂層が変形することで、セラミックス体に作用する応力を低減することができる。
なお、誘電性のセラミックス体と第1樹脂層と第2樹脂層は、インサート成形によって一体化して形成することができる。あるいは、誘電性のセラミックス体の一方の面に樹脂シート(樹脂層)を貼着し、他方の面に樹脂シート(樹脂層)を貼着するようにしてもよい。
In this semiconductor module, the insulator further includes a first resin layer disposed between each ceramic body and the first bus bar, and a second resin layer disposed between each ceramic body and the second bus bar. Preferably it is. According to this configuration, when the first bus bar or the second bus bar is thermally deformed, the resin layer is deformed accordingly, so that the stress acting on the ceramic body can be reduced. Further, when the ceramic body is thermally deformed, the resin layer is deformed accordingly, so that the stress acting on the ceramic body can be reduced.
The dielectric ceramic body, the first resin layer, and the second resin layer can be integrally formed by insert molding. Alternatively, a resin sheet (resin layer) may be attached to one surface of the dielectric ceramic body, and a resin sheet (resin layer) may be attached to the other surface.
下記の実施例に記載の技術の主要な特徴について列記する。
(形態1) 第1バスバー、第2バスバー及び第3バスバーは、インサート成形によってハウジングに一体化される。
(形態2) 絶縁体(セラミックス体と樹脂層)は、インサート成形によってハウジングに一体化される。
(形態3) 絶縁体(セラミックス体と樹脂層)は、インサート成形によってハウジングに一体化された第1バスバーと第2バスバーとの間に挿入される。
(形態4) セラミックス体は、チタン酸バリウム(BaTiO3)又はチタン酸ストロンチウム(SrTiO3)で作製されている。
The main features of the techniques described in the following examples are listed.
(Mode 1) The first bus bar, the second bus bar, and the third bus bar are integrated with the housing by insert molding.
(Mode 2) The insulator (ceramic body and resin layer) is integrated with the housing by insert molding.
(Mode 3) The insulator (the ceramic body and the resin layer) is inserted between the first bus bar and the second bus bar integrated into the housing by insert molding.
(Mode 4) The ceramic body is made of barium titanate (BaTiO 3 ) or strontium titanate (SrTiO 3 ).
本発明を具現化した実施例に係る半導体モジュールを図面に基づいて説明する。図1は本実施例の半導体モジュール10の側面図である。図2は半導体モジュール10から第1バスバー30、第2バスバー20、第3バスバー24及び絶縁体14を抜粋した上面図である。図3は第1バスバー30、第2バスバー20、第3バスバー24及び絶縁体14の位置関係を示す分解斜視図である。
図1〜3に示すように、半導体モジュール10は、ハウジング40に一体化された第1バスバー30、第2バスバー20及び第3バスバー24と、絶縁体14を備えている。
図3によく示されるように、第1バスバー30は、その長手方向が前後方向に伸びる第1支持板部30aと、第1支持板部30aと平行に伸びる第1上板部30cと、第1上板部30cに垂直に立設された第1挟持板部30dと、第1支持板部30aと第1上板部30cとを連接する第1連接板部30bを有している。第1挟持板部30dは、第1支持板部30aの長手方向の全長と略同一の長さを有している。第1挟持板部30dは、第1上板部30cの右端(図3の右側)に立設されている。第1連接板部30bは、第1支持板部30aの後端から側方(図3の右側)に伸びてから垂直上方(図3の上方)に向かって折れ曲がっており、その上端が第1上板部30cに接続されている。第1支持板部30a、第1連接板部30b、第1上板部30c及び第1挟持板部30dは、導電性の金属によって一体で作製されている。
A semiconductor module according to an embodiment embodying the present invention will be described with reference to the drawings. FIG. 1 is a side view of a
As shown in FIGS. 1 to 3, the
As shown in FIG. 3, the
第3バスバー24は、その長手方向が前後方向に伸びる第3支持板部24aと、第3支持板部24aと平行に伸びる第3上板部24cと、第3支持板部24aと第3上板部24cを連接する第3連接板部24bを有している。第3連接板部24bは、第3支持板部24aの前端から側方(図3の左側)に伸びてから垂直上方に折れ曲がっており、その上端が第3上板部24cに接続されている。第3支持板部24a、第3連接板部24b及び第3上板部24cは、導電性の金属によって一体で作製されている。
The
第1バスバー30と第3バスバー24がハウジング40にインサートされた状態では、ハウジング40の台座40a上に第1バスバー30の第1支持板部30aと第3バスバー24の第3支持板部24aが配置される。また、第1支持板部30aの上方には、第3バスバー24の第3上板部24cが第1支持板部30aと平行に配置される。第3バスバー24の第3連接板部24bの上方には、第1バスバー30の第1上板部30cが第3連接板部24bと平行に配置されている。図1に示すように、第1支持板部30aと第3上板部24cの間には樹脂製の絶縁部40dが形成される。絶縁部40dは、第1支持板部30aと第3連接板部24bの間にも形成される。また、第1上板部30cと第3連接板部24bの間には絶縁部40bが形成される。第1上板部30cと第3上板部24cの間には絶縁部40cが形成される。絶縁部40cは、第3上板部24cの上面にも配置されている。これにより、第1バスバー30と第3バスバー24が互いに接触することなく絶縁されている。
In a state where the
第2バスバー20は、その長手方向が前後方向に伸びる第2支持板部20aと、第2支持板部20aに垂直に立設された第2挟持板部20bを有している。第2挟持板部20bは、第1挟持板部30dの長手方向の全長と略同一の長さを有している。第2挟持板部20bは、第2支持板部20aの左端(図3の左側)に立設されている。第2支持板部20aと第2挟持板部20bは、導電性の金属によって一体で作製されている。第2バスバー20は、第3バスバー24の第3支持板部24aの上方で、かつ、第2支持板部20aが第3支持板部24aと平行となるように配置されている。第2支持板部20aは、第3支持板部24aより幅が狭く形成されている。図1に示すように、第3支持板部24aと第2支持板部20aの間には、絶縁部40bが形成されている。これにより、第2バスバー20と第3バスバー24が互いに接触することなく絶縁されている。
The
第2バスバー20の第2挟持板部20bは、第1バスバー30の第1挟持板部30dに対して一定の間隔(例えば0.5mm)空けて平行に配置されている。第2挟持板部20bは、第1挟持板部30dとその長手方向が略同一の長さを有している。第2挟持板部20bの上下方向の長さは、第1挟持板部30dの上下方向に長さと略同一である。第2挟持板部20bと第1挟持板部30dとの間には、絶縁体14が配置されている。絶縁体14は、第2挟持板部20bの長手方向の長さ(第1挟持板部30dの長手方向の長さ)と略同一の長さを有している。また、絶縁体14は、第2挟持板部20bの上下方向の長さ(第1挟持板部30dの上下方向の長さ)よりも長く形成されている。詳しくは、絶縁体14の下端は、第2挟持板部20b(第1挟持板部30d)の下端と略同一平面上に配置されており、絶縁体14の上端は、第2挟持板部20(第1挟持板部30d)の上端よりも上方に突出している。絶縁体14の左右方向(図3の左右方向)の幅は、第2挟持板部20bと第1挟持板部30の間隔と略同一である。絶縁体14は、第1挟持板部30dと第2挟持板部20bで挟持されている。絶縁体14の上端には、樹脂製の絶縁部40eが形成されている。
The 2nd
絶縁体14は、複数の誘電性のセラミックス体14aと、セラミックス体14aの周囲に配された樹脂製の樹脂部14bを有している。各セラミックス体14aは、絶縁体14の長手方向、即ち、第2挟持板部20b及び第1挟持板部30dの長手方向に所定の間隔を空けて配置されている。セラミックス体14aは平板形状を有しており、全てが同一の形状を有している。セラミックス体14aは、例えば、チタン酸バリウム(BaTiO3)又はチタン酸ストロンチウム(SrTiO3)等、比誘電率が高いセラミックスで作製されている。なお、チタン酸バリウム(BaTiO3)又はチタン酸ストロンチウム(SrTiO3)は、高温下や高電界下で使用しても比誘電率が低下しにくい性質を有している。セラミックス体14aの上下方向の長さは、絶縁体14の上下方向の長さと略同一であってもよいし、短くてもよい。また、セラミックス体14aは、絶縁体14の上下方向に間隔を空けて複数配置されていてもよい。
樹脂部14bは、隣接するセラミックス体14aの間、セラミックス体14aと第1挟持板部30dとの間、及び、セラミックス体14aと第2挟持板部20bとの間に配されている。複数のセラミックス体14aは、インサート成形によって樹脂部14bに一体化されている。
The
The
半導体モジュール10では、ハウジング40の台座40a、絶縁部40b、絶縁部40c、絶縁部40d及び絶縁部40eは、射出成形によって成形されている。第1バスバー30、第2バスバー20、第3バスバー24及び絶縁体14は、射出成形時に金型にインサートされている。すなわち、第1バスバー30、第2バスバー20、第3バスバー24及び絶縁体14は、インサート成形によってハウジング40に一体化されている。そして、インサート成形された成形体は、放熱板42上に固定され、その成形体の左右両側の放熱板42の上面に、スイッチング部50,52が取り付けられる。
放熱板42上には、台座40aの右側にスイッチング部50が取り付けられている。スイッチング部50は、スイッチング素子51と基板54を有している。基板54には、配線(図示省略)が設けられている。基板54に設けられた配線の一端は、ワイヤ36を介して第3バスバー24の第3支持板部24aに接続されている。詳しくは、第3バスバー24の第3支持板部24aの露出面に、ワイヤ36の一端がワイヤボンディングによって接着されている。ワイヤ36の他端は、基板54の配線に接続されている。基板54上には、スイッチング素子51が取り付けられている。スイッチング素子51は、基板54に設けられた配線の他端に接続されている。スイッチング素子51は、第2バスバー20の第2支持板部20aとワイヤ26を介して接続されている。詳しくは、第2バスバー20の第2支持板部20aの露出面に、ワイヤ26の一端がワイヤボンディングによって接着されている。ワイヤ26の他端は、スイッチング素子51に接続されている。
In the
On the
放熱板42上には、台座40aの左側にスイッチング部52が取り付けられている。スイッチング部52は、スイッチング素子53と基板56を有している。基板56には、配線(図示省略)が設けられている。基板56に設けられた配線の一端は、ワイヤ38を介して第1バスバー30の第1支持板部30aと接続されている。詳しくは、第1バスバー30の第1支持板部30aの露出面に、ワイヤ38の一端がワイヤボンディングによって接着されている。ワイヤ36の他端は、基板56の配線に接続されている。基板56上には、スイッチング素子53が取り付けられている。スイッチング素子53は、基板56に設けられた配線の他端に接続されている。スイッチング素子53は、第3バスバー24の第3上板部24cとワイヤ28を介して接続されている。詳しくは、第3バスバー24の第3上板部24cの露出面に、ワイヤ28の一端がワイヤボンディングによって接着されている。ワイヤ28の他端は、スイッチング素子53に接続されている。なお、本実施例では、第1バスバー30、第2バスバー20及び第3バスバー24の各ワイヤがワイヤボンディングされる平面が表面に露出している。そのため、ワイヤボンディングを容易に行うことができる。
On the
次に、半導体モジュール10の電気の流れについて説明する。第1バスバー30は、バッテリ(図示省略)の正極に接続される。第2バスバー20は、バッテリの負極に接続される。バッテリから電圧が供給されると、第1バスバー30は正極の電位を有し、第2バスバー20は負極の電位を有する。第1バスバー30に供給された電圧は、ワイヤ38から基板56の配線を介してスイッチング素子53に入力される。第2バスバー20に供給された電圧は、ワイヤ26からスイッチング素子51に入力される。スイッチング素子51,53に入力された電圧は、スイッチングされて、交流電圧に変換される。この交流電圧は、第3バスバー24を介してモータ(図示省略)に供給される。
半導体モジュール10に直流電圧が供給され、スイッチング素子51,53がスイッチングを行うと、第1バスバー30と第2バスバー20の配線インダクタンスによって、サージ電圧が発生する。半導体モジュール10では、第1バスバー30と第2バスバー20の間(詳しくは、第1挟持板部30dと第2挟持板部20bの間)に絶縁体14が配置されている。第1バスバー30、第2バスバー20及びこれらの間に配置されている絶縁体14のセラミックス体14aは、コンデンサの役割を有している。発生したサージ電圧は、絶縁体14に放電される。これにより、サージ電圧を低減することができる。
Next, the flow of electricity in the
When a DC voltage is supplied to the
上記した半導体モジュール10の絶縁体14は、複数の誘電性の平板形状を有するセラミックス体14aを有している。また、セラミックス体14aは、樹脂部14bに埋設され、一体化されている。半導体モジュール10が高温下で使用されると、第1バスバー30の第1挟持板部30dや第2バスバー20の第2挟持板部20bが熱膨張等によって変形が生じる場合がある。また、インサート成形時の熱によっても変形が生じる場合がある。本実施例の半導体モジュール10の絶縁体14では、セラミックス体14aが樹脂部14bを介して第1挟持板部30dと第2挟持板部20bに挟持されている。したがって、第1挟持板部30dや第2挟持板部20bが熱変形しても、それに伴って樹脂部14bが変形することで、セラミックス体14aに作用する応力が軽減される。また、セラミックス体14aは、第1挟持板部30dと第2挟持板部20bの長手方向に断続的に配置されている。そのため、絶縁体14は、その長手方向に柔軟性を有している。したがって、第1挟持板部30dや第2挟持板部20bがその長手方向に沿って変形しても、隣り合うセラミックス体14a同士の位置がずれることで、セラミックス体14a自体に作用する応力を低減することができる。これにより、セラミックス体14aの破損を防止することができる。
また、半導体モジュール10が高温下で使用されると、セラミックス体14a自体も変形する。セラミックス体14a自体に変形が生じると、その周りに配置された樹脂部14bが変形する。つまり、セラミックス体14aの変形は、樹脂部14bによって許容されており、第1挟持板部30dや第2挟持板部20bによって拘束される程度が軽減されている。これにより、セラミックス体14aが破損することを防止することができる。
The
Further, when the
上述した実施例では、第1バスバー30、第2バスバー20及び第3バスバー24をハウジング40にインサート成形する際に、同時に絶縁体14をインサート成形している。しかしながら、絶縁体14は、第1バスバー30、第2バスバー20及び第3バスバー24をハウジング40にインサート成形した後、第1バスバー30と第2バスバー20の間に絶縁体14を配置するようにしてもよい。バスバーをインサート成形すると、インサート成形時の溶融樹脂の圧力や熱によりバスバーが変形することがある。本実施例の絶縁体14は、セラミックス体14aの周囲に樹脂部14bが配置されているため、樹脂部14bがバスバー20,30の変形に応じて変形することで、絶縁体14を第1バスバー30と第2バスバー20との間に配置することができる。なお、絶縁体14をインサート成形後に配置する場合には、絶縁体14と第1挟持板部30d及び第2挟持板部20bとを接着剤によって接着することができる。
In the embodiment described above, when the
上記した絶縁体14のその他の実施例について図面を参照して説明する。図4は、絶縁体100の上面図である。図4には、半導体モジュール10の第1バスバー30の第1挟持板部30dと、第2バスバー20の第2挟持板部20bも図示している。ここで、図4では、上記した図2と同一構成の部分については、同一の符号を付し、その説明を省略する。
絶縁体100は、第1バスバー30の第1挟持板部30dと第2バスバー20の第2挟持板部20bとの間に配置されている。絶縁体100は、複数の誘電性のセラミックス体100aと、複数のセラミックス体100aの両側に配置された一対の樹脂シート100bを有している。各セラミックス体100aは、絶縁体100の長手方向、即ち、第2挟持板部20b及び第1挟持板部30dの長手方向に所定の間隔を空けて配置されている。セラミックス体100aは、セラミックス体14aと同様に平板形状を有している。各セラミックス体100aは、同一の形状を有している。各セラミックス体100aの一方の面には樹脂シート100bが貼着(接着)され、各セラミックス体100aの他方の面には樹脂シート100bが貼着(接着)されている。一方の樹脂シート100bは、セラミックス体100aと第1挟持板部30dとの間に配置され、他方の樹脂シート100bは、セラミックス体100aと第2挟持板部20bとの間に配置されている。絶縁体100を用いても、絶縁体14と同等の効果を得ることができる。なお、絶縁体100は、一方の樹脂シート100bにセラミックス体100aの一方の面を貼着し、セラミックス体100aの一方の面に対向する他方の面に他方の樹脂シート100bを貼着して作製する。また、絶縁体100は、バスバーをハウジング40にインサート成形した後、第1挟持板部30dと第2挟持板部20bとの間に配置される。
Other embodiments of the
The
次に、上記した半導体モジュール10のその他の実施例について説明する。図5は、その他の実施例の半導体モジュール200の側面図である。図6は、第1バスバー230、第2バスバー220、第3バスバー24及び絶縁体214の位置関係を示す分解斜視図である。半導体モジュール200では、半導体モジュール10と同一構成の部分については、半導体モジュール10と同一の符号を付して、その説明を省略する。
図6によく示されるように、第1バスバー230は、その長手方向が前後方向に伸びる第1支持板部230aと、第1支持板部230aと平行に伸びる第1挟持板部230cと、第1支持板部230aと第1挟持板部230cとを連接する第1連接板部230bを有している。第1挟持板部230cは、第3バスバーの第3支持板部24aと平行に配置されている。第1連接板部230bは、第1支持板部230aの後端から側方(図6の右側)に伸びてから垂直上方(図6の上方)に向かって折れ曲がっており、その上端が第1挟持板部230cに接続されている。第1支持板部230aと第1連接板部230bと第1挟持板部230cは、導電性の金属によって一体で作製されている。
Next, other embodiments of the
As shown in FIG. 6, the
第2バスバー220は、導電性の金属によって平面視すると矩形の平板形状に形成されている。第2バスバー220は、第1挟持板部230cの下方で、かつ、第3バスバー24の第3支持板部24aの上方に配置されている。第2バスバー220は、第1挟持板部230c及び第3支持板部24aと平行に配置されている。第2バスバー220は、第3支持板部24aより幅が狭く形成されている。図5に示すように、第3支持板部24aと第2バスバー220の間には、絶縁部40bが形成されている。また、第2バスバー220と第1連接板部230bとの間には、絶縁部240fが形成されている。第2バスバー220と第1挟持板部230cの間には、絶縁体214が配置されている。
The
図6によく示されるように、絶縁体214は、複数の誘電性のセラミック体214aと、複数のセラミックス体214aの周囲に配置された樹脂部214bを有している。セラミックス体214a及び樹脂部214bは、半導体モジュール10の絶縁体14のセラミックス体14aと樹脂部14bとそれぞれ同じ構成を有している。
As well shown in FIG. 6, the
半導体モジュール200では、正極側の第1バスバー230と負極側の第2バスバー220に直流電圧が供給され、スイッチング素子51,53がスイッチングを行うと、第1バスバー230と第2バスバー220の配線インダクタンスによって、サージ電圧が発生する。半導体モジュール200では、第1バスバー230と第2バスバー220の間に絶縁体214が配置されている。第1バスバー230、第2バスバー220及びこれらの間に配置されている絶縁体214は、コンデンサの役割を有している。発生したサージ電圧は、絶縁体214に放電される。これにより、サージ電圧を低減することができる。
また、セラミックス体214aは樹脂部214bで覆われている。したがって、半導体モジュール10の絶縁体14と同様に、第1バスバー230、第2バスバー220及びセラミックス体214aの変形は、樹脂部214bが変形されることによって吸収される。これにより、セラミックス体214aの破損を防止することができる。
In the
The
最後に、図1に示す半導体モジュール10において、第1バスバー30の第1挟持板部30dと第2バスバー20の第2挟持板部20bとの間に形成されるコンデンサの容量と、発生するサージ電圧との関係について説明する。
図7は、コンデンサ容量を変化させて、半導体モジュール10に発生するサージ電圧を算出した計算結果を示すグラフである。図7の横軸はコンデンサ容量を示しており、縦軸はサージ電圧を示している。ここで、半導体モジュール10には、650Vの直流電圧を付加した。
図7の算出点300は、コンデンサ容量が0.001μFのときに発生するサージ電圧であり、コンデンサ容量0.001μFは第1挟持板部30dと第2挟持板部20bとの間にPPS樹脂を配置した場合のコンデンサ容量に相当する。算出点302は、コンデンサ容量0.15μFのときに発生するサージ電圧であり、コンデンサ容量0.15μFは第1挟持板部30dと第2挟持板部20bとの間に絶縁体14を配置した場合のコンデンサ容量に相当する。
図7に示すように、コンデンサ容量が増加するに従って、サージ電圧は低くなる。そして、絶縁体14を配置した(計測点302)半導体モジュール10では、PPS樹脂を配置した(計測点300)場合に比べて、サージ電圧が半分以下に低減している。
Finally, in the
FIG. 7 is a graph showing a calculation result of calculating the surge voltage generated in the
The
As shown in FIG. 7, the surge voltage decreases as the capacitor capacity increases. And in the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:半導体モジュール
14:絶縁体
14a:セラミックス体
14b:樹脂部
20:第2バスバー
24:第3バスバー
26,28,36,38:ワイヤ
30:第1バスバー
40:ハウジング
50,52:スイッチング部
51,53:スイッチング素子
54,56:基板
100:絶縁体
10: Semiconductor module 14:
Claims (2)
一方のスイッチング部と接続されると共に電源の正極側に接続される第1バスバーと、
他方のスイッチング部と接続されると共に電源の負極側に接続される第2バスバーと、
各スイッチング部と接続されると共に外部装置に接続される第3バスバーと、
第1バスバーと第2バスバーとの間に配置された絶縁体と、を備えており、
絶縁体内には、複数の誘電性の平板状のセラミックス体が、少なくとも絶縁体の長手方向に並んで配置されており、
各セラミックス体は、隣接するセラミックス体と離間して配置されている半導体モジュール。 A pair of switching units;
A first bus bar connected to one switching unit and connected to the positive side of the power source;
A second bus bar connected to the other switching unit and connected to the negative side of the power source;
A third bus bar connected to each switching unit and connected to an external device;
An insulator disposed between the first bus bar and the second bus bar,
Insulating the body, a plurality of dielectric plate-shaped ceramic body, are arranged side by side in the longitudinal direction of at least the insulator,
Each ceramic body is a semiconductor module that is disposed apart from an adjacent ceramic body .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042413A JP4803068B2 (en) | 2007-02-22 | 2007-02-22 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007042413A JP4803068B2 (en) | 2007-02-22 | 2007-02-22 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205380A JP2008205380A (en) | 2008-09-04 |
JP4803068B2 true JP4803068B2 (en) | 2011-10-26 |
Family
ID=39782519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007042413A Active JP4803068B2 (en) | 2007-02-22 | 2007-02-22 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4803068B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8076696B2 (en) * | 2009-10-30 | 2011-12-13 | General Electric Company | Power module assembly with reduced inductance |
JP5668707B2 (en) * | 2012-02-07 | 2015-02-12 | トヨタ自動車株式会社 | Semiconductor module |
JP5696676B2 (en) * | 2012-02-29 | 2015-04-08 | トヨタ自動車株式会社 | Electronic component mounting method |
JP6075470B2 (en) * | 2016-01-13 | 2017-02-08 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2568558Y2 (en) * | 1991-07-12 | 1998-04-15 | 株式会社村田製作所 | High power, large capacity capacitor |
JPH08288174A (en) * | 1995-04-13 | 1996-11-01 | Murata Mfg Co Ltd | Multilayer ceramic capacitor for high frequency power |
JP3552549B2 (en) * | 1998-09-08 | 2004-08-11 | 株式会社豊田自動織機 | Electrode terminal connection structure of semiconductor module |
JP3847676B2 (en) * | 2002-07-15 | 2006-11-22 | 三菱電機株式会社 | Power semiconductor device |
JP2005191233A (en) * | 2003-12-25 | 2005-07-14 | Toyota Motor Corp | Power module |
-
2007
- 2007-02-22 JP JP2007042413A patent/JP4803068B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008205380A (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9390996B2 (en) | Double-sided cooling power module and method for manufacturing the same | |
CN108832797B (en) | Power electronic device with DC voltage connection element | |
CN106953504B (en) | Electronic circuit unit | |
US9302435B2 (en) | Bus bar assembly and method of manufacturing the same | |
US9129931B2 (en) | Power semiconductor module and power unit device | |
JP6033522B1 (en) | Insulated circuit board, power module and power unit | |
EP1881590A3 (en) | Power converter | |
CN106252312B (en) | Semiconductor device with stacked terminals | |
JP2003018864A (en) | Capacitor module and semiconductor device using the same | |
US20160079744A1 (en) | Power conversion apparatus | |
JP4803068B2 (en) | Semiconductor module | |
JP2006086438A (en) | Bus bar structure for semiconductor module | |
JP6634722B2 (en) | Insulating busbar and manufacturing method | |
US8872327B2 (en) | Semiconductor device | |
KR20130045596A (en) | Power module package and method for manufacturing the same | |
EP2194577A1 (en) | Power semiconductor module | |
JP2007116172A (en) | Power semiconductor module | |
JP2010056206A (en) | Semiconductor module | |
JP2005192296A (en) | Inverter device | |
JP2000215735A (en) | Laminated bus bar | |
JP7145305B2 (en) | capacitor module | |
KR101388806B1 (en) | Power module package | |
JP5045111B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2015103670A (en) | Power conversion device and method of manufacturing the same | |
JP2002368191A (en) | Control device for electric vehicle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110725 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4803068 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |