JP4797564B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4797564B2 JP4797564B2 JP2005306341A JP2005306341A JP4797564B2 JP 4797564 B2 JP4797564 B2 JP 4797564B2 JP 2005306341 A JP2005306341 A JP 2005306341A JP 2005306341 A JP2005306341 A JP 2005306341A JP 4797564 B2 JP4797564 B2 JP 4797564B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sacrificial layer
- semiconductor device
- bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
ここで、はんだボールが配置されたパッケージICの端子は、通常Cuのような電気伝導率の高い金属材料で構成されている。一方、はんだボールとしては、一般的なSn−Pb系はんだを始め、近年はPbを含まない、いわゆるPbフリーはんだも採用されつつある。
このはんだは、例えば、Niを含んでおり、このNiとCuとがはんだボールと電極部との界面付近で結合することにより、それ以上Cuがはんだボール側に拡散するのを抑制している。
また、特殊な組成のはんだボールが必要となるため、はんだボールのコスト上昇、およびパッケージICのコスト上昇を招くことになる。
本発明の半導体装置の製造方法は、半導体素子上に設けられ、該半導体素子に導通し、Cuを主材料として構成された端子上に、Snを含むバンプ金属で構成されたバンプを形成して半導体装置を製造する半導体装置の製造方法であって、
前記端子上に、溶融状態のバンプ金属が接触することによる前記端子への悪影響を防止または抑制するよう犠牲的に働く犠牲層を形成する第1の工程と、
前記犠牲層上に、前記溶融状態のバンプ金属を付与し、次いで固化して、前記バンプを形成する第2の工程とを有し、
前記第2の工程において、前記溶融状態のバンプ金属に、前記犠牲層を構成する材料のほぼ全てを拡散させることにより、前記犠牲層の原形を消失させることを特徴とする。
これにより、信頼性に優れる半導体装置を容易かつ確実に製造することができる。
これにより、犠牲層は、端子中のCuがバンプに拡散するのを防止しつつ、徐々にバンプに拡散し、最終的には消失して、バンプと端子とを直接接合することができる。
これらの金属元素を主成分とする材料は、電気伝導率が特に高いためバンプと端子との間の電気抵抗の増大を防止し、その結果、半導体装置の消費電力が増大するのを抑制することができる。
前記犠牲層の平均厚さは、前記端子の平均厚さに対して、0.001〜0.5倍であることが好ましい。
これにより、端子からバンプ金属へのCuの拡散を十分に抑制しつつ、犠牲層の原形を確実に消失させることができ、バンプと端子との直接接合がより確実になされる。
これにより、犠牲層を構成する材料は、バンプ金属中に確実に拡散して、バンプと端子とをより確実に接合することができる。
これにより、端子を構成する材料と、液体中の粒子を構成する材料との組み合わせを問わず、端子上に確実に犠牲層を形成することができる。
かかる粒径の金属材料の粒子は、比較的低温かつ短時間で焼結することができる。
本発明の半導体装置の製造方法では、前記液体は、前記粒子を水系の分散媒に分散して調製したものであることが好ましい。
これにより、残留異物による電気抵抗の上昇や、バンプと端子との接合界面における機械的強度の低下が抑制され、消費電力の増大が抑制された半導体装置が得られる。
これらの方法によれば、容易かつ確実に液体を供給することができるとともに、液体の消費量を抑制することができる。その結果、半導体装置の生産効率を高めるとともに、製造コストを低減することができる。
これにより、粒子の集合物全体が均一に焼成され、得られる犠牲層全体における焼結の程度のバラツキを抑制することができる。
これにより、目的とする厚さの犠牲層を容易に得ることができる。
本発明の半導体装置の製造方法では、基板上に、前記半導体素子および前記端子が設けられており、
前記第1の工程に先立って、前記基板上に、前記端子上に前記犠牲層を形成する領域に対応した開口部を有するマスクを形成することが好ましい。
このマスクにより、目的とする位置に犠牲膜を確実に形成することができる。
これにより、開口部の内部には、犠牲層の上面を底面とする凹部が残り、この凹部に、はんだボールを供給することで、はんだボールの移動を規制することができ、高い精度で、はんだボールを所定の位置に配置することができる。
前記犠牲層は、前記端子と、前記端子から前記配線の前記半導体素子側にはみ出す所定長さの領域とに連続して形成されることが好ましい。
これにより、バンプの一部が端子から配線にはみ出して形成され、バンプに対して水平方向および垂直方向に付与された応力に対する耐久性を高めることができる。
前記端子上に前記バンプを形成した後、前記基板を分割することにより個別の前記半導体装置を得ることが好ましい。
これにより、製造コストを低減しつつ、特性のバラツキが抑制された半導体装置を製造することができる。
本発明の半導体装置は、本発明の半導体装置の製造方法により製造されたことを特徴とする。
これにより、信頼性の高い半導体装置が得られる。
図1は、本発明の半導体装置の実施形態を示す平面図、図2は、図1に示す半導体装置のA−A線断面図である。なお、図1では、図が煩雑になるのを避けるため、一部の部材を省略している。また、以下の説明では、図2中の上側を「上」、下側を「下」と言う。
この半導体パッケージ10は、BGA(Ball Grid Array)型またはCSP(Chip Size Package)型のパッケージであり、半導体装置1の外部電極であるバンプ13と、半導体素子12とバンプ13とを接続(導通)する層状の配線14と、配線14の半導体素子12と反対側の端部に形成された端子15とを有している。
また、バンプ13の下方の領域においては、半導体素子12と配線14との間に応力緩和層17が介挿されている。この領域では、配線14が、応力緩和層17の側面および上面に沿って形成されている。
半導体基板11は、例えば、Si、GaAs、GaP、AlGaAs、GaN、SiGe等の半導体材料で構成されている。また、半導体基板11は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この半導体素子12は、例えば、トランジスタ、ダイオード、センサ等の素子、およびこれらを接続する配線等により構成された回路が集積したものである。
また、電極パッド16は、この半導体素子12の一部に接触するように配設されている。この電極パッド16は、例えば、Al、Al−Cu、Al−Si−Cu、Cu等の導電性材料で構成されている。
このバンプ13は、レジスト層18の上面から突出して形成され、突出した部分がほぼ球状をなしている。
このようなバンプ13は、Snを含んだはんだ(バンプ金属)で構成されている。はんだは、熱を付与することにより溶融し、この溶融物に接触する複数の部材を接続することができる。したがって、バンプ13が、半導体装置1を実装する実装用基板の配線部に接触するように配置し、これらに熱を付与(リフロー)することにより、半導体装置1の端子15と実装用基板の配線とを電気的に接続することができる。
配線14は、Cuを主材料として構成されている。Cuは、電気伝導率が高く、比較的安価であることから、配線14の構成材料として好適である。
端子15は、図1に示すように、配線14の半導体素子と反対側の端部を円盤状(円形状の層状)に拡張したもの(いわゆるランド)である。
この銅食われは、はんだが含有するSnに対して、Cuが、拡散し易いために生じるものである。このため、溶融状態のはんだに接触した端子15中のCuは、非常に短時間にはんだ中に拡散する。
例えば、はんだの組成を、Cuの拡散を抑制するような組成に設定する方法が検討された。しかしながら、はんだ中にSnを含んでいる限り、Cuの拡散を十分に抑制することができず、段差部の形成を確実に防止することができないという問題があった。
また、これとは別の方法として、端子とバンプとの間に、Cuの拡散を抑制するバリア層を介挿する方法が検討された。この方法では、Cuの拡散を抑制することができるものの、端子とバリア層との界面や、バンプとバリア層との界面に剥離等が生じ易いという問題があった。
このようにして得られた半導体装置は、段差部に生じる応力を、端子15や配線14の断線に至らない程度に低減することができ、半導体装置1の信頼性をより高めることができる。
すなわち、配線14は、図2に示すように、応力緩和層17の側面および上面に沿って立体的に形成されている。これにより、配線14が平面的に形成されている場合に比べて、配線14の応力に対する許容性が高まり、各接続部の破損をより確実に防止することができる。
本実施形態のレジスト層18は、図1に示すように、端子15の中央部付近のみが露出するように被覆している。これにより、配線14、端子15等の導電部同士の短絡をより確実に防止している。
なお、このようなレジスト層18は、後述する半導体装置1の製造方法において、端子15上に犠牲膜を形成する際のマスクとしても機能する。このマスクにより、目的とする位置に犠牲膜を確実に形成することができる。
図3に示すレジスト層18は、端子15のみでなく、その周辺部も露出するような開口部18bを有している。
かかる構成のレジスト層18は、例えば、端子15のサイズが小さいため、開口部18aが小さくなり過ぎて、バンプ13と端子15との間で十分な接触面積を確保できない場合等に、好適に用いられる。
なお、応力緩和層17およびレジスト層18は、必要に応じて設ければよく、省略することもできる。
このようなパッシベーション膜の構成材料としては、例えば、SiO2、SiN等が挙げられる。
図4は、図1および図2に示す半導体装置の製造方法を説明するための図である。なお、以下の説明では、図4中の上側を「上」、下側を「下」と言う。
本発明の半導体装置の製造方法は、半導体素子12と、端子15を備えた配線14とを有する半導体基板11を用意する工程と、レジスト層18を形成する工程と、端子15の上面(半導体基板11と反対側の面)に犠牲層を形成する工程と、この犠牲層の上面にバンプ13を形成して半導体装置1を得る工程とを有している。
半導体素子12は、通常の半導体製造プロセスにより、半導体基板11上に形成することができる。
また、配線14、端子15および電極パッド16は、例えば、スパッタリング、真空蒸着、イオンプレーティング等の物理蒸着法(PVD)によりCuの膜を形成し、この膜を、所定の形状にパターニングして形成することができる。
なお、前駆体を樹脂材料に変化させる方法としては、電磁波(紫外線、可視光線、X線等)または電子線の照射、加熱等が挙げられる。
このレジスト層18は、前述の応力緩和層17と同様にして形成することができる。
[3] 次に、図4(c)に示すように、開口部18aにおいて露出した端子15の上面に、犠牲層20を形成する(第1の工程)。
本実施形態では、この犠牲層20は、後述するバンプ13の形成の際に、バンプ13中に拡散・消失して、自身が犠牲となることにより、端子15中のCuがバンプ13中に拡散するのを防止または抑制する。すなわち犠牲層20は、銅食われを防止または抑制する機能を有するものである。これにより、接合されたバンプ13と端子15との接合部と、接合部以外の部分(例えば、配線14)との間に段差が生じるのを防止または抑制することができ、端子15や配線14が段差部で断線する確率を低減するとともに、半導体装置1の信頼性を高めることができる。
さらに、前記金属元素は、Agであるのがより好ましい。Agは、バンプ13中に拡散して、はんだ中のAgの濃度が上昇すると、より機械的強度に優れた高強度はんだに変化する。これにより、バンプ13と端子15との接合強度を高めることができる。
また、この犠牲層20は、バンプ13の端子15と接合する部分に拡散するが、その反対側にはほとんど拡散しないため、バンプ13を構成するはんだの融点が著しく上昇するおそれがない。したがって、この半導体装置1を実装基板に実装する際のリフローの温度が上昇するのを防止することもできる。
このような犠牲層20は、次の工程[3−1]〜[3−5]により形成することができる。
なお、以下では、前記金属元素としてAgを用いた場合を例に説明する。
まず、Agを主成分とする粒子を含有する液体を調製する。
この液体は、前記粒子と、この粒子を分散させる分散剤と、分散媒とを有する。
粒子の平均粒径は、5〜30nm程度であるのが好ましく、10〜20nm程度であるのがより好ましい。かかる粒径の金属材料の粒子は、比較的低温かつ短時間で焼結することができる。このため、後述する工程において、この粒子を含有する液体を端子15上に供給して焼成する際に、熱の影響で、半導体素子12の機能が失われるのをより確実に防止することができる。
また、粒子の粒径が前記範囲内であれば、液体の流動性が比較的高いものとなるため、小径の端子15に対しても液体を精度よく供給することができる。
なお、液体は、液体の物性を変化させるその他の添加剤を含んでいてもよい。
次に、端子15上(半導体基板11と反対側)のレジスト層18の開口部18aに、前記液体を供給し、必要に応じて乾燥する。これにより、端子15上に粒子の集合物が得られる。
液体を供給する方法としては、例えば、インクジェット法(液滴吐出法)の他、スクリーン印刷法、フレキソ印刷法、オフセット印刷法のような各種印刷法、浸漬法、スピンコート法、キャスティング法、グラビアコート法、バーコート法、ロールコート法、スプレーコート法のような各種塗布法等が挙げられる。
このうち、前記液体の供給は、インクジェット法または印刷法により行うのが好ましい。これらの方法によれば、容易かつ確実に液体を供給することができるとともに、液体の消費量を抑制することができる。その結果、半導体装置1の生産効率を高めるとともに、製造コストを低減することができる。
次に、必要に応じて、粒子の集合物を仮焼成する。これにより、被膜が得られる。このような仮焼成を行うことにより、後述する焼成において、急激に分散媒が揮発し、犠牲層20中にボイドが生じたり、犠牲層20の表面粗さが粗くなるのを防止することができる。
また、この仮焼成は、後述する焼成の温度より低い温度、および/または、焼成の時間より短い時間で行われるのが好ましい。これにより、仮焼成では、分散媒が揮発するものの、粒子同士は完全な焼結には至らない。したがって、後述する焼成において、被膜全体が均一に焼成され、得られる犠牲層20全体における焼結の程度のバラツキを抑制することができる。
次に、必要に応じて、前記工程[3−3]で得られた被膜上に、再度、前記工程[3−2]のようにして前記液体を供給して粒子の集合物を形成した後、前記[3−3]のようにして前記粒子の集合物を仮焼成する。これにより、仮焼成状態の2層の被膜が得られる。このように前記[3−2]の工程と前記[3−3]の工程とを繰り返して複数回行うことにより、目的とする厚さの犠牲層20を容易に得ることができる。
次に、端子15上に形成された被膜(または、粒子の集合物)を焼成する。これにより、被膜中の材料の粒子同士が焼結して、犠牲層20が得られる。
焼成の温度は、前記粒子の粒径や、前記工程[3−3]の仮焼成の温度等に応じても異なるが、150〜250℃程度であるのが好ましく、170〜230℃程度であるのがより好ましい。これにより、熱の影響による半導体素子12の機能消失を確実に防止しつつ、粒子同士を十分に焼結させることができる。
また、焼成の雰囲気としては、金属元素に応じても異なるが、窒素、アルゴンのような不活性雰囲気、大気、酸素のような酸化雰囲気等が挙げられる。
次に、犠牲層20上にバンプ13を形成する(第2の工程)。これにより、図4(d)に示す半導体装置1が得られる。
バンプ13の形成は、例えば、はんだボールを開口部18aから露出する犠牲層20上に配置するとともに、熱を付与して、はんだボールの一部を溶融した後、固化させることにより行う。これにより、はんだボールと犠牲層20との界面において、犠牲層20中のAgがはんだボール中に徐々に拡散して、最終的には、犠牲層20のほぼ全てが拡散して、犠牲層20の原形の消失に至る。これにより、はんだボール(バンプ13)と端子15とが直接接合され、バンプ13と端子15との接合部の機械的強度に優れた半導体装置1を得ることができる。
このような犠牲層20の平均厚さは、端子15が層状をなしている場合、端子15の平均厚さに対して、0.001〜0.5倍程度であるのが好ましく、0.005〜0.2倍程度であるのがより好ましい。これにより、端子15からはんだボールへのCuの拡散を十分に抑制しつつ、犠牲層20の原形を確実に消失させることができ、バンプ13と端子15との直接接合がより確実になされる。
なお、はんだボールに代えて、はんだペーストを用いるようにしてもよい。
また、はんだボールと犠牲層20とを接合する方法は、熱の付与に限定されず、例えば、赤外線のような電磁波の照射等の方法で代替するようにしてもよい。
この場合、半導体基板11として、例えばSiウェハーを用い、Siウェハー上を格子状に区画して、各区画に、それぞれ半導体素子12や配線14等を形成する。
Siウェハーを切断・分割する方法としては、特に限定されないが、ダイシングソー、ワイヤーソーのような機械加工、レーザ加工、ウォータージェット加工、衝撃による割断、エッチング等の各種方法が挙げられる。
以上のようにすれば、製造コストを低減しつつ、半導体装置1を製造することができる。
以上のような本発明の半導体装置の製造方法によれば、信頼性に優れる半導体装置を容易かつ確実に製造することができる。
以上、本発明の半導体装置の製造方法および半導体装置について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、第1の工程と第2の工程との間に、任意の工程を追加してもよい。
1.半導体装置の製造
(実施例1)
まず、図4(a)に示す集積回路(半導体素子)と、端子(厚さ:6μm)を備えた配線(厚さ:6μm)と、電極パッドと、応力緩和層とが、それぞれ多数形成されたSi基板を用意した。
次に、この開口部に、Ag粒子(平均粒径:15nm)、オレイン酸ナトリウム(分散剤)および尿素+水(分散媒)を含有する液体を、インクジェット法により供給し、端子の上面にAg粒子の集合物を形成した。
続いて、Ag粒子の集合物に対して、170℃の熱風を10分間吹き付けることにより仮焼成して、被膜を得た。
次に、はんだボール(組成:Sn3Ag0.5Cu)をレジスト層の開口部に配置し、熱を付与することによりはんだボールの一部を溶解させ、はんだボールと犠牲層とを接合した。これにより、バンプを形成した。
次に、Si基板をダイヤモンドカッターで切断し、半導体装置の個片を得た。これにより、図1および図2に示す半導体装置を製造した。
Ag粒子に代えて、Au粒子を用いるようにした以外は、前記実施例1と同様にして半導体装置を製造した。
(実施例3)
Ag粒子に代えて、Cu粒子を用いるようにした以外は、前記実施例1と同様にして半導体装置を製造した。
Ag粒子の集合物の形成および仮焼成を5回繰り返した以外は、前記実施例1と同様にして半導体装置を製造した。
なお、得られた犠牲層の平均厚さは、1μmである。
(実施例5)
レジスト層および犠牲層の形状を、図3に示すような形状にした以外は、前記実施例1と同様にして半導体装置を製造した。
(比較例)
犠牲層の形成を省略した以外は、前記実施例1と同様にして半導体装置を製造した。
各実施例および比較例で製造した半導体装置について、それぞれバンプと端子との接合界面を走査型電子顕微鏡で観察した。
そして、バンプが接合している領域の端子の厚さを計測した。
この評価結果を表1に示す。
一方、比較例で製造した半導体装置では、バンプと接合されている領域の端子の厚さは3.6μmであった。これは、犠牲層が省略されたため、端子中のCuがはんだボール中に拡散したためと考えられる。
Claims (2)
- AgおよびCuの少なくとも一方を主成分とする材料で構成された、平均粒径が5〜30nmの粒子を、水系の分散媒に分散した液体を調製する工程と、
基板上に、複数個の半導体装置に対応する半導体素子を形成する工程と、
前記半導体素子上に設けられ、前記半導体素子に導通してCuを主材料として構成された端子上に、開口部を有するマスクを形成する工程と、
インクジェット法または印刷法により、前記液体を前記端子上に供給する工程と、
前記液体を乾燥させて前記粒子の集合物を形成する工程と、
前記集合物から後記犠牲層を形成する焼成に先立って、前記焼成の温度より低い温度、または、前記焼成の時間より短い時間で前記集合物の仮焼成を行う工程と、
前記仮焼成後に前記集合物を前記焼成することで、溶融状態のSnを含む金属で構成されたバンプ金属が接触することによる前記端子への悪影響を防止または抑制するように働く、前記マスクの厚さより小さい犠牲層を形成する工程と、
前記犠牲層上に、前記溶融状態の前記バンプ金属を付与する工程と、
前記犠牲層を構成する前記材料が、前記溶融状態の前記バンプ金属中に拡散するように、前記犠牲層に前記溶融状態の前記バンプ金属を十分な時間接触させる工程と、
前記基板を分割することにより個別の前記半導体装置を得る工程と、
を含み、
前記犠牲層は、前記端子からはみ出す所定の領域に連続して形成される、
ことを特徴とする半導体装置の製造方法。 - 前記焼成の温度は、150〜250℃の範囲であり、前記焼成の時間は、1〜120分の範囲である、ことを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306341A JP4797564B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005306341A JP4797564B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007115923A JP2007115923A (ja) | 2007-05-10 |
JP4797564B2 true JP4797564B2 (ja) | 2011-10-19 |
Family
ID=38097839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005306341A Expired - Fee Related JP4797564B2 (ja) | 2005-10-20 | 2005-10-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4797564B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250849A (ja) * | 2006-03-16 | 2007-09-27 | Casio Comput Co Ltd | 半導体装置の製造方法 |
US8450796B2 (en) | 2009-04-28 | 2013-05-28 | Mitsubishi Electric Corporation | Power semiconductor device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349111A (ja) * | 1999-06-03 | 2000-12-15 | Fujitsu Ltd | はんだ接合用電極 |
JP2001156172A (ja) * | 1999-11-24 | 2001-06-08 | Hitachi Ltd | 半導体装置 |
JP2003188313A (ja) * | 2001-12-20 | 2003-07-04 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2004104103A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
JP2004186630A (ja) * | 2002-12-06 | 2004-07-02 | Tamura Kaken Co Ltd | 導電性塗布組成物、電子回路用導電体、その形成方法及び電子回路用品 |
JP2004327742A (ja) * | 2003-04-24 | 2004-11-18 | Kyocera Corp | 半田バンプ付き配線基板の製造方法 |
JP2005081335A (ja) * | 2003-09-11 | 2005-03-31 | Seiko Epson Corp | パターン形成方法、導電性薄膜、電気光学装置、電子機器 |
-
2005
- 2005-10-20 JP JP2005306341A patent/JP4797564B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007115923A (ja) | 2007-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5113177B2 (ja) | 半導体素子およびその製造方法、ならびにその半導体素子を実装する実装構造体 | |
KR100430203B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US20040245648A1 (en) | Bonding material and bonding method | |
US9331042B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US7632710B2 (en) | Method for soldering electronic component and soldering structure of electronic component | |
KR100393363B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2007287712A (ja) | 半導体装置、半導体装置の実装構造、及びそれらの製造方法 | |
JP2004107728A (ja) | 接合材料及び接合方法 | |
US9818736B1 (en) | Method for producing semiconductor package | |
US9373595B2 (en) | Mounting structure and manufacturing method for same | |
JP6004441B2 (ja) | 基板接合方法、バンプ形成方法及び半導体装置 | |
US7124927B2 (en) | Flip chip bonding tool and ball placement capillary | |
JP4961165B2 (ja) | 電子部品搭載用基板、電子部品および電子装置 | |
JP2014041980A (ja) | はんだ接合部のエレクトロマイグレーション(em)耐性を向上させる界面合金層 | |
JP3347279B2 (ja) | 半導体装置およびその製造方法 | |
JP4797564B2 (ja) | 半導体装置の製造方法 | |
JP5122098B2 (ja) | メタライズ基板、半導体装置 | |
JP4453919B2 (ja) | バンプ電極付き電子部品の製造方法 | |
US20090085206A1 (en) | Method of forming solder bumps on substrates | |
JP4342892B2 (ja) | 半導体装置およびその製造方法 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JP2006286958A (ja) | セラミックス配線基板とそれを用いた半導体装置 | |
JP4442273B2 (ja) | スクリーン印刷版、およびこれを用いた電子部品装置の製造方法 | |
JP2893634B2 (ja) | 電子部品の接続構造 | |
JP2011243746A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100811 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100811 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110718 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |