JP4774529B2 - ハードウエアシミュレータ - Google Patents
ハードウエアシミュレータ Download PDFInfo
- Publication number
- JP4774529B2 JP4774529B2 JP2004094073A JP2004094073A JP4774529B2 JP 4774529 B2 JP4774529 B2 JP 4774529B2 JP 2004094073 A JP2004094073 A JP 2004094073A JP 2004094073 A JP2004094073 A JP 2004094073A JP 4774529 B2 JP4774529 B2 JP 4774529B2
- Authority
- JP
- Japan
- Prior art keywords
- count
- substance
- circuit
- counter
- counters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Physical Or Chemical Processes And Apparatus (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
K1〜Kn 酵素カウンタ
V1〜Vn 絞り回路
H1〜Hn 反応実行回路
B1〜Bm 物質カウンタ
SW 接続切り換え回路
L1,L2 下位統合カウンタ
HC 上位統合カウンタ
Claims (2)
- 所定のハードウエアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウエアシミュレータであって、
シミュレーション対象物に関する値をカウントする複数の個別カウント回路と、
前記シミュレーション対象物間の反応に応じて、前記個別カウント回路のカウント値を増減させる反応回路と、
前記シミュレーション対象物間の反応に応じて前記反応回路と前記個別カウント回路との接続を切り換える切り換え回路とを備え、
前記複数の個別カウント回路は、
第1のシミュレーション対象物と反応する複数の第2のシミュレーション対象物をグループ分けしたグループごとに設けられ、前記第1のシミュレーション対象物に関する値をグループごとにカウントする複数の分割カウント回路を含み、
前記複数の分割カウント回路に接続され、前記第1のシミュレーション対象物に関する値をカウントし、前記複数の分割カウント回路のカウント値を管理する統合カウント回路をさらに備え、
前記分割カウント回路は、予め設定された上限カウント値及び下限カウント値を有し、
前記統合カウント回路は、前記分割カウント回路のカウント値が上限カウント値に達した場合に当該分割カウント回路のカウント値から所定値を減算するとともに、自身のカウント値に所定数を加算し、前記分割カウント回路のカウント値が下限カウント値に達した場合に当該分割カウント回路のカウント値に所定値を加算するとともに、自身のカウント値から所定数を減算することを特徴とするハードウエアシミュレータ。 - 前記統合カウント回路は、
前記複数の分割カウント回路をグループ分けしたグループごとに設けられ、各グループに属する複数の分割カウント回路のカウント値を管理する複数の第1の統合カウント回路と、
前記複数の第1の統合カウント回路のカウント値を管理する第2の統合カウント回路とを備えることを特徴とする請求項1記載のハードウエアシミュレータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094073A JP4774529B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004094073A JP4774529B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005284429A JP2005284429A (ja) | 2005-10-13 |
JP4774529B2 true JP4774529B2 (ja) | 2011-09-14 |
Family
ID=35182772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004094073A Expired - Fee Related JP4774529B2 (ja) | 2004-03-29 | 2004-03-29 | ハードウエアシミュレータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4774529B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002126497A (ja) * | 2000-10-30 | 2002-05-08 | Advanced Telecommunication Research Institute International | 化学反応シミュレーション装置および化学反応シミュレーション方法 |
JP2003180400A (ja) * | 2001-12-20 | 2003-07-02 | Japan Science & Technology Corp | 代謝回路情報処理方法、代謝回路情報処理装置、プログラム、および、記録媒体 |
-
2004
- 2004-03-29 JP JP2004094073A patent/JP4774529B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005284429A (ja) | 2005-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Tosun et al. | A robust island parallel genetic algorithm for the quadratic assignment problem | |
Caraffa et al. | Minimizing makespan in a blocking flowshop using genetic algorithms | |
Ho et al. | An effective architecture for learning and evolving flexible job-shop schedules | |
Khalili-Damghani et al. | Solving multi-mode time–cost–quality trade-off problems under generalized precedence relations | |
Marsland et al. | The Community Simulator: A Python package for microbial ecology | |
Han et al. | Deadlock-free genetic scheduling for flexible manufacturing systems using Petri nets and deadlock controllers | |
Fard et al. | An Area-Optimized Chip of Ant Colony Algorithm Design in Hardware Platform Using the Address-Based Method. | |
Bożek et al. | Flexible job shop with continuous material flow | |
Luo et al. | Dynamics of random Boolean networks under fully asynchronous stochastic update based on linear representation | |
Kim et al. | Modelling and simulation of automated manufacturing systems for evaluation of complex schedules | |
JP4774529B2 (ja) | ハードウエアシミュレータ | |
Tsai | An evolutionary approach for worst-case tolerance design | |
Rubin et al. | Evolution to alternative levels of stable diversity leaves areas of niche space unexplored | |
Pahlavani et al. | A hybrid algorithm of simulated annealing and tabu search for graph colouring problem | |
JP4369783B2 (ja) | ハードウエアシミュレータ | |
JP4761287B2 (ja) | ハードウエアシミュレータ | |
US11886780B2 (en) | Optimization device, optimization device control method, and computer-readable recording medium recording optimization device control program | |
JP4780544B2 (ja) | ハードウエアシミュレータ | |
Yavuz et al. | Analysis and solution to the single-level batch production smoothing problem | |
JP4803782B2 (ja) | ハードウエアシミュレータ | |
JP4774528B2 (ja) | ハードウエアシミュレータ | |
Baykasoğlu | Gene expression programming based meta-modelling approach to production line design | |
JP2002126497A (ja) | 化学反応シミュレーション装置および化学反応シミュレーション方法 | |
Woo | Fast simulation of stochastic biochemical reaction networks on cytomorphic chips | |
JP4761285B2 (ja) | ハードウエアシミュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |