JP4771845B2 - Substrate processing method and storage medium - Google Patents

Substrate processing method and storage medium Download PDF

Info

Publication number
JP4771845B2
JP4771845B2 JP2006079640A JP2006079640A JP4771845B2 JP 4771845 B2 JP4771845 B2 JP 4771845B2 JP 2006079640 A JP2006079640 A JP 2006079640A JP 2006079640 A JP2006079640 A JP 2006079640A JP 4771845 B2 JP4771845 B2 JP 4771845B2
Authority
JP
Japan
Prior art keywords
substrate
wafer
back surface
protective film
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006079640A
Other languages
Japanese (ja)
Other versions
JP2007258380A (en
Inventor
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006079640A priority Critical patent/JP4771845B2/en
Priority to KR1020070027662A priority patent/KR100903725B1/en
Priority to US11/689,272 priority patent/US7985699B2/en
Priority to CN200710089424XA priority patent/CN101042988B/en
Priority to TW096109960A priority patent/TWI428979B/en
Priority to CN2010105485903A priority patent/CN102064105B/en
Publication of JP2007258380A publication Critical patent/JP2007258380A/en
Application granted granted Critical
Publication of JP4771845B2 publication Critical patent/JP4771845B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/305Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching
    • H01J37/3053Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating, or etching for evaporating or etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、基板処理方法及び記憶媒体に関し、特に、基板を静電吸着する静電チャックを有するエッチング装置を備える基板処理システムにおける基板処理方法に関する。   The present invention relates to a substrate processing method and a storage medium, and more particularly to a substrate processing method in a substrate processing system including an etching apparatus having an electrostatic chuck that electrostatically attracts a substrate.

基板としてのウエハの表面にプラズマを利用して所望のパターンの配線溝やビアホールを形成する基板処理システムは、ポジ型のレジストをウエハの表面に塗布するコータと、加熱等によって硬化したレジストの一部を露光する露光機と、ウエハの表面から露光されたレジストを現像液によって除去してレジスト膜を形成するデベロッパと、ウエハの表面にエッチング処理、例えば、RIE(Reactive Ion Etching)処理を施すエッチング装置と、レジスト膜を除去する洗浄装置とを備える。近年、基板処理システムでは、スペース節約の観点からコータとデベロッパとは一体化されていることが多い。   A substrate processing system that forms a wiring groove or a via hole with a desired pattern using plasma on the surface of a wafer as a substrate is a coater that applies a positive resist to the surface of a wafer, and a resist that is cured by heating or the like. An exposure machine that exposes a portion of the wafer, a developer that forms a resist film by removing the resist exposed from the wafer surface with a developer, and an etching process such as RIE (Reactive Ion Etching) on the wafer surface. An apparatus and a cleaning apparatus for removing the resist film. In recent years, in a substrate processing system, a coater and a developer are often integrated from the viewpoint of space saving.

また、エッチング装置は、ウエハを収容し且つプラズマが生成される収容室と、該収容室内に配置されて、ウエハにエッチング処理が施される間、ウエハを静電吸着する静電チャックとを有する(例えば、特許文献1参照。)。   The etching apparatus also includes a storage chamber that stores the wafer and generates plasma, and an electrostatic chuck that is disposed in the storage chamber and electrostatically attracts the wafer while the wafer is being etched. (For example, refer to Patent Document 1).

露光機では所望のマスクパターンに対して反転したパターンの紫外線光等をウエハの表面におけるレジストに照射するが、近年、所望のマスクパターンの微細化に伴い短波長、例えば、波長が193nmの紫外線光が露光機で用いられる。波長が短いと焦点深度も小さくなり、許容されるウエハの平面度、傾きも小さくなる。特に、露光機では複数のピン状の突起がウエハの裏面を支持することから、ウエハの裏面の傷、異物等がウエハの平面度、傾きに大きな影響を与える。   The exposure apparatus irradiates the resist on the wafer surface with ultraviolet light having a pattern reversed with respect to the desired mask pattern. Recently, with the miniaturization of the desired mask pattern, ultraviolet light having a short wavelength, for example, wavelength of 193 nm is used. Is used in the exposure machine. When the wavelength is short, the depth of focus is also reduced, and the flatness and tilt of the allowable wafer are also reduced. In particular, since a plurality of pin-shaped protrusions support the back surface of the wafer in the exposure machine, scratches, foreign matter, etc. on the back surface of the wafer greatly affect the flatness and tilt of the wafer.

ところで、ウエハにおいて複雑な半導体デバイス用の配線構造や電極構造を実現するため、ウエハには基板処理システムによってエッチング処理が繰り返して施されるが、エッチング処理の度にウエハは静電チャックによって静電吸着される。静電チャックの表面はイットリア(Y)で覆われるため、吸着したシリコン(Si)からなるウエハの裏面に傷が付くことがある。また、静電チャック表面に存在する異物がウエハの裏面に転写して付着することがある。
特開2005−347620号公報
By the way, in order to realize a complicated wiring structure and electrode structure for a semiconductor device on a wafer, the wafer is repeatedly subjected to an etching process by a substrate processing system. Adsorbed. Since the surface of the electrostatic chuck is covered with yttria (Y 2 O 3 ), the back surface of the wafer made of adsorbed silicon (Si) may be damaged. In addition, foreign matter existing on the surface of the electrostatic chuck may be transferred and adhered to the back surface of the wafer.
JP 2005-347620 A

しかしながら、ウエハの裏面に付着した異物は洗浄液等を用いたウェット洗浄によって除去することができるが、ウエハの裏面の傷を効果的に除去する方法は知られていない。そして、上述したようにウエハの裏面の傷によって許容されるウエハの平面度を維持できなくなるおそれがある。また、ウエハの裏面の傷及び静電チャックの表面の擦れによってイットリア等が剥がれて(発塵して)パーティクルとなることがある。したがって、ウエハが静電チャックに吸着されるときにウエハの裏面に傷が付くのを防止する必要がある。   However, foreign matter adhering to the back surface of the wafer can be removed by wet cleaning using a cleaning liquid or the like, but a method for effectively removing scratches on the back surface of the wafer is not known. As described above, the flatness of the wafer that is allowed due to scratches on the back surface of the wafer may not be maintained. Also, yttria or the like may be peeled off (dusted) and become particles due to scratches on the backside of the wafer and rubbing on the surface of the electrostatic chuck. Therefore, it is necessary to prevent the back surface of the wafer from being damaged when the wafer is attracted to the electrostatic chuck.

本発明の目的は、基板の裏面に、基板の平面度を乱し且つパーティクルの発生要因となる傷が付くのを防止することができる基板処理方法及び記憶媒体を提供することにある。   An object of the present invention is to provide a substrate processing method and a storage medium that can prevent the back surface of a substrate from being damaged as a result of disturbing the flatness of the substrate and causing generation of particles.

上記目的を達成するために、請求項1記載の基板処理方法は、基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法であって、前記基板の裏面に硬化性樹脂を塗布する塗布ステップと、前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、前記基板の表裏面を反転させる反転ステップと、前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、前記保護膜を除去する洗浄ステップとを有することを特徴とする。 In order to achieve the above object, a substrate processing method according to claim 1 includes at least an etching apparatus that performs plasma etching on a substrate, and the etching apparatus includes an electrostatic chuck that electrostatically attracts the substrate, the electrostatic chuck is a substrate processing method in the substrate processing system in contact with the back surface of the substrate, a coating step of applying a photocurable resin on the back surface of the substrate, the hardenable resin coated on the back surface of the substrate a curing step that form a protective layer is cured by exposure, a reversing step of reversing the front and back surfaces of the substrate, and the resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate, the substrate to the etching step of the surface of performing the plasma etching treatment, a cleaning step of removing the protective film, characterized by having a .

上記目的を達成するために、請求項2記載の基板処理方法は、基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法であって、前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、前記基板の表裏面を反転させる第1の反転ステップと、前記基板の裏面に光硬化性樹脂を塗布する塗布ステップと、前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、前記基板の表裏面を反転させる第2の反転ステップと、前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、前記保護膜を除去する洗浄ステップと、を有することを特徴とする。 In order to achieve the above object, the substrate processing method according to claim 2 includes at least an etching apparatus that performs a plasma etching process on the substrate, and the etching apparatus includes an electrostatic chuck that electrostatically attracts the substrate, The electrostatic chuck is a substrate processing method in a substrate processing system that comes into contact with the back surface of a substrate, wherein a resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate and the front and back surfaces of the substrate are reversed. A first inversion step, an application step of applying a photocurable resin to the back surface of the substrate, a curing step of forming a protective film by curing the curable resin applied to the back surface of the substrate by exposure, A second inversion step for inverting the front and back surfaces of the substrate; an etching step for performing the plasma etching process on the surface of the substrate; It characterized by having a a cleaning step of removing the protective film.

請求項3記載の基板処理方法は、請求項1又は2記載の基板処理方法において、前記露光に用いる光は紫外線であることを特徴とする。 The substrate processing method according to claim 3 is the substrate processing method according to claim 1 or 2, wherein the light used for the exposure is ultraviolet light .

請求項4記載の基板処理方法は、請求項1乃至3のいずれか1項に記載の基板処理方法において、前記静電チャックは、Y 、Al 又はSiO のいずれかで形成されていることを特徴とする。 The substrate processing method according to claim 4 is the substrate processing method according to any one of claims 1 to 3 , wherein the electrostatic chuck is any one of Y 2 O 3 , Al 2 O 3, and SiO 2. It is formed .

上記目的を達成するために、請求項5記載の記憶媒体は、基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記基板処理方法は、前記基板の裏面に光硬化性樹脂を塗布する塗布ステップと、前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、前記基板の表裏面を反転させる反転ステップと、前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、前記保護膜を除去する洗浄ステップと、を有することを特徴とする。 In order to achieve the above object, a storage medium according to claim 5 includes at least an etching apparatus for performing a plasma etching process on a substrate, and the etching apparatus includes an electrostatic chuck for electrostatically attracting the substrate. The electric chuck is a computer-readable storage medium storing a program for causing a computer to execute a substrate processing method in a substrate processing system in contact with the back surface of the substrate, and the substrate processing method includes a photocurable resin on the back surface of the substrate. A coating step for coating the substrate, a curing step for curing the curable resin applied to the back surface of the substrate by exposure to form a protective film, a reversing step for inverting the front and back surfaces of the substrate, and a surface of the substrate A resist film forming step for forming a resist film having a predetermined mask pattern; and the plasma etch on the surface of the substrate. And having an etching step of subjecting the packaging process, a cleaning step of removing the protective film.

上記目的を達成するために、請求項6記載の記憶媒体は、基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記基板処理方法は、前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、前記基板の表裏面を反転させる第1の反転ステップと、前記基板の裏面に光硬化性樹脂を塗布する塗布ステップと、前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、前記基板の表裏面を反転させる第2の反転ステップと、前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、前記保護膜を除去する洗浄ステップと、を有することを特徴とする。 In order to achieve the above object, a storage medium according to claim 6 includes at least an etching apparatus that performs plasma etching on a substrate, and the etching apparatus includes an electrostatic chuck that electrostatically attracts the substrate. The electric chuck is a computer-readable storage medium that stores a program for causing a computer to execute a substrate processing method in a substrate processing system in contact with the back surface of the substrate, and the substrate processing method has a predetermined mask pattern on the surface of the substrate. A resist film forming step for forming the resist film, a first inversion step for inverting the front and back surfaces of the substrate, a coating step for applying a photocurable resin to the back surface of the substrate, and a back surface of the substrate. Curing step of curing the cured resin by exposure to form a protective film, and reversing the front and back surfaces of the substrate A second reversing step, and having an etching step of performing the plasma etching treatment on the surface of the substrate, a cleaning step of removing the protective film.

請求項1,2に記載の基板処理方法及び請求項5,6記載の記憶媒体によれば、静電チャックは、基板の裏面において硬化性樹脂が硬化されて形成された保護膜と接触する。したがって、基板が静電チャックに吸着されるときに基板の裏面に、基板の平面度を乱し且つパーティクルの発生要因となる傷が付くのを防止することができる。 According to the substrate processing method described in claims 1 and 2 and the storage medium described in claims 5 and 6 , the electrostatic chuck contacts a protective film formed by curing the curable resin on the back surface of the substrate. Therefore, when the substrate is attracted to the electrostatic chuck, it is possible to prevent the back surface of the substrate from being scratched which disturbs the flatness of the substrate and causes generation of particles.

請求項記載の基板処理方法及び請求項5記載の記憶媒体によれば、保護膜の形成とレジスト膜の形成を別々に行うことができ、もって、保護膜及びレジスト膜をそれぞれ安定して形成することができる。また、基板の表面が露光されてレジスト膜が形成される際には、基板の裏面がピン状の突起で支持されるが、基板の裏面及び突起の間に保護膜が介在するので、基板を安定して支持することができ、露光を安定して行うことができる。 According to claim 1 the substrate processing method and claim 5, wherein the storage medium, wherein it is possible to perform formation of forming the resist film of the coercive Mamorumaku separately with, the stable protective film and the resist film, respectively Can be formed. In addition, when the surface of the substrate is exposed to form a resist film, the back surface of the substrate is supported by pin-shaped protrusions, but since a protective film is interposed between the back surface and the protrusions of the substrate, It can support stably and can perform exposure stably.

請求項記載の基板処理方法及び請求項6記載の記憶媒体によれば、保護膜の形成とレジスト膜の形成を別々に行うことができ、もって、保護膜及びレジスト膜をそれぞれ安定して形成することができる。 According to the storage medium of a substrate processing method and claim 6 according to claim 2, it is possible to perform the formation of the formation of the resist film of the coercive Mamorumaku separately with, the stable protective film and the resist film, respectively Can be formed.

以下、本発明の実施の形態について図面を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

まず、本発明の第1の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。   First, a substrate processing system that executes a substrate processing method according to a first embodiment of the present invention will be described.

図1は、本実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す図である。   FIG. 1 is a diagram showing a schematic configuration of a substrate processing system that executes a substrate processing method according to the present embodiment.

図1において、基板処理システム10は、コータ/デベロッパ11と、エッチング装置13と、洗浄装置14と、コータ/デベロッパ11、エッチング装置13及び洗浄装置14の並びに対して平行に配設されたガイドレール15と、AGV(Automatic Guided Vehicle)16と、コータ/デベロッパ11に隣接して配される露光機12とを備える。   In FIG. 1, a substrate processing system 10 includes a coater / developer 11, an etching device 13, a cleaning device 14, and guide rails arranged in parallel with the coater / developer 11, the etching device 13, and the cleaning device 14. 15, an AGV (Automatic Guided Vehicle) 16, and an exposure machine 12 arranged adjacent to the coater / developer 11.

コータ/デベロッパ11は、半導体デバイス用のウエハ(以下、単に「ウエハ」という。)(基板)Wの表面にポジ型の硬化性樹脂であるレジストを塗布し、且つウエハWの裏面に紫外線光の照射で硬化する光硬化性樹脂を塗布するコータの機能と、塗布後に加熱等によって硬化されたレジストのうち露光機12によって所定のマスクパターンに対して反転したパターンの露光処理が施されたレジストをアルカリ性の洗浄液を用いて除去することによって所定のマスクパターンのレジスト膜等を形成するデベロッパの機能とを有する。   The coater / developer 11 applies a resist, which is a positive curable resin, to the surface of a semiconductor device wafer (hereinafter simply referred to as “wafer”) (substrate) W, and applies ultraviolet light to the back surface of the wafer W. The function of a coater for applying a photocurable resin that is cured by irradiation, and a resist that has been subjected to exposure processing of a pattern reversed with respect to a predetermined mask pattern by an exposure machine 12 among resists cured by heating or the like after application. It has the function of a developer that forms a resist film or the like having a predetermined mask pattern by removing using an alkaline cleaning solution.

露光機12は、ウエハWを支持するピン状の突起を表面に有する載置台(図示しない)と、該載置台に対向して配置される紫外線照射ランプ(図示しない)とを備え、ウエハWの表面に塗布されたレジストに紫外線を照射して露光することにより、レジストに露光処理を施す。ここで、レジストには所定のマスクパターンに対して反転したパターンに対応する部分にのみ紫外線が照射されるので、反転したパターンのレジストが変質してアルカリ可溶性になる。また、露光機12においてレジストに露光処理が施される際、ウエハWは載置台のピン状の突起によって支持される。   The exposure machine 12 includes a mounting table (not shown) having pin-shaped protrusions on the surface for supporting the wafer W, and an ultraviolet irradiation lamp (not shown) arranged facing the mounting table. The resist applied to the surface is exposed by irradiating with ultraviolet rays to expose the resist. Here, since the resist is irradiated with ultraviolet rays only on the portion corresponding to the pattern inverted with respect to the predetermined mask pattern, the resist of the inverted pattern is altered and becomes alkali-soluble. Further, when exposure processing is performed on the resist in the exposure machine 12, the wafer W is supported by the pin-shaped protrusions of the mounting table.

エッチング装置13は、ウエハWを搬送する搬送系と、ウエハWの表面にRIE処理を施す後述する複数のプロセスモジュール17とを備える。   The etching apparatus 13 includes a transport system for transporting the wafer W and a plurality of process modules 17 (to be described later) for performing RIE processing on the surface of the wafer W.

洗浄装置14は、ウエハWの表面に形成されたレジスト膜及び裏面に形成された樹脂保護膜を洗浄液によって除去する。   The cleaning device 14 removes the resist film formed on the front surface of the wafer W and the resin protective film formed on the back surface with a cleaning liquid.

AGV16は、ガイドレール15に沿って移動自在な運搬ロボットであり、複数のウエハWが収容された容器であるウエハカセットCRを載置し、各装置、例えば、コータ/デベロッパ11へのウエハカセットCRの搬出入を行う。AGV16は、ウエハカセットCRをコータ/デベロッパ11、エッチング装置13及び洗浄装置14の順で搬送する。   The AGV 16 is a transport robot that can move along the guide rail 15. The AGV 16 mounts a wafer cassette CR, which is a container in which a plurality of wafers W are accommodated, on each apparatus, for example, the wafer cassette CR to the coater / developer 11. Carry in and out. The AGV 16 conveys the wafer cassette CR in the order of the coater / developer 11, the etching device 13 and the cleaning device 14.

図2は、図1におけるコータ/デベロッパの概略構成を示す正面図である。   FIG. 2 is a front view showing a schematic configuration of the coater / developer in FIG.

図2において、コータ/デベロッパ11は、AGV16との間でウエハカセットCRの受け渡し等を行うカセットステーション18と、ウエハWへのレジスト又は光硬化性樹脂の塗布やレジスト膜等の現像を行う処理ステーション19と、露光機12との間でウエハWの受け渡しを行うインタフェース部20とからなる。カセットステーション18、処理ステーション19及びインタフェース部20は一体的に接続されている。カセットステーション18は、AGV16との間でウエハカセットCRの受け渡しを行うだけでなく、ウエハカセットCRに対するウエハWの搬出入も行う。   In FIG. 2, a coater / developer 11 includes a cassette station 18 that transfers a wafer cassette CR to and from the AGV 16, and a processing station that applies a resist or a photocurable resin to the wafer W and develops a resist film or the like. 19 and an interface unit 20 for transferring the wafer W between the exposure machine 12. The cassette station 18, the processing station 19, and the interface unit 20 are integrally connected. The cassette station 18 not only delivers the wafer cassette CR to and from the AGV 16, but also carries the wafer W in and out of the wafer cassette CR.

処理ステーション19は、多段配置された、ウエハWに1枚ずつ所定の処理を施す枚葉式の各種処理ユニットを有する。また、多段配置された各種処理ユニットはユニット組を構成する。処理ステーション19は、複数のユニット組と、各ユニット組に囲まれるように配置され且つウエハWを各ユニット組に配送するウエハ搬送機構(図示しない)と、配送されるウエハWを表裏反転させるウエハ反転ユニット(図示しない)とを有する。複数のユニット組のうち、ユニット組21a,21bはそれぞれ2つの塗布ユニット(コータ)22a,22cと、塗布ユニット22a及び22cの間に配されたウエハ反転ユニット22bと、塗布ユニット22c上に重ねられた硬化ユニット82aと、該硬化ユニット82a上に重ねられた2つの現像ユニット(デベロッパ)82b,82cとを有する。また、他のユニット組(図示しない)が、ウエハWを載置する載置台を有するオーブンユニットを有する。   The processing station 19 includes various single-wafer processing units that perform predetermined processing one by one on the wafer W, which are arranged in multiple stages. Various processing units arranged in multiple stages constitute a unit set. The processing station 19 includes a plurality of unit sets, a wafer transfer mechanism (not shown) that is disposed so as to be surrounded by each unit set, and delivers the wafer W to each unit set, and a wafer that reverses the delivered wafer W upside down. And a reversing unit (not shown). Of the plurality of unit sets, the unit sets 21a and 21b are overlapped on the coating unit 22c, the two coating units (coaters) 22a and 22c, the wafer reversing unit 22b disposed between the coating units 22a and 22c, respectively. A curing unit 82a, and two developing units (developers) 82b and 82c stacked on the curing unit 82a. Another unit set (not shown) includes an oven unit having a mounting table on which the wafer W is mounted.

塗布ユニット22a,22cはそれぞれウエハWの表面にレジストを塗布し、ウエハWの裏面に光硬化性樹脂を塗布する。現像ユニット82b,82cはウエハの表面から露光処理が施されてアルカリ可溶性に変質したレジストをアルカリ性の現像液を用いることによって除去する。これにより、現像ユニット82b,82cは所定のマスクパターンのレジスト膜等を形成する。硬化ユニット82aはウエハWの裏面に塗布された光硬化性樹脂に紫外線を照射することによって露光処理を施し、光硬化性樹脂を硬化させる。また、オーブンユニットはウエハWの表面に塗布されたレジストを加熱によって硬化させる。   Each of the coating units 22a and 22c applies a resist to the front surface of the wafer W, and applies a photocurable resin to the back surface of the wafer W. The developing units 82b and 82c remove the resist that has been subjected to the exposure process from the surface of the wafer and changed to alkali-soluble by using an alkaline developer. Thus, the developing units 82b and 82c form a resist film or the like having a predetermined mask pattern. The curing unit 82a performs an exposure process by irradiating the photocurable resin applied to the back surface of the wafer W with ultraviolet rays to cure the photocurable resin. The oven unit cures the resist applied to the surface of the wafer W by heating.

図3は、図2における塗布ユニットの概略構成を示す断面図である。   FIG. 3 is a cross-sectional view showing a schematic configuration of the coating unit in FIG.

図3において、塗布ユニット22aは、ウエハWを収容する筐体状の収容室としてのチャンバ23と、該チャンバ23の中央部に配置されたスピンチャック24と、該スピンチャック24を囲むように配置された環状のカップ25と、レジスト吐出機構26とを備える。   In FIG. 3, the coating unit 22 a is disposed so as to surround the chamber 23 as a housing-like storage chamber for storing the wafer W, the spin chuck 24 disposed at the center of the chamber 23, and the spin chuck 24. An annular cup 25 and a resist discharge mechanism 26 are provided.

スピンチャック24はPEEK樹脂からなり、スピンモータ(図示しない)に接続され、ウエハWを載置したまま回転する。スピンチャック24に載置されたウエハWは水平面内において回転する。また、スピンチャック24はエアシリンダ(図示しない)等によって昇降自在に移動する。なお、ウエハWはスピンチャック24にメカチャックや真空吸着チャック(いずれも図示しない)によってチャックされる。   The spin chuck 24 is made of PEEK resin, is connected to a spin motor (not shown), and rotates with the wafer W mounted thereon. The wafer W placed on the spin chuck 24 rotates in a horizontal plane. Further, the spin chuck 24 is moved up and down by an air cylinder (not shown) or the like. The wafer W is chucked on the spin chuck 24 by a mechanical chuck or a vacuum chuck (both not shown).

カップ25は環状の容器であり、上部が全周に亘って開口する開口部29を有する。載置台27に真空吸着されたウエハWが下降したときに、開口部29は該ウエハWの周縁部を収容する。また、カップ25は底部に余剰液排出管30を有する。   The cup 25 is an annular container, and has an opening 29 whose upper part opens over the entire circumference. When the wafer W vacuum-sucked on the mounting table 27 is lowered, the opening 29 accommodates the peripheral edge of the wafer W. The cup 25 has an excess liquid discharge pipe 30 at the bottom.

レジスト吐出機構26は、載置台27の上面に真空吸着されたウエハWに対向するように配置されたノズル31と、該ノズル31及びレジストを供給するレジスト供給装置(図示しない)を互いに接続するレジスト供給管32と、ノズル31が着脱自在に取り付けられたノズル保持体33と、該ノズル保持体33を先端に有するノズルスキャンアーム34とを有する。ノズルスキャンアーム34は、チャンバ23の底部に敷設されたガイドレール35によって水平移動可能な垂直支持部材36の上端に取り付けられており、垂直支持部材36と一体的に図中奥行き方向に自在に移動する。   The resist discharge mechanism 26 connects a nozzle 31 disposed so as to face the wafer W vacuum-sucked on the upper surface of the mounting table 27 and a resist supply device (not shown) that supplies the nozzle 31 and the resist to each other. It has a supply pipe 32, a nozzle holder 33 to which the nozzle 31 is detachably attached, and a nozzle scan arm 34 having the nozzle holder 33 at the tip. The nozzle scan arm 34 is attached to the upper end of a vertical support member 36 that can be moved horizontally by a guide rail 35 laid on the bottom of the chamber 23, and can move freely in the depth direction in the figure integrally with the vertical support member 36. To do.

また、チャンバ23の側壁には、スピンチャック24によって上方へ持ち上げられたウエハWの高さに対応する位置にウエハWの搬出入口37が設けられる。   Further, on the side wall of the chamber 23, a wafer W loading / unloading port 37 is provided at a position corresponding to the height of the wafer W lifted upward by the spin chuck 24.

塗布ユニット22では、水平面内において回転するウエハWの表面に向けてノズル31がレジストを吐出する。吐出されたレジストはウエハWの表面に到達すると、遠心力によってウエハWの表面において均一に広がる。これにより、ウエハWの表面に均一にレジストが塗布される(スピンコート処理)。このとき、余剰となったレジストはカップ25によって捕捉され、余剰液排出管30によって外部に排出される。   In the coating unit 22, the nozzle 31 discharges the resist toward the surface of the wafer W that rotates in a horizontal plane. When the discharged resist reaches the surface of the wafer W, it spreads uniformly on the surface of the wafer W by centrifugal force. Thereby, a resist is uniformly applied to the surface of the wafer W (spin coating process). At this time, the surplus resist is captured by the cup 25 and discharged to the outside by the surplus liquid discharge pipe 30.

また、塗布ユニット22cは、レジスト吐出機構26の代わりに光硬化性樹脂を吐出する光硬化性樹脂吐出機構を有する。ここで、ウエハWは塗布ユニット22cのチャンバ23に搬入される前に、ウエハ反転ユニット22bによって表裏が反転される。したがって、塗布ユニット22cではウエハWの裏面と光硬化性樹脂吐出機構とが対向する。塗布ユニット22cで用いられる光硬化性樹脂としては、例えば、カルボキシル基を有し、酸価が30〜220KOHmg/gのセルロース誘導体を含む樹脂が該当する。また、塗布ユニット22cにおいてウエハWの裏面には、光硬化性樹脂の代わりに熱硬化性樹脂、例えば、ポリイミドを含む樹脂が塗布されてもよい。   In addition, the coating unit 22 c has a photocurable resin discharge mechanism that discharges a photocurable resin instead of the resist discharge mechanism 26. Here, before the wafer W is carried into the chamber 23 of the coating unit 22c, the front and back are reversed by the wafer reversing unit 22b. Therefore, in the coating unit 22c, the back surface of the wafer W and the photocurable resin discharge mechanism face each other. Examples of the photocurable resin used in the coating unit 22c include a resin having a carboxyl group and containing a cellulose derivative having an acid value of 30 to 220 KOHmg / g. In addition, a thermosetting resin, for example, a resin containing polyimide may be applied to the back surface of the wafer W in the coating unit 22c instead of the photocurable resin.

ウエハ反転ユニット22bは、ウエハWの周縁を把持するメカチャックを有する。したがって、ウエハ反転ユニット22bではウエハWの表面がメカチャックと接触することがなく、表面に形成される半導体デバイスが損傷するのを防止できる。   The wafer reversing unit 22b has a mechanical chuck that holds the periphery of the wafer W. Therefore, in the wafer reversing unit 22b, the surface of the wafer W does not come into contact with the mechanical chuck, and the semiconductor device formed on the surface can be prevented from being damaged.

コータ/デベロッパ11では、ウエハカセットCRから搬出されたウエハWがウエハ反転ユニット22bによって表裏が反転され、塗布ユニット22cによってウエハWの裏面に光硬化性樹脂が先に塗布される。ウエハWは塗布ユニット22cから搬出されると硬化ユニット82aに搬入され、硬化ユニット82aはウエハWの裏面に塗布された光硬化性樹脂に紫外線を照射することによって露光処理を施して光硬化性樹脂を硬化させる。これにより、裏面に塗布された光硬化性樹脂は樹脂保護膜となる。その後、ウエハWはウエハ反転ユニット22bによって表裏が反転される。表裏が反転して表面が上を向いたウエハWには塗布ユニット22aにおいて該表面にレジストが塗布され、その後、塗布ユニット22aから搬出されると、該ウエハWはオーブンユニットに搬入され、該オーブンユニットはウエハWの表面に塗布されたレジストを加熱によって硬化させる。その後、ウエハWはインタフェース部20によって露光機12に搬入されて載置台に載置される。このとき、紫外線照射ランプからウエハWの表面に向けて所定のマスクパターンに対して反転したパターンに対応する部分にのみ紫外線が照射されて露光処理が施される。これにより、ウエハWの表面において反転したパターンのレジストが変質してアルカリ可溶性になる。   In the coater / developer 11, the wafer W carried out of the wafer cassette CR is reversed by the wafer reversing unit 22b, and the photocurable resin is first coated on the back surface of the wafer W by the coating unit 22c. When the wafer W is unloaded from the coating unit 22c, the wafer W is loaded into the curing unit 82a. The curing unit 82a performs exposure processing by irradiating the photocurable resin applied to the back surface of the wafer W with ultraviolet rays, so that the photocurable resin is exposed. Is cured. Thereby, the photocurable resin applied to the back surface becomes a resin protective film. Thereafter, the wafer W is turned upside down by the wafer turning unit 22b. A resist is applied to the surface of the wafer W whose front and back are turned upside down in the coating unit 22a. Then, when the wafer W is unloaded from the coating unit 22a, the wafer W is loaded into the oven unit. The unit cures the resist applied on the surface of the wafer W by heating. Thereafter, the wafer W is carried into the exposure machine 12 by the interface unit 20 and placed on the mounting table. At this time, an ultraviolet ray is irradiated only to a portion corresponding to a pattern inverted with respect to a predetermined mask pattern from the ultraviolet irradiation lamp toward the surface of the wafer W, and an exposure process is performed. As a result, the resist having a reversed pattern on the surface of the wafer W is altered and becomes alkali-soluble.

レジストに上記反転したパターンの露光処理が施されたウエハWは、インタフェース部20によってコータ/デベロッパ11に搬入され、現像ユニット82b,82cにおいてアルカリ性の現像液によって該表面からアルカリ可溶性に変質した、反転したパターンのレジストが除去される。これにより、ウエハWの表面において所定のマスクパターンのレジスト膜等が形成される。   The wafer W, on which the resist has been subjected to the exposure process of the inverted pattern, is carried into the coater / developer 11 by the interface unit 20, and is inverted from the surface to be alkali-soluble by an alkaline developer in the developing units 82b and 82c. The resist having the pattern is removed. As a result, a resist film or the like having a predetermined mask pattern is formed on the surface of the wafer W.

図4は、図1におけるエッチング装置のプロセスモジュールの概略構成を示す断面図である。   FIG. 4 is a cross-sectional view showing a schematic configuration of a process module of the etching apparatus in FIG.

図4において、プロセスモジュール17は、ウエハWを収容するチャンバ38を有し、該チャンバ38内にはウエハを載置する載置台としての円柱状のサセプタ39が配置されている。   In FIG. 4, the process module 17 has a chamber 38 for storing a wafer W, and a cylindrical susceptor 39 as a mounting table for mounting the wafer is disposed in the chamber 38.

プロセスモジュール17では、チャンバ38の内側壁とサセプタ39の側面とによって、サセプタ39上方のガスをチャンバ38の外へ排出する流路として機能する側方排気路40が形成される。この側方排気路40の途中にはバッフル板41が配置される。   In the process module 17, a side exhaust path 40 that functions as a flow path for discharging the gas above the susceptor 39 out of the chamber 38 is formed by the inner wall of the chamber 38 and the side surface of the susceptor 39. A baffle plate 41 is disposed in the middle of the side exhaust passage 40.

バッフル板41は多数の孔を有する板状部材であり、チャンバ38を上部と下部に仕切る仕切り板として機能する。バッフル板41によって仕切られたチャンバ38の上部42には、ウエハWを載置するサセプタ39等が配置され、プラズマが発生する。以下、チャンバ38の上部42を「反応室」と称する。また、チャンバ38の下部(以下、「排気室(マニホールド)」という。)43にはチャンバ38内のガスを排出する粗引き排気管44及び本排気管45が開口する。粗引き排気管44にはDP(Dry Pump)(図示しない)が接続され、本排気管45にはTMP(Turbo Molecular Pump)(図示しない)が接続される。また、バッフル板41は反応室42の後述する処理空間Sにおいて発生するイオンやラジカルを捕捉又は反射してこれらのマニホールド43への漏洩を防止する。   The baffle plate 41 is a plate-like member having a large number of holes, and functions as a partition plate that partitions the chamber 38 into an upper part and a lower part. A susceptor 39 or the like on which the wafer W is placed is disposed on the upper portion 42 of the chamber 38 partitioned by the baffle plate 41, and plasma is generated. Hereinafter, the upper part 42 of the chamber 38 is referred to as a “reaction chamber”. In addition, a rough exhaust pipe 44 and a main exhaust pipe 45 for discharging the gas in the chamber 38 are opened in a lower portion 43 (hereinafter referred to as “exhaust chamber (manifold)”) of the chamber 38. A DP (Dry Pump) (not shown) is connected to the roughing exhaust pipe 44, and a TMP (Turbo Molecular Pump) (not shown) is connected to the main exhaust pipe 45. Further, the baffle plate 41 captures or reflects ions and radicals generated in a processing space S (described later) of the reaction chamber 42 to prevent leakage to these manifolds 43.

粗引き排気管44、本排気管45、DP及びTMP等は排気装置を構成し、粗引き排気管44及び本排気管45は反応室42のガスをマニホールド43を介してチャンバ38の外部へ排出する。具体的には、粗引き排気管44はチャンバ38内を大気圧から低真空状態まで減圧し、本排気管45は粗引き排気管44と協働してチャンバ38内を大気圧から低真空状態より低い圧力である高真空状態(例えば、133Pa(1Torr)以下)まで減圧する。   The roughing exhaust pipe 44, the main exhaust pipe 45, DP, TMP and the like constitute an exhaust device, and the rough exhaust pipe 44 and the main exhaust pipe 45 exhaust the gas in the reaction chamber 42 to the outside of the chamber 38 through the manifold 43. To do. Specifically, the roughing exhaust pipe 44 reduces the pressure in the chamber 38 from atmospheric pressure to a low vacuum state, and the main exhaust pipe 45 cooperates with the roughing exhaust pipe 44 in the chamber 38 from the atmospheric pressure to a low vacuum state. The pressure is reduced to a high vacuum state (for example, 133 Pa (1 Torr or less)) which is a lower pressure.

サセプタ39には下部高周波電源46が整合器47を介して接続されており、該下部高周波電源46は、所定の高周波電力をサセプタ39に供給する。これにより、サセプタ39は下部電極として機能する。また、整合器47は、サセプタ39からの高周波電力の反射を低減して高周波電力のサセプタ39への供給効率を最大にする。   A lower high frequency power supply 46 is connected to the susceptor 39 via a matching unit 47, and the lower high frequency power supply 46 supplies predetermined high frequency power to the susceptor 39. Thereby, the susceptor 39 functions as a lower electrode. In addition, the matching unit 47 reduces the reflection of the high frequency power from the susceptor 39 to maximize the supply efficiency of the high frequency power to the susceptor 39.

サセプタ39の上部には、電極板48を内部に有する絶縁性部材、例えば、イットリア、アルミナ(Al)やシリカ(SiO)からなる円板状の静電チャック49が配置されている。サセプタ39がウエハWを載置するとき、該ウエハWは静電チャック49上に配される。電極板48には直流電源50が電気的に接続されている。電極板48に負の直流電圧が印加されると、ウエハWの裏面には正電位が発生し、さらに、ウエハの表面には負電位が発生する。そして、電極板48及びウエハWの裏面の間に電位差が生じ、該電位差に起因するクーロン力又はジョンソン・ラーベック力によってウエハWは静電チャック49の上面に吸着保持される。 An insulating member having an electrode plate 48 inside, for example, a disc-shaped electrostatic chuck 49 made of yttria, alumina (Al 2 O 3 ) or silica (SiO 2 ) is disposed on the susceptor 39. . When the susceptor 39 places the wafer W, the wafer W is placed on the electrostatic chuck 49. A DC power supply 50 is electrically connected to the electrode plate 48. When a negative DC voltage is applied to the electrode plate 48, a positive potential is generated on the back surface of the wafer W, and a negative potential is generated on the front surface of the wafer. Then, a potential difference is generated between the electrode plate 48 and the back surface of the wafer W, and the wafer W is attracted and held on the upper surface of the electrostatic chuck 49 by Coulomb force or Johnson-Rahbek force resulting from the potential difference.

また、サセプタ39の上方には、静電チャック49に吸着保持されたウエハWの周りを囲うように円環状のフォーカスリング51が配設される。このフォーカスリング51は、処理空間Sに露出し、該処理空間SにおいてプラズマをウエハWの表面に向けて収束し、RIE処理の効率を向上させる。   An annular focus ring 51 is disposed above the susceptor 39 so as to surround the periphery of the wafer W attracted and held by the electrostatic chuck 49. The focus ring 51 is exposed to the processing space S and converges the plasma toward the surface of the wafer W in the processing space S, thereby improving the efficiency of the RIE processing.

また、サセプタ39の内部には、例えば、円周方向に延在する環状の冷媒室52が設けられる。この冷媒室52には、チラーユニット(図示しない)から冷媒用配管53を介して所定温度の冷媒、例えば、冷却水やガルデンが循環供給され、当該冷媒の温度によって静電チャック49に吸着保持されたウエハWの処理温度が制御される。   Further, for example, an annular refrigerant chamber 52 extending in the circumferential direction is provided inside the susceptor 39. A refrigerant having a predetermined temperature, for example, cooling water or galden, is circulated and supplied from the chiller unit (not shown) to the refrigerant chamber 52 via a refrigerant pipe 53 and is adsorbed and held by the electrostatic chuck 49 according to the temperature of the refrigerant. The processing temperature of the wafer W is controlled.

静電チャック49のウエハWが吸着保持される部分(以下、「吸着面」という。)には、複数の伝熱ガス供給孔54が開口している。これら複数の伝熱ガス供給孔54は、伝熱ガス供給ライン55を介して伝熱ガス供給部(図示しない)に接続され、該伝熱ガス供給部は伝熱ガスとしてのヘリウムガスを、伝熱ガス供給孔54を介して吸着面及びウエハWの裏面の間隙に供給する。吸着面及びウエハWの裏面の間隙に供給されたヘリウムガスはウエハWの熱を静電チャック49を介してサセプタ39に伝熱する。   A plurality of heat transfer gas supply holes 54 are opened in a portion of the electrostatic chuck 49 where the wafer W is adsorbed and held (hereinafter referred to as “adsorption surface”). The plurality of heat transfer gas supply holes 54 are connected to a heat transfer gas supply unit (not shown) via a heat transfer gas supply line 55, and the heat transfer gas supply unit transfers helium gas as the heat transfer gas. The gas is supplied to the gap between the suction surface and the back surface of the wafer W through the hot gas supply hole 54. The helium gas supplied to the gap between the suction surface and the back surface of the wafer W transfers the heat of the wafer W to the susceptor 39 via the electrostatic chuck 49.

また、サセプタ39の吸着面には、静電チャック49から突出自在なリフトピンとしての複数のプッシャーピン56が配置されている。これらのプッシャーピン56は、モータ(図示しない)とボールねじ(図示しない)を介して接続され、ボールねじによって直線運動に変換されたモータの回転運動に起因して吸着面から自在に突出する。ウエハWの表面にRIE処理を施すためにウエハWを吸着面に吸着保持するときには、プッシャーピン56はサセプタ39に収容され、RIE処理が施されたウエハWをチャンバ38から搬出するときには、プッシャーピン56は静電チャック49から突出してウエハWをサセプタ39から離間させて上方へ持ち上げる。   In addition, a plurality of pusher pins 56 as lift pins that can protrude from the electrostatic chuck 49 are disposed on the attracting surface of the susceptor 39. These pusher pins 56 are connected to a motor (not shown) and a ball screw (not shown), and freely protrude from the suction surface due to the rotational motion of the motor converted into a linear motion by the ball screw. The pusher pin 56 is accommodated in the susceptor 39 when the wafer W is sucked and held on the suction surface in order to perform the RIE process on the surface of the wafer W. When the wafer W subjected to the RIE process is unloaded from the chamber 38, the pusher pin 56 protrudes from the electrostatic chuck 49 and lifts the wafer W away from the susceptor 39.

チャンバ38(反応室42)の天井部には、サセプタ39と対向するようにガス導入シャワーヘッド57が配置されている。ガス導入シャワーヘッド57には整合器58を介して上部高周波電源59が接続されており、上部高周波電源59は所定の高周波電力をガス導入シャワーヘッド57に供給するので、ガス導入シャワーヘッド57は上部電極として機能する。なお、整合器58の機能は上述した整合器47の機能と同じである。   A gas introduction shower head 57 is disposed on the ceiling of the chamber 38 (reaction chamber 42) so as to face the susceptor 39. An upper high frequency power source 59 is connected to the gas introduction shower head 57 via a matching unit 58, and the upper high frequency power source 59 supplies predetermined high frequency power to the gas introduction shower head 57. Functions as an electrode. The function of the matching unit 58 is the same as the function of the matching unit 47 described above.

ガス導入シャワーヘッド57は、多数のガス穴60を有する天井電極板61と、該天井電極板61を着脱可能に支持する電極支持体62とを有する。また、該電極支持体62の内部にはバッファ室63が設けられ、このバッファ室63には処理ガス導入管64が接続されている。ガス導入シャワーヘッド57は、処理ガス導入管64からバッファ室63へ供給された処理ガスをガス穴60を経由してチャンバ38(反応室42)内へ供給する。   The gas introduction shower head 57 includes a ceiling electrode plate 61 having a large number of gas holes 60 and an electrode support 62 that detachably supports the ceiling electrode plate 61. In addition, a buffer chamber 63 is provided inside the electrode support 62, and a processing gas introduction pipe 64 is connected to the buffer chamber 63. The gas introduction shower head 57 supplies the processing gas supplied from the processing gas introduction pipe 64 to the buffer chamber 63 into the chamber 38 (reaction chamber 42) via the gas hole 60.

また、チャンバ38の側壁には、プッシャーピン56によってサセプタ39から上方へ持ち上げられたウエハWの高さに対応する位置にウエハWの搬出入口65が設けられ、搬出入口65には、該搬出入口65を開閉する真空ゲートバルブ66が取り付けられている。   In addition, a loading / unloading port 65 for the wafer W is provided on the side wall of the chamber 38 at a position corresponding to the height of the wafer W lifted upward from the susceptor 39 by the pusher pin 56. A vacuum gate valve 66 for opening and closing 65 is attached.

このプロセスモジュール17のチャンバ38内では、上述したように、サセプタ39及びガス導入シャワーヘッド57に高周波電力を供給して、サセプタ39及びガス導入シャワーヘッド57の間の処理空間Sに高周波電力を印加することにより、該処理空間Sにおいてガス導入シャワーヘッド57から供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオン等によってウエハWの表面にRIE処理を施す。   In the chamber 38 of the process module 17, as described above, high frequency power is supplied to the susceptor 39 and the gas introduction shower head 57 and high frequency power is applied to the processing space S between the susceptor 39 and the gas introduction shower head 57. As a result, the processing gas supplied from the gas introduction shower head 57 in the processing space S is made into high-density plasma to generate ions and radicals, and the surface of the wafer W is subjected to RIE processing by the ions and the like.

図5は、図1における洗浄装置の概略構成を示す平面図である。   FIG. 5 is a plan view showing a schematic configuration of the cleaning apparatus in FIG.

図5において、洗浄装置14は、RIE処理が施されたウエハWに洗浄処理を施す洗浄処理部67と、該洗浄処理部67へのウエハWの搬出入を行う搬出入部68とを備える。   In FIG. 5, the cleaning apparatus 14 includes a cleaning processing unit 67 that performs cleaning processing on a wafer W that has been subjected to RIE processing, and a loading / unloading unit 68 that loads and unloads the wafer W into and from the cleaning processing unit 67.

搬出入部68は、AGV16から受け渡されるウエハカセットCRを載置するためのカセット載置台69と、該ウエハカセットCR及び洗浄処理部67の間においてウエハWの受け渡しを行う搬送アーム型のウエハ搬送装置70を有するウエハ搬送部71とを備える。カセット載置台69及びウエハ搬送部71の間には仕切壁72が立設され、該仕切壁72においてカセット載置台69に載置された各ウエハカセットCRに対応する位置にはポート73が形成されており、ポート73のウエハ搬送部71側には、ポート73をシャッタ等により開閉するポート開閉機構74が設けられている。   The carry-in / out unit 68 includes a cassette mounting table 69 on which the wafer cassette CR delivered from the AGV 16 is placed, and a transfer arm type wafer transfer device that transfers the wafer W between the wafer cassette CR and the cleaning processing unit 67. And a wafer transfer unit 71 having 70. A partition wall 72 is erected between the cassette mounting table 69 and the wafer transfer unit 71, and a port 73 is formed in the partition wall 72 at a position corresponding to each wafer cassette CR mounted on the cassette mounting table 69. A port opening / closing mechanism 74 that opens and closes the port 73 by a shutter or the like is provided on the wafer transfer unit 71 side of the port 73.

ウエハ搬送装置70は、水平方向及び鉛直方向に移動自在であり且つ水平面内において回転自在である。該ウエハ搬送装置70は、搬出入部68から洗浄処理部67へ、また、洗浄処理部67から搬出入部68へウエハWを搬送する。   The wafer transfer device 70 is movable in the horizontal direction and the vertical direction, and is rotatable in a horizontal plane. The wafer transfer device 70 transfers the wafer W from the carry-in / out unit 68 to the cleaning processing unit 67 and from the cleaning processing unit 67 to the carry-in / out unit 68.

洗浄処理部67は、搬送アーム型の搬送手段である主ウエハ搬送装置75と、該主ウエハ搬送装置75及びウエハ搬送部71の間でウエハWの受け渡しを行う際にウエハWを一時的に載置するウエハ受け渡しユニット76と、基板洗浄ユニット77,78,79,80と、基板洗浄ユニット77,78,79,80に送液する所定の洗浄液を貯蔵する洗浄液貯蔵ユニット81とを備える。主ウエハ搬送装置75は、水平方向及び鉛直方向に移動自在であり且つ水平面内において回転自在である。該主ウエハ搬送装置75は、ウエハ搬送装置70、基板洗浄ユニット77,78,79,80の全てにアクセス可能である。   The cleaning processing unit 67 temporarily mounts the wafer W when the wafer W is transferred between the main wafer transfer device 75 which is a transfer arm type transfer means and the main wafer transfer device 75 and the wafer transfer unit 71. A wafer transfer unit 76 to be placed, a substrate cleaning unit 77, 78, 79, 80, and a cleaning liquid storage unit 81 for storing a predetermined cleaning liquid to be sent to the substrate cleaning unit 77, 78, 79, 80 are provided. The main wafer transfer device 75 is movable in the horizontal direction and the vertical direction, and is rotatable in a horizontal plane. The main wafer transfer device 75 can access all of the wafer transfer device 70 and the substrate cleaning units 77, 78, 79, and 80.

各基板洗浄ユニット77,78,79,80は、ウエハWを収容し、該収容されたウエハWに向けて洗浄液、例えば、アルカリ水溶液、過酸化水素水や硫酸化水を噴射する。洗浄液はウエハWの表面に形成されたレジスト膜を溶解して除去すると共に、ウエハWの裏面に形成された樹脂保護膜を溶解して除去する。   Each of the substrate cleaning units 77, 78, 79, and 80 accommodates the wafer W, and sprays a cleaning liquid such as an alkaline aqueous solution, hydrogen peroxide solution, or sulfated water toward the accommodated wafer W. The cleaning liquid dissolves and removes the resist film formed on the surface of the wafer W, and dissolves and removes the resin protective film formed on the back surface of the wafer W.

次に、本実施の形態に係る基板処理方法について説明する。   Next, the substrate processing method according to the present embodiment will be described.

図6は、本実施の形態に係る基板処理方法のフローチャートである。   FIG. 6 is a flowchart of the substrate processing method according to the present embodiment.

図6において、まず、AGV16がウエハカセットCRをコータ/デベロッパ11に受け渡し、該コータ/デベロッパ11は、カセットステーション18によってウエハカセットCRからウエハWを取り出し、ウエハ反転ユニットによってウエハWの表裏を反転し、ウエハ搬送機構によってウエハWを塗布ユニット22cのチャンバ23に搬入し、塗布ユニット22cによってウエハWの裏面に光硬化性樹脂を塗布する(ステップS61)(塗布ステップ)。   In FIG. 6, the AGV 16 first transfers the wafer cassette CR to the coater / developer 11, and the coater / developer 11 takes out the wafer W from the wafer cassette CR by the cassette station 18 and reverses the front and back of the wafer W by the wafer reversing unit. Then, the wafer W is carried into the chamber 23 of the coating unit 22c by the wafer transfer mechanism, and the photocurable resin is coated on the back surface of the wafer W by the coating unit 22c (step S61) (coating step).

次いで、コータ/デベロッパ11は、ウエハWを硬化ユニット82aに搬入し、該硬化ユニット82aはウエハWの裏面に塗布された光硬化性樹脂に露光処理を施して光硬化性樹脂を硬化させる(ステップS62)(硬化ステップ)。これにより、ウエハWの裏面において樹脂保護膜が形成される(ステップS63)(裏面保護膜形成ステップ)。   Next, the coater / developer 11 carries the wafer W into the curing unit 82a, and the curing unit 82a performs an exposure process on the photocurable resin applied to the back surface of the wafer W to cure the photocurable resin (step). S62) (curing step). Thereby, a resin protective film is formed on the back surface of the wafer W (step S63) (back surface protective film forming step).

次いで、コータ/デベロッパ11は、ウエハ反転ユニットによって表裏を反転し、該ウエハWを塗布ユニット22のチャンバ23に搬入し、塗布ユニット22aによってウエハWの表面にレジストを塗布する(ステップS64)(塗布ステップ)。   Next, the coater / developer 11 reverses the front and back with the wafer reversing unit, carries the wafer W into the chamber 23 of the coating unit 22, and applies the resist to the surface of the wafer W with the coating unit 22a (step S64) (coating). Step).

次いで、コータ/デベロッパ11はレジストが塗布されたウエハWをオーブンユニットに搬入し、該オーブンユニットはウエハWの表面に塗布されたレジストを加熱によって硬化させる(ステップS65)(硬化ステップ)。   Next, the coater / developer 11 carries the wafer W coated with the resist into the oven unit, and the oven unit cures the resist coated on the surface of the wafer W by heating (step S65) (curing step).

次いで、コータ/デベロッパ11は、ウエハWをインタフェース部20によって露光機12に搬入し、該露光機12は紫外線照射ランプによってウエハWの表面に向けて所定のマスクパターンに対して反転したパターンに対応する部分にのみ紫外線を照射してレジストに露光処理を施す(ステップS66)。これにより、ウエハWの表面において反転したパターンのレジストが変質してアルカリ可溶性になる。   Next, the coater / developer 11 carries the wafer W into the exposure device 12 by the interface unit 20, and the exposure device 12 corresponds to a pattern that is reversed with respect to a predetermined mask pattern toward the surface of the wafer W by the ultraviolet irradiation lamp. The resist is subjected to exposure processing by irradiating only the portion to be irradiated with ultraviolet rays (step S66). As a result, the resist having a reversed pattern on the surface of the wafer W is altered and becomes alkali-soluble.

次いで、コータ/デベロッパ11は、インタフェース部20によってレジストに露光処理が施されたウエハWを当該コータ/デベロッパ11に搬入し、現像ユニット82b,82cによって表面からアルカリ可溶性に変質した、反転したパターンのレジストを除去する。これにより、ウエハWの表面において所定のマスクパターンのレジスト膜を形成する(ステップS67)。   Next, the coater / developer 11 carries the wafer W whose resist has been subjected to exposure processing by the interface unit 20 into the coater / developer 11 and has an inverted pattern that has been altered from the surface to alkali-soluble by the developing units 82b and 82c. Remove the resist. Thereby, a resist film having a predetermined mask pattern is formed on the surface of the wafer W (step S67).

次いで、コータ/デベロッパ11は、レジスト膜が形成されたウエハWをカセットステーション18によってウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16はコータ/デベロッパ11からエッチング装置13まで移動し、エッチング装置13の搬送系にウエハカセットCRを受け渡す。エッチング装置13は、搬送系によってウエハカセットCRからウエハWを取り出してプロセスモジュール17のチャンバ38に搬入し、該ウエハWをサセプタ39の静電チャック49に吸着保持させる。さらに、エッチング装置13は、プロセスモジュール17によってウエハWの表面にRIE処理を施す(ステップS68)(エッチングステップ)。   Next, the coater / developer 11 stores the wafer W on which the resist film is formed in the wafer cassette CR by the cassette station 18, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the coater / developer 11 to the etching apparatus 13 and delivers the wafer cassette CR to the transfer system of the etching apparatus 13. The etching apparatus 13 takes out the wafer W from the wafer cassette CR by the transfer system, loads it into the chamber 38 of the process module 17, and sucks and holds the wafer W on the electrostatic chuck 49 of the susceptor 39. Further, the etching apparatus 13 performs RIE processing on the surface of the wafer W by the process module 17 (step S68) (etching step).

次いで、エッチング装置13は搬送系によってRIE処理が施されたウエハWをウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16はエッチング装置13から洗浄装置14まで移動し、洗浄装置14の搬出入部68にウエハカセットCRを受け渡す。洗浄装置14は、ウエハ搬送部71によってウエハカセットCRからウエハWを洗浄処理部67に搬入し、主ウエハ搬送装置75によって該ウエハWを基板洗浄ユニット77等に搬入し、基板洗浄ユニット77等によってウエハWの表面に形成されたレジスト膜を溶解して除去すると共に、ウエハWの裏面に形成された樹脂保護膜を溶解して除去し(ステップS69)(洗浄ステップ、保護膜除去ステップ)、本処理を終了する。   Next, the etching apparatus 13 stores the wafer W that has been subjected to the RIE process by the transfer system in the wafer cassette CR, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the etching apparatus 13 to the cleaning apparatus 14 and delivers the wafer cassette CR to the carry-in / out section 68 of the cleaning apparatus 14. The cleaning device 14 carries the wafer W from the wafer cassette CR into the cleaning processing unit 67 by the wafer transfer unit 71, and carries the wafer W into the substrate cleaning unit 77 or the like by the main wafer transfer device 75, and the substrate cleaning unit 77 or the like. The resist film formed on the surface of the wafer W is dissolved and removed, and the resin protective film formed on the back surface of the wafer W is dissolved and removed (step S69) (cleaning step, protective film removing step). End the process.

図6の処理によれば、ウエハWの表面にRIE処理が施される前に、ウエハWの裏面において塗布された光硬化性樹脂に紫外線照射による露光処理が施されて樹脂保護膜が形成され、ウエハWの表面にRIE処理が施された後にウエハWの裏面から樹脂保護膜が除去されるので、静電チャック49は、ウエハWの裏面において形成された樹脂保護膜と接触する。したがって、ウエハWが静電チャック49に吸着されるときにウエハWの裏面に傷が付くのを防止することができ、さらに、ウエハWと静電チャック49の密着性が向上するため、ウエハWの温度制御性を向上することができる。   According to the process of FIG. 6, before the RIE process is performed on the front surface of the wafer W, the photocurable resin applied on the back surface of the wafer W is subjected to an exposure process by ultraviolet irradiation to form a resin protective film. Since the resin protective film is removed from the back surface of the wafer W after the RIE process is performed on the surface of the wafer W, the electrostatic chuck 49 comes into contact with the resin protective film formed on the back surface of the wafer W. Therefore, it is possible to prevent the back surface of the wafer W from being scratched when the wafer W is attracted to the electrostatic chuck 49, and the adhesion between the wafer W and the electrostatic chuck 49 is improved. Temperature controllability can be improved.

また、図6の処理によれば、ウエハWの裏面に樹脂保護膜が形成された後、且つウエハWの表面にRIE処理が施される前に、ウエハWの表面に所定のマスクパターンのレジスト膜が形成されるので、樹脂保護膜の形成とレジスト膜の形成を別々に行うことができ、もって、樹脂保護膜及びレジスト膜をそれぞれ安定して形成することができる。また、ウエハWの表面が露光されてレジスト膜が形成される際には、露光機12においてウエハWの裏面が載置台のピン状の突起で支持されるが、ウエハWの裏面及び突起の間に樹脂保護膜が介在するので、ウエハWを安定して支持することができ、露光を安定して行うことができる。さらに、オーブンユニットの載置台にウエハWが載置される際にも、該載置台とウエハWの裏面における樹脂保護膜とが接触する。したがって、オーブンユニットにおいても、ウエハWの裏面に傷が付くのを防止することができると共に、ウエハWと載置台の密着性を向上することができる。   Further, according to the process of FIG. 6, after a resin protective film is formed on the back surface of the wafer W and before the RIE process is performed on the surface of the wafer W, a resist having a predetermined mask pattern is formed on the surface of the wafer W. Since the film is formed, the resin protective film and the resist film can be formed separately, so that the resin protective film and the resist film can be formed stably. Further, when the resist film is formed by exposing the front surface of the wafer W, the back surface of the wafer W is supported by the pin-shaped protrusions of the mounting table in the exposure machine 12. Therefore, the wafer W can be stably supported and exposure can be performed stably. Further, when the wafer W is placed on the placing table of the oven unit, the placing table and the resin protective film on the back surface of the wafer W come into contact with each other. Therefore, even in the oven unit, it is possible to prevent the back surface of the wafer W from being scratched and to improve the adhesion between the wafer W and the mounting table.

また、図6の処理によれば、スピンコート処理(塗布処理)によって樹脂保護膜が形成されるので、樹脂保護膜を簡便に形成することができる。   Moreover, according to the process of FIG. 6, since the resin protective film is formed by the spin coat process (coating process), the resin protective film can be easily formed.

上述した図6の処理では、ウエハWの裏面に樹脂保護膜を形成した後に、ウエハWの表面にレジスト膜を形成したが、ウエハWの裏面に樹脂保護膜を形成する前に、ウエハWの表面にレジスト膜を形成してもよい。これによっても、樹脂保護膜の形成とレジスト膜の形成を別々に行うことができるため、樹脂保護膜及びレジスト膜をそれぞれ安定して形成することができる。   In the process of FIG. 6 described above, the resist film is formed on the front surface of the wafer W after the resin protective film is formed on the back surface of the wafer W. However, before the resin protective film is formed on the back surface of the wafer W, A resist film may be formed on the surface. Also by this, since formation of the resin protective film and formation of the resist film can be performed separately, the resin protective film and the resist film can be formed stably.

また、図6の処理では、ウエハWの表面のレジスト膜及びウエハWの裏面の樹脂保護膜は洗浄液によって溶解されて除去されたが、樹脂保護膜の除去方法はこれに限られず、例えば、酸素ラジカル等を用いるアッシング処理であってもよい。   In the process of FIG. 6, the resist film on the front surface of the wafer W and the resin protective film on the back surface of the wafer W are dissolved and removed by the cleaning liquid. However, the method for removing the resin protective film is not limited to this. An ashing process using radicals or the like may be used.

また、コータ/デベロッパ11の処理ステーション19がウエハ反転ユニットを備えていなくてもよく、この場合、塗布ユニットはレジスト吐出機構26に加えて水平面内において回転するウエハWの下方から該ウエハWの裏面に向けて光硬化性樹脂を吹き付けるノズルを有するのが好ましい。光硬化性樹脂は粘着性を有するため、ウエハWの裏面に付着し、さらに、遠心力によってウエハWの裏面に均一に広がる。   In addition, the processing station 19 of the coater / developer 11 does not have to include a wafer reversing unit. In this case, the coating unit in addition to the resist discharge mechanism 26, the lower surface of the wafer W rotating in the horizontal plane from the lower surface of the wafer W. It is preferable to have a nozzle that sprays a photocurable resin toward the surface. Since the photocurable resin has adhesiveness, it adheres to the back surface of the wafer W and further spreads uniformly on the back surface of the wafer W by centrifugal force.

さらに、ウエハWの裏面において樹脂保護膜を上述したスピンコート処理によって形成する代わりに、ウエハWの裏面に樹脂シートを貼り付けることによって形成してもよい。   Further, instead of forming the resin protective film on the back surface of the wafer W by the spin coating process described above, the resin protective film may be formed by attaching a resin sheet to the back surface of the wafer W.

次に、本発明の第2の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。   Next, a substrate processing system for executing the substrate processing method according to the second embodiment of the present invention will be described.

本実施の形態は、その構成や作用が上述した第1の実施の形態と基本的に同じであり、基板処理システムの構成の一部及び基板処理方法の行程の一部が上述した第1の実施の形態と異なるのみである。したがって、同様の構成、行程については説明を省略し、以下に第1の実施の形態と異なる作用についてのみ説明を行う。   This embodiment is basically the same in configuration and operation as the first embodiment described above, and part of the configuration of the substrate processing system and part of the process of the substrate processing method are described above. Only the embodiment is different. Therefore, the description of the same configuration and process is omitted, and only the operation different from the first embodiment will be described below.

図7は、本実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す図である。   FIG. 7 is a diagram showing a schematic configuration of a substrate processing system for executing the substrate processing method according to the present embodiment.

図7において、基板処理システム83は、CVD(Chemical Vapor Deposition)装置84と、コータ/デベロッパ11と、エッチング装置13と、洗浄装置14と、アッシング装置85と、CVD装置84、コータ/デベロッパ11、エッチング装置13、洗浄装置14及びアッシング装置85に対して平行に配設されたガイドレール15と、AGV16と、コータ/デベロッパ11に隣接して配される露光機12とを備える。   In FIG. 7, a substrate processing system 83 includes a CVD (Chemical Vapor Deposition) device 84, a coater / developer 11, an etching device 13, a cleaning device 14, an ashing device 85, a CVD device 84, a coater / developer 11, A guide rail 15 disposed in parallel to the etching device 13, the cleaning device 14, and the ashing device 85, an AGV 16, and an exposure machine 12 disposed adjacent to the coater / developer 11 are provided.

CVD装置84は、ウエハWを搬送する搬送系と、CVD処理によってウエハWの裏面にCF系保護膜を形成する、後述の複数のプロセスモジュール86とを備える。   The CVD apparatus 84 includes a transport system for transporting the wafer W and a plurality of process modules 86 to be described later that form a CF-based protective film on the back surface of the wafer W by a CVD process.

アッシング装置85は、ウエハWを搬送する搬送系と、ウエハWの裏面にアッシング処理を施す複数のプロセスモジュールとを備える。アッシング装置85におけるプロセスモジュールは、エッチング装置13におけるプロセスモジュール17と同様の構成を有する。   The ashing device 85 includes a transport system that transports the wafer W and a plurality of process modules that perform an ashing process on the back surface of the wafer W. The process module in the ashing device 85 has the same configuration as the process module 17 in the etching device 13.

AGV16は、ウエハカセットCRをCVD装置84、コータ/デベロッパ11、エッチング装置13、洗浄装置14及びアッシング装置85の順で搬送する。   The AGV 16 conveys the wafer cassette CR in the order of the CVD device 84, the coater / developer 11, the etching device 13, the cleaning device 14, and the ashing device 85.

図8は、図7におけるCVD装置のプロセスモジュールの概略構成を示す断面図である。   FIG. 8 is a cross-sectional view showing a schematic configuration of a process module of the CVD apparatus in FIG.

図8において、プロセスモジュール86は、ウエハWを収容する筐体状の収容室としてのチャンバ87と、該チャンバ87の天井部88に配置されたウエハ吸着部89と、チャンバ87の底面部90にウエハ吸着部89と対向するように配置され、且つ該ウエハ吸着部89と所定の間隔だけ離間されて配置された電極91と、チャンバ87内のガス等を外部へ排出する排気管92とを備える。   In FIG. 8, the process module 86 includes a chamber 87 as a housing-like storage chamber for storing a wafer W, a wafer adsorption portion 89 disposed on a ceiling portion 88 of the chamber 87, and a bottom surface portion 90 of the chamber 87. An electrode 91 is disposed so as to face the wafer adsorption unit 89 and is spaced apart from the wafer adsorption unit 89 by a predetermined distance, and an exhaust pipe 92 that exhausts gas in the chamber 87 to the outside. .

ウエハ吸着部89は円柱状の突出物であり、底面に開口する複数の真空吸着穴(図示しない)を有する。チャンバ87内に搬入されたウエハWは、ウエハ吸着部89の複数の真空吸着穴によって真空吸着され、ウエハ吸着部89の底面に保持される。また、ウエハ吸着部89は、下面に耐熱樹脂、例えば、ポリイミドからなる緩衝膜93を有する。したがって、ウエハWの表面は緩衝膜93を介してウエハ吸着部89の底面に接触するので、ウエハWの表面に形成された配線溝やビアホールの形状が崩れることがない。また、ウエハ吸着部89はヒータ(図示しない)を内蔵し、ウエハWの裏面に保護膜が形成される間、該ウエハWの温度を所定の温度に維持する。   The wafer suction portion 89 is a cylindrical protrusion, and has a plurality of vacuum suction holes (not shown) opened on the bottom surface. The wafer W carried into the chamber 87 is vacuum-sucked by a plurality of vacuum suction holes of the wafer suction part 89 and is held on the bottom surface of the wafer suction part 89. Further, the wafer adsorbing portion 89 has a buffer film 93 made of a heat resistant resin, for example, polyimide, on the lower surface. Therefore, since the surface of the wafer W comes into contact with the bottom surface of the wafer suction portion 89 via the buffer film 93, the shape of the wiring grooves and via holes formed on the surface of the wafer W is not broken. In addition, the wafer suction unit 89 includes a heater (not shown), and maintains the temperature of the wafer W at a predetermined temperature while the protective film is formed on the back surface of the wafer W.

電極91はテーブル状の導電性部材からなり、ウエハ吸着部89と対向する面(上面)において複数のガス噴出穴(図示しない)を有する。また、電極91には高周波電源94が整合器95を介して接続されており、該高周波電源94は、所定の高周波電力を電極91に供給する。これにより、電極91は、ウエハ吸着部89及び電極91に挟まれた処理空間S’に高周波電力を印加する。また、整合器95は、電極91からの高周波電力の反射を低減して高周波電力の電極91への供給効率を最大にする。   The electrode 91 is made of a table-like conductive member, and has a plurality of gas ejection holes (not shown) on the surface (upper surface) facing the wafer adsorption portion 89. In addition, a high frequency power supply 94 is connected to the electrode 91 via a matching unit 95, and the high frequency power supply 94 supplies predetermined high frequency power to the electrode 91. As a result, the electrode 91 applies high-frequency power to the processing space S ′ sandwiched between the wafer suction portion 89 and the electrode 91. The matching unit 95 reduces the reflection of the high frequency power from the electrode 91 to maximize the supply efficiency of the high frequency power to the electrode 91.

また、チャンバ87の側壁には、ウエハ吸着部89によって吸着されたウエハWに対応する位置にウエハWの搬出入口96が設けられ、搬出入口96には、該搬出入口96を開閉する真空ゲートバルブ97が取り付けられている。   In addition, a loading / unloading port 96 for the wafer W is provided on the side wall of the chamber 87 at a position corresponding to the wafer W sucked by the wafer sucking unit 89, and a vacuum gate valve that opens and closes the loading / unloading port 96. 97 is attached.

プロセスモジュール86では、CVD処理によってウエハWの裏面に保護膜を形成する。具体的には、電極91における複数のガス噴出穴からデポ性の処理ガス、例えば、CF系ガスが処理空間S’に供給され、高周波電力が処理空間S’に印加された際に、CF系ガスからラジカルやイオンが発生し、該ラジカル等がウエハ吸着部89に吸着されているウエハWの裏面に付着・堆積してCF系保護膜を形成する。このとき、余剰のラジカル等は排気管92によって外部へ排出される。   In the process module 86, a protective film is formed on the back surface of the wafer W by a CVD process. Specifically, when a deposition process gas, for example, a CF-based gas is supplied from the plurality of gas ejection holes in the electrode 91 to the processing space S ′ and a high-frequency power is applied to the processing space S ′, the CF-based gas is supplied. Radicals and ions are generated from the gas, and the radicals and the like adhere to and deposit on the back surface of the wafer W adsorbed on the wafer adsorbing portion 89 to form a CF-based protective film. At this time, surplus radicals and the like are discharged to the outside through the exhaust pipe 92.

プロセスモジュール86で形成される保護膜の厚さは10μm以下であればよく、好ましくは約1μmであるのがよい。なお、形成される保護膜の種類はCF系保護膜に限られず、アモルファスカーボンからなる保護膜であってもよい。   The thickness of the protective film formed by the process module 86 may be 10 μm or less, and preferably about 1 μm. The type of protective film to be formed is not limited to the CF-based protective film, and may be a protective film made of amorphous carbon.

また、アッシング装置85のプロセスモジュールでは、裏面にCF系保護膜が形成されたウエハWがチャンバ38内に搬入されてプッシャーピン56に支持されると、ガス導入シャワーヘッド57から酸素(O)ガスが処理空間Sに導入される。このとき、プッシャーピン56はウエハWをサセプタ39から上方へ持ち上げたままの状態で支持する。したがって、ウエハWの裏面の下方にも空間が存在する。 Further, in the process module of the ashing device 85, when the wafer W having the CF-based protective film formed on the back surface is loaded into the chamber 38 and supported by the pusher pin 56, oxygen (O 2 ) is supplied from the gas introduction shower head 57. Gas is introduced into the processing space S. At this time, the pusher pins 56 support the wafer W while lifting it upward from the susceptor 39. Therefore, there is also a space below the back surface of the wafer W.

さらに、サセプタ39及びガス導入シャワーヘッド57に高周波電力が供給されて、サセプタ39及びガス導入シャワーヘッド57の間の処理空間Sに高周波電力が印加されると、処理空間Sの酸素ガスからプラズマが発生して酸素ラジカルが発生する。このとき、ウエハWの裏面の下方の空間にも酸素ラジカルが回り込み、該酸素ラジカルはウエハWの裏面におけるCF系保護膜を分解・除去する(アッシング処理)。   Further, when high frequency power is supplied to the susceptor 39 and the gas introduction shower head 57 and high frequency power is applied to the processing space S between the susceptor 39 and the gas introduction shower head 57, plasma is generated from oxygen gas in the processing space S. Oxygen radicals are generated. At this time, oxygen radicals also enter the space below the back surface of the wafer W, and the oxygen radicals decompose and remove the CF-based protective film on the back surface of the wafer W (ashing process).

なお、上記プロセスモジュールでは酸素ラジカルによってCF系保護膜を除去したが、処理空間Sにおいて弗素ラジカルを発生させ、該弗素ラジカルによってウエハWの裏面におけるCF系保護膜を分解・除去してもよく、又は、処理空間Sにオゾンガスを供給して該オゾンガスによってCF系保護膜を分解・除去してもよい。   In the above process module, the CF-based protective film is removed by oxygen radicals. However, fluorine radicals may be generated in the processing space S, and the CF-based protective film on the back surface of the wafer W may be decomposed and removed by the fluorine radicals. Alternatively, ozone gas may be supplied to the processing space S, and the CF-based protective film may be decomposed and removed by the ozone gas.

次に、本実施の形態に係る基板処理方法について説明する。   Next, the substrate processing method according to the present embodiment will be described.

図9は、本実施の形態に係る基板処理方法のフローチャートである。   FIG. 9 is a flowchart of the substrate processing method according to the present embodiment.

図9において、まず、AGV16がウエハカセットCRをCVD装置84に受け渡し、該CVD装置84は、搬送系によってウエハWをウエハカセットCRからプロセスモジュール86のチャンバ87に搬入し、プロセスモジュール86によってウエハWの裏面にCF系保護膜を形成する(ステップS91)(裏面保護膜形成ステップ)。   In FIG. 9, first, the AGV 16 delivers the wafer cassette CR to the CVD apparatus 84, and the CVD apparatus 84 carries the wafer W from the wafer cassette CR into the chamber 87 of the process module 86 by the transfer system. A CF-based protective film is formed on the back surface (step S91) (back surface protective film forming step).

次いで、CVD装置84は、CF系保護膜が形成されたウエハWを搬送系によってウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16はCVD装置84からコータ/デベロッパ11まで移動してウエハカセットCRをコータ/デベロッパ11に受け渡す。該コータ/デベロッパ11は、カセットステーション18によってウエハカセットCRからウエハWを取り出し、ウエハ搬送機構によってウエハWを塗布ユニット22aのチャンバ23に搬入し、レジスト吐出機構26によってウエハWの表面にレジストを塗布する(ステップS92)。   Next, the CVD apparatus 84 stores the wafer W on which the CF-based protective film is formed in the wafer cassette CR by the transfer system, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the CVD apparatus 84 to the coater / developer 11 and transfers the wafer cassette CR to the coater / developer 11. The coater / developer 11 takes out the wafer W from the wafer cassette CR by the cassette station 18, loads the wafer W into the chamber 23 of the coating unit 22 a by the wafer transfer mechanism, and coats the resist on the surface of the wafer W by the resist discharge mechanism 26. (Step S92).

次いで、コータ/デベロッパ11はレジストが塗布されたウエハWをオーブンユニットに搬入し、該オーブンユニットはウエハWの表面に塗布されたレジストを加熱によって硬化させる(ステップS93)(硬化ステップ)。   Next, the coater / developer 11 carries the wafer W coated with the resist into the oven unit, and the oven unit cures the resist coated on the surface of the wafer W by heating (step S93) (curing step).

次いで、コータ/デベロッパ11は、ウエハWをインタフェース部20によって露光機12に搬入し、該露光機12は紫外線照射ランプによってウエハWの表面に向けて所定のマスクパターンに対して反転したパターンに対応する部分にのみ紫外線を照射してレジストに露光処理を施す(ステップS94)。これにより、反転したパターンのレジストが変質してアルカリ可溶性になる。   Next, the coater / developer 11 carries the wafer W into the exposure device 12 by the interface unit 20, and the exposure device 12 corresponds to a pattern that is reversed with respect to a predetermined mask pattern toward the surface of the wafer W by the ultraviolet irradiation lamp. The resist is subjected to exposure processing by irradiating only the portion to be irradiated with ultraviolet rays (step S94). As a result, the resist with the inverted pattern is altered and becomes alkali-soluble.

次いで、コータ/デベロッパ11は、インタフェース部20によってレジストに露光処理が施されたウエハWを当該コータ/デベロッパ11に搬入し、現像ユニット82b,82cによって表面からアルカリ可溶性に変質した、反転したパターンのレジストを除去する。これにより、ウエハWの表面において所定のマスクパターンのレジスト膜を形成する(ステップS95)。   Next, the coater / developer 11 carries the wafer W whose resist has been subjected to exposure processing by the interface unit 20 into the coater / developer 11 and has an inverted pattern that has been altered from the surface to alkali-soluble by the developing units 82b and 82c. Remove the resist. Thereby, a resist film having a predetermined mask pattern is formed on the surface of the wafer W (step S95).

次いで、コータ/デベロッパ11は、レジスト膜が形成されたウエハWをカセットステーション18によってウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16はコータ/デベロッパ11からエッチング装置13まで移動し、エッチング装置13の搬送系にウエハカセットCRを受け渡す。エッチング装置13は、搬送系によってウエハカセットCRからウエハWを取り出してプロセスモジュール17のチャンバ38に搬入し、該ウエハWをサセプタ39の静電チャック49に吸着保持させる。さらに、エッチング装置13は、プロセスモジュール17によってウエハWの表面にRIE処理を施す(ステップS96)(エッチングステップ)。   Next, the coater / developer 11 stores the wafer W on which the resist film is formed in the wafer cassette CR by the cassette station 18, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the coater / developer 11 to the etching apparatus 13 and delivers the wafer cassette CR to the transfer system of the etching apparatus 13. The etching apparatus 13 takes out the wafer W from the wafer cassette CR by the transfer system, loads it into the chamber 38 of the process module 17, and sucks and holds the wafer W on the electrostatic chuck 49 of the susceptor 39. Further, the etching apparatus 13 performs RIE processing on the surface of the wafer W by the process module 17 (step S96) (etching step).

次いで、エッチング装置13は搬送系によってRIE処理が施されたウエハWをウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16はエッチング装置13から洗浄装置14まで移動し、洗浄装置14の搬出入部68にウエハカセットCRを受け渡す。洗浄装置14は、ウエハ搬送部71によってウエハカセットCRからウエハWを洗浄処理部67に搬入し、主ウエハ搬送装置75によって該ウエハWを基板洗浄ユニット77等に搬入し、基板洗浄ユニット77等によってウエハWの表面に形成されたレジスト膜を溶解して除去する(ステップS97)(洗浄ステップ)。   Next, the etching apparatus 13 stores the wafer W that has been subjected to the RIE process by the transfer system in the wafer cassette CR, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the etching apparatus 13 to the cleaning apparatus 14 and delivers the wafer cassette CR to the carry-in / out section 68 of the cleaning apparatus 14. The cleaning device 14 carries the wafer W from the wafer cassette CR into the cleaning processing unit 67 by the wafer transfer unit 71, and carries the wafer W into the substrate cleaning unit 77 or the like by the main wafer transfer device 75, and the substrate cleaning unit 77 or the like. The resist film formed on the surface of the wafer W is dissolved and removed (step S97) (cleaning step).

次いで、洗浄装置14はウエハ搬送部71によってレジスト膜が除去されたウエハWをウエハカセットCRに格納し、さらに、該ウエハカセットCRをAGV16に受け渡す。該AGV16は洗浄装置14からアッシング装置85まで移動し、アッシング装置85の搬送系にウエハカセットCRを受け渡す。アッシング装置85は、搬送系によってウエハカセットCRからウエハWを取り出してプロセスモジュールのチャンバ38に搬入し、さらに、該プロセスモジュールにおいてアッシング処理によってウエハWの裏面におけるCF系保護膜を分解・除去し(ステップS98)(保護膜除去ステップ)、本処理を終了する。   Next, the cleaning device 14 stores the wafer W from which the resist film has been removed by the wafer transfer unit 71 in the wafer cassette CR, and further transfers the wafer cassette CR to the AGV 16. The AGV 16 moves from the cleaning device 14 to the ashing device 85 and delivers the wafer cassette CR to the transfer system of the ashing device 85. The ashing device 85 takes out the wafer W from the wafer cassette CR by the transfer system and loads it into the chamber 38 of the process module, and further disassembles and removes the CF-based protective film on the back surface of the wafer W by ashing in the process module ( Step S98) (protective film removal step), this process is terminated.

図9の処理によれば、ウエハWの表面にRIE処理が施される前に、ウエハWの裏面においてCF系保護膜が形成され、ウエハWの表面にRIE処理が施された後にウエハWの裏面からCF系保護膜が除去されるので、静電チャック49は、ウエハWの裏面に形成されたCF系保護膜と接触する。したがって、第1の実施の形態と同様の効果を奏することができる。   According to the process of FIG. 9, before the RIE process is performed on the surface of the wafer W, a CF-based protective film is formed on the back surface of the wafer W, and after the RIE process is performed on the surface of the wafer W, Since the CF-based protective film is removed from the back surface, the electrostatic chuck 49 comes into contact with the CF-based protective film formed on the back surface of the wafer W. Therefore, the same effects as those of the first embodiment can be obtained.

また、図9の処理によれば、ウエハWの裏面にCF系保護膜が形成された後、且つウエハWの表面にRIE処理が施される前に、ウエハWの表面に所定のマスクパターンのレジスト膜が形成されるので、CF系保護膜の形成とレジスト膜の形成を別々に行うことができ、さらに、レジスト膜が形成される際には、ウエハWの裏面及び露光機12の載置台における突起の間にCF系保護膜が介在する。したがって、第1の実施の形態と同様の効果を奏することができる。   Further, according to the process of FIG. 9, after a CF protective film is formed on the back surface of the wafer W and before the RIE process is performed on the surface of the wafer W, a predetermined mask pattern is formed on the surface of the wafer W. Since the resist film is formed, the formation of the CF protective film and the resist film can be performed separately. Further, when the resist film is formed, the back surface of the wafer W and the mounting table of the exposure device 12 are formed. A CF-based protective film is interposed between the protrusions. Therefore, the same effects as those of the first embodiment can be obtained.

また、図9の処理によれば、蒸着処理であるCVD処理によってCF系保護膜が形成されるので、安定した膜厚のCF系保護膜を確実に形成することができ、もって、ウエハWの裏面に傷が付くのを確実に防止することができる。   In addition, according to the process of FIG. 9, the CF-based protective film is formed by the CVD process, which is a vapor deposition process. Therefore, a CF-based protective film having a stable film thickness can be surely formed. It is possible to reliably prevent the back surface from being scratched.

上述した図9の処理では、ウエハWの裏面にCF系保護膜を形成した後に、ウエハWの表面にレジスト膜を形成したが、ウエハWの裏面にCF系保護膜を形成する前に、ウエハWの表面にレジスト膜を形成してもよい。これによっても、CF系保護膜の形成とレジスト膜の形成を別々に行うことができるため、CF系保護膜及びレジスト膜をそれぞれ安定して形成することができる。   In the process of FIG. 9 described above, after the CF-based protective film is formed on the back surface of the wafer W, a resist film is formed on the front surface of the wafer W. However, before the CF-based protective film is formed on the back surface of the wafer W, A resist film may be formed on the surface of W. Also by this, since the formation of the CF protective film and the formation of the resist film can be performed separately, the CF protective film and the resist film can be formed stably.

なお、上述した基板処理システム83では、CVD装置84がCVD処理によってCF系保護膜を形成したが、保護膜はCF系保護膜に限られず、光硬化性樹脂からなる保護膜を形成してもよい。また、保護膜の形成方法もCVD処理に限られず、蒸着を用いるものであればよく、例えば、PVD(Physical Vapor Deposition)処理であってもよい。   In the substrate processing system 83 described above, the CVD apparatus 84 forms the CF-based protective film by the CVD process. However, the protective film is not limited to the CF-based protective film, and a protective film made of a photocurable resin may be formed. Good. Further, the method for forming the protective film is not limited to the CVD process, and any process using vapor deposition may be used. For example, PVD (Physical Vapor Deposition) process may be used.

上述した各実施の形態においてRIE処理が施される基板は半導体ウエハに限られず、LCD(Liquid Crystal Display)やFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。   In each of the above-described embodiments, the substrate subjected to the RIE process is not limited to a semiconductor wafer, but various substrates used for LCD (Liquid Crystal Display), FPD (Flat Panel Display), etc., photomasks, CD substrates, printed boards, etc. It may be.

また、上述した各実施の形態における加工性樹脂はポジ型であったが、ネガ型であってもよい。   Further, the workable resin in each of the above-described embodiments is a positive type, but may be a negative type.

また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。   Another object of the present invention is to supply a storage medium storing software program codes for realizing the functions of the above-described embodiments to a system or apparatus, and the computer of the system or apparatus (or CPU, MPU, or the like). Is also achieved by reading and executing the program code stored in the storage medium.

この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。   In this case, the program code itself read from the storage medium realizes the functions of the above-described embodiments, and the program code and the storage medium storing the program code constitute the present invention. .

また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW等の光ディスク、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。   Examples of the storage medium for supplying the program code include a floppy (registered trademark) disk, a hard disk, a magneto-optical disk, a CD-ROM, a CD-R, a CD-RW, a DVD-ROM, a DVD-RAM, and a DVD. An optical disc such as RW or DVD + RW, a magnetic tape, a nonvolatile memory card, a ROM, or the like can be used. Alternatively, the program code may be downloaded via a network.

また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Further, by executing the program code read by the computer, not only the functions of the above-described embodiments are realized, but also an OS (Operating System) running on the computer based on the instruction of the program code. Includes a case where the functions of the above-described embodiments are realized by performing part or all of the actual processing.

さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。   Furthermore, after the program code read from the storage medium is written to a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, the expanded function is based on the instruction of the program code. This includes a case where a CPU or the like provided on the expansion board or the expansion unit performs part or all of the actual processing and the functions of the above-described embodiments are realized by the processing.

本発明の第1の実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す図である。It is a figure showing the schematic structure of the substrate processing system which performs the substrate processing method concerning a 1st embodiment of the present invention. 図1におけるコータ/デベロッパの概略構成を示す正面図である。It is a front view which shows schematic structure of the coater / developer in FIG. 図2における塗布ユニットの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the application | coating unit in FIG. 図1におけるエッチング装置のプロセスモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the process module of the etching apparatus in FIG. 図1における洗浄装置の概略構成を示す平面図である。It is a top view which shows schematic structure of the washing | cleaning apparatus in FIG. 本実施の形態に係る基板処理方法のフローチャートである。It is a flowchart of the substrate processing method which concerns on this Embodiment. 本発明の第2の実施の形態に係る基板処理方法を実行する基板処理システムの概略構成を示す図である。It is a figure which shows schematic structure of the substrate processing system which performs the substrate processing method which concerns on the 2nd Embodiment of this invention. 図7におけるCVD装置のプロセスモジュールの概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the process module of the CVD apparatus in FIG. 本実施の形態に係る基板処理方法のフローチャートである。It is a flowchart of the substrate processing method which concerns on this Embodiment.

符号の説明Explanation of symbols

W ウエハ
10 基板処理システム
11 コータ/デベロッパ
12 露光機
13 エッチング装置
14 洗浄装置
22a,22c 塗布ユニット
82a 硬化ユニット
49 静電チャック
77,78,79,80 基板洗浄ユニット
84 CVD装置
85 アッシング装置
W Wafer 10 Substrate Processing System 11 Coater / Developer 12 Exposure Machine 13 Etching Device 14 Cleaning Device 22a, 22c Coating Unit 82a Curing Unit 49 Electrostatic Chuck 77, 78, 79, 80 Substrate Cleaning Unit 84 CVD Device 85 Ashing Device

Claims (6)

基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法であって、
前記基板の裏面に硬化性樹脂を塗布する塗布ステップと、
前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、
前記基板の表裏面を反転させる反転ステップと、
前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、
前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、
前記保護膜を除去する洗浄ステップとを有することを特徴とする基板処理方法。
A substrate processing method in a substrate processing system comprising at least an etching apparatus for performing plasma etching on a substrate, the etching apparatus having an electrostatic chuck for electrostatically attracting the substrate, wherein the electrostatic chuck is in contact with the back surface of the substrate. There,
A coating step of applying a photocurable resin on the back surface of the substrate,
A curing step that form a protective film a photocurable resin applied on the back surface of the substrate is cured by exposure,
An inversion step of inverting the front and back surfaces of the substrate;
A resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate;
An etching step of performing the plasma etching process on the surface of the substrate;
The substrate processing method characterized by having a cleaning step of removing the protective film.
基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法であって、
前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、
前記基板の表裏面を反転させる第1の反転ステップと、
前記基板の裏面に光硬化性樹脂を塗布する塗布ステップと、
前記基板の裏面に塗布された光硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、
前記基板の表裏面を反転させる第2の反転ステップと、
前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、
前記保護膜を除去する洗浄ステップと、を有することを特徴とする基板処理方法。
A substrate processing method in a substrate processing system comprising at least an etching apparatus for performing plasma etching on a substrate, the etching apparatus having an electrostatic chuck for electrostatically attracting the substrate, wherein the electrostatic chuck is in contact with the back surface of the substrate. There,
A resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate ;
A first inversion step of inverting the front and back surfaces of the substrate;
An application step of applying a photocurable resin to the back surface of the substrate;
A curing step of curing a photocurable resin applied to the back surface of the substrate by exposure to form a protective film;
A second inversion step of inverting the front and back surfaces of the substrate;
An etching step of performing the plasma etching process on the surface of the substrate;
Washing step and, board processing how to further comprising a removing the protective film.
前記露光に用いる光は紫外線であることを特徴とする請求項1又は2記載の基板処理方法。3. The substrate processing method according to claim 1, wherein the light used for the exposure is ultraviolet light. 前記静電チャックは、YThe electrostatic chuck is Y 2 O 3 、Al, Al 2 O 3 又はSiOOr SiO 2 のいずれかで形成されていることを特徴とする請求項1乃至3のいずれか1項に記載の基板処理方法。The substrate processing method according to claim 1, wherein the substrate processing method is formed of any one of the above. 基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、
前記基板処理方法は、
前記基板の裏面に硬化性樹脂を塗布する塗布ステップと、
前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化ステップと、
前記基板の表裏面を反転させる反転ステップと、
前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、
前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、
前記保護膜を除去する洗浄ステップを有することを特徴とする記憶媒体。
A substrate processing method in a substrate processing system comprising at least an etching apparatus for performing plasma etching on a substrate, the etching apparatus having an electrostatic chuck for electrostatically attracting the substrate, wherein the electrostatic chuck is in contact with the back surface of the substrate. A computer-readable storage medium for storing a program to be executed by a computer,
The substrate processing method includes:
A coating step of applying a photocurable resin on the back surface of the substrate,
A curing step that form a protective layer a curable resin applied to the back surface of the substrate is cured by exposure,
An inversion step of inverting the front and back surfaces of the substrate;
A resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate;
An etching step of performing the plasma etching process on the surface of the substrate;
Storage medium characterized by having, a cleaning step of removing the protective film.
基板にプラズマエッチング処理を施すエッチング装置を少なくとも備え、前記エッチング装置は前記基板を静電吸着する静電チャックを有し、該静電チャックは基板の裏面と接触する基板処理システムにおける基板処理方法をコンピュータに実行させるプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、
前記基板処理方法は、
前記基板の表面に所定のマスクパターンのレジスト膜を形成するレジスト膜形成ステップと、
前記基板の表裏面を反転させる第1の反転ステップと、
前記基板の裏面に光硬化性樹脂を塗布する塗布ステップと、
前記基板の裏面に塗布された硬化性樹脂を露光により硬化させて保護膜を形成する硬化
ステップと、
前記基板の表裏面を反転させる第2の反転ステップと、
前記基板の表面に前記プラズマエッチング処理を施すエッチングステップと、
前記保護膜を除去する洗浄ステップと、を有することを特徴とする記憶媒体。
A substrate processing method in a substrate processing system comprising at least an etching apparatus for performing plasma etching on a substrate, the etching apparatus having an electrostatic chuck for electrostatically attracting the substrate, wherein the electrostatic chuck is in contact with the back surface of the substrate. A computer-readable storage medium for storing a program to be executed by a computer,
The substrate processing method includes:
A resist film forming step of forming a resist film having a predetermined mask pattern on the surface of the substrate;
A first inversion step of inverting the front and back surfaces of the substrate;
An application step of applying a photocurable resin to the back surface of the substrate;
A curing step of curing the curable resin applied to the back surface of the substrate by exposure to form a protective film;
A second inversion step of inverting the front and back surfaces of the substrate;
An etching step of performing the plasma etching process on the surface of the substrate;
And a cleaning step for removing the protective film.
JP2006079640A 2006-03-22 2006-03-22 Substrate processing method and storage medium Expired - Fee Related JP4771845B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006079640A JP4771845B2 (en) 2006-03-22 2006-03-22 Substrate processing method and storage medium
KR1020070027662A KR100903725B1 (en) 2006-03-22 2007-03-21 Substrate processing method and storage medium
US11/689,272 US7985699B2 (en) 2006-03-22 2007-03-21 Substrate processing method and storage medium
CN200710089424XA CN101042988B (en) 2006-03-22 2007-03-22 Substrate processing method
TW096109960A TWI428979B (en) 2006-03-22 2007-03-22 Substrate processing method and storage medium
CN2010105485903A CN102064105B (en) 2006-03-22 2007-03-22 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006079640A JP4771845B2 (en) 2006-03-22 2006-03-22 Substrate processing method and storage medium

Publications (2)

Publication Number Publication Date
JP2007258380A JP2007258380A (en) 2007-10-04
JP4771845B2 true JP4771845B2 (en) 2011-09-14

Family

ID=38632322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006079640A Expired - Fee Related JP4771845B2 (en) 2006-03-22 2006-03-22 Substrate processing method and storage medium

Country Status (4)

Country Link
JP (1) JP4771845B2 (en)
KR (1) KR100903725B1 (en)
CN (2) CN101042988B (en)
TW (1) TWI428979B (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103229277A (en) * 2010-11-30 2013-07-31 应用材料公司 Method and apparatus for modulating wafer treatment profile in UV chamber
CN105336650B (en) * 2014-08-13 2018-05-08 北京北方华创微电子装备有限公司 Film magazine positioner and semiconductor processing equipment
JP7038524B2 (en) * 2017-11-14 2022-03-18 東京エレクトロン株式会社 Cleaning equipment and cleaning method for substrate processing equipment
JP7022589B2 (en) * 2018-01-05 2022-02-18 東京エレクトロン株式会社 Board processing equipment, board processing method and computer storage medium
JP7535912B2 (en) 2020-10-30 2024-08-19 株式会社Screenホールディングス SUBSTRATE PROCESSING SYSTEM AND SUBSTRATE PROCESSING METHOD
JP7545890B2 (en) * 2020-12-28 2024-09-05 株式会社Screenホールディングス SUBSTRATE PROCESSING SYSTEM AND SUBSTRATE PROCESSING METHOD
CN112750738B (en) * 2021-01-18 2024-02-23 中国电子科技集团公司第四十八研究所 Ion beam etching equipment and etching method thereof
JP2023111564A (en) * 2022-01-31 2023-08-10 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus
WO2024135476A1 (en) * 2022-12-21 2024-06-27 東京エレクトロン株式会社 Substrate processing method, substrate processing device, and substrate processing system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191035A (en) * 1985-02-20 1986-08-25 Rohm Co Ltd Manufacture of semiconductor device
JP3208029B2 (en) * 1994-11-22 2001-09-10 株式会社巴川製紙所 Electrostatic chuck device and manufacturing method thereof
JP2001060618A (en) * 1999-08-20 2001-03-06 Canon Inc Substrate suction holding method, substrate suction holding device, aligner using the substrate suction holding device and manufacturing method the device
JP2002280365A (en) 2001-03-19 2002-09-27 Applied Materials Inc Method of cleaning electrostatic chuck
JP2003303788A (en) * 2002-04-11 2003-10-24 Mitsubishi Electric Corp Etching equipment
JP2004039825A (en) * 2002-07-03 2004-02-05 Renesas Technology Corp Manufacturing method of semiconductor integrated circuit
JP4186536B2 (en) * 2002-07-18 2008-11-26 松下電器産業株式会社 Plasma processing equipment
JP4694150B2 (en) * 2003-06-20 2011-06-08 東京エレクトロン株式会社 Processing method and processing system
KR20050032837A (en) * 2003-10-02 2005-04-08 주식회사 실트론 A manufacturing method for epitaxial wafer
JP2007242869A (en) * 2006-03-08 2007-09-20 Tokyo Electron Ltd Substrate processing system

Also Published As

Publication number Publication date
CN102064105A (en) 2011-05-18
TWI428979B (en) 2014-03-01
TW200805485A (en) 2008-01-16
CN101042988A (en) 2007-09-26
KR20070095814A (en) 2007-10-01
KR100903725B1 (en) 2009-06-19
JP2007258380A (en) 2007-10-04
CN102064105B (en) 2013-03-27
CN101042988B (en) 2011-12-28

Similar Documents

Publication Publication Date Title
JP4771845B2 (en) Substrate processing method and storage medium
KR100867458B1 (en) Substrate processing system
US20160315001A1 (en) Transfer chamber and method for preventing adhesion of particle
US8757089B2 (en) Coating and developing apparatus, coating and developing method, and storage medium
JP2007095891A (en) Substrate treating device
KR101310513B1 (en) Substrate cleaning method
JP5002471B2 (en) Substrate cleaning apparatus, substrate cleaning method, program, and computer storage medium
JP6726575B2 (en) Substrate cleaning apparatus, substrate processing apparatus, substrate cleaning method and substrate processing method
CN112216631A (en) Apparatus and method for processing substrate
WO2011145611A1 (en) Imprinting system, imprinting method, and computer storage medium
US8129285B2 (en) Substrate processing system
JP2007288119A (en) Plasma treatment device, plasma treatment method, and memory medium
US7985699B2 (en) Substrate processing method and storage medium
US20110303642A1 (en) Substrate processing system, substrate processing method, and storage medium
JP4928832B2 (en) Etching method and computer-readable recording medium
US7608544B2 (en) Etching method and storage medium
JP2018041754A (en) Substrate cleaning device and substrate processing apparatus including the same
JP2008153510A (en) Substrate processing system, substrate processing method, and storage medium
JP5638682B2 (en) Plasma processing apparatus, plasma processing method, and storage medium
KR20040069446A (en) Apparatus for manufacturing semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees