JP4768486B2 - Synchronization detection circuit, communication system, and synchronization detection program - Google Patents
Synchronization detection circuit, communication system, and synchronization detection program Download PDFInfo
- Publication number
- JP4768486B2 JP4768486B2 JP2006084968A JP2006084968A JP4768486B2 JP 4768486 B2 JP4768486 B2 JP 4768486B2 JP 2006084968 A JP2006084968 A JP 2006084968A JP 2006084968 A JP2006084968 A JP 2006084968A JP 4768486 B2 JP4768486 B2 JP 4768486B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization
- frame
- synchronous
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、通信装置における同期外れ状態や同期入り状態を検出して同期・非同期制御を行なうための同期検出回路と、このような同期検出回路を備えた通信システムおよび同期検出プログラムに関する。 The present invention relates to a synchronization detection circuit for performing synchronization / asynchronous control by detecting an out-of-synchronization state or an on-synchronization state in a communication apparatus, a communication system including such a synchronization detection circuit, and a synchronization detection program.
従来、このような同期検出回路は、例えば図８に示すように、構成されている。
図８において、同期検出回路９００は、フレーム同期回路９１０と、前方・後方同期保護回路９２０と、同期外れ検出回路９３０と、を設けてある。
Conventionally, such a synchronization detection circuit is configured, for example, as shown in FIG.
In FIG. 8, the synchronization detection circuit 900 includes a
上記フレーム同期回路９１０は、伝送路信号とハンティング制御の有無等を行なう同期・非同期制御が入力され、フレーム同期パルス，フレームパルスおよびフレームエラーパルスを出力する。
The
上記前方・後方同期保護回路９２０は、フレーム同期回路９１０から、上述したフレーム同期パルス，フレームパルスおよびフレームエラーパルスが入力され、同期入りおよび同期外れの誤検出を防止し、その保護状態を上記同期・非同期制御として上記フレーム同期回路９１０に出力する。
The front / rear
上記同期外れ検出回路９３０は、上記フレーム同期回路９１０から上述したフレームパルスおよびフレームエラーパルスが入力されると共に、上記前方・後方同期保護回路９２０から上記同期・非同期制御が入力され、同期外れ警報を出力する。
The out-of-
そして、上記前方・後方同期保護回路９２０は、主にカウンタ回路によって構成されており、一般的には、そのカウント値のアップまたはダウンの状態によって、同期外れ状態の誤検出を防止する前方同期保護や同期入りの状態の誤検出を防止する後方同期保護として機能するようになっている。
The front / rear
しかしながら、任意に定めた上記カウント値に基づいて作成された同期・非同期制御（ハンティング）により、同期外れ検出回路９３０を制御していることから、意図していた特定のデジタル信号フレームパターン以外の信号では、たとえ類似のフレームパターンで通信システム上の問題がないため同期と判定したいフレームパターンであっても、同期・非同期制御へ遷移することができなかった。
However, since the out-of-
このため、このような類似のフレームパターンでも同期・非同期制御を行なうためには、別のフレーム同期回路を用意する必要があった。これは、従来の音声や動画の伝送のためのランダムなデジタル信号の通信から、固定パターンのデジタル信号を通信する等のより複雑な最近の通信形態に起因するものである。 Therefore, in order to perform synchronous / asynchronous control even with such a similar frame pattern, it is necessary to prepare another frame synchronous circuit. This is due to a more complicated recent communication form such as communication of a fixed pattern digital signal from conventional random digital signal communication for transmission of audio and moving images.
ここで、図９は、上記同期検出回路９００にて、フレーム同期回路９１０の出力のうち、フレームエラーパルスが各フレーム単位の殆どで出力し、またフレーム同期パルスが各フレーム単位の殆どで出力しない場合において、意図していた特定のデジタル信号のフレームパターンが伝送路信号として３〜４フレームに一回の周期で検出される異常フレーム時の前方同期保護状態を示すタイムチャートである。
Here, FIG. 9 shows that, in the synchronization detection circuit 900, the frame error pulse is output in almost every frame unit among the outputs of the
この場合、前方同期保護回路のために、４フレーム分連続でフレーム同期パルスが検出されたときに、非同期制御に遷移することから、通信エラーが発生しているにもかかわらず、いつまでも同期・非同期制御が同期制御で固定し、同期状態が同期で固定している異常フレーム時の動作の一例が示されている。 In this case, because of the forward synchronization protection circuit, when frame synchronization pulses are detected for 4 frames in succession, a transition is made to asynchronous control. An example of an operation at the time of an abnormal frame in which the control is fixed by synchronization control and the synchronization state is fixed by synchronization is shown.
また、図１０は、上記同期検出回路９００にて、フレーム同期回路９１０の出力のうち、フレーム同期パルスが各フレーム単位の殆どで出力し、またフレームエラーパルスが各フレーム単位の殆どで出力しない場合において、意図していた特定のデジタル信号のフレームパターンが伝送路信号として３〜４フレームに２〜３回の周期で検出される異常フレーム時の後方同期保護状態を示すタイムチャートである。
FIG. 10 shows the case where the frame sync pulse is output in almost every frame unit and the frame error pulse is not outputted in almost every frame unit in the
この場合、後方同期保護回路のために、４フレーム分連続でフレームエラーパルスが検出されたときに、同期制御に遷移することから、たとえ類似のフレームパターンで通信システム上問題がないため同期と判断したい場合でも、いつまでも同期・非同期制御が非同期制御で固定し、同期状態が同期外れで固定している異常フレーム時の動作の一例が示されている。 In this case, because of the backward synchronization protection circuit, when frame error pulses are detected continuously for 4 frames, the control shifts to synchronization control. An example of the operation at the time of an abnormal frame in which synchronous / asynchronous control is fixed by asynchronous control and the synchronous state is fixed out of synchronization is shown.
このようにして、音声や動画の伝送のためのランダムなデジタル信号の通信から固定パターンのデジタル信号を通信する等までの種々のより複雑になってきている最近の通信形態にも対応するために、その通信の信号パターンが意図した特定のデジタル信号のフレームパターンに類似してしまった場合、デジタルエラーが発生しているにもかかわらず、いつまでも同期状態となってしまったり、また通信システム上問題がなく同期入りと判断したい通信信号のパターンであっても、いつまでも同期状態に入れない、という問題があった。 In this way, in order to cope with various more recent communication forms, such as communication of random digital signals for transmission of voice and moving images, communication of digital signals of fixed patterns, etc. If the communication signal pattern resembles the intended digital signal frame pattern, it will be indefinitely synchronized even though a digital error has occurred. There is a problem that even if the communication signal pattern is determined to be in sync without any synchronization, the sync status cannot be entered indefinitely.
これに対して、例えば特許文献１や特許文献２による同期検出回路が開示されている。
特許文献１においては、同期パターン一致検出回路，後方保護回路，前方保護回路および同期状態判定回路を含むバーストフレーム同期回路が開示されている。
ここで、上記後方保護回路および前方保護回路は、それぞれ後方保護や前方保護の状態を個別に判断して、これらの判断の出力結果を集めて、同期状態判定回路が、ハンティング情報を出力するようになっている。
これにより、非同期状態から同期状態への遷移時間、そして同期状態からハンティング状態への遷移時間が短縮され、断時間が短縮され得ることになる。
On the other hand, for example,
Here, the rear protection circuit and the front protection circuit individually determine the states of the rear protection and the front protection, collect the output results of these determinations, and the synchronization state determination circuit outputs the hunting information. It has become.
Thereby, the transition time from the asynchronous state to the synchronous state and the transition time from the synchronous state to the hunting state can be shortened, and the disconnection time can be shortened.
また、特許文献２においては、同期パターン検出回路，同期カウンタ回路，非同期カウンタ回路，フレーム制御回路およびゲート発生回路を含むフレーム同期回路が開示されている。
ここで、上記同期カウンタ回路および非同期カウンタ回路は、それぞれ同期や非同期の状態を個別に判断して、これらの判断の出力結果を集めて、フレーム制御回路でフレーム同期の再引き込みを行なうと共に、ゲート発生回路でリセット制御を行なうようになっている。
これにより、時分割多元接続方式の光ネットワークシステムにおいてバーストデータの同期検出を行なうフレーム同期回路において、擬似同期防止が確実に行なわれ得ることになる。
Here, each of the synchronous counter circuit and the asynchronous counter circuit individually determines a synchronous state and an asynchronous state, collects output results of these determinations, performs frame synchronization re-drawing in the frame control circuit, and gates. The generation circuit performs reset control.
As a result, in the frame synchronization circuit that detects the synchronization of burst data in the time division multiple access optical network system, it is possible to reliably prevent pseudo synchronization.
しかしながら、上述した特許文献１によるバーストフレーム同期回路においては、上記後方保護回路および前方保護回路が、それぞれ後方保護や前方保護の状態を個別に判断しており、これらの判断結果に基づいて、同期状態判定回路が、ハンティング情報を出力している。したがって、同期や非同期に至るフレーム検出条件を任意に決定することができなかった。
However, in the burst frame synchronization circuit according to
また、上述した特許文献２によるフレーム同期回路においては、上記同期カウンタ回路および非同期カウンタ回路が、それぞれ同期や非同期の状態を個別に判断して、これらの判断結果に基づいて、フレーム制御回路でフレーム同期の再引き込みを行なうと共に、ゲート発生回路でリセット制御を行なっている。したがって、同様に同期や非同期に至るフレーム検出条件を任意に決定することができなかった。
In the frame synchronization circuit according to
本発明は、上記の問題を解決すべくなされたものであり、意図していた特定のデジタル信号のフレームパターン以外でも類似パターンであれば新たに定義した同期入りや同期外れの条件に対しても同期・非同期制御を行なうことができるように同期検出回路，同期検出システムおよび同期検出プログラムの提供を目的とする。 The present invention has been made to solve the above-described problem, and it is possible to cope with newly defined synchronization on / off conditions as long as it is a similar pattern other than the intended specific digital signal frame pattern. An object is to provide a synchronization detection circuit, a synchronization detection system, and a synchronization detection program so that synchronous / asynchronous control can be performed.
この目的を達成するため、本発明の請求項１記載の同期検出回路は、伝送路信号とハンティング制御の有無等を行なう同期・非同期制御が入力され、フレーム同期パルス，フレームパルスおよびフレームエラーパルスを出力するフレーム同期回路と、上記フレーム同期パルスおよびフレームパルスが入力され、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する後方同期保護回路と、上記フレームエラーパルスおよびフレームパルスが入力され、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する前方同期保護回路と、上記フレームパルス，後方カウント値および前方カウント値が入力され、同期・非同期制御を出力する判定回路と、上記同期・非同期制御，フレームパルスおよびフレームエラーパルスが入力され、同期外れ警報を出力する同期外れ検出回路と、を設けた構成としてある。
In order to achieve this object, a synchronization detection circuit according to
同期検出回路をこのような構成とすると、後方同期保護回路および前方同期保護回路は、後方保護や前方保護の状態を示すカウント値のみを出力するだけであって、後方保護や前方保護の状態は、判定回路によって判断するようになっている。
したがって、判定回路における同期や非同期とすべきフレーム検出条件を任意に設定することが可能となる。
When the synchronization detection circuit has such a configuration, the backward synchronization protection circuit and the forward synchronization protection circuit only output a count value indicating the state of the backward protection or the forward protection, and the state of the backward protection or the forward protection is Judgment is made by a judgment circuit.
Therefore, it is possible to arbitrarily set frame detection conditions that should be synchronous or asynchronous in the determination circuit.
これにより、伝送路信号が意図していた特定のデジタル信号のフレームパターンではなくても、このフレームパターンに類似した条件で且つ通信システム上問題がないと判断できる場合には、後方保護のカウント値および前方保護のカウント値とフレームパルスとから判定を行なう判定回路の定義を任意に設定することによって、上述した類似したフレームパターンであっても、同期入りと判断することが可能となり、意図していた特定のデジタル信号のフレームパターンと同様にして、同期や非同期へ遷移することができる。 As a result, even if the transmission path signal is not the frame pattern of the specific digital signal intended, if it can be determined that there is no problem in the communication system under conditions similar to this frame pattern, the count value of the backward protection In addition, by arbitrarily setting the definition of the determination circuit that performs determination from the count value of the forward protection and the frame pulse, it is possible to determine that the same frame pattern as described above is in synchronization and is intended. Similarly to the frame pattern of a specific digital signal, it is possible to transit to synchronous or asynchronous.
さらに、同期検出のために、比較的大きな回路構成となる別のフレーム同期回路を用意する必要がなく、簡単な構成により確実に同期・非同期の制御を行なうことが可能になる。
このようにして、音声や動画の伝送のためのランダムなデジタル信号の通信から固定パターンのデジタル信号を通信する等までの種々のより複雑になってきている最近の通信形態にも確実に対応することができる。
Further, it is not necessary to prepare another frame synchronization circuit having a relatively large circuit configuration for synchronization detection, and it is possible to perform synchronous / asynchronous control with a simple configuration without fail.
In this way, it is possible to reliably cope with various more complicated recent communication forms ranging from communication of random digital signals for transmission of voice and moving images to communication of fixed pattern digital signals. be able to.
請求項２記載の同期検出回路は、上記後方同期保護回路および前方同期保護回路が同一回路により構成されており、後方カウント値および前方カウント値を個別に出力する構成としてある。
同期検出回路をこのような構成とすると、より単純な構成により、同期検出を行なうことができる。
The synchronization detection circuit according to
When the synchronization detection circuit has such a configuration, synchronization detection can be performed with a simpler configuration.
請求項３記載の同期検出回路は、上記判定回路が、所定フレーム数だけ連続してフレームエラーパルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
同期検出回路をこのような構成とすると、正常フレーム時に、意図していた特定のデジタル信号のフレームパターンが伝送路信号として入力されたとき、前方同期保護として、同期入りから同期外れの状態に遷移する。
According to a third aspect of the present invention, when the determination circuit detects frame error pulses continuously for a predetermined number of frames, the synchronous / asynchronous control is shifted from synchronous control to asynchronous control.
When the synchronization detection circuit has such a configuration, when a frame pattern of a specific intended digital signal is input as a transmission line signal during a normal frame, transition from sync on to sync out is performed as forward synchronization protection. To do.
請求項４記載の同期検出回路は、上記判定回路が、所定フレーム数だけ連続してフレーム同期パルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
同期検出回路をこのような構成とすると、正常フレーム時に、意図していた特定のデジタル信号のフレームパターンが伝送路信号として入力されないとき、後方同期保護として、同期外れから同期入りの状態に遷移する。
According to a fourth aspect of the present invention, the synchronization detection circuit is configured to shift the synchronous / asynchronous control from the asynchronous control to the synchronous control when the determination circuit detects a frame synchronous pulse continuously for a predetermined number of frames.
When the synchronization detection circuit has such a configuration, when a frame pattern of a specific digital signal intended is not input as a transmission path signal in a normal frame, the state shifts from out-of-synchronization to in-synchronization state as backward synchronization protection. .
請求項５記載の同期検出回路は、上記判定回路が、所定フレーム数のうち一つだけフレーム同期パルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
同期検出回路をこのような構成とすると、異常フレーム時に、意図していた特定のデジタル信号のフレームパターンが伝送路信号として検出されたり検出されなかったりする状態が一定周期の間繰り返されたとき、判定回路の定義にしたがって、前方同期保護として、同期入りから同期外れの状態に遷移する。
According to a fifth aspect of the present invention, the synchronization detection circuit is configured to shift the synchronous / asynchronous control from the synchronous control to the asynchronous control when the determination circuit detects one frame synchronous pulse out of a predetermined number of frames.
When the synchronization detection circuit has such a configuration, when a frame pattern of a specific digital signal intended or not detected as a transmission path signal is repeated for a certain period at the time of an abnormal frame, In accordance with the definition of the determination circuit, the state transitions from synchronization on to synchronization loss as forward synchronization protection.
請求項６記載の同期検出回路は、上記判定回路が、所定フレーム数のうち一つだけフレームエラーパルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
同期検出回路をこのような構成とすると、異常フレーム時に、意図していた特定のデジタル信号のフレームパターンが伝送路信号として検出されたり検出されなかったりする状態が一定周期の間繰り返されたとき、判定回路の定義にしたがって、前方同期保護として、同期外れから同期入りの状態に遷移する。
According to a sixth aspect of the present invention, the synchronization detection circuit is configured to shift the synchronous / asynchronous control from the asynchronous control to the synchronous control when the determination circuit detects only one frame error pulse out of the predetermined number of frames.
When the synchronization detection circuit has such a configuration, when a frame pattern of a specific digital signal intended or not detected as a transmission path signal is repeated for a certain period at the time of an abnormal frame, According to the definition of the determination circuit, the state transitions from out-of-synchronization to a state with synchronization as forward synchronization protection.
また、上記目的を達成するため、本発明の請求項７記載の通信システムは、伝送路信号の送受信を行なう送受信部と、この伝送路信号の同期状態を検出し、同期・非同期の制御を行なう同期検出回路と、を含む通信システムにおいて、上記同期検出回路が、伝送路信号とハンティング制御の有無等を行なう同期・非同期制御が入力され、フレーム同期パルス，フレームパルスおよびフレームエラーパルスを出力するフレーム同期回路と、上記フレーム同期パルスおよびフレームパルスが入力され、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する後方同期保護回路と、上記フレームエラーパルスおよびフレームパルスが入力され、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する前方同期保護回路と、上記フレームパルス，後方カウント値および前方カウント値が入力され、同期・非同期制御を出力する判定回路と、上記同期・非同期制御，フレームパルスおよびフレームエラーパルスが入力され、同期外れ警報を出力する同期外れ検出回路と、を設けた構成としてある。 In order to achieve the above object, a communication system according to claim 7 of the present invention detects a synchronization state of a transmission / reception unit for transmitting / receiving a transmission line signal and the transmission line signal, and performs synchronous / asynchronous control. In a communication system including a synchronization detection circuit, a frame for outputting a frame synchronization pulse, a frame pulse, and a frame error pulse by the synchronization detection circuit receiving a transmission line signal and synchronization / asynchronous control for performing hunting control or the like. A synchronization circuit, a frame synchronization pulse and a frame pulse are inputted, a false synchronization detection is prevented, and the protection state is output as a backward count value, and the frame error pulse and the frame pulse are inputted. Forward synchronization that prevents false detection of loss of synchronization and outputs the protection status as a forward count value Protection circuit, the above-mentioned frame pulse, backward count value and forward count value are input and the synchronous / asynchronous control judgment circuit is output, and the above synchronous / asynchronous control, frame pulse and frame error pulse are input, and an out-of-sync alarm is generated. An out-of-synchronization detection circuit is provided.
請求項８記載の通信システムは、上記後方同期保護回路および前方同期保護回路が同一回路により構成されており、後方カウント値および前方カウント値を個別に出力する構成としてある。
請求項９記載の通信システムは、上記判定回路が、所定フレーム数だけ連続してフレームエラーパルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
請求項１０記載の通信システムは、上記判定回路が、所定フレーム数だけ連続してフレーム同期パルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
請求項１１記載の通信システムは、上記判定回路が、所定フレーム数のうち一つだけフレーム同期パルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
請求項１２記載の通信システムは、上記判定回路が、所定フレーム数のうち一つだけフレームエラーパルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
本発明は、このように通信システムとしても実現化することができる。
In the communication system according to the eighth aspect, the backward synchronization protection circuit and the forward synchronization protection circuit are constituted by the same circuit, and the backward count value and the forward count value are individually output.
The communication system according to claim 9 is configured such that the synchronous / asynchronous control is shifted from synchronous control to asynchronous control when the determination circuit detects frame error pulses continuously for a predetermined number of frames.
The communication system according to claim 10 is configured such that when the determination circuit detects frame synchronization pulses continuously for a predetermined number of frames, the synchronous / asynchronous control is shifted from asynchronous control to synchronous control.
The communication system according to claim 11 is configured such that when the determination circuit detects only one frame synchronization pulse out of a predetermined number of frames, the synchronous / asynchronous control is shifted from synchronous control to asynchronous control.
The communication system according to claim 12 is configured such that when the determination circuit detects a frame error pulse for only one predetermined number of frames, the synchronous / asynchronous control is shifted from asynchronous control to synchronous control.
Thus, the present invention can also be realized as a communication system.
また、上記目的を達成するため、本発明の請求項１３記載の同期検出プログラムは、入力される伝送路信号とハンティング制御の有無等を行なう同期・非同期制御に基づいて、フレーム同期パルス，フレームパルスおよびフレームエラーパルスを出力する第一の手順と、上記フレーム同期パルスおよびフレームパルスに基づいて、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する第二の手順と、上記フレームエラーパルスおよびフレームパルスに基づいて、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する第三の手順と、上記フレームパルス，後方カウント値および前方カウント値に基づいて、同期・非同期制御を出力する第四の手順と、上記同期・非同期制御，フレームパルスおよびフレームエラーパルスに基づいて、同期外れ警報を出力する第五の手順と、をコンピュータに実行させる構成としてある。 In order to achieve the above object, a synchronization detection program according to claim 13 of the present invention is based on synchronous / asynchronous control for performing transmission path signal and presence / absence of hunting control. And a first procedure for outputting a frame error pulse, a second procedure for preventing erroneous detection with synchronization based on the frame synchronization pulse and the frame pulse, and outputting the protection state as a backward count value, and Based on the frame pulse, the frame pulse, the third procedure for preventing erroneous detection of loss of synchronization and outputting the protection state as a forward count value, and the frame pulse, the backward count value and the forward count value, A fourth procedure for outputting synchronous / asynchronous control, the above synchronous / asynchronous control, frame pulse and frame Based on over beam error pulses, it is constituted to execute a fifth step of outputting the out of synchronization alarm, to the computer.
請求項１４記載の同期検出プログラムは、上記第四の出順にて、所定フレーム数だけ連続してフレームエラーパルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
請求項１５記載の同期検出プログラムは、上記第四の手順にて、所定フレーム数だけ連続してフレーム同期パルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
請求項１６記載の同期検出プログラムは、上記第四の手順にて、所定フレーム数のうち一つだけフレーム同期パルスを検出したとき、同期・非同期制御を同期制御から非同期制御に遷移させる構成としてある。
請求項１７記載の同期検出プログラムは、上記第四の手順にて、所定フレーム数のうち一つだけフレームエラーパルスを検出したとき、同期・非同期制御を非同期制御から同期制御に遷移させる構成としてある。
本発明は、このように同期検出プログラムとしても実現化することができる。
According to a fourteenth aspect of the present invention, the synchronous detection program shifts the synchronous / asynchronous control from the synchronous control to the asynchronous control when the frame error pulse is continuously detected for a predetermined number of frames in the fourth order.
According to a fifteenth aspect of the present invention, the synchronous detection program is configured to shift the synchronous / asynchronous control from the asynchronous control to the synchronous control when the frame synchronization pulse is continuously detected for the predetermined number of frames in the fourth procedure.
The synchronization detection program according to claim 16 is configured to shift synchronous / asynchronous control from synchronous control to asynchronous control when only one frame synchronous pulse is detected in a predetermined number of frames in the fourth procedure. .
The synchronous detection program according to claim 17 is configured to shift synchronous / asynchronous control from asynchronous control to synchronous control when only one frame error pulse is detected in a predetermined number of frames in the fourth procedure. .
Thus, the present invention can be realized as a synchronization detection program.
このようにして、本発明によれば、伝送路信号が意図していた特定のデジタル信号のフレームパターンではなくても、このフレームパターンに類似した条件で且つ通信システム上問題がないと判断できる場合には、後方保護のカウント値および前方保護のカウント値とフレームパルスとから判定を行なう判定回路の定義を任意に設定することによって、上述した類似したフレームパターンであっても、同期入りと判断することが可能となり、意図していた特定のデジタル信号のフレームパターンと同様にして、同期や非同期へ遷移することができる。さらに、同期検出のために、比較的大きな回路構成となる別のフレーム同期回路を用意する必要がなく、簡単な構成により確実に同期・非同期の制御を行なうことが可能になる。
したがって、音声や動画の伝送のためのランダムなデジタル信号の通信から固定パターンのデジタル信号を通信する等までの種々のより複雑になってきている最近の通信形態にも確実に対応することができる。
Thus, according to the present invention, even if the transmission path signal is not the frame pattern of a specific digital signal intended, it can be determined that there is no problem in the communication system under conditions similar to this frame pattern. In this case, by arbitrarily setting the definition of the determination circuit for determining from the back protection count value, the front protection count value, and the frame pulse, it is determined that synchronization is entered even in the similar frame pattern described above. It is possible to change to synchronous or asynchronous in the same manner as the intended frame pattern of a specific digital signal. Further, it is not necessary to prepare another frame synchronization circuit having a relatively large circuit configuration for synchronization detection, and it is possible to perform synchronous / asynchronous control with a simple configuration without fail.
Therefore, it is possible to surely cope with various more complicated communication forms such as communication of random digital signals for transmission of voice and moving images to communication of digital signals of fixed patterns. .
以下、本発明の実施の形態について、図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
本発明の同期検出回路の一実施形態について、図１を参照して説明する。
図１において、同期検出回路１０は、フレーム同期回路１００と、後方同期保護回路１１０と、前方同期保護回路１２０と、判定回路１３０と、同期外れ検出回路１４０と、を設けてある。
An embodiment of the synchronization detection circuit of the present invention will be described with reference to FIG.
In FIG. 1, the synchronization detection circuit 10 includes a
ここで、上記同期検出回路１０のフレーム同期回路１００，後方同期保護回路１１０，前方同期保護回路１２０，判定回路１３０および同期外れ検出回路１４０は、それぞれコンピュータ上で動作するプログラムにより動作が制御されるようになっている。
Here, the operations of the
上記フレーム同期回路１００は、図８に示した従来の同期検出回路９００におけるフレーム同期回路９１０と同じ構成であり、伝送路信号Ｓとハンティング動作等を制御する同期・非同期制御が入力され、フレーム同期パルスＰ１，フレームパルスＰ２およびフレームエラーパルスＰ３を出力する。
The
上記後方同期保護回路１１０は、フレーム同期回路１００から、上述したフレーム同期パルスＰ１，フレームパルスＰ２が入力され、同期入りの誤検出を防止し、その保護状態を後方カウント値Ｃ１として上記判定回路１３０に出力する。
The backward
上記前方同期保護回路１２０は、フレーム同期回路１００から、上述したフレームパルスＰ１およびフレームエラーパルスＰ３が入力され、同期外れの誤検出を防止し、その保護状態を前方カウント値Ｃ２として上記判定回路１３０に出力する。
The forward
上記判定回路１３０は、上記フレーム同期回路１００からフレームパルスＰ２が、上記後方同期保護回路１１０から後方カウント値Ｃ１が、そして上記前方同期保護回路１２０から前方カウント値Ｃ２が、それぞれ入力され、以下のような定義によって、上記同期・非同期制御（ハンティング）ＨをＨレベル（同期制御）またはＬレベル（非同期制御）に遷移させて出力する。
The
すなわち、上記判定回路１３０は、正常フレーム時において、上記フレーム同期回路１００からのフレームパルスＰ２に基づいて、前方同期保護回路１２０から前方カウント値Ｃ２が４フレーム連続して入力されたとき、即ち前方同期保護回路１２０が４フレーム連続してフレームエラーパルスＰ３を検出したとき、同期・非同期制御をＬレベルに切換えて、フレーム同期回路１００に出力するようになっている。
これにより、上記フレーム同期回路１００は、このＬレベルの同期・非同期制御（非同期制御）により、同期状態を同期入り（Ｈレベル）から同期外れ（Ｌレベル）に遷移させる。
That is, when the forward count value C2 is continuously input from the forward
As a result, the
また、上記判定回路１３０は、正常フレーム時において、上記フレーム同期回路１００からのフレームパルスＰ２に基づいて、後方同期保護回路１１０から後方カウント値Ｃ１が４フレーム連続して入力されたとき、即ち後方同期保護回路１１０が４フレーム連続してフレーム同期パルスＰ１を検出したとき、同期・非同期制御をＨレベルに切換えて、フレーム同期回路１００に出力するようになっている。
これにより、上記フレーム同期回路１００は、このＨレベルの同期・非同期制御（同期制御）により、同期状態を同期外れ（Ｌレベル）から同期入り（Ｈレベル）に遷移させる。
In addition, the
Thereby, the
さらに、上記判定回路１３０は、異常フレーム時において、上記フレーム同期回路１００からのフレームパルスＰ２に基づいて、前方同期保護回路１２０から前方カウント値Ｃ２が６フレーム中５個入力されたとき、即ち前方同期保護回路１２０が６フレーム中に５個のフレームエラーパルスＰ３を検出したとき、同期・非同期制御をＬレベルに切換えて、フレーム同期回路１００に出力するようになっている。
これにより、上記フレーム同期回路１００は、このＬレベルの同期・非同期制御（非同期制御）により、同期状態を同期入り（Ｈレベル）から同期外れ（Ｌレベル）に遷移させる。
Further, the
As a result, the
最後に、上記判定回路１３０は、異常フレーム時において、上記フレーム同期回路１００からのフレームパルスＰ２に基づいて、後方同期保護回路１１０から後方カウント値Ｃ１が６フレーム中に５個入力されたとき、即ち後方同期保護回路１１０が６フレーム中に５個のフレーム同期パルスＰ１を検出したとき、同期・非同期制御をＨレベルに切換えて、フレーム同期回路１００に出力するようになっている。
これにより、上記フレーム同期回路１００は、このＨレベルの同期・非同期制御（同期制御）により、同期状態を同期外れ（Ｌレベル）から同期入り（Ｈレベル）に遷移させる。
Finally, when the
Thereby, the
上記同期外れ検出回路１４０は、図８に示した従来の同期検出回路９００における同期外れ検出回路９３０と同じ構成であり、上記フレーム同期回路１００から上述したフレームパルスＰ２およびフレームエラーパルスＰ３が入力されると共に、上記判定回路１３０から上記同期・非同期制御が入力され、この同期・非同期制御がＬレベル（非同期制御）のとき同期外れ警報Ａを出力する。
The out-of-
次に、本実施形態の同期検出回路１０の動作について、図２〜図３のフローチャートを参照して説明する。
図２は、本発明実施形態の同期検出回路の後方同期保護の動作を示すフローチャートである。
図２において、判定回路１３０は、ステップＡ１にて、フレーム同期回路１００からのフレームパルスＰ２に基づいて、フレーム毎に、フレーム同期パルスＰ１による後方カウント値Ｃ１を監視している。
そして、ステップＡ２にて、判定回路１３０は、後方カウント値Ｃ１のカウントアップ状態に基づいて、正常フレームか否かを判定する。
Next, the operation of the synchronization detection circuit 10 of this embodiment will be described with reference to the flowcharts of FIGS.
FIG. 2 is a flowchart showing the operation of backward synchronization protection of the synchronization detection circuit according to the embodiment of the present invention.
In FIG. 2, the
In step A2, the
ここで、ステップＡ２にて、正常フレームと判定した場合、上記判定回路１３０は、ステップＡ３にて、４フレーム連続して、後方カウント値Ｃ１が入力されたとき、即ち４フレーム連続して、フレーム同期パルスＰ１を検出したとき、ステップＡ４にて、同期・非同期制御をＨレベル（同期制御）に切換えて、出力する。
これを受けて、ステップＡ５にて、上記フレーム同期回路１００は、Ｈレベルの同期・非同期制御（同期制御）に基づいて、同期制御を行なう。
このとき、上記同期外れ検出回路１４０は、上記判定回路１３０からの同期・非同期制御がＨレベル（同期制御）であることから、同期外れ警報を出力しない。
Here, when it is determined in step A2 that the frame is a normal frame, the
In response, in step A5, the
At this time, the out-of-
また、上記ステップＡ２にて、異常フレームと判定した場合、上記判定回路１３０は、ステップＡ６にて、６フレーム中、５フレームにて後方カウント値Ｃ１が入力されたとき、即ち６フレーム中に５個のフレーム同期パルスＰ１を検出したとき、ステップＡ７にて、同期・非同期制御をＨレベル（同期制御）に切換えて、出力する。
If it is determined in step A2 that the frame is abnormal, the
これを受けて、ステップＡ８にて、上記フレーム同期回路１００は、Ｈレベルの同期・非同期制御（同期制御）に基づいて、同期制御を行なう。
このときも、上記同期外れ検出回路１４０は、上記判定回路１３０からの同期・非同期制御がＨレベル（同期制御）であることから、同期外れ警報を出力しない。
In response, in step A8, the
At this time, the out-of-
次に、図３は、本発明実施形態の同期検出回路の前方同期保護の動作を示すフローチャートである。
図３において、判定回路１３０は、ステップＢ１にて、フレーム同期回路１００からのフレームパルスＰ２に基づいて、フレーム毎に、フレームエラーパルスＰ３による前方カウント値Ｃ２を監視している。
そして、ステップＢ２にて、判定回路１３０は、前方カウント値Ｃ２のカウントアップ状態に基づいて、正常フレームか否かを判定する。
Next, FIG. 3 is a flowchart showing the operation of forward synchronization protection of the synchronization detection circuit according to the embodiment of the present invention.
In FIG. 3, the
In step B2, the
ここで、ステップＢ２にて、正常フレームと判定した場合、上記判定回路１３０は、ステップＢ３にて、４フレーム連続して、前方カウント値Ｃ２が入力されたとき、即ち４フレーム連続して、フレームエラーパルスＰ３を検出したとき、ステップＢ４にて、同期・非同期制御をＬレベル（非同期制御）に切換えて、出力する。
これを受けて、ステップＢ５にて、上記フレーム同期回路１００は、Ｌレベルの同期・非同期制御（非同期制御）に基づいて、非同期制御を行なう。
このとき、上記同期外れ検出回路１４０は、上記判定回路１３０からの同期・非同期制御がＬレベル（非同期制御）であることから、同期外れ警報を出力する。
Here, when it is determined in step B2 that the frame is a normal frame, the
In response, in step B5, the
At this time, since the synchronization / asynchronous control from the
また、上記ステップＢ２にて、異常フレームと判定した場合、上記判定回路１３０は、ステップＢ６にて、６フレーム中、５フレームにて前方カウント値Ｃ２が入力されたとき、即ち６フレーム中に５個のフレームエラーパルスＰ３を検出したとき、ステップＢ７にて、同期・非同期制御をＬレベル（非同期制御）に切換えて、出力する。
If it is determined in step B2 that the frame is abnormal, the
これを受けて、ステップＢ８にて、上記フレーム同期回路１００は、Ｌレベルの同期・非同期制御（非同期制御）に基づいて、非同期制御を行なう。
このときも、上記同期外れ検出回路１４０は、上記判定回路１３０からの同期・非同期制御がＬレベル（非同期制御）であることから、同期外れ警報を出力する。
In response, in step B8, the
Also at this time, the out-of-
次に、本実施形態の同期検出回路１０の具体的な動作について、図４から図７のタイムチャートを参照して説明する。
図４は、上記同期検出回路１０における正常フレーム時の前方同期保護の動作、即ち意図していた特定のデジタル信号のフレームパターンが伝送路信号Ｓとして入力され、同期状態が同期入りから同期外れへ遷移する前方同期保護時のタイムチャートを示している。
Next, a specific operation of the synchronization detection circuit 10 of this embodiment will be described with reference to time charts of FIGS.
FIG. 4 shows the operation of forward synchronization protection in a normal frame in the synchronization detection circuit 10, that is, the intended frame pattern of a specific digital signal is input as the transmission line signal S, and the synchronization state changes from synchronization on to synchronization out. The time chart at the time of the forward synchronization protection which changes is shown.
この場合、上記フレーム同期回路１００の出力のうち、フレーム同期パルスＰ１が無く、フレームエラーパルスＰ３が各フレーム単位に出力しているとき、４フレーム連続のフレームエラーパルスＰ３を検出することにより、同期・非同期制御が同期制御（Ｈレベル）から非同期制御（Ｌレベル）へ、また同期状態が同期入り（Ｈレベル）から同期外れ（Ｌレベル）へ遷移するようになっている。
このようにして、正常フレーム時の前方同期保護においては、図６に示した従来の同期検出回路９００と同様に動作する。
In this case, among the outputs of the
In this way, forward synchronization protection during a normal frame operates in the same manner as the conventional synchronization detection circuit 900 shown in FIG.
次に、図５は、上記同期検出回路１０における正常フレーム時の後方同期保護の動作、即ち意図していた特定のデジタル信号のフレームパターンが伝送路信号Ｓとして入力されず、同期状態が同期外れから同期入りへ遷移する後方同期保護時のタイムチャートを示している。 Next, FIG. 5 shows the operation of backward synchronization protection in the normal frame in the synchronization detection circuit 10, that is, the intended frame pattern of the specific digital signal is not input as the transmission line signal S, and the synchronization state is out of synchronization. 3 shows a time chart during backward synchronization protection when transitioning from synchronous to synchronous.
この場合、上記フレーム同期回路１００の出力のうち、フレーム同期パルスＰ１が各フレーム単位に出力し、フレームエラーパルスＰ３が無いとき、４フレーム連続のフレーム同期パルスＰ１を検出することにより、同期・非同期制御が非同期制御（Ｌレベル）から同期制御（Ｈレベル）へ、また同期状態が同期外れ（Ｌレベル）から同期入り（Ｈレベル）へ遷移するようになっている。
このようにして、正常フレーム時の後方同期保護においては、従来の同期検出回路９００と同様に動作する。
In this case, among the outputs of the
In this way, the backward synchronization protection at the normal frame operates in the same manner as the conventional synchronization detection circuit 900.
次に、図６は、上記同期検出回路１０における異常フレーム時の前方同期保護の動作、即ち意図していた特定のデジタル信号のフレームパターンが伝送路信号Ｓとして検出されなかったり、検出されたりする状態が一定の周期で繰り返されても、上記判定回路１３０の判定基準の定義によって、フレーム同期パルスＰ１が途中に１個入っても、フレームエラーパルスＰ３が５個検出されたとき、（即ちパルス６個中に１個の同期パルスが検出されたとき、非同期にすると定義されている場合に、同期状態が同期入りから同期外れへ遷移する前方同期保護時のタイムチャートを示している。
Next, FIG. 6 shows the operation of forward synchronization protection at the time of an abnormal frame in the synchronization detection circuit 10, that is, the intended frame pattern of a specific digital signal is not detected or detected as the transmission line signal S. Even if the state is repeated at a constant cycle, even if one frame synchronization pulse P1 is inserted in the middle according to the definition of the determination criterion of the
この場合、上記フレーム同期回路１００の出力のうち、フレームエラーパルスＰ３が各フレーム単位の殆どで出力し、フレーム同期パルスＰ１が各フレーム単位の殆どで出力しないとき、４フレーム連続でなくとも、６フレーム中に５個のフレームエラーパルスＰ３を検出することにより、同期・非同期制御が同期制御（Ｈレベル）から非同期制御（Ｌレベル）へ、また同期状態が同期入り（Ｈレベル）から同期外れ（Ｌレベル）へ遷移するようになっている。
In this case, among the outputs of the
このようにして、図８に示した従来の同期検出回路９００では、異常フレーム時に通信エラーが発生しているにもかかわらず、いつまでも同期・非同期制御が同期制御（Ｈレベル）で固定し、同期状態が同期入り（Ｈレベル）のまま固定していたが、本同期検出回路１０においては、このような問題が解決され、同期・非同期制御が同期制御（Ｈレベル）から非同期制御（Ｌレベル）へ、また同期状態が同期入り（Ｈレベル）から同期外れ（Ｌレベル）へ、それぞれ迅速に遷移することになる。 In this way, in the conventional synchronization detection circuit 900 shown in FIG. 8, the synchronous / asynchronous control is fixed at the synchronous control (H level) indefinitely in spite of the occurrence of the communication error at the abnormal frame. Although the state is fixed with the state of being synchronized (H level), this synchronization detection circuit 10 solves such a problem, and the synchronous / asynchronous control is changed from synchronous control (H level) to asynchronous control (L level). In addition, the synchronization state quickly transitions from synchronization on (H level) to loss of synchronization (L level).
最後に、図７は、上記同期検出回路１０における異常フレーム時の後方同期保護の動作、即ち意図していた特定のデジタル信号のフレームパターンが伝送路信号Ｓとして検出されたり、検出されなかったりする状態が一定の周期で繰り返されても、上記判定回路１３０の判定基準の定義によって、フレームエラーパルスＰ３が途中に１個入っても、フレーム同期パルスＰ１が５個検出されたとき、（即ちパルス６個中に１個のエラーパルスが検出されたとき、同期にすると定義されている場合に、同期状態が同期外れから同期入りへ遷移する後方同期保護時のタイムチャートを示している。
Finally, FIG. 7 shows the operation of backward synchronization protection at the time of an abnormal frame in the synchronization detection circuit 10, that is, the intended frame pattern of a specific digital signal is detected as the transmission line signal S or not detected. Even if the state is repeated at a constant cycle, even if one frame error pulse P3 is inserted in the middle according to the definition of the determination criterion of the
この場合、上記フレーム同期回路１００の出力のうち、フレーム同期パルスＰ１が各フレーム単位の殆どで出力し、フレームエラーパルスＰ３が各フレーム単位の殆どで出力しないとき、４フレーム連続でなくとも６フレーム中に５個のフレーム同期パルスＰ１を検出することにより、同期・非同期制御が非同期制御（Ｌレベル）から同期制御（Ｈレベル）へ、また同期状態が同期外れ（Ｌレベル）から同期入り（Ｈレベル）へ遷移するようになっている。
In this case, among the outputs of the
このようにして、図８に示した従来の同期検出回路９００では、異常フレーム時に、たとえ類似のフレームパターンで通信システム上問題がないため同期入りと判定したい場合であっても、いつまでも同期・非同期制御が非同期制御（Ｌレベル）で固定し、同期状態が同期外れ（Ｌレベル）のまま固定していたが、本同期検出回路１０においては、このような問題が解決され、同期・非同期制御が非同期制御（Ｌレベル）から同期制御（Ｈレベル）へ、また同期状態が同期外れ（Ｌレベル）から同期入り（Ｈレベル）へ、それぞれ迅速に遷移することになる。 In this manner, in the conventional synchronization detection circuit 900 shown in FIG. 8, even if it is determined that the synchronization is entered because there is no problem in the communication system with a similar frame pattern at the time of an abnormal frame, the synchronization / asynchronization is indefinite. The control is fixed at asynchronous control (L level) and the synchronization state is fixed at out-of-synchronization (L level). However, in this synchronization detection circuit 10, such a problem is solved, and synchronous / asynchronous control is performed. Asynchronous control (L level) changes to synchronous control (H level), and the synchronization state quickly changes from out of synchronization (L level) to synchronous input (H level).
このようにして、本発明の同期検出回路１０によれば、伝送路信号Ｓが意図していた特定のデジタル信号のフレームパターンではなくても、このフレームパターンに類似した条件で且つ通信システム上問題がないと判断できる場合には、後方保護のカウント値Ｃ１および前方保護のカウント値Ｃ２とフレームパルスＰ２とから判定を行なう判定回路１３０の定義を任意に設定することによって、上述した類似したフレームパターンであっても、同期入りと判断することが可能となり、意図していた特定のデジタル信号のフレームパターンと同様にして、同期や非同期へ遷移することができる。
As described above, according to the synchronization detection circuit 10 of the present invention, even if the transmission path signal S is not the frame pattern of the specific digital signal intended, the problem is caused in the communication system under conditions similar to this frame pattern. If it can be determined that there is not, the definition of the
以上、本発明の同期検出回路について、好ましい実施形態を示して説明したが、本発明にかかる電気音響変換器は、上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることはいうまでもない。
例えば、上述した実施形態においては、後方同期保護回路１１０と前方同期保護回路１２０は、同一回路により構成されていてもよい。この場合、カウント値Ｃ１およびＣ２をそれぞれ監視する回路を追加すればよい。
As mentioned above, although the preferred embodiment was shown and demonstrated about the synchronous detection circuit of this invention, the electroacoustic transducer concerning this invention is not limited only to embodiment mentioned above, Various in the range of this invention. Needless to say, changes can be made.
For example, in the above-described embodiment, the backward
また、上述した実施形態においては、上記判定回路１３０は、４フレーム連続してフレーム同期パルスまたはフレームエラーパルスを検出したとき、または６フレーム中に五個のフレーム同期パルスまたはフレームエラーパルスを検出したとき、同期・非同期制御を同期制御または非同期制御に遷移させるようになっているが、これに限らず、３フレーム連続して、または５フレーム以上連続して、あるいは７フレーム以上のうち、６以下の所定数のフレーム同期パルスまたはフレームエラーパルスを検出したとき、同期・非同期制御を同期制御または非同期制御に遷移させるようにしてもよいことは明らかである。
In the embodiment described above, the
さらに、上述した実施形態においては、同期・非同期制御が同期制御にてＨレベル，非同期制御にてＬレベルに切換えられ、また同期状態が同期入りにてＨレベル，同期外れにてＬレベルに切換えられるようになっているが、これに限らず、同期・非同期制御そして同期状態に関して、それぞれＨレベル及びＬレベルが逆に設定されていてもよい。 Further, in the above-described embodiment, the synchronous / asynchronous control is switched to the H level by the synchronous control, and switched to the L level by the asynchronous control. However, the present invention is not limited to this, and the H level and the L level may be set in reverse with respect to the synchronous / asynchronous control and the synchronous state.
本発明は、同期の定義を各通信システムにおいて多少変更して個別対応することが可能であるので、より複雑になってきている最近の各種の通信形態や回線変更に臨機応変に対応可能であり、種々の通信システムにおける同期検出回路として利用可能である。 In the present invention, since the definition of synchronization can be individually changed in each communication system, it is possible to flexibly cope with recent various communication forms and line changes that have become more complicated. The present invention can be used as a synchronization detection circuit in various communication systems.
１０ 同期検出回路
１００ フレーム同期回路
１１０ 後方同期保護回路
１２０ 前方同期保護回路
１３０ 判定回路
１４０ 同期外れ検出回路
Ｐ１ フレーム同期パルス
Ｐ２ フレームパルス
Ｐ３ フレームエラーパルス
Ｃ１ 後方カウント値
Ｃ２ 前方カウント値
Ｓ 伝送路信号
10
Claims (17)
上記フレーム同期パルスおよびフレームパルスが入力され、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する後方同期保護回路と、
上記フレームエラーパルスおよびフレームパルスが入力され、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する前方同期保護回路と、
上記フレームパルス，後方カウント値および前方カウント値が入力され、同期・非同期制御を出力する判定回路と、
上記同期・非同期制御，フレームパルスおよびフレームエラーパルスが入力され、同期外れ警報を出力する同期外れ検出回路と、
を設けたことを特徴とする、同期検出回路。 A frame synchronization circuit that receives a transmission line signal and synchronous / asynchronous control for performing hunting control and the like, and outputs a frame synchronization pulse, a frame pulse, and a frame error pulse;
The frame synchronization pulse and the frame pulse are input, a false synchronization detection is prevented, and a backward synchronization protection circuit that outputs the protection state as a backward count value;
A forward synchronization protection circuit that receives the frame error pulse and the frame pulse, prevents erroneous detection of loss of synchronization, and outputs the protection state as a forward count value;
A determination circuit that receives the frame pulse, the backward count value, and the forward count value and outputs synchronous / asynchronous control;
Out-of-synchronization detection circuit that outputs the out-of-synchronization alarm when the above-mentioned synchronous / asynchronous control, frame pulse and frame error pulse are input,
A synchronization detection circuit characterized by comprising:
上記同期検出回路が、
伝送路信号とハンティング制御の有無等を行なう同期・非同期制御が入力され、フレーム同期パルス，フレームパルスおよびフレームエラーパルスを出力するフレーム同期回路と、
上記フレーム同期パルスおよびフレームパルスが入力され、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する後方同期保護回路と、
上記フレームエラーパルスおよびフレームパルスが入力され、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する前方同期保護回路と、
上記フレームパルス，後方カウント値および前方カウント値が入力され、同期・非同期制御を出力する判定回路と、
上記同期・非同期制御，フレームパルスおよびフレームエラーパルスが入力され、同期外れ警報を出力する同期外れ検出回路と、
を設けたことを特徴とする、通信システム。 In a communication system including a transmission / reception unit that performs transmission / reception of a transmission line signal, and a synchronization detection circuit that detects a synchronization state of the transmission line signal and performs synchronous / asynchronous control,
The synchronization detection circuit is
A frame synchronization circuit that receives a transmission line signal and synchronous / asynchronous control for performing hunting control and the like, and outputs a frame synchronization pulse, a frame pulse, and a frame error pulse;
The frame synchronization pulse and the frame pulse are input, a false synchronization detection is prevented, and a backward synchronization protection circuit that outputs the protection state as a backward count value;
A forward synchronization protection circuit that receives the frame error pulse and the frame pulse, prevents erroneous detection of loss of synchronization, and outputs the protection state as a forward count value;
A determination circuit that receives the frame pulse, the backward count value, and the forward count value and outputs synchronous / asynchronous control;
Out-of-synchronization detection circuit that outputs the out-of-synchronization alarm when the above-mentioned synchronous / asynchronous control, frame pulse and frame error pulse are input,
A communication system, comprising:
上記フレーム同期パルスおよびフレームパルスに基づいて、同期入りの誤検出を防止し、その保護状態を後方カウント値として出力する第二の手順と、
上記フレームエラーパルスおよびフレームパルスに基づいて、同期外れの誤検出を防止し、その保護状態を前方カウント値として出力する第三の手順と、
上記フレームパルス，後方カウント値および前方カウント値に基づいて、同期・非同期制御を出力する第四の手順と、
上記同期・非同期制御，フレームパルスおよびフレームエラーパルスに基づいて、同期外れ警報を出力する第五の手順と、
をコンピュータに実行させる
ことを特徴とする、同期検出プログラム。 A first procedure for outputting a frame synchronization pulse, a frame pulse, and a frame error pulse based on an input transmission line signal and synchronous / asynchronous control for performing hunting control or the like,
Based on the frame synchronization pulse and the frame pulse, a second procedure for preventing erroneous detection of synchronization and outputting the protection state as a backward count value;
Based on the frame error pulse and the frame pulse, a third procedure for preventing erroneous detection of loss of synchronization and outputting the protection state as a forward count value;
A fourth procedure for outputting synchronous / asynchronous control based on the frame pulse, backward count value and forward count value;
A fifth procedure for outputting an out-of-synchronization alarm based on the synchronous / asynchronous control, frame pulse and frame error pulse;
A synchronization detection program for causing a computer to execute.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006084968A JP4768486B2 (en) | 2006-03-27 | 2006-03-27 | Synchronization detection circuit, communication system, and synchronization detection program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006084968A JP4768486B2 (en) | 2006-03-27 | 2006-03-27 | Synchronization detection circuit, communication system, and synchronization detection program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007266663A JP2007266663A (en) | 2007-10-11 |
| JP4768486B2 true JP4768486B2 (en) | 2011-09-07 |
Family
ID=38639279
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006084968A Expired - Fee Related JP4768486B2 (en) | 2006-03-27 | 2006-03-27 | Synchronization detection circuit, communication system, and synchronization detection program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4768486B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147831A (en) * | 1985-12-23 | 1987-07-01 | Nec Home Electronics Ltd | Synchronization protection circuit |
| JPH01228337A (en) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | Frame synchronism protecting circuit |
| JPH03258049A (en) * | 1990-03-07 | 1991-11-18 | Fujitsu Ltd | Frame synchronization circuit |
| JPH0446739A (en) * | 1990-06-08 | 1992-02-17 | Toyoda Mach Works Ltd | Numerically controlled machine tool |
| JPH0818549A (en) * | 1994-07-04 | 1996-01-19 | Fujitsu Ltd | Multi-frame synchronization protection circuit |
| JPH10224338A (en) * | 1997-02-12 | 1998-08-21 | Matsushita Electric Ind Co Ltd | Synchronous detection circuit |
-
2006
- 2006-03-27 JP JP2006084968A patent/JP4768486B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007266663A (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4207329B2 (en) | Frame synchronization circuit | |
| US5515362A (en) | Digital signal transmission apparatus | |
| JP4768486B2 (en) | Synchronization detection circuit, communication system, and synchronization detection program | |
| JP3160962B2 (en) | Redundant system switching method for communication systems | |
| JP3565206B2 (en) | Transmission data frame synchronization circuit and transmission data frame synchronization method | |
| JP2602738B2 (en) | Output disconnection detection circuit | |
| JP2949945B2 (en) | Transmission line switching circuit | |
| JP2697421B2 (en) | Frame synchronization circuit for digital transmission system | |
| JP2000324074A (en) | System and method for fault-time transmission line uninterruptive switching system of sdh transmission | |
| JP2002271427A (en) | Noise removing circuit | |
| JP2705443B2 (en) | Transmission frame timing generation circuit | |
| US5570394A (en) | Signal transmission system | |
| JP3000318B2 (en) | Selector monitoring method | |
| JPS61101139A (en) | Synchronizing signal detector | |
| JPH0621937A (en) | Frame synchronization protecting circuit | |
| JPH05235890A (en) | Synchronization protection system for stuff multiplexing receiver | |
| JP2862926B2 (en) | Frame synchronization protection circuit | |
| JPH0983612A (en) | Processing signal protection circuit | |
| JPH098784A (en) | Alarm issuing circuit | |
| JPH08204693A (en) | Frame synchronizing circuit | |
| JP2000349728A (en) | Route changeover control system, changeover control method and recording medium | |
| JPH09116515A (en) | Synchronism detection circuit with self-diagnostic function | |
| JPH08212705A (en) | Synchronizing circuit | |
| JPH09284304A (en) | Device for detecting cell collision | |
| JP2000059351A (en) | Serial data monitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |