JP4765227B2 - Ｏｆｄｍ受信装置 - Google Patents
Ｏｆｄｍ受信装置 Download PDFInfo
- Publication number
- JP4765227B2 JP4765227B2 JP2001250001A JP2001250001A JP4765227B2 JP 4765227 B2 JP4765227 B2 JP 4765227B2 JP 2001250001 A JP2001250001 A JP 2001250001A JP 2001250001 A JP2001250001 A JP 2001250001A JP 4765227 B2 JP4765227 B2 JP 4765227B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- viterbi decoding
- transport stream
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Time-Division Multiplex Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式を採用するディジタル放送用の受信装置に使用されるＯＦＤＭ受信装置に関する。
【０００２】
地上波放送は、衛星放送とは異なり、ビル等の建造物による反射波の影響を受けやすい。このため、日本と欧州では、地上波ディジタル放送の変調方式として、マルチパスに強いＯＦＤＭ変調方式を採用するとしている。日本の地上波ディジタル放送の大きな特徴は、１チャンネルの周波数帯域を１３個のセグメントに分割し、更に、セグメントを３つの階層に分割して各々の階層で異なるトランスポートストリームを伝送できる階層伝送にある。
【０００３】
【従来の技術】
図５は従来提案されている地上波ディジタル放送用のＯＦＤＭ送信装置の伝送路符号化部の一例を示すブロック回路図である。図５中、１は１パケットを１８８バイトとするＭＰＥＧ２方式の３種類のトランスポートストリームＴＳＡ、ＴＳＢ、ＴＳＣをヌルバイトが含まれる１パケットを２０４バイトとする１個のトランスポートストリームに多重化するＴＳ再多重化回路、２はＴＳ再多重化回路１が出力するトランスポートストリームに対してＲＳ（Reed Solomon）符号化処理を行うＲＳ符号化回路である。
【０００４】
３はＲＳ符号化回路２が出力するトランスポートストリームを３個の階層に分割する階層分割回路、４Ａ、４Ｂ、４Ｃは各階層のトランスポートストリームについて周波数スぺクトラムを平均化するエネルギー拡散処理を行うエネルギー拡散回路、５Ａ、５Ｂ、５Ｃはエネルギー拡散回路４Ａ、４Ｂ、４Ｃが出力するトランスポートストリームについてバイト単位でインターリーブ処理を行うバイトインターリーブ回路である。
【０００５】
６Ａ、６Ｂ、６Ｃはバイトインターリーブ回路５Ａ、５Ｂ、５Ｃが出力するトランスポートストリームについて畳み込み符号化処理を行う畳み込み符号化回路、７Ａ、７Ｂ、７Ｃは畳み込み符号化回路６Ａ、６Ｂ、６Ｃが出力するトランスポートストリームから符号化ビットの一部を消去することによって、より高い符号化率のトランスポートストリームを作出するパンクチュア回路、８Ａ、８Ｂ、８Ｃはパンクチュア回路７Ａ、７Ｂ、７Ｃが出力するトランスポートストリームについてビット単位でインターリーブ処理を行うビットインターリーブ回路である。
【０００６】
９Ａ、９Ｂ、９Ｃはビットインターリーブ回路８Ａ、８Ｂ、８Ｃが出力するトランスポートストリームをＯＦＤＭ変調用の搬送波に変調するためのマッピング処理を行うマッピング回路、１０はマッピング回路９Ａ、９Ｂ、９Ｃが出力する３個の階層のトランスポートストリームを階層合成する階層合成回路、１１は階層合成回路１０が出力するトランスポートストリームについて時間方向のインターリーブ処理を行う時間インターリーブ回路である。
【０００７】
１２は時間インターリーブ回路１１が出力するトランスポートストリームについて周波数方向のインターリーブ処理を行う周波数インターリーブ回路、１３は周波数インターリーブ回路１２が出力するトランスポートストリームをＯＦＤＭフレーム構成のビットストリームに変換するＯＦＤＭフレーム構成回路、１４はＯＦＤＭフレーム構成回路１３が出力するＯＦＤＭフレーム構成のビットストリームを逆高速フーリエ変換して時間軸上の送信信号にするＩＦＦＴ（Inverse Fast Fourier Transform）回路である。
【０００８】
表１は伝送パラメタを示しており、ＯＦＤＭフレームは、伝送帯域を１３個のセグメントに分割され、各々のセグメントは、ＭＯＤＥ１で１０８個、ＭＯＤＥ２で２１６個、ＭＯＤＥ３で４３２個のキャリアで構成される。また、１３セグメントを１ＯＦＤＭシンボルとし、２０４シンボルで１ＯＦＤＭフレームとされる。
【０００９】
【表１】
【００１０】
図６は従来提案されている地上波ディジタル放送用のＯＦＤＭ受信装置の伝送路復号化部の一例を示すブロック回路図である。図６中、１５は選局されて周波数変換及びディシタル変換された時間軸上の受信信号を高速フーリエ変換して周波数軸上の信号に復調するＦＦＴ（Fast Fourier Transform）回路、１６はＦＦＴ回路１５の出力信号について、ＤＱＰＳＫ変調信号については差動復調を行い、ＱＰＳＫ変調信号、１６ＱＡＭ変調信号及び６４ＱＡＭ変調信号については同期復調を行う差動復調・同期復調回路である。
【００１１】
１７は差動復調・同期復調回路１６が出力するビットストリームについて周波数方向のデインターリーブ処理を行う周波数デインターリーブ回路、１８は周波数デインターリーブ回路１７が出力するビットストリームについて時間方向のデインターリーブ処理を行う時間デインターリーブ回路、１９は時間デインターリーブ回路１８が出力するビットストリームを３個の階層に分割する階層分割回路、２０Ａ、２０Ｂ、２０Ｃは各階層のビットストリームについてデマッピング処理を行うデマッピング回路である。
【００１２】
２１Ａ、２１Ｂ、２１Ｃはデマッピング回路２０Ａ、２０Ｂ、２０Ｃが出力するビットストリームについてビット単位でデインターリーブ処理を行うビットデインターリーブ回路、２２Ａ、２２Ｂ、２２Ｃはビットデインターリーブ回路２１Ａ、２１Ｂ、２１Ｃが出力するビットストリームについてデパンクチュア処理を行うデパンクチュア回路、２３Ａ、２３Ｂ、２３Ｃはデパンクチュア回路２２Ａ、２２Ｂ、２２Ｃが出力するビットストリームのデータを蓄積する階層バッファである。
【００１３】
２４は階層バッファ２３Ａ、２３Ｂ、２３Ｃに蓄積されたビットストリームのデータを選択して出力するセレクタ、２５、２６は１トランスポートパケット分のデータを蓄えるためのＴＳバッファ、２７、２８はヌルパケットを生成するヌルＴＳＰ回路、２９はＴＳバッファ２５に蓄積されたトランスポートパケット又はヌルＴＳＰ回路２７が生成するヌルパケットのいずれかを選択して出力するセレクタ、３０はＴＳバッファ２６に蓄積されたトランスポートパケット又はヌルＴＳＰ回路２８が生成するヌルパケットのいずれかを選択して出力するセレクタ、３１はセレクタ２９、３０の出力のいずれかを選択して出力するセレクタである。
【００１４】
ここで、セレクタ２４は、階層バッファ２３Ａ、２３Ｂ、２３Ｃのいずれかに１トランスポートパケット分のデータが蓄積されると、そのデータを選択して、ＴＳバッファ２５、２６のうち、データが蓄積されていないＴＳバッファに転送する。ＴＳバッファ２５、２６においては、先行するデータを蓄積しているＴＳバッファからのデータが読み出される。そこで、セレクタ２９は、ＴＳバッファ２５からデータが読み出される場合には、ＴＳバッファ２５から読み出されるデータを選択して出力し、ＴＳバッファ２５内にデータがなくなった場合には、ヌルＴＳＰ回路２７が出力するヌルパケットを選択して出力し、ＴＳバッファ２５から出力したデータにヌルパケットを付加する。
【００１５】
また、セレクタ３０は、ＴＳバッファ２６からデータが読み出される場合には、ＴＳバッファ２６から読み出されるデータを選択して出力し、ＴＳバッファ２６内にデータがなくなった場合には、ヌルＴＳＰ回路２８が出力するヌルパケットを選択して出力し、ＴＳバッファ２６から出力したデータにヌルパケットを付加する。更に、セレクタ３１は、セレクタ２９、３０の選択を行い、ヌルパケットが付加されたトランスポートパケットを出力する。このようにして、ＯＦＤＭフレーム構成のビットストリームからトランスポートストリームが再生される。
【００１６】
３２はセレクタ３１が出力するトランスポートストリームを３階層に分割する階層分割回路、３３Ａ、３３Ｂ、３３Ｃは各階層のトランスポートストリームについてビタビ復号処理を行うビタビ復号回路、３４Ａ、３４Ｂ、３４Ｃはビタビ復号回路３３Ａ、３３Ｂ、３３Ｃが出力するトランスポートストリームについてバイト単位でデインターリーブ処理を行うバイトデインターリーブ回路である。
【００１７】
３５Ａ、３５Ｂ、３５Ｃはバイトデインターリーブ回路３４Ａ、３４Ｂ、３４Ｃが出力するトランスポートストリームについてエネルギー逆拡散処理を行うエネルギー逆拡散回路、３６はエネルギー逆拡散回路３５Ａ、３５Ｂ、３５Ｃが出力するトランスポートストリームを階層合成する階層合成回路、３７は階層合成回路が出力する階層合成されてなるトランスポートストリームについてＲＳ復号処理を行い、送信装置で再多重化されてなるトランスポートストリームを再生して出力するＲＳ復号回路である。
【００１８】
【発明が解決しようとする課題】
図６に示す伝送路復号化部を有する従来例の受信装置では、ビタビ復号処理前にＯＦＤＭフレーム構成のビットストリームからトランスポートストリームを再生するとしているので、階層バッファ２３Ａ、２３Ｂ、２３Ｃ及びＴＳバッファ２５、２６が必要となるが、ビタビ復号処理以前のデータにはビタビ復号による誤り訂正に必要な冗長な情報が含まれていることから、階層バッファ２３Ａ、２３Ｂ、２３Ｃ及びＴＳバッファ２５、２６としてメモリ容量が大きなバッファを必要とすると共に、３個のビタビ復号回路３３Ａ、３３Ｂ、３３Ｃを設けているので、回路規模が大きくなってしまうという問題点があった。
【００１９】
本発明は、かかる点に鑑み、回路規模の縮小化を図ることができるようにしたＯＦＤＭ受信装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明のＯＦＤＭ受信装置は、階層に対応させて１個のビタビ復号回路を設けると共に、このビタビ復号回路によるビタビ復号処理後にトランスポートストリーム再生処理を行うことができるようにトランスポートストリーム再生回路を設けるというものである。
【００２１】
本発明によれば、ビタビ復号処理後にトランスポートストリーム再生処理が行われるので、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができる。したがって、トランスポートストリーム再生用のバッファとしてメモリ容量の大きなバッファを必要としない。
【００２２】
【発明の実施の形態】
図１は本発明の一実施形態が備える伝送路復号化部の構成を示すブロック回路図であり、本発明の一実施形態は、図１に示す伝送路復号化部を備え、その他については、従来周知のように構成される。
【００２３】
図１中、３８は選局されて周波数変換及びディシタル変換された時間軸上の受信信号を高速フーリエ変換して周波数軸上の信号に復調するＦＦＴ回路、３９はＦＦＴ回路３８の出力信号について、ＤＱＰＳＫ変調信号については差動復調を行い、ＱＰＳＫ変調信号、１６ＱＡＭ変調信号及び６４ＱＡＭ変調信号については同期復調を行う差動復調・同期復調回路である。
【００２４】
４０は差動復調・同期復調回路３９が出力するビットストリームについて周波数方向のデインターリーブ処理を行う周波数デインターリーブ回路、４１は周波数デインターリーブ回路４０が出力するビットストリームについて時間方向のデインターリーブ処理を行う時間デインターリーブ回路、４２は時間デインターリーブ回路４１が出力するビットストリームを３個の階層に分割する階層分割回路である。
【００２５】
４３Ａ、４３Ｂ、４３Ｃは各階層のビットストリームについてデマッピング処理を行うデマッピング回路、４４Ａ、４４Ｂ、４４Ｃはデマッピング回路４３Ａ、４３Ｂ、４３Ｃが出力するビットストリームについてビット単位でデインターリーブ処理を行うビットデインターリーブ回路、４５Ａ、４５Ｂ、４５Ｃはビットデインターリーブ回路４４Ａ、４４Ｂ、４４Ｃが出力するビットストリームについてデパンクチュア処理を行うデパンクチュア回路である。
【００２６】
４６は差動復調・同期復調回路３９が出力するビットストリームからＴＭＣＣ（Transmission and Multiplexing Configuration Control）情報である変調方式、畳み込み符号化率、使用セグメント数を抽出するＴＭＣＣ復号回路、４７はＴＭＣＣ復号回路４６が抽出した変調方式、畳み込み符号化率、使用セグメント数の各情報を入力して、受信シンボル内で生成される各階層のパケット数を計算するシンボル内パケット数計算回路である。
【００２７】
受信シンボル内で生成される各階層のパケット数Ｔnの演算式は、数１に示す通りである。但し、Ｓはその階層が使用するセグメント数（０〜１３）、Ｍは変調方式で決定される値（６４ＱＡＭの場合は「６」、１６ＱＡＭの場合は「４」、ＱＰＳＫ及びＤＱＰＳＫの場合は「２」）、Ｒは畳み込み符号化率（1/2、2/3、3/4、5/6、7/8）、Ｔn-1は前シンボルでの余りである。
【００２８】
【数１】
【００２９】
４８はデパンクチュア回路４５Ａ、４５Ｂ、４５Ｃが出力する各階層のビットストリームについてビタビ復号処理を行うビタビ復号回路、４９Ａ、４９Ｂ、４９Ｃはビタビ復号回路４８が出力する各階層のビットストリームについてバイト単位でデインターリーブ処理を行うバイトデインターリーブ回路、５０Ａ、５０Ｂ、５０Ｃはバイトデインターリーブ回路４９Ａ、４９Ｂ、４９Ｃが出力するビットストリームについてエネルギー逆拡散処理を行うエネルギー逆拡散回路である。
【００３０】
５１はエネルギー逆拡散回路５０Ａ、５０Ｂ、５０Ｃが出力する３個の階層のビットストリームを階層合成する階層合成回路、５２は階層合成回路５１が出力するＯＦＤＭ構成のビットストリームからトランスポートパケットを単位とするトランスポートストリームを再生するＴＳ再生回路、５３はＴＳ再生回路５２が出力するトランスポートストリームについてＲＳ復号処理を行い、送信装置で再多重化されてなるトランスポートストリームを再生して出力するＲＳ復号回路である。
【００３１】
図２はビタビ復号回路４８の構成を示すブロック回路図である。図２中、５４は制御回路、５５は制御回路５４に制御されて入力データ（デパンクチュア回路４５Ａ、４５Ｂ、４５Ｃのいずれかが出力するデータ）又はダミーデータのいずれかを選択して出力するセレクタ、５６はブランチメトリックを計算するブランチメトリック回路、５７は各状態へのブランチメトリックの累積値であるパスメトリックを計算し、生き残りパスを選択するＡＣＳ（Add Compare Select）回路、５８はビタビ復号の候補を必要段数だけ記憶するパスメモリ、５９はパスメモリ５８の内容に基づいて最丈の生き残りパスを探索するトレースバック回路である。
【００３２】
６０Ａ、６０Ｂ、６０ＣはＡＣＳ回路５７に対応して設けられているレジスタ、６１は制御回路５４に制御されてレジスタ６０Ａ、６０Ｂ、６０Ｃのいずれかの選択を行うセレクタ、６２Ａ、６２Ｂ、６２Ｃはパスメモリ５８に対応して設けられているレジスタ、６３は制御回路５４に制御されてレジスタ６２Ａ、６２Ｂ、６２Ｃのいずれかの選択を行うセレクタ、６４Ａ、６４Ｂ、６４Ｃはトレースバック回路５９に対応して設けられているレジスタ、６５は制御回路５４に制御されてレジスタ６４Ａ、６４Ｂ、６４Ｃのいずれかの選択を行うセレクタである。
【００３３】
レジスタ６０Ａ、６２Ａ、６４Ａは、デパンクチュア回路４５Ａが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ａ、６２Ａ、６４Ａに退避させたデータは、再び、デパンクチュア回路４５Ａが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３４】
レジスタ６０Ｂ、６２Ｂ、６４Ｂは、デパンクチュア回路４５Ｂが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ｂ、６２Ｂ、６４Ｂに退避させたデータは、再び、デパンクチュア回路４５Ｂが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３５】
レジスタ６０Ｃ、６２Ｃ、６４Ｃは、デパンクチュア回路４５Ｃが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ｃ、６２Ｃ、６４Ｃに退避させたデータは、再び、デパンクチュア回路４５Ｃが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３６】
制御回路５４は、シンボル内パケット数計算回路４７が計算したパケット数の情報を入力し、ビタビ復号処理中の階層のパケットの入力数をカウントし、ビタビ復号処理中の階層の最後のパケットが入力されるまでは、セレクタ５５にビタビ復号処理中の階層のデータを入力させる。
【００３７】
そして、制御回路５４は、ビタビ復号処理中の階層の最後のパケットが入力された時は、周波数デインターリーブ回路４０、時間デインターリーブ回路４１、階層分割回路４２、デマッピング回路４３Ａ、４３Ｂ、４３Ｃ、ビットデインターリーブ回路４４Ａ、４４Ｂ、４４Ｃ及びデパンクチュア回路４５Ａ、４５Ｂ、４５Ｃに対して動作停止指示信号を出力し、ビタビ復号処理以前の復号動作を一時停止させると共に、セレクタ５５にダミーデータを選択させる。
【００３８】
更に、制御回路５４は、その後、ビタビ復号処理中の階層のビタビ復号が終了した時は、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを、レジスタ６０Ａ〜６０Ｃ、６２Ａ〜６２Ｃ、６４Ａ〜６４Ｃのうちの対応するレジスタに退避させ、再度、同一階層のビットストリームについてビタビ復号処理を行うときに、これらのデータをＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に復帰させる。
【００３９】
図３はＴＳ再生回路５２の構成を示すブロック回路図である。図３中、６６はメモリ制御回路、６７はＴＳ再生メモリ、６８はヌルパケット生成回路、６９はＴＳ再生メモリ６７から出力されるトランスポートパケット又はヌルパケット生成回路６８から出力されるヌルパケットのいずれかを選択して出力するセレクタ、７０は書き込みポインタレジスタ、７１は読み出しポインタレジスタ、７２は階層情報レジスタ、７３はモデル受信機である。
【００４０】
図４はＴＳ再生メモリ６７、書き込みポインタレジスタ７０、読み出しポインタレジスタ７１及び階層情報レジスタ７２の構成を示す図である。ＴＳ再生メモリ６７はトランスポートストリームを２０４バイト（１パケット単位）で管理するものであり、パケット単位で複数個のブロックに分割されている。
【００４１】
書き込みポインタレジスタ７０は、現在、どのブロックに書込み中であるかを示すものである。読み出しポインタレジスタ７１は、読み出し可能なブロックを示すものである。階層情報レジスタ７２は、読み出しポインタレジスタ７１とリンクし、読み出し可能なブロックに蓄積されているトランスポートパケットは、どの階層のものであるかを示すものである。
【００４２】
モデル受信機７３は、モデル受信機動作を演算回路によりシミュレートするものであり、メモリ制御回路６６に、どの階層のトランスポートパケットを出力するか、または、ヌルパケットを出力するかを指示するものである。
【００４３】
ここで、ＴＳ再生メモリ６７にトランスポートパケットのデータを書き込む場合、書き込みポインタレジスタ７０のフラグを参照し、書き込み可能なブロックを探索する。書き込み可能なブロックが決まれば、書き込み可能フラグを反転し、ＴＳ再生メモリ６７に書込みを開始する。１パケット分の書き込みが完了した時は、読み出しポインタレジスタ７１の書き込みポインタで示される部分に、１パケット分の書き込みが完了したブロック番号と階層情報を読み出し可能ブロックとその階層情報として書き込み、書き込みポインタをインクリメントする。
【００４４】
ＴＳ再生メモリ６７からトランスポートパケットのデータを読み出す場合、読み出しポインタレジスタ７１の読み出しポインタで示されるレジスタに記憶されているブロックから読み出しを開始する。１パケット分の読み出しが完了した時は、そのブロックの書き込み可能フラグを反転し、読み出しポインタをインクリメントする。ＴＳ再生メモリ６７からの読み出しは、モデル受信機７３の動作をシミュレートしながら行い、ＴＳ再生メモリ６７から読み出すべきトランスポートストリームが存在しない場合には、ヌルパケットの挿入を行う。
【００４５】
以上のように、本実施形態によれば、ビタビ復号処理後にＴＳ再生処理が行われるので、ＴＳ再生回路５２は、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができる。この結果、ＴＳ再生メモリ６７として容量の大きなメモリを必要としないので、メモリ量の大幅な削減を図ることができる。また、ビタビ復号回路として、全階層に対応させて１個のビタビ復号回路４８を設けるとしている。したがって、回路規模の縮小化を図ることができる。
【００４６】
【発明の効果】
以上のように、本発明によれば、ビタビ復号処理後にトランスポートストリーム再生処理を行うように構成したことにより、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができるので、メモリ量の大幅な削減を図ることができると共に、ビタビ復号回路として、全階層に対応させて１個のビタビ復号回路を設けるとしているので、回路規模の縮小化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態が備える伝送路復号化部の構成を示すブロック回路図である。
【図２】本発明の一実施形態が備えるビタビ復号回路の構成を示すブロック回路図である。
【図３】本発明の一実施形態が備えるＴＳ（トランスポートストリーム）再生回路の構成を示すブロック回路図である。
【図４】本発明の一実施形態が備えるＴＳ（トランスポートストリーム）再生メモリ、書き込みポインタレジスタ、読み出しポインタレジスタ及び階層レジスタの構成を示す図である。
【図５】従来提案されている地上波ディジタル放送用のＯＦＤＭ送信装置の伝送路符号化部の一例を示すブロック回路図である。
【図６】従来提案されている地上波ディジタル放送用のＯＦＤＭ受信装置の伝送路復号化部の一例を示すブロック回路図である。
【符号の説明】
ＴＳＡ、ＴＳＢ、ＴＳＣ…トランスポートストリーム
【発明の属する技術分野】
本発明は、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調方式を採用するディジタル放送用の受信装置に使用されるＯＦＤＭ受信装置に関する。
【０００２】
地上波放送は、衛星放送とは異なり、ビル等の建造物による反射波の影響を受けやすい。このため、日本と欧州では、地上波ディジタル放送の変調方式として、マルチパスに強いＯＦＤＭ変調方式を採用するとしている。日本の地上波ディジタル放送の大きな特徴は、１チャンネルの周波数帯域を１３個のセグメントに分割し、更に、セグメントを３つの階層に分割して各々の階層で異なるトランスポートストリームを伝送できる階層伝送にある。
【０００３】
【従来の技術】
図５は従来提案されている地上波ディジタル放送用のＯＦＤＭ送信装置の伝送路符号化部の一例を示すブロック回路図である。図５中、１は１パケットを１８８バイトとするＭＰＥＧ２方式の３種類のトランスポートストリームＴＳＡ、ＴＳＢ、ＴＳＣをヌルバイトが含まれる１パケットを２０４バイトとする１個のトランスポートストリームに多重化するＴＳ再多重化回路、２はＴＳ再多重化回路１が出力するトランスポートストリームに対してＲＳ（Reed Solomon）符号化処理を行うＲＳ符号化回路である。
【０００４】
３はＲＳ符号化回路２が出力するトランスポートストリームを３個の階層に分割する階層分割回路、４Ａ、４Ｂ、４Ｃは各階層のトランスポートストリームについて周波数スぺクトラムを平均化するエネルギー拡散処理を行うエネルギー拡散回路、５Ａ、５Ｂ、５Ｃはエネルギー拡散回路４Ａ、４Ｂ、４Ｃが出力するトランスポートストリームについてバイト単位でインターリーブ処理を行うバイトインターリーブ回路である。
【０００５】
６Ａ、６Ｂ、６Ｃはバイトインターリーブ回路５Ａ、５Ｂ、５Ｃが出力するトランスポートストリームについて畳み込み符号化処理を行う畳み込み符号化回路、７Ａ、７Ｂ、７Ｃは畳み込み符号化回路６Ａ、６Ｂ、６Ｃが出力するトランスポートストリームから符号化ビットの一部を消去することによって、より高い符号化率のトランスポートストリームを作出するパンクチュア回路、８Ａ、８Ｂ、８Ｃはパンクチュア回路７Ａ、７Ｂ、７Ｃが出力するトランスポートストリームについてビット単位でインターリーブ処理を行うビットインターリーブ回路である。
【０００６】
９Ａ、９Ｂ、９Ｃはビットインターリーブ回路８Ａ、８Ｂ、８Ｃが出力するトランスポートストリームをＯＦＤＭ変調用の搬送波に変調するためのマッピング処理を行うマッピング回路、１０はマッピング回路９Ａ、９Ｂ、９Ｃが出力する３個の階層のトランスポートストリームを階層合成する階層合成回路、１１は階層合成回路１０が出力するトランスポートストリームについて時間方向のインターリーブ処理を行う時間インターリーブ回路である。
【０００７】
１２は時間インターリーブ回路１１が出力するトランスポートストリームについて周波数方向のインターリーブ処理を行う周波数インターリーブ回路、１３は周波数インターリーブ回路１２が出力するトランスポートストリームをＯＦＤＭフレーム構成のビットストリームに変換するＯＦＤＭフレーム構成回路、１４はＯＦＤＭフレーム構成回路１３が出力するＯＦＤＭフレーム構成のビットストリームを逆高速フーリエ変換して時間軸上の送信信号にするＩＦＦＴ（Inverse Fast Fourier Transform）回路である。
【０００８】
表１は伝送パラメタを示しており、ＯＦＤＭフレームは、伝送帯域を１３個のセグメントに分割され、各々のセグメントは、ＭＯＤＥ１で１０８個、ＭＯＤＥ２で２１６個、ＭＯＤＥ３で４３２個のキャリアで構成される。また、１３セグメントを１ＯＦＤＭシンボルとし、２０４シンボルで１ＯＦＤＭフレームとされる。
【０００９】
【表１】
図６は従来提案されている地上波ディジタル放送用のＯＦＤＭ受信装置の伝送路復号化部の一例を示すブロック回路図である。図６中、１５は選局されて周波数変換及びディシタル変換された時間軸上の受信信号を高速フーリエ変換して周波数軸上の信号に復調するＦＦＴ（Fast Fourier Transform）回路、１６はＦＦＴ回路１５の出力信号について、ＤＱＰＳＫ変調信号については差動復調を行い、ＱＰＳＫ変調信号、１６ＱＡＭ変調信号及び６４ＱＡＭ変調信号については同期復調を行う差動復調・同期復調回路である。
【００１１】
１７は差動復調・同期復調回路１６が出力するビットストリームについて周波数方向のデインターリーブ処理を行う周波数デインターリーブ回路、１８は周波数デインターリーブ回路１７が出力するビットストリームについて時間方向のデインターリーブ処理を行う時間デインターリーブ回路、１９は時間デインターリーブ回路１８が出力するビットストリームを３個の階層に分割する階層分割回路、２０Ａ、２０Ｂ、２０Ｃは各階層のビットストリームについてデマッピング処理を行うデマッピング回路である。
【００１２】
２１Ａ、２１Ｂ、２１Ｃはデマッピング回路２０Ａ、２０Ｂ、２０Ｃが出力するビットストリームについてビット単位でデインターリーブ処理を行うビットデインターリーブ回路、２２Ａ、２２Ｂ、２２Ｃはビットデインターリーブ回路２１Ａ、２１Ｂ、２１Ｃが出力するビットストリームについてデパンクチュア処理を行うデパンクチュア回路、２３Ａ、２３Ｂ、２３Ｃはデパンクチュア回路２２Ａ、２２Ｂ、２２Ｃが出力するビットストリームのデータを蓄積する階層バッファである。
【００１３】
２４は階層バッファ２３Ａ、２３Ｂ、２３Ｃに蓄積されたビットストリームのデータを選択して出力するセレクタ、２５、２６は１トランスポートパケット分のデータを蓄えるためのＴＳバッファ、２７、２８はヌルパケットを生成するヌルＴＳＰ回路、２９はＴＳバッファ２５に蓄積されたトランスポートパケット又はヌルＴＳＰ回路２７が生成するヌルパケットのいずれかを選択して出力するセレクタ、３０はＴＳバッファ２６に蓄積されたトランスポートパケット又はヌルＴＳＰ回路２８が生成するヌルパケットのいずれかを選択して出力するセレクタ、３１はセレクタ２９、３０の出力のいずれかを選択して出力するセレクタである。
【００１４】
ここで、セレクタ２４は、階層バッファ２３Ａ、２３Ｂ、２３Ｃのいずれかに１トランスポートパケット分のデータが蓄積されると、そのデータを選択して、ＴＳバッファ２５、２６のうち、データが蓄積されていないＴＳバッファに転送する。ＴＳバッファ２５、２６においては、先行するデータを蓄積しているＴＳバッファからのデータが読み出される。そこで、セレクタ２９は、ＴＳバッファ２５からデータが読み出される場合には、ＴＳバッファ２５から読み出されるデータを選択して出力し、ＴＳバッファ２５内にデータがなくなった場合には、ヌルＴＳＰ回路２７が出力するヌルパケットを選択して出力し、ＴＳバッファ２５から出力したデータにヌルパケットを付加する。
【００１５】
また、セレクタ３０は、ＴＳバッファ２６からデータが読み出される場合には、ＴＳバッファ２６から読み出されるデータを選択して出力し、ＴＳバッファ２６内にデータがなくなった場合には、ヌルＴＳＰ回路２８が出力するヌルパケットを選択して出力し、ＴＳバッファ２６から出力したデータにヌルパケットを付加する。更に、セレクタ３１は、セレクタ２９、３０の選択を行い、ヌルパケットが付加されたトランスポートパケットを出力する。このようにして、ＯＦＤＭフレーム構成のビットストリームからトランスポートストリームが再生される。
【００１６】
３２はセレクタ３１が出力するトランスポートストリームを３階層に分割する階層分割回路、３３Ａ、３３Ｂ、３３Ｃは各階層のトランスポートストリームについてビタビ復号処理を行うビタビ復号回路、３４Ａ、３４Ｂ、３４Ｃはビタビ復号回路３３Ａ、３３Ｂ、３３Ｃが出力するトランスポートストリームについてバイト単位でデインターリーブ処理を行うバイトデインターリーブ回路である。
【００１７】
３５Ａ、３５Ｂ、３５Ｃはバイトデインターリーブ回路３４Ａ、３４Ｂ、３４Ｃが出力するトランスポートストリームについてエネルギー逆拡散処理を行うエネルギー逆拡散回路、３６はエネルギー逆拡散回路３５Ａ、３５Ｂ、３５Ｃが出力するトランスポートストリームを階層合成する階層合成回路、３７は階層合成回路が出力する階層合成されてなるトランスポートストリームについてＲＳ復号処理を行い、送信装置で再多重化されてなるトランスポートストリームを再生して出力するＲＳ復号回路である。
【００１８】
【発明が解決しようとする課題】
図６に示す伝送路復号化部を有する従来例の受信装置では、ビタビ復号処理前にＯＦＤＭフレーム構成のビットストリームからトランスポートストリームを再生するとしているので、階層バッファ２３Ａ、２３Ｂ、２３Ｃ及びＴＳバッファ２５、２６が必要となるが、ビタビ復号処理以前のデータにはビタビ復号による誤り訂正に必要な冗長な情報が含まれていることから、階層バッファ２３Ａ、２３Ｂ、２３Ｃ及びＴＳバッファ２５、２６としてメモリ容量が大きなバッファを必要とすると共に、３個のビタビ復号回路３３Ａ、３３Ｂ、３３Ｃを設けているので、回路規模が大きくなってしまうという問題点があった。
【００１９】
本発明は、かかる点に鑑み、回路規模の縮小化を図ることができるようにしたＯＦＤＭ受信装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明のＯＦＤＭ受信装置は、階層に対応させて１個のビタビ復号回路を設けると共に、このビタビ復号回路によるビタビ復号処理後にトランスポートストリーム再生処理を行うことができるようにトランスポートストリーム再生回路を設けるというものである。
【００２１】
本発明によれば、ビタビ復号処理後にトランスポートストリーム再生処理が行われるので、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができる。したがって、トランスポートストリーム再生用のバッファとしてメモリ容量の大きなバッファを必要としない。
【００２２】
【発明の実施の形態】
図１は本発明の一実施形態が備える伝送路復号化部の構成を示すブロック回路図であり、本発明の一実施形態は、図１に示す伝送路復号化部を備え、その他については、従来周知のように構成される。
【００２３】
図１中、３８は選局されて周波数変換及びディシタル変換された時間軸上の受信信号を高速フーリエ変換して周波数軸上の信号に復調するＦＦＴ回路、３９はＦＦＴ回路３８の出力信号について、ＤＱＰＳＫ変調信号については差動復調を行い、ＱＰＳＫ変調信号、１６ＱＡＭ変調信号及び６４ＱＡＭ変調信号については同期復調を行う差動復調・同期復調回路である。
【００２４】
４０は差動復調・同期復調回路３９が出力するビットストリームについて周波数方向のデインターリーブ処理を行う周波数デインターリーブ回路、４１は周波数デインターリーブ回路４０が出力するビットストリームについて時間方向のデインターリーブ処理を行う時間デインターリーブ回路、４２は時間デインターリーブ回路４１が出力するビットストリームを３個の階層に分割する階層分割回路である。
【００２５】
４３Ａ、４３Ｂ、４３Ｃは各階層のビットストリームについてデマッピング処理を行うデマッピング回路、４４Ａ、４４Ｂ、４４Ｃはデマッピング回路４３Ａ、４３Ｂ、４３Ｃが出力するビットストリームについてビット単位でデインターリーブ処理を行うビットデインターリーブ回路、４５Ａ、４５Ｂ、４５Ｃはビットデインターリーブ回路４４Ａ、４４Ｂ、４４Ｃが出力するビットストリームについてデパンクチュア処理を行うデパンクチュア回路である。
【００２６】
４６は差動復調・同期復調回路３９が出力するビットストリームからＴＭＣＣ（Transmission and Multiplexing Configuration Control）情報である変調方式、畳み込み符号化率、使用セグメント数を抽出するＴＭＣＣ復号回路、４７はＴＭＣＣ復号回路４６が抽出した変調方式、畳み込み符号化率、使用セグメント数の各情報を入力して、受信シンボル内で生成される各階層のパケット数を計算するシンボル内パケット数計算回路である。
【００２７】
受信シンボル内で生成される各階層のパケット数Ｔnの演算式は、数１に示す通りである。但し、Ｓはその階層が使用するセグメント数（０〜１３）、Ｍは変調方式で決定される値（６４ＱＡＭの場合は「６」、１６ＱＡＭの場合は「４」、ＱＰＳＫ及びＤＱＰＳＫの場合は「２」）、Ｒは畳み込み符号化率（1/2、2/3、3/4、5/6、7/8）、Ｔn-1は前シンボルでの余りである。
【００２８】
【数１】
４８はデパンクチュア回路４５Ａ、４５Ｂ、４５Ｃが出力する各階層のビットストリームについてビタビ復号処理を行うビタビ復号回路、４９Ａ、４９Ｂ、４９Ｃはビタビ復号回路４８が出力する各階層のビットストリームについてバイト単位でデインターリーブ処理を行うバイトデインターリーブ回路、５０Ａ、５０Ｂ、５０Ｃはバイトデインターリーブ回路４９Ａ、４９Ｂ、４９Ｃが出力するビットストリームについてエネルギー逆拡散処理を行うエネルギー逆拡散回路である。
【００３０】
５１はエネルギー逆拡散回路５０Ａ、５０Ｂ、５０Ｃが出力する３個の階層のビットストリームを階層合成する階層合成回路、５２は階層合成回路５１が出力するＯＦＤＭ構成のビットストリームからトランスポートパケットを単位とするトランスポートストリームを再生するＴＳ再生回路、５３はＴＳ再生回路５２が出力するトランスポートストリームについてＲＳ復号処理を行い、送信装置で再多重化されてなるトランスポートストリームを再生して出力するＲＳ復号回路である。
【００３１】
図２はビタビ復号回路４８の構成を示すブロック回路図である。図２中、５４は制御回路、５５は制御回路５４に制御されて入力データ（デパンクチュア回路４５Ａ、４５Ｂ、４５Ｃのいずれかが出力するデータ）又はダミーデータのいずれかを選択して出力するセレクタ、５６はブランチメトリックを計算するブランチメトリック回路、５７は各状態へのブランチメトリックの累積値であるパスメトリックを計算し、生き残りパスを選択するＡＣＳ（Add Compare Select）回路、５８はビタビ復号の候補を必要段数だけ記憶するパスメモリ、５９はパスメモリ５８の内容に基づいて最丈の生き残りパスを探索するトレースバック回路である。
【００３２】
６０Ａ、６０Ｂ、６０ＣはＡＣＳ回路５７に対応して設けられているレジスタ、６１は制御回路５４に制御されてレジスタ６０Ａ、６０Ｂ、６０Ｃのいずれかの選択を行うセレクタ、６２Ａ、６２Ｂ、６２Ｃはパスメモリ５８に対応して設けられているレジスタ、６３は制御回路５４に制御されてレジスタ６２Ａ、６２Ｂ、６２Ｃのいずれかの選択を行うセレクタ、６４Ａ、６４Ｂ、６４Ｃはトレースバック回路５９に対応して設けられているレジスタ、６５は制御回路５４に制御されてレジスタ６４Ａ、６４Ｂ、６４Ｃのいずれかの選択を行うセレクタである。
【００３３】
レジスタ６０Ａ、６２Ａ、６４Ａは、デパンクチュア回路４５Ａが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ａ、６２Ａ、６４Ａに退避させたデータは、再び、デパンクチュア回路４５Ａが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３４】
レジスタ６０Ｂ、６２Ｂ、６４Ｂは、デパンクチュア回路４５Ｂが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ｂ、６２Ｂ、６４Ｂに退避させたデータは、再び、デパンクチュア回路４５Ｂが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３５】
レジスタ６０Ｃ、６２Ｃ、６４Ｃは、デパンクチュア回路４５Ｃが出力するビットストリームについてビタビ復号が終了した時、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを退避させるためのものであり、レジスタ６０Ｃ、６２Ｃ、６４Ｃに退避させたデータは、再び、デパンクチュア回路４５Ｃが出力するビットストリームについてビタビ復号を行う時に、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に設定される。
【００３６】
制御回路５４は、シンボル内パケット数計算回路４７が計算したパケット数の情報を入力し、ビタビ復号処理中の階層のパケットの入力数をカウントし、ビタビ復号処理中の階層の最後のパケットが入力されるまでは、セレクタ５５にビタビ復号処理中の階層のデータを入力させる。
【００３７】
そして、制御回路５４は、ビタビ復号処理中の階層の最後のパケットが入力された時は、周波数デインターリーブ回路４０、時間デインターリーブ回路４１、階層分割回路４２、デマッピング回路４３Ａ、４３Ｂ、４３Ｃ、ビットデインターリーブ回路４４Ａ、４４Ｂ、４４Ｃ及びデパンクチュア回路４５Ａ、４５Ｂ、４５Ｃに対して動作停止指示信号を出力し、ビタビ復号処理以前の復号動作を一時停止させると共に、セレクタ５５にダミーデータを選択させる。
【００３８】
更に、制御回路５４は、その後、ビタビ復号処理中の階層のビタビ復号が終了した時は、ＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に残存しているデータを、レジスタ６０Ａ〜６０Ｃ、６２Ａ〜６２Ｃ、６４Ａ〜６４Ｃのうちの対応するレジスタに退避させ、再度、同一階層のビットストリームについてビタビ復号処理を行うときに、これらのデータをＡＣＳ回路５７、パスメモリ５８、トレースバック回路５９に復帰させる。
【００３９】
図３はＴＳ再生回路５２の構成を示すブロック回路図である。図３中、６６はメモリ制御回路、６７はＴＳ再生メモリ、６８はヌルパケット生成回路、６９はＴＳ再生メモリ６７から出力されるトランスポートパケット又はヌルパケット生成回路６８から出力されるヌルパケットのいずれかを選択して出力するセレクタ、７０は書き込みポインタレジスタ、７１は読み出しポインタレジスタ、７２は階層情報レジスタ、７３はモデル受信機である。
【００４０】
図４はＴＳ再生メモリ６７、書き込みポインタレジスタ７０、読み出しポインタレジスタ７１及び階層情報レジスタ７２の構成を示す図である。ＴＳ再生メモリ６７はトランスポートストリームを２０４バイト（１パケット単位）で管理するものであり、パケット単位で複数個のブロックに分割されている。
【００４１】
書き込みポインタレジスタ７０は、現在、どのブロックに書込み中であるかを示すものである。読み出しポインタレジスタ７１は、読み出し可能なブロックを示すものである。階層情報レジスタ７２は、読み出しポインタレジスタ７１とリンクし、読み出し可能なブロックに蓄積されているトランスポートパケットは、どの階層のものであるかを示すものである。
【００４２】
モデル受信機７３は、モデル受信機動作を演算回路によりシミュレートするものであり、メモリ制御回路６６に、どの階層のトランスポートパケットを出力するか、または、ヌルパケットを出力するかを指示するものである。
【００４３】
ここで、ＴＳ再生メモリ６７にトランスポートパケットのデータを書き込む場合、書き込みポインタレジスタ７０のフラグを参照し、書き込み可能なブロックを探索する。書き込み可能なブロックが決まれば、書き込み可能フラグを反転し、ＴＳ再生メモリ６７に書込みを開始する。１パケット分の書き込みが完了した時は、読み出しポインタレジスタ７１の書き込みポインタで示される部分に、１パケット分の書き込みが完了したブロック番号と階層情報を読み出し可能ブロックとその階層情報として書き込み、書き込みポインタをインクリメントする。
【００４４】
ＴＳ再生メモリ６７からトランスポートパケットのデータを読み出す場合、読み出しポインタレジスタ７１の読み出しポインタで示されるレジスタに記憶されているブロックから読み出しを開始する。１パケット分の読み出しが完了した時は、そのブロックの書き込み可能フラグを反転し、読み出しポインタをインクリメントする。ＴＳ再生メモリ６７からの読み出しは、モデル受信機７３の動作をシミュレートしながら行い、ＴＳ再生メモリ６７から読み出すべきトランスポートストリームが存在しない場合には、ヌルパケットの挿入を行う。
【００４５】
以上のように、本実施形態によれば、ビタビ復号処理後にＴＳ再生処理が行われるので、ＴＳ再生回路５２は、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができる。この結果、ＴＳ再生メモリ６７として容量の大きなメモリを必要としないので、メモリ量の大幅な削減を図ることができる。また、ビタビ復号回路として、全階層に対応させて１個のビタビ復号回路４８を設けるとしている。したがって、回路規模の縮小化を図ることができる。
【００４６】
【発明の効果】
以上のように、本発明によれば、ビタビ復号処理後にトランスポートストリーム再生処理を行うように構成したことにより、ビタビ復号による誤り訂正に必要な冗長な情報が含まれていないＯＦＤＭ構成のビットストリームからトランスポートストリームを再生することができるので、メモリ量の大幅な削減を図ることができると共に、ビタビ復号回路として、全階層に対応させて１個のビタビ復号回路を設けるとしているので、回路規模の縮小化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態が備える伝送路復号化部の構成を示すブロック回路図である。
【図２】本発明の一実施形態が備えるビタビ復号回路の構成を示すブロック回路図である。
【図３】本発明の一実施形態が備えるＴＳ（トランスポートストリーム）再生回路の構成を示すブロック回路図である。
【図４】本発明の一実施形態が備えるＴＳ（トランスポートストリーム）再生メモリ、書き込みポインタレジスタ、読み出しポインタレジスタ及び階層レジスタの構成を示す図である。
【図５】従来提案されている地上波ディジタル放送用のＯＦＤＭ送信装置の伝送路符号化部の一例を示すブロック回路図である。
【図６】従来提案されている地上波ディジタル放送用のＯＦＤＭ受信装置の伝送路復号化部の一例を示すブロック回路図である。
【符号の説明】
ＴＳＡ、ＴＳＢ、ＴＳＣ…トランスポートストリーム
Claims (6)
- 複数の階層に対応させて１個のビタビ復号回路を設けると共に、該ビタビ復号回路によるビタビ復号処理後にトランスポートストリーム再生処理を行うことができるようにトランスポートストリーム再生回路を設け、
前記ビタビ復号回路は、ビタビ復号処理中の階層のビタビ復号が終了した時は、前記ビタビ復号回路内に残存する階層のデータを退避させる機能を備えていること
を特徴とするＯＦＤＭ受信装置。 - 前記データが退避された階層に対して再度ビタビ復号処理が行われるとき、前記退避されたデータをＡＣＳ回路、パスメモリまたはトレースバック回路に復帰させること
を特徴とする請求項１に記載のＯＦＤＭ受信装置。 - 前記ビタビ復号回路にビタビ復号処理中の階層の最後のパケットが入力した時は、ビタビ復号処理以前の復号動作を一時停止させると共に、前記ビタビ復号回路にダミーデータを入力する機能を備えていること
を特徴とする請求項１又は請求項２に記載のＯＦＤＭ受信装置。 - 複数の階層に対応させて１個のビタビ復号回路を設けると共に、該ビタビ復号回路によるビタビ復号処理後にトランスポートストリーム再生処理を行うことができるようにトランスポートストリーム再生回路を設け、
前記ビタビ復号回路にビタビ復号処理中の階層の最後のパケットが入力した時は、ビタビ復号処理以前の復号動作を一時停止させると共に、前記ビタビ復号回路にダミーデータを入力する機能を備えていること
を特徴とするＯＦＤＭ受信装置。 - デパンクチュア回路から出力されるビットストリームと前記ダミーデータとの何れかを選択する第１選択回路を備えること
を特徴とする請求項３又は請求項４に記載のＯＦＤＭ受信装置。 - 前記トランスポートストリーム再生回路は、
トランスポートパケットとヌルパケットとの何れかを選択する第２選択回路を含むこと
を特徴とする請求項１乃至請求項５の何れか一項に記載のＯＦＤＭ受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250001A JP4765227B2 (ja) | 2001-08-21 | 2001-08-21 | Ｏｆｄｍ受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001250001A JP4765227B2 (ja) | 2001-08-21 | 2001-08-21 | Ｏｆｄｍ受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003060615A JP2003060615A (ja) | 2003-02-28 |
| JP4765227B2 true JP4765227B2 (ja) | 2011-09-07 |
Family
ID=19078906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001250001A Expired - Fee Related JP4765227B2 (ja) | 2001-08-21 | 2001-08-21 | Ｏｆｄｍ受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4765227B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4461095B2 (ja) * | 2003-03-10 | 2010-05-12 | パナソニック株式会社 | Ｏｆｄｍ信号の送信方法、送信装置及び受信装置 |
| EP1667349A4 (en) | 2003-09-30 | 2011-03-02 | Panasonic Corp | RADIO TRANSMISSION DEVICE, RADIO RECEPTIVE DEVICE AND RADIO TRANSMISSION METHOD |
| US7660368B2 (en) | 2005-01-11 | 2010-02-09 | Qualcomm Incorporated | Bit log likelihood ratio evaluation |
| JP2008527927A (ja) * | 2005-01-11 | 2008-07-24 | クゥアルコム・インコーポレイテッド | 階層化された変調システムにおいてデータを復号する方法および装置 |
| JP4509133B2 (ja) * | 2007-04-13 | 2010-07-21 | 三菱電機株式会社 | デジタル放送復調装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846655A (ja) * | 1994-07-29 | 1996-02-16 | Toshiba Corp | 重み付け伝送方式及びその装置 |
| JP3691211B2 (ja) * | 1997-05-30 | 2005-09-07 | 日本放送協会 | デジタル信号送信装置、およびデジタル信号受信装置 |
| JP3344969B2 (ja) * | 1998-05-13 | 2002-11-18 | 松下電器産業株式会社 | 誤り訂正方法および誤り訂正回路 |
| JP2990182B1 (ja) * | 1998-09-30 | 1999-12-13 | 株式会社次世代デジタルテレビジョン放送システム研究所 | 地上デジタル放送伝送システム |
-
2001
- 2001-08-21 JP JP2001250001A patent/JP4765227B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003060615A (ja) | 2003-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2686274C (en) | Digital broadcasting system and method | |
| CN101283593B (zh) | 外编码器及其外编码方法 | |
| CN101662338A (zh) | 发送器和用于发送/接收数字广播流的系统及其方法 | |
| CN101292527B (zh) | 数字广播系统和方法 | |
| JP6753508B2 (ja) | 放送用送信システム、放送用受信システム、放送用送受信システム、放送用送信方法および放送用送信プログラム | |
| US20070091885A1 (en) | Digital broadcasting transmission and reception systems and methods thereof | |
| KR100593580B1 (ko) | 디지털 방송 신호 송신 장치 및 방법 | |
| CN100527803C (zh) | 增加残留边带维特比解码器 | |
| US7069398B2 (en) | Apparatus and method for de-interleaving the interleaved data in a coded orthogonal frequency division multiplexing receiver | |
| JP4765227B2 (ja) | Ｏｆｄｍ受信装置 | |
| EP2391044A2 (en) | A receiver for a wireless telecommunication system with a channel deinterleaver | |
| KR20050099277A (ko) | Ｄｍｂ 수신기에서의 시간 역인터리빙을 위한 메모리 제어방법 | |
| JPH08265290A (ja) | 直交周波数分割多重信号の受信方法および受信装置 | |
| EP1083660A1 (en) | Data transmission system, data receiver, and data transmitting method | |
| JP5063476B2 (ja) | Ｍｉｍｏ受信装置 | |
| JP3995390B2 (ja) | デジタル放送受信装置 | |
| JP3979789B2 (ja) | デジタル信号受信装置 | |
| JP3865743B2 (ja) | デジタル放送受信装置、およびデジタル放送受信方法 | |
| JP3976052B2 (ja) | 復号装置、復調復号装置、受信装置および復号方法 | |
| JP3691211B2 (ja) | デジタル信号送信装置、およびデジタル信号受信装置 | |
| JPWO2020137744A1 (ja) | 放送用送信システム、放送用受信システム、放送用送受信システム、放送用送信方法および放送用送信プログラム | |
| JP4509133B2 (ja) | デジタル放送復調装置 | |
| JPWO2020137740A1 (ja) | 放送用送信システム、放送用受信システム、放送用送受信システム、放送用送信方法および放送用送信プログラム | |
| JP4073863B2 (ja) | 復号回路及びデジタル放送受信装置 | |
| JP2002077095A (ja) | Ｏｆｄｍ復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |