JP4762045B2 - 半導体集積回路の検証装置及び検証方法 - Google Patents
半導体集積回路の検証装置及び検証方法 Download PDFInfo
- Publication number
- JP4762045B2 JP4762045B2 JP2006127540A JP2006127540A JP4762045B2 JP 4762045 B2 JP4762045 B2 JP 4762045B2 JP 2006127540 A JP2006127540 A JP 2006127540A JP 2006127540 A JP2006127540 A JP 2006127540A JP 4762045 B2 JP4762045 B2 JP 4762045B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- channel transistor
- floating error
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、半導体集積回路の接続検証を行う際の検証装置及び検証方法に関する。
半導体集積回路の設計段階では、全ての端子が固定電位、すなわち電源電位ＶＤＤ、接地電位ＶＳＳ、または内部で複数発生する内部電位に確実に接続されているかの検証（以下「フローティングチェック」と言う。）が行なわれる。
フローティングチェックにおいては、通常、ＣＡＤツールによって作成された論理回路図から論理回路の接続状態を示したネットリストを抽出した後、ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ Ｄｅｓｉｇｎ Ａｕｔｏｍａｔｉｏｎ）ツールを用いて回路シミュレーションが実行される。その際、トランジスタは完全にオンの状態にしておき、電流がこのトランジスタを介して固定電位に導通するか否かが判定されている。フローティングエラー端子を検出する基準はＥＤＡツールによって異なるものの、ほとんどの回路シミュレーターでは、固定電位に導通するパスが存在するか否かで、フローティングエラー端子の有無を判定している。
特開平５−７４９４８号公報
特開２０００−２９３５５５号公報
本発明は、半導体集積回路のフローティングエラー端子を解析する際に検出されるエラーデータの中から、真性なフローティングエラー端子のみを自動的に検出する半導体集積回路の検証装置及び検証方法に提供することを目的とする。
本発明の一実施形態に係る半導体集積回路検証装置によると、回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。
また、本発明の一実施形態に係る半導体集積回路検証装置によると、回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。
また、本発明の一実施形態に係る半導体集積回路検証装置によると、回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。
本発明の一実施形態に係る半導体集積回路検証装置によると、半導体集積回路のフローティングエラー端子を解析する際に検出されるエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。フローティングチェックにより検出されたフローティングエラーは、プログラムの修正という簡易な手段で解決することができる。これにより、フローティングエラー端子に対する修正作業が効率化することとなり、したがって製品開発期間の短縮化および製品開発コストの低減を実現でき、半導体集積回路の製品化を円滑に進めることができるという効果が得られる。
（本件発明に至る経緯）
ここで、一般的なフローティングチェックのフローチャートを図１に示す。
ここで、一般的なフローティングチェックのフローチャートを図１に示す。
まず、回路全体のネットリストを抽出する（ステップＳ１０１）。次に、回路シミュレーションを実行する（ステップＳ１０２）。回路シミュレーションにおいては、ある端子における、一定時間内の有限インピーダンスの有無を判断する。そして、全ての端子において、一定時間内の有限インピーダンスの有無を判断し（ステップＳ１０３）、全ての端子において、一定時間内に有限インピーダンスが存在する場合は、フローティングエラー端子無しとしてレポートし（ステップＳ１０４）、特定の端子において一定時間内に有限インピーダンスが存在しない場合は、その特定の端子をフローティングエラー端子としてレポートする（ステップＳ１０６）。
このような一般的なフローティングチェックにおいては、フローティングエラー端子であると判定されたものの中に、真性フローティングエラー端子のほかに、固定電位に接続されているにもかかわらず接続されていないとレポートされた端子、すなわち擬似的フローティングエラー端子が含まれることがある。
図２は、端子Ｎ１が真性フローティングエラー端子である場合の回路図例である。図２に示す回路図例においては、端子Ｎ１はトランジスタＴｒ１、Ｔｒ２を介して、固定電位ＶＳＳ又はＶＤＤに接続される。しかし、論理回路図作成段階での設計ミス等により、待機状態においてトランジスタＴｒ１、Ｔｒ２が共に非導通状態となるように回路が構成されている場合は、端子Ｎ１はフローティングエラー端子となる。従って、端子Ｎ１を入力とするゲート回路Ｇ１がある場合、ゲートレベルが不定となるため、ここで貫通電流が生じる可能性が高くなる。
これをＮＡＮＤゲート回路Ｇ１の回路図例を示した図３（Ｂ）を用いて説明すると、例えば、ＮＡＮＤゲート回路Ｇ１の一方の入力Ｎ２にＨｉが入力されている場合、Ｐチャネル型トランジスタ３０１がオフ、Ｎチャネル型トランジスタ３０３がオンする。この場合、他方の入力Ｎ１に入力される電位が不定であると、Ｐチャネル型トランジスタ３０２及びＮチャネル型トランジスタ３０４がＶＤＤとＧＮＤの中間電位となり、Ｎチャネル型トランジスタ３０３、Ｎチャネル型トランジスタ３０４、Ｐチャネル型トランジスタ３０２が弱くオンした状態となる。このため、直列をなすＰチャネル型トランジスタ３０２、Ｎチャネル型トランジスタ３０３及びＮチャネル型トランジスタ３０４の間でＶＤＤからＧＮＤへ貫通電流が生じる可能性がある。
これに対し、図４は、端子Ｎ１が擬似的フローティングエラー端子である場合の回路図例である。トランジスタＴｒ２の入力が内部電位ＶＸとなっている点で図２と図４とは異なっている。図４に示す回路例においては、トランジスタＴｒ２を介して固定電位ＶＳＳに接続されており、端子Ｎ１はフローティングエラー端子とはならない。しかしながら、トランジスタＴｒ２に入力される内部電位ＶＸがＣＭＯＳ動作レベル、すなわち固定電位ＶＤＤ又はＶＳＳでない場合には、ＥＤＡツールによって端子Ｎ１はフローティングエラー端子であると判定されることがある。
近時プロセスの微細化が進む半導体集積回路においては、回路シミュレーションの結果、検出・レポートされるフローティングエラー端子は、時に１万個を超える数になることも稀ではない。しかしながら、回路シミュレーションによってレポートされるフローティングエラー端子が真性フローティングエラー端子であるか擬似的フローティングエラー端子であるかの判定は、逐一回路図を参照しながら目視確認をするという人的作業に頼らざるを得ない。そのため、作業に多大な時間と労力を費やしたにもかかわらず、人為的なミスにより真性フローティングエラーが見逃されることがある。これに加えて、検証者において内部電位の生成回路に対する理解が不十分な場合には、確認を誤り真性フローティングエラー端子が見逃される可能性はさらに高まることとなる。
上記確認作業において、見逃された真性フローティングエラー端子は、製品の試作後等において、スタンバイ電流の増加や信頼性の劣化等の不具合として現れる。真性フローティングエラー端子が発見された段階によっては、多額の損失が生ずることもある。
このように、半導体集積回路のフローティングチェックにおいて検出するエラーデータの中から、真にフローティングエラーとなっている端子を見つけ出して修正するのに多大な時間と労力を要しており、このことが、製品開発期間の長期化及び製品開発コストの増大を招き、半導体集積回路の製品化を円滑に進める上での阻害要因となっている。
このように、一般的なフローティングチェックにおいては、有限インピーダンスの有無によってのみフローティングエラーの検出を行っていたので、真性な接続エラーであるか擬似的な接続エラーであるかの確認は、逐一回路図を参照しながら目視確認をするという人的作業に頼らざるを得なかった。そこで、本発明においては、後述するように、擬似的なフローティングエラーの検出を排除し、真性なフローティングエラーのみを自動的に検出することを可能にした。
以下、本発明の一実施形態に係る半導体集積回路の検証装置及び検証方法について、図面を参照しながら詳細に説明する。なお、以下の実施形態においては、本発明の半導体集積回路の検証装置及び検証方法の例を示しており、本発明の半導体集積回路の検証装置及び検証方法は、それら実施形態に限定されるわけではない。
（実施形態１）
図５Ａは、本発明の一実施形態に係る半導体集積回路検証装置の構成例を示すブロック図である。本発明の一実施形態に係る半導体集積回路検証装置は、図５Ａに示すとおり、半導体集積回路の回路図の情報５００から固定電位に接続された回路のネットリストを抽出する回路ネットリスト抽出部５０１、抽出した前記ネットリストに基づいて前記回路の回路シミュレーションを実行する回路シミュレーション実行部５０２、前記ネットリストに基づいて前記全ての回路の有限インピーダンスの有無を判定する有限インピーダンス判定部５０３、有限インピーダンスの有無を測定し、フローティングエラー端子の有無を判定するフローティングエラー端子判定部５０４、フローティングエラー判定部５０４により接続エラーと判定された端子が、真性フローティングエラーであるか否かを判定する真性フローティングエラー端子判定部５０５、そして、フローティングエラー端子判定部５０４の判定結果及び真性フローティングエラー端子判定部５０５の判定結果を出力する出力部５０６とを備える。
図５Ａは、本発明の一実施形態に係る半導体集積回路検証装置の構成例を示すブロック図である。本発明の一実施形態に係る半導体集積回路検証装置は、図５Ａに示すとおり、半導体集積回路の回路図の情報５００から固定電位に接続された回路のネットリストを抽出する回路ネットリスト抽出部５０１、抽出した前記ネットリストに基づいて前記回路の回路シミュレーションを実行する回路シミュレーション実行部５０２、前記ネットリストに基づいて前記全ての回路の有限インピーダンスの有無を判定する有限インピーダンス判定部５０３、有限インピーダンスの有無を測定し、フローティングエラー端子の有無を判定するフローティングエラー端子判定部５０４、フローティングエラー判定部５０４により接続エラーと判定された端子が、真性フローティングエラーであるか否かを判定する真性フローティングエラー端子判定部５０５、そして、フローティングエラー端子判定部５０４の判定結果及び真性フローティングエラー端子判定部５０５の判定結果を出力する出力部５０６とを備える。
本発明の一実施形態に係る半導体集積回路検証装置において、回路ネットリスト抽出部５０１、回路シミュレーション実行部５０２、有限インピーダンス判定部５０３、フローティングエラー端子判定部５０４、真性フローティングエラー端子判定部５０５及び出力部５０６におけるデータの流れを図５Ａに示している。なお、本発明の一実施形態に係る半導体集積回路検証装置におけるデータの流れは、図５Ａに示すものに限定されるわけではなく、図５Ｂ及び図５Ｃに示すように、回路ネットリスト抽出部５０１、回路シミュレーション部５０２、有限インピーダンス判定部５０３、フローティングエラー端子判定部５０４、真性フローティングエラー端子判定部５０５及び出力部５０６において互いにデータのやり取りを行うようにしてもよい。
次に、本発明の一実施形態に係る半導体集積回路検証装置の動作フローについて、図面を参照して詳細に説明する。図６は、フローティングチェックを行いフローティングエラー端子が有るとされた場合の回路図例、図７及び図８は、本発明の一実施形態に係る半導体集積回路検証装置の検証方法の処理の一例を示すフローチャートである。
図７に示すように、まず、回路ネット抽出部５０１が、半導体集積回路の回路図の情報から固定電位に接続された回路のネットリストを抽出する（ステップＳ７０１）。
次に、抽出した前記ネットリストに基づいて、回路シミュレーション実行部５０２が、ＥＤＡツールを用いて全ての回路の全ての端子について回路シミュレーションを実行する（ステップＳ７０２）。
回路シミュレーションにおいては、有限インピーダンス判定部５０３が、前記ネットリストに基づいて全ての回路の全ての端子において一定時間内の有限インピーダンスの有無を判定する（ステップＳ７０３）。
そして、全ての端子において、一定時間内の有限インピーダンスの有無を判断し（ステップＳ７０３）、全ての端子において、一定時間内に有限インピーダンスが存在する場合は、フローティングエラー端子判定部５０４が、前記回路にフローティングエラー端子が無いと判定し、この判定結果を出力部５０６に与える。この出力部５０６は、表示装置又はプリンタで構成され、フローティングエラー判定部５０４からの判定結果を表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ７０４）。
一方、有限インピーダンス判定部５０３により特定の端子において有限インピーダンスが存在しないと判定されれば、フローティングエラー端子判定部５０４は、前記回路にフローティングエラー端子が有ると判定し、この判定結果を出力部５０６に与える（ステップＳ７０５）。
次に、有限インピーダンス判定部５０３が、全ての回路の全ての端子において、一定時間内の有限インピーダンスの有無が判定されたか否かを判断し、全ての回路の全ての端子について、有限インピーダンスの有無が判定されたと判断した場合には、後記ステップＳ７０７の検証処理が実行される（ステップＳ７０６）。
一方、有限インピーダンス判定部５０３が、全ての回路の全ての端子について、有限インピーダンスの有無が判定されていないと判断した場合には、有限インピーダンス判定部５０３が、有限インピーダンスの有無が判定されていないと判断した端子について、ステップＳ７０３乃至ステップＳ７０５の検証処理が実行される（ステップＳ７０６）。
次に、フローティングエラー端子判定部５０４が特定の回路にフローティングエラー端子が存在すると判定した場合（ステップＳ７０５）には、後記ステップＳ８０１以降の検証処理が実行される（ステップＳ７０７）。
一方、フローティングエラー端子判定部５０４が、全ての回路の全ての端子についてフローティングエラー端子が存在しないと判定した場合（ステップＳ７０７）には、本発明の一実施形態に係る半導体集積回路検証装置の検証方法は終了する（ステップＳ７０８）。
次に、特定の回路にフローティングエラー端子が存在すると判定された場合（ステップＳ７０７）、真性フローティングエラー判定部５０５が、フローティングエラーとされた端子Ｎ２に、図９に示すとおりソース又はドレインを端子Ｎ２に接続したＰチャネル型トランジスタ９０１を付加し（ステップＳ８０１）、端子Ｎ２における予め定めた時間内の端子Ｎ２の電位の変化を計算する（ステップＳ８０２）。なお、Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ１が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さい。Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅の１００分の１以上、１０分の１以下であるようにしてもよい。
ここで、ステップＳ８０２において、Ｐチャネル型トランジスタ９０１のゲートに図１０に示すような電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加し、Ｐチャネル型トランジスタ９０１を駆動させる。なお、ここで、Ｐチャネル型トランジスタ９０１に電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加するのは、Ｐチャネル型トランジスタ９０１にスパイク電流が流れるのを防止するためである。なお、本実施形態１においては、Ｐチャネル型トランジスタ９０１のゲートに図１０に示すような電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加し、Ｐチャネル型トランジスタ９０１を駆動させているが、本発明の一実施形態に係る半導体集積回路検証装置においては、このような電位の印加の仕方に限定されるわけではなく、任意の電位の印加をもってＰチャネル型トランジスタ９０１を駆動させればよい。
ステップＳ８０２において、端子Ｎ２が真性フローティングエラー端子である場合、Ｐチャネル型トランジスタ９０１が付加された図９の端子Ｎ２の電位の変化を計算すると図１１の特性曲線１１０１で示すとおりとなる。すなわち、端子Ｎ２の電位は初め不定の状態にあるが、Ｐチャネル型トランジスタ９０１のゲート電位を順次オンの状態とし、一定時間経過すると、端子Ｎ２の電位は、特性曲線１１０１で示すようにＧＮＤからＶＤＤまで上昇する。端子Ｎ２においてこのような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ８０４）。
一方、ステップＳ８０２において、端子Ｎ２がフローティングエラー端子でない場合には、必ず固定電位へのパスが存在する。Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さいので、Ｐチャネル型トランジスタ９０１の駆動能力が不足するため、Ｐチャネル型トランジスタ９０１に電流が殆ど流れず、図１１の特性曲線１１０２で示すとおり、端子Ｎ２の電位は一定値以上変化しない。このような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２を真性フローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ８０３）。
次に、真性フローティングエラー端子判定部５０５が、ステップＳ７０５においてフローティングエラーと判定された全ての端子について、Ｐチャネル型トランジスタ９０１が接続され、端子の電位の変化が計算されたか否かを判断する（ステップＳ８０５）。真性フローティングエラー端子判定部５０５が、全てのフローティングエラー端子について、Ｐチャネル型トランジスタ９０１が接続され、端子の電位の変化が計算されたと判断した場合には、後記ステップＳ８０６以降の検証方法が実行される。
一方、真性フローティングエラー端子判定部５０５が、ステップＳ７０５においてフローティングエラーと判定された全ての端子について、Ｐチャネル型トランジスタ９０１が接続され、端子の電位の変化が計算されていないと判断した場合には、真性フローティングエラー端子判定部５０５が、電位の変化が判定されていない全てのフローティングエラー端子について、ステップＳ８０１乃至ステップＳ８０４の検証方法を実行する（ステップＳ８０５）。
次に、ステップＳ８０２においてＰチャネル型トランジスタ９０１が付加された端子Ｎ２に、真性フローティングエラー判定部５０５が、図１２のとおりソース又はドレインを端子Ｎ２に接続したＮチャネル型トランジスタ１２０１を付加し（ステップＳ８０６）、端子Ｎ２における予め定めた時間内の端子Ｎ２の電位の変化を計算する（ステップＳ８０７）。なお、Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さい。Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅の１００分の１以上、１０分の１以下であるようにしてもよい。
ここで、ステップＳ８０７において、Ｎチャネル型トランジスタ１２０１のゲートに図１３に示すような電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加し、Ｎチャネル型トランジスタ１２０１を駆動させる。なお、ここで、Ｎチャネル型トランジスタ１２０１に電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加するのは、Ｎチャネル型トランジスタ１２０１にスパイク電流が流れるのを防止するためである。なお、本実施形態１においては、Ｎチャネル型トランジスタ１２０１のゲートに図１３に示すような電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加し、Ｎチャネル型トランジスタ１２０１を駆動させているが、本発明の一実施形態に係る半導体集積回路検証装置においては、このような電位の印加の仕方に限定されるわけではなく、任意の電位の印加をもってＮチャネル型トランジスタ１２０１を駆動させればよい。
ステップＳ８０７において、端子Ｎ２が真性フローティングエラー端子である場合、Ｎチャネル型トランジスタ１２０１が付加された図１２の端子Ｎ２の電位の変化を計算すると図１４の特性曲線１４０１で示すとおりとなる。すなわち、端子Ｎ２の電位は初め不定の状態にあるが、Ｎチャネル型トランジスタ１２０１のゲート電位を順次オンの状態とし、一定時間経過すると、端子Ｎ２の電位は、特性曲線１４０１で示すようにＧＮＤからＶＳＳまで下降する。端子Ｎ２においてこのような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ８０９）。
一方、ステップＳ８０７において、端子Ｎ２がフローティングエラー端子でない場合には、必ず固定電位へのパスが存在する。Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さいので、Ｎチャネル型トランジスタ１２０１の駆動能力が不足するため、Ｎチャネル型トランジスタ１２０１に電流が殆ど流れず、図１４の特性曲線１４０２で示すとおり、端子Ｎ２の電位は一定値以上変化しない。このような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２を真性フローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ８０８）。
次に、真性フローティングエラー端子判定部５０５が、ステップＳ７０５においてフローティングエラーと判定された全ての端子について、Ｎチャネル型トランジスタ１２０１が接続され、端子の電位の変化が計算されたか否かを判断する（ステップＳ８１０）。真性フローティングエラー端子判定部５０５が、全てのフローティングエラー端子について、Ｎチャネル型トランジスタ１２０１が接続され、端子の電位の変化が計算されたと判断した場合には、本発明の一実施形態に係る半導体集積回路検証装置の検証方法は終了する（ステップＳ８１１）。
一方、真性フローティングエラー端子判定部５０５が、ステップＳ７０５においてフローティングエラーと判定された全ての端子について、Ｎチャネル型トランジスタ１２０１が接続され、端子の電位の変化が計算されていないと判断した場合には、真性フローティングエラー端子判定部５０５が、電位の変化が判定されていない全てのフローティングエラー端子について、ステップＳ８０６乃至ステップＳ８０９の検証方法を実行する（ステップＳ８１０）。
以上に説明したとおり、本発明の一実施形態に係る半導体集積回路検証装置によれば、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
なお、上述の説明では、ステップＳ８０１においてはＰチャネル型トランジスタがフローティングエラー端子に付加され、ステップＳ８０６においてはＮチャネル型トランジスタがフローティングエラー端子に付加されるとしたが、ステップＳ８０１においてＮチャネル型トランジスタがフローティングエラー端子に付加され、ステップＳ８０６においてＰチャネル型トランジスタがフローティングエラー端子に付加されるとしても、動作は同様である。
そのため、前記半導体集積回路検証装置の構成を、予めＰチャネル型トランジスタとＮチャネル型トランジスタ双方につき別々のネットリストを作成した上で、同時にフローティングチェックを行うとすることも可能である。
（実施形態２）
上述の実施形態１においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタが接続された端子Ｎ２における電位の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するようにしているが、本実施形態２においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタと端子Ｎ２との間の電流の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断する。
上述の実施形態１においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタが接続された端子Ｎ２における電位の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するようにしているが、本実施形態２においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタと端子Ｎ２との間の電流の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断する。
本発明の一実施形態に係る半導体集積回路検証装置の構成例を示すブロック図である図５Ａ、図５Ｂ及び図５Ｃについての説明は、実施形態１と同様である。
また、図１５及び図１６は、本発明の一実施形態に係る半導体集積回路検証装置の検証方法の処理の一例を示すフローチャートである。
また、本実施形態２においても、図６、図９及び図１２を用いて説明を行う。
本実施形態２と実施形態１とは、本実施形態２に係るステップＳ１６０２乃至ステップＳ１６０４の動作と実施形態１のステップＳ８０２乃至ステップＳ８０４の動作、及び本実施形態２に係るステップＳ１６０７乃至ステップＳ１６０９の動作と実施形態１のステップＳ８０７乃至ステップＳ８０９の動作とが相違するのみで、その余の動作が同様である。そのため、以下では、ステップＳ１６０２乃至ステップＳ１６０４の動作及びステップＳ１６０７乃至ステップＳ１６０９の動作を説明する。
まず、ステップＳ１６０２乃至ステップＳ１６０４の動作を説明する。
ステップＳ１６０２において、端子Ｎ２がフローティングエラー端子である場合、端子Ｎ２とＰチャネル型トランジスタ９０１との間に流れる電流の変化を測定すると、図１７の特性曲線１７０１で示すとおり、端子Ｎ２とＰチャネル型トランジスタ９０１との間に流れる電流は一旦最大電流ＩＤＤまで上昇した後下降する。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える。（ステップＳ１６０４）。
一方、ステップＳ１６０２において、端子Ｎ２がフローティングエラー端子でない場合、端子Ｎ２の電流の変化を測定すると、図１７の特性曲線１７０２で示すとおり、端子Ｎ２の電流は一定値以上変化しない。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２をフローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ１６０３）。
次に、ステップＳ１６０７乃至ステップＳ１６０９の動作を説明する。
ステップＳ１６０７において、端子Ｎ２がフローティングエラー端子である場合、端子Ｎ２とＮチャネル型トランジスタ１２０１との間に流れる電流の変化を測定すると、図１８の特性曲線１８０１で示すとおり、端子Ｎ２とＮチャネル型トランジスタ１２０１との間に流れる電流は一旦最大電流ＩＳＳまで上昇した後下降する。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２をフローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ１６０９）。
一方、ステップＳ１６０７において、端子Ｎ２がフローティングエラー端子でない場合、端子Ｎ２の電流の変化を測定すると、図１８の特性曲線１８０２で示すとおり、端子Ｎ２の電流は一定値以上変化しない。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２をフローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ１６０８）。
このようにして、本発明の一実施形態に係る半導体集積回路検証装置によれば、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
（実施形態３）
本実施形態３に係る半導体集積回路検証装置は、フローティングエラー端子に、Ｐチャネル型トランジスタを付加してＰチャネル型トランジスタが接続された場合の端子Ｎ２における電位の変化を計算した後、Ｎチャネル型トランジスタを付加してＮチャネル型トランジスタが接続された場合の端子Ｎ２における電位の変化を計算し、その計算結果に基づいて、フローティングエラーとされた端子が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するという処理を、全てのフローティングエラー端子ごとに行う例である。
本実施形態３に係る半導体集積回路検証装置は、フローティングエラー端子に、Ｐチャネル型トランジスタを付加してＰチャネル型トランジスタが接続された場合の端子Ｎ２における電位の変化を計算した後、Ｎチャネル型トランジスタを付加してＮチャネル型トランジスタが接続された場合の端子Ｎ２における電位の変化を計算し、その計算結果に基づいて、フローティングエラーとされた端子が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するという処理を、全てのフローティングエラー端子ごとに行う例である。
本発明の一実施形態に係る半導体集積回路検証装置の構成例を示すブロック図である図５Ａ、図５Ｂ及び図５Ｃについての説明は、本実施形態３と実施形態１及び実施形態２とで同様である。
図１９及び図２０は、本発明の一実施形態に係る半導体集積回路検証装置の検証方法の処理の一例を示すフローチャートである。
本実施形態３においても、図６、図９乃至図１４を用いて説明を行う。
本実施形態３と実施形態１及び実施形態２とは、本実施形態３にかかるステップＳ１９００乃至ステップＳ１９０８の動作と、実施形態１のステップＳ７００乃至ステップＳ７０８の動作及び実施形態２のステップＳ１５００乃至ステップＳ１５０８の動作とが同様である。そのため、以下では、ステップＳ２００１以降の動作について説明する。
ステップＳ１９０７において、特定の回路にフローティングエラー端子が存在すると判定された場合、真性フローティングエラー判定部５０５が、フローティングエラーとされた端子Ｎ２に、図９に示すとおりソース又はドレインを端子Ｎ２に接続したＰチャネル型トランジスタ９０１を付加し（ステップＳ２００１）、端子Ｎ２における予め定めた時間内の端子Ｎ２の電位の変化を計算する（ステップＳ２００２）。なお、Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ１が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さい。Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅の１００分の１以上、１０分の１以下であるようにしてもよい。
ここで、ステップＳ２００２において、Ｐチャネル型トランジスタ９０１のゲートに図１０に示すような電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加し、Ｐチャネル型トランジスタ９０１を駆動させる。なお、ここで、Ｐチャネル型トランジスタ９０１に電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加するのは、Ｐチャネル型トランジスタ９０１にスパイク電流が流れるのを防止するためである。なお、本実施形態３においては、Ｐチャネル型トランジスタ９０１のゲートに図１０に示すような電位ＩＮ（例えば、ＶＤＤ→ＶＳＳ）を印加し、Ｐチャネル型トランジスタ９０１を駆動させているが、本発明の一実施形態に係る半導体集積回路検証装置においては、このような電位の印加の仕方に限定されるわけではなく、任意の電位の印加をもってＰチャネル型トランジスタ９０１を駆動させればよい。
ステップＳ２００２において、端子Ｎ２が真性フローティングエラー端子である場合、Ｐチャネル型トランジスタ９０１が付加された図９の端子Ｎ２の電位の変化を計算すると図１１の特性曲線１１０１で示すとおりとなる。すなわち、端子Ｎ２の電位は初め不定の状態にあるが、Ｐチャネル型トランジスタ９０１のゲート電位を順次オンの状態とし、一定時間経過すると、端子Ｎ２の電位は、特性曲線１１０１で示すようにＧＮＤからＶＤＤまで上昇する。端子Ｎ２においてこのような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ２００４）。
一方、ステップＳ２００２において、端子Ｎ２がフローティングエラー端子でない場合には、必ず固定電位へのパスが存在する。Ｐチャネル型トランジスタ９０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さいので、Ｐチャネル型トランジスタ９０１の駆動能力が不足するため、Ｐチャネル型トランジスタ９０１に電流が殆ど流れず、図１１の特性曲線１１０２で示すとおり、端子Ｎ２の電位は一定値以上変化しない。このような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２を真性フローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ２００３）。
次に、ステップＳ２００１において、Ｐチャネル型トランジスタ９０１が付加された端子Ｎ２に、真性フローティングエラー判定部５０５が、図１２のとおりソース又はドレインを端子Ｎ２に接続したＮチャネル型トランジスタ１２０１を付加し（ステップＳ２００５）、端子Ｎ２における予め定めた時間内の端子Ｎ２の電位の変化を計算する（ステップＳ２００６）。なお、Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さい。Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅の１００分の１以上、１０分の１以下であるようにしてもよい。
ここで、ステップＳ２００６において、Ｎチャネル型トランジスタ１２０１のゲートに図１３に示すような電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加し、Ｎチャネル型トランジスタ１２０１を駆動させる。なお、ここで、Ｎチャネル型トランジスタ１２０１に電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加するのは、Ｎチャネル型トランジスタ１２０１にスパイク電流が流れるのを防止するためである。なお、本実施形態３においては、Ｎチャネル型トランジスタ１２０１のゲートに図１３に示すような電位ＩＮ（例えば、ＧＮＤ→ＶＤＤ）を印加し、Ｎチャネル型トランジスタ１２０１を駆動させているが、本発明の一実施形態に係る半導体集積回路検証装置においては、このような電位の印加の仕方に限定されるわけではなく、任意の電位の印加をもってＮチャネル型トランジスタ１２０１を駆動させればよい。
ステップＳ２００６において、端子Ｎ２が真性フローティングエラー端子である場合、Ｎチャネル型トランジスタ１２０１が付加された図１２の端子Ｎ２の電位の変化を計算すると図１４の特性曲線１４０１で示すとおりとなる。すなわち、端子Ｎ２の電位は初め不定の状態にあるが、Ｎチャネル型トランジスタ１２０１のゲート電位を順次オンの状態とし、一定時間経過すると、端子Ｎ２の電位は、特性曲線１４０１で示すようにＧＮＤからＶＳＳまで下降する。端子Ｎ２においてこのような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ２００８）。
一方、ステップＳ２００６において、端子Ｎ２がフローティングエラー端子でない場合には、必ず固定電位へのパスが存在する。Ｎチャネル型トランジスタ１２０１のチャネル幅は、端子Ｎ２が接続される回路に用いるトランジスタＴｒ３及びＴｒ４のチャネル幅よりも小さいので、Ｎチャネル型トランジスタ１２０１の駆動能力が不足するため、Ｎチャネル型トランジスタ１２０１に電流が殆ど流れず、図１４の特性曲線１４０２で示すとおり、端子Ｎ２の電位は一定値以上変化しない。このような電位の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２を真性フローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ２００７）。
次に、真性フローティングエラー端子判定部５０５が、ステップＳ１９０７においてフローティングエラーと判定された全ての端子について、Ｐチャネル型トランジスタ９０１及びＮチャネル型トランジスタ１２０１が付加され、端子の電位の変化が計算されたか否かを判断する（ステップＳ２００９）。真性フローティングエラー端子判定部５０５により、全ての端子について、Ｐチャネル型トランジスタ９０１及びＮチャネル型トランジスタ１２０１が付加され、端子の電位の変化が計算されたと判断された場合には、本発明の一実施形態に係る半導体集積回路検証装置の検証方法は終了する（ステップＳ２０１０）。
一方、真性フローティングエラー端子判定部５０５により、ステップＳ１９０７においてフローティングエラーと判定された全ての端子について、Ｐチャネル型トランジスタ９０１及びＮチャネル型トランジスタ１２０１が付加され、その端子の電位の変化が計算されていないと判断された場合には、真性フローティングエラー端子判定部５０５により、フローティングエラーと判定された別の端子について、前記ステップＳ２００１乃至ステップＳ２００８の検証方法を行う（ステップＳ２００９）。
このようにして、本発明の一実施形態に係る半導体集積回路の検証装置によれば、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
（実施形態４）
上述の実施形態３においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタが接続された端子Ｎ２における電位の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するようにしているが、本実施形態４においては、Ｐチャネル型トランジスタ及びＮチャネル型トランジスタと端子Ｎ２との間の電流の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断する。
上述の実施形態３においては、付加したＰチャネル型トランジスタ及びＮチャネル型トランジスタが接続された端子Ｎ２における電位の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断するようにしているが、本実施形態４においては、Ｐチャネル型トランジスタ及びＮチャネル型トランジスタと端子Ｎ２との間の電流の変化を計算し、端子Ｎ２が真性フローティングエラーであるか、擬似的フローティングエラーであるかを判断する。
本発明の一実施形態に係る半導体集積回路検証装置の構成例を示すブロック図である図５Ａ、図５Ｂ及び図５Ｃについての説明は、実施形態１乃至実施形態３と同様である。
また、図２１及び図２２は、本発明の一実施形態に係る半導体集積回路の検証方法の処理の一例を示すフローチャートである。
また、本実施形態４においても、図６、図９、図１２、図１７及び図１８を用いて説明を行う。
本実施形態４と実施形態３とは、本実施形態４に係るステップＳ２２０２乃至ステップＳ２２０４の動作と実施形態３のステップＳ２００２乃至ステップＳ２００４の動作及び本実施形態４に係るステップＳ２２０６乃至ステップＳ２２０９の動作と実施形態３のステップＳ２００６乃至ステップＳ２００９の動作とが相違するのみで、その余の動作が同様である。そのため、以下では、ステップＳ２２０２乃至ステップＳ２２０４の動作及びステップＳ２２０６乃至ステップＳ２２０９の動作を説明する。
まず、ステップＳ２２０２乃至ステップＳ２２０４の動作を説明する。
ステップＳ２２０２において、端子Ｎ２がフローティングエラー端子である場合、端子Ｎ２とＰチャネル型トランジスタ９０１との間に流れる電流の変化を測定すると、図１７の特性曲線１７０１で示すとおり、端子Ｎ２とＰチャネル型トランジスタ９０１との間に流れる電流は一旦最大電流ＩＤＤまで上昇した後下降する。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２を真性フローティングエラー端子であると判定し、この判定結果を出力部５０６に与える。（ステップＳ２２０４）。
一方、ステップＳ２２０２において、端子Ｎ２がフローティングエラー端子でない場合、端子Ｎ２の電流の変化を測定すると、図１７の特性曲線１７０２で示すとおり、端子Ｎ２の電流は一定値以上変化しない。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２をフローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ２２０３）。
次に、ステップＳ２２０６乃至ステップＳ２２０９の動作を説明する。
ステップＳ２２０６において、端子Ｎ２がフローティングエラー端子である場合、端子Ｎ２とＮチャネル型トランジスタ１２０１との間に流れる電流の変化を測定すると、図１８の特性曲線１８０１で示すとおり、端子Ｎ２とＮチャネル型トランジスタ１２０１との間に流れる電流は一旦最大電流ＩＳＳまで上昇した後下降する。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は、端子Ｎ２をフローティングエラー端子であると判定し、この判定結果を出力部５０６に与える（ステップＳ２２０８）。
一方、ステップＳ２２０６において、端子Ｎ２がフローティングエラー端子でない場合、端子Ｎ２の電流の変化を測定すると、図１８の特性曲線１８０２で示すとおり、端子Ｎ２の電流は一定値以上変化しない。このような電流の変化が計算された場合に、真性フローティングエラー端子判定部５０５は端子Ｎ２をフローティングエラー端子でないと判定し、この判定結果を出力部５０６に与える（ステップＳ２２０７）。
このようにして、本発明の一実施形態に係る半導体集積回路検証装置によれば、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
なお、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー判定部によって全ての回路のうちフローティングエラー端子があると判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー判定部によって全ての回路のうちフローティングエラー端子があると判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー端子判定部によって、フローティングエラー端子があると判定された回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー端子判定部によって、フローティングエラー端子があると判定された回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー判定部によって全ての回路のうちフローティングエラー端子があると判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電流の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
回路の有限インピーダンの有無を判定する有限インピーダンス判定部と、
有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
フローティングエラー判定部によって全ての回路のうちフローティングエラー端子があると判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電流の変化を計算する真性フローティングエラー端子判定部と、
フローティングエラー端子判定部の判定結果と真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、回路のネットリストを抽出し、抽出したネットリストに基づいて回路の有限インピーダンスの有無を判定し、
回路において、有限インピーダンスが無いと判定された場合、回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
回路において、有限インピーダンスが無いと判定された場合、回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出し、
抽出したネットリストに基づいて全ての回路の有限インピーダンスの有無を判定した後、
全ての回路のうち有限インピーダンスが無いと判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて全ての回路の有限インピーダンスの有無を判定した後、
全ての回路のうち有限インピーダンスが無いと判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、端子の電位の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、端子の電位の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、端子の電位が一定値以上変化する場合は、端子に接続された配線がフローティングであると判定することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出し、
抽出したネットリストに基づいて回路の有限インピーダンスの有無を判定し、
回路において、有限インピーダンスが無いと判定された場合、回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて回路の有限インピーダンスの有無を判定し、
回路において、有限インピーダンスが無いと判定された場合、回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位に接続された回路のネットリストを抽出し、
抽出したネットリストに基づいて全ての回路の有限インピーダンスの有無を判定した後、
全ての回路のうち有限インピーダンスが無いと判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
抽出したネットリストに基づいて全ての回路の有限インピーダンスの有無を判定した後、
全ての回路のうち有限インピーダンスが無いと判定された第１の回路において、第１の回路の端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算し、且つ、端子にＰチャネル型トランジスタ及びＮチャネル型トランジスタの他方を付加し、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流の変化を計算することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、Ｐチャネル型トランジスタ又はＮチャネル型トランジスタに流れる電流が一定値以上変化する場合は、端子に接続された配線がフローティングであると判定することを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、固定電位が、電源電位、接地電位、又は半導体集積回路の内部で複数発生する内部電位であることを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
また、本発明の一実施形態として、Ｐチャネル型トランジスタ及びＮチャネル型トランジスタのチャネル幅は、回路に用いるトランジスタのチャネル幅の１００分の１以上、１０分の１以下であることを特徴とする半導体集積回路の検証方法が提供される。これにより、半導体集積回路のフローティングエラー端子を解析する際に検出されるフローティングエラーデータの中から、擬似的フローティングエラー端子を取り除き、真性フローティングエラー端子のみを自動的に検出することが可能となる。
３０１ Ｐチャネル型トランジスタ
３０２ Ｐチャネル型トランジスタ
３０３ Ｎチャネル型トランジスタ
３０４ Ｎチャネル型トランジスタ
５００ 回路図の情報
５０１ 回路ネットリスト抽出部
５０２ 回路シミュレーション実行部
５０３ 有限インピーダンス判定部
５０４ フローティングエラー端子判定部
５０５ 真性フローティングエラー端子判定部
５０６ 出力部
９０１ Ｐチャネル型トランジスタ
１１０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子であった場合の前記端子の電位の変化
１１０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子でなかった場合の前記端子の電位の変化
１２０１ Ｎチャネル型トランジスタ
１４０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子であった場合の前記端子の電位の変化を計算した例
１５０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電位の変化を計算した例
１７０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーであった場合の前記端子の電流の変化を計算した例
１７０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電流の変化を計算した例
１８０１ Ｎチャネル型トランジスタを接続された端子が、フローティングエラーであった場合の前記端子の電流の変化を計算した例
１８０２ Ｎチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電流の変化を計算した例
３０２ Ｐチャネル型トランジスタ
３０３ Ｎチャネル型トランジスタ
３０４ Ｎチャネル型トランジスタ
５００ 回路図の情報
５０１ 回路ネットリスト抽出部
５０２ 回路シミュレーション実行部
５０３ 有限インピーダンス判定部
５０４ フローティングエラー端子判定部
５０５ 真性フローティングエラー端子判定部
５０６ 出力部
９０１ Ｐチャネル型トランジスタ
１１０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子であった場合の前記端子の電位の変化
１１０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子でなかった場合の前記端子の電位の変化
１２０１ Ｎチャネル型トランジスタ
１４０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラー端子であった場合の前記端子の電位の変化を計算した例
１５０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電位の変化を計算した例
１７０１ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーであった場合の前記端子の電流の変化を計算した例
１７０２ Ｐチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電流の変化を計算した例
１８０１ Ｎチャネル型トランジスタを接続された端子が、フローティングエラーであった場合の前記端子の電流の変化を計算した例
１８０２ Ｎチャネル型トランジスタを接続された端子が、フローティングエラーでなかった場合の前記端子の電流の変化を計算した例
Claims (3)
- 回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記端子の電位の変化を計算し、前記端子の電位の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置。 - 回路のネットリストを抽出する回路ネットリスト抽出部と、
抽出した前記ネットリストに基づいて回路シミュレーションを実行する回路シミュレーション実行部と、
前記回路シミュレーションにおいて、前記回路の有限インピーダンスの有無を判定する有限インピーダンス判定部と、
前記回路シミュレーションにおいて、前記有限インピーダンスの有無を測定しフローティングエラー端子の有無を判定するフローティングエラー端子判定部と、
前記回路シミュレーションにおいて、前記フローティングエラー端子判定部によって、フローティングエラー端子があると判定された前記回路の端子に前記回路に用いるトランジスタのチャネル幅よりも小さいチャネル幅を有するＰチャネル型トランジスタ及びＮチャネル型トランジスタの何れか一方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第１の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第１の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定し、且つ、前記端子に前記Ｐチャネル型トランジスタ及び前記Ｎチャネル型トランジスタの他方を付加した後、付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのゲートに第２の変化する電位を印加し前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化を計算し、前記付加した前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタに流れる電流の変化が前記第２の変化する電位に対応して一定値以上変化する場合は、前記端子がフローティングエラー端子であると判定する真性フローティングエラー端子判定部と、
前記フローティングエラー端子判定部の判定結果と前記真性フローティングエラー端子判定部の判定結果を出力する出力部とを備えた半導体集積回路の検証装置。 - 前記Ｐチャネル型トランジスタ又は前記Ｎチャネル型トランジスタのチャネル幅は、前記回路に用いる前記トランジスタのチャネル幅の１００分の１以上、１０分の１以下であることを特徴とする請求項１又は２に記載の半導体集積回路の検証装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127540A JP4762045B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体集積回路の検証装置及び検証方法 |
| US11/742,287 US7739634B2 (en) | 2006-05-01 | 2007-04-30 | Verification equipment of semiconductor integrated circuit, method of verifying semiconductor integrated circuit and process of manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006127540A JP4762045B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体集積回路の検証装置及び検証方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299258A JP2007299258A (ja) | 2007-11-15 |
| JP4762045B2 true JP4762045B2 (ja) | 2011-08-31 |
Family
ID=38768693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006127540A Expired - Fee Related JP4762045B2 (ja) | 2006-05-01 | 2006-05-01 | 半導体集積回路の検証装置及び検証方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7739634B2 (ja) |
| JP (1) | JP4762045B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6201382B2 (ja) * | 2013-04-05 | 2017-09-27 | 株式会社ソシオネクスト | 論理検証装置及び論理検証方法 |
| CN105844012B (zh) * | 2016-03-22 | 2019-01-04 | 中国科学院微电子研究所 | 一种分立器件的版图比对原理图验证方法及装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0436866A (ja) * | 1990-05-31 | 1992-02-06 | Nec Corp | 回路設計支援装置 |
| JPH04190458A (ja) * | 1990-11-26 | 1992-07-08 | Mitsubishi Electric Corp | 論理シミュレーション装置 |
| JPH0574948A (ja) | 1991-09-10 | 1993-03-26 | Mitsubishi Electric Corp | エラー指示システム |
| JP3124417B2 (ja) * | 1993-07-13 | 2001-01-15 | 三菱電機株式会社 | 論理シミュレーションシステム及び論理シミュレーション方法 |
| DE4334513C1 (de) * | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | CMOS-Schaltung mit erhöhter Spannungsfestigkeit |
| JP3363066B2 (ja) * | 1997-05-30 | 2003-01-07 | 松下電器産業株式会社 | 論理回路検証装置 |
| JP2000293555A (ja) | 1999-04-02 | 2000-10-20 | Nec Corp | Ｌｓｉ回路検証装置およびｌｓｉ回路検証方法 |
| JP2002207782A (ja) * | 2001-01-11 | 2002-07-26 | Nec Microsystems Ltd | 論理シミュレーション方法、および、論理シミュレーション用プログラムを記録する記録媒体 |
| JP3979835B2 (ja) * | 2001-12-14 | 2007-09-19 | 松下電器産業株式会社 | 論理回路検証方法および貫通電流改善方法 |
| CN1875363A (zh) * | 2003-10-03 | 2006-12-06 | 松下电器产业株式会社 | 网表变换方法、网表变换装置、静止状态漏电流检测方法以及静止状态漏电流检测装置 |
| US7409328B1 (en) * | 2003-11-13 | 2008-08-05 | Cadence Design Systems, Inc. | System and method for communicating simulation solutions between circuit components in a hierarchical data structure |
| JP2005189911A (ja) * | 2003-12-24 | 2005-07-14 | Matsushita Electric Ind Co Ltd | シミュレーション方法 |
-
2006
- 2006-05-01 JP JP2006127540A patent/JP4762045B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-30 US US11/742,287 patent/US7739634B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7739634B2 (en) | 2010-06-15 |
| US20070283303A1 (en) | 2007-12-06 |
| JP2007299258A (ja) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Engelke et al. | Simulating resistive-bridging and stuck-at faults | |
| US20140095138A1 (en) | Checking for high back-bias in long gate-length, high temperature cases | |
| JP2004252831A (ja) | Ｌｓｉの統計的遅延シミュレーション装置及びそのシミュレーション方法 | |
| US10157259B2 (en) | Method and device for predicting reliability failure rate of semiconductor integrated circuit and method of manufacturing the semiconductor integrated circuit | |
| WO2004094995A2 (en) | Hierarchical evaluation of cells | |
| JP3604742B2 (ja) | 回路検証用シミュレーション装置 | |
| JP4762045B2 (ja) | 半導体集積回路の検証装置及び検証方法 | |
| US7546566B2 (en) | Method and system for verification of multi-voltage circuit design | |
| JP2996214B2 (ja) | 半導体集積回路の信頼性検証装置及び検証方法並びに検証プログラムを格納した記憶媒体 | |
| Agbo et al. | Comparative BTI analysis for various sense amplifier designs | |
| JP2009122732A (ja) | 動作タイミング検証装置及びプログラム | |
| JP4652317B2 (ja) | 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム | |
| Brosa et al. | On maximizing the coverage of catastrophic and parametric faults | |
| Zwerger et al. | Detection of asymmetric aging-critical voltage conditions in analog power-down mode | |
| CN110619132B (zh) | 用于适应性电压缩放的方法与装置 | |
| JP2011134865A (ja) | 設計支援装置、設計支援方法及び設計支援プログラム | |
| JP2008204350A (ja) | 電力消費見積もりシステムおよび電力消費見積もり方法 | |
| US6658506B1 (en) | Method and apparatus for performing timing verification of a circuit | |
| Yang et al. | Power supply noise aware evaluation framework for side channel attacks and countermeasures | |
| US8448125B2 (en) | Method and apparatus for checking current density limitation | |
| US7552410B1 (en) | Estimating LUT power usage | |
| KR20060086222A (ko) | 이벤트 구동 스위치 레벨 시뮬레이션 방법 및 시뮬레이터 | |
| Torres et al. | HotAging—Impact of Power Dissipation on Hardware Degradation | |
| US6912701B2 (en) | Method and apparatus for power supply noise modeling and test pattern development | |
| US20150234963A1 (en) | Interface analysis for verification of digital circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110131 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |