JP4760818B2 - Electro-optical substrate, and electro-optical device and electronic apparatus including the same - Google Patents

Electro-optical substrate, and electro-optical device and electronic apparatus including the same Download PDF

Info

Publication number
JP4760818B2
JP4760818B2 JP2007302657A JP2007302657A JP4760818B2 JP 4760818 B2 JP4760818 B2 JP 4760818B2 JP 2007302657 A JP2007302657 A JP 2007302657A JP 2007302657 A JP2007302657 A JP 2007302657A JP 4760818 B2 JP4760818 B2 JP 4760818B2
Authority
JP
Japan
Prior art keywords
electro
scanning line
light
gate electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007302657A
Other languages
Japanese (ja)
Other versions
JP2008097024A (en
Inventor
研一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007302657A priority Critical patent/JP4760818B2/en
Publication of JP2008097024A publication Critical patent/JP2008097024A/en
Application granted granted Critical
Publication of JP4760818B2 publication Critical patent/JP4760818B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、例えばアクティブマトリクス駆動方式の液晶装置、電子ペーパなどの電気泳動装置、EL(Electro-Luminescence)表示装置等に用いる電気光学基板、並びにこれを具備する電気光学装置及び例えば液晶プロジェクタ等の該電気光学装置をライトバルブとして具備する電子機器の技術分野に属する。   The present invention relates to, for example, an active matrix driving type liquid crystal device, an electrophoretic device such as electronic paper, an electro-optical substrate used in an EL (Electro-Luminescence) display device, an electro-optical device including the electro-optical device, and a liquid crystal projector, for example The present invention belongs to the technical field of electronic equipment having the electro-optical device as a light valve.

アクティブマトリクス駆動形式の電気光学装置では、例えば各画素に設けられた画素スイッチング用の薄膜トランジスタ(Thin Film Transistor;以下、適宜「TFT」という。)のチャネル領域に入射光が照射されると、光による励起で光リーク電流が発生してTFTの特性が変化する。特に、プロジェクタのライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、TFTのチャネル領域やその周辺領域に対する入射光の遮光を行うことは重要となる。   In an active matrix driving type electro-optical device, for example, when incident light is applied to a channel region of a thin film transistor (hereinafter referred to as “TFT”) for pixel switching provided in each pixel, A light leakage current is generated by excitation, and the characteristics of the TFT change. In particular, in the case of an electro-optical device for a projector light valve, since the intensity of incident light is high, it is important to shield incident light from the TFT channel region and its peripheral region.

そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、あるいはTFTアレイ基板上においてTFTの上を通過するとともにAl(アルミニウム)等の金属膜からなるデータ線により、かかるチャネル領域やその周辺領域を遮光するように構成されている。例えばデータ線を金属で形成すると共にこれを走査線に沿って突出させて、その下方に位置するTFTへの光の浸入を防ぐ技術がある(例えば、特許文献1参照)。   Therefore, conventionally, this is caused by a light-shielding film that defines the opening area of each pixel provided on the counter substrate, or by a data line that passes over the TFT on the TFT array substrate and is made of a metal film such as Al (aluminum). The channel region and its peripheral region are shielded from light. For example, there is a technique in which a data line is formed of a metal and is projected along a scanning line to prevent light from entering a TFT positioned below the data line (see, for example, Patent Document 1).

更に、TFTアレイ基板上のTFTの下側に対向する位置にも、例えば高融点金属からなる遮光膜を設けることがある。このようにTFTの下側にも遮光膜を設ければ、TFTアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光等の戻り光が、当該電気光学装置のTFTに入射するのを未然に防ぐことができる。   Furthermore, a light shielding film made of, for example, a refractory metal may be provided at a position facing the lower side of the TFT on the TFT array substrate. If a light-shielding film is also provided on the lower side of the TFT in this way, the back-surface reflected light from the TFT array substrate side or a combination of a plurality of electro-optical devices via a prism or the like may be used. Return light such as projection light that penetrates the prism or the like from the electro-optical device can be prevented from entering the TFT of the electro-optical device.

特開2001−330861号公報JP 2001-330861 A

しかしながら、上述した各種遮光技術によれば、以下の問題点がある。   However, the various light shielding techniques described above have the following problems.

即ち先ず、対向基板上や電気光学基板上に遮光膜を形成する技術によれば、遮光膜とチャンネル部との間は、3次元的に見て例えば液晶層、電極、層間絶縁膜等を介してかなり離間しており、両者間へ斜めに入射する光に対する遮光が十分ではない。特に、プロジェクタのライトバルブとして用いられる小型の電気光学装置においては、入射光は光源からの光をレンズで絞った光束であり、斜めに入射する成分を無視し得ない程度(例えば、基板に垂直な方向から10度から15度程度傾いた成分を10%程度)含んでいるので、このような斜めの入射光に対する遮光が十分でないことは実践上問題となる。   That is, first, according to the technique of forming a light shielding film on the counter substrate or the electro-optical substrate, the space between the light shielding film and the channel portion is viewed in a three-dimensional manner, for example, via a liquid crystal layer, an electrode, an interlayer insulating film, or the like. The light is obliquely separated from each other, and the light is not sufficiently shielded. In particular, in a small electro-optical device used as a light valve of a projector, incident light is a light beam obtained by converging light from a light source with a lens, so that an obliquely incident component cannot be ignored (for example, perpendicular to a substrate). In other words, it is a practical problem that the light is not sufficiently shielded against such oblique incident light.

更に、一般にTFTのゲート電極を含んでなる走査線は、光透過性のドープトシリコンが用いられている。係るシリコンは、周囲の酸化膜よりも高い屈折率を有しているために、走査線に対して上方斜め或いは下方斜めから入射した光は、当該シリコンにとらえられてあたかも光ファイバーの中を行くように、全反射を繰り返して光量を大きく減ずることなく迷光として伝播される。ここで、伝播された迷光は、TFTにおけるゲート電極に対向配置されるチャンネル部付近に到達する可能性は高い。そして、ゲート電極付近にきた迷光は、TFT付近における走査線の形状変化に応じて、シリコンから出てTFTのチャンネル部側にも入射されるという問題点がある。   Further, generally, a light-transmitting doped silicon is used for a scanning line including a TFT gate electrode. Since such silicon has a higher refractive index than the surrounding oxide film, light incident on the scanning line obliquely from the upper side or the lower side is captured by the silicon as if it passes through the optical fiber. In addition, it is propagated as stray light without repeating the total reflection and greatly reducing the amount of light. Here, there is a high possibility that the propagated stray light reaches the vicinity of the channel portion arranged to face the gate electrode in the TFT. Then, there is a problem that stray light that comes near the gate electrode exits from the silicon and is incident on the TFT channel portion side in accordance with the change in the shape of the scanning line near the TFT.

本発明は、上記問題点に鑑みてなされたものであり、走査線内を伝播する迷光を遮光する構造により遮光性に優れており、明るく高品位な画像表示を可能ならしめる電気光学基板、並びにこれを具備する電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, and has an excellent light shielding property due to a structure that blocks stray light propagating in a scanning line, and an electro-optic substrate that enables bright and high-quality image display, and It is an object to provide an electro-optical device and an electronic apparatus including the above.

この発明は、上記目的を達成するため、基板上に、画素電極と、前記画素電極に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタを覆う層間絶縁膜と、前記層間絶縁膜の前記基板とは反対側に設けられた走査線と、前記層間絶縁膜に、平面的に見て前記薄膜トランジスタの半導体層の両側に形成されたコンタクトホールとを備え、前記走査線は、前記コンタクトホールを介して前記薄膜トランジスタのゲート電極に電気的に接続されており、少なくとも該ゲート電極に対向する前記薄膜トランジスタのチャネル領域と重なる領域には設けられていないことを特徴とする。
この態様によれば、走査線は、チャネル領域の直上には設けられないため、その領域においては、走査線の厚さ分の段差を低減することができると共に、コンタクトホールによって、走査線を介して伝播された光に起因して、薄膜トランジスタにて光リーク電流が発生し、トランジスタ特性を変化させる事態を防ぐことができる。
また、前記薄膜トランジスタの半導体層と前記基板との間に設けられた第1遮光膜と、前記走査線を覆う層間絶縁膜上に設けられた第2遮光膜とを備え、前記第1及び第2遮光膜は、それぞれ前記薄膜トランジスタのチャネル領域を上下から覆うように設けられていることを特徴とする。
また、前記第2遮光膜は、前記走査線と重なるように形成された容量線からなることを特徴とする。
また、チャネル領域の上方に、データ線が設けられていることを特徴とする。
この態様によれば、上方からチャネル領域へ入射する光をデータ線によって、防ぐことができる。
In order to achieve the above object, the present invention provides a pixel electrode, a thin film transistor provided corresponding to the pixel electrode, an interlayer insulating film covering the thin film transistor, and the substrate of the interlayer insulating film on the substrate. A scanning line provided on the opposite side; and contact holes formed on both sides of the semiconductor layer of the thin film transistor in plan view in the interlayer insulating film, the scanning line passing through the contact hole The thin film transistor is electrically connected to a gate electrode of the thin film transistor and is not provided in a region overlapping at least the channel region of the thin film transistor facing the gate electrode .
According to this aspect, since the scanning line is not provided immediately above the channel region, a step corresponding to the thickness of the scanning line can be reduced in the region, and the contact hole allows the scanning line to pass through the scanning line. This can prevent a situation in which light leakage current is generated in the thin film transistor due to the propagated light and the transistor characteristics are changed.
A first light-shielding film provided between the semiconductor layer of the thin film transistor and the substrate; and a second light-shielding film provided on an interlayer insulating film that covers the scanning line. The light shielding film is provided so as to cover the channel region of the thin film transistor from above and below, respectively.
Further, the second light shielding film is formed of a capacitor line formed so as to overlap the scanning line.
Further, a data line is provided above the channel region.
According to this aspect, light incident on the channel region from above can be prevented by the data line.

本発明の第1電気光学基板は、例えばプロジェクタのライトバルブとしての液晶装置等の電気光学装置に用いられる。その動作時には、薄膜トランジスタに対して、走査線を介して走査信号をそのゲート電極に供給しつつ、データ線を介して画像信号をそのソース領域に供給する。これにより、薄膜トランジスタにより画像信号に応じて、そのドレイン領域に接続された画素電極をスイッチング制御でき、アクティブマトリクス駆動による表示動作が可能となる。ここで特に、ゲート電極を構成する、例えばポリシリコン膜等からなるゲート電極と、例えばポリシリコン膜からなる走査線とは、別層である。よって、走査線を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、ゲート電極にそのまま伝達されることはない。従って、走査線により伝播された光が、ゲート電極に対向配置されるチャンネル部付近に到達する可能性は低くなる。
The first electro-optical substrate of the present invention is used in an electro-optical device such as a liquid crystal device as a light valve of a projector, for example. During the operation, an image signal is supplied to the source region via the data line while supplying a scanning signal to the gate electrode via the scanning line for the thin film transistor. Accordingly, the pixel electrode connected to the drain region can be controlled by the thin film transistor in accordance with the image signal, and a display operation by active matrix driving can be performed. Here, in particular, constituting the gate electrode, for example, a gate electrode made of a polysilicon film or the like, for example, a scanning line made of a polysilicon film, is another layer. Therefore, when the scanning line is made of a light-transmitting material such as light-transmitting doped polysilicon, light incident on the scanning line obliquely from above or below is captured by the silicon or the like. Even if it is transmitted as stray light as it goes through the optical fiber, it is not transmitted as it is to the gate electrode. Therefore, the possibility that the light propagated by the scanning line reaches the vicinity of the channel portion arranged to face the gate electrode is reduced.

この結果、前述した背景技術の如く走査線を介して伝播される光に起因して、薄膜トランジスタにて光リーク電流が発生し、トランジスタ特性を変化させる事態を効果的に防止できる。これにより、高品位の画像表示が可能となる。また、このような遮光性能の向上に応じて、より強力な入射光を使用することも可能となり、明るい画像表示が可能となる。   As a result, it is possible to effectively prevent a situation in which the light leakage current is generated in the thin film transistor due to the light propagating through the scanning line as in the background art described above and the transistor characteristics are changed. Thereby, high-quality image display is possible. Further, according to such an improvement in the light shielding performance, it becomes possible to use stronger incident light, and a bright image display is possible.

また、走査線は、高融点金属膜を含んでなることを特徴とする。  Further, the scan line includes a refractory metal film.

この態様によれば、走査線は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等或いはその合金、シリサイド、ナイトライド等を含む高融点金属を含んでなる第2導電層から構成される。よって、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されることはなくなる。この結果、薄膜トランジスタにて光リーク電流が発生するのを効果的に防止できる。   According to this aspect, the scanning line has a high melting point including, for example, Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), or an alloy thereof, silicide, nitride, and the like. It is comprised from the 2nd conductive layer containing a metal. Therefore, light incident on the scanning line obliquely from above or below is not propagated as stray light so as to be captured by the scanning line and go through the optical fiber. As a result, it is possible to effectively prevent the light leakage current from being generated in the thin film transistor.

また、走査線は、シリコン化合物を含んでなることを特徴とする。  In addition, the scan line includes a silicon compound.
また、走査線は、ポリシリコンからなることを特徴とする。  The scanning line is made of polysilicon.

この態様によれば、走査線は、例えば、Ti、Cr、W、Ta、Mo等の高融点金属及びそれらのシリサイド等のシリコン化合物を含んでなる第2導電層から構成される。よって、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されることはなくなる。この結果、薄膜トランジスタにて光リーク電流が発生するのを効果的に防止できる。   According to this aspect, the scanning line is composed of the second conductive layer including a refractory metal such as Ti, Cr, W, Ta, and Mo and a silicon compound such as silicide thereof. Therefore, light incident on the scanning line obliquely from above or below is not propagated as stray light so as to be captured by the scanning line and go through the optical fiber. As a result, it is possible to effectively prevent the light leakage current from being generated in the thin film transistor.

また、走査線は、金属膜、導電膜及び半導体膜を含んでなる多層構造を有することを特徴とする。  The scan line has a multilayer structure including a metal film, a conductive film, and a semiconductor film.

この態様によれば、走査線は、例えばAl(アルミニウム)、Au(金)、Cu(銅)、高融点金属、合金等の金属膜と、ポリシリコン膜等の導体膜とポリシリコン膜等の半導体膜とを含んでなる多層構造を有する第2導電層から構成される。よって、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されることは殆どなくなる。この結果、薄膜トランジスタにて光リーク電流が発生するのを効果的に防止できる。   According to this aspect, the scanning line includes, for example, a metal film such as Al (aluminum), Au (gold), Cu (copper), a refractory metal, an alloy, a conductor film such as a polysilicon film, and a polysilicon film. A second conductive layer having a multilayer structure including a semiconductor film. Therefore, light that is incident on the scanning line obliquely from above or below is hardly propagated as stray light so as to be captured by the scanning line and go through the optical fiber. As a result, it is possible to effectively prevent the light leakage current from being generated in the thin film transistor.

この態様によれば、第2導電層からなる走査線と、第1導電層からなるゲート電極とは、遮光性の導電材料で充填されたコンタクトホールで電気的に接続されている。よって、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、これがコンタクトホールを介してゲート電極にまで伝播されることはなくなる。   According to this aspect, the scanning line made of the second conductive layer and the gate electrode made of the first conductive layer are electrically connected through the contact hole filled with the light-shielding conductive material. Therefore, even if the light incident on the scanning line obliquely from above or obliquely below is captured by the scanning line and propagated as stray light through the optical fiber, it propagates to the gate electrode through the contact hole. Will never be done.

尚、第1導電層と第2導電層とは、いずれが上でも下でもよい。例えば、第2導電層からなる走査線は、薄膜トランジスタの下側を通過するように配置されてもよいし、上側を通過するように配置されてもよい。   Note that either the first conductive layer or the second conductive layer may be above or below. For example, the scanning line made of the second conductive layer may be arranged so as to pass through the lower side of the thin film transistor, or may be arranged so as to pass through the upper side.

本発明の第1電気光学基板の他の態様では、前記第1導電層と前記第2導電層とを中継接続する遮光性の導電材料からなる中継層を更に備える。   In another aspect of the first electro-optic substrate of the present invention, a relay layer made of a light-shielding conductive material that relay-connects the first conductive layer and the second conductive layer is further provided.

この態様によれば、第2導電層からなる走査線と、第1導電層からなるゲート電極とは、遮光性の導電材料からなる中継層で電気的に接続されている。よって、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、これが中継層を介してゲート電極にまで伝播されることはなくなる。   According to this aspect, the scanning line made of the second conductive layer and the gate electrode made of the first conductive layer are electrically connected by the relay layer made of a light-shielding conductive material. Therefore, even if light incident on the scanning line from obliquely above or obliquely below is captured by the scanning line and propagated as stray light through the optical fiber, it propagates to the gate electrode via the relay layer. Will never be done.

尚、第1導電層と第2導電層とは、いずれが上でも下でもよい。例えば、第2導電層からなる走査線は、薄膜トランジスタの下側を通過するように配置されてもよいし、上側を通過するように配置されてもよい。   Note that either the first conductive layer or the second conductive layer may be above or below. For example, the scanning line made of the second conductive layer may be arranged so as to pass through the lower side of the thin film transistor, or may be arranged so as to pass through the upper side.

本発明の第1電気光学基板の他の態様では、前記第2導電層は、前記第1導電層上に重ねられている。   In another aspect of the first electro-optic substrate of the present invention, the second conductive layer is overlaid on the first conductive layer.

この態様によれば、第1導電層上に重ねられた第2導電層からなる走査線の存在によって、第1導電層からなるゲート電極或いはこれに対向配置された薄膜トランジスタを、上方から遮光できる。特に、第2導電膜を遮光性の導電材料から形成し、これにより、ゲート電極を上方から隙間無く覆うようにすれば、ゲート電極或いは薄膜トランジスタに対する遮光性能を高められる。   According to this aspect, the presence of the scanning line made of the second conductive layer overlaid on the first conductive layer can shield the gate electrode made of the first conductive layer or the thin film transistor disposed opposite thereto from above. In particular, if the second conductive film is formed of a light-shielding conductive material and thereby covers the gate electrode from above without any gap, the light-shielding performance for the gate electrode or thin film transistor can be improved.

尚、第2導電層は、第1導電層上に、層間絶縁膜を介して積層されていてもよい。   The second conductive layer may be stacked on the first conductive layer with an interlayer insulating film interposed therebetween.

この態様では、前記第2導電層は、前記第1導電層上に直接重ねられているように構成してもよい。   In this aspect, the second conductive layer may be configured to be directly overlaid on the first conductive layer.

このように構成すれば、走査線とゲート電極との間の電気的な接続は、両者間の接触により比較的容易に得られる。しかも、ゲート電極に近接した位置において、走査線による上方からの遮光を行うことが可能となるので、特に上方斜めからの入射光に対する遮光性能を一層高めることが可能となる。   If comprised in this way, the electrical connection between a scanning line and a gate electrode can be obtained comparatively easily by the contact between both. In addition, since it is possible to shield light from above by the scanning line at a position close to the gate electrode, it is possible to further improve the light shielding performance for incident light from obliquely above.

或いは本発明の第1電気光学基板の他の態様では、前記走査線は、前記薄膜トランジスタの半導体層の少なくともチャネル領域の上方には設けられておらず、且つ平面的に見て相隣接する薄膜トランジスタ間に存在する。   Alternatively, in another aspect of the first electro-optical substrate of the present invention, the scanning line is not provided at least above the channel region of the semiconductor layer of the thin film transistor, and between the thin film transistors adjacent to each other in plan view. Exists.

この態様によれば、走査線は、各画素電極の縁に沿って、相隣接する薄膜トランジスタ間に存在するので、走査線の厚みを調整することによって、薄膜トランジスタにおけるゲート電極部分における表面段差を緩和できる。この結果、薄膜トランジスタの存在領域付近における基板最上層表面の平坦化を促進できる。よって、例えば最上層表面の凹凸に起因した液晶の配向不良の如き電気光学物質の動作不良を低減できる。   According to this aspect, since the scanning line exists between adjacent thin film transistors along the edge of each pixel electrode, the surface step at the gate electrode portion of the thin film transistor can be reduced by adjusting the thickness of the scanning line. . As a result, planarization of the surface of the uppermost layer of the substrate in the vicinity of the region where the thin film transistor is present can be promoted. Therefore, it is possible to reduce the malfunction of the electro-optical material such as the alignment failure of the liquid crystal due to the unevenness of the uppermost layer surface.

この態様では、前記チャネル領域の上方に、前記データ線は設けられているように構成してもよい。   In this aspect, the data line may be provided above the channel region.

このように構成すれば、走査線とデータ線とが交差することによって、基板最上層表面の凸状の段差が大きくなることを防止できる。   If comprised in this way, it can prevent that the convex level | step difference of the board | substrate uppermost layer surface becomes large because a scanning line and a data line cross | intersect.

本発明の第2電気光学基板は上記課題を解決するために、基板上に、画素電極と、該画素電極をスイッチング制御する薄膜トランジスタと、該薄膜トランジスタのゲート電極に走査信号を供給する走査線と、前記薄膜トランジスタのソース領域に画像信号を供給するデータ線とを備えており、前記ゲート電極と前記走査線とは、同一層からなると共に、両者間には、導電性の遮光部分が介在する。   In order to solve the above problems, a second electro-optical substrate of the present invention has a pixel electrode, a thin film transistor that controls the switching of the pixel electrode, a scanning line that supplies a scanning signal to the gate electrode of the thin film transistor, A data line for supplying an image signal to the source region of the thin film transistor is provided. The gate electrode and the scanning line are made of the same layer, and a conductive light-shielding portion is interposed therebetween.

本発明の第2電気光学基板は、例えばプロジェクタのライトバルブとしての液晶装置等の電気光学装置に用いられる。その動作時には、薄膜トランジスタに対して、走査線を介して走査信号をそのゲート電極に供給しつつ、データ線を介して画像信号をそのソース領域に供給する。これにより、薄膜トランジスタにより画像信号に応じて、そのドレイン領域に接続された画素電極をスイッチング制御でき、アクティブマトリクス駆動による表示動作が可能となる。ここで特に、ゲート電極を構成する第1導電層と走査線を構成する第2導電層とは同一層であり、両者間には、導電性の遮光部分が介在する。よって、両者を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、遮光部分により遮断されるので、ゲート電極に伝達されることは殆どない。従って、走査線により伝播された光が、ゲート電極に対向配置されるチャンネル部付近に到達する可能性は低くなる。   The second electro-optical substrate of the present invention is used in an electro-optical device such as a liquid crystal device as a light valve of a projector, for example. During the operation, an image signal is supplied to the source region via the data line while supplying a scanning signal to the gate electrode via the scanning line for the thin film transistor. Accordingly, the pixel electrode connected to the drain region can be controlled by the thin film transistor in accordance with the image signal, and a display operation by active matrix driving can be performed. Here, in particular, the first conductive layer constituting the gate electrode and the second conductive layer constituting the scanning line are the same layer, and a conductive light-shielding portion is interposed therebetween. Therefore, when both are made of a light-transmitting material such as light-transmitting doped polysilicon, the light incident on the scanning line obliquely from above or obliquely below is captured by the silicon or the like, and the optical fiber. Even if it is propagated as stray light so as to go through, it is hardly transmitted to the gate electrode because it is blocked by the light shielding portion. Therefore, the possibility that the light propagated by the scanning line reaches the vicinity of the channel portion arranged to face the gate electrode is reduced.

この結果、前述した背景技術の如く走査線を介して伝播される光に起因して、薄膜トランジスタにて光リーク電流が発生し、トランジスタ特性を変化させる事態を効果的に防止できる。これにより、高品位の画像表示が可能となる。また、このような遮光性能の向上に応じて、より強力な入射光を使用することも可能となり、明るい画像表示が可能となる。   As a result, it is possible to effectively prevent a situation in which the light leakage current is generated in the thin film transistor due to the light propagating through the scanning line as in the background art described above and the transistor characteristics are changed. Thereby, high-quality image display is possible. Further, according to such an improvement in the light shielding performance, it becomes possible to use stronger incident light, and a bright image display is possible.

本発明の第2電気光学基板の一態様では、前記遮光部分は、前記ゲート電極及び前記走査線の上又は下に層間絶縁膜を介して配置されており、その一端にて第1コンタクトホールを介して前記ゲート電極に接続され且つその他端にて第2コンタクトホールを介して前記走査線に接続されている。   In one aspect of the second electro-optic substrate of the present invention, the light shielding portion is disposed above or below the gate electrode and the scanning line via an interlayer insulating film, and a first contact hole is formed at one end thereof. And is connected to the scanning line via a second contact hole at the other end.

この態様によれば、ゲート電極と走査線とは、層間絶縁膜に開孔された第1及び第2コンタクトホールを介して遮光部分によって接続されている。よって、走査線を、例えば光透過性材料から構成した際に、走査線に対して上方斜め或いは下方斜めから入射した光が、当該走査線にとらえられて伝播されたとしても、ゲート電極に伝達されることは殆どない。   According to this aspect, the gate electrode and the scanning line are connected by the light shielding portion via the first and second contact holes opened in the interlayer insulating film. Therefore, when the scanning line is made of, for example, a light-transmitting material, even if light incident from above or below the scanning line is caught and propagated by the scanning line, it is transmitted to the gate electrode. There is little to be done.

尚、遮光部分は、同一層の上でも下でもよい。例えば、遮光部分は、薄膜トランジスタの下側に配置されてもよいし、上側に配置されてもよい。   Note that the light shielding portion may be above or below the same layer. For example, the light shielding portion may be disposed on the lower side of the thin film transistor or may be disposed on the upper side.

或いは本発明の第2電気光学基板の他の態様では、前記遮光部分は、前記同一層がシリサイド化されてなる。   Alternatively, in another aspect of the second electro-optical substrate of the present invention, the light shielding portion is formed by silicidizing the same layer.

この態様によれば、同一層からなる走査線とゲート電極との間には、当該同一層がシリサイド化されてなる遮光部分が存在する。よって、走査線を、例えば光透過性材料から構成した際に、走査線に対して上方斜め或いは下方斜めから入射した光が、当該走査線にとらえられて伝播されたとしても、このシリサイド化された遮光部分により遮断されるので、ゲート電極に伝達されることはない。   According to this aspect, a light-shielding portion in which the same layer is silicided exists between the scanning line and the gate electrode made of the same layer. Therefore, when the scanning line is made of, for example, a light-transmitting material, even if light incident on the scanning line obliquely from above or obliquely below is captured and propagated by the scanning line, it is silicidized. Therefore, the light is not transmitted to the gate electrode.

尚、このようなシリサイド化は、その製造工程で走査線及びゲート電極をなす同一層における当該遮光部分としたい領域に金属を配置して熱処理を行うことで比較的容易に実行できる。   Note that such silicidation can be performed relatively easily by performing a heat treatment by disposing a metal in a region to be the light-shielding portion in the same layer forming the scanning line and the gate electrode in the manufacturing process.

本発明の電気光学装置は上記課題を解決するために、上述した本発明の電気光学基板(但し、その各種態様を含む)と、該電気光学基板に対向配置された対向基板と、該対向基板及び前記電気光学基板間に挟持された電気光学物質層とを備える。   In order to solve the above-described problems, an electro-optical device of the present invention includes the above-described electro-optical substrate of the present invention (including various aspects thereof), a counter substrate disposed to face the electro-optical substrate, and the counter substrate. And an electro-optic material layer sandwiched between the electro-optic substrates.

本発明の電気光学装置によれば、例えば液晶等からなる電気光学物質層を、電気光学基板に備えられた画素電極で駆動することで、画像信号に応じて画像表示を行える。この際、特に上述した本発明の第1又は第2電気光学基板を備えているので、走査線を介して伝播される光に起因して、薄膜トランジスタにて光リーク電流が発生し、トランジスタ特性を変化させる事態を効果的に防止できる。これにより、高品位の画像表示が可能となる。また、このような遮光性能の向上に応じて、より強力な入射光を使用することも可能となり、明るい画像表示が可能となる。   According to the electro-optical device of the present invention, an electro-optical material layer made of, for example, liquid crystal is driven by a pixel electrode provided on an electro-optical substrate, so that an image can be displayed according to an image signal. At this time, since the first or second electro-optical substrate of the present invention described above is provided, light leakage current is generated in the thin film transistor due to light propagating through the scanning line, and transistor characteristics are improved. The situation to change can be prevented effectively. Thereby, high-quality image display is possible. Further, according to such an improvement in the light shielding performance, it becomes possible to use stronger incident light, and a bright image display is possible.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備する。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.

本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、特に明るく表示品質に優れた、プロジェクタ、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。   According to the electronic apparatus of the present invention, the projector, the liquid crystal television, the mobile phone, the electronic notebook, the word processor, the viewfinder type or the monitor, which is particularly bright and excellent in display quality, is provided with the above-described electro-optical device of the present invention. Various electronic devices such as a direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、本発明の実施形態を図面に基づいて説明する。以下の各実施形態は、本発明の電気光学装置を液晶装置に適用したものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In each of the following embodiments, the electro-optical device of the invention is applied to a liquid crystal device.

(第1実施形態)
先ず本発明の第1実施形態の電気光学装置について、図1から図5を参照して説明する。ここに、図1は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図3は、図2のA−A’断面図であり、図4は、図2のB−B’断面図であり、図5は、比較例におけるB−B’断面図である。尚、図3から図5においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
(First embodiment)
First, an electro-optical device according to a first embodiment of the invention will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device. FIG. 2 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed. 3 is a cross-sectional view taken along line AA ′ of FIG. 2, FIG. 4 is a cross-sectional view taken along line BB ′ of FIG. 2, and FIG. 5 is a cross-sectional view taken along line BB ′ of the comparative example. In FIGS. 3 to 5, the scales of the layers and the members are different from each other in order to make the layers and the members large enough to be recognized on the drawings.

図1において、本実施形態における電気光学装置の画像表示領域10aを構成するマトリクス状に形成された複数の画素には夫々、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしても良い。また、TFT30のゲートに走査線3aが電気的に接続されており、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snを所定のタイミングで書き込む。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、後述する対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加する。   In FIG. 1, a pixel electrode 9 a and a TFT 30 for switching control of the pixel electrode 9 a are formed in each of a plurality of pixels formed in a matrix that forms the image display region 10 a of the electro-optical device according to the present embodiment. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. good. Further, the scanning line 3a is electrically connected to the gate of the TFT 30, and the scanning signals G1, G2,..., Gm are applied to the scanning line 3a in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,..., Sn supplied from the data line 6a is obtained by closing the switch of the TFT 30 as a switching element for a certain period. Write at a predetermined timing. Image signals S1, S2,..., Sn written in a liquid crystal as an example of an electro-optical material via the pixel electrode 9a are held for a certain period with a counter electrode formed on a counter substrate described later. The The liquid crystal modulates light by changing the orientation and order of the molecular assembly according to the applied voltage level, thereby enabling gradation display. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole. Here, in order to prevent the held image signal from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

蓄積容量70の固定電位側容量電極は、固定電位を供給する容量線300の一部からなる。容量線300は、走査線3aに沿って横方向に延びて形成されている。   The fixed potential side capacitor electrode of the storage capacitor 70 is formed of a part of the capacitor line 300 for supplying a fixed potential. The capacitor line 300 is formed to extend in the horizontal direction along the scanning line 3a.

図2において、電気光学装置のTFTアレイ基板上には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。そして、走査線3aとデータ線6aとの交差する個所には夫々、TFT30が設けられている。   In FIG. 2, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix on the TFT array substrate of the electro-optical device. A data line 6a and a scanning line 3a are provided along each boundary. A TFT 30 is provided at each intersection of the scanning line 3a and the data line 6a.

図2から図4に示すように、本実施形態では特に、本発明の電気光学基板の一例たるTFTアレイ基板10上において、TFT30の半導体層1aのうち、図2中右上がりの斜線領域で示したチャネル領域1a’に対向するように島状のゲート電極3gが形成されている。ゲート電極3gの上側には走査線3aが直接配置されており、走査線3aは、この部分で幅広に形成されている。   As shown in FIGS. 2 to 4, in this embodiment, in particular, on the TFT array substrate 10 which is an example of the electro-optic substrate of the present invention, in the semiconductor layer 1 a of the TFT 30, a hatched region rising to the right in FIG. An island-shaped gate electrode 3g is formed so as to face the channel region 1a ′. The scanning line 3a is directly arranged on the upper side of the gate electrode 3g, and the scanning line 3a is formed wide at this portion.

このような走査線3a及び該走査線3aと別層からなるゲート電極3gの遮光に係る構成及び効果については、後に図4及び図5を参照して詳述する。   The configuration and effect relating to the light shielding of the scanning line 3a and the gate electrode 3g formed of a layer different from the scanning line 3a will be described in detail later with reference to FIGS.

図2から図4に示すように、蓄積容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。   As shown in FIGS. 2 to 4, the storage capacitor 70 includes a high-concentration drain region 1e of the TFT 30 and a relay layer 71 serving as a pixel potential side capacitor electrode connected to the pixel electrode 9a, and a capacitor serving as a fixed potential side capacitor electrode. A part of the line 300 is formed so as to be opposed to each other through the dielectric film 75.

容量線300は、例えば金属又は合金を含む導電性の遮光膜からなり上側遮光膜の一例を構成すると共に固定電位側容量電極としても機能する。容量線300は、例えばTi、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、容量線300は、Al(アルミニウム)、Ag(銀)等の他の金属を含んでもよい。但し、容量線300は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持ってもよい。   The capacitor line 300 is made of a conductive light shielding film containing, for example, a metal or an alloy, constitutes an example of the upper light shielding film, and also functions as a fixed potential side capacitive electrode. The capacitor line 300 is made of, for example, a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these including at least one of high melting point metals such as Ti, Cr, W, Ta, and Mo. Alternatively, the capacitor line 300 may include other metals such as Al (aluminum) and Ag (silver). However, the capacitor line 300 may have a multilayer structure in which a first film made of, for example, a conductive polysilicon film and a second film made of a metal silicide film containing a refractory metal or the like are stacked.

中継層71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。中継層71は、画素電位側容量電極としての機能の他、上側遮光膜としての容量線300とTFT30との間に配置される、光吸収層或いは上側遮光膜の他の例としての機能を持ち、更に、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能を持つ。但し、中継層71も、容量線300と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。   The relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. The relay layer 71 has a function as a pixel potential side capacitor electrode and a function as another example of the light absorption layer or the upper light shielding film disposed between the capacitor line 300 as the upper light shielding film and the TFT 30. In addition, the pixel electrode 9a and the high concentration drain region 1e of the TFT 30 have a function of relay connection. However, the relay layer 71 may also be composed of a single layer film or a multilayer film containing a metal or an alloy, like the capacitor line 300.

容量線300は平面的に見て、走査線3aに沿ってストライプ状に伸びており、TFT30に重なる個所が図2中上下に突出している。そして、図2中縦方向に夫々延びるデータ線6aと図2中横方向に夫々延びる容量線300とが相交差して形成されることにより、TFTアレイ基板10上におけるTFT30の上側に、平面的に見て格子状の上側遮光膜(内蔵遮光膜)が構成されており、各画素の開口領域を規定している。   The capacitor line 300 extends in a stripe shape along the scanning line 3a as viewed in a plan view, and a portion overlapping the TFT 30 protrudes up and down in FIG. The data lines 6a extending in the vertical direction in FIG. 2 and the capacitor lines 300 extending in the horizontal direction in FIG. A lattice-like upper light-shielding film (built-in light-shielding film) is formed, and defines an opening area of each pixel.

図2から図4に示すように、TFTアレイ基板10上におけるTFT30の下側には、下側遮光膜11aが格子状に設けられている。   As shown in FIGS. 2 to 4, the lower light-shielding film 11 a is provided in a lattice pattern below the TFT 30 on the TFT array substrate 10.

下側遮光膜11aは、前述の如く上側遮光膜の一例を構成する容量線300と同様に、例えば、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、下側遮光膜11aは、Al、Ag等の他の金属を含んでもよい。   The lower light-shielding film 11a includes at least one of refractory metals such as Ti, Cr, W, Ta, and Mo, for example, like the capacitor line 300 that constitutes an example of the upper light-shielding film as described above. It consists of a single metal, an alloy, a metal silicide, a polysilicide, or a laminate of these. Alternatively, the lower light shielding film 11a may include other metals such as Al and Ag.

また容量線300は、画素電極9aが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。係る定電位源としては、TFT30を駆動するための走査信号を走査線3aに供給するための後述の走査線駆動回路や画像信号をデータ線6aに供給するサンプリング回路を制御する後述のデータ線駆動回路に供給される正電源や負電源の定電位源でもよいし、対向基板20の対向電極21に供給される定電位でも構わない。更に、下側遮光膜11aについても、その電位変動がTFT30に対して悪影響を及ぼすことを避けるために、容量線300と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。   Further, the capacitor line 300 extends from the image display region where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential. As such a constant potential source, a later-described scanning line driving circuit for supplying a scanning signal for driving the TFT 30 to the scanning line 3a and a later-described data line driving for controlling a sampling circuit for supplying an image signal to the data line 6a. A constant potential source such as a positive power source or a negative power source supplied to the circuit may be used, or a constant potential supplied to the counter electrode 21 of the counter substrate 20 may be used. Further, the lower light-shielding film 11a also extends from the image display region to the periphery thereof and is connected to a constant potential source, similarly to the capacitor line 300, in order to avoid the potential fluctuation from adversely affecting the TFT 30. Good.

図3及び図4において、TFTアレイ基板10は、その基板本体として、石英板、ガラス板等からなる透明な第2透明基板202を備えてなる。TFTアレイ基板10の液晶層50と対向する側の表面付近には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは例えば、ITO(Indium Tin Oxide)膜などの透明導電性膜からなる。また配向膜16は例えば、ポリイミド膜などの有機膜からなる。   3 and 4, the TFT array substrate 10 includes a transparent second transparent substrate 202 made of a quartz plate, a glass plate or the like as the substrate body. A pixel electrode 9a is provided in the vicinity of the surface of the TFT array substrate 10 facing the liquid crystal layer 50, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. ing. The pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film. The alignment film 16 is made of an organic film such as a polyimide film.

他方、対向基板20は、その基板本体として、石英板、ガラス板等からなる透明な第1透明基板201を備えてなる。第1透明基板201の液晶層50と対向する側の表面付近には、対向電極21が形成されている。更に、その最上層部分にラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。また配向膜22は、ポリイミド膜などの有機膜からなる。   On the other hand, the counter substrate 20 includes a transparent first transparent substrate 201 made of a quartz plate, a glass plate or the like as the substrate body. A counter electrode 21 is formed near the surface of the first transparent substrate 201 on the side facing the liquid crystal layer 50. Further, an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided on the uppermost layer portion. The counter electrode 21 is made of a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、前述の如く上側遮光膜を構成する容量線300及びデータ線6aと共に当該対向基板20上の遮光膜により、対向基板20側からの入射光がチャネル領域1a’や低濃度ソース領域1b及び低濃度ドレイン領域1cに侵入するのを、より確実に阻止できる。   The counter substrate 20 may be provided with a lattice-shaped or striped light-shielding film. By adopting such a configuration, the incident light from the counter substrate 20 side is allowed to enter the channel region 1a ′ and the light shielding film on the counter substrate 20 together with the capacitor line 300 and the data line 6a constituting the upper light shield film as described above. Intrusion into the low concentration source region 1b and the low concentration drain region 1c can be more reliably prevented.

このように構成された、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、後述のシール材により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、TFTアレイ基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が混入されている。   Between the TFT array substrate 10 and the counter substrate 20, which are arranged in such a manner so that the pixel electrode 9 a and the counter electrode 21 face each other, an electro-optical material is placed in a space surrounded by a seal material described later. A liquid crystal layer 50 is formed by encapsulating liquid crystal as an example. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photo-curing resin or a thermosetting resin for bonding the TFT array substrate 10 and the counter substrate 20 around them, and the distance between the two substrates is set to a predetermined value. Gap materials such as glass fibers or glass beads are mixed.

更に、画素スイッチング用TFT30の下には、下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   Further, a base insulating film 12 is provided under the pixel switching TFT 30. The base insulating film 12 is formed on the entire surface of the TFT array substrate 10 in addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, and thus remains rough after polishing the surface of the TFT array substrate 10 and after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt or the like.

図3において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、ゲート電極3gからの電界によりチャネルが形成される半導体層1aのチャネル領域1a’、ゲート電極3gと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aの低濃度ソース領域1b及び低濃度ドレイン領域1c、半導体層1aの高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。   In FIG. 3, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the gate electrode 3g, the gate electrode 3g and the semiconductor layer. An insulating film 2 including a gate insulating film that insulates 1a, a low concentration source region 1b and a low concentration drain region 1c of the semiconductor layer 1a, a high concentration source region 1d and a high concentration drain region 1e of the semiconductor layer 1a are provided.

走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。第1層間絶縁膜41上には中継層71及び容量線300が形成されており、これらの上には、コンタクトホール81及び85が各々開孔された第2層間絶縁膜42が形成されている。第2層間絶縁膜42上にはデータ線6aが形成されており、これらの上には、中継層71へ通じるコンタクトホール85が形成された第3層間絶縁膜43が形成されている。画素電極9aは、このように構成された第3層間絶縁膜43の上面に設けられている。   On the scanning line 3a, a first interlayer insulating film 41 is formed in which a contact hole 81 leading to the high concentration source region 1d and a contact hole 83 leading to the high concentration drain region 1e are respectively opened. A relay layer 71 and a capacitor line 300 are formed on the first interlayer insulating film 41, and a second interlayer insulating film 42 in which contact holes 81 and 85 are respectively formed is formed thereon. . A data line 6 a is formed on the second interlayer insulating film 42, and a third interlayer insulating film 43 in which a contact hole 85 leading to the relay layer 71 is formed is formed thereon. The pixel electrode 9a is provided on the upper surface of the third interlayer insulating film 43 thus configured.

次に、図4から図5を参照して、上述した電気光学装置の実施形態における、走査線3a及び該走査線3aと別層からなるゲート電極3gの遮光に係る構成及び作用効果について詳述する。   Next, with reference to FIGS. 4 to 5, the configuration and the operation and effect related to the light shielding of the scanning line 3a and the gate electrode 3g made of a layer different from the scanning line 3a in the electro-optical device described above will be described in detail. To do.

図4に示すように、本実施形態では特に、ゲート電極3gを構成する第1導電層と走査線3aを構成する第2導電層とは、別層である。両者間は、接触部360でオーム接触しており、走査線3aは、ゲート電極3gと電気的に良好に接続されている。そして、ゲート電極3gを構成する第1導電層は、例えばポリシリコン膜等からなる。これにより、ゲート電極3gは、ポリシリコン膜等からなる半導体層1aに対して、絶縁膜2を介して対向配置されたTFTのゲート電極として良好に機能し得る。   As shown in FIG. 4, in the present embodiment, in particular, the first conductive layer that constitutes the gate electrode 3g and the second conductive layer that constitutes the scanning line 3a are separate layers. The two are in ohmic contact with each other at the contact portion 360, and the scanning line 3a is electrically connected to the gate electrode 3g in an excellent manner. The first conductive layer constituting the gate electrode 3g is made of, for example, a polysilicon film. Thereby, the gate electrode 3g can function well as a gate electrode of a TFT disposed so as to face the semiconductor layer 1a made of a polysilicon film or the like via the insulating film 2.

他方、走査線3aを構成する第2導電層は、高融点金属膜を含んでなる。或いは、金属膜、金属シリサイド又は金属ナイトライド等の合金膜を用いて形成されている。例えば、Ti、TiN(チタンナイトライド)又はWSi(タングステンシリサイド)等が用いられている。このような第2導電層は、いずれの場合にも、遮光性の導電層である。よって、走査線3aに対して上方斜め或いは下方斜めから入射した光が、当該走査線3aにとらえられて光ファイバーの中を行くように迷光として伝播されることは殆どない。従って、走査線3aにより伝播された光が、ゲート電極3gに対向配置されるチャンネル部1a’に到達する可能性は殆ど無くなる。   On the other hand, the second conductive layer constituting the scanning line 3a includes a refractory metal film. Alternatively, it is formed using an alloy film such as a metal film, a metal silicide, or a metal nitride. For example, Ti, TiN (titanium nitride), WSi (tungsten silicide), or the like is used. Such a second conductive layer is a light-shielding conductive layer in any case. Therefore, the light incident on the scanning line 3a from the upper side or the lower side is hardly propagated as stray light so as to be captured by the scanning line 3a and go through the optical fiber. Therefore, there is almost no possibility that the light propagated by the scanning line 3a reaches the channel portion 1a 'disposed to face the gate electrode 3g.

仮に図5に示した比較例の如く、光透過性を有するポリシリコン膜からなるゲート電極3g−1と同一層から一体的に走査線3a−1を構築した場合には、当該走査線3a−1は、光透過性を有すると共に周囲の層間絶縁膜を構成する酸化膜よりも高い屈折率を有することになる。このため、走査線3a−1に斜めに入射した入射光等は、走査線3a−1にとらえられて、あたかも光ファイバーの中を行くように、全反射を繰り返して光量を大きく減ずることなく伝播される。この結果、特にプロジェクタ等に用いられる時の電気光学装置の如く、強力な光が照射されると、電気光学装置内に発生した斜めの迷光510が、走査線3a−1からゲート電極3g−1を通じて、TFT30のチャンネル領域1a’に入射してしまう。すると、迷光510による励起で光リーク電流が発生してTFT30の特性が変化してしまうのである。特に、図5に示したように、チャンネル領域1a’付近は、走査線3a−1の中でも、他の場所と異なり、構造的或いは光学的に伝播された迷光510が、走査線3a−1外に出易い条件になっている。   If the scanning line 3a-1 is integrally constructed from the same layer as the gate electrode 3g-1 made of a light-transmitting polysilicon film as in the comparative example shown in FIG. 5, the scanning line 3a- 1 has a light-transmitting property and a refractive index higher than that of the oxide film constituting the surrounding interlayer insulating film. For this reason, incident light or the like incident obliquely on the scanning line 3a-1 is captured by the scanning line 3a-1 and propagated without repeating the total reflection and reducing the amount of light as if going through the optical fiber. The As a result, the oblique stray light 510 generated in the electro-optical device is irradiated from the scanning line 3a-1 to the gate electrode 3g-1 when intense light is irradiated, particularly as in an electro-optical device used in a projector or the like. And enters the channel region 1 a ′ of the TFT 30. Then, light leakage current is generated by excitation by stray light 510 and the characteristics of the TFT 30 change. In particular, as shown in FIG. 5, in the vicinity of the channel region 1a ′, the stray light 510 that is structurally or optically propagated differs from the scanning line 3a-1 in the scanning line 3a-1. It is easy to come out.

これに対して、図4に示したように本実施形態では、高融点金属膜等を含んでなる走査線3aに、光が伝播されることはない。従って、本実施形態によれば、走査線3aを介して伝播される光に起因して、TFT30にて光リーク電流が発生し、トランジスタ特性を変化させる事態を効果的に防止できる。   On the other hand, as shown in FIG. 4, in this embodiment, light is not propagated to the scanning line 3a including the refractory metal film or the like. Therefore, according to the present embodiment, it is possible to effectively prevent a situation in which a light leakage current is generated in the TFT 30 due to the light propagated through the scanning line 3a and the transistor characteristics are changed.

本実施形態では特に、走査線6aを構成する第2導電層は、ゲート電極3gを構成する第1導電層上に重ねられている。よって、高融点金属等を含んでなる遮光性の走査線3aの存在によって、ゲート電極3g或いはこれに対向配置されたTFT30を、上方から効果的に遮光できる。しかも、本実施形態では、走査線3aは、ゲート電極3g上に直接重ねられているので、両者間の電気的な接続は、容易に得られ且つゲート電極3gに極めて近接した位置において上方からの遮光を行うことが可能となる。   Particularly in this embodiment, the second conductive layer constituting the scanning line 6a is overlaid on the first conductive layer constituting the gate electrode 3g. Therefore, the presence of the light-shielding scanning line 3a containing a refractory metal or the like can effectively shield the gate electrode 3g or the TFT 30 disposed opposite thereto from above. In addition, in the present embodiment, since the scanning line 3a is directly overlapped on the gate electrode 3g, electrical connection between them can be easily obtained and from above at a position very close to the gate electrode 3g. Light shielding can be performed.

(第2実施形態)
次に、本発明の第2実施形態における電気光学装置について、図6を参照して説明する。第2実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図6は、第2実施形態における図2のB−B’断面に対応する個所における断面図である。また、図6において、上述した第1実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Second Embodiment)
Next, an electro-optical device according to a second embodiment of the invention will be described with reference to FIG. The basic structure of the second embodiment is substantially the same as that of the first embodiment described above. FIG. 6 is a cross-sectional view taken along the line BB ′ of FIG. 2 in the second embodiment. In FIG. 6, the same reference numerals are given to the same components as those in the first embodiment described above, and the description thereof will be omitted as appropriate.

図6に示すように、第2実施形態では、走査線3a−2は、チャネル領域1a’の上方には設けられておらず、且つ平面的に見て相隣接するTFT30間に存在する。そして、接触部360において、ゲート電極3g−2と走査線3a−2との電気的な接続がとられている。その他の構成については、上述した第1実施形態の場合と同様である。   As shown in FIG. 6, in the second embodiment, the scanning line 3 a-2 is not provided above the channel region 1 a ′ and exists between the adjacent TFTs 30 in plan view. In the contact portion 360, the gate electrode 3g-2 and the scanning line 3a-2 are electrically connected. About another structure, it is the same as that of the case of 1st Embodiment mentioned above.

第2実施形態によれば、走査線3a−2は、各画素電極10a(図2参照)の縁に沿って、相隣接するTFT30間に存在するので、走査線3a−2の厚みを調整することによって、TFT30におけるゲート電極3g−2における表面段差を緩和できる。或いは、ゲート電極3g−2の上方における表面段差を、走査線3a−2の膜厚分だけ低減できる。特に、本実施形態では、この部分で走査線3a−2とデータ線6aとが交差するため、積層高さが一番高くなる傾向がある。しかるに、当該交差部には、実際には、走査線3g−2が存在していないので、走査線3g−2の厚み約500ミクロンメートル程度だけ、これを軽減することができる。尚、本実施形態では、ゲート電極3g−2が、走査線3a−2の一部を構成しているとも言える。   According to the second embodiment, since the scanning line 3a-2 exists between adjacent TFTs 30 along the edge of each pixel electrode 10a (see FIG. 2), the thickness of the scanning line 3a-2 is adjusted. Thereby, the surface level difference in the gate electrode 3g-2 in the TFT 30 can be relaxed. Alternatively, the surface step above the gate electrode 3g-2 can be reduced by the thickness of the scanning line 3a-2. In particular, in this embodiment, since the scanning line 3a-2 and the data line 6a intersect at this portion, the stacking height tends to be the highest. However, since the scanning line 3g-2 does not actually exist at the intersection, the thickness of the scanning line 3g-2 can be reduced by about 500 micrometers. In the present embodiment, it can be said that the gate electrode 3g-2 constitutes a part of the scanning line 3a-2.

これらの結果、TFT30の存在領域付近における基板最上層表面の平坦化を促進できる。ここで、液晶層50は、表面段差が存在すると、配向膜16におけるラビング不良等に起因して配向不良が生じる。よって、本実施形態によれば、このような段差或いは凹凸に起因した液晶の配向不良を低減できる。   As a result, planarization of the surface of the uppermost layer of the substrate in the vicinity of the region where the TFT 30 exists can be promoted. Here, in the liquid crystal layer 50, when there is a surface step, alignment failure occurs due to rubbing failure or the like in the alignment film 16. Therefore, according to the present embodiment, it is possible to reduce liquid crystal alignment defects caused by such steps or irregularities.

尚、本実施形態及び他の実施形態では、図3に示したように多数の所定パターンの導電層を積層することにより、画素電極9aの下地面(即ち、第3層間絶縁膜43の表面)におけるデータ線6aや走査線3aに沿った領域に段差が生じるのを、第3層間絶縁膜43の表面を平坦化処理することで緩和してもよい。例えば、CMP(Chemical Mechanical Polishing)処理等で研磨することにより、或いは有機SOG(Spin On Glass)を用いて平らに形成することで緩和する。このように配線、素子等が存在する領域と存在しない領域との間における段差を緩和することにより、最終的には段差に起因した液晶の配向不良等の画像不良を低減できる。但し、このように第3層間絶縁膜43に平坦化処理を施すのに代えて又は加えて、TFTアレイ基板10、下地絶縁膜12、第1層間絶縁膜41及び第2層間絶縁膜42のうち少なくとも一つに溝を掘って、データ線6a等の配線やTFT30等を埋め込むことにより平坦化処理を行ってもよい。   In the present embodiment and other embodiments, a plurality of conductive layers having a predetermined pattern are stacked as shown in FIG. 3, so that the lower ground of the pixel electrode 9 a (that is, the surface of the third interlayer insulating film 43). The step in the region along the data line 6a and the scanning line 3a in FIG. 5 may be alleviated by planarizing the surface of the third interlayer insulating film 43. For example, it is eased by polishing by CMP (Chemical Mechanical Polishing) or the like, or by forming it flat using organic SOG (Spin On Glass). As described above, by reducing the step between the region where the wiring, the element, etc. are present and the region where the wiring, element, etc. are not present, it is possible to ultimately reduce image defects such as liquid crystal alignment failure due to the step. However, instead of or in addition to performing the planarization process on the third interlayer insulating film 43 in this way, of the TFT array substrate 10, the base insulating film 12, the first interlayer insulating film 41, and the second interlayer insulating film 42. The flattening process may be performed by digging a groove in at least one and embedding the wiring such as the data line 6a or the TFT 30 or the like.

(第3実施形態)
次に、本発明の第3実施形態における電気光学装置について、図7を参照して説明する。第3実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図7は、第3実施形態における図2のB−B’断面に対応する個所における断面図である。また、図7において、上述した第1実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Third embodiment)
Next, an electro-optical device according to a third embodiment of the invention will be described with reference to FIG. The basic structure of the third embodiment is generally the same as that of the first embodiment described above. FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. 2 in the third embodiment. In FIG. 7, the same components as those in the first embodiment described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図7に示すように、第3実施形態では、走査線3a−3は、チャネル領域1a’の上方には設けられておらず、且つ平面的に見て相隣接するTFT30間に存在する。そして、接触部360において、全体に平坦な島状のゲート電極3g−3と走査線3a−3との電気的な接続がとられている。また、ゲート電極3g−3は、走査線3a−3の上側に形成されている。その他の構成については、上述した第1実施形態の場合と同様である。   As shown in FIG. 7, in the third embodiment, the scanning line 3a-3 is not provided above the channel region 1a 'and exists between the TFTs 30 adjacent to each other in plan view. In the contact portion 360, the entire flat island-shaped gate electrode 3g-3 and the scanning line 3a-3 are electrically connected. The gate electrode 3g-3 is formed on the upper side of the scanning line 3a-3. About another structure, it is the same as that of the case of 1st Embodiment mentioned above.

第3実施形態によれば、第2実施形態と同様に、TFT30におけるゲート電極3g−3における表面段差を緩和できる。或いは、ゲート電極3g−3の上方における表面段差を、走査線3a−3の膜厚分だけ低減できる。   According to the third embodiment, similarly to the second embodiment, the surface step in the gate electrode 3g-3 in the TFT 30 can be relaxed. Alternatively, the surface step above the gate electrode 3g-3 can be reduced by the thickness of the scanning line 3a-3.

(第4実施形態)
次に、本発明の第4実施形態における電気光学装置について、図8及び図9を参照して説明する。第4実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図8は、第4実施形態における、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図9は、図8のB−B’断面図である。また、図8及び図9において、上述した第1実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Fourth embodiment)
Next, an electro-optical device according to a fourth embodiment of the invention will be described with reference to FIGS. The basic structure of the fourth embodiment is substantially the same as that of the first embodiment described above. FIG. 8 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the fourth embodiment. 9 is a cross-sectional view taken along the line BB ′ of FIG. In FIGS. 8 and 9, the same components as those in the first embodiment described above are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図8及び図9に示すように、第4実施形態では、走査線3a−4は、ゲート電極3g−4と別層に、即ち第1層間絶縁膜41’を介して上層側に積層されている。そして、両者間は、コンタクトホール82及び82’によって、電気的に接続されている。また、これに伴い、第2〜第4層間絶縁膜42’〜44’が第1層間絶縁膜41’の上層側に順次積層されている。その他の構成については、上述した第1実施形態の場合と同様である。   As shown in FIGS. 8 and 9, in the fourth embodiment, the scanning line 3a-4 is stacked on a layer different from the gate electrode 3g-4, that is, on the upper layer side via the first interlayer insulating film 41 ′. Yes. The two are electrically connected by contact holes 82 and 82 '. Accordingly, the second to fourth interlayer insulating films 42 ′ to 44 ′ are sequentially stacked on the upper layer side of the first interlayer insulating film 41 ′. About another structure, it is the same as that of the case of 1st Embodiment mentioned above.

第4実施形態によれば、走査線3a−4を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線3a−4に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、コンタクトホール82及び82’が存在するので、ゲート電極3g−4にそのまま伝達されることはない。従って、走査線3a−4により伝播された光が、ゲート電極3g−4に対向配置されるチャンネル領域1a’付近に到達する可能性は殆ど無い。   According to the fourth embodiment, when the scanning line 3a-4 is made of a light transmissive material such as light transmissive doped polysilicon, for example, the scanning line 3a-4 is obliquely upward or downward with respect to the scanning line 3a-4. Even if the incident light is captured by the silicon or the like and propagated as stray light so as to go through the optical fiber, the contact holes 82 and 82 'are present, so that the incident light is transmitted as it is to the gate electrode 3g-4. Absent. Therefore, there is almost no possibility that the light propagated by the scanning line 3a-4 reaches the vicinity of the channel region 1a 'disposed opposite to the gate electrode 3g-4.

本実施形態では、走査線3a−4を、第1〜第3実施形態の場合と同様に、高融点金属等を含んでなる遮光性の導電材料から形成してもよい。或いは、少なくとも、コンタクトホール82及び82’を、このような遮光性の導電材料によってプラグしてもよい。いずれの場合にも、より確実に、走査線3a−4内を伝播する光がコンタクトホール82及び82’を通してゲート電極3g−4に入射するのを効果的に防止できる。   In the present embodiment, the scanning lines 3a-4 may be formed of a light-shielding conductive material containing a refractory metal or the like, as in the first to third embodiments. Alternatively, at least the contact holes 82 and 82 'may be plugged with such a light-shielding conductive material. In any case, the light propagating through the scanning line 3a-4 can be effectively prevented from entering the gate electrode 3g-4 through the contact holes 82 and 82 '.

加えて、本実施形態によれば、チャンネル領域1a’の直上には走査線3a−4は存在していないので、第2又は第3実施形態の場合と同様に、その上方における段差を低減できる。   In addition, according to the present embodiment, since the scanning line 3a-4 does not exist immediately above the channel region 1a ′, the step above the step can be reduced as in the second or third embodiment. .

(第5実施形態)
次に、本発明の第5実施形態における電気光学装置について、図10を参照して説明する。第5実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図10は、第5実施形態における図2のB−B’断面に対応する個所における断面図である。また、図10において、上述した第1実施形態又は第4実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Fifth embodiment)
Next, an electro-optical device according to a fifth embodiment of the invention will be described with reference to FIG. The basic structure of the fifth embodiment is generally the same as that of the first embodiment described above. FIG. 10 is a cross-sectional view taken along a line BB ′ in FIG. 2 according to the fifth embodiment. In FIG. 10, the same reference numerals are given to the same components as those in the first embodiment or the fourth embodiment described above, and the description thereof will be omitted as appropriate.

図10に示すように、第5実施形態では、走査線3a−5は、ゲート電極3g−5と別層に、即ち第1層間絶縁膜41”を介して下層側に積層されている。そして、両者間は、コンタクトホール84及び84’によって、電気的に接続されている。また、これに伴い、第2層間絶縁膜42”が第1層間絶縁膜41”の上層側に積層されている。その他の構成については、上述した第1又は第4実施形態の場合と同様である。   As shown in FIG. 10, in the fifth embodiment, the scanning line 3a-5 is stacked in a layer different from the gate electrode 3g-5, that is, on the lower layer side via the first interlayer insulating film 41 ″. The two are electrically connected by contact holes 84 and 84 ′, and accordingly, the second interlayer insulating film 42 ″ is laminated on the upper layer side of the first interlayer insulating film 41 ″. Other configurations are the same as those in the first or fourth embodiment described above.

第5実施形態によれば、走査線3a−5を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線3a−5に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、コンタクトホール84及び84’が存在するので、ゲート電極3g−5にそのまま伝達されることはない。従って、走査線3a−5により伝播された光が、ゲート電極3g−5に対向配置されるチャンネル領域1a’付近に到達する可能性は殆ど無い。   According to the fifth embodiment, when the scanning line 3a-5 is made of a light-transmitting material such as light-transmitting doped polysilicon, the scanning line 3a-5 is obliquely upward or downward with respect to the scanning line 3a-5. Even if the incident light is captured by the silicon or the like and propagated as stray light so as to go through the optical fiber, the contact holes 84 and 84 'are present, so that the incident light is transmitted as it is to the gate electrode 3g-5. Absent. Therefore, there is almost no possibility that the light propagated by the scanning line 3a-5 reaches the vicinity of the channel region 1a 'disposed opposite to the gate electrode 3g-5.

本実施形態では、走査線3a−5を、第1〜第3実施形態の場合と同様に、高融点金属等を含んでなる遮光性の導電材料から形成してもよい。或いは、少なくとも、コンタクトホール84及び84’を、このような遮光性の導電材料によってプラグしてもよい。いずれの場合にも、より確実に、走査線3a−5内を伝播する光がコンタクトホール84及び84’を通してゲート電極3g−5に入射するのを効果的に防止できる。   In the present embodiment, the scanning lines 3a-5 may be formed of a light-shielding conductive material containing a refractory metal or the like, as in the first to third embodiments. Alternatively, at least the contact holes 84 and 84 'may be plugged with such a light-shielding conductive material. In any case, the light propagating in the scanning line 3a-5 can be effectively prevented from entering the gate electrode 3g-5 through the contact holes 84 and 84 '.

(第6実施形態)
次に、本発明の第6実施形態における電気光学装置について、図11を参照して説明する。第6実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図11は、第6実施形態における図2のB−B’断面に対応する個所における断面図である。また、図11において、上述した第1実施形態又は第4実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Sixth embodiment)
Next, an electro-optical device according to a sixth embodiment of the invention will be described with reference to FIG. The basic structure of the sixth embodiment is generally the same as that of the first embodiment described above. FIG. 11 is a cross-sectional view taken along a line BB ′ in FIG. 2 according to the sixth embodiment. In FIG. 11, the same reference numerals are given to the same components as those in the first embodiment or the fourth embodiment described above, and the description thereof will be omitted as appropriate.

図11に示すように、第5実施形態では、走査線3a−6は、ゲート電極3g−6と別層に、即ち第1層間絶縁膜41’を介して上層側に積層されている。そして、両者間は、コンタクトホール82及び82’によって、電気的に接続されている。更に、走査線3a−6は、ゲート電極3g−6の上方にも形成されており、ゲート電極3g−6の上方からの光に対する遮光膜としても機能している。即ち、走査線3a−6は、好ましくは、遮光膜からなる。その他の構成については、上述した第1又は第4実施形態の場合と同様である。   As shown in FIG. 11, in the fifth embodiment, the scanning line 3a-6 is stacked in a layer different from the gate electrode 3g-6, that is, on the upper layer side via the first interlayer insulating film 41 '. The two are electrically connected by contact holes 82 and 82 '. Further, the scanning line 3a-6 is also formed above the gate electrode 3g-6, and functions as a light shielding film against light from above the gate electrode 3g-6. That is, the scanning line 3a-6 is preferably made of a light shielding film. About another structure, it is the same as that of the case of the 1st or 4th embodiment mentioned above.

第6実施形態によれば、ゲート電極3g−6と走査線3a−6とは、別層であるので、走査線3a−6を伝播する光が、ゲート電極3g−6に伝達されることは殆どない。従って、走査線3a−6により伝播された光が、ゲート電極3g−6に対向配置されるチャンネル領域1a’付近に到達する可能性は殆ど無い。   According to the sixth embodiment, since the gate electrode 3g-6 and the scanning line 3a-6 are separate layers, the light propagating through the scanning line 3a-6 is transmitted to the gate electrode 3g-6. Almost no. Therefore, there is almost no possibility that the light propagated by the scanning line 3a-6 reaches the vicinity of the channel region 1a 'disposed to face the gate electrode 3g-6.

尚、上述した第4から第6実施形態では、ゲート電極と走査線とは、別層として形成されており、コンタクトホールを介して電気的に接続されている。しかしながら、これらの実施形態の変形形態として、両者間を、コンタクトホールに加えて或いは代えて、遮光性の導電材料からなる中継層を更に備えてもよい。このように構成すれば、走査線に対して上方斜め或いは下方斜めから入射した光が、走査線にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、中継層を介してゲート電極にまで伝播されることはなくなる。   In the fourth to sixth embodiments described above, the gate electrode and the scanning line are formed as separate layers, and are electrically connected via a contact hole. However, as a modification of these embodiments, a relay layer made of a light-shielding conductive material may be further provided between the two in addition to or instead of the contact hole. With this configuration, even if light that is incident on the scanning line obliquely from above or obliquely below is captured by the scanning line and propagated as stray light through the optical fiber, the gate is connected via the relay layer. It will not propagate to the electrode.

(第7実施形態)
次に、本発明の第7実施形態における電気光学装置について、図12及び図13を参照して説明する。第7実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図12は、第7実施形態における、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図13は、図12のB−B’断面図である。また、図12及び図13において、上述した第1実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Seventh embodiment)
Next, an electro-optical device according to a seventh embodiment of the invention will be described with reference to FIGS. The basic structure of the seventh embodiment is substantially the same as that of the first embodiment described above. FIG. 12 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the seventh embodiment. 13 is a cross-sectional view taken along the line BB ′ of FIG. 12 and 13, the same reference numerals are given to the same components as those in the first embodiment described above, and the description thereof will be omitted as appropriate.

図12及び図13に示すように、第7実施形態では、走査線3a−7は、ゲート電極3g−7と同一層として形成されている。そして、両者は、TFT30の両脇において分断されていると共に、島状の導電性の遮光部材86及び86’によって電気的に相互に接続されている。遮光部材86及び86’は、例えば、金属膜、金属シリサイド又は金属ナイトライド等からなる。その他の構成については、上述した第1実施形態の場合と同様である。   As shown in FIGS. 12 and 13, in the seventh embodiment, the scanning line 3a-7 is formed as the same layer as the gate electrode 3g-7. Both are separated on both sides of the TFT 30 and are electrically connected to each other by island-shaped conductive light shielding members 86 and 86 '. The light shielding members 86 and 86 'are made of, for example, a metal film, metal silicide, metal nitride, or the like. About another structure, it is the same as that of the case of 1st Embodiment mentioned above.

第7実施形態によれば、ゲート電極3g−7及び走査線3a−7を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線3a−7に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、遮光部材86及び86’が存在するので、ゲート電極3g−7にそのまま伝達されることはない。従って、走査線3a−7により伝播された光が、ゲート電極3g−7に対向配置されるチャンネル領域1a’付近に到達する可能性は殆ど無い。   According to the seventh embodiment, when the gate electrode 3g-7 and the scanning line 3a-7 are made of a light-transmitting material such as light-transmitting doped polysilicon, the scanning line 3a-7 Even if light incident from the upper side or the lower side is captured by the silicon or the like and propagated as stray light so as to go through the optical fiber, the light shielding members 86 and 86 'exist, so that the gate electrode 3g-7 It is not transmitted as it is. Therefore, there is almost no possibility that the light propagated by the scanning line 3a-7 reaches the vicinity of the channel region 1a 'disposed opposite to the gate electrode 3g-7.

加えて、本実施形態によれば、チャンネル領域1a’の直上には走査線3a−7は存在していないので、第2から第4実施形態の場合と同様に、その上方における段差を低減できる。   In addition, according to the present embodiment, since the scanning line 3a-7 does not exist immediately above the channel region 1a ′, the step above the step can be reduced as in the second to fourth embodiments. .

尚、第7実施形態の変形形態として、同一層として形成され且つ分断されたゲート電極3g−7と走査線3a−7との間を、これとは層間絶縁膜を介して上又は下側の別層に形成された導電層を介して電気的に接続してもよい。更にこの際、係る導電層を遮光性の導電材料から構築してもよい。尚、このような導電層とゲート電極3g−7との間、及びこのような導電層と走査線3a−7との間については、コンタクトホールを介して接続すればよい。   As a modification of the seventh embodiment, the gate electrode 3g-7 formed as the same layer and divided between the scanning line 3a-7 and the scanning line 3a-7 are arranged above or below the interlayer insulating film. You may electrically connect through the conductive layer formed in another layer. Further, at this time, the conductive layer may be constructed from a light-shielding conductive material. In addition, what is necessary is just to connect between such a conductive layer and the gate electrode 3g-7, and between such a conductive layer and the scanning line 3a-7 through a contact hole.

(第8実施形態)
次に、本発明の第8実施形態における電気光学装置について、図14を参照して説明する。第8実施形態における基本的な構造は、概ね上述した第1実施形態の場合と同様である。図14は、第8実施形態における図2のB−B’断面に対応する個所における断面図である。また、図14において、上述した第1実施形態又は第7実施形態と同様の構成要素には同様の参照符号を付し、それらの説明は適宜省略する。
(Eighth embodiment)
Next, an electro-optical device according to an eighth embodiment of the invention will be described with reference to FIG. The basic structure of the eighth embodiment is generally the same as that of the first embodiment described above. FIG. 14 is a cross-sectional view taken along a line BB ′ in FIG. 2 according to the eighth embodiment. In FIG. 14, the same reference numerals are given to the same components as those in the first embodiment or the seventh embodiment described above, and the description thereof will be omitted as appropriate.

図14に示すように、第8実施形態では、第7実施形態の場合と同様に、走査線3a−8とゲート電極3g−8と同一層として形成されている。そして、両者間には、TFT30の両脇においてシリサイド化された遮光部分186及び186’が介在している。この際、シリサイド化された遮光部分186及び186’は、走査線3a−8及びゲート電極3g−8間を電気的に接続する導電部分としても機能する。その他の構成については、上述した第1又は第7実施形態の場合と同様である。   As shown in FIG. 14, in the eighth embodiment, the scanning line 3a-8 and the gate electrode 3g-8 are formed as the same layer as in the seventh embodiment. Between both sides, silicidized light shielding portions 186 and 186 ′ are interposed on both sides of the TFT 30. At this time, the silicidized light-shielding portions 186 and 186 'also function as conductive portions that electrically connect the scanning lines 3a-8 and the gate electrodes 3g-8. About another structure, it is the same as that of the case of the 1st or 7th embodiment mentioned above.

第8実施形態によれば、ゲート電極3g−8及び走査線3a−8を、例えば光透過性のドープトポリシリコン等の光透過性材料から構成した際に、走査線3a−8に対して上方斜め或いは下方斜めから入射した光が、当該シリコン等にとらえられて光ファイバーの中を行くように迷光として伝播されたとしても、遮光部分186及び186’が存在するので、ゲート電極3g−8にそのまま伝達されることはない。従って、走査線3a−8により伝播された光が、ゲート電極3g−8に対向配置されるチャンネル領域1a’付近に到達する可能性は殆ど無い。   According to the eighth embodiment, when the gate electrode 3g-8 and the scanning line 3a-8 are made of a light-transmitting material such as light-transmitting doped polysilicon, the scanning line 3a-8 Even if light incident from above or below is captured by the silicon or the like and propagates as stray light so as to go through the optical fiber, the light shielding portions 186 and 186 'exist, and therefore the gate electrode 3g-8 It is not transmitted as it is. Therefore, there is almost no possibility that the light propagated by the scanning line 3a-8 reaches the vicinity of the channel region 1a 'disposed opposite to the gate electrode 3g-8.

尚、このような遮光部分186及び186’は、例えば、ポリシリコン膜等からなる走査線3a−8上に、Ti(チタン)やW(タングステン)などの金属を薄膜パターン形成し、加温によりその金属をポリシリコンの中に浸透させてシリサイド化することで比較的容易に形成できる。   The light shielding portions 186 and 186 'are formed by forming a thin film pattern of a metal such as Ti (titanium) or W (tungsten) on the scanning line 3a-8 made of, for example, a polysilicon film and the like. The metal can be formed relatively easily by infiltrating the polysilicon and siliciding.

以上説明した第1から第8実施形態では、画素スイッチング用TFT30は、好ましくは図3に示したようにLDD構造を持つが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造を持ってよいし、走査線3aの一部からなるゲート電極をマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のTFTであってもよい。また各実施形態では、画素スイッチング用TFT30のゲート電極を高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。更に、TFT30は、トップゲート型に限らず、ボトムゲート型でもよい。   In the first to eighth embodiments described above, the pixel switching TFT 30 preferably has an LDD structure as shown in FIG. 3, but an impurity is implanted into the low concentration source region 1b and the low concentration drain region 1c. A self-aligned TFT that forms high-concentration source and drain regions in a self-aligned manner by implanting impurities at a high concentration using a gate electrode formed of a part of the scanning line 3a as a mask. Also good. In each embodiment, a single gate structure in which only one gate electrode of the pixel switching TFT 30 is arranged between the high-concentration source region 1d and the high-concentration drain region 1e is used. However, two or more gate electrodes are provided between these gate electrodes. You may arrange. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced. Further, the TFT 30 is not limited to the top gate type, and may be a bottom gate type.

(電気光学装置の全体構成)
以上のように構成された各実施形態における電気光学装置の全体構成を図15及び図16を参照して説明する。尚、図15は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図16は、図15のH−H’断面図である。
(Overall configuration of electro-optical device)
The overall configuration of the electro-optical device according to each embodiment configured as described above will be described with reference to FIGS. 15 and 16. 15 is a plan view of the TFT array substrate 10 as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 16 is a cross-sectional view taken along the line HH ′ of FIG.

図15において、TFTアレイ基板10の上には、シール材52がその縁に沿って設けられており、その内側に並行して、画像表示領域10aの周辺を規定する額縁としての遮光膜53が設けられている。シール材52の外側の領域には、データ線6aに画像信号を所定タイミングで供給することによりデータ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定タイミングで供給することにより走査線3aを駆動する走査線駆動回路104が、この一辺に隣接する2辺に沿って設けられている。走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでも良いことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。更にTFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナー部の少なくとも1箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。そして、図16に示すように、図15に示したシール材52とほぼ同じ輪郭を持つ対向基板20が当該シール材52によりTFTアレイ基板10に固着されている。   In FIG. 15, a sealing material 52 is provided on the TFT array substrate 10 along the edge thereof, and a light shielding film 53 as a frame defining the periphery of the image display region 10a is provided in parallel to the inside thereof. Is provided. In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing along one side of the TFT array substrate 10. A scanning line driving circuit 104 that drives the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a. Further, on the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20. As shown in FIG. 16, the counter substrate 20 having substantially the same contour as the sealing material 52 shown in FIG. 15 is fixed to the TFT array substrate 10 by the sealing material 52.

尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.

以上図1から図16を参照して説明した実施形態では、データ線駆動回路101及び走査線駆動回路104をTFTアレイ基板10の上に設ける代わりに、例えばTAB(Tape Automated bonding)基板上に実装された駆動用LSIに、TFTアレイ基板10の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板20の投射光が入射する側及びTFTアレイ基板10の出射光が出射する側には各々、例えば、TN(Twisted Nematic)モード、STN(Super Twisted Nematic)モード、VA(Vertically Aligned)モード、PDLC(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード/ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。   In the embodiment described above with reference to FIGS. 1 to 16, instead of providing the data line driving circuit 101 and the scanning line driving circuit 104 on the TFT array substrate 10, for example, they are mounted on a TAB (Tape Automated Bonding) substrate. The drive LSI may be electrically and mechanically connected via an anisotropic conductive film provided on the periphery of the TFT array substrate 10. Further, for example, a TN (Twisted Nematic) mode, an STN (Super Twisted Nematic) mode, and a VA (Vertically Aligned) are respectively provided on the side on which the projection light of the counter substrate 20 enters and the side on which the emission light of the TFT array substrate 10 exits. A polarizing film, a retardation film, a polarizing plate, and the like are arranged in a predetermined direction according to the operation mode such as the mode, the PDLC (Polymer Dispersed Liquid Crystal) mode, and the normally white mode / normally black mode.

以上説明した実施形態における電気光学装置は、プロジェクタに適用されるため、3枚の電気光学装置がRGB用のライトバルブとして各々用いられ、各ライトバルブには各々RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板20に、カラーフィルタは設けられていない。しかしながら、画素電極9aに対向する所定領域にRGBのカラーフィルタをその保護膜と共に、対向基板20上に形成してもよい。また、対向基板20上に1画素1個対応するようにマイクロレンズを形成してもよい。あるいは、TFTアレイ基板10上のRGBに対向する画素電極9a下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更にまた、対向基板20上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、RGB色を作り出すダイクロイックフィルタを形成してもよい。   Since the electro-optical device in the embodiment described above is applied to a projector, three electro-optical devices are respectively used as RGB light valves, and each light valve is connected to a dichroic mirror for RGB color separation. The light of each color that has been decomposed is incident as projection light. Therefore, in each embodiment, the counter substrate 20 is not provided with a color filter. However, an RGB color filter may be formed on the counter substrate 20 together with its protective film in a predetermined region facing the pixel electrode 9a. Further, micro lenses may be formed on the counter substrate 20 so as to correspond to one pixel. Alternatively, it is also possible to form a color filter layer with a color resist or the like under the pixel electrodes 9 a facing RGB on the TFT array substrate 10. Furthermore, a dichroic filter that produces RGB colors by using interference of light may be formed by depositing several layers of interference layers having different refractive indexes on the counter substrate 20.

(電子機器の実施形態)
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに図17は、投射型カラー表示装置の図式的断面図である。
(Embodiment of electronic device)
Next, an overall configuration, particularly an optical configuration, of an embodiment of a projection color display device as an example of an electronic apparatus using the electro-optical device described in detail as a light valve will be described. FIG. 17 is a schematic cross-sectional view of the projection type color display device.

図17において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ1100は、駆動回路がTFTアレイ基板上に搭載された液晶装置100を含む液晶モジュールを3個用意し、夫々RGB用のライトバルブ100R、100G及び100Bとして用いたプロジェクタとして構成されている。液晶プロジェクタ1100では、メタルハライドランプ等の白色光源のランプユニット1102から投射光が発せられると、3枚のミラー1106及び2枚のダイクロイックミラー1108によって、RGBの3原色に対応する光成分R、G、Bに分けられ、各色に対応するライトバルブ100R、100G及び100Bに夫々導かれる。この際、特にB光は、長い光路による光損失を防ぐために、入射レンズ1122、リレーレンズ1123及び出射レンズ1124からなるリレーレンズ系1121を介して導かれる。そして、ライトバルブ100R、100G及び100Bにより夫々変調された3原色に対応する光成分は、ダイクロイックプリズム1112により再度合成された後、投射レンズ1114を介してスクリーン1120にカラー画像として投射される。   In FIG. 17, a liquid crystal projector 1100, which is an example of a projection type color display device according to the present embodiment, prepares three liquid crystal modules including a liquid crystal device 100 having a drive circuit mounted on a TFT array substrate. It is configured as a projector used as the valves 100R, 100G, and 100B. In the liquid crystal projector 1100, when projection light is emitted from a lamp unit 1102 of a white light source such as a metal halide lamp, light components R, G, and R corresponding to the three primary colors of RGB are obtained by three mirrors 1106 and two dichroic mirrors 1108. B is divided into the light valves 100R, 100G and 100B corresponding to the respective colors. At this time, in particular, the B light is guided through a relay lens system 1121 including an incident lens 1122, a relay lens 1123, and an exit lens 1124 in order to prevent light loss due to a long optical path. The light components corresponding to the three primary colors modulated by the light valves 100R, 100G, and 100B are synthesized again by the dichroic prism 1112 and then projected as a color image on the screen 1120 via the projection lens 1114.

尚、本発明は、上述した実施形態の如き液晶装置の他、電子ペーパなどの電気泳動装置、EL表示装置等の各種電気光学装置にも適用可能である。   The present invention can be applied to various electro-optical devices such as electrophoretic devices such as electronic paper and EL display devices in addition to the liquid crystal devices as in the above-described embodiments.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学基板、電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. A substrate, an electro-optical device, and an electronic apparatus are also included in the technical scope of the present invention.

本発明の第1実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。3 is an equivalent circuit of various elements, wirings, and the like provided in a plurality of pixels in a matrix form constituting an image display region in the electro-optical device according to the first embodiment of the present invention. 第1実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes and the like are formed in the electro-optical device of the first embodiment. 第1実施形態における図2のA−A’断面図である。It is A-A 'sectional drawing of FIG. 2 in 1st Embodiment. 第1実施形態における図2のB−B’断面図である。It is B-B 'sectional drawing of FIG. 2 in 1st Embodiment. 比較例におけるB−B’断面図である。It is B-B 'sectional drawing in a comparative example. 本発明の第2実施形態における図2のB−B’断面に対応する個所における断面図である。It is sectional drawing in the location corresponding to the B-B 'cross section of FIG. 2 in 2nd Embodiment of this invention. 本発明の第3実施形態における図2のB−B’断面に対応する個所における断面図である。It is sectional drawing in the location corresponding to the B-B 'cross section of FIG. 2 in 3rd Embodiment of this invention. 本発明の第4実施形態における、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。It is a top view of a plurality of pixel groups which a TFT array substrate in which a data line, a scanning line, a pixel electrode, etc. formed in a 4th embodiment of the present invention mutually adjoins. 図8のB−B’断面図である。It is B-B 'sectional drawing of FIG. 本発明の第5実施形態における図2のB−B’断面に対応する個所における断面図である。It is sectional drawing in the location corresponding to the B-B 'cross section of FIG. 2 in 5th Embodiment of this invention. 第6実施形態における図2のB−B’断面に対応する個所における断面図である。It is sectional drawing in the location corresponding to the B-B 'cross section of FIG. 2 in 6th Embodiment. 本発明の第7実施形態における、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。It is a top view of a plurality of pixel groups which a TFT array substrate in which a data line, a scanning line, a pixel electrode, etc. were formed in a 7th embodiment of the present invention adjoin. 図12のB−B’断面図である。It is B-B 'sectional drawing of FIG. 本発明の第8実施形態における図2のB−B’断面に対応する個所における断面図である。It is sectional drawing in the location corresponding to the B-B 'cross section of FIG. 2 in 8th Embodiment of this invention. 本発明の電気光学装置の実施形態における電気光学基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であるFIG. 2 is a plan view of an electro-optic substrate in an embodiment of the electro-optic device of the present invention, as viewed from the side of a counter substrate together with each component formed thereon 図15のH−H’断面図である。It is H-H 'sectional drawing of FIG. 本発明の電子機器の実施形態に係る投射型カラー表示装置の概略ブロック図である。1 is a schematic block diagram of a projection type color display device according to an embodiment of an electronic apparatus of the present invention.

符号の説明Explanation of symbols

1a’…チャネル領域、3g…ゲート電極、3a…走査線、6a…データ線、9a…画素電極、10…TFTアレイ基板、20…対向基板、30…TFT、50…液晶層。   DESCRIPTION OF SYMBOLS 1a '... Channel region, 3g ... Gate electrode, 3a ... Scan line, 6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 20 ... Counter substrate, 30 ... TFT, 50 ... Liquid crystal layer.

Claims (10)

基板上に、
画素電極と、
前記画素電極に対応して設けられた薄膜トランジスタと、
前記薄膜トランジスタを覆う層間絶縁膜と、
前記層間絶縁膜の前記基板とは反対側に設けられた走査線と、
前記層間絶縁膜に、平面的に見て前記薄膜トランジスタの半導体層の両側に形成されたコンタクトホールとを備え、
前記走査線は、前記コンタクトホールを介して前記薄膜トランジスタのゲート電極に電気的に接続されており、少なくとも該ゲート電極に対向する前記薄膜トランジスタのチャネル領域と重なる領域には設けられていないことを特徴とする電気光学基板。
On the board
A pixel electrode;
A thin film transistor provided corresponding to the pixel electrode;
An interlayer insulating film covering the thin film transistor;
A scanning line provided on the opposite side of the interlayer insulating film from the substrate;
Contact holes formed on both sides of the semiconductor layer of the thin film transistor in plan view in the interlayer insulating film,
The scan line is electrically connected to the gate electrode of the thin film transistor through the contact hole, and is not provided in a region overlapping at least the channel region of the thin film transistor facing the gate electrode. An electro-optic substrate.
前記薄膜トランジスタの半導体層と前記基板との間に設けられた第1遮光膜と、前記走査線を覆う層間絶縁膜上に設けられた第2遮光膜とを備え、A first light shielding film provided between the semiconductor layer of the thin film transistor and the substrate, and a second light shielding film provided on an interlayer insulating film covering the scanning line,
前記第1及び第2遮光膜は、それぞれ前記薄膜トランジスタのチャネル領域を上下から覆うように設けられていることを特徴とする請求項1に記載の電気光学基板。2. The electro-optic substrate according to claim 1, wherein the first and second light shielding films are provided so as to cover a channel region of the thin film transistor from above and below, respectively.
前記第2遮光膜は、前記走査線と重なるように形成された容量線からなることを特徴とする請求項2に記載の電気光学基板。The electro-optical substrate according to claim 2, wherein the second light shielding film is formed of a capacitor line formed so as to overlap the scanning line. 前記チャネル領域の上方に、データ線が設けられていることを特徴とする請求項1に記載の電気光学基板。   The electro-optic substrate according to claim 1, wherein a data line is provided above the channel region. 前記走査線は、高融点金属膜を含んでなることを特徴とする請求項1から4の何れか一項に記載の電気光学基板。   The electro-optical substrate according to claim 1, wherein the scanning line includes a refractory metal film. 前記走査線は、シリコン化合物を含んでなることを特徴とする請求項1からの何れか一項に記載の電気光学基板。 The scanning lines, electro-optic substrate according to claim 1, any one of 4, characterized in that it comprises a silicon compound. 前記走査線は、ポリシリコンからなることを特徴とする請求項1から4の何れか一項に記載の電気光学基板。   The electro-optical substrate according to claim 1, wherein the scanning line is made of polysilicon. 前記走査線は、金属膜、導電膜及び半導体膜を含んでなる多層構造を有することを特徴とする請求項1から4の何れか一項に記載の電気光学基板。   5. The electro-optic substrate according to claim 1, wherein the scanning line has a multilayer structure including a metal film, a conductive film, and a semiconductor film. 請求項1からの何れか一項に記載の電気光学基板と、
該電気光学基板に対向配置された対向基板と、
該対向基板及び前記電気光学基板間に狭持された電気光学物質と、
を備えたことを特徴とする電気光学装置。
The electro-optic substrate according to any one of claims 1 to 8 ,
A counter substrate disposed opposite to the electro-optic substrate;
An electro-optic material sandwiched between the counter substrate and the electro-optic substrate;
An electro-optical device comprising:
請求項に記載の電気光学装置を具備することを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 9 .
JP2007302657A 2007-11-22 2007-11-22 Electro-optical substrate, and electro-optical device and electronic apparatus including the same Expired - Fee Related JP4760818B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007302657A JP4760818B2 (en) 2007-11-22 2007-11-22 Electro-optical substrate, and electro-optical device and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007302657A JP4760818B2 (en) 2007-11-22 2007-11-22 Electro-optical substrate, and electro-optical device and electronic apparatus including the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002261809A Division JP4154965B2 (en) 2002-09-06 2002-09-06 Electro-optical substrate, and electro-optical device and electronic apparatus including the same

Publications (2)

Publication Number Publication Date
JP2008097024A JP2008097024A (en) 2008-04-24
JP4760818B2 true JP4760818B2 (en) 2011-08-31

Family

ID=39379853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007302657A Expired - Fee Related JP4760818B2 (en) 2007-11-22 2007-11-22 Electro-optical substrate, and electro-optical device and electronic apparatus including the same

Country Status (1)

Country Link
JP (1) JP4760818B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10319431A (en) * 1997-05-15 1998-12-04 Advanced Display:Kk Thin film transistor array substrate
JP3736122B2 (en) * 1998-06-23 2006-01-18 セイコーエプソン株式会社 Liquid crystal device and electronic device
JP3916823B2 (en) * 1999-04-07 2007-05-23 シャープ株式会社 Active matrix substrate, manufacturing method thereof, and flat panel image sensor
JP4485078B2 (en) * 2000-01-26 2010-06-16 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
JP4496600B2 (en) * 2000-04-24 2010-07-07 セイコーエプソン株式会社 Electro-optical device and projector
JP3931547B2 (en) * 2000-10-18 2007-06-20 セイコーエプソン株式会社 Electro-optical device and manufacturing method thereof
JP3791338B2 (en) * 2001-02-08 2006-06-28 セイコーエプソン株式会社 Electro-optical device, manufacturing method thereof, and projection display device

Also Published As

Publication number Publication date
JP2008097024A (en) 2008-04-24

Similar Documents

Publication Publication Date Title
JP3669351B2 (en) Electro-optical device and electronic apparatus
JP4088190B2 (en) Electro-optical device and electronic apparatus
JP5245333B2 (en) Electro-optical device and electronic apparatus
JP5381031B2 (en) Electro-optical device and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP3821067B2 (en) Electro-optical device and electronic apparatus
JP3743291B2 (en) Electro-optical device and projector
JP3608531B2 (en) Electro-optical device and projection display device
JP5104140B2 (en) Electro-optical device and electronic apparatus
JP4438312B2 (en) Electro-optical device and electronic apparatus
JP3849434B2 (en) Electro-optical device and projection display device
JP5141536B2 (en) Electro-optical device and electronic apparatus
JP3700679B2 (en) Electro-optical device and electronic apparatus
JP3965935B2 (en) Electro-optical device and projection display device
JP4154965B2 (en) Electro-optical substrate, and electro-optical device and electronic apparatus including the same
JP4509463B2 (en) Electro-optical device and electronic apparatus
JP4760818B2 (en) Electro-optical substrate, and electro-optical device and electronic apparatus including the same
JP2009053417A (en) Electrooptical device, its manufacturing method, and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP2004109988A (en) Electro-optic apparatus and electronic appliance
JP4026398B2 (en) Electro-optical device and electronic apparatus
JP4063260B2 (en) Electro-optical device and projection display device
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP3729071B2 (en) Electro-optical device and projector
JP4457672B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100928

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees