JP4754380B2 - Plasma etching method, control program, storage medium, and plasma processing apparatus - Google Patents

Plasma etching method, control program, storage medium, and plasma processing apparatus Download PDF

Info

Publication number
JP4754380B2
JP4754380B2 JP2006085375A JP2006085375A JP4754380B2 JP 4754380 B2 JP4754380 B2 JP 4754380B2 JP 2006085375 A JP2006085375 A JP 2006085375A JP 2006085375 A JP2006085375 A JP 2006085375A JP 4754380 B2 JP4754380 B2 JP 4754380B2
Authority
JP
Japan
Prior art keywords
etching
plasma
polycrystalline silicon
gas
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006085375A
Other languages
Japanese (ja)
Other versions
JP2007266056A (en
Inventor
理人 櫛引
千恵 加藤
昭貴 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006085375A priority Critical patent/JP4754380B2/en
Priority to US11/691,011 priority patent/US7811939B2/en
Publication of JP2007266056A publication Critical patent/JP2007266056A/en
Application granted granted Critical
Publication of JP4754380B2 publication Critical patent/JP4754380B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、プラズマエッチング方法に関し、詳細には、プラズマを用いて被処理体をエッチングする工程を含むプラズマエッチング方法に関する。   The present invention relates to a plasma etching method, and more particularly to a plasma etching method including a step of etching an object to be processed using plasma.

近年、DRAM(Dynamic Random Access Memory)などの半導体装置では、高集積化を図るため多層化が進み、その製造過程で層間接続のためのコンタクトプラグ形成が繰り返し行なわれるようになっている。このコンタクトプラグ形成の一手法として、層間絶縁膜上に、多結晶シリコンなどの導電性材料をCVD(Chemical Vapor Deposition)法などによってコンタクトホールを埋めるように堆積させた後、エッチバックプロセスによりコンタクトホール内にのみ導電性材料を残存させる方法が知られている。   In recent years, a semiconductor device such as a DRAM (Dynamic Random Access Memory) has been multilayered for high integration, and contact plug formation for interlayer connection has been repeatedly performed in the manufacturing process. As one method of forming the contact plug, a conductive material such as polycrystalline silicon is deposited on the interlayer insulating film so as to fill the contact hole by a CVD (Chemical Vapor Deposition) method or the like, and then the contact hole is formed by an etch back process. A method is known in which the conductive material is left only in the interior.

ところで、結晶粒の集合である多結晶シリコンをエッチングすると、エッチング表面に凹凸が形成されてしまう。このように、エッチングの過程で多結晶シリコン表面に凹凸が形成されると、エッチバック後の下地膜(例えば層間絶縁膜)にその凹凸が転写されてしまい、半導体装置の欠陥原因になるという問題があった。   By the way, when the polycrystalline silicon which is a collection of crystal grains is etched, irregularities are formed on the etched surface. As described above, when unevenness is formed on the surface of the polycrystalline silicon during the etching process, the unevenness is transferred to the base film (for example, interlayer insulating film) after the etching back, which causes a defect of the semiconductor device. was there.

多結晶シリコンに平滑なエッチバック表面を形成するための技術として、プラズマ中に遊離のイオウを放出し得るガスを含むエッチングガスを使用して、多結晶シリコンの表面にイオウ系材料膜を形成しながらエッチバックを行なうプラズマエッチング方法が提案されている(例えば、特許文献1)。この提案において、プラズマ中に遊離のイオウを放出し得るガスとしては、ハロゲン原子/イオウ原子比が6未満のハロゲン化イオウ化合物(S、SF、SF、S10、Sl3、SCl、SCl等)が挙げられている。
特開平9−232285号公報(段落0010)
As a technique for forming a smooth etch-back surface on polycrystalline silicon, an etching gas containing a gas capable of releasing free sulfur in the plasma is used to form a sulfur-based material film on the surface of polycrystalline silicon. A plasma etching method for performing etch back is proposed (for example, Patent Document 1). In this proposal, gases capable of releasing free sulfur into the plasma include halogenated sulfur compounds having a halogen atom / sulfur atom ratio of less than 6 (S 2 F 2 , SF 2 , SF 4 , S 2 F 10 , S 3 C l3, S 2 Cl 2 , SCl 2 , etc.) are mentioned.
JP-A-9-232285 (paragraph 0010)

上記エッチバックプロセスでは、ポリシリコン表面の凹凸をなくすことが重要であるが、それとともに、スループット向上の観点から実用上十分なエッチングレートを確保することが重要である。しかし、前記特許文献1の方法は、被エッチング膜である多結晶シリコン表面にイオウ系材料層を形成しながらエッチングを進行させるという特殊な方法であるため、十分なエッチングレートが得られるとは考えにくい。また、エッチング過程で形成されたイオウ系材料層は、最終的に加熱処理もしくはアッシング処理によって除去しなければならないため、工程数の増加を伴うという問題があった。   In the etch back process, it is important to eliminate irregularities on the polysilicon surface, but it is also important to secure a practically sufficient etching rate from the viewpoint of improving throughput. However, since the method of Patent Document 1 is a special method in which etching proceeds while forming a sulfur-based material layer on the surface of the polycrystalline silicon that is the film to be etched, it is considered that a sufficient etching rate can be obtained. Hateful. In addition, since the sulfur-based material layer formed in the etching process must be finally removed by heat treatment or ashing treatment, there is a problem that the number of steps increases.

従って、本発明は、多結晶シリコンをプラズマエッチングしてその表面を平滑に形成するとともに、十分なエッチングレートが得られるプラズマエッチング方法を提供することをその課題とする。   Accordingly, an object of the present invention is to provide a plasma etching method in which polycrystalline silicon is plasma-etched to form a smooth surface and a sufficient etching rate is obtained.

上記課題を解決するため、本発明の第1の観点は、多結晶シリコン膜が形成された被処理体に対し、SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程の後で、ClとHBrとCFとを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程と
を含む、プラズマエッチング方法を提供する。
In order to solve the above-described problems, a first aspect of the present invention is to use a plasma of an etching gas containing SF 6 , Cl 2, and N 2 on a target object on which a polycrystalline silicon film is formed. A first etching step for etching the crystalline silicon film;
And a second etching step of etching the polycrystalline silicon film using a plasma of an etching gas containing Cl 2 , HBr, and CF 4 after the first etching step. .

また、本発明の第2の観点は、多結晶シリコン膜が形成された被処理体に対し、SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程の後で、ClとHBrとCFとを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後で、ClとHBrとCFとNを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第3のエッチング工程と、
を含む、プラズマエッチング方法を提供する。
The second aspect of the present invention is to etch the polycrystalline silicon film by using plasma of an etching gas containing SF 6 , Cl 2 and N 2 for the target object on which the polycrystalline silicon film is formed. A first etching step,
After the first etching step, a second etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, and CF 4 ;
After the second etching step, a third etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, CF 4 and N 2 ;
A plasma etching method is provided.

本発明の第3の観点は、貫通開口が形成された絶縁膜と、該絶縁膜を覆う多結晶シリコン膜とを有する被処理体の前記多結晶シリコン膜をエッチバックして前記貫通開口内に選択的に多結晶シリコンを残存させるプラズマエッチング方法であって、SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、前記第1のエッチング工程の後で、Cl とHBrとCF とを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程を含む、プラズマエッチング方法を提供する。 A third aspect of the present invention is to etch back the polycrystalline silicon film of an object to be processed having an insulating film in which a through-opening is formed and a polycrystalline silicon film covering the insulating film so that the polycrystalline silicon film is formed in the through-opening. A plasma etching method for selectively leaving polycrystalline silicon, wherein a first etching step of etching the polycrystalline silicon film using plasma of an etching gas containing SF 6 , Cl 2 and N 2 , There is provided a plasma etching method including a second etching step of etching the polycrystalline silicon film using a plasma of an etching gas containing Cl 2 , HBr, and CF 4 after the first etching step .

上記第3の観点において、前記第2のエッチング工程の後で、ClとHBrとCFとNを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第3のエッチング工程を含むことが好ましい。 The Te third aspect smell, after the front Stories second etching step, a third etching for etching the polycrystalline silicon film by using a plasma of an etching gas containing Cl 2 and HBr CF 4 and N 2 it is good Masui, including the process.

また、上記第1の観点から第3の観点のいずれかにおいて、前記絶縁膜が窒化ケイ素膜であることが好ましい。また、前記第1のエッチング工程において、エッチングガスの総流量に対する前記Nの流量比率が25〜40%であることが好ましい。また、前記多結晶シリコン膜は、リンがドープされた多結晶シリコンにより構成されるものであってもよい。 In any one of the first to third aspects, the insulating film is preferably a silicon nitride film. In the first etching step, it is preferable that the flow rate ratio of the N 2 to the total flow rate of the etching gas is 25 to 40%. The polycrystalline silicon film may be composed of polycrystalline silicon doped with phosphorus.

本発明の第4の観点は、コンピュータ上で動作し、実行時に、上記第1の観点から第3の観点のいずれかのプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御する、制御プログラムを提供する。   According to a fourth aspect of the present invention, there is provided a control program that operates on a computer and controls the plasma processing apparatus so that the plasma etching method according to any one of the first to third aspects is performed at the time of execution. I will provide a.

本発明の第5の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第1の観点から第3の観点のいずれかのプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
A fifth aspect of the present invention is a computer-readable storage medium storing a control program that operates on a computer,
The control program provides a computer-readable storage medium for controlling the plasma processing apparatus so that the plasma etching method according to any one of the first to third aspects is performed at the time of execution. .

本発明の第6の観点は、被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内に処理ガスを供給するためのガス供給手段と、
前記処理室内で上記第1の観点から第3の観点のいずれかのプラズマエッチング方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置を提供する。
According to a sixth aspect of the present invention, there is provided a processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas into the processing chamber;
A control unit for controlling the plasma etching method according to any one of the first to third aspects to be performed in the processing chamber;
A plasma processing apparatus is provided.

本発明のプラズマエッチング方法によれば、ClガスとSFガスに、Nガスを添加したエッチングガスを用いて多結晶シリコン膜をエッチングすることによって、多結晶シリコンの表面に凹凸が形成されることを防止して表面を平滑化することが可能になる。
また、上記エッチングガスを用いることによって実用上充分なエッチングレートを確保することができるため、工程時間や工数の増加を招くおそれもない。
従って、本発明のプラズマエッチング方法は、例えばエッチバックプロセスによる多結晶シリコンのコンタクトプラグ形成などに好適な方法であり、信頼性の高い半導体装置を製造する上で有利に利用できる方法である。
According to the plasma etching method of the present invention, the polycrystalline silicon film is etched using an etching gas in which N 2 gas is added to Cl 2 gas and SF 6 gas, thereby forming irregularities on the surface of the polycrystalline silicon. And the surface can be smoothed.
Moreover, since a practically sufficient etching rate can be ensured by using the etching gas, there is no possibility of increasing the process time and the number of steps.
Therefore, the plasma etching method of the present invention is a method suitable for forming a contact plug of polycrystalline silicon by, for example, an etch back process, and can be advantageously used for manufacturing a highly reliable semiconductor device.

以下、添付図面を参照して、本発明の実施の形態を詳細に説明する。
図1は、本発明を実施するために好適に利用可能なプラズマエッチング装置を示す概略断面図である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view showing a plasma etching apparatus that can be suitably used for carrying out the present invention.

このプラズマエッチング装置1は、電極板が上下平行に対向し、一方にプラズマ形成用電源が接続された容量結合型平行平板エッチング装置として構成されている。   The plasma etching apparatus 1 is configured as a capacitively coupled parallel plate etching apparatus in which electrode plates are opposed in parallel in the vertical direction, and a plasma forming power source is connected to one of them.

このプラズマエッチング装置1は、例えば表面がセラミック溶射処理されたアルミニウムからなる円筒形状に成形された処理容器としてのチャンバー2を有しており、このチャンバー2は保安接地されている。前記チャンバー2内には例えばシリコンからなり、その上に所定の膜が形成された半導体ウエハ(以下単に「ウエハ」と記す)Wを水平に載置し、かつ、下部電極としても機能するサセプタ3が支持部材4に支持された状態で設けられている。この支持部材4はセラミックなどの絶縁板5を介して、図示しない昇降装置の支持台6により支持されており、この昇降機構によってサセプタ3が昇降可能となっている。支持台6の下方中央の大気部分は、ベローズ7で覆われており、チャンバー2内と大気部分とが分離されている。   The plasma etching apparatus 1 has a chamber 2 as a processing container formed into a cylindrical shape made of aluminum whose surface is ceramic sprayed, for example, and the chamber 2 is grounded for safety. In the chamber 2, a semiconductor wafer (hereinafter simply referred to as "wafer") W made of, for example, silicon and having a predetermined film formed thereon is horizontally mounted, and also functions as a lower electrode. Is supported by the support member 4. This support member 4 is supported by a support base 6 of a lifting device (not shown) via an insulating plate 5 such as ceramic, and the susceptor 3 can be lifted and lowered by this lifting mechanism. The atmospheric portion at the lower center of the support base 6 is covered with a bellows 7, and the inside of the chamber 2 and the atmospheric portion are separated.

前記支持部材4の内部には、冷媒室8が設けられており、この冷媒室8には、例えばガルデンなどの冷媒が冷媒導入管8aを介して導入されて循環し、その冷熱が前記サセプタ3を介して前記ウエハWに対して伝熱され、これによりウエハWの処理面が所望の温度に制御される。また、チャンバー2が真空に保持されていても、冷媒室8に循環される冷媒によりウエハWを有効に冷却可能なように、被処理体であるウエハWの裏面に、伝熱媒体、例えばHeガスなどを供給するためのガス通路9が設けられており、この伝熱媒体を介してサセプタ3の冷熱がウエハWに有効に伝達され、ウエハWを精度良く温度制御することができる。   A refrigerant chamber 8 is provided inside the support member 4. In the refrigerant chamber 8, for example, a refrigerant such as Galden is introduced and circulated through the refrigerant introduction pipe 8 a, and the cold heat is supplied to the susceptor 3. Then, heat is transferred to the wafer W through this, whereby the processing surface of the wafer W is controlled to a desired temperature. Further, even if the chamber 2 is held in a vacuum, a heat transfer medium such as He is provided on the back surface of the wafer W as the object to be processed so that the wafer W can be effectively cooled by the refrigerant circulating in the refrigerant chamber 8. A gas passage 9 for supplying gas or the like is provided, and the cold heat of the susceptor 3 is effectively transmitted to the wafer W through this heat transfer medium, and the temperature of the wafer W can be controlled with high accuracy.

前記サセプタ3は、その上部中央部が凸状の円板状に成形され、その上に、絶縁材の間に電極12が介在されてなる静電チャック11が設けられており、電極12に接続された直流電源13から直流電圧が印加されることにより、例えばクーロン力によってウエハWを静電吸着する。前記サセプタ3の上端周縁部には、静電チャック11上に載置されたウエハWを囲むように、エッチングの均一性を向上させるための環状のフォーカスリング15が配置されている。   The susceptor 3 is formed in a disc shape having a convex upper central portion, and an electrostatic chuck 11 having an electrode 12 interposed between insulating materials is provided on the susceptor 3. By applying a direct current voltage from the direct current power source 13, the wafer W is electrostatically adsorbed by, for example, Coulomb force. An annular focus ring 15 for improving the uniformity of etching is disposed on the periphery of the upper end of the susceptor 3 so as to surround the wafer W placed on the electrostatic chuck 11.

前記サセプタ3の上方には、このサセプタ3と平行に対向して上部電極として機能するシャワーヘッド21が設けられている。このシャワーヘッド21は、絶縁材22を介して、チャンバー2の上部に支持されており、サセプタ3との対向面24には多数の吐出孔23を有している。なお、ウエハW表面とシャワーヘッド21とは、例えば30〜90mm程度離間され、この距離は前記昇降機構により調節可能である。   Above the susceptor 3, a shower head 21 that functions as an upper electrode is provided in parallel with the susceptor 3. The shower head 21 is supported on the upper portion of the chamber 2 via an insulating material 22, and has a large number of discharge holes 23 on the surface 24 facing the susceptor 3. The surface of the wafer W and the shower head 21 are separated from each other by about 30 to 90 mm, for example, and this distance can be adjusted by the lifting mechanism.

前記シャワーヘッド21の中央にはガス導入口26が設けられ、さらにこのガス導入口26には、ガス供給管27が接続されており、さらにこのガス供給管27には、バルブ28を介して、エッチングガスを供給する処理ガス供給系30が接続されている。処理ガス供給系30は、図2に示すように、Clガス供給源301、SFガス供給源302、Nガス供給源303、HBrガス供給源304およびCFガス供給源305を有しており、これらガス源からの配管には、それぞれマスフローコントローラ306およびバルブ307が設けられている。 A gas inlet 26 is provided in the center of the shower head 21, and a gas supply pipe 27 is connected to the gas inlet 26. Further, a valve 28 is connected to the gas supply pipe 27 through a valve 28. A processing gas supply system 30 for supplying an etching gas is connected. The processing gas supply system 30 includes a Cl 2 gas supply source 301, an SF 6 gas supply source 302, an N 2 gas supply source 303, an HBr gas supply source 304, and a CF 4 gas supply source 305, as shown in FIG. A mass flow controller 306 and a valve 307 are provided in the pipes from these gas sources, respectively.

そして、エッチングガスとしての、Clガス/SFガス/Nガスや、Clガス/HBrガス/CFガスが、処理ガス供給系30のそれぞれのガス供給源からガス供給配管27、ガス導入口26を介してシャワーヘッド21内の空間に至り、ガス吐出孔23から吐出される。 Then, Cl 2 gas / SF 6 gas / N 2 gas or Cl 2 gas / HBr gas / CF 4 gas as an etching gas is supplied from each gas supply source of the processing gas supply system 30 to the gas supply pipe 27, gas It reaches the space in the shower head 21 through the inlet 26 and is discharged from the gas discharge hole 23.

前記チャンバー2の側壁底部近傍には排気管35が接続されており、この排気管35には排気装置36が接続されている。排気装置36はターボ分子ポンプなどの真空ポンプを備えており、これによりチャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、チャンバー2の側壁にはウエハWの搬入出口37と、この搬入出口37を開閉するゲートバルブ38とが設けられており、このゲートバルブ38を開にした状態で搬入出口37を介してウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。   An exhaust pipe 35 is connected near the bottom of the side wall of the chamber 2, and an exhaust device 36 is connected to the exhaust pipe 35. The exhaust device 36 includes a vacuum pump such as a turbo molecular pump, and is configured so that the chamber 2 can be evacuated to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a loading / unloading port 37 for the wafer W and a gate valve 38 for opening and closing the loading / unloading port 37 are provided on the side wall of the chamber 2, and the wafer is passed through the loading / unloading port 37 with the gate valve 38 opened. W is transported between adjacent load lock chambers (not shown).

上部電極として機能するシャワーヘッド21には、高周波電源40が接続されており、その給電線には整合器41が介在されている。この高周波電源40は、例えば60MHzの周波数の高周波電力を上部電極であるシャワーヘッド21に供給し、上部電極であるシャワーヘッド21と下部電極であるサセプタ3との間にプラズマ形成用の高周波電界を形成する。また、シャワーヘッド21にはローパスフィルター(LPF)42が接続されている。   A high frequency power supply 40 is connected to the shower head 21 that functions as an upper electrode, and a matching unit 41 is interposed in the power supply line. The high frequency power supply 40 supplies high frequency power having a frequency of, for example, 60 MHz to the shower head 21 that is the upper electrode, and generates a high frequency electric field for plasma formation between the shower head 21 that is the upper electrode and the susceptor 3 that is the lower electrode. Form. The shower head 21 is connected to a low pass filter (LPF) 42.

下部電極として機能するサセプタ3には、高周波電源50が接続されており、その給電線には整合器51が介在されている。この高周波電源50は、例えば13.56MHzの周波数の高周波電力を下部電極であるサセプタ3に供給し、プラズマ中のイオンをウエハWに向けて引き込み、異方性の高いエッチングを実現する。また、このサセプタ3にはハイパスフィルター(HPF)16が接続されている。   A high frequency power supply 50 is connected to the susceptor 3 functioning as the lower electrode, and a matching unit 51 is interposed in the power supply line. The high-frequency power supply 50 supplies high-frequency power having a frequency of, for example, 13.56 MHz to the susceptor 3 that is the lower electrode, and draws ions in the plasma toward the wafer W, thereby realizing highly anisotropic etching. The susceptor 3 is connected to a high pass filter (HPF) 16.

また、プラズマエッチング装置1の各構成部は、CPUを備えたプロセスコントローラ60に接続されて制御される構成となっている。プロセスコントローラ60には、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置100の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース61が接続されている。   Each component of the plasma etching apparatus 1 is connected to and controlled by a process controller 60 having a CPU. The process controller 60 includes a user interface 61 including a keyboard that allows a process manager to input commands to manage the plasma etching apparatus 1, a display that visualizes and displays the operating status of the plasma etching apparatus 100, and the like. It is connected.

また、プロセスコントローラ60には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ60の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部62が接続されている。   Further, the process controller 60 has a storage unit 62 in which a recipe in which a control program for realizing various processes executed by the plasma etching apparatus 1 is realized under the control of the process controller 60 and processing condition data is stored. It is connected.

そして、必要に応じて、ユーザーインターフェース61からの指示等にて任意のレシピを記憶部62から呼び出してプロセスコントローラ60に実行させることで、プロセスコントローラ60の制御下で、プラズマエッチング装置1での所望の処理が行われる。また、前記レシピは、例えば、CD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。   Then, if desired, an arbitrary recipe is called from the storage unit 62 by an instruction from the user interface 61 and is executed by the process controller 60, so that a desired one in the plasma etching apparatus 1 is controlled under the control of the process controller 60. Is performed. The recipe may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, or a flash memory, or may be a dedicated line from another device. It is also possible to transmit and use it as needed.

次に、このように構成されるプラズマエッチング装置1を用いて多結晶シリコンをエッチバックしてコンタクトプラグを形成する際の手順について説明する。   Next, a procedure for forming a contact plug by etching back polycrystalline silicon using the plasma etching apparatus 1 configured as described above will be described.

図3〜図6は、本実施形態に係るプラズマエッチング方法の工程手順を説明する図面である。
Si基板101上には、下から順に第1の層間絶縁膜としての酸化ケイ素(SiO)膜102、第2の層間絶縁膜としての窒化ケイ素(Si)膜103が積層形成されており、これらを貫通してSi基板101に到達するコンタクトホール104が形成されている。そして、コンタクトホール104を埋め、窒化ケイ素膜103を覆うように多結晶シリコン膜105が形成されている。ここでは、多結晶シリコン膜105をエッチングにより除去してコンタクトホール104内にのみ多結晶シリコンを選択的に残存させるエッチバックプロセスを実施する。
3-6 is drawing explaining the process sequence of the plasma etching method which concerns on this embodiment.
On the Si substrate 101, a silicon oxide (SiO 2 ) film 102 as a first interlayer insulating film and a silicon nitride (Si 3 N 4 ) film 103 as a second interlayer insulating film are stacked in order from the bottom. In addition, a contact hole 104 that penetrates these and reaches the Si substrate 101 is formed. A polycrystalline silicon film 105 is formed so as to fill the contact hole 104 and cover the silicon nitride film 103. Here, an etch-back process is performed in which the polycrystalline silicon film 105 is removed by etching and the polycrystalline silicon is selectively left only in the contact holes 104.

このような多結晶シリコン105のエッチバックプロセスでは、エッチング過程で多結晶シリコン膜105の表面に凹凸が形成されやすいとう問題があった。多結晶シリコン膜105表面に形成された凹凸は、エッチバックにより多結晶シリコン膜105が除去された後もそのまま窒化ケイ素膜103に転写されてしまい、窒化ケイ素膜103の表面形状を凹凸にしてしまうため、半導体デバイスの欠陥原因となる。多結晶シリコン膜105の表面に凹凸が形成される機構としては、以下のように推測される。   Such an etch-back process of the polycrystalline silicon 105 has a problem that irregularities are easily formed on the surface of the polycrystalline silicon film 105 during the etching process. The unevenness formed on the surface of the polycrystalline silicon film 105 is transferred to the silicon nitride film 103 as it is even after the polycrystalline silicon film 105 is removed by etch back, and the surface shape of the silicon nitride film 103 becomes uneven. Therefore, it becomes a cause of defects in semiconductor devices. The mechanism for forming irregularities on the surface of the polycrystalline silicon film 105 is presumed as follows.

最終的にコンタクトプラグとしてコンタクトホール104内に残存させる多結晶シリコン膜105は、例えば、SiHとPHを原料としてCVD法により成膜されたものであり、その膜中には高濃度のリンがドープされて導電性が高められている。多結晶シリコンは比較的大きな結晶粒を有しているため、リンなどのドーパントは結晶粒界に偏在しているものと推測される。このようなドーパントの濃度分布により、結晶粒とその粒界との間でエッチングレートの差が生じ、それがエッチング表面の凹凸として顕在化するものと考えられる。 The polycrystalline silicon film 105 finally remaining in the contact hole 104 as a contact plug is formed by, for example, a CVD method using SiH 4 and PH 3 as raw materials, and a high concentration of phosphorus is contained in the film. Is doped to increase the conductivity. Since polycrystalline silicon has relatively large crystal grains, it is assumed that dopants such as phosphorus are unevenly distributed at the grain boundaries. It is considered that such a dopant concentration distribution causes a difference in etching rate between the crystal grains and the grain boundaries, which is manifested as irregularities on the etching surface.

以上のように、多結晶シリコン膜105をエッチングする際には、デバイスへの悪影響を回避するために、エッチング表面を平滑に形成することが必要である。また、実用性を考慮すると、エッチング表面の平滑化に加え、十分なエッチングレートを確保することが重要である。つまり、たとえ表面を平滑化できても、スループットの低下や、工数増加を招くプロセスは、現実的なものではない。そこで、本実施形態では、エッチングをメインエッチング工程とオーバーエッチング工程に分け、各工程でエッチングに使用するガス種の組み合わせを選択することによって、十分なエッチングレートを維持しつつ、多結晶シリコン膜105のエッチング表面を平滑にエッチングすることが可能になった。   As described above, when the polycrystalline silicon film 105 is etched, it is necessary to form the etching surface smoothly in order to avoid adverse effects on the device. In consideration of practicality, it is important to ensure a sufficient etching rate in addition to smoothing the etching surface. That is, even if the surface can be smoothed, a process that causes a decrease in throughput and an increase in man-hours is not realistic. Therefore, in the present embodiment, the etching is divided into a main etching process and an over-etching process, and by selecting a combination of gases used for etching in each process, the polycrystalline silicon film 105 is maintained while maintaining a sufficient etching rate. It has become possible to etch the etched surface smoothly.

まず、図3に示すようにClガス、SFガスおよびNガスを励起させたCl/SF/Nプラズマにより多結晶シリコン膜105のメインエッチングを実施する。図1のプラズマエッチング装置1を用いて、多結晶シリコン膜105をエッチングする際には、まず、ゲートバルブ38を開にしてこのような構造を有するウエハWをチャンバー2内に搬入し、サセプタ3に載置した後、ゲートバルブ38を閉じる。次に、サセプタ3を上昇させてサセプタ3上のウエハW表面とシャワーヘッド21との距離を例えば30〜90mm程度に調整する。そして、排気装置36の真空ポンプにより排気管35を介してチャンバー2内を排気し、チャンバー2内を減圧した後、直流電源13から直流電圧を静電チャック11内の導電体12に印加し、ウエハWを静電チャック11上に静電吸着させる。 First, as shown in FIG. 3, main etching of the polycrystalline silicon film 105 is performed by Cl 2 / SF 6 / N 2 plasma in which Cl 2 gas, SF 6 gas and N 2 gas are excited. When the polycrystalline silicon film 105 is etched using the plasma etching apparatus 1 of FIG. 1, first, the gate valve 38 is opened and a wafer W having such a structure is loaded into the chamber 2, and the susceptor 3. Then, the gate valve 38 is closed. Next, the susceptor 3 is raised and the distance between the surface of the wafer W on the susceptor 3 and the shower head 21 is adjusted to about 30 to 90 mm, for example. Then, the inside of the chamber 2 is exhausted through the exhaust pipe 35 by the vacuum pump of the exhaust device 36, and the inside of the chamber 2 is depressurized, and then a DC voltage is applied from the DC power source 13 to the conductor 12 in the electrostatic chuck 11, The wafer W is electrostatically adsorbed on the electrostatic chuck 11.

次いで、処理ガス供給系30からエッチングガスとしてClガス、SFガスおよびNガスをチャンバー2内に導入する。そして、高周波電源40からシャワーヘッド21に例えば60MHzの高周波電力を印加し、これにより、上部電極としてのシャワーヘッド21と下部電極としてのサセプタ3との間に高周波電界を生じさせ、上記Clガス、SFガスおよびNガスをプラズマ化する。 Next, Cl 2 gas, SF 6 gas, and N 2 gas are introduced into the chamber 2 as an etching gas from the processing gas supply system 30. Then, a high frequency power of, for example, 60 MHz is applied from the high frequency power source 40 to the shower head 21, thereby generating a high frequency electric field between the shower head 21 as the upper electrode and the susceptor 3 as the lower electrode, and the Cl 2 gas Then, SF 6 gas and N 2 gas are converted into plasma.

このようにして生成されたエッチングガスのプラズマにより、多結晶シリコン膜105のメインエッチングを行う。このとき、高周波電源50から下部電極であるサセプタ3に所定の周波数例えば13.56MHzの高周波電力を印加してプラズマ中のイオンをサセプタ3側へ引き込むようにする。   The main etching of the polycrystalline silicon film 105 is performed by the plasma of the etching gas thus generated. At this time, a high frequency power of a predetermined frequency, for example, 13.56 MHz, is applied from the high frequency power supply 50 to the susceptor 3 which is the lower electrode so that ions in the plasma are drawn to the susceptor 3 side.

このようにしてエッチングを行い、図4に示すように、窒化ケイ素膜103上に多結晶シリコン膜105を僅かに、例えば20〜30nmの膜厚で残存させた状態でメインエッチングを終了する。   Etching is performed in this manner, and as shown in FIG. 4, the main etching is completed with the polycrystalline silicon film 105 remaining slightly on the silicon nitride film 103 with a film thickness of, for example, 20 to 30 nm.

メインエッチングでは、エッチャント供給源としてのClガスとSFガスに、Nガスを添加することによって多結晶シリコン膜105表面を平坦化させることが可能になる。ここで、Clガスは、プラズマ中でClイオンによるイオンエッチングにより高いエッチングレートに寄与するガスである。また、SFガスは、プラズマ中で生成されるF原子の密度が他のフッ素系ガスよりも数倍大きいことや、SFに含まれるS原子がSi表面の酸化を防止してエッチングを促進する働きがあることから、高いエッチングレートが得られるガス種であり、メインエッチング工程の工程時間を短縮化し、エッチバック全体のスループット向上に寄与する。 In main etching, the surface of the polycrystalline silicon film 105 can be planarized by adding N 2 gas to Cl 2 gas and SF 6 gas as an etchant supply source. Here, the Cl 2 gas is a gas that contributes to a high etching rate by ion etching with Cl ions in plasma. In addition, SF 6 gas has a density of F atoms generated in plasma several times higher than other fluorine-based gases, and S 6 contained in SF 6 prevents etching on the Si surface to promote etching. Therefore, it is a gas species that provides a high etching rate, shortens the process time of the main etching process, and contributes to the improvement of the throughput of the entire etch back.

次に、処理ガス供給系30からエッチングガスとしてClガス、HBrガスおよびCFガスをチャンバー1内に導入する。そして、高周波電源40からシャワーヘッド21に例えば60MHzの高周波電力を印加し、これにより、上部電極としてのシャワーヘッド21と下部電極としてのサセプタ3との間に高周波電界を生じさせ、上記Clガス、HBrガスおよびCFガスをプラズマ化する。このとき、高周波電源50から下部電極であるサセプタ3に所定の周波数例えば13.56MHzの高周波電力を印加してプラズマ中のイオンをサセプタ3側へ引き込むようにする。 Next, Cl 2 gas, HBr gas, and CF 4 gas are introduced into the chamber 1 as an etching gas from the processing gas supply system 30. Then, a high frequency power of, for example, 60 MHz is applied from the high frequency power source 40 to the shower head 21, thereby generating a high frequency electric field between the shower head 21 as the upper electrode and the susceptor 3 as the lower electrode, and the Cl 2 gas Then, HBr gas and CF 4 gas are turned into plasma. At this time, a high frequency power of a predetermined frequency, for example, 13.56 MHz, is applied from the high frequency power supply 50 to the susceptor 3 which is the lower electrode so that ions in the plasma are drawn to the susceptor 3 side.

このようにして生成されたCl/HBr/CFプラズマにより、図5に示すようにオーバーエッチングを行う。このオーバーエッチングは、窒化ケイ素膜103上に残存した多結晶シリコン膜105の残膜(膜厚20〜30nm)が完全に除去され、かつ窒化ケイ素膜103が僅かに(例えば10nm未満)エッチングされるまで行なわれる。 With the Cl 2 / HBr / CF 4 plasma generated in this way, over-etching is performed as shown in FIG. In this overetching, the remaining film (film thickness 20 to 30 nm) of the polycrystalline silicon film 105 remaining on the silicon nitride film 103 is completely removed, and the silicon nitride film 103 is slightly etched (for example, less than 10 nm). It is done until.

オーバーエッチング工程では、シリコンとの反応生成物(SiBr)を形成しやすいHBrガスと、ポリマーを形成しやすいCFを使用することにより、メインエッチング工程に比べて低いエッチングレートで多結晶シリコン膜105の残膜を除去する。これによって、コンタクトホール104内を埋める多結晶シリコンが過剰にエッチングされる事態を防止できる。 In the over-etching process, by using HBr gas that easily forms a reaction product (SiBr x ) with silicon and CF 4 that easily forms a polymer, the polycrystalline silicon film has a lower etching rate than the main etching process. The remaining film 105 is removed. Thus, it is possible to prevent the polycrystalline silicon filling the contact hole 104 from being excessively etched.

以上のようにClガス、SFガスおよびNガスを使用したメインエッチング工程と、Clガス、HBrガスおよびCFガスを使用したオーバーエッチング工程とを組み合わせることにより、多結晶シリコン表面の凹凸の形成を抑制しながらエッチバックを行なって、図6に示すようにコンタクトプラグ106を形成できる。そして、多結晶シリコン膜105の表面形状を平滑にエッチングできる結果、エッチバック後の窒化ケイ素膜103の表面に多結晶シリコン膜105の凹凸が転写されることはなく、窒化ケイ素膜103の表面を平滑に形成することが可能になる。 As described above, by combining the main etching process using Cl 2 gas, SF 6 gas and N 2 gas with the over etching process using Cl 2 gas, HBr gas and CF 4 gas, The contact plug 106 can be formed as shown in FIG. 6 by performing etch back while suppressing the formation of unevenness. As a result of the smooth etching of the surface shape of the polycrystalline silicon film 105, the unevenness of the polycrystalline silicon film 105 is not transferred to the surface of the silicon nitride film 103 after the etch back, and the surface of the silicon nitride film 103 is removed. It can be formed smoothly.

プラズマエッチング装置1を用いてメインエッチングを実施する際の好適な条件は以下のとおりである。
まず、処理ガスの流量として、例えばClの流量は100〜200mL/min(sccm)、SFの流量は100〜200mL/min(sccm)、Nの流量は50〜200mL/min(sccm)とすることが好ましい。この場合に、エッチング表面に対する平坦化の効果を十分に得るためには、Nガス流量を、総ガス流量に対して、例えば25〜40%となるようにすることが好ましい。総ガス流量に対するNガス流量の比率が25%を下回ると、十分な平坦化の効果が得られない。一方、前記比率が40%を超えてもそれ以上の効果の向上は期待できず、エッチングレートを低下させてしまうおそれがある。
Suitable conditions for performing main etching using the plasma etching apparatus 1 are as follows.
First, as the flow rate of the processing gas, for example, the flow rate of Cl 2 is 100 to 200 mL / min (sccm), the flow rate of SF 6 is 100 to 200 mL / min (sccm), and the flow rate of N 2 is 50 to 200 mL / min (sccm). It is preferable that In this case, in order to sufficiently obtain a flattening effect on the etching surface, the N 2 gas flow rate is preferably set to, for example, 25 to 40% with respect to the total gas flow rate. If the ratio of the N 2 gas flow rate to the total gas flow rate is less than 25%, a sufficient flattening effect cannot be obtained. On the other hand, even if the ratio exceeds 40%, further improvement in the effect cannot be expected, and the etching rate may be lowered.

このメインエッチングの際のチャンバー2内の圧力は、例えば4.0〜12.0Pa(30〜90mTorr)とすることが好ましい。   The pressure in the chamber 2 during the main etching is preferably 4.0 to 12.0 Pa (30 to 90 mTorr), for example.

また、エッチングの際のサセプタ温度は、例えば40〜70℃とすることが好ましい。   Moreover, it is preferable that the susceptor temperature in the case of an etching shall be 40-70 degreeC, for example.

プラズマエッチング装置1を用いてオーバーエッチングを実施する際の好適な条件は以下のとおりである。
まず、処理ガスの流量として、例えばClの流量は30〜100mL/min(sccm)、HBrの流量は100〜200mL/min(sccm)、CFの流量は30〜100mL/min(sccm)とすることが好ましい。
Suitable conditions for performing overetching using the plasma etching apparatus 1 are as follows.
First, as the flow rate of the processing gas, for example, the flow rate of Cl 2 is 30 to 100 mL / min (sccm), the flow rate of HBr is 100 to 200 mL / min (sccm), and the flow rate of CF 4 is 30 to 100 mL / min (sccm). It is preferable to do.

オーバーエッチングの際のチャンバー2内の圧力やサセプタ温度は、メインエッチングと同様の条件で実施できる。   The pressure in the chamber 2 and the susceptor temperature during overetching can be performed under the same conditions as in the main etching.

また、好ましい実施形態では、オーバーエッチングにおいてNガスを添加することも可能である。オーバーエッチングのガス系であるClガス、HBrガスおよびCFにNを添加することによって、窒化ケイ素膜103の表面を平滑化する効果がさらに確実になる。この場合には、オーバーエッチングの工程全体にわたってNガスを導入してもよく、あるいは、オーバーエッチングの工程を複数のステップに分け、その一部のみにNガスを導入してもよい。オーバーエッチングにNガスを導入する場合の処理ガスの流量として、例えば、Clの流量は30〜100mL/min(sccm)、HBrの流量は100〜200mL/min(sccm)、CFの流量は30〜100mL/min(sccm)、Nの流量は50〜200mL/min(sccm)とすることが好ましい。 In a preferred embodiment, it is also possible to add N 2 gas in overetching. By adding N 2 to Cl 2 gas, HBr gas, and CF 4 that are gas systems for over-etching, the effect of smoothing the surface of the silicon nitride film 103 is further ensured. In this case, N 2 gas may be introduced over the entire over-etching process, or the over-etching process may be divided into a plurality of steps, and N 2 gas may be introduced into only a part thereof. For example, the flow rate of Cl 2 is 30 to 100 mL / min (sccm), the flow rate of HBr is 100 to 200 mL / min (sccm), and the flow rate of CF 4 when N 2 gas is introduced into overetching. Is preferably 30 to 100 mL / min (sccm), and the flow rate of N 2 is preferably 50 to 200 mL / min (sccm).

次に、本発明の効果を確認した試験結果について説明する。
図1のプラズマエッチング装置1を使用し、図3と同様の構造を有する積層体に対して下記条件にてプラズマエッチング処理を実施し、多結晶シリコン膜のエッチバックを実施した。プラズマエッチング処理は、メインエッチングとオーバーエッチングを分けて実施した。
なお、積層体における窒化ケイ素膜103の初期膜厚は167nm、多結晶シリコン膜105の初期膜厚は245nmであった。また、ポリシリコン膜105は、SiHとPHを原料としてCVD法により530〜580℃程度の温度条件で成膜されたものであり、その膜中には、3×1019〜5×1020atoms/cmのリンがドープされているものを使用した。
Next, test results for confirming the effects of the present invention will be described.
Using the plasma etching apparatus 1 of FIG. 1, a plasma etching process was performed on the laminated body having the same structure as that of FIG. 3 under the following conditions to etch back the polycrystalline silicon film. The plasma etching process was performed separately for main etching and over etching.
The initial film thickness of the silicon nitride film 103 in the stacked body was 167 nm, and the initial film thickness of the polycrystalline silicon film 105 was 245 nm. Further, the polysilicon film 105 is formed under the temperature condition of about 530 to 580 ° C. by the CVD method using SiH 4 and PH 3 as raw materials, and 3 × 10 19 to 5 × 10 6 is included in the film. A material doped with 20 atoms / cm 2 of phosphorus was used.

エッチング条件は下記のとおりである。
<メインエッチング>
Cl/SF/N=150/150/100mL/min(sccm)
圧力=6.7Pa(50mTorr)
上部電極RFパワー(60MHz)=600W
下部電極RFパワー(13.56MHz)=400W
背圧(センター部/エッジ部)=1333Pa/1333Pa(10/10Torr;Heガス)
上部及び下部電極間距離=170mm
温度(上部電極/チャンバ側壁/下部電極)=80℃/60℃/60℃
Etching conditions are as follows.
<Main etching>
Cl 2 / SF 6 / N 2 = 150/150/100 mL / min (sccm)
Pressure = 6.7 Pa (50 mTorr)
Upper electrode RF power (60 MHz) = 600 W
Lower electrode RF power (13.56 MHz) = 400 W
Back pressure (center portion / edge portion) = 1333 Pa / 1333 Pa (10/10 Torr; He gas)
Distance between upper and lower electrodes = 170 mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 80 ° C./60° C./60° C.

<オーバーエッチング>
Cl/HBr/CF=70/150/60mL/min(sccm)
圧力=6.7Pa(50mTorr)
上部電極RFパワー(60MHz)=300W
下部電極RFパワー(13.56MHz)=300W
背圧(センター部/エッジ部)=1333Pa/1333Pa(10/10Torr;Heガス)
上部及び下部電極間距離=170mm
温度(上部電極/チャンバ側壁/下部電極)=80℃/60℃/60℃
<Over-etching>
Cl 2 / HBr / CF 4 = 70/150/60 mL / min (sccm)
Pressure = 6.7 Pa (50 mTorr)
Upper electrode RF power (60 MHz) = 300 W
Lower electrode RF power (13.56 MHz) = 300 W
Back pressure (center portion / edge portion) = 1333 Pa / 1333 Pa (10/10 Torr; He gas)
Distance between upper and lower electrodes = 170 mm
Temperature (upper electrode / chamber sidewall / lower electrode) = 80 ° C./60° C./60° C.

比較のため、メインエッチングにおいてNガスを添加しない以外は、上記と同様の条件で、同じ構造の積層体に対してエッチングを実施した。 For comparison, the stacked body having the same structure was etched under the same conditions as above except that N 2 gas was not added in the main etching.

メインエッチングガスにNガスを添加した場合と添加しなかった場合のそれぞれにおけるメインエッチング後の多結晶シリコン膜105の表面およびオーバーエッチング後の窒化ケイ素膜103の表面について、電子顕微鏡による観察結果(写真)を図7に示すとともに、表面粗さ(Ra)の測定結果を表1に示した。 Observation results with an electron microscope of the surface of the polycrystalline silicon film 105 after the main etching and the surface of the silicon nitride film 103 after the over-etching in each of the cases where N 2 gas is added to the main etching gas and in the case where N 2 gas is not added ( The photograph is shown in FIG. 7, and the measurement results of the surface roughness (Ra) are shown in Table 1.

Figure 0004754380
Figure 0004754380

図7および表1から、Nガスを添加しなかった場合には、メインエッチング後の多結晶シリコン膜105の表面に多数の凹凸が形成され、それがオーバーエッチング後の窒化ケイ素膜103の表面にも転写されてしまったことがわかる。これに対して、メインエッチングガスにNガスを添加した場合には、メインエッチング後の多結晶シリコン膜105の表面は明らかに平坦化されており、オーバーエッチング後の窒化ケイ素膜103の表面も平滑であった。 7 and Table 1, when N 2 gas is not added, a large number of irregularities are formed on the surface of the polycrystalline silicon film 105 after the main etching, which is the surface of the silicon nitride film 103 after the over etching. You can see that it was also transferred. On the other hand, when N 2 gas is added to the main etching gas, the surface of the polycrystalline silicon film 105 after the main etching is clearly flattened, and the surface of the silicon nitride film 103 after the over etching is also It was smooth.

また、メインエッチングガスにNガスを添加した場合のメインエッチング工程のエッチングレートは、530nm/minであり、実用上十分なエッチングレートが確保された。なお、メインエッチングガスにNガスを添加しなかった場合のメインエッチング工程のエッチングレートは、565nm/minであり、Nガスの添加によってエッチングレートに大きな変化は見られなかった。 The etching rate in the main etching step when N 2 gas was added to the main etching gas was 530 nm / min, and a practically sufficient etching rate was ensured. Note that the etching rate in the main etching step when N 2 gas was not added to the main etching gas was 565 nm / min, and no significant change was observed in the etching rate due to the addition of N 2 gas.

次に、図8は、Nガスの添加量を変化させた以外は、上記と同様の条件でメインエッチング工程を実施した後の多結晶シリコン膜105の表面状態を示す電子顕微鏡写真である。ここでは、Nガスを添加しなかった場合、Nガスを100mL/min(sccm)添加した場合(対ガス総流量比率として25%)およびNガスを200mL/min(sccm)添加した場合(対ガス総流量比率として40%)で比較を行なった。また、各条件におけるメインエッチング工程後の多結晶シリコン膜105の表面粗さ(Ra)の測定結果を表2に示した。 Next, FIG. 8 is an electron micrograph showing the surface state of the polycrystalline silicon film 105 after performing the main etching step under the same conditions as described above except that the amount of N 2 gas added is changed. Here, if not adding N 2 gas, (25 percent versus the total gas flow rate ratio) of N 2 gas 100 mL / min (sccm) when added and N 2 when the gas was added 200 mL / min (sccm) Comparison was made at 40% as a total gas flow rate ratio. Table 2 shows the measurement results of the surface roughness (Ra) of the polycrystalline silicon film 105 after the main etching step under each condition.

Figure 0004754380
Figure 0004754380

この図8および表2から、メインエッチングガス中のNの流量比率が25%の場合に比べ、流量比率を40%まで増加させると、メインエッチング後の多結晶シリコン105の表面をより平坦化できることが示された。 From FIG. 8 and Table 2, when the flow rate ratio is increased to 40% compared to the case where the flow rate ratio of N 2 in the main etching gas is 25%, the surface of the polycrystalline silicon 105 after the main etching becomes more flat. It was shown that it can be done.

また、メインエッチングガスにNガスを100mL/min添加した場合のエッチングレートは、581nm/minであり、Nガスを200mL/min添加した場合のエッチングレートは、554nm/minであり、いずれも実用上十分なエッチングレートであった。 The etching rate when N 2 gas is added to the main etching gas at 100 mL / min is 581 nm / min, and the etching rate when N 2 gas is added at 200 mL / min is 554 nm / min. The etching rate was sufficient for practical use.

以上の結果から、メインエッチングガス中のNの流量比率を25%〜40%の範囲に設定すれば、多結晶シリコン膜105に対して優れた平坦化効果が得られることが確認された。 From the above results, it was confirmed that if the flow rate ratio of N 2 in the main etching gas is set in the range of 25% to 40%, an excellent planarization effect can be obtained for the polycrystalline silicon film 105.

次に、上記と同様の条件(Nガス流量;100mL/min)でメインエッチング工程を実施した後、オーバーエッチング工程を2ステップに分けて実施し、その後半(2ステップ目)にNガスを導入した。すなわち、オーバーエッチング工程の最初の7秒間は、エッチングガスとしてCl/HBr/CF=70/150/60mL/min(sccm)を使用し、次の13秒間は、エッチングガスとしてCl/HBr/CF/N=70/150/60/40mL/min(sccm)を使用した。オーバーエッチングにおける他の条件は上記と同様である。 Next, after performing the main etching process under the same conditions as above (N 2 gas flow rate: 100 mL / min), the over-etching process is performed in two steps, and in the latter half (second step), N 2 gas Was introduced. That is, the first seven seconds of over-etch process uses a Cl 2 / HBr / CF 4 = 70/150 / 60mL / min (sccm) as an etching gas, the following 13 seconds, Cl 2 / HBr as an etching gas / CF 4 / N 2 = 70/150/60/40 mL / min (sccm) was used. Other conditions in over-etching are the same as above.

図9は、2ステップで実施したオーバーエッチング後の窒化ケイ素膜103の表面状態を示す電子顕微鏡写真である。また、このときの表面粗さ(Ra)を測定したところ、5.7nmであった。これらの結果から、ClおよびSFにNを添加してメインエッチングを行なった後、さらにオーバーエッチング工程でもCl、HBrおよびCFにNを添加することによって、窒化ケイ素膜103の表面を確実に平坦化できることが確認された。 FIG. 9 is an electron micrograph showing the surface state of the silicon nitride film 103 after over-etching performed in two steps. Further, the surface roughness (Ra) at this time was measured and found to be 5.7 nm. These results after performing the main etch by adding N 2 to Cl 2 and SF 6, by adding N 2 to Cl 2, HBr and CF 4 in further over-etch process, the silicon nitride film 103 It was confirmed that the surface can be reliably flattened.

以上のように、本発明のプラズマエッチング方法によれば、被エッチング膜である多結晶シリコン表面の凹凸の形成を抑制したエッチングが可能になるので、例えば多結晶シリコンを使用したコンタクトプラグを形成する際のエッチバックプロセスに適用することにより、多結晶シリコン表面から層間絶縁膜表面への凹凸形状の転写に起因するデバイス欠陥を防止することが可能になる。
従って、本発明の処理方法は、例えばエッチバックプロセスによるコンタクト形成が何度も繰り返し実施されるDRAMなどの半導体装置の製造において好適に利用できるものである。
As described above, according to the plasma etching method of the present invention, it is possible to perform etching while suppressing the formation of irregularities on the surface of the polycrystalline silicon that is the film to be etched, so that, for example, a contact plug using polycrystalline silicon is formed. By applying the etching back process, it is possible to prevent device defects caused by the transfer of the concavo-convex shape from the surface of the polycrystalline silicon to the surface of the interlayer insulating film.
Therefore, the processing method of the present invention can be suitably used in the manufacture of a semiconductor device such as a DRAM in which contact formation by an etch back process is repeatedly performed, for example.

以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、上記実施形態では上下電極に高周波電力を印加してエッチングを行う平行平板型のプラズマエッチング装置を用いたが、これに限るものではなく、上部電極のみ、または下部電極のみに高周波電力を印加するタイプの装置であってもよく、永久磁石を用いたマグネトロンRIEプラズマエッチング装置であってもよい。また、容量結合型のプラズマエッチング装置に限らず、誘導結合型等の他の形式のプラズマエッチング装置も用いることができる。   As mentioned above, although embodiment of this invention was described, this invention is not restrict | limited to the said embodiment, A various deformation | transformation is possible. For example, in the above embodiment, a parallel plate type plasma etching apparatus that performs etching by applying high-frequency power to the upper and lower electrodes is used, but the present invention is not limited to this, and high-frequency power is applied only to the upper electrode or only the lower electrode. Or a magnetron RIE plasma etching apparatus using a permanent magnet. Further, not only the capacitively coupled plasma etching apparatus but also other types of plasma etching apparatuses such as an inductively coupled type can be used.

本発明は、例えばDRAMなどの各種半導体装置を製造する過程において好適に利用可能である。   The present invention can be suitably used in the process of manufacturing various semiconductor devices such as DRAMs.

本発明のプラズマエッチング方法の実施に好適に利用可能なプラズマエッチング装置の概略構成を示す断面図。Sectional drawing which shows schematic structure of the plasma etching apparatus which can be utilized suitably for implementation of the plasma etching method of this invention. 処理ガス供給系の構成図。The block diagram of a process gas supply system. 半導体ウエハの表面付近の断面構造を示す模式図であり、メインエッチングをしている状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state where main etching is performed. 半導体ウエハの表面付近の断面構造を示す模式図であり、メインエッチング後の状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state after main etching. 半導体ウエハの表面付近の断面構造を示す模式図であり、オーバーエッチングをしている状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state where over etching is carried out. 半導体ウエハの表面付近の断面構造を示す模式図であり、オーバーエッチング後の状態を示す。It is a mimetic diagram showing the section structure near the surface of a semiconductor wafer, and shows the state after over etching. ガスの添加の有無によるエッチング表面の違いを示す図面である。With or without the addition of N 2 gas is a diagram showing a difference in etching the surface. ガス流量を変化させた場合のエッチング表面の状態を示す図面である。Is a drawing showing the state of etching the surface of the case of changing the flow rate of N 2 gas. オーバーエッチング時にNガスを添加した場合のエッチング表面の状態を示す図面である。Is a drawing showing the state of etching the surface of the case of adding N 2 gas during overetching.

符号の説明Explanation of symbols

1:プラズマエッチング装置
2:チャンバー(処理容器)
3:サセプタ(下部電極)
21:シャワーヘッド
30:処理ガス供給系
36:排気装置
40:高周波電源
101:Si基板
102:酸化ケイ素膜(SiO
103:窒化ケイ素膜(Si
104:コンタクトホール
105:多結晶シリコン膜
106:コンタクトプラグ
W:半導体ウエハ
1: Plasma etching device 2: Chamber (processing vessel)
3: Susceptor (lower electrode)
21: Shower head 30: Process gas supply system 36: Exhaust device 40: High frequency power supply 101: Si substrate 102: Silicon oxide film (SiO 2 )
103: Silicon nitride film (Si 3 N 4 )
104: Contact hole 105: Polycrystalline silicon film 106: Contact plug W: Semiconductor wafer

Claims (10)

多結晶シリコン膜が形成された被処理体に対し、SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程の後で、ClとHBrとCFとを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程と
を含む、プラズマエッチング方法。
A first etching step of etching the polycrystalline silicon film using a plasma of an etching gas containing SF 6 , Cl 2, and N 2 on the object to be processed on which the polycrystalline silicon film is formed;
And a second etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, and CF 4 after the first etching step.
多結晶シリコン膜が形成された被処理体に対し、SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程の後で、ClとHBrとCFとを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程と、
前記第2のエッチング工程の後で、ClとHBrとCFとNを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第3のエッチング工程と、
を含む、プラズマエッチング方法。
A first etching step of etching the polycrystalline silicon film using a plasma of an etching gas containing SF 6 , Cl 2, and N 2 on the object to be processed on which the polycrystalline silicon film is formed;
After the first etching step, a second etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, and CF 4 ;
After the second etching step, a third etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, CF 4 and N 2 ;
A plasma etching method comprising:
貫通開口が形成された絶縁膜と、該絶縁膜を覆う多結晶シリコン膜とを有する被処理体の前記多結晶シリコン膜をエッチバックして前記貫通開口内に選択的に多結晶シリコンを残存させるプラズマエッチング方法であって、
SFとClとNとを含むエッチングガスのプラズマを用い、前記多結晶シリコン膜をエッチングする第1のエッチング工程と、
前記第1のエッチング工程の後で、Cl とHBrとCF とを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第2のエッチング工程を含む、プラズマエッチング方法。
The polycrystalline silicon film of the object to be processed having an insulating film in which a through opening is formed and a polycrystalline silicon film covering the insulating film is etched back to selectively leave polycrystalline silicon in the through opening. A plasma etching method comprising:
A first etching step of etching the polycrystalline silicon film using plasma of an etching gas containing SF 6 , Cl 2 and N 2 ;
A plasma etching method comprising a second etching step of etching the polycrystalline silicon film using plasma of an etching gas containing Cl 2 , HBr, and CF 4 after the first etching step .
前記第2のエッチング工程の後で、ClとHBrとCFとNを含むエッチングガスのプラズマを用いて前記多結晶シリコン膜をエッチングする第3のエッチング工程を含む、請求項に記載のプラズマエッチング方法。 4. The method according to claim 3 , further comprising a third etching step of etching the polycrystalline silicon film using a plasma of an etching gas containing Cl 2 , HBr, CF 4, and N 2 after the second etching step. Plasma etching method. 前記絶縁膜が窒化ケイ素膜である、請求項3または請求項4に記載のプラズマエッチング方法。 The plasma etching method according to claim 3 or 4 , wherein the insulating film is a silicon nitride film. 前記第1のエッチング工程において、エッチングガスの総流量に対する前記Nの流量比率が25〜40%である、請求項1から請求項のいずれか1項に記載のプラズマエッチング方法。 Wherein in the first etching step, the flow rate ratio of the N 2 to the total flow rate of the etching gas is 25% to 40%, plasma etching method according to any one of claims 1 to 5. 前記多結晶シリコン膜は、リンがドープされた多結晶シリコンにより構成される、請求項1から請求項のいずれか1項に記載のプラズマエッチング方法。 The plasma etching method according to any one of claims 1 to 6 , wherein the polycrystalline silicon film is made of polycrystalline silicon doped with phosphorus. コンピュータ上で動作し、実行時に、請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるようにプラズマ処理装置を制御する、制御プログラム。 A control program that operates on a computer and controls the plasma processing apparatus so that the plasma etching method according to any one of claims 1 to 7 is performed at the time of execution. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるように前記プラズマ処理装置を制御するものである、コンピュータ読み取り可能な記憶媒体。
A computer-readable storage medium storing a control program that runs on a computer,
A computer-readable storage medium that controls the plasma processing apparatus so that the plasma etching method according to any one of claims 1 to 7 is performed when the control program is executed.
被処理体に対しプラズマエッチング処理を行なうための処理室と、
前記処理室内で被処理体を載置する支持体と、
前記処理室内を減圧するための排気手段と、
前記処理室内に処理ガスを供給するためのガス供給手段と、
前記処理室内で請求項1から請求項のいずれか1項に記載されたプラズマエッチング方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置。
A processing chamber for performing a plasma etching process on an object to be processed;
A support for placing the object to be processed in the processing chamber;
Exhaust means for depressurizing the processing chamber;
Gas supply means for supplying a processing gas into the processing chamber;
A control unit that controls the plasma etching method according to any one of claims 1 to 7 to be performed in the processing chamber;
A plasma processing apparatus comprising:
JP2006085375A 2006-03-27 2006-03-27 Plasma etching method, control program, storage medium, and plasma processing apparatus Expired - Fee Related JP4754380B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006085375A JP4754380B2 (en) 2006-03-27 2006-03-27 Plasma etching method, control program, storage medium, and plasma processing apparatus
US11/691,011 US7811939B2 (en) 2006-03-27 2007-03-26 Plasma etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085375A JP4754380B2 (en) 2006-03-27 2006-03-27 Plasma etching method, control program, storage medium, and plasma processing apparatus

Publications (2)

Publication Number Publication Date
JP2007266056A JP2007266056A (en) 2007-10-11
JP4754380B2 true JP4754380B2 (en) 2011-08-24

Family

ID=38638800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085375A Expired - Fee Related JP4754380B2 (en) 2006-03-27 2006-03-27 Plasma etching method, control program, storage medium, and plasma processing apparatus

Country Status (1)

Country Link
JP (1) JP4754380B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101303842B1 (en) * 2010-05-26 2013-09-04 에스피피 테크놀로지스 컴퍼니 리미티드 Plasma etching method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3238563B2 (en) * 1994-03-16 2001-12-17 株式会社東芝 Method for manufacturing semiconductor device
JPH09134959A (en) * 1995-11-09 1997-05-20 Sony Corp Formation of wiring plug
JPH09232285A (en) * 1996-02-22 1997-09-05 Sony Corp Plasma etching method
KR100295639B1 (en) * 1998-01-14 2001-08-07 김영환 Method of forming a plug
KR100322536B1 (en) * 1999-06-29 2002-03-18 윤종용 Forming method of a polysilicon contact plug using etch-back and manufacturing method of a semiconductor device using the same
US7204934B1 (en) * 2001-10-31 2007-04-17 Lam Research Corporation Method for planarization etch with in-situ monitoring by interferometry prior to recess etch

Also Published As

Publication number Publication date
JP2007266056A (en) 2007-10-11

Similar Documents

Publication Publication Date Title
TWI760555B (en) Etching method
CN106206286B (en) Engraving method
US7811939B2 (en) Plasma etching method
US9659789B2 (en) Etching method and etching apparatus
JP5530088B2 (en) Plasma etching method and plasma etching apparatus
US11961746B2 (en) Substrate processing method and substrate processing apparatus
JP4877747B2 (en) Plasma etching method
JP6431557B2 (en) Plasma processing apparatus and plasma processing method
JP6529357B2 (en) Etching method
JP2006203035A (en) Plasma etching method
US9177781B2 (en) Plasma processing method and manufacturing method of semiconductor device
KR20150043978A (en) Plasma processing method
JP6601257B2 (en) Substrate processing method
TW202226378A (en) Selective anisotropic metal etch
US20230335409A1 (en) Substrate processing method and substrate processing apparatus
US8268721B2 (en) Semiconductor device and semiconductor device manufacturing method
JPWO2007125836A1 (en) Method for forming Ti film
JP4754380B2 (en) Plasma etching method, control program, storage medium, and plasma processing apparatus
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP2012195569A (en) Semiconductor device manufacturing method and computer storage medium
JP5804978B2 (en) Plasma etching method and computer recording medium
JP7573501B2 (en) Method and apparatus for controlling thickness of protective film on substrate
TWI805822B (en) Substrate processing method
JP4800077B2 (en) Plasma etching method
JPWO2007123212A1 (en) Method for forming Ti film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4754380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees