JP4800077B2 - Plasma etching method - Google Patents

Plasma etching method Download PDF

Info

Publication number
JP4800077B2
JP4800077B2 JP2006075324A JP2006075324A JP4800077B2 JP 4800077 B2 JP4800077 B2 JP 4800077B2 JP 2006075324 A JP2006075324 A JP 2006075324A JP 2006075324 A JP2006075324 A JP 2006075324A JP 4800077 B2 JP4800077 B2 JP 4800077B2
Authority
JP
Japan
Prior art keywords
gas
plasma etching
etching
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006075324A
Other languages
Japanese (ja)
Other versions
JP2007251044A (en
Inventor
祐毅 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006075324A priority Critical patent/JP4800077B2/en
Priority to US11/687,414 priority patent/US20070218691A1/en
Publication of JP2007251044A publication Critical patent/JP2007251044A/en
Application granted granted Critical
Publication of JP4800077B2 publication Critical patent/JP4800077B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、CFx膜をプラズマエッチングするプラズマエッチング方法関する。 The present invention relates to a plasma etching method for plasma etching a CFx film.

従来から半導体装置の製造工程においては、エッチングガスのプラズマを発生させ、このプラズマの作用によってエッチングを行うプラズマエッチングが多用されている。また、半導体装置においては、層間絶縁膜として低誘電率膜が使用されるようになっており、このような低誘電率膜の1つとして、CFx膜を使用することも検討されている(例えば、特許文献1参照。)。また、このようなCFx膜をプラズマエッチングする方法としては、エッチングガスとしてN2とH2の混合ガスを使用する方法がある。
特開2000−232158号公報
Conventionally, in a manufacturing process of a semiconductor device, plasma etching is often used in which etching gas plasma is generated and etching is performed by the action of the plasma. Further, in a semiconductor device, a low dielectric constant film is used as an interlayer insulating film, and the use of a CF x film as one of such low dielectric constant films is also being studied ( For example, see Patent Document 1.) As a method of plasma etching such a CF x film, there is a method of using a mixed gas of N 2 and H 2 as an etching gas.
JP 2000-232158 A

しかしながら、上記したように、エッチングガスとしてN2とH2の混合ガスを使用してCFx膜をプラズマエッチングし、トレンチ等を形成すると、トレンチの底部等にマイクロトレンチが発生するという課題がある。 However, as described above, there is a problem that when a CF x film is plasma-etched using a mixed gas of N 2 and H 2 as an etching gas to form a trench or the like, a micro-trench is generated at the bottom of the trench or the like. .

本発明は、上記課題を解決するためになされたもので、CFx膜のプラズマエッチングにおけるマイクロトレンチの発生を従来に比べて抑制することのできるプラズマエッチング方法提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a plasma etching method capable of suppressing the generation of micro-trench in plasma etching of a CFx film as compared with the conventional one.

請求項1記載のプラズマエッチング方法は、上部電極と下部電極とを備える容量結合型平行平板エッチング装置を用い、その処理チャンバ内で前記上部電極と前記下部電極に高周波を印加してエッチングガスのプラズマを発生させ、当該プラズマにより被処理基板に形成されたCFx膜をエッチングするプラズマエッチング方法であって、前記エッチングガスをCHガスとOガスとを含む混合ガスとし、前記CFx膜を前記プラズマでエッチングしてトレンチを形成する際にマイクロトレンチの発生を抑制することを特徴とする The plasma etching method according to claim 1 uses a capacitively coupled parallel plate etching apparatus having an upper electrode and a lower electrode, and applies a high frequency to the upper electrode and the lower electrode in the processing chamber to generate plasma of an etching gas. Is generated, and the CFx film formed on the substrate to be processed is etched by the plasma. The etching gas is a mixed gas containing CH 4 gas and O 2 gas, and the CFx film is used as the plasma. The formation of micro-trench is suppressed when the trench is formed by etching .

請求項記載のプラズマエッチング方法は、請求項1記載のプラズマエッチング方法であって、前記エッチングガスが、さらに水素含有ガスを含むことを特徴とする。 The plasma etching method according to claim 2, there is provided a claim 1 Symbol placement of the plasma etching process, the etching gas, which further comprises a hydrogen-containing gas.

請求項記載のプラズマエッチング方法は、請求項記載のプラズマエッチング方法であって、前記水素含有ガスが、CHF又はCHであることを特徴とする。 The plasma etching method of claim 3, there is provided a plasma etching method according to claim 2, wherein the hydrogen-containing gas, characterized in that it is a CHF 3 or CH 2 F 2.

本発明によれば、CFx膜のプラズマエッチングにおけるマイクロトレンチ(トレンチの底部が山形状になり裾部分が極端に削られた形状となること)の発生を従来に比べて抑制することのできるプラズマエッチング方法を提供することができる。 According to the present invention, plasma etching that can suppress the occurrence of micro-trench in the CFx film plasma etching (the bottom of the trench has a mountain shape and the skirt portion is extremely sharpened) compared to the prior art. it is possible to provide a mETHODS.

以下、本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係るプラズマエッチング方法における半導体ウエハ(半導体基板)Wの断面構成を拡大して示すものであり、図2は、本実施形態に係るプラズマエッチング装置の構成を示すものである。まず、図2を参照してプラズマエッチング装置の構成について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an enlarged cross-sectional configuration of a semiconductor wafer (semiconductor substrate) W in the plasma etching method according to the present embodiment, and FIG. 2 shows a configuration of the plasma etching apparatus according to the present embodiment. is there. First, the configuration of the plasma etching apparatus will be described with reference to FIG.

プラズマエッチング装置1は、電極板が上下平行に対向し、プラズマ形成用電源が接続された容量結合型平行平板エッチング装置として構成されている。   The plasma etching apparatus 1 is configured as a capacitively coupled parallel plate etching apparatus in which electrode plates are opposed in parallel in the vertical direction and a power source for plasma formation is connected.

プラズマエッチング装置1は、例えば表面が陽極酸化処理されたアルミニウム等からなり円筒形状に成形された処理チャンバー(処理容器)2を有しており、この処理チャンバー2は接地されている。処理チャンバー2内の底部にはセラミックなどの絶縁板3を介して、被処理物、例えば半導体ウエハWを載置するための略円柱状のサセプタ支持台4が設けられている。さらに、このサセプタ支持台4の上には、下部電極を構成するサセプタ5が設けられている。このサセプタ5には、ハイパスフィルター(HPF)6が接続されている。   The plasma etching apparatus 1 has a processing chamber (processing container) 2 formed of, for example, aluminum whose surface is anodized and formed into a cylindrical shape, and the processing chamber 2 is grounded. A substantially cylindrical susceptor support 4 for placing an object to be processed, for example, a semiconductor wafer W, is provided at the bottom of the processing chamber 2 via an insulating plate 3 such as ceramic. Further, a susceptor 5 constituting a lower electrode is provided on the susceptor support 4. A high pass filter (HPF) 6 is connected to the susceptor 5.

サセプタ支持台4の内部には、冷媒室7が設けられており、この冷媒室7には、冷媒が冷媒導入管8を介して導入されて循環し冷媒排出管9から排出される。そして、その冷熱がサセプタ5を介して半導体ウエハWに対して伝熱され、これにより半導体ウエハWが所望の温度に制御される。   A refrigerant chamber 7 is provided inside the susceptor support 4, and a refrigerant is introduced into the refrigerant chamber 7 through a refrigerant introduction pipe 8, circulated, and discharged from a refrigerant discharge pipe 9. Then, the cold heat is transferred to the semiconductor wafer W through the susceptor 5, whereby the semiconductor wafer W is controlled to a desired temperature.

サセプタ5は、その上側中央部が凸状の円板状に成形され、その上に半導体ウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12を配置して構成されている。そして、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、例えばクーロン力によって半導体ウエハWを静電吸着する。   The upper center portion of the susceptor 5 is formed in a convex disk shape, and an electrostatic chuck 11 having substantially the same shape as the semiconductor wafer W is provided thereon. The electrostatic chuck 11 is configured by disposing an electrode 12 between insulating materials. Then, when a DC voltage of, for example, 1.5 kV is applied from the DC power source 13 connected to the electrode 12, the semiconductor wafer W is electrostatically attracted by, for example, Coulomb force.

絶縁板3、サセプタ支持台4、サセプタ5、静電チャック11には、半導体ウエハWの裏面に、伝熱媒体(例えばHeガス等)を供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5の冷熱が半導体ウエハWに伝達され半導体ウエハWが所定の温度に維持されるようになっている。   The insulating plate 3, the susceptor support 4, the susceptor 5, and the electrostatic chuck 11 are formed with a gas passage 14 for supplying a heat transfer medium (for example, He gas) on the back surface of the semiconductor wafer W. The cold heat of the susceptor 5 is transmitted to the semiconductor wafer W via the heat transfer medium so that the semiconductor wafer W is maintained at a predetermined temperature.

サセプタ5の上端周縁部には、静電チャック11上に載置された半導体ウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15は、例えば、シリコンなどの導電性材料から構成されており、エッチングの均一性を向上させる作用を有する。   An annular focus ring 15 is disposed at the upper peripheral edge of the susceptor 5 so as to surround the semiconductor wafer W placed on the electrostatic chuck 11. The focus ring 15 is made of, for example, a conductive material such as silicon, and has an effect of improving etching uniformity.

サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、処理チャンバー2の上部に支持されている。上部電極21は、電極板24と、この電極板24を支持する導電性材料からなる電極支持体25とによって構成されている。電極板24は、例えば、表面に陽極酸化処理(アルマイト処理)されたアルミニウムに石英カバーを設けて構成され、多数の吐出孔23を有する。この電極板24は、サセプタ5との対向面を形成する。サセプタ5と上部電極21とは、その間隔を変更可能とされている。   An upper electrode 21 is provided above the susceptor 5 so as to face the susceptor 5 in parallel. The upper electrode 21 is supported on the upper portion of the processing chamber 2 via an insulating material 22. The upper electrode 21 includes an electrode plate 24 and an electrode support 25 made of a conductive material that supports the electrode plate 24. The electrode plate 24 is configured, for example, by providing a quartz cover on aluminum whose surface is anodized (anodized) and has a large number of discharge holes 23. The electrode plate 24 forms a surface facing the susceptor 5. The distance between the susceptor 5 and the upper electrode 21 can be changed.

上部電極21における電極支持体25の中央にはガス導入口26が設けられ、このガス導入口26には、ガス供給管27が接続されている。さらにこのガス供給管27には、バルブ28、並びにマスフローコントローラ29を介して、処理ガス供給源30が接続されている。処理ガス供給源30から、プラズマエッチング処理のためのエッチングガスが供給される。   A gas inlet 26 is provided in the center of the electrode support 25 in the upper electrode 21, and a gas supply pipe 27 is connected to the gas inlet 26. Further, a processing gas supply source 30 is connected to the gas supply pipe 27 via a valve 28 and a mass flow controller 29. An etching gas for plasma etching processing is supplied from the processing gas supply source 30.

処理チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、処理チャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、処理チャンバー2の側壁にはゲートバルブ32が設けられており、このゲートバルブ32を開にした状態で半導体ウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。   An exhaust pipe 31 is connected to the bottom of the processing chamber 2, and an exhaust device 35 is connected to the exhaust pipe 31. The exhaust device 35 includes a vacuum pump such as a turbo molecular pump, and is configured to be able to evacuate the processing chamber 2 to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a gate valve 32 is provided on the side wall of the processing chamber 2 so that the semiconductor wafer W is transferred to and from an adjacent load lock chamber (not shown) with the gate valve 32 opened. It has become.

上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が介挿されている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有している。このように高い周波数を印加することにより処理チャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができる。   A first high frequency power supply 40 is connected to the upper electrode 21, and a matching device 41 is inserted in the feeder line. Further, a low pass filter (LPF) 42 is connected to the upper electrode 21. The first high frequency power supply 40 has a frequency in the range of 50 to 150 MHz. By applying such a high frequency, it is possible to form a high-density plasma in a preferable dissociated state in the processing chamber 2.

下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が介挿されている。この第2の高周波電源50は、第1の高周波電源40より低い周波数の範囲を有しており、このような範囲の周波数を印加することにより、被処理体である半導体ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は1〜20MHzの範囲が好ましい。   A second high-frequency power source 50 is connected to the susceptor 5 serving as a lower electrode, and a matching unit 51 is interposed in the power supply line. The second high-frequency power supply 50 has a lower frequency range than the first high-frequency power supply 40. By applying a frequency in such a range, the semiconductor wafer W that is the object to be processed is damaged. Appropriate ion action can be given without giving. The frequency of the second high frequency power supply 50 is preferably in the range of 1 to 20 MHz.

上記構成のプラズマエッチング装置1は、制御部60によって、その動作が統括的に制御される。この制御部60には、CPUを備えプラズマエッチング装置1の各部を制御するプロセスコントローラ61と、ユーザインタフェース62と、記憶部63とが設けられている。   The operation of the plasma etching apparatus 1 having the above configuration is controlled by the control unit 60. The control unit 60 includes a process controller 61 that includes a CPU and controls each unit of the plasma etching apparatus 1, a user interface 62, and a storage unit 63.

ユーザインタフェース62は、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等から構成されている。   The user interface 62 includes a keyboard that allows a process manager to input commands in order to manage the plasma etching apparatus 1, a display that visualizes and displays the operating status of the plasma etching apparatus 1, and the like.

記憶部63には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ61の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース62からの指示等にて任意のレシピを記憶部63から呼び出してプロセスコントローラ61に実行させることで、プロセスコントローラ61の制御下で、プラズマエッチング装置1での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。   The storage unit 63 stores a recipe in which a control program (software) for realizing various processes executed by the plasma etching apparatus 1 under the control of the process controller 61 and processing condition data are stored. Then, if necessary, an arbitrary recipe is called from the storage unit 63 by an instruction from the user interface 62 and is executed by the process controller 61, so that a desired one in the plasma etching apparatus 1 is controlled under the control of the process controller 61. Is performed. In addition, recipes such as control programs and processing condition data may be stored in a computer-readable computer storage medium (eg, hard disk, CD, flexible disk, semiconductor memory, etc.), or It is also possible to transmit the data from other devices as needed via a dedicated line and use it online.

上記構成のプラズマエッチング装置1によって、半導体ウエハWのプラズマエッチングを行う場合、まず、半導体ウエハWは、ゲートバルブ32が開放された後、図示しないロードロック室から処理チャンバー2内へと搬入され、静電チャック11上に載置される。そして、直流電源13から直流電圧が印加されることによって、半導体ウエハWが静電チャック11上に静電吸着される。次いで、ゲートバルブ32が閉じられ、排気装置35によって、処理チャンバー2内が所定の真空度まで真空引きされる。   When performing plasma etching of the semiconductor wafer W by the plasma etching apparatus 1 having the above configuration, first, after the gate valve 32 is opened, the semiconductor wafer W is carried into the processing chamber 2 from a load lock chamber (not shown), It is placed on the electrostatic chuck 11. The semiconductor wafer W is electrostatically attracted onto the electrostatic chuck 11 by applying a DC voltage from the DC power source 13. Next, the gate valve 32 is closed, and the processing chamber 2 is evacuated to a predetermined degree of vacuum by the exhaust device 35.

その後、バルブ28が開放されて、処理ガス供給源30から所定のエッチングガスが、マスフローコントローラ29によってその流量が調整されつつ、処理ガス供給管27、ガス導入口26を通って上部電極21の中空部へと導入され、さらに電極板24の吐出孔23を通って、図2の矢印に示すように、半導体ウエハWに対して均一に吐出される。   Thereafter, the valve 28 is opened, and the flow rate of a predetermined etching gas from the processing gas supply source 30 is adjusted by the mass flow controller 29 while passing through the processing gas supply pipe 27 and the gas inlet 26, so that the upper electrode 21 is hollow. Then, the liquid is uniformly discharged onto the semiconductor wafer W through the discharge holes 23 of the electrode plate 24 as shown by the arrows in FIG.

そして、処理チャンバー2内の圧力が、所定の圧力に維持される。その後、第1の高周波電源40から所定の周波数の高周波電力が上部電極21に印加される。これにより、上部電極21と下部電極としてのサセプタ5との間に高周波電界が生じ、エッチングガスが解離してプラズマ化する。   Then, the pressure in the processing chamber 2 is maintained at a predetermined pressure. Thereafter, high frequency power having a predetermined frequency is applied to the upper electrode 21 from the first high frequency power supply 40. As a result, a high-frequency electric field is generated between the upper electrode 21 and the susceptor 5 as the lower electrode, and the etching gas is dissociated into plasma.

他方、第2の高周波電源50から、上記の第1の高周波電源40より低い周波数の高周波電力が下部電極であるサセプタ5に印加される。これにより、プラズマ中のイオンがサセプタ5側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。   On the other hand, high frequency power having a frequency lower than that of the first high frequency power supply 40 is applied from the second high frequency power supply 50 to the susceptor 5 serving as the lower electrode. Thereby, ions in the plasma are drawn to the susceptor 5 side, and the anisotropy of etching is enhanced by ion assist.

そして、所定のプラズマエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハWが処理チャンバー2内から搬出される。   Then, when the predetermined plasma etching process is completed, the supply of high-frequency power and the supply of process gas are stopped, and the semiconductor wafer W is unloaded from the process chamber 2 by a procedure reverse to the procedure described above.

次に、図1を参照して、本実施形態に係るプラズマエッチング方法について説明する。図1は、後述する実施例において使用した被処理基板としての半導体ウエハWの断面構成を模式的に示すものである。図1(a)に示すように、シリコンからなる半導体ウエハWには、CFx膜101が形成されており、CFx膜101の上部には、SiCN膜102、反射防止膜(BARC)103、フォトレジスト膜104が下側からこの順で形成されている。また、フォトレジスト膜104には、トレンチを形成するための開口部105が形成されている。 Next, the plasma etching method according to this embodiment will be described with reference to FIG. FIG. 1 schematically shows a cross-sectional configuration of a semiconductor wafer W as a substrate to be processed used in examples described later. As shown in FIG. 1 (a), the semiconductor wafer W made of silicon, CF x film 101 is formed in the upper portion of the CF x film 101, SiCN film 102, an antireflection film (BARC) 103, A photoresist film 104 is formed in this order from the bottom. In addition, an opening 105 for forming a trench is formed in the photoresist film 104.

なお、上記の半導体ウエハWの構造は、CFx膜のエッチング状態を検証するためのサンプルのものであり、実際の半導体装置の製造工程においては、CFx膜101の下層及び上層に、SiCN膜、絶縁膜等の種々の膜が形成される場合がある。 The structure of the semiconductor wafer W is a sample for verifying the etching state of the CF x film. In the actual manufacturing process of the semiconductor device, the SiCN film is formed on the lower layer and the upper layer of the CF x film 101. Various films such as an insulating film may be formed.

そして、図1(a)の状態から、フォトレジスト膜104をマスクとして、反射防止膜(BARC)103、SiCN膜102をプラズマエッチングして図1(b)の状態とする。   Then, from the state of FIG. 1A, the antireflection film (BARC) 103 and the SiCN film 102 are plasma etched using the photoresist film 104 as a mask to obtain the state of FIG.

次に、エッチングガスとして、CH4とO2とを含む混合ガスを用い、CFx膜101をプラズマエッチングし、図1(c)に示すように、CFx膜101にトレンチ106を形成する。CFx膜101をプラズマエッチングするためのエッチングガスとしては、例えば、CH4とO2との混合ガス、あるいは、この混合ガスに更に他のガスを添加した混合ガスを用いることができる。添加ガスとしては、例えば水素含有ガス(CH3F又はCH22等)を用いることができる。このように、水素含有ガスを添加すると、Hラジカルが増加し等方性エッチングの傾向が強くなることで、マイクロトレンチの発生を抑制することができる。また、例えば、CFx膜の下層がSiCN系の膜やSiCOH系の膜であると、CFxのエッチング中に発生するFラジカルにより、下層膜が削られてエッチング形状が悪化する可能性があるが、この不要なFラジカルをHラジカルによって排除することができ、エッチング形状の悪化を防止することができる。 Next, using a mixed gas containing CH 4 and O 2 as an etching gas, the CF x film 101 is plasma-etched to form a trench 106 in the CF x film 101 as shown in FIG. As an etching gas for plasma etching the CF x film 101, for example, a mixed gas of CH 4 and O 2 or a mixed gas obtained by adding another gas to the mixed gas can be used. As the additive gas, for example, a hydrogen-containing gas (such as CH 3 F or CH 2 F 2 ) can be used. As described above, when the hydrogen-containing gas is added, H radicals increase and the tendency of isotropic etching increases, so that generation of micro-trench can be suppressed. Further, for example, if the lower layer of the CF x film is a SiCN-based film or a SiCOH-based film, the lower layer film may be scraped by F radicals generated during the etching of CF x and the etching shape may be deteriorated. However, this unnecessary F radical can be eliminated by the H radical, and the etching shape can be prevented from deteriorating.

実施例として、図2に示したプラズマエッチング装置1を使用し、図1に示した構造の半導体ウエハW(直径20cm)に、プラズマエッチングを、以下に示すようなレシピにより実施した。   As an example, the plasma etching apparatus 1 shown in FIG. 2 was used, and plasma etching was performed on the semiconductor wafer W (diameter 20 cm) having the structure shown in FIG. 1 according to a recipe as shown below.

なお、以下に示される実施例の処理レシピは、制御部60の記憶部63から読み出されて、プロセスコントローラ61に取り込まれ、プロセスコントローラ61がプラズマエッチング装置1の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのプラズマエッチング工程が実行される。   The processing recipe of the embodiment shown below is read from the storage unit 63 of the control unit 60 and is taken into the process controller 61, and the process controller 61 controls each unit of the plasma etching apparatus 1 based on the control program. By doing so, the plasma etching process according to the read processing recipe is performed.

(反射防止膜(BARC)103のエッチング)
エッチングガス:CF4 =100sccm、圧力6.65Pa(50mTorr)、電力(上部/下部)=1000/100W、温度(下部/上部/側壁部)=20/60/50℃、電極間距離=60mm、冷却用ヘリウム圧力(中央部/周辺部)=1330/4655Pa(10/35Torr)、エッチング時間=20秒。
(Etching of antireflection film (BARC) 103)
Etching gas: CF 4 = 100 sccm, pressure 6.65 Pa (50 mTorr), power (upper / lower) = 1000/100 W, temperature (lower / upper / side wall) = 20/60/50 ° C., distance between electrodes = 60 mm, Helium pressure for cooling (center / peripheral) = 1330/4655 Pa (10/35 Torr), etching time = 20 seconds.

(SiCN膜102のエッチング)
エッチングガス:CH22 /Ar/O2=20/200/15sccm、圧力6.65Pa(50mTorr)、電力(上部/下部)=2000/100W、温度(下部/上部/側壁部)=20/60/50℃、電極間距離=55mm、冷却用ヘリウム圧力(中央部/周辺部)=1330/4655Pa(10/35Torr)、エッチング時間=25秒。
(Etching of SiCN film 102)
Etching gas: CH 2 F 2 / Ar / O 2 = 20/200/15 sccm, pressure 6.65 Pa (50 mTorr), power (upper / lower) = 2000/100 W, temperature (lower / upper / side wall) = 20 / 60/50 ° C., distance between electrodes = 55 mm, cooling helium pressure (center / peripheral) = 1330/4655 Pa (10/35 Torr), etching time = 25 seconds.

(CFx膜101のエッチング)
エッチングガス:CH4/O2 =450/300sccm、圧力7.98Pa(60mTorr)、電力(上部/下部)=2000/200W、温度(下部/上部/側壁部)=20/60/50℃、電極間距離=45mm、冷却用ヘリウム圧力(中央部/周辺部)=1330/4655Pa(10/35Torr)、エッチング時間=45秒。
(Etching of CF x film 101)
Etching gas: CH 4 / O 2 = 450/300 sccm, pressure 7.98 Pa (60 mTorr), power (upper / lower) = 2000/200 W, temperature (lower / upper / side wall) = 20/60/50 ° C., electrode Inter-space distance = 45 mm, cooling helium pressure (center / peripheral) = 1330/4655 Pa (10/35 Torr), etching time = 45 seconds.

上記のプラズマエッチングにおけるCFx膜101のエッチングレートは、半導体ウエハ中央部で288nm/min、半導体ウエハ周辺部で296nm/minであった。また、電子顕微鏡で観察したところ、CFx膜101のトレンチ106内にマイクロトレンチは見られなかった。 The etching rate of the CF x film 101 in the above plasma etching was 288 nm / min at the central portion of the semiconductor wafer and 296 nm / min at the peripheral portion of the semiconductor wafer. When observed with an electron microscope, no micro-trench was found in the trench 106 of the CF x film 101.

次に、比較例として、上記実施例と同じ工程で、反射防止膜(BARC)103のエッチング、SiCN膜102のエッチングを行った後、以下のようにしてCFx膜のエッチングを行った。 Next, as a comparative example, after the antireflection film (BARC) 103 and the SiCN film 102 were etched in the same process as the above example, the CF x film was etched as follows.

(CFx膜101のエッチング)
エッチングガス:N2/H2 =300/300sccm、圧力3.99Pa(30mTorr)、電力(上部/下部)=1500/200W、温度(下部/上部/側壁部)=20/60/50℃、電極間距離=45mm、冷却用ヘリウム圧力(中央部/周辺部)=1330/4655Pa(10/35Torr)、エッチング時間=30秒。
(Etching of CF x film 101)
Etching gas: N 2 / H 2 = 300/300 sccm, pressure 3.99 Pa (30 mTorr), power (upper / lower) = 1500/200 W, temperature (lower / upper / side wall) = 20/60/50 ° C., electrode Inter-space distance = 45 mm, cooling helium pressure (center / peripheral) = 1330/4655 Pa (10/35 Torr), etching time = 30 seconds.

上記のプラズマエッチングにおけるCFx膜101のエッチングレートは、半導体ウエハ中央部で257nm/min、半導体ウエハ周辺部で266nm/minであった。また、電子顕微鏡で観察したところ、図3に示すように、CFx膜101のトレンチ106の底部106aが山形状になり、裾部分106bが極端に削られたマイクロトレンチ形状が見られた。 The etching rate of the CF x film 101 in the above plasma etching was 257 nm / min at the central portion of the semiconductor wafer and 266 nm / min at the peripheral portion of the semiconductor wafer. Moreover, was observed with an electron microscope, as shown in FIG. 3, bottom 106a of the trench 106 of the CF x film 101 becomes a mountain shape, the foot 106b was seen micro trench shape shaved extreme.

以上説明したとおり、本実施形態によれば、CFx膜のプラズマエッチングにおけるマイクロトレンチの発生を従来に比べて抑制することができる。なお、本発明は上記の実施形態に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図2に示した平行平板型の上下部高周波印加型に限らず、各種のプラズマエッチング装置を使用することができる。 As described above, according to the present embodiment, generation of micro-trench in plasma etching of the CF x film can be suppressed as compared with the conventional case. In addition, this invention is not limited to said embodiment, Various deformation | transformation are possible. For example, the plasma etching apparatus is not limited to the parallel plate type upper and lower high frequency application type shown in FIG. 2, and various plasma etching apparatuses can be used.

本発明の実施形態のプラズマエッチング方法に係る半導体ウエハの断面構成を示す図。The figure which shows the cross-sectional structure of the semiconductor wafer which concerns on the plasma etching method of embodiment of this invention. 本発明の実施形態に係るプラズマエッチング装置の概略構成を示す図。The figure which shows schematic structure of the plasma etching apparatus which concerns on embodiment of this invention. 比較例におけるマイクロトレンチの発生状態を示す図。The figure which shows the generation | occurrence | production state of the micro trench in a comparative example.

符号の説明Explanation of symbols

101……CFx膜、102……SiCN膜、103……反射防止膜(BARC)、104……フォトレジスト膜、105……開口部、106……トレンチ、W……半導体ウエハ。 101 ...... CF x film, 102 ...... SiCN film, 103 ...... antireflection film (BARC), 104 ...... photoresist film, 105 ...... opening 106 ...... trenches, W ...... semiconductor wafer.

Claims (3)

上部電極と下部電極とを備える容量結合型平行平板エッチング装置を用い、その処理チャンバ内で前記上部電極と前記下部電極に高周波を印加してエッチングガスのプラズマを発生させ、当該プラズマにより被処理基板に形成されたCFx膜をエッチングするプラズマエッチング方法であって、
前記エッチングガスをCHガスとOガスとを含む混合ガスとし、前記CFx膜を前記プラズマでエッチングしてトレンチを形成する際にマイクロトレンチの発生を抑制する
ことを特徴とするプラズマエッチング方法。
A capacitively coupled parallel plate etching apparatus having an upper electrode and a lower electrode is used, and a plasma of an etching gas is generated by applying a high frequency to the upper electrode and the lower electrode in the processing chamber. A plasma etching method for etching a CFx film formed in
A plasma etching method, wherein the etching gas is a mixed gas containing CH 4 gas and O 2 gas, and the generation of micro-trench is suppressed when the CFx film is etched with the plasma to form a trench.
請求項1記載のプラズマエッチング方法であって、
前記エッチングガスが、さらに水素含有ガスを含む
ことを特徴とするプラズマエッチング方法。
A claim 1 Symbol placement of the plasma etching method,
The plasma etching method, wherein the etching gas further contains a hydrogen-containing gas.
請求項記載のプラズマエッチング方法であって、
前記水素含有ガスが、CHF又はCHである
ことを特徴とするプラズマエッチング方法。
The plasma etching method according to claim 2 ,
The plasma etching method, wherein the hydrogen-containing gas is CHF 3 or CH 2 F 2 .
JP2006075324A 2006-03-17 2006-03-17 Plasma etching method Expired - Fee Related JP4800077B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006075324A JP4800077B2 (en) 2006-03-17 2006-03-17 Plasma etching method
US11/687,414 US20070218691A1 (en) 2006-03-17 2007-03-16 Plasma etching method, plasma etching apparatus and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006075324A JP4800077B2 (en) 2006-03-17 2006-03-17 Plasma etching method

Publications (2)

Publication Number Publication Date
JP2007251044A JP2007251044A (en) 2007-09-27
JP4800077B2 true JP4800077B2 (en) 2011-10-26

Family

ID=38594985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006075324A Expired - Fee Related JP4800077B2 (en) 2006-03-17 2006-03-17 Plasma etching method

Country Status (1)

Country Link
JP (1) JP4800077B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5405012B2 (en) * 2007-11-19 2014-02-05 東京エレクトロン株式会社 Plasma etching method and storage medium

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000024048A1 (en) * 1998-10-19 2000-04-27 Applied Materials, Inc. Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
US6180518B1 (en) * 1999-10-29 2001-01-30 Lucent Technologies Inc. Method for forming vias in a low dielectric constant material

Also Published As

Publication number Publication date
JP2007251044A (en) 2007-09-27

Similar Documents

Publication Publication Date Title
JP4652140B2 (en) Plasma etching method, control program, computer storage medium
JP4663368B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP6035117B2 (en) Plasma etching method and plasma etching apparatus
JP4912907B2 (en) Plasma etching method and plasma etching apparatus
JP2006203035A (en) Plasma etching method
JP2007258426A (en) Plasma etching method
JP5064319B2 (en) Plasma etching method, control program, and computer storage medium
US9177781B2 (en) Plasma processing method and manufacturing method of semiconductor device
JP2014096500A (en) Plasma etching method and plasma etching device
US7351665B2 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
JP2010199475A (en) Cleaning method of plasma processing apparatus and storage medium
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP2008172184A (en) Plasma etching method, plasma etching device, control program and computer storage medium
US10651077B2 (en) Etching method
JP2007116031A (en) Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium
JP5089871B2 (en) Manufacturing method of semiconductor device
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4800077B2 (en) Plasma etching method
JP2012195569A (en) Semiconductor device manufacturing method and computer storage medium
JP4615290B2 (en) Plasma etching method
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
JP5058478B2 (en) Semiconductor device manufacturing method, plasma processing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
US20070218691A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
JP2007242753A (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110803

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees