JP4751671B2 - モザイクセンサ配列走査の制御方法及びデバイス - Google Patents

Description

本発明は、概ね再構成可能なセンサ（例えば、光、熱、圧力、超音波）配列に関する。特に、本発明は再構成可能なセンサ配列の制御及び構成用のディジタル走査構造体系に関する。

従来の超音波撮像システムは、超音波ビームを送信し、そこで調査対象被写体からの反射ビームを受光するのに用いる超音波トランスデューサ配列を備える。この種の走査は一連の計測からなり、そこでは合焦された超音波を送信し、短時間期間後にシステムは受信モードへ切り替わり、反射された超音波を受信し、ビーム成形し、ディスプレイ用に処理する。一般に、送信と受信は各計測期間中に音響ビームや走査線路に沿う一連の箇所からデータを取得するよう同一方向に焦点を合わせてある。受信器は、反射超音波を受信した際に走査線路沿いに連続的に再合焦させる。

超音波撮像では、配列は一般に１以上の行に配置されて送信時に個別電圧により駆動される複数のトランスデューサを有する。印加電圧の時間遅延（或いは位相）と振幅を選択することで、所与の行中の個別トランスデューサを制御し、好適なベクトル方向を進行してビーム沿いの選択された領域に合焦する正味の超音波を形成するよう合成される超音波を生成する。

同じ原理が、トランスデューサプローブを用いて受信モードにおいて反射音を受信するときに当てはまる。受信トランスデューサにて生成される電圧は合算され、正味の信号が被写体内の信号合焦領域から反射された超音波を示すようにする。送信モードと同様、超音波エネルギのこの合焦受信は各受信トランスデューサからの信号に対し個別時間遅延（及び／又は移相）と利得とを分与することで達成される。時間遅延は戻り信号の増大する深度をもって調整され、受信時の動的合焦をもたらす。

形成された影像の品質と解影像度は、トランスデューサ配列の絞り開口の送受信を個別構成する数個のトランスデューサの一部関数となる。従って、高画質を獲得する上で二次元や三次元撮像分野には多くの数のトランスデューサが望ましい。超音波トランスデューサは通常手持ち式トランスデューサプローブ内に配置され、このプローブを送信器信号を処理して超音波影像を生成する電子ユニットへ可撓性ケーブルにより接続する。トランスデューサプローブは、超音波送信回路網と超音波受信回路網の両方を担持することができる。

再構成可能な超音波配列は、一群の小素子を動的に互いに接続させ、かくして得られる素子の形状を波頭の形状に適合できるようにするものである。このことは、改善された性能及び／又は低減されたチャンネル数に繋げることができる。再構成可能性は、スイッチング回路網を用いて達成することができる。

近年、半導体プロセスは微細加工超音波トランスデューサ（ＭＵＴ；ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ）として公知種の超音波トランスデューサの製造に用いられてきており、ＭＵＴは容量性（ＭＵＴ）や圧電性（ｐＭＵＴ）と多様である。ＭＵＴは、受信超音波信号の音声振動を被変調容量へ変換する電極の付いた小型の隔膜様デバイスである。送信では、容量性電荷を変調し、デバイスの隔膜を振動させ、それによって音波を送信する。ＭＵＴの一つの利点は、見出し「微細加工」の下でグループ化される微細製造プロセス等の半導体製造プロセスを用いてそれらを作成できる点にある。この種の微細加工プロセスから得られるシステムは、一般に「微細加工電機システム（ＭＥＭＳ）」と呼ばれる。

ｃＭＵＴは、通常それら全体に引き伸ばした膜を有する六角形状の構造をなす。この膜は、印加バイアス電圧により基板面近くに保持される。既バイアスｃＭＵＴに発振信号を印加することで膜を振動させ、かくして音響エネルギを放射させることができる。同様に、音響波が膜上に入射すると、生成された振動をｃＭＵＴ上の電圧変化として検出することができる。ｃＭＵＴセルは、これらの六角形「ドラム」構造のうちの一つだけを指すのに用いる用語である。ｃＭＵＴセルは、非常に小さな構造とすることができる。一般的なセル寸法は、六角形上の平坦エッジから平坦エッジまで２５〜５０ミクロンである。セルの寸法は、多くの仕方でもって設計音響応答により規定される。所望の周波数応答と感度の点でやはり良好に動作するより大きなセルを生成することは、不可能である。

残念ながら、この種の小型セル上に個別制御を可能にする電子部品を生成することは困難である。配列の音響性能全体としての点で小さなセル寸法が秀れ、大幅な柔軟性に通じ、制御はより大きな構造へ限られる。複数セルを併せグループ化しそれらを電気的に接続することでより大型の小素子が作成でき、この小素子は個別制御をもつことができ、その一方で所望の音響応答を維持する。かくして、小素子は再構成することの出来ない電気的に接続されたセル群となる。この開示目的にとって、小素子は最小の独立制御型音響ユニットとなる。スイッチング回路網を用いて小素子を互いに接続することで、リングや素子を形成することができる。この素子は、スイッチング回路網の状態を変更することで再構成することができる。しかしながら、小素子は切り替え可能に分離可能ではなく、かくして再構成することのできない接続されたセルを備える。以下の分析は全て、配列がＰＺＴ（ジルコン酸チタン酸鉛）或いは何らかの他のより一般的な或いは将来のトランスデューサで出来ている場合にも有効である。

シリコンを母体とする超音波トランスデューサの小素子を用いた再構成可能性が、米国特許出願第１０／３８３，９９０号に開示されている。再構成可能性の一つの形が、その特許出願にも記載されたモザイク環状配列である。モザイク環状配列概念には、再構成可能な電子スイッチング回路網を用いて小素子を一緒にしてグループ化することで環状素子を構築することが含まれる。目標は、影像品質を維持し断層の厚みを改善しつつ、ビーム形成チャンネルの数を低減することにある。システムチャンネルを低減するため、モザイク環状配列は無操縦ビームにとって下敷き二次元トランスデューサ配列の表面上の遅延輪郭が円形をなすという事実を利用する。換言すれば、等遅延曲線はビーム中心周りに環をなす。遅延の環状対称性は共通遅延を有するこれらの明白な一群の小素子のグループ化に繋がり、かくして環状配列が生まれる。再構成可能性はより大型の下敷きとなる二次元トランスデューサ配列沿いにビームを歩進させ、走査や影像を形成するのに用いることができる。再構成可能性は、より多くのチャンネルを近接場内のより小さなアクティブ絞り開口に割り当てることで複数の送信用途に関する性能改善にも用いられる。再構成可能性が有用であると証明し得る他の多くの応用分野が、存在する。
米国特許第６７３６７７９号

モザイク環状トランスデューサ配列や他のモザイクトランスデューサ配列では、多数の超音波トランスデューサ小素子を分散スイッチマトリクスを用いて互いに接続しなければならない。小素子は、超音波信号の送信と受信に用いるより大きな素子を構築する。素子すなわち小素子の構成は、新規データ線路すなわち「影像」を取得するつど変化する。構成が変化するつど、スイッチマトリクス内の全てのスイッチの状態（オン又はオフ）を更新し、素子と小素子の新たな状態を構築する必要な相互接続を作成しなければならない。

分散スイッチマトリクスを制御し構成するディジタル走査構造体系に対する必要性が存在し、その構造体系は以下の能力の一部又は全部を有する。すなわち、（１）スイッチセル配列を効率的にプログラミングし、タイミングと電力の制約に応えること、（２）マトリクスの軸沿いに影像ごとに絞り開口パターンを変位させる能力、（３）時間制限の中で影像ごとに任意のパターンについて配列を構成する能力、（４）絞り開口構成を送信動作と受信動作の間で素早く切り替える能力、（５）柔軟性を留保し構成の複雑さを最小化しつつ、電力とタイミングの制約に鑑みた大型の縦横並置配列に合わせた構造体系の効率的な拡大縮小である。

本発明は、再構成可能なセンサ配列に係り、ここでは走査構造体系が影像ごとに変化するこうしたセンサだけを更新できるようにする。センサは、光や熱や圧力のセンサ或いは超音波トランスデューサとすることができる。本願明細書に開示した実施形態は、そこからより大きな素子を構成する下敷き格子として容量性の微細機械加工超音波トランスデューサ（ｃＭＵＴ）の二次元配列を用いるものである。しかしながら、本発明はｃＭＵＴ構造には限定されず、他の従前の或いは将来のトランスデューサ技術に対し同様に適用可能である。

本発明の一態様は、概ね平行な線路に沿って配置した複数のセンサと、複数のデータ線路と、センサをバス線路に選択的に電気的に接続する第１の複数のスイッチで、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第１の複数のスイッチと、センサを互いに選択的に電気的に接続する第２の複数のスイッチで、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第２の複数のスイッチと、プログラム対象である第１及び第２の複数のスイッチの状態を表わすスイッチ状態データを発生するデータ発生回路網と、プログラム対象である第１及び第２の複数の前記スイッチを特定するアドレスデータを発生するアドレス発生回路網と、スイッチ状態データの受け取りに応答してプログラム対象である第１及び第２の複数のスイッチへスイッチ状態制御データを出力する複数の制御論理回路で、各センサがそれに関連する個別制御論理回路を有し、スイッチ状態制御データはスイッチの状態を制御するものでスイッチ状態データから導出され、各センサがそれに関連する個別制御論理回路を有する前記制御論理回路とを備えるデバイスである。

本発明の別の態様は、概ね平行な線路に沿って配置した複数のセンサと、複数のバス線路と、複数のユニットスイッチセルで、各ユニットセルスイッチが個別センサに関連付けてあり、（ａ）関連するセンサをバス線路へ接続する第１のスイッチと、（ｂ）関連するセンサを隣接センサへ接続する第２のスイッチと、（ｃ）第１及び第２のスイッチの所望状態を表わすスイッチ状態データの受け取りに応答して第１及び第２のスイッチへスイッチ状態制御データを出力する制御論理回路で、スイッチ状態制御データは第１及び第２のスイッチの状態を制御するものでスイッチ状態データから導出され、第１及び第２のスイッチがそれぞれその現在のスイッチ状態を表わすデータを記憶できる種である制御論理回路とを備える前記複数のユニットスイッチセルと、選択された第１及び第２のスイッチに関するスイッチ状態データを発生するデータ発生回路網と、第１及び第２のスイッチのうちのいずれかを選択してプログラムするかを特定するアドレスデータを発生するアドレス発生回路網とを備えるデバイスである。

本発明の別の態様は、概ね平行な線路に沿って配置した複数のセンサと、複数のバス線路と、センサをバス線路に選択的に電気的に接続する第１の複数のスイッチで、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第１の複数のスイッチと、センサを互いに選択的に電気的に接続する第２の複数のスイッチで、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第２の複数のスイッチと、プログラム対象である第１及び第２の複数のスイッチの状態を表わすスイッチ状態データを発生するデータ発生回路網と、データ発生回路網からのスイッチ状態データを記憶する複数のラッチと、この数組のラッチにそれぞれ接続した複数のデータバス線路と、個別の数組のラッチをＸ方向沿いに接続して個別のＸ方向シフトレジスタを形成する手段と、選択されたラッチ内でＸ方向のスイッチ状態データのシフトを制御するＸ制御手段と、個別の組のラッチをＹ方向沿いに接続して個別のＹ方向シフトレジスタを形成する手段と、数組のラッチへスイッチ状態データを入力する始点を制御するとともに選択されたラッチ内でＹ方向のスイッチ状態データのシフトを制御するＹ制御手段とを備えるデバイスである。

本発明のさらに別の態様は、二次元領域に縦横並置した複数のセンサと、複数のバス線路と、選択されたセンサを相互に接続するか選択されたセンサを個別バス線路へ接続する複数のスイッチで、各スイッチが個別スイッチ状態メモリを備え、スイッチ状態メモリがスイッチの現在の状態を表わすスイッチ状態制御データを記憶する前記複数のスイッチと、スイッチの到来状態を表わすスイッチ状態データを記憶する複数のラッチと、スイッチのスイッチ状態メモリ内のスイッチ状態制御データをラッチからのスイッチ状態データ出力から導出された新たなスイッチ状態制御データをもって上書きする制御論理回路とを備える再構成可能なセンサ配列である。

本発明のさらなる態様は、二次元領域に縦横並置した複数のセンサと、複数のバス線路と、選択されたセンサを相互に接続するか選択されたセンサを個別バス線路へ接続する複数のスイッチとを備えるセンサ配列で、各スイッチが個別スイッチ状態メモリを有し、スイッチの現在の状態を表わすスイッチ状態制御データを記憶する前記スイッチ状態メモリとを備えるセンサ配列を再構成する方法であって、（ａ）第１の絞り開口を得るようプログラム対象である第１組の複数の選択されたスイッチを特定する第１組のアドレスデータを発生するステップと、（ｂ）第１の絞り開口を得るのに必要な第１組の選択されたスイッチの到来スイッチ状態を表わす第１組のスイッチ状態データを発生するステップと、（ｃ）第１の時間期間中に第１組のスイッチ状態データをラッチするステップと、（ｄ）第１の時間期間に続く第２の時間期間中に第１組のスイッチ状態データから導出された第１組のスイッチ状態制御データを用いて第１組の選択されたスイッチをプログラミングするステップと、（ｅ）第２の絞り開口を得るようプログラム対象である第２組の複数の選択されたスイッチを特定する第２組のアドレスデータを発生するステップと、（ｆ）第２の絞り開口を得るのに必要な第２の選択されたスイッチの到来スイッチ状態を表わす第２組のスイッチ状態データを発生するステップと、（ｇ）第２の時間期間に続く第３の時間期間中に第２組のスイッチ状態データをラッチするステップと、（ｈ）第３の時間期間に続く第４の時間期間中に第２組のスイッチ状態データから導出された第２組のスイッチ状態制御データを用いて第２組の選択されたスイッチをプログラミングするステップとを含む前記方法である。

本発明の他の態様を開示し、以下に披瀝するものである。ここで図面を参照するが、ここでは異なる図中の同様の要素には同一の参照符号が付してある。本発明は再構成可能なスイッチマトリクスを制御しかつ構成するディジタル走査構造体系に関する。例示目的に、再構成可能な配列を容量性微細加工超音波トランスデューサ（ｃＭＵＴ；ｃａｐａｃｉｔｉｖｅ ｍｉｃｒｏｍａｃｈｉｎｅｄ ｕｌｔｒａｓｏｎｉｃ ｔｒａｎｓｄｕｃｅｒ）を参照して説明することにする。しかしながら、本願明細書に開示した本発明の態様がｃＭＵＴを用いるプローブへのそれらの応用に限定されるのではなく、ｐＭＵＴ或いはさいの目に切った小素子をそれぞれ相互接続手段により下敷きスイッチング層に接続する整然とさいの目切りした圧電セラミック配列に適用できることは、理解されたい。本発明の同じ態様は、光や熱や圧力センサの再構成可能な配列にも応用分野を有する。

図１を参照するに、典型的なｃＭＵＴトランスデューサセル２が断面で示してある。この種のｃＭＵＴトランスデューサセルの配列は通常、多量にドープ処理したシリコン（かくして、半導体性）ウェーハ等の基板４上に作られる。各ｃＭＵＴトランスデューサセルでは、窒化シリコンで作成することのできる薄肉の膜すなわち隔膜８が基板４上方に懸垂支持してある。膜８は、酸化シリコン或いは窒化シリコンで作成することのできる絶縁支持体６によりその周縁部で支えてある。膜８と基板４間の間の空腔１４は、空気充填するか或いはガス充填するか又は完全に或いは部分的に排気することができる。一般に、ｃＭＵＴはプロセスが許す限り完全に排気する。アルミニウム合金や他の適当な導電材等の導電材からなる薄膜すなわち層が膜８上に電極１２を形成し、導電材で出来た別の薄膜すなわち層が基板４上に電極１０を形成している。さもなくば、底部電極は半導体基板４の適当なドープ処理により形成することができる。

空腔１４が隔てる２本の電極１０，１２が、容量を形成している。膜８を入射音響信号が振動させると、容量内の振動は関連する電極（図１には図示せず）を用いて検出され、それによって音響信号を電気信号へ変換する。逆に、電極の一方へ印加したＡＣ信号は電極上の電荷を変調し、そのことが翻って電極間の容量性の力に変調を引き起こし、後者が隔膜を動かし、それによって音響信号を送信する。

個別セルは、丸いものや矩形や六角形或いは他の周縁形状をもたせることができる。六角形状は、トランスデューサ小素子のｃＭＵＴセルの高密度充填をもたらす。ｃＭＵＴセルは異なる寸法をもたせ、かくしてトランスデューサ小素子に異なるセルの複合特性をもたせ、トランスデューサに広帯域特性を与えることができる。

残念ながら、この種の小型セルに対する個別制御を可能にするであろう電子部品を製造することは困難である。配列の音響的性能全体については小型のセル寸法が優れ、大きな柔軟性に通ずるものであるが、制御はより大型の構造に制限される。複数セルを併せグループ化しそれらを電気的に接続することで、所望の音響応答を維持しつつ個別制御を有することのできるより大きな小素子が作成できるようになる。スイッチング回路網を用いて小素子を互いに接続することで、リングすなわち素子を形成することができる。この素子は、スイッチング回路網の状態を変更することで再構成することができる。しかしながら、個々の小素子は異なる小素子を形成するよう再構成することはできない。

ＭＵＴセルは微細加工プロセスにおいて、互いに（すなわち、介在スイッチ無しで）接続して小素子を形成することができる。用語「音響小素子」は、この種の集合体の記載に以下使用するものとする。これらの音響小素子は、この種のスイッチをシリコン層或いはトランスデューサ配列に直に隣接位置する異なる基板上に配置することで微細電子スイッチにより相互接続してより大きな素子を形成しよう。この構成は、大量に低コストで行なうことのできる半導体プロセスに基づくものである。

本願明細書に使用する如く、用語「音響小素子」は再構成することの出来ない電気的に接続された単一セル或いはセル群であり、すなわち小素子は最小の独立制御される音響ユニットである。用語「小素子」は、音響小素子とその関連する一体化電子部品とを意味する。「素子」は、スイッチング回路網を用いて小素子を接続することで形成される。素子は、スイッチング回路網の状態を変えることにより再構成することができる。スイッチング回路網に含まれる少なくとも一部のスイッチは、以下により詳しく説明する如く、「関連する一体化電子部品」の一部をなす。

例示目的に、図２は７個の六角ｃＭＵＴセル２で作成した「菊花状」トランスデューサ小素子１６を示す。６個のセルからなるリングが囲繞する中心セルで、リング内の各セルは中心セルとリング内隣接セルの個別側面に境を接している。各ｃＭＵＴセル２の頂部電極１２は、切り替え可能に分離可能ではない結線により互いに電気的に結合してある。六角配列の場合、６個の導体が頂部電極１２から外部へ放射し、隣接するｃＭＵＴセルの頂部電極にそれぞれ接続される（他の６個ではなく３個に接続される周縁上のセルの場合は除く）。同様に、各セル２の底部電極１０は切り替え可能に分離可能ではない結線により電気的に互いに結合し、７倍大きな容量性送信小素子１６を形成することができる。

図２に示す種の小素子は、半導体（例えば、シリコン）基板上の二次元配置を形成するよう配置することができる。これらの小素子は、スイッチング回路網を用いて環状リング等の素子を形成するよう再構成することができる。シリコンを母体とする超音波トランスデューサの小素子が、米国特許出願第１０／３８３，９９０号に記載されている。再構成可能な一つの形態は、その特許出願にも記載されたモザイク環状配列である。モザイク環状列概念には、再構成可能なスイッチング回路網を用いて小素子をグループ化することで環状素子を構築することが含まれる。目標は、影像品質を保ち断層の厚みを改善しつつ、ビーム成形チャンネルの数を低減することにある。システムチャンネルを減らすため、モザイク環状配列は無操縦ビームでは下敷き二次元トランスデューサ配列の表面上の遅延輪郭は円形をなすという事実を利用する。換言すれば、等遅延曲線はビーム中心周りに環をなす。遅延の円形対称性はこれらの小素子の明白なグループ化に通じ、一般の遅延は環状配列概念に通ずる。再構成可能性は、より大型の下敷き二次元トランスデューサ配列沿いにビームをステップ変位させ、走査すなわち影像を形成するのに用いることができる。

ＭＵＴセルと音響小素子を用い、トランスデューサ配列が形成できる様々な方法が存在する。図３は、モザイク配列を形成する音響小素子のモザイクの一例を示すものである。図３に示した実施形態では、４個のほぼ環状素子（それぞれ符号１８Ａ〜１８Ｄにて引用）で、それぞれが「菊花状」音響小素子からなるモザイク（小素子ごとに互いに接続した７個のＭＵＴセル）で構成されたものが、素子ごとにほぼ等しい面積を有する構成としてある。各場合のモザイクは、複数の小素子種で作り上げることができる。配列パターンはモザイクである必要はないが、音響小素子をもたない領域をもたせることができる。例えば、配列下側に音響小素子或いはセルの頂部電極接続をもたらすビア孔を設けることもできる。

本発明の構成は、ビーム幅や側方突出高さや焦点深度等の様々な音響パラメータを最適化するよう変更することができる。さもなくば、音響小素子をグループ化し、送信動作用の絞り開口を形成し、受信部用に別の絞り開口へ即切り替えることもできる。図３はほぼ環状の要素の個別部分を示すものであるが、他の構成、例えば非連続リングや八角リングや弧を実装することができる。パターンの選択は、用途ニーズに依存しよう。

大半の絞り開口は、図３に示した環状素子等の単一のより大きな素子を形成するよう相互接続した隣接グループ化した小素子で構成されよう。この場合、各小素子をその個別バスへ直接接続する必要はない。所与のグループ内の限定された数の小素子を接続し、そこで残る小素子を互いに接続することで十分である。こうして、送信信号はシステムからバス線路沿いに、さらに限られた数のアクセス点沿いに素子内へ進行する。そこから、信号は局所的結線を介して素子内で拡散する。

この構造体系が、図４に示してある。ここで、アクセススイッチ２０を用い所与の音響小素子３２をバス２４の行バス線路へ接続する。この構造体系は、モザイク環状配列に直接適用可能である。この種のデバイスでは、本構造体系を用いて複数リングを形成することができ、ここでは各リングは１以上のアクセススイッチを用いて単一のシステムチャンネルへ接続され、各アクセススイッチはバス線路へ接続され、それが翻ってシステムチャンネルに接続される。アクセススイッチは、所与の数のバス線路に必要な数が減るよう図４に示す如く互い違いにしてある。

行バス線路２４は、図４に示す如く複数のスイッチ３０からなる交点スイッチング回路網を用いてシステムチャンネルバス２８に接続してある。より少ない多重化スイッチ３０を必要とするであろう散在交点スイッチング回路網もまた用いることもできる。この種の構造体系は、空間の使用においてより効率的ではあるが、全てのバス線路を適切に接続し得るよう保証するスイッチ構成の賢明な選択が必要になろう。配列内を垂直と水平に走る両方のバス線路を配置することもまた、可能である。

アクセススイッチと行バス線路の数は、寸法の制約と用途により決まる。一つの例示的非限定実装を開示する目的で、図４は各音響小素子３２用の単一のアクセススイッチ２０を示すものであり、配列の各行ごとに４行のバス線路２４ａ〜２４ｄを想定したものである。第２の種別のスイッチはマトリクススイッチ２６であり、これを小素子（図５参照）の接続点２２を隣接小素子の接続点に接続するのに用いる。これにより、音響小素子は隣接音響小素子に関連する一体化電子部品を介してシステムチャンネルへ接続されるようになる。これはまた、たとえそれがアクセススイッチを介して直接接続されていないとしても、音響小素子がシステムチャンネルへ接続できることを意味する。図４は音響小素子３２ごとの３個のマトリクススイッチ２６を示すものであるが、領域を保存したり或いはより低い導通抵抗を有しかくしてより大きな面積を有するスイッチを可能にする３個未満をもたせることもまた可能である。加えて、所与の配列にとって既知の不良小素子を巻いて経路選択するのにマトリクススイッチを用いることができる。最後に、六角小素子を図示したが、矩形小素子もまた可能であり、これらはより少数のスイッチを必要とし得る。

図５を参照するに、各小素子は音響小素子３２に関連する電子部品内の共通接続点２２へ接続してある。この共通接続点２２は、各小素子内の８個の構成要素を電気的に接続するものである。共通接続点２２は、音響小素子すなわちトランスデューサ３２を結線５８を介してその小素子用のアクセススイッチ２０へ、さらにその小素子と関連する３個のマトリクススイッチ２６へ、さらに結線６０を介して３個の隣接小素子に関連する３個のマトリクススイッチへ接続してある。マトリクススイッチ２６を通って変位する信号は、隣接小素子の共通接続点へ接続される。

図４は、スイッチング回路網が特定の小素子に対し如何に機能するか示すものである。これは、例示構成に過ぎない。４本の行バス線路２４ａ〜２４ｄを含むバス２４が、音響小素子３２の行を下方へ走っている。図４は、この行内の３個の小素子だけを示すものであるが、この行内の他の小素子は図示していないことを理解されたい。バス２４の行バス線路は、交点スイッチングマトリクスを形成する多重化スイッチ３０により行端部にてシステムチャンネルバス２８のシステムチャンネルバス線路へ多重化される。図４に見られる如く、各行バス線路２４ａ〜２４ｄは適当な多重化スイッチ３０をオンさせ、特定の行バス線路を他のシステムチャンネルバス線路へ接続する多重化スイッチをオフとすることで、バス２８のシステムチャンネルバス線路のうちの任意の一つへ接続できる。これらの多重化電子部品は一側へオフとすることができ、かくして寸法により拘束されることはない。図４は、完全に移植した交点スイッチを示す。しかしながら、各バス線路を各システムチャンネルへ接続するスイッチや散在交点スイッチが使用でき、そこではシステムチャンネルの少数の小集合だけが所与のバス線路へ接続でき、その場合に図４に示したスイッチ３０の一部だけが存在しよう。

アクセススイッチ２０は、これがバス線路に対し小素子の直接アクセスをもたらすが故に斯く命名されたものである。図４の例示実装では、各小素子ごとに他の６個のスイッチ結線が存在する。これらの接続は、マトリクススイッチ２６の形をとる。マトリクススイッチにより、小素子を隣接小素子に接続することができる。この六角パターン内の各小素子ごとに隣接小素子に対する６本の結線が存在する一方で、各小素子内には３個の小素子だけが存在し、その一方で他の３本の結線は隣接小素子内のスイッチにより制御される。かくして、全部で４個のスイッチと各小素子内の関連するディジタル論理回路とが存在する。これは、一つの例示的実装に過ぎない。バス線路の数とアクセススイッチの数とマトリクススイッチの数及び接続形態は全て異ならしめることができるが、大まかな概念は残る筈である。

特定の形状を与えられると、再構成可能な配列は音響小素子をシステムチャンネルへ写影像する。この写影像は、改善された性能をもたらすよう設計してある。写影像は、理想的にはｃＭＵＴセルをその上に構成する基板内に直接配置したスイッチング回路網を介してなされるが、トランスデューサ基板に隣接して組み込んだ異なる基板に設けることもできる。ｃＭＵＴはシリコン基板の頂部に直接組み立てるため、スイッチング電子部品をその基板内に取り込むことができる。ＰＺＴやより従前の実装では、スイッチング回路網は単純に個別シリコン基板内に作成してＰＺＴ配列に取り付けてある筈である。

融合したｃＭＵＴとＡＳＩＣ配列の断面図が図６に示してあり、ＡＳＩＣからｃＭＵＴへなされるであろう接続の仕方が図示してある。図示の如く、単一のビア孔５６が各ｃＭＵＴ小素子３２をその相手方のＣＭＯＳ小素子（或いは「セル」）５０に接続するのに用いられる。信号電極のパッド６５をスイッチＡＳＩＣ上に形成された個別導電パッド６６に接続するビア孔５６を、音響背面層６２内に埋め込むことができる。

個別基板（例えば、ウェーハ）上にｃＭＵＴを組み立て、それらを図７に示す如く個別にＡＳＩＣスイッチマトリクスに接続することも可能である。ここでは、例えば、半田バンプ６４と導電パッド６５，６６を用い、個別ｃＭＵＴ小素子３２をそれらのスイッチ電子部品の相手方５０に接続する。異方性導電フィルム（ＡＣＦ；Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や可撓性相互接続等の他のパッケージ化技術もまた使用することもできる。

最適な充填密度にとって、ＡＳＩＣスイッチマトリクスの上面図を示す図８に示した関連する小素子３２と関連電子セル５０を六角格子上に縦横並置することは有益である。ここで、ＣＭＯＳスイッチセル５０は、各第２の列をセルの高さの半分たけオフセットさせた列内に配置してある。適当なセル寸法を選択することで、これが図示した完全な六角格子すなわちビア孔５６を生み出そう。ビア孔５６はそこで別の金属層（図６の６５）上の六角パッドに当接し、この層が上方のトランスデューサ層に対する接続母体を形成し、それもまた六角格子上に組み立てられる。ビア孔５６はそこで、上記のトランスデューサ層との接続母体を形成する同様に六角格子上に組み立てられた他の金属層（図６の６５）上の六角パッドに当接する。より直接的なＡＳＩＣ実装が、図９に示してある。ここでは、ＣＭＯＳスイッチセル５０は矩形格子上に配置されており、その一方でその上方の六角音響小素子３２はやはり六角格子上にある。図示の如く、ＣＭＯＳセルパッド或いはビア孔５６は依然として正確に一列に並んで接続を生成し、ＣＭＯＳスイッチセル５０が六角音響小素子３２と完全に嵌合するようにしている。いずれにせよ、六角格子パターンにより図３に示すモザイク環状配列ビームパターンの実現が可能になる。

通常の動作では、再構成可能な配列は図３に示したものに類似する初期絞り開口パターンを用いてプログラムされる。このパターンにより、ビーム成形器は配列前部にビームを作成することができる。撮像期間中、幅Ｗ_{ａｐｅｒｔｕｒｅ}の絞り開口が図１０内に図示した配列を横切って走査される。こうして、ビームを配列前面で走査し、ビーム成形反響波を用いて影像の連続線を組み立てる。再構成可能な配列の目的は、任意の複雑な配列パターン向けに図１０に示した撮像動作を達成できるようにすることにある。以前の超音波スキャナは電子走査を達成することは可能であるが、起立方向と固定形状におけるセンサ小素子の精密分布の欠如に起因する絞り開口の複雑さにおいて制限されるものである。

図１０に示した完全再構成可能な配列が、実装に幾つかの相当の難題を提示する。センサ配列は、何万ものセンサ小素子へ細分される。ビームパターンは、それらの結線中のセンサ小素子をグループ化することで有限数のシステム送信／受信及びビーム成形チャンネルへ構築される。モザイク環状配列概念の実装に用いたときに、再構成可能な配列は配列全体に電子的に変位させる複数リングを形成しよう。変位時の各新規のステップでは、リングパターン全体は配列内へ再プログラムされて新たな構成を作成する。送信と受信の間でリングパターンを更新するとともに受信期間中の複数期間において形成されたビームの歪を低減し、それによって影像品質を改善する能力を提供することもまた出来よう。

一般のシステムでは、１２８個以上のビーム成形チャンネルが用いられる。現在の超音波システムは、１２８のシステムチャンネルを一定数のトランスデューサ素子へ経路案内することのできる多重化器構造体系を用いる。これらの多重化器回路網の賢明な設計を用いることで、限られた数の電子部品を用いて標準的な走査パターンを作成することが可能である。しかしながら、大半の場合は、走査パターンは固定されおり、回路網の限界が故に再構成可能ではない。完全に再構成可能な配列は、これらの制約を被ることはない。しかしながら、それは実装するのに非常に密度の高いスイッチング回路網を必要とする。

再構成可能なモザイクトランスデューサ配列（例えば、モザイク環状配列）では、素子すなわち小素子の構成は新規なデータ線路すなわち「影像」が得られるつど小素子は変化する。構成が変化するつど、スイッチマトリクス内の全スイッチの状態（オン又はオフ）を更新し、音響素子及び小素子の新規の状態を構築する所要の相互接続を作成しなければならない。

図１０は、この課題を概略示すものである。本例では、超音波トランスデューサは矩形であり、矩形格子上に分散する小素子からなる。好適な実施形態では、この格子は六角形をなすが、矩形格子は例示目的に役立つものである。また、５個の同心リングで出来た送信絞り開口パターンが図示してある。これらのリングはそれぞれ、音響小素子を相互接続するスイッチをオン又はオフすることでマトリクス内の音響小素子を用いて構築される。それ故、超音波信号を送信又は受信するのに所与のパターンを用いることができる前に、配列内の各スイッチごとに個別オン／オフ状態をプログラミングすることでスイッチング回路網内にそれを先ず作成しなければならない。この動作の複雑さを説明するため、各スイッチが４個のスイッチを含み得、かつ公称絞り開口が１００×１００の音響小素子で出来ているものと考える。その量は、各送信／受信動作の前に構成しなければならない４０，０００個のスイッチに達する。明らかに、乳房Ｘ線造影応用に用い得るより大きな張り付け配列にとって、この問題は相当に大きなものとなる。

配列の動作期間中、図１０の矢印に示す如く配列の軸に沿って絞り開口を変位させねばならない。この変位は、異なる影像を取得して影像内に線を構築するのに用いられる。変位は、ｘ軸（図示の如く）沿いに或いはｙ軸沿いに行なうことができる。

図１１は、大型配列内の大量の数の未使用音響小素子の問題を示すものである。図示の影像から次の影像（図示せず）へ変位するため、リング内の音響小素子の一部だけを再構成する必要がある。特に、領域Ｗ_ｅとＷ_ｆ内に在るこれらの音響小素子は使用するパターン種によっては必ずしも変更する必要はない。また、領域Ｗ_ａ，Ｗ_ｂ，Ｗ_ｃ，Ｗ_ｄ内の音響小素子も変更せねばならぬことはなかろう。一般に、パターンの前端と後端の音響小素子は変換期間中に変化し、その一方でパターン内部の音響小素子（Ｗ_ｅ，Ｗ_ｆ）とこのパターンに対し大幅に外部の関連小素子（Ｗ_ａ，Ｗ_ｂ，Ｗ_ｃ，Ｗ_ｄ）は必ずしも変化しないことになる。本例から判るように、最大のリングが直径が１００個の音響小素子である配列であるのに対し、配列全体は２００個の音響小素子であり、相当数の小素子は影像ごとに変化させる必要はなかろう。大型の縦横並置配列では、未使用の小素子の数はかなりより大型となろう。それ故、変化させねばならない小素子だけに影響を及ぼすよう配列を再構成する手段は、増大した影像更新時間に繋がる筈である。

或る場合は、送信及び受信動作用に異なる絞り開口パターンを用いる必要があろう。これには、配列を極端に素早く構成可能とするか、配列の送信状態と受信状態の両方が所与の影像について配列内へ併せプログラムできることのいずれかが必要であろう。後者の技術は好都合であり、何故なら単一の汎用信号の状態を変更することで配列内の全ての小素子の同時遷移を可能にするからである。

一部場合では、配列を横切って変位させたりさせなかったりできる連続的な送信及び受信動作用の異なる絞り開口パターンを使用する必要があろう。このことは例えば位相化配列動作期間中には事実であり、ここでは絞り開口重心は変位しないが、ビーム角度は影像ごとにリング構造を変更することで回転させられる。

乳房Ｘ線造影法に用いるような非常に大型の縦横並置配列では、配列のプログラミング時間が配列の大きさにより制限されないことが重要である。例えば、所与の絞り開口幅と配列幅（図１０中のＸ_ｎ）では、単一の小素子歩進における絞り開口パターンの変位時に配列内の小素子の全てを再プログラムしなければならないことは有害となろう。加えて、或る場合には、配列の異なる位置での個別サブ絞り開口パターンの作成や交互配置（経時的に）を可能としなければならない。大型配列では、各小素子を影像ごとに再プログラムしなければならない場合に、この機能を作り出すことは困難であろう。

本発明の幾つかの実施形態を、以下に開示するものとする。これらの実施形態は、モザイク環状配列を効率的に走査する課題を解決すべく単独で或いは併せ使用することができる。
１）多重化アドレス／データ走査構造体系
多重化アドレス／データ走査構造体系を有する一実施形態を、図１２に概略図示する。この構造体系によれば、音響小素子３２を行（或いは列）内でグループ化し、そこで所与の行（或いは列）上の全ての小素子が個別ディジタルアドレス／データバス４８を共有し、それらのうちの二つだけを図１２に描いてある。各バス４８は、アドレス線路とデータ線路で構成してある。所与の行（或いは列）内では、各小素子はバス上に固有のアドレスを有する。アドレス／データ発生器３４はチップ上（或いはチップ外）に含まれ、各行ごとに共有データバス上の配列へデータを送信する。

この構成を用いることで、所与の影像ごとに更新する必要のあるこれらの小素子だけを更新することができる。加えて、各行（或いは列）は独立して動作するため、大幅に変化するｘ（又はｙ）座標を同時に用いて小素子を更新することが可能である。この機能は、例えば二つの同時絞り開口をトランスデューサ配列の両隅内に位置させよう。加えて、これらの複数の送信／受信領域は独立して異なる方向に同時に変位させることもできる。

この多重化アドレス／データ走査構造体系は、影像ごとに変化する小素子だけを更新しなければならない問題を解決するものである。それは、異なる任意のリングパターンに対し影像ごとに柔軟性を提供しもする。

この構造体系の簡単な変形は、各行上で個別アドレス及びデータバスを使用する。それは２倍のディジタルバス線路を必要とするが、２倍のデータレートで動作させることができる。
２）列アドレス指定走査構造体系
列アドレス指定走査構造体系を有する実施形態を、図１３に概略図示する。この構造体系は、多重化アドレス／データ走査構造体系の有用な変種である。列アドレス指定走査構造体系は、スイッチ状態データがデータ発生器３６により生成され、その一方でアドレスは図示の個別のアドレス発生器３８が生成する点を除き、同様に動作する。これらのアドレスはデータに対し直交方向に供給され、すなわちアドレスは垂直アドレス線路３０を介して供給され、その一方でデータは水平データ線路３１を介して供給される。アドレスは、注目領域（ＲＯＩ）ビットパターンを搭載するシフトレジスタを用いて生成され、このビットパターンをシフトさせ行線路上に入力するデータを受容する列ブロックを変位させる。第２のシフトレジスタは、ＲＯＩ境界内で因果的連鎖をもってビットをシフトさせ、アドレス指定用に連続して列を選択させることになる。こうして、ｘ方向の走査は各行内のシフトレジスタを用いるのではなく二つのシフトレジスタを用いて達成し得、相当量の電力を節約することができる。列アドレス指定走査構造体系はまた、後述する如く所要のアドレス線路の数を低減してアドレス回路網を単純化する。

この列アドレス処理構成を用いると、列を独立して更新することは出来ない。しかしながら、最大リングの幅内に含まれるこれらの小素子だけ更新する必要がある。それ故、列アドレス指定走査構造体系はより柔軟性はないがより複雑でない配列電子部品しか必要としない走査位相のための有益な折衷案をもたらす。このことは、例えば、配列内に電子部品に対する大きな余裕をもたない非常に小型の音響小素子をもった高密度配列においてその通りになり得るものである。
３）多方向シフトレジスタ走査構造体系
多方向シフトレジスタ走査構造体系を有する一実施形態を、図１４に概略図示する。この構造体系は、従前の走査構造体系の有用な変種である。この場合、データはまず一回に１ビットずつデータ発生器３６により配列内にロードされ、逐次シフトされて一連の影像を生成する。配列の軸（ここでは、×とｙ）沿いのシフトは、スイッチ状態データをシフトすべく制御信号を発生する配列外部の制御ブロック４０，４２を用いてなされる。

この多方向シフトレジスタ走査構造体系は、先に考察した構造体系として実装するのに同様のディジタル回路網を必要とするが、配列が各影像ごとに再プログラムする必要がないという追加の利点を有する。変位は、小素子を次の視認状態へ再プログラミングするのではなく単一のシフト動作にて行なわれる。これらの機能が、柔軟性を犠牲にして影像ごとの変位速度と電力要件における顕著な改善をもたらす。

この多方向シフトレジスタ走査構成を用いることで、影像ごとに異なる任意の配列パターンを作成することがやはり可能である。しかしながら、データはマトリクスの左手側に由来し、行上の全てのセルを介してシフトさせて中間部に到達させねばならないため、任意パターンのプログラミング時間は配列の左手側の送信絞り開口の距離とともに線形に増大する。それ故、この構造体系は大型の配列を用いない低電力応用分野にとって有用である。加えて、高度なパッケージ化技術を用いた大型配列はこの種のより小型の配列群で作り上げることもできる。
４）混成走査構造体系
混成走査構造体系を有する実施形態が、図１５に概略図示してある。この構造体系は、単一の柔軟な配置をもって上記した全てを複合するものである。この場合、データは多重化アドレス／データ手法を用いてアドレス／データ発生器３４により配列内にロードされる。しかしながら、一旦それが配列内にプログラムされると、データは制御ブロック４０，４２によりそれぞれ配列（ここでは、ｘとｙ）軸に沿ってシフトさせることができる。それ故、このデバイスを低電力モードで使用し、そこではパターンをセットアップし、ｘ又はｙ方向のいずれかに一度に単一の小素子をシフトさせることができる。任意のパターンを位相化配列における如く、影像ごとに構築する必要があるより柔軟なモードに用いることもできる。

いずれにせよ、この混成構成の利点は配列全体を通じてシフトさせて任意のパターンをプログラミングする要件が一切存在しない点にある。注目領域をプログラムし、配列内の他の全ての領域とは無関係に変位させることができる。これにより、影像ごとに単一ステップでパターンがシフトさせる用途における低電力動作が可能となる。

この混成デバイスの追加の重要な利点は、動作不能素子を有するシフトレジスタを効率的に「修理」する能力にある。これは、以下の如く達成することができる。最初の開口パターンを、配列内へプログラムする。その後、シフトが行なわれるつど、動作不能セルからのそれらの入力を取り込むものだけでなく、動作不能のシフトレジスタもまた多重化アドレス／データバス４８を用いて更新する。この種の動作不能セルの数は比較的少数であるため、「修理」作業は配列全体を更新する時間のごく一部を要するに過ぎず、また殆ど電力を必要としない。

この混成構造体系の有用な変種では、ｘ制御ブロック４０を配列内のシフトレジスタにデータが入力される開始時点を制御するのに用いることができる。この場合、行アドレス線路は用いられず、その一方で行データ線路は依然として配列を横切って走る。データ線路は、通常は従前のシフトレジスタ構成に用いるべきこれらのシフトレジスタ素子をバイパスさせるのに用いられる。このデバイスは、プログラム対象セルを独自に決定する柔軟性は放棄しているが、実装には幾分より少ない回路網しか必要としないものである。

上記した各走査構造体系は、実質的に二つの部分で出来ている。すなわち、大半が類似するスイッチセル配列（モザイクトランスデューサ配列内の各音響小素子３２用のもの）と、配列外部に組み込んだ走査回路網とである。以下の段落では、これらの回路の細部と動作を上記した構造体系の一部につき説明する。
Ａ）走査回路網構造体系
１）多重化アドレス／データ種走査構造体系
ユニットスイッチセル５０へディジタルデータをプログラミングする多重化アドレス／データバス種走査構造体系を、図１６に示す。セル５０の各列は、（Ａ０，Ａ１，・・・Ａ７）として図示した固有アドレスを有する。本例では、８列だけが図示してある。しかしながら、このデバイスは潜在的には数百の列を含み得るものである。セル５０各行は、多重化アドレス／データバス４８を共有する。加えて、各行は個別多重化器４６を介して個別バス４８をプログラムする専用アドレス／データ発生器３４を有する。こうして、全行が平行にプログラムされる。

各行ごとのこのデータ及びアドレス発生器３４は、配列外部のチップ上に配置し得る。それらは、使用時点でプログラム可能なゲートアレー（ＦＰＧＡ；ｆｉｅｌｄ− ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）やディジタルの特定用途向け集積回路（ＡＳＩＣ；ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）や中央演算処理装置（ＣＰＵ；ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）やこれらの組み合わせ内にチップ外配置することもできる。プログラミング動作は影像発生器４４により制御され、この発生器が特定の次状態配列構成を要求する超音波撮像システムから入力を受信する。影像発生器４４はそこでデータ及びアドレス発生器３４をプログラムし、所与の影像ごとに必要な配列を構成する。影像発生器は、ＦＰＧＡやディジタルＡＳＩＣやＣＰＵやそれらの組み合わせとして実装することもでき、ＳＲＡＭやＤＲＡＭやＲＯＭやＥＰＲＯＭやＥＥＰＲＯＭやＭＲＡＭ或いは構成データの局所的記憶用の他の記憶デバイスを含めることができる。構成データは、較正データや絞り開口走査情報やオペレータによる入力や必要に応じたデフォルトの較正データに基づき動作期間中にアルゴリズムを通じて計算することもできる。

データ及びアドレス発生器３４は、参照表として随時読み書き可能メモリ（ＲＡＭ；ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）や他の記憶デバイス技術内に実装することもできる。一連の影像中に影像番号が与えられると、各ＲＡＭの個別ブロックは読み出され、ここでＲＡＭのコンテンツには一連のｎビット数対が含まれ、第１の数が行内のセルのアドレスで、第２の数がそのセルに書き込むスイッチ状態データとなる。この動作は、所与のセルに対するデータがセル更新時にその場で決定される箇所でアルゴリズムを通じて実行することもできる。

図１６に示した実施形態では、データは３ビットバス４８上の８個のセル５０（１行１６セルの場合４ビットバスが用いられる、等々）に書き込まれる。書き込みシーケンス中の第１のワードは、データが向かっている列の４ビットアドレスである。次のワードは４ビットからなり、ここでは各ビットが所与のスイッチセル５０内のスイッチのうちの一つの到来状態を決定する。このアドレスはアドレス発生器により多重化器４６の一つの入力端へ出力され、その一方でスイッチ状態データがデータ発生器により多重化器４６の別の入力端へ出力され、多重化器の状態はアドレス又はデータ多重化器状態制御信号が線路５２行上の多重化器へ入力されたかどうかによって決まる。

図１６をさらに参照するに、データの書き込みは列０から始まるシーケンスにて左から右へ進み、或いは列７から始まって右から左へ進む。それらは、プログラム対象であるデータに最も適したものとして、任意かつ独立したものとすることもできる。例えば、行１はセルＡ０とＡ５をプログラムし得、それと同時に行２がセルＡ３，Ａ４をプログラムする。この機能は、任意のパターンを迅速にセットアップするのに役立とう。

アドレスバスは図示した３ビットよりも大きくすることもできるが、この方式を用いてブロックアドレス指定もまた可能である。セルのバンクは、列（図３５に図示）に沿って組み込んだ外部アドレス発生器により、或いは（図３６に示す如く）ブロック歩進時に配列内部に組み込まれたブロックアドレスコントローラへデータを書き込むかのいずれかにより、３ビットアドレス指定用に連続的に選択されよう。例えば、乳房Ｘ線造影法で用いられるような大型マトリクスでは、５又は６本のアドレス線路を必要とする区画３２或いは６４内でブロックアドレス指定をなし得、その一方で配列全体はこの種の４０個ほどのブロックを有し得る。

代替実施形態では、図３７に示す如く、ディジタルバス線路を列バンクに分解し、各バンクをＭＯＳ・ＦＥＴスイッチにより分割することができる。アドレス回路網は、アドレス指定が配列内で左から右へ動く際に連続するバンクを選択する構成とされよう。この技術は、アドレス指定サイクルの重要部分について線路ドライバ上に装荷される容量を低減し、かくして元々の構造体系全体を上回る節電を果たす。
２）列アドレス指定走査構造体系
ディジタルデータをユニットスイッチセル５０へプログラミングする列アドレス指定走査構造体系が、図１７に示してある。この方式はデータ発生器３６がデバイスの各行に配置してある点において、多重化アドレス指定に類似するものである。しかしながら、この場合、単一のアドレス発生器３８を図示の如く全ての行が共有する。アドレス発生器３８により注目領域を生成し、かくして更新しなければならないセルを含む列だけが選択されるようにする。アドレス指定は、更新対象であるセルを含む第１の列にて始まり左から右へ歩進的に進み、更新対象であるセルを含む最後の列で終わる。

この方式は、配列内により少ない複雑さの利点を有するが、プログラミングの完全柔軟性からは恩恵を受けていない。これは、影像の切り替えが絞り開口のリングパターン内の全てのセルのデフォルトによる更新を必要とするからである。かくして、例えば行４上のセルだけを更新する必要がある場合、全行内の全セルを同時更新することになり、実行にはより多くの電力を必要とすることになる。また、配列の両隅のセルが更新を必要とする場合、配列全体を終わりまで走査しなければならない。若干の修正は、複数の独立した注目領域（ＲＯＩ）シフトコントローラ（すなわち、スキャナ）を用いて、同一の大型配列内の独立の末梢離間絞り開口を取り扱えるようにするものである。これらの複数のＲＯＩはＸコントローラ用の二つの個別かつ独立したシフトレジスタを用いて生成するか、或いはどの信号線路をオンさせるかを選択するものへ書き込むアドレスをもって二つの個別デコーダを使用することによっても実行し得る。

図３８は、複数の注目領域（ＲＯＩ）シフトコントローラの概念を示すものである。ここで、データは実際に配列の異なる部分において同時に二つの完全に独立した絞り開口へ書き込まれる。この技術により、単一配列を用いて複数の走査ビームを作成することができる。二つ（又はそれ以上）の独立絞り開口を、二つ（又はそれ以上）の独立したＲＯＩコントローラ（二つだけを図示）を用いて制御する。ＲＯＩシフトコントローラは絞り開口の範囲をＸ及びＹ方向に設定し、３個の絞り開口が特定するセルへの独立したデータ転送を制御する。
３）多重化アドレス／データ走査構造体系の代替実施形態
ユニットスイッチセル５０内へディジタルデータをプログラミングする多重化アドレス／データバス型走査構造体系の代替形態が、図１８に図示してある。この方式は、固有アドレスとデータ発生器が各行ごとに備わっていない点で本来のものとは異なる。その代わりに、これらは一連のラッチ５４を組み合わせた単一のアドレス／データ発生器３４により置き換え、データを走査アドレス指定動作にて記憶させる。一実施形態では、ラッチがチップ搭載型であるのに対し発生器はチップ外搭載型である。このことで、チップ上の信号の経路選択は大幅に減るが、行データのシリアル更新に起因するより低い走査速度の犠牲を払うことになる。

ユニットスイッチセル５０を更新するため、行アドレスを先ず読み出す。これは所与の列上のラッチの選択に用いられ、この行がそこでユニットスイッチセルの列アドレスを用いて書き込まれる。このアドレスは、そこでデータ書き込み用にユニットスイッチセルの選択に用いられる。同様に、このデータはデータ発生器から読み出され、先ずラッチ５４を通り、続いてアドレス指定されたユニットスイッチセル上へ転送される。多数のユニットスイッチセルを更新するには、複数のラッチを各ステップにてセットアップして個々のセルの同時更新に用いこともできる。

図１８は、この方式が正に単一アドレス／データ発生器３４を用いて如何に使用できるかを示すものであり、一方で図１９は複数アドレス／データ発生器を如何に用い得るかを示すものである。後者の場合、本来の多重化アドレス指定実施形態よりも相当少数の発生器を用いることができようが、更新時間は図１８の方式よりも高速となろう。例えば、１００行と１０個の発生器を備えるシステムでは、図１９の方式は図１６に示した方式よりも１０倍は少ない発生器を用いるが、図１８に示した方式よりも１０倍は高速で更新される。

本実施形態の両方の形態は実装用配列に隣接して組み込んだより少ない論理回路を必要とする利点を有するが、影像構成の実行により長い時間を必要とする。絞り開口パターンが比較的四角（円形）であって配列領域全体の小部分を構成する大型配列では、この方式は電力と論理回路配列要件の点で相当の利点をもたらす。
４）六角配列の経路選択
上記に説明した構造体系は、六角小素子配列の場合は即実装される。図２０と図２１は、ユニットスイッチセル５０のこの種の六角配列内のバス線路４８の経路選択の二つの代替実施形態を示す。図２０に示した実施形態はより多くのバス線路４８を必要とするが、全てのユニットスイッチセル５０を同一にでき、このことはＡＳＩＣ割り付け目的にとって好都合である。図２１に示した実施形態は、半数のバス線路を必要とするが、セル種を変える必要があり、それ故に少しずつ実装はより複雑化する。
５）多走査構造体系
上記の全ての構造体系は配列の一側の列又は行走査回路網を示すものであるが、同一動作（図面中に図示せず）用に配列両側に走査回路網を配設することも好都合である。これは、例えば配列中央の破断でもって行を左右のセグメントへ分割することで行を母体に行なわれる。このデバイスの利点は、行上のディジタル線路を駆動する線路ドライバに対する要件を減らす点にある。このデバイスもまた構成の書き込み速度を二倍とし、何故ならここでは二つの配列半体を同時に更新できるからである。

この技術は、配列を頂部半体と底部半体に分割することで列アドレス線路へ適用することもできる。この場合、ドライバ要件は減り、配列の頂部半体と底部半体は同様に独立してかつ同時に更新することができる。

上記の構造体系の代替実施形態によれば、アドレス及びデータバスは分離することもでき、そのことが経路選択に使用されるより多くの領域を犠牲に書き込み時間を減らすことになる。

さらに別の代替実施形態によれば、各行は二つの別個の多重化アドレス／データバスを含み、ここで第１のバスが３２個以上の偶数ブロックをアドレス指定し、第２のバスが３２個以上の奇数ブロックをアドレス指定する。この方式は、ここでも書き込み時間を２倍に増大させる。
６）Ｙ方向の変位
Ｙ方向のサブ絞り開口パターンの変位は、以下のうちのいずれかにより実行することができる。すなわち、（１）アルゴリズムを通じてデータ発生器ＲＡＭ或いはデータ発生器アルゴリズム内のパターンを変位させることによるか、（２）単一発生器モデルを用いるときに、書き込み対象ラッチの開始アドレスを変更することによるか、（３）ｘ及びｙ方向の両方にアドレス／データ発生器を用いることによるか、（４）Ｙコントローラを用いてＹ方向にデータをシフトするシフトレジスタモデルを用いることによる。
Ｂ）配列セル構造体系
本発明の様々な実施形態によれば、モザイクトランスデューサ内の各ユニットスイッチセルはスイッチ状態をプログラムする関連論理回路と共にアナログスイッチを備える。「超音波トランスデューサ配列用の一体化高電圧スイッチング回路（Ｉｎｔｅｇｒａｔｅｄ Ｈｉｇｈ−Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ Ｃｉｒｃｕｉｔ ｆｏｒ Ｕｌｔｒａｓｏｕｎｄ Ｔｒａｎｓｄｕｃｅｒ Ａｒｒａｙ）」と題する米国特許第１０／２４８，９６８号に開示される如く、スイッチ構造体系はスイッチ自体がメモリを有するようにしたものである。この理由から、以下に説明する構造体系の一部はディジタルメモリセルを必要としない。ラッチの形をとるディジタルメモリを追加することは、連続的な送信動作と受信動作との間の絞り開口パターンの高速遷移に関する要件を実装する点で有用である。米国特許第１０／２４８，９６８号が論ずるスイッチ構造体系は高電圧ＤＭＯＳトランジスタを用いるものであるが、ここで考察する走査構造体系は（これらに限定はされないが）低電圧ＣＭＯＳ或いはＭＯＳスイッチや高電圧ＭＥＭＳ母体スイッチを含む代替スイッチデバイスに完全に適したものである。これらの代替スイッチが全てそれらの固有の内部メモリを含むわけではないが、二次ラッチをそれらの制御回路網へ追加し、ここに記載した構造体系を可能にすることができる。
１）状態メモリラッチ
小素子ごとに１個のアクセススイッチと３個のマトリクススイッチを有するモザイクトランスデューサ配列では、スイッチの到来状態の保持に４個のラッチが必要である。これらのラッチは、試験を行なうことができるよう読み取りだけでなく書き込みもまた出来ねばならない。

図２２乃至図２５は、この構造体系用の各ラッチ内に含まれる論理回路の代替実施形態を示すものである。各ラッチはスイッチ制御回路（図示せず）へ二つのスイッチ状態制御信号Ｎ，Ｐを出力し、これらが米国特許出願第１０／２４８，９６８号に開示されたスイッチ等の個別スイッチをオンし或いはオフするいずれかを行なう。例えば、制御信号Ｐのレベル内の所定の変化はスイッチをオンさせることになり、その一方で制御信号Ｎのレベルの所定の変化がスイッチをオフさせることになる。

図２２は、それぞれ読み書き能力用に追加のインバータ７４，７６と共に二つのたすき掛け結合インバータ７０，７２で出来たラッチ８８を示すものである。このラッチのプログラミングは書き込み線路Ｗをアクティブとすることで実行され、対角結合対の上部インバータ７０の入力容量上にデータを記憶させる。データは読み取り線路Ｒをアクティブとすることで読み戻され、３状態出力インバータ７４にデータ線路の状態を駆動させ、ラッチ状態を反映させる。ラッチ出力はＮ線路とＰ線路に現れ、さらに後述する如くスイッチ制御回路へ供給される。図２３は、動的ラッチを用いる代替実施形態を示すものである。この場合、データは書き込み線路Ｗがアクティブとなったときにインバータ７８の入力容量に保存され、それによってパスＭＯＳ・ＦＥＴ８０を導通させる。インバータ７８の出力は、インバータ８２により反転される。データは読み取り線路Ｒをアクティブとすることで読み戻され、そのことでパスＭＯＳ・ＦＥＴ８４を導通させる。この種のラッチは図２２の回路よりは小さいが、それが漏れ電流のお陰でその間にデータを保持する制限された時間期間を有する。図２４は、本設計において大半の構造体系がそうであるように、ラッチ出力のうちの一つが直接ＡＮＤゲート８６へ経路選択された場合に、如何に余分なインバータが節約できるかを示すものである。図２５は、その入力及び出力信号を示すラッチ８８の高水準ブロック線図である。いずれの場合も、パスＭＯＳ・ＦＥＴに代えて転送ゲートが用いられようが、パスＭＯＳ・ＦＥＴとインバータ用に異なる電源を使用することが余分なＰＭＯＳデバイスを節約し得る。

ＤＲＡＭ等の代替デバイスや或いは他技術でさえもここに使用するメモリの機能の実装に用い得るものであり、これらは論ずる必要のないことは理解されたい。

一例示実施形態では、出力ＮとＰは上述の米国特許出願番号第１０／２４８，９６８号から取り込んだ図３４を参照して後述する型の切り替え回路網へそれぞれ送ることができる。
２）到来状態メモリ付きデータスイッチセル／多重化アドレス
上記ラッチに加え、各スイッチセルは図２６に示すアドレス指定及び制御論理回路もまた含む。制御論理回路は複数のＡＮＤゲート９６を備え、これらがスイッチ状態制御信号（特許請求の範囲では「スイッチ状態制御データ」と呼ぶ）ＧＮ０〜ＧＮ３とＧＰ０〜ＧＰ３を１個のアクセススイッチと３個のマトリクススイッチを有するユニットスイッチセル内の４個のアナログスイッチ（図示せず）の制御ゲートへ出力する。例えば、出力ＧＮ０，ＧＰ０はアクセススイッチのオン・オフ状態を制御し得、その一方で出力ＧＮ１，ＧＰ１は３個のマトリクススイッチのうちの最初のもののオン・オフ状態を制御し得る、等々である。

図２６も、ディジタル制御線路（すなわち、状態ストローブとアドレスストローブと書き込み＼／読み出しとデータストローブ）と多重化アドレス／データバス４８とを示している。図示の如く、バス４８が配列の列を横切って左から右へ走っており、この行（図示せず）上の他の全てのスイッチセルが同様にバスを共有するようにしてある。

アドレスサイクルは、アドレスをデータバスに印加することから始まる。アドレスは、デコーダブロック９２を介してセル内で受信される。このブロックは、０〜４個のインバータで出来ている。各デコーダブロックには、所与のセルに関する特定の列の固有の２値アドレスが実装してある。例えば、列０内の全セル用のデコーダは一切インバータを含まないものとなろう。列１用のデコーダは、ただ一つのインバータを含もう。列２は１個のインバータ、列３は２個のインバータ、等々である。デコーダ９２の出力は、ＡＮＤゲート９４により読み取られる。アドレスストローブがアクティブとなると、ＡＮＤゲートの出力がラッチＬ５に保存される。一旦ラッチＬ５の出力がハイとなると、このセルが続く書き込み動作用に選択される。この方式が必要に応じて同報通信を可能にすることに、留意されたい。この機能は、全てが各マトリクススイッチをオンとされることになるリング内の小素子の更新に特に役立つものである。

書き込みサイクルは、書き込み＼をロウとすることで始まる。そこでデータバスへデータが印加され、到来状態ラッチ（Ｌ０，Ｌ１，Ｌ２，Ｌ３）の入力端に現れる。データストローブがアクティブであるときに、ラッチのプログラミングがなされる。これらのラッチがセル内のスイッチの状態に即影響を及ぼさない点に、留意されたい。これは重要な機能であり、何故なら送信と受信の間に生ずることのにある二つの異なる配列構成間の素早い遷移を可能にするからである。

スイッチ状態のプログラミングは、状態ストローブをアクティブとすることにより行われる。この線路はＡＮＤゲート９６の出力をＧＮ０〜ＧＮ３とＧＰ０〜ＧＰ３へイネーブルとし、このスイッチ状態制御信号がアナログスイッチ制御ゲートへ出力される（図３４を参照して後で詳述）。スイッチ自体はメモリを含むため、現在のスイッチ状態と次のスイッチ状態の両方をプログラムすることが可能である。これには、二つの書き込み動作が必要である。一旦初回の書き込みが完了すると、状態ストローブがアクティブとされ、ラッチ状態をスイッチへ転送する。次に、同一セルに対する別の書き込みサイクルを用いてスイッチラッチＬ０〜Ｌ３上に到来スイッチ状態を設定する。送信と受信の間の素早い再構成はアクティブとすることで後程実行され、そのことでデータは到来状態ラッチからスイッチメモリへ転送される。セルを試験する読み取り動作を立ち上げるため、アドレスサイクルが実行される。これには、書き込み＼／読み出し線路をアクティブハイとする必要のある読み取りサイクルが続く。

図２７は、低電圧スイッチに対してインタフェースをとる回路網を示すものであり、ここでは出力ＧＮ０〜ＧＮ３は不要である。
３）到来状態メモリ付き列アドレス指定スイッチセル
図２８は列アドレス指定走査構造体系用のユニットスイッチセルを実装する回路網を示すものである。この場合、アドレス指定回路網はアドレス発生器（図１３の３８）によりアクティブとされる単一の選択線路３０により置き換えてある。この選択線路は、所与の列内の全てのセルに対し共通する。セルの動作は、アドレスサイクルをもはや必要としない点を除き、多重化セルの動作に類似するものである。図２８から明らかな如く、このセルは多重化セル上で幾つかの回路網を節約するものであるが、先に説明したように、それは柔軟性をもたないものである。
４）到来状態メモリをもたない列アドレス指定スイッチセル
図２９は、到来状態メモリを組み込んでいない列アドレス指定付きユニットスイッチセルを実装する回路網を示すものである。このセルは、全ての可能なセルのうちで最もコンパクトである。しかしながら、それは少なくとも柔軟性のあるものでもある。先に述べたように、このセルは非常に小さな音響小素子を有し、かくして各ユニットセル内により多くの複雑な論理回路用の十分な領域をもたないトランスデューサにおいて非常に好都合であろう。図３０は、各２入力ＡＮＤゲートの代りに個別ＭＯＳ・ＦＥＴ９８と個別抵抗１００を用い、かくして図２９の回路よりもずっとコンパクトである本方式の好適な実施形態を示すものである。
５）到来状態メモリをもたない多重化アドレス／データスイッチセル
図３１は、到来状態メモリをもたない多重化データ／アドレス線路４８付きのユニットスイッチセルを実装する回路網を示すものである。先のセル種と同様、このセルはより少ない空間を必要とする。それは、アドレス指定能力に関してより柔軟性がある。しかしながら、それは配列パターン間での迅速な切り替え能力を保持してはいない。
６）シフトレジスタ能力付きセル
この点に対し説明した組み込み型ラッチ付きセルは全て、シフトレジスタ能力を明確に示すというわけではない。しかしながら、若干の改変をもってこの能力を追加することができる。これは、図２２をもう一度調べることで理解することができる。出力端Ｎと別の隣接セルのデータ入力端との間にＦＥＴスイッチを追加することで、２ビットシフトレジスタが作られる。ラッチ種に応じ、マスター／スレーブ操作を生成してシフトレジスタ機能性を実装するのに若干の内部改変が必要となろう。この改変は、シフトを可能にする必要な制御線路と共に各セルにスイッチを追加することで非常に長いシフトレジスタを作製するのに用いることができる。これらのスイッチの追加が、この点について論じたセルに固有のプログラム可能性を取り除くことはない。それは、その代わりに、利用可能な両方の構造体系の最良の特徴を有する混成セルを作成する。

図３２は、各セルが双方向水平ディジタルシフト能力を有する６個のこの種のセルの配列を示す。それは、以下の如く動作する。すなわち、左上のシフトレジスタセル８８を取り込み、出力Ｎを右シフトスイッチ８０１を介して右側のシフトレジスタへ送ることができる。このことで、スイッチ８０１をオンさせたときに右へのシフトが達成される。同様に、左へのシフトは左シフトスイッチ８００をオンにすることで達成することができる。最後に、所与のレジスタ８８への直接データをプログラミングするため、レジスタプログラミングセル８０２をデータ制御線路８０４を用いてオンすることができる。これにより、データバス線路８０３上の外部入力プログラミングデータはレジスタセルのデータ入力端へ転送される。

図３３は、双方向水平及び垂直ディジタルシフト能力が可能となるよう改変した同じ配列を示す。それは、以下の如く動作する。すなわち、左下のシフトレジスタセル８８を取り込むことで、出力Ｎを右シフトスイッチ８０１を介して右側のシフトレジスタへ通過させることができる。これにより、スイッチ８０１をオンしたときに右へのシフトが達成される。同様に、左へのシフトは左シフトスイッチ８００をオンすることで達成できる。同様に、シフトスイッチ８０３，８０２をそれぞれ用いて上方と下方へのシフトが達成される。最後に、データを所与のレジスタ８８へ直接プログラミングするため、データ制御線路８０６を用いてレジスタプログラミングスイッチ８０４をオンすることができる。これにより、データバス線路８０５上の外部入力プログラミングデータはレジスタセルのデータ入力端へ転送される。

図３２と図３３に示した配列内の追加のスイッチは論理回路領域と制御の複雑さにおける少しずつの増加を表わすが、低電力消費と低減されたプログラミング時間の追加の特徴が多くの応用分野における経費を正当化しよう。

走査線路に沿って絞り開口を変更して複数の送信或いは受信合焦点を作成できることは、時として好都合である。通常、これらの異なる絞り開口に関するスイッチ構成は新たな絞り開口を形成する必要があるつど撮像期間中に配列内にプログラムすべきであろう。外部信号源からデータのプログラミングは、以下の不利を有する。すなわち、複数の書き込みサイクル期間中のチップ外寄生容量の駆動のための増大した電力消費と、チップ外信号源からの書き込み速度の限界に起因する低減された動作速度と、最も重要なことであるが、影像受信期間中の増大したディジタルノイズとである。後者は複数の合焦領域を本体内に深く撮像するときに特に問題となることがあり、何故なら最大の受信信号利得がこの深度から戻る非常に小さな反響波の増幅に適用されるからである。ディジタルデータ転送では給電線と接地線上でのノイズ変動を生成することが有り得、それらは受信増幅器内に直接結合して実際の信号から抽出されよう。

この課題に対する解決策が、図３９に図示してある。図示の複数絞り開口用のスイッチ設定に関するデータを記憶させることのできる個別セルを配設することが可能である。一連のシフトレジスタ素子（ここでは、各セルに３個だけが図示）を用い、複数の送信或いは受信絞り開口スイッチ構成設定を記憶させる。例えば、図３９に示す如く、３個のシフトレジスタを用い、３個の受信合焦領域に関する３個の絞り開口スイッチ設定を記憶させることもできる。これらのレジスタは、初期配列プログラミングサイクル期間中にプログラムすることとなろう。動作期間中、データは必要に応じて各絞り開口ごとにスイッチ制御回路へ連続的にシフト出力されよう。この構造体系の利点は、データがチップ内部へシフトされる点にあり、ここで寄生容量はずっと低く、それ故に電力経費やノイズは低減される。加えて、低寄生容量によりデータ転送を極めてより高速で行なうことができるようになる。最後に、データは既に各セル内に配置されているため、それはセル２と同時に動作するセル１と平行にシフト出力させることができる。このプロセスは配列内のセルの行数分だけプログラミング速度を増大でき、その速度はチップ外信号源からデータを取り込むよりも１００倍以上高速とすることができる。

使用する製作方法に応じ、レジスタビットの数をここに図示した少数のものを遥かに超えて増大させることも可能である。事実、融合したＤＲＡＭを用いたプロセスでは、配列内に全ての動作態様に関する必要な絞り開口設定の全てを局所的に記憶可能とすることができる。先に説明したように、これはチップ上のより大きな領域の使用を犠牲に電力消費と速度上昇とノイズ低減の点で大きな利点をもたらそう。さらに、融合したＥＥＰＲＯＭをサポートするプロセスでは、そのデータをプローブ内に一回プログラムし、続いてそれを再プログラムを再度すべきことが決してないようにすることが可能となろう。

本願明細書に開示した本発明の各種実施形態は、以下の１以上の利点をもたらす。すなわち、１）一つの影像から次のものへ任意の絞り開口パターンの高速構成と、２）時間及び電力要件を最小化するスイッチセルの効率的なプログラミングと、（例えば、一つの影像から次のものへ変える必要のあるこれらのスイッチだけを構成することにより）３）最小の電力を用いながら、マトリクス軸沿いに絞り開口パターンを影像ごとに変位させる能力と、４）送信動作と受信動作の間で絞り開口構成を素早く変更する能力と、５）異なる方向へ同時に変位する複数の送信／受信領域を有する能力と、６）送信と受信の両方の切り替え構成の配列内へのプログラミングと、７）配列軸のいずれか或いは両方に沿ってシフトさせることのできる注目領域の画成と、８）ｉ）電力制約とｉｉ）タイミング制約とｉｉｉ）保持の柔軟性とｉｖ）構成の複雑さの最小化との観点から、大型の縦横並置配列に対する効率的な拡大縮尺構造体系と、９）半導体欠陥に対する頑丈さと、１０）スイッチマトリクスの完全プログラム可能な構成とである。

本願明細書に開示した一般的な走査構造体系は超音波撮像システム内に応用分野を有し、このシステムは音響小素子配列と、関連する音響小素子を相互接続してより大きな音響素子を形成する分散スイッチマトリクスとを備えており、別種のシステムでは分散スイッチマトリクスにより相互接続してより大きなセンサ素子を形成することのできるセンサ素子列を備える。

分散スイッチマトリクスのアクセス及びマトリクススイッチが、図３４に示したスイッチ種とすることができる。トランジスタＭ_Ｄ１，Ｍ_Ｄ２は背面どうし（ソースノードを互いに短絡）接続し、両極性動作できるようにしたＤＭＯＳ・ＦＥＴである。この接続は寄生体ダイオード（概略図示）が故に必要であり、このダイオードがさもなくば超音波送信パルスの正位相と負位相の期間中にいずれのデバイスに対しもドレインからソースへの導通路を提供する。Ｍ_Ｄ１とＭ_Ｄ２の両方が導通すると必ず、電流はスイッチ端子Ｓ_１，Ｓ_２を通って流れる。スイッチをオンにするには、これらのデバイスのゲート電圧を閾値電圧分だけそれらのソース電圧よりも大としなければならない。閾値電圧上方で、導通抵抗はゲート電圧とは逆に変化する。ソース電圧は（低導通抵抗と低電流を目指し）ドレイン電圧に接近することになるため、ソース電圧は超音波送信パルス電圧を追尾することになる。ゲート−ソース電圧を一定のままに保つべく、ゲート電圧は送信パルス電圧もまた追尾しなければならない。このことは、ソースとゲートをスイッチ制御回路網から分離し、ソースを基準としてゲートに対し固定電位を供給することで達成することができる。図３４に示した実施形態では、動的レベルシフト器が用いられる。このレベルシフト器は、以下の如く動作する。

トランジスタＭ_４は、そのドレイン端子とソース端子の間のプロセス最大値（例えば、１００Ｖ）に耐えることのできる高電圧ＰＭＯＳトランジスタである。トランジスタＭ_４のソースは、図示の如く汎用スイッチゲートバイアス電圧Ｖ_ｇ０（公称５Ｖ）にてバイアスしてある。スイッチをオンにするため、トランジスタＭ_４のゲート電圧Ｖ_Ｐはハイ（５Ｖ）からロウ（０Ｖ）へ遷移させ、汎用バイアス電圧Ｖ_ｇ０がトランジスタＭ_４を介してＦＥＴ・Ｍ_Ｄ１，Ｍ_Ｄ２の共有ゲート端子に印加されるようにする。ダイオードＤ_１は、ＤＭＯＳスイッチゲート電圧がＶ_ｇ０上方でドリフトするときにトランジスタＭ_４がオンしないようにするため配設したものである。一旦スイッチゲート電圧がＶ_ｇ０に達すると、ＦＥＴ・Ｍ_Ｄ１，Ｍ_Ｄ２の寄生ゲート容量がこの電圧を保持することになる。この理由から、一旦ゲート電圧が安定化すると、トランジスタＭ_４は電力節約のためオフすることができる。トランジスタＭ_４のドレインの漏れ電流はスイッチゲートにおけるバイアス電圧を結果的に消散させることになるが、この電圧は必要に応じて定期的に再プログラムすることができる。スイッチのオン状態がスイッチゲート容量に効果的に保持される事実は、スイッチがその固有のメモリを有し、そのことが有益であり、何故なら余分な状態フリップフロップをその目的に合わせ配設する必要がないからであることを意味する。

オン状態にあるときは、スイッチはゲートクランプＮＭＯＳトランジスタＭ_１を用いてオフすることができる。このことは、トランジスタＭ_２，Ｍ_３，Ｍ_５，Ｍ_６からなるレベルシフト器を用いてトランジスタＭ_１のゲートへ導通電圧を印加することで為される。このトランジスタをオンにすると、それがスイッチゲート電圧をスイッチ電源電圧に一致するよう強制し、この電圧がＭ_Ｄ１とＭ_Ｄ２をそのオフ状態へ動かす。これらの電圧を一致させる動作が、上記のオン操作後にゲート容量に残る電荷を効果的に消散させる。一旦電荷を取り除くと、トランジスタＭ_１はオン状態のままとしなければならないことはなくなる。これは、一旦スイッチが安定したならば、本デバイス用の制御レベルシフト回路をオフにでき、このことが電力を節約することになることを意味する。また、必要に応じてオフ状態は延長期間に亙って記憶させ、再プログラムすることができる。

図３４に示した回路は、以下の利点を有する。すなわち、（１）デバイスをオン又はオフ状態に保つのに静的電流消散が一切ないが故の低電力で、電力は一つの状態から次の状態へ移行する間にのみ消費され、（２）スイッチゲート静電容量にスイッチ状態が効果的に保存されるが故の状態メモリと、（３）オン状態での静的バイアス電流と電圧降下の不在が故の縦列接続可能なスイッチと、（４）Ｖ_ｇ０が個別制御できるが故のプログラム可能なオン抵抗とである。

本発明は好適な実施形態を参照して説明してきたが、本発明範囲から逸脱することなくその要素について様々な変形をなし等価物で置換できることは当業者には理解されよう。加えて、多くの改変をなして本発明の教示に対しその必須範囲から逸脱することなく特定の状況を適応させることができる。それ故、本発明はこれを実施するよう熟考された最良の態様として開示された特定の実施形態に限定すべきでなく、本発明が添付特許請求の範囲に含まれる全ての実施形態を包含することを意図するものである。

一般のｃＭＵＴセルの断面を示す図である。 介在スイッチなしでそれらの頂部電極と底部電極をそれぞれ互いに接続した７個の六角形のＭＵＴセルから形成した「菊花状」小素子を示す図であり、米国特許出願第１０／３８３，９９０号から取り込んだ図である。 米国特許出願第１０／３８３，９９０号に開示された４個の環状素子からなるモザイク列の一部を示すもので、各素子が各素子ごとにほぼ等しい面積を有するよう構成した「菊花状」のモザイクからなる図である。 複数のシステムチャンネルバス線路のうちのいずれか一つに接続したｃＭＵＴ配列の特定行内の特定の小素子を可能にする構造体系を示す図である。 図４に示した構造体系内の特定の音響小素子に関連する電子デバイス内の共通接続点への結線を示す図である。 融合ｃＭＵＴと特定用途向け集積回路（ＡＳＩＣ）配列の断面を示す図である。 ＡＳＩＣスイッチマトリクスに接続したｃＭＵＴデバイス基板の断面を示す図である。 関連する電子セル上のｃＭＵＴ小素子の六角配列の上面を示す図である。 関連する電子セルの矩形列上のｃＭＵＴ小素子の六角配列の上面を示す図である。 モザイク環状列のＸ方向のリングパターンの変位を示す図である。 図１０に示したリングパターンの所与の変位のための未使用音響小素子を示す図である。 本発明の一実施形態になる多重化アドレス／データ型走査構造体系を示す図である。 本発明の別の実施形態になる列アドレス指定型走査構造体系を示す図である。 本発明のさらに別の実施形態になる多方向シフトレジスタ型走査構造体系を示す図である。 本発明の別の実施形態になる混成型構造体系を示す図である。 図１２に示した多重化アドレス／データ型走査構造体系の機能図解を示す図である。 図１３に示した列アドレス指定型走査構造体系の機能図解を示す図である。 多重化アドレス／データ型走査構造体系の個別代替実施形態を示す図である。 多重化アドレス／データ型走査構造体系の個別代替実施形態を示す図である。 モザイク環状列に関する六角アドレス指定の個別代替実施形態を示す図である。 モザイク環状列に関する六角アドレス指定の個別代替実施形態を示す図である。 本発明の個別実施形態になる各ユニットスイッチセルに組み込んだラッチの個別実施形態を示す図である。 本発明の個別実施形態になる各ユニットスイッチセルに組み込んだラッチの個別実施形態を示す図である。 本発明の個別実施形態になる各ユニットスイッチセルに組み込んだラッチの個別実施形態を示す図である。 入力信号と出力信号を示す図２２のラッチの高水準ブロック線図である。 本発明の一実施形態になる多重化されたアドレス／データバス及び到来スイッチ状態メモリを備えるユニットスイッチセルを示す図である。 読み取りデータをラッチ内に取り込んだ図２６に示したユニットスイッチセルの代替実施形態を示す図である。 本発明の別の実施形態になる列アドレス指定及び到来スイッチ状態メモリ付きのユニットスイッチセルを示す図である。 列アドレス指定付きで到来スイッチ状態メモリをもたないユニットスイッチセルの代替実施形態を示す図である。 列アドレス指定付きで到来スイッチ状態メモリをもたないユニットスイッチセルの代替実施形態を示す図である。 多重化アドレス／データバスを有し到来スイッチ状態メモリをもたないユニットスイッチセルを示す図である。 Ｘ方向の双方向シフト能力を有するユニットスイッチセルを示す図である。 Ｘ及びＹ方向の双方向シフト能力を有するユニットスイッチセルを示す図である。 米国特許出願第１０／２４８，９６８号に開示された高電圧切り替え回路を示す図である。 ブロックアドレスコントローラの個別実施形態を示す図である。 ブロックアドレスコントローラの個別実施形態を示す図である。 ブロックアドレスコントローラの個別実施形態を示す図である。 シフトコントローラの複数の注目領域の概念を示す図である。 複数開口に関するスイッチ設定用にデータを保存することのできる個別セルを示す図である。

符号の説明

２ トランスデューサセル
４ 基板
６ 絶縁支持体
８ 隔膜
１０，１２ 電極
１４ 空腔
１６ 小素子
１８Ａ，１８Ｂ，１８Ｃ，１８Ｄ 環状素子
２０ アクセススイッチ
２４，２４ａ，２４ｂ，２４ｃ，２４ｄ 行バス線路
２６ マトリクススイッチ
２８ システムチャンネルバス
３０ 垂直アドレス線路
３１ 水平データ線路
３２ 超音波トランスデューサ小素子
３４ アドレス／データ発生器
３６ データ発生器
３８ アドレス発生器
４０，４２ 制御ブロック
４４ 影像発生器
４６ 多重化器
４８ アドレス／データバス
５０ ユニットスイッチセル
５４ ラッチ
５６ ビア孔
６０ 結線
６５，６６ 導電パッド
７０，７２，７４，７６，７８ インバータ
８０ パスＭＯＳ・ＦＥＴ
８２ インバータ
８４ ＭＯＳ・ＦＥＴ
８６ ＡＮＤゲート
８８ レジスタ
９２ デコーダ
９４ ＡＮＤゲート
９６ 制御論理回路
９８ ＭＯＳ・ＦＥＴ
１００ 個別抵抗
８００ 左シフトスイッチ
８０１ 右シフトスイッチ
８０２ レジスタプログラミングセル
８０３ バス線路
８０４ データ制御線路
８０５ データバス線路
８０６ データ制御線路

Claims (6)

1. デバイスであって、
   概ね平行な線路に沿って配置した複数のセンサ（３２）と、
   複数のデータ線路（２４）と、
   センサをバス線路に選択的に電気的に接続する第１の複数のスイッチ（２０）で、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第１の複数のスイッチと、
   センサを互いに選択的に電気的に接続する第２の複数のスイッチ（２６）で、それぞれがその現在のスイッチ状態を表わすデータを記憶できる種であり、その中に各センサがそれに関連する個別スイッチを少なくとも有する前記第２の複数のスイッチと、
   プログラム対象である前記第１及び第２の複数のスイッチの状態を表わすスイッチ状態データを発生するデータ発生回路網（３６）と、
   プログラム対象である前記第１及び第２の複数のスイッチを特定するアドレスデータを発生するアドレス発生回路網（３８）と、
   前記スイッチ状態データの受け取りに応答してプログラム対象である前記第１及び第２の複数の前記スイッチへスイッチ状態制御データを出力する複数の制御論理回路（９６）で、各センサがそれに関連する個別制御論理回路を有し、前記スイッチ状態制御データは前記スイッチの状態を制御するもので前記スイッチ状態データから導出され、各センサがそれに関連する個別制御論理回路と、
   第１の時間期間中に前記データ発生回路網から前記スイッチ状態データを記憶し、続いて前記第１の時間期間に続く第２の時間期間中に前記スイッチ状態データを前記制御論理回路へ書き込む複数のラッチ（５４）と、
   を有する、デバイス。
2. 前記アドレスデータと前記スイッチ状態データを搬送する複数のアドレス／データバス線路（４８）と、前記データ及びアドレス発生回路網と前記アドレス／データバス線路との間に位置する複数の多重化器（４６）とをさらに備え、前記多重化器が前記アドレス発生回路網を第１の多重化状態にある前記アドレス／データバス線路へ接続し、前記データ発生回路網を第２の多重化状態にある前記アドレス／データバス線路へ接続する、請求項１記載のデバイス。
3. 前記データ発生回路網を前記制御論理回路網へ電気的に接続する複数のデータバス線路（３１）と、前記アドレス発生回路網を前記制御論理回路網へ電気的に接続する複数の列選択線路（３０）とをさらに備え、前記複数のデータバス線路が前記センサの線路にほぼ平行に走り、前記列選択線路は前記データバス線路に平行ではない、請求項１記載のデバイス。
4. 前記アドレス発生回路網と前記データ発生回路網からそれぞれ前記アドレスデータと前記スイッチ状態データを搬送する複数のアドレス／データバス線路と、前記データ及びアドレス発生回路網と前記アドレス／データバス線路との間に位置する複数のラッチ（５４）で、アドレス／バス線路ごとに一つずつの前記複数のラッチとをさらに備える、請求項１記載のデバイス。
5. 前記アドレス発生回路網と前記データ発生回路網はそれぞれ前記複数のセンサの両側に配設してあり、前記センサの前記線路に関連する前記第１及び第２の複数のスイッチは右セグメントと左セグメントに分割してあり、前記左セグメントの前記スイッチは一側の前記アドレス及びデータ発生回路網により制御し、前記右セグメントの前記スイッチは他側の前記アドレス及びデータ発生回路網により制御する、請求項１記載のデバイス。
6. 各制御論理回路は、汎用ストローブ信号に応答して前記スイッチ状態制御データを出力する個別の複数の論理ゲートを備える、請求項１記載のデバイス。
   
   

Images