JP5400477B2 - 超音波トランスデューサアレイの要素を動的に再構成する方法、スイッチネットワーク及び、超音波システム - Google Patents

Description

本発明の実施形態は再構成可能なアレイに関するものであり、更に詳しくは再構成可能アレイの構成をローカルに設定するための方法及びシステムに関するものである。

従来の超音波画像診断システムは、超音波ビームを送信し、対象物から反射されたビームを受信する超音波トランスデューサのアレイを有する。超音波スキャンは、集束超音波が発信され、短時間のインターバル後にシステムを受信モードに切替え、そして反射超音波を受信し、ビーム形成され、そして表示用に処理される、という一連の測定からなる。一般的に、送信と受信とは、同一方向に集束されて、各々の測定において、音響ビーム又はスキャンライン上の一連の点からのデータを収集する。受信部は、反射超音波が連続的に受信される毎に、それらのスキャンライン各々に沿って集束し直される。

超音波画像診断のためのアレイは、一般的に、一つ又はそれ以上の列に並ぶように配置され、且つ、送信時に個々別々の信号で駆動される複数のトランスデューサを有する。印加信号に対する時間遅延（または位相）とその振幅を選択制御することにより、ある１列に並ぶトランスデューサが夫々の超音波を生成して、最終的に、目的のベクトル方向に沿って伝搬し且つそのビームに沿うところの選択した領域に集束する１つの超音波を形成するようにすることが可能となる。

受信モードで反射音波を受信するようにトランスデューサプローブを使用するときも、同じ原理が適用される。受信トランスデューサで生成される夫々の電圧は、最終の信号が対象物体内の単一の焦点ゾーンから反射された超音波エネルギーを表すこととなるように、集約される。この超音波エネルギーの集束受信は、送信モードにおける場合と同様に、トランスデューサに個別に時間遅延（及び／又は位相シフト）を与え、個々のトランスデューサからの受信信号に対してゲインを与えることにより得られる。この時間遅延は、戻り信号の深さが増すにつれて調整されて、受信時における動的な集束を可能にする。

生成された画像の品質又は解像度は、トランスデューサアレイの送受信夫々の開口を構成するトランスデューサの数に依存する。従って、二次元及び三次元画像のアプリケーション分野においては、高画像品質を得るためには膨大な数のトランスデューサが望ましい。超音波トランスデューサは一般的にトランスデューサプローブの中に配置されており、柔軟性のあるケーブルを介して、トランスデューサ信号を処理し超音波画像を生成する電子装置に接続されている。トランスデューサプローブは超音波の送信回路と受信回路の双方を有していてもよい。

一般的な超音波システムにおいては、ビーム形成は、各トランスデューサ要素が単一の処理チャンネルにリンクされ、膨大な数のこのような処理チャンネルにより行われる。再構成可能アレイの超音波トランスデューサにおいては、多数のトランスデューサが互いにリンクされ、同時に単一チャンネルの超音波システムによって処理される。この特徴は、必要とするシステムチャンネルの数を軽減するので、システムの電力、サイズ及びコストを軽減する。

米国特許４５３７０７４号 米国特許４５５０６０６号 米国特許５１２１３６１号 米国特許６８６５１４０号 米国特許７３６１１４５号 米国特許公開第２００５０２４３８１２号 米国特許公開第２００７００１６０２６号

再構成可能な超音波アレイは、複数グループの部分要素を動的に互いに結合することを可能にするので、得られる素子の形状を波面の形状に一致するように形成することができるので、性能を高め及び／又はチャンネル総数を減らすことに役立つ。再構成可能なアレイは、半導体スイッチを使用して互いにリンクされる膨大な数のトランスデューサからなる。再構成能力はスイッチングネットワークを使用することで得られる。スイッチ設定をプログラミングするためのデータは、典型的には、計算され、コントローラシステムに保管され、その後、デジタルデータバスを介して再構成アレイに転送される。しかしながら、膨大な数のスイッチを利用して互いにリンクされる必要がある膨大な数のトランスデューサを仮定すると、情報スループットにボトルネック（隘路）が生じる。このボトルネックは、現時点で利用可能な技術に著しい負荷をかけ、データビットの記憶格納問題、データバスルーティングの複雑性、最大要求演算速度、電力消費を含む困難な問題に至る。

一つの実施形態において、超音波トランスデューサアレイにおいて動的に再構成可能な要素のための方法が提供される。その方法は、アレイの中で二つ又はそれ以上のグループの要素を定義する工程を含み、その各要素は個々に第１スイッチ及び第２スイッチからなる。その方法は、アレイにおいて二つ又はそれ以上のグループの境界を定義するために境界定義情報を要素に提供する工程と、境界定義に基づいて一つ又はそれ以上の要素の第１及び第２スイッチのためのアレイ内部でのスイッチ構成状態をローカルに定義するための工程と、を更に含む。

更に他の実施形態において、超音波トランスデューサアレイにおける動的に要素を再構成するための方法が提供される。その方法は、トランスデューサアレイにおいて其々対応した要素位置に基づいて異なる値を要素に提供することでグループ境界を形成する工程と、同じグループ境界内部のスイッチは互いに関連して操作可能である境界定義に基づいたアレイ内部のスイッチ構成データをローカルに定義するための工程と、を含む。

更に他の実施形態において、スイッチ設定をローカルに定義づけるために構成されたマトリックススイッチが提供される。マトリックススイッチはグループ分けされた情報の保管を提供し、マトリックススイッチは、グループ境界情報に基づいて自動的にスイッチ設定をローカルに定義するために導入される。

その他の実施形態において、超音波トランスデューサ部分要素のアレイからなるシステムが提供される。其々のトランスデューサ部分要素は、超音波トランスデューサセルと、一つ又はそれ以上の超音波トランスデューサセルに結合された複数のアクセスラインと、グループを定義するため選択された超音波トランスデューサ部分要素との電気的接続のための第１セットのスイッチ及び選択されたアクセスラインにグループを電気的に結合するための第２セットのスイッチからなるスイッチングネットワークと、からなる。第１及び第２セットのスイッチはローカルに構成されている。

本発明の特性、特徴、及び利点は、図を通して部品などを示す符合のような後述の詳細な説明が付属の図を参照して読まれたときにより理解されるであろう。

本技術の実施形態に従ったユニットセルの再構成可能なアレイを示した図である。 本技術の実施形態に従ったＣＭＯＳユニットセルの概略を示した図である。 本技術の実施形態に従った複数の副要素を有した再構成可能なアレイを示した図である。 再構成可能アレイにおけるリング境界の定義方法を示した図である。 広域の等遅延線地形マップに基づいたリングトポロジーの派生方法を示した図である。 関連するスキャン順列の異なる部分に基づいて形成された開口突起を示した図である。 関連するスキャン順列の異なる部分に基づいて形成された開口突起を示した図である。 アクセススイッチをプログラミングする方法を示す概略図である。

本技術の実施形態は、再構成可能な超音波トランスデューサを対象とする。一つの実施形態において、再構成可能アレイはスイッチ設定をローカル（局所的）に決定するマトリックススイッチを用いる。一旦ローカルに決定された複数のスイッチ設定は、この再構成可能アレイを再構成するために、境界定義に基づいて採用され、次々と変更される開口パターンを構成する。この境界定義は、規定要素からなるリングのようなフォーメーション構成を可能にする。特定の実施形態において、境界定義は各送信／受信サイクルの前に、このマトリックススイッチにプログラミングされてもよい。

一般的に、超音波トランスデューサのアクティブな開口は、より小さい部分要素のアレイに分割される。特定の実施形態においては、異なる形状の要素は、これらの電子スイッチを用いてこれらの部分要素を相互接続させることで、形成される。このようにして生成された複数の要素は、スイッチ構成を変えることにより、アレイの表面に沿って電子的に“移動”されることとなり、スキャンを実現している。他の要素構成によれば、容量データセットを獲得する能力を提供するビームステアリングを可能にする。多重の同心環状形状の要素構成は、最適な音響画像品質を、音響位相面に要素形状を一致させることで提供することができる。本技術の一つの特徴は、結果として得られたアレイの再構成が可能なことである。要素を再構成して要素を位相面に一致させることは、これが、高性能のシステム画像品質を得るために必要な要素（またはチャンネル）の数を著しく減らすことからみても、上記特徴により得られる能力である。より少ないチャンネル数にすることで、ビーム形成用電子回路により処理されなくてはならない信号の数も比較的減らすことができる。そのため、再構成可能アレイ用システムの電子回路の容量及び電気消費は、移動性の良い超音波システムに通じる。

特定の実施形態において、様々な部分要素を有するモザイクアレイが提供され、その各部分要素は、各々に多様なマイクロマシン超音波トランスデューサ（micromachined ultrasound transducer: MUT）セルを含む。更に、各ＭＵＴセルは上部電極と下部電極とを有していてもよい。特定の部分要素を形成するＭＵＴセルの上部電極は一般的に配線で接続されており、一方でこれらの同じＭＵＴセルの下部電極もまた一般的には配線で接続されている。

ここに使用されるように、“ローカルに決定される”又は“ローカルに計算される”又は“ローカルに構成される”という表現は、マトリックススイッチ内部のスイッチ設定のその場（insitu）での決定を表現する。言い換えると、ある位置で決定されたスイッチ設定はそのマトリックススイッチに渡されず、スイッチ設定のあるローカルな設定は、当該アレイを構成するために用いられる。当然のことながら、このマトリックススイッチの外部でスイッチ設定を計算することは、この計算データを転送するために、システム内に、より大きい帯域幅の入力・出力（Ｉ／Ｏ）を必要とする。例えば、超音波トランスデューサのプローブハンドルのためのスイッチ設定を計算するために、本システムは、特定制御関連集積回路（ＡＳＩＣ）からこのマトリックススイッチＡＳＩＣにデータを移動するために、より大きい帯域幅入力・出力（Ｉ／Ｏ）を必要とする。ところが、スイッチ設定の局所計算は、システムにおいてそのような莫大なスケールでのデータ移動を必要としないので、データ移動を敏速にする。

説明のために、容量性マイクロマシン超音波トランスデューサ（ｃＭＵＴｓ）を使用して本発明の様々な実施形態が説明される。しかしながら、当然のことであるが、ここに開示される本技術の観点は、ｃＭＵＴｓの使用に限定されない。むしろ圧電型超音波トランスデューサ（ｐＭＵＴｓ）又はさいの目状の圧電セラミック配置であってもよく、それらの各さいの目状の部分要素は、下層のスイッチング層に相互接続方法で接続される。

そのようなｃＭＵＴトランスデューサセルのアレイは、一般的には高濃度ドープシリコン（すなわち半導体）ウエハのような基板上に組み立てられる。各ｃＭＵＴトランスデューサセルには、薄膜又はシリコン窒化物から生成されてもよい隔膜が基板の上部に取り付けられる。薄膜と基板との間の空洞は、空気又はガスで満たされる。あるいは、薄膜と基板の間の空洞は、完全に又は部分的に真空にされる。アルミニウム合金又はその他の適当な伝導物質などのフィルム又は伝導物質の層は、膜上に電極を形成し、一方の伝導物質で形成されたフィルム又は層は基板の反対側に電極（下部電極）を形成する。あるいは、下部電極は半導体基板の適切なドーピングによって形成されてもよい。

空洞により離間されている二つの電極は静電容量（キャパシタンス）を形成する。衝撃音響信号が膜の振動を引き起こすと、静電容量内でのその振動は周辺電子回路を使用して感知され、よって音響信号は電気信号に変換される。反対に、電極の一つに加えられるＡＣ信号は、その電極上の電荷を変調し、これにより、電極間の静電気力の変調を引き起こす。後者はダイアフラムを移動させ、よって音響信号を送信することとなる。

個別のセルは、円形、三角形、六角形、又は他の周囲の形状を有していてもよい。六角形のセルは、トランスデューサ部分要素のｃＭＵＴセルの緻密パッキングを提供する。ｃＭＵＴセルは異なるサイズを有していてもよく、そのためトランスデューサ部分要素はトランスデューサにブロードバンド特性を与えるので、異なるセルサイズに対応する要素特性を有するであろう。

特定の実施形態において、システムは超音波トランスデューサ部分要素のアレイを有し、各トランスデューサ部分要素が１つの超音波トランスデューサセルを有する。システムは、一つ又はそれ以上の超音波トランスデューサセルに接続された複数のアクセスラインと、選択された超音波トランスデューサ部分要素を互いに電気的に接続するための第１セットのスイッチ（又は「マトリックススイッチ」）からなるスイッチネットワークとを含む。例えば、部分要素は、境界定義に基づいて互いに結合することにより、グループを定義するようにしてもよい。本マトリックススイッチは、複数のグループの部分要素を、ある選択されたアクセスライン又はバスラインに電気的に結合するために、第２セットのスイッチ（又は「アクセススイッチ」）を含んでもよい。一つの実施形態において、第１セットと第２セットのスイッチはローカルに構成される。すなわち、第１及び第２セットのスイッチの状態は、マトリックススイッチの内部でローカルに決定される。

一つの実施形態において、各超音波トランスデューサ部分要素は、それに関連したユニットスイッチセルを有する。各ユニットスイッチセルは、少なくとも一つのアクセススイッチ、少なくとも一つのマトリックススイッチ、及び制御論理からなってもよい。スイッチの状態は、それぞれのスイッチ制御回路により制御される。更に、デジタル回路はゲートターンオフ電圧及びゲートターンオン電圧を制御する場合がある。このデジタル回路はスイッチ状態のローカルメモリーを有する。高電圧スイッチの場合、プログラム回路のような内部制御システムは全てのスイッチメモリーがオン、オフ、又はノーチャージ状態になるようにプログラムする。その後、実際のスイッチ制御回路にその状態を適用するために広域選択ラインが使用される。従って、広域選択ラインが作動されるまで、ターンオフ及びターンオン電圧双方ともゼロである場合がある。この状態では、スイッチ自体はその最後の状態に維持される。広域選択ラインが作動されたとき、保存されたスイッチ状態は、スイッチ自体に移動される。これはターンオフ電源を低い状態（例えばスイッチを切る）に、又はターンオン電圧を低い状態（例えばスイッチを入れる）に、又はターンオフ電源及びターンオン電圧両方を低い状態（例えばスイッチ状態にチャージがない）に変えることにより行われる。スイッチングマトリックスにおいて低電圧スイッチを使用するとき、スイッチの状態は、例えばＳＲＡＭ又はＤＲＡＭのようなメモリーにローカルに保存され、スイッチのオン又はオフにする効果がすぐに現れる。一つの実施形態において、マトリックススイッチはセルが直接プログラミングされるかを決定するために広域選択ラインと関連して操作可能である。他の実施形態において、プログラミングされたデータに基づいてセルはセル自体のマッピングを決定する。

特定の実施形態において、スイッチは現状のスイッチ状態を保存するためのメモリーを有していてもよい。しかしながら、スイッチは値を保存又は保存しない場合もある。一つの実施形態において、マトリックススイッチはスイッチ設定を保存しない。この実施形態において、スイッチ設定はマトリックススイッチの内部でローカルに決定される。

一つの実施形態において、超音波トランスデューサアレイ内で動的に要素を再構成するための方法は、トランスデューサアレイ内で各要素の位置に基づき、要素に異なる値を提供することによりトランスデューサアレイの中でのグループ境界を形成する工程を含む。グループ境界は境界定義により決定される。一つの例において、境界定義とは、異なる要素の電圧に基づいていて、ある幅内の電圧値を有する複数要素は一つのグループ境界に収まるというように、定義してもよい。更に、この方法は、境界定義に基づいてアレイ内でローカルにスイッチ構成データを、同じグループ境界内にあるスイッチが互いに関連して動作するというように、決定する工程を含む。

特定の実施形態において、超音波トランスデューサアレイにおいて動的に要素を再構成する方法は、アレイの中で一つ又はそれ以上の要素のグループを定義する工程を含む。一つの例において、一つ又はそれ以上のグループは、外部ソースから値を要素に割り当てることで定義され、その外部ソースはアレイの外に位置している。一つの他の実施形態において、グループは要素に対して値をローカルに割り当てることにより定義される。

続いて、境界定義がアレイの中の要素に提供されると、そグループに境界を提供することになる。境界定義は、いくつかの方式で提供される。例えば、「境界定義」とは、アレイ全域にわたる電圧分布を生成することによる等電位線として定義され、そして、「境界」を、アレイ全域にわたる等電位線として定義する。例えば、等電位線はコンパレータを使用して定義されてもよい。一つの例において、境界定義は、ビーム形成遅延、共通位相遅延、ビーム上昇、及びターゲット深さ、の少なくとも一つかそれ以上に基づいて提供される。一つの実施形態において、境界定義は、アレイの中の一つ又はそれ以上の要素に送信される広域パラメーターに基づくもので、ここで、この広域パラメーターは前もって決定されるか、または、広域パラメーターはこの操作中に決定される。有利なことに、アレイの各要素は、スイッチの状態を定義する１ビット（シングルビット）のデータを必要とする。実施形態のあるものでは、各セルの各スイッチの状態は、外部コントローラーから転送されて各セル内部のローカルメモリーに保存されるシングルビットのデータで「直接的」に定義される。本技術では、スイッチ設定は、スイッチ設定を、より少ない情報からローカルに計算する、というように「間接的」に保存されてもよい。

スイッチ設定又はスイッチ構成状態は、上記境界定義に基づいて、マトリックススイッチ内部にローカルに定義される。一つの例では、スイッチ設定はアナログもしくはデジタル方式、又はアナログとデジタル方式との組み合わせを利用してローカルに決定される。一つの例において、一つ又はそれ以上の要素からなるマトリックススイッチ設定は、それらの要素に値を割り当てることによりデジタル的に算出されてもよい。ここで、割り当てるべき値は、それら要素の境界に対する位置に基づいて提供される。一つの実施例において、境界を定義するための値の割り当ては、代わりに、要素へ２進値を割り当てることを含む。本実施形態において、第１の２進値が、ある境界（例えばリング境界）の一つの側辺上にある要素に割り当てられ、第２の２進値が、その境界の第２の側辺上の要素に割り当てられる。

一つの実施形態において、スイッチ構成データをローカルに設定する工程は、制御信号を、アクセスラインを通して、決定すべきグループ内で選択された１つのアクセススイッチへ伝搬する工程を含む。続いて、制御信号が、当該決定グループ内の一つ又はそれ以上の要素にマトリックススイッチ結合を介して転送される。一旦制御信号がこれら一つ以上の要素に転送されると、最初のスイッチが決定対象グループのこれらの要素内でオンされる。更に、制御信号を有するアクセスラインに接続されていない最初のスイッチがオフにされる。

一つの実施形態においては、上記構成データの決定方法は、次々とグループを選択することにより要素のアクセススイッチを構成する工程を含む。それに続いて、この方法は、この一つ以上の要素のアクセススイッチに、選択されたグループとアクセススイッチが重なるところでオンされる役割を割り当てることを含む。これらの実施形態において、要素を、例えば波面の形状に基づいて、環状リング、楕円形、四角形、三角形、または他の幾何学形に形成するためグループ分けを含む。

特定の実施形態において、トランスデューサアレイの要素は単一システムチャンネルに結合されていてもよい。更に、アレイ内の境界定義情報は、開口のシフトに対応して変更されてもよい。それに続き、スイッチ設定も開口のシフトに適応してローカルに決定される。境界情報もまた、開口を移動させるために、アレイ内でシフトするようにしてもよい、ここで、この開口上に、新しいマトリックススイッチ設定が、シフトする開口のそれぞれの新しい状態について自動的にローカルに計算される。

図１は、縦列１４及び横列１６によって定義されたユニットセル１２からなる再構成可能アレイ１０を例示的に描いた図である。各トランスデューサ部分要素は、ＣＭＯＳユニットセルのようなユニットセルを使用してアクセスされる。図２は代表的なＣＭＯＳユニットセル１８の概略を示したものである。ユニットセル１８は、少なくとも二つのスイッチ（マトリックススイッチ）２０、一つ又はそれ以上の第２スイッチ（アクセススイッチ）２２、及びセル１８の内部でローカルに一体化された一つ又はそれ以上の行方向マルチプレクサスイッチ（図示せず）を有する。これらのスイッチ２０及び２２は、各送信／受信サイクルに再プログラミングされる。通常、各スイッチは自体の状態をセットするためにデータのシングルビットを必要とする。一般的な超音波アレイは４００００ものそのようなセルを必要とするので、移動されるビットの数は大きくなる。

図２に戻ると、ユニットセル１８はアクセスライン２４とトランスデューサ接続２６とを更に含む。アクセススイッチ２２がオンにされると、ユニットセル１８のアクセススイッチ２２はセンサー部分要素をアクセスライン２４に電気的に接続する。他方、マトリックススイッチ２０がオンにされたとき、マトリックススイッチ２０は、各センサー部分要素をそれぞれの隣接するセンサー部分要素の一つに接続する。

図３は、各セルが合計で僅か１ビットデータを必要とするだけの例示的な実施形態を描いたものである。描かれた実施形態において、再構成可能アレイ３０は、複数の部分要素３２を含み、それらの各々は、例えばユニットセル１８のような対応するＣＭＯＳセルを有する。アレイ３０は、グループ３６及び３８の境界３４を含む。図示されてはいないが、グループ３６及び３８は、再構成可能アレイ３０の中に形成されたリング部分である。たとえば、部分要素４０はリング部３６の一部であり、一方で部分要素４２はリング部３８の一部である。境界上に載るような部分要素４４の場合には、その部分要素の大きい方の部分が収まるグループに割り当てられる。従って、部分要素４４は物理的にリング３６及び３８の間に位置していても、部分要素４４は、理想のグループ境界の近似としてリング３６に名目上割り当てられる。

描かれた実施形態において、部分要素４０及び４２はそれぞれ異なるリング３６及び３８上にある。従って、部分要素４０及び４２を接続するマトリックススイッチ２０はオフにされる。部分要素４０及び４４が同じリング３６に割り当てられるのに対し、部分要素４０及び４４の間のマトリックススイッチがオンにされる。本技術に従って、部分要素４０及び４２が異なるリング上にある一方で、４０及び４４は同じリング上にあるという情報が明確に与えられているので、部分要素４０を４２に、そして、４０を４４に結合するようなスイッチ状態のプログラミングする必要はない。リング境界に関する情報をセルにプログラミングし、セル自身にどのスイッチをオンにするべきか決定させることで十分である。

これらのリングビット（又はグループビット）から、実際のスイッチ設定が直接計算されてもよい。一つの実施形態において、スイッチ設定はＸＮＯＲを使用して計算される、ここで、例えば、１ ＸＮＯＲ ０が０であるため、部分要素４０及び４２の間のスイッチはオフであり、一方で、０ ＸＮＯＲ ０が１であるために、部分要素４０及び４４の間のスイッチはオンである。より複雑な基準を前提に、その他の計算が行われてもよい。

図４は、再構成可能アレイ５０において境界５２を定義するための方法の代表例を描いたものである。描かれた実施形態において、一連の“１”及び“０”グループデータビット、即ち、リングデータビットは、セル５４及び５６にそれぞれプログラミングされる。これらのリングビットは、セル５４及び５６のリングへの割り当ての変形例を表す。リング５８が、第１のビット値（例えば１）を有するようプログラミングされたセルを有するように割り当てられる一方で、リング６０が第２のビット値（例えば０）を有するようプログラミングされたセルを有するように割り当てられる、というように。この方法では、グループ境界は、自身とは異なる割り当てグループビットを有する隣接のこれらのセルの間に位置していると明確に定義される。

このようなタイプのプログラミング構造では、単一データビットのみが各セルのマトリックススイッチのために必要とされることは当然である。それに対して、従来利用可能な設計においては１データビットが各マトリックススイッチに必要であった。８マトリックススイッチが使用されている場合の設計の最悪のケースでは、各セルに８データビットが必要とされていた。本技術はそのため、必要とされるデータの量を８から１に抑える結果をもたらす。当然のことながら、このような節約は、プログラミング処理能力及びセルロッジックエリアに必要な電力という観点において直接その節約に関連してくるので重大である。また、電力に関する節約、必須のプログラミング処理能力及びセルロッジックエリアは、高い携帯性、高い統合再構成可能トランスデューサアレイのために望ましい。

リングビットをセルに割り振るための他の実施形態において、リング境界の位置がアナログ回路を利用して計算されてもよい。図５を参照すると、ユニバーサルな等遅延線地形マップ６４に基づいてリングトポロジーを派生する方法が示される。所定の開口構成には、ユニバーサル等遅延線地形マップが算出されてもよい。このマップは開口６６及び６８のような個別の開口を更に計算するために使用されてもよいが、これは、図示のように、開口ウィンドウ上にリング等遅延線を投影することによりスキャンシーケンスの間に使用されることになる。図６及び７に示されるように、異なる開口投影７０及び７２が、互いに関連するスキャンシーケンスの異なる部分に基づいて、それぞれ形成される。

開口投影を知った上で、開口投影データが、セルマトリックス内に類似の電圧分布を生成することにより、アレイ内に転送され、結果的に、アレイの電圧分布内部に特定の等電位線としてリング境界を配置する。一つの実施形態において、等電位線は、例えば抵抗メッシュなどを使用するアレイを通じて配分される特定の広域電圧レベルに関連してセットされたコンパレータを使用してセル内部にローカルに決定されてもよい。コンパレータに動的にバイアスをかけて、短時間の間オンにしてリングビットを計算し、その後すぐにオフにして電源をセーブするようにすることもできる。従って、リングビットはとても短い時間でローカルに、また外部メモリーからリングビットを直接的にプログラミングするよりも、潜在的に電力効率のよい方法で、ローカルに計算できる。構成を変えるために、開口の境界上の電圧はデジタル−アナログコンバータを使用して変えてもよく、リングビットが、電圧プロフィルが十分に安定した時点で、アナログ方式で再計算される。一つの実施形態において、デジタル−アナログコンバータは装置に対して外付けでもよい。他の実施形態において、デジタル−アナログコンバータはアレイに隣接したアレイＡＳＩＣ上でローカルに統合される。

一つの実施形態において、アレイが広域選択ラインを有するようにして、スイッチを直接的にプログラミングするか、あるいは、セルにどのスイッチをプログラミングするかを決定させるかを、システムが決定することを許すようにしてもよい。一つの例では、この特徴的構成は、全てのスイッチが正確に作動しているかを確認するために、アレイのテストの最中に用いられる場合がある。一旦マトリックススイッチ設定が計算されると、アクセススイッチ及び行方向マルチプレクサスイッチを計算する必要があることが注意されるべきである。これらはまた、後述の方法を用いてアレイ自体の内部においてローカルに決定される。

アクセススイッチのプログラミングの一つの代表的な方法に従って、まず、全てのマトリックススイッチが上述されたように構成される。次に、デジタルトークンが、マトリックススイッチを通じてリングからリングへ連続した動作で伝搬されて、各リングが順に選択される。あるリングが選択されると、そのリング内の全てのアクセススイッチはオンにされる。次に、選択されたリングに接続されるこれらのアクセスラインのみ、アレイの外部の回路を使用して選択される。これらのラインの選択において、高電圧（例えば“１”ビットにより示される）がそれらの跡に適用される。この“１”ビットは選択されたリングに対してアクセスラインに沿って伝播し、オンにされたアクセススイッチを介して、選択されたアクセスラインに自然な結びつきを有するこれらのセルに入る。

一旦“１”ビットがセルの内部に到達すると、これが、セル内のアクセススイッチについてのハイ状態として保存される。その他の全てのアクセススイッチはロー状態を保存し、その後の操作中にオンにされない。次に、広域制御信号は切り替えられ、プログラミングされたこれらを含んだ全てのアクセススイッチはオフになる。最後に、その他の広域選択ラインは、順番に現在選択されたリングから次のリングにリングトークンの伝播を引き起こしながら切り替えられる。その他の実施形態において、広域制御電圧は、リングトークンビットの伝播の変わりに連続してリングの選択に使用されてもよい。

アクセススイッチのプログラミングの第２の方法が図８に示される。描かれた実施形態では、オン−チップチャンネルライン（図示せず）とアクセスライン７８が直接制御され、座標アドレス構造(abscissa-ordinate addressing structure)８０及び８２を介して直接個々のセルを選択するために使用される。リング８４のような各リングの内部で、シングルターゲットセル８６が選択され、それに対応するアクセススイッチがオンにされる。一旦各リングのターゲットセル８６がオンにされると、個々のリングはターゲットセル８６に接続するアクセスライン７８を駆動することにより引き続き選択されてもよい。

特定の実施形態において、各リングのアクセススイッチは後述される方法によって引き続きオンにされる。まず、リング８４のためにターゲットセル８６に接続されるアクセスライン７８が選択される。これは、選択されたリング８４に沿ってターゲットセル８６からリング内の全てのセルへ伝播される高ビットを引き起こす。次に、リング８４に接続される全てのアクセスライン７８もまた選択される。ターゲットセル８６からの信号を受信し、且つそれらに接続される選択されたアクセスライン７８を有するセル８８及び９０は、アクセススイッチをオンにするためにプログラミングされる。これらの状態は保存され、そして選択電気回路は、開口における一連のリング９２又は９４などの次のリングの処理に取り掛かる。

一つの実施形態において、マトリックススイッチに対して上述された方法に類似して、アクセススイッチをプログラミングするために順にリングを選択するためにアナログ制御を使用することも可能である。アクセススイッチをプログラミングするためのその他の方法は、各アクセスラインのグループに一連の異なる電圧レベルを加えるためであってもよい。セルの内部では、電圧コンパレータがアクセスライン電圧をそれらの広域リング電圧と比較し、その比較の結果を所定のアクセススイッチをオンにするべきかどうかを決定するために使用する場合がある。一つの代表的な例において、３２のリングを有し、最高電圧が５ボルトのアレイでは、最も重要でないビットは電圧レベル５／３２＝１５０ｍボルトを有するであろう。当然のことながら、低ノイズ入力電気回路又は正確な結果を生成するためのオフセット修正を必要としない非常にシンプルなコンパレータ電気回路が使用されてもよいため、１５０ｍボルト電圧レベルは十分に高い。この方式にアクセスラインをプログラミングすることは、全ての様々な電圧が同時に加えられる場合があるので、全てのスイッチを同時にプログラミングすることを可能にするであろう。

一つの実施形態において、アクセススイッチがプログラミングされた時点で、低多重通信回路スイッチの状態をセットする方法が提供される。全てのアクセスライン及びチャンネルラインが互いに直接クロスオーバーするセル内で論理回路を駆動できるように、ユニットセルは設計される。

オンチップ循環シフトレジスタを使用したとき、例えば、各６４アクセスラインは、“１”に等しい電圧を推し進めるアクセスラインにドライバーを結合することにより順に選択されてもよい。循環シフトレジスタの各ステップに対して、“１”電圧は対応するアクセスラインに接続されるチャンネル上で稼動されてもよい。例えば、オン−チップカウンターが５番目のアクセスラインに到達したとき、５番目のアクセスラインが３番目のチャンネルに接続されると、高ビットが３番目のチャンネルラインで駆動される。高ビットは、その中に相対する低多重通信回路スイッチを有するセルにまで伝播され保存されるであろう。既に“オン”とプログラミングされたセルは広域リセットが選択されるまで、その状態を記憶しているであろう。最後に、これらのステップは、必要な低多重通信回路スイッチがオンにされるまで繰り返される。上述されたアクセススイッチ及びマトリックススイッチのプログラミングに対する方法と同様に、複数チャンネルを同時に選択するためにアナログ電圧が使用される場合がある。この特性は、各セルでの局所コンパレータを必要とする経費でのプログラミングのレート、及び一連のコンパレータ基準電圧の配給を増加する場合がある。

本発明の特定の特性のみがここに描写され説明されている一方で、当業者にとって多数の修正と変更とが生じるであろう。従って、添付の請求の範囲は、本発明の真実の精神の範囲において、全てのそのような修正と変更とを網羅する。

Claims (10)

1. 超音波トランスデューサアレイの要素を動的に再構成する方法であって、
   各要素が個々に第１スイッチと第２スイッチとを含む前記要素を、前記アレイにおいて、二つ又はそれ以上のグループに定義する工程と、
   前記二つ又はそれ以上のグループについて境界を定義するために、前記アレイ内の前記要素に境界定義情報を与える工程と、
   一つ又はそれ以上の要素の前記第１及び第２スイッチについての、前記アレイ内でのスイッチ構成状態を、前記境界定義に基づいて、決定する工程と、
   を具備し、
   前記スイッチ構成を決定する工程は、アレイを横断する電圧分布を生成する工程と、境界を前記アレイを横断する等電位線として定義する工程と、を具備することを特徴とする、方法
2. 前記二つ又はそれ以上のグループは、前記アレイの外側に置かれた外部ソースから前記要素に値を割り当てることにより、定義されることを特徴とする請求項１に記載の方法。
3. 前記境界定義は、ビーム形成遅延、共通位相遅延、ターゲットの深さ、ステアリング及び開口移動、の一つかそれ以上に基づいて提供されることを特徴とする請求項１または２に記載の方法。
4. 前記スイッチ構成を決定する工程は、前記要素内部で、電圧コンパレータがアクセスライン電圧をそれらの広域リング電圧と比較する工程と、該比較の結果に基づいて、所定のアクセススイッチをオンにするべきかどうかを決定する工程と、を具備する請求項１乃至３のいずれかに記載の方法。
5. 複数グループを連続的に選択することにより、一つ又はそれ以上の要素の前記第２スイッチを構成する工程と、
   前記第２スイッチが、選択された１つのグループに重なるとき、上記一つ又はそれ以上の要素の前記第２スイッチをオンにするように割り当てる工程と、
   を更に含むことを特徴とする請求項１乃至４のいずれかに記載の方法。
6. 前記一つ又はそれ以上の要素の前記第１スイッチについて、アレイ内部でのスイッチ構成状態が決定され、
   二つ又はそれ以上のグループに対するセルの相対位置に応じて、二つ又はそれ以上の超音波トランスデューサセルにリングビット情報を割り当てる工程と、
   二つ又はそれ以上のセルの前記第１スイッチのスイッチ設定を決定するためにＸＮＯＲゲートを使用する工程と、を有する請求項１乃至５のいずれかに記載の方法。
7. 前記境界定義は、アレイ内の一つ又はそれ以上の要素に送信される広域パラメーターに基づくことを特徴とする請求項１乃至６のいずれかに記載の方法。
8. 超音波トランスデューサアレイのスイッチ設定を決定するように構成されたスイッチマトリックスであって、グループ境界情報の格納記憶を提供し、スイッチ設定を、前記グループ境界情報により自動的に設定するように適合化され、
   前記スイッチ設定は、アレイを横断する電圧分布を生成し、境界を前記アレイを横断する等電位線として定義することにより行われる、マトリックススイッチ。
9. 超音波トランスデューサ部分要素のアレイであって、その各々トランスデューサ部分要素が超音波トランスデューサセルを有するように構成された、超音波トランスデューサ部分要素アレイと、
   請求項８に記載のマトリックススイッチと、
   を備える超音波システム。
10. 前記マトリックススイッチと、前記アレイを具備するプローブハンドルと、
    前記スイッチ設定を制御するマトリックススイッチ集積回路（ＡＳＩＣ）と、
    前記マトリックススイッチ集積回路（ＡＳＩＣ）を制御する、制御関連集積回路（ＡＳＩＣ）と、
    を具備する、請求項９に記載の超音波システム。