JP4748924B2 - Semiconductor laminated structure - Google Patents
Semiconductor laminated structure Download PDFInfo
- Publication number
- JP4748924B2 JP4748924B2 JP2003008280A JP2003008280A JP4748924B2 JP 4748924 B2 JP4748924 B2 JP 4748924B2 JP 2003008280 A JP2003008280 A JP 2003008280A JP 2003008280 A JP2003008280 A JP 2003008280A JP 4748924 B2 JP4748924 B2 JP 4748924B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- group iii
- iii nitride
- group
- intervening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Led Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体積層構造及びIII族窒化物層群の転位低減方法に関し、詳しくは、フォトニックデバイス及び電子デバイスなどの半導体素子、並びにフィールドエミッタなどの素子に対して好適に用いることのできる半導体積層構造、並びに前記素子を作製する際のIII族窒化物層群の転位低減方法に関する。
【0002】
【従来の技術】
III族窒化物膜は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する半導体膜として用いられており、近年においては、携帯電話などに用いられる高速ICチップなどを構成する半導体膜としても注目を浴びている。また、特にAlを含むIII族窒化物膜は、短波長受発光デバイスとして、さらにはフィールドエミッタへの応用材料として注目されている。
【0003】
上記のようなIII族窒化物膜は、通常MOCVD法によって形成される。具体的には、前記III族窒化物膜を形成すべき基板を、所定の反応管内に設けられたサセプタ上に設置させるとともに、このサセプタ内あるいはサセプタ外に設置された加熱機構に埋め込まれたヒータによって1000℃以上にまで加熱する。そして、前記反応管内に所定の原料ガスをキャリアガスとともに導入し、前記基板上に供給する。
【0004】
すると、前記基板上で熱化学反応が生じて、前記各原料ガスは構成元素に分解されるとともに、これら構成元素同士が互いに反応し、目的とするIII族窒化物膜が前記基板上に堆積されて製造されるものである。そして、これらのIII族窒化物膜は、半導体素子を構成した場合において設計値どおりの特性を得るべく、転位密度の低いことが要求される。
【0005】
しかしながら、III族窒化物材料の融点は相対的に高いために、前記III族窒化物材料からバルク単結晶基板を作製することは困難であった。したがって、III族窒化物膜は、例えば、サファイア単結晶基板のような異なる材料系のバルク単結晶基板上にヘテロエピタキシャル成長させることにより、作製せざるを得ない。この場合、前記バルク単結晶基板と前記III族窒化物膜との格子定数差に起因して、これら界面に比較的多量のミスフィット転位が生成され、このミスフィット転位に起因して前記III族窒化物膜中に多量の転位が導入されてしまい、その結晶品質が著しく劣化してしまっていた。
【0006】
かかる観点より、前記基板と前記III族窒化物膜との間に低温で成膜したバッファ層を挿入したり、ストライプ状のSiO2マスクなどを用いたELO技術などが開発されている。
【0007】
【発明が解決しようとする課題】
しかしながら、前述したバッファ層を用いた場合などにおいては、バッファ層自体の低結晶性に基づいた転位が前記III族窒化物膜中に生成されてしまい、前記III族窒化物膜中の転位密度を十分に低減させることができないでいた。また、従来のELO技術は材料選択性が大きく、特にAlを多量に含むIII族窒化物膜を形成する場合においては、多結晶状のIII族窒化物が前記マスク上に堆積してしまい、エピタキシャル成長させることは困難であった。
【0008】
本発明は、低転位で結晶品質に優れたIII族窒化物層群を提供するとともに、形成すべきIII族窒化物層群の転位低減方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
単一の材料からなる基材と、
前記基材上に形成されたIII族窒化物層群と、
前記III族窒化物層群中において基材上に直接形成された、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物からなる島状又は網目状の介在層と、
前記介在層を介して基材上に形成されたバッファ層と、
前記バッファ層上に形成されたIII族元素の全体に対してAlを50原子%以上含む下地層と、を具えることを特徴とする、半導体積層構造に関する。
【0010】
また、本発明は、
所定の基材を準備する工程と、
前記基材上においてIII族窒化物層群を形成する工程と、
前記III族窒化物層群中において、島状又は網目状の介在層を形成する工程と、
を具えることを特徴とする、III族窒化物層群の転位低減方法に関する。
【0011】
本発明者らは、上記目的を達成すべく鋭意検討を実施した結果、所定の材料から構成された介在層を、目的とするIII族窒化物層群中に介在させることにより、前記III族窒化物層群の、前記介在層に対して上方に位置する部分における転位密度が、前記介在層に対して下方に位置する部分に比較して著しく低減されていることを見出した。
【0012】
すなわち、前記III族窒化物層群中に前記介在層を形成することにより、ELO技術の場合と同様に、下方より伝播してきた転位は、前記介在層直上では介在層により転位の伝播が妨げられ、前記III族窒化物層群の、少なくとも前記介在層の上方に位置する部分において転位密度が著しく低減される。また、開口部においては、前記介在層の開口部内を縦方向に伝播した後、一部の転位は前記介在層の上面に沿って横方向に屈曲するようになる。したがって、前記III族窒化物層群の、前記介在層の前記開口部の上方に位置する部分においても転位密度が低減されるようになる。
【0013】
さらに、前記介在層を、III族窒化物との材料選択性が良好な材料から構成することにより、前記III族窒化物層群は前記介在層上においても良好なエピタキシャル成長を呈し、多結晶部分を含むことのない良好な結晶品質を呈するようになる。結果として、本発明によれば、低転位密度で結晶品質に優れたIII族窒化物層群を具える半導体積層構造を得ることができるようになる。
【0014】
上記介在層としては、金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物などを用いるのが好適である。
【0015】
前記金属としては、Ti、Ni、W、Mo、Au、Pd、Pt及びCuを例示することができる。また、前記合金としては、TiAl、TiGa及びTiAuなどのTiを含む合金、NiAl、NiGa及びNiAuなどのNiを含む合金、AuAl、AuGa、PtAl、PtGa及びPtNiなどの貴金属を含む合金を例示することができる。また、前記金属間化合物としては、TiAl3、TiGa3、GaPt及びTiNi3を例示することができる。また、前記窒化物としては、TiNx、BN、NiNx及びSiNを例示することができる。さらに、前記酸化物としてはAlOx、TiOx、NiOx及びMgOxを例示することができる。
【0016】
なお、「III族窒化物層群」とは単独のIII族窒化物層又は複数のIII族窒化物層が複数積層されてなる多層膜構造などを総称したものであり、作製すべき半導体素子の種類などに応じて適当な構成を採る。
【0017】
前記介在層は、前記III族窒化物層群のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。前記III族窒化物層群が複数のIII族窒化物層から構成される場合は、これら複数のIII族窒化物層群の少なくとも一つが有する最小のバンドギャップよりも大きなバンドギャップを有する材料から、前記介在層を構成する。
【0018】
上記島状あるいは網目状の介在層は、CVD装置内外で所定の成膜手法及び熱処理を組み合わせることにより自発的に形成されるため、他のパターンを形成するフォトリソグラフィ工程などを省略することができる。したがって、目的とする低転位なIII族窒化物層群を簡易に形成できる。
【0019】
なお、介在層が自発的に島状あるいは網目状となる理由は明らかにはなっていないが、いくつかの理由が考えられる。第1の理由としては、異種材料接合の場合、結合エネルギーが小さいために三次元成長が促進され、エネルギー的に安定な島状あるいは網目状の構造を呈するためと推定される。第2の理由としては、薄膜形成後の熱処理により、例えば基材表面の窒化及び/又は酸化が促進され、その結果体積変化によるボイドが形成され、このボイドを中心として三次元成長が促進されることによって、島状あるいは網目状の構造を呈するようになると推定される。
【0020】
さらに、前記III族窒化物層群は前記基材の主面上に形成された、好ましくはAlを含む下地層を介して形成することが好ましい。また、前記基材の前記主面において表面窒化層を形成することが好ましい。これによって、前記III族窒化物層群の転位密度の低減効果が促進され、前記III族窒化層群がAlを含む場合においても、クラックの発生を抑制し、結晶品質を向上させることができる。
【0021】
【発明の実施の形態】
以下、本発明を、発明の実施の形態に基づいて詳細に説明する。
【0022】
図1〜図4は、本発明の半導体積層構造の具体例を示す構成図である。なお、同様の構成要素に対しては同一の参照符号を用いて表している。図1〜図4に示す半導体積層構造10、20、30及び40は、所定の基材1の主面1A上において、バッファ層2及び下地層3を有するとともに、下地層3上において順次に形成されたn型導電層4、n型クラッド層5、発光層6、p型クラッド層7及びp型導電層8を有しており、発光素子構造を呈している。なお、バッファ層2からp型導電層8までが本発明におけるIII族窒化物群15、25、35及び45を構成する。
【0023】
図1に示す半導体積層構造10においては、基材1の主面1A上において互いに孤立した島状構造の介在層9を有している。図2に示す半導体積層構造20においては、バッファ層2上において同じく互いに孤立した島状構造の介在層9を有している。また、図3に示す半導体積層構造30においては、下地層3上において互いに孤立した島状構造の介在層9を有しており、図4に示す半導体積層構造40においては、下地層3中に互いに孤立した島状構造の介在層9を有している。
【0024】
図1〜図4に示すいずれの半導体積層構造においても、III族窒化物層群15、25、35及び45中に上述した介在層9を有しているので、上述したように、下方から伝播してきた転位は介在層9によって伝播が妨げられ、開口部9A内を伝搬した転位はその一部が横方向に屈曲するようになる。したがって、III族窒化物層群15、25、35及び45の、介在層9の上方に位置する領域A、B、C及びD、特に介在層9の直上に相当する部分の転位密度は著しく低減される。また、前記転位の一部はその結果、低転位密度で結晶品質に優れる半導体積層構造10、20、30及び40を提供できるようになる。
【0025】
具体的には、以下に示すような好ましい条件を付加することなどにより、半導体窒化物層群15、25、35及び45の、介在層9の上側部分の転位密度は、介在層9の下側部分の転位密度の1/2にまで低減することができる。この効果は、半導体窒化物層群15、25、35及び45の、介在層9の上側部分におけるGa濃度が増大することにより顕著となる。
【0026】
上述したように、本発明においては、多結晶状窒化物の生成を抑制し、III族窒化物層群15、25、35及び45のエピタキシャル成長を実行して良好な結晶品質を実現すべく、介在層9は金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物から構成することが好ましい。これによって、III族窒化物層群15、25、35及び45のエピタキシャル成長をより効果的に実現して、より優れた結晶品質を実現できるようになる。
【0027】
上述したように、前記金属としては、Ti、Ni、W、Mo、Au、Pd、Pt及びCuを例示することができる。また、前記合金としては、TiAl、TiGa及びTiAuなどのTiを含む合金、NiAl、NiGa及びNiAuなどのNiを含む合金、AuAl、AuGa、PtAl、PtGa及びPtNiなどの貴金属を含む合金を例示することができる。また、前記金属間化合物としては、TiAl3、TiGa3、GaPt及びTiNi3を例示することができる。また、前記窒化物としては、TiNx、BN、NiNx及びSiNを例示することができる。さらに、前記酸化物としてはAlOx、TiOx、NiOx及びMgOxを例示することができる。
【0028】
また、介在層9は、III族窒化物層群15、25、35及び45のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造10、20、30及び40の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。
【0029】
図1〜図4に示す半導体積層構造においては、III族窒化物層群15、25、35及び45は、バッファ層2からp型導電層8によって構成されているため、これら層中の少なくとも一つが有する最小のバンドギャップよりも大きなバンドギャップを有する材料から、介在層9を構成するようにする。具体的には、ダイヤモンド、CaF2及びBNなどの窒化物、並びにAlOx及びMgOxなどの酸化物を例示することができる。
【0030】
介在層9の厚さは特に限定されるものではないが、好ましくは0.5nm〜1000nm、さらに好ましくは0.5nm〜100nmに設定する。これによって、転位の伝播の抑制及び横方向への屈曲をより簡易に実現することができ、III族窒化物層群15、25、35及び45中の転位密度をより効果的に低減することができるようになる。
【0031】
なお、図1〜図4に示す半導体積層構造10、20、30及び40においては、介在層9は島状構造を呈しているが、網目構造を呈することもできる。網目構造とは、図1〜図4に示す島状構造が互いに結合して連続となり、下方に位置する例えば基材1などを露出させるような複数の開口部を有し、いわゆる網目状を呈するような構造をいう。
【0032】
介在層9が島状構造となるか網目構造となるかは、介在層9の厚さや作製条件、及び介在層9に対して下地層を構成すべき層の種類などに依存する。
【0033】
III族窒化物群15、25、35及び45は、図1〜図4に示す半導体積層構造10、20、30及び40を利用してIII族窒化物半導体素子を作製した場合において、前記半導体素子に付加された目的とする機能を発揮すべく機能層としての役割を果たす。したがって、III族窒化物層群15、25、35及び45は、AlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成を有することが好ましい。図1〜図4に示す半導体積層構造10、20、30及び40においては、半導体積層構造全体として目的とする特性を呈するように、バッファ層2からp型導電層8までを上述したAlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成の範囲内で適宜選択して設定する。
【0034】
III族窒化物層群10、20、30及び40は、他にB、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。また、III族窒化物層群を構成するバッファ層2からp型導電層8までは、CVD法などの公知の成膜手法を用いて形成することができる。
【0035】
下地層3はAlを含むことが好ましく、具体的には下地層を構成するIII族元素の全体に対してAlを50原子%以上、さらには80原子%以上含むことが好ましく、特にはAlNから構成する(Al含有量が100原子%)ことが好ましい。このように、下地層3がAlを比較的多量に含む場合、下地層3の作製条件を適宜に調節することにより、下地層3の結晶品質を向上させることができ、結果としてIII族窒化物層群全体の結晶品質を向上させることができる。例えば、下地層3をMOCVD法を用いて形成する場合、その形成温度を1100℃以上に設定することにより、下地層3の結晶品質を良好な状態に保持することができる。
【0036】
基材1は、サファイア単結晶、ZnO単結晶、LiAlO2単結、LiGaO2単結晶、MgAl2O4単結晶、MgO単結晶などの酸化物単結晶、Si単結晶、SiC単結晶などのIV族あるいはIV−IV族単結晶、GaAs単結晶、AlN単結晶、GaN単結晶、及びAlGaN単結晶などのIII−V族単結晶、ZrB2などのホウ化物単結晶などの、公知の基板材料から構成することができる。
【0037】
図5〜図7は、本発明の半導体積層構造の他の具体例を示す構成図である。なお、図1〜図4に示す半導体積層構造と同様の構成要素については同じ参照符号を用いて表している。
【0038】
図5〜図7に示す半導体積層構造50、60及び70は、所定の基材1の主面1A上において、下地層3を有するとともに、下地層3上において順次に形成されたn型導電層4、n型クラッド層5、発光層6、p型クラッド層7及びp型導電層8を有しており、発光素子構造を呈している。下地層3からp型導電層8までが本発明におけるIII族窒化物層群55、65及び75を構成する。
【0039】
また、基材1の主面1Aにおいては表面窒化層12が形成されており、これによって、基材1上に形成されたIII族窒化物層群55、65及び75全体の結晶品質を向上させることができ、転位密度を低減させることができる。
【0040】
表面窒化層12は、基材1をアンモニアなどの活性窒素を含む雰囲気中に配置し、所定温度に加熱した後、所定時間保持することによって形成することができる。表面窒化層12の厚さは、10nm以下、0.2nm以上であることが好ましい。なお、前記厚さは、基材1の厚さ方向におけるESCA分析による組成分析から導出したものである。但し、形成すべきIII族窒化物層群の種類などによっては、表面窒化層12を形成しない方が有利な場合がある。
【0041】
図5に示す半導体積層構造50においては、基材1上において互いに孤立した島状構造の介在層9を有している。図6に示す半導体積層構造60においては、下地層3上において互いに孤立した島状構造の介在層9を有しており、図7に示す半導体積層構造70においては、下地層3中に互いに孤立した島状構造からなる介在層9を有している。
【0042】
図5〜図7に示すいずれの半導体積層構造においても、III族窒化物層群55、65及び75中に上述した介在層9を有しているので、上述したように、下方から伝播してきた転位は介在層9によって伝播が妨げられるとともに、開口部9A内を伝搬した転位の一部は横方向に屈曲される。したがって、III族窒化物層群55、65及び75の、介在層9の上方に位置する領域E、F及びG、特に介在層9の直上に位置する部分の転位密度は著しく低減される。その結果、低転位密度で結晶品質に優れる半導体積層構造50、60及び70を提供できるようになる。
【0043】
具体的には、以下に示すような好ましい条件を付加することなどにより、III族窒化物層群55、65及び75の、介在層9の上側部分の転位密度を下側部分の転位密度の1/2以下に低減することができる。このような転位軽減効果は、上述したように介在層9の上側部分のGa濃度が増大するにつれて謙虚になる。
【0044】
介在層9は、上述したような金属、合金、金属間化合物、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物、あるいは酸化物から構成することが好ましい。
【0045】
また、介在層9は、上述したように、ダイヤモンド、CaF2及びBNなどの窒化物、並びにAlOx及びMgOxなどの酸化物のような、III族窒化物層群55、65及び75のバンドギャップよりも大きなバンドギャップを有する材料から構成することが好ましい。これによって、半導体積層構造50、60及び70の受発光波長領域で透明とすることができ、高効率な半導体デバイスを作製することができる。
【0046】
介在層9の厚さは、前記同様に0.5nm〜1000nm,さらには0.5nm〜100nmに設定することが好ましい。これによって、転位の伝播の抑制及び横方向への屈曲をより簡易に実現することができ、III族窒化物層群55、65及び75中の転位密度をより効果的に低減することができるようになる。
【0047】
なお、図5〜図7に示す半導体積層構造50、60及び70においても、介在層9は島状構造の代わりに上述した網目構造を呈することもできる。
【0048】
III族窒化物群55、65及び75は、III族窒化物半導体素子としての機能を発揮すべく、AlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成を有することが好ましい。図5〜図7に示す半導体積層構造50、60及び70においては、下地層3からp型導電層8までを、半導体積層構造全体として目的とする特性を呈するように、上述したAlxGayInzN(0≦x,y,z≦1,x+y+z=1)なる組成の範囲内で適宜選択して設定する。
【0049】
この場合においても、III族窒化物層群は、B、Si、Ge、Zn、Be及びMgなどの添加元素を含むこともできる。さらに、意識的に添加した元素に限らず、成膜条件などに依存して必然的に取り込まれる微量元素、並びに原料、反応管材質に含まれる微量不純物を含むこともできる。また、III族窒化物層群を構成する下地層3からp型導電層8までは、CVD法などの公知の成膜手法を用いて形成することができる。
【0050】
上述したように、III族窒化物層群55、65及び75の結晶品質向上の観点より、下地層3はAlを含むことが好ましく、具体的には下地層を構成するIII族元素の全体に対してAlを50原子%以上、さらには80原子%以上含むことが好ましく、特にはAlNから構成する(Al含有量が100原子%)ことが好ましい。
【0051】
また、基材1は、上述したサファイア単結晶などの公知の基板材料から構成することができる。
【0052】
【実施例】
以下、実施例により本発明を具体的に説明する。
(実施例1)
2インチ径の厚さ430μmのサファイア基板をH2SO4+H2O2で前処理した後、MOCVD装置の中に設置した。キャリアガスとして、H2を流速1m/secで流しながら、基板を1200℃まで昇温した後、トリエチルボロン(TEB)及びNH3を平均流速5m/secで流して、介在層としてのBN層を厚さ10nmに形成した。なお、SEM観察の結果、前記BN層は島状構造を呈することが確認された。
【0053】
次いで、基板温度を600℃とし、前記BN層を覆うようにしてバッファ層としてのGaN層を厚さ30nmまで成長させた。次いで、基板温度を1050℃として、前記GaN層上にトリメチルガリウム(TMG)及びNH3を平均流速1m/secで流して、下地層として厚さ1μmのGaN層を形成した。
【0054】
次いで、前記GaN下地層上に順次に、厚さ2μmのn−GaN導電層、厚さ0.01μmのn−Al0.1Ga0.9Nクラッド層、厚さ0.005μmのIn0.1Ga0.9N発光層、厚さ0.2μmのp−Al0.1Ga0.9Nクラッド層、及び厚さ0.2μmのp−GaN導電層を形成して、図1に示すような半導体積層構造を作製した。
【0055】
前記BN介在層の上方に位置するGaN下地層の転位密度をTEM観察によって測定したところ、前記BN介在層の直上に位置する部分において1×108/cm2の転位密度が実現されていることが判明した。
【0056】
(実施例2)
2インチ径の厚さ430μmのサファイア基板に対して実施例1と同様の前処理を実施した後、MOCVD装置の中に設置した。次いで、前記基板を1200℃に加熱するとともに、NH3を5m/secの流速で流すことにより、前記基板の主面上に厚さ1nmの表面窒化層を形成した。次いで、実施例1と同様の条件で厚さ1μmのGaN下地層を形成した後、TiNxからなる島状構造の介在層を前記GaN下地層上に形成した。次いで、実施例1と同様の条件でn−GaN導電層からp−GaN導電層までを形成し、図6に示すような半導体積層構造を作製した。前記TiNx介在層の上方に位置する前記n−GaN導電層の転位密度をTEM観察によって測定したところ、前記TiNx介在層の直上に位置する部分で5×107/cm2の転位密度が実現されていることが判明した。
【0057】
(実施例3)
島状構造を呈するダイアモンド介在層をGaN下地層内に形成して、図4に示すような半導体積層構造を作製した。なお、各層の作製条件は実施例1と同様に設定し、各層の組成成分及び厚さなどについては実施例1と同様に設定した。前記ダイアモンド介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記ダイアモンド介在層の直上に位置する部分で5×107/cm2の転位密度が実現されていることが判明した。
【0058】
(実施例4)
2インチ径の厚さ430μmのサファイア基板に対して実施例1と同様の前処理を実施した後、MOCVD装置の中に設置した。次いで、前記基板を1200℃に加熱するとともに、NH3を5m/secの流速で流すことにより、前記基板の主面上に厚さ1nmの表面窒化層を形成した。次いで、前記サファイア基板上に島状構造を呈するAlOx介在層を形成し、実施例1と同様の条件でGaN下地層からp−GaN導電層までを形成して図5に示すような半導体積層構造を作製した。
【0059】
前記Al2O3介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記Al2O3介在層の直上に位置する部分で1×108/cm2の転位密度が実現されていることが判明した。
【0060】
(実施例5)
島状構造のTiN介在層をサファイア基板上に形成する代わりにGaN下地層内に形成して、図7に示すような半導体積層構造を作製した。なお、各層の作製条件は実施例2と同様に設定し、各層の組成成分及び厚さなどについては実施例2と同様に設定した。前記TiN介在層の上方に位置するn−GaN導電層の転位密度をTEM観察によって測定したところ、前記TiN介在層の直上に位置する部分で5×107/cm2の転位密度が実現されていることが判明した。
【0061】
(比較例1)
BN介在層を形成することなく、実施例1の条件に従って半導体積層構造を作製した。GaN下地層の転位密度をTEM観察によって測定したところ、1×109/cm2であることが判明した。
【0062】
(比較例2)
TiN介在層を形成することなく、実施例2の条件に従って半導体積層構造を作製した。GaN下地層の転位密度をTEM観察によって測定したところ、
1×109/cm2であることが判明した。
【0063】
以上、実施例及び比較例から明らかなように、GaN下地層からp−GaN導電層で構成されるIII族窒化物層群中に島状構造の介在層を設けることにより、その上方に位置する層の転位密度が著しく向上していることが分かる。したがって、本発明によれば、低転位密度で結晶品質に優れた半導体積層構造を提供できることが分かる。
【0064】
以上、具体例を挙げながら、本発明を発明の実施の形態に基づいて詳細に説明したが、本発明は上記発明の実施に形態に限定されるものではなく、本発明の範疇を逸脱しない範囲であらゆる変更や変形が可能である。
【0065】
例えば、図1〜図7に示す具体例においては、基材1の主面1A上に下地層3を設けているが、下地層3は本発明の必須の要件ではなく、下地層3を設けない場合においても本発明の目的を十分に達成することができる。しかしながら、下地層3を設けることにより、その上方に設けられたIII族窒化物層群の結晶品質をより向上させることができるようになる。特に、下地層をAlを含むAlGaNから構成することにより、上方に設けられたIII族窒化物層群の転位密度をより低減できる。さらに、上記介在層を複数設けることにより、III族窒化物層群の転位密度をより低減することができる。
【0066】
また、図1〜図7に示す具体例においては、介在層を基材1上あるいはバッファ層2上などに設けているが、クラッド層上又はクラッド層内、あるいは発光層上又は発光層内に設けることもできる。しかしながら、転位密度は介在層の上方において改善されるため、後者の場合においては、クラッド層又は発光層自体の転位密度を向上させることはできない。
【0067】
さらに、バッファ層2に代えてひずみ超格子などの多層積層膜を設けることもできる。さらには、III族窒化物層群から構成される半導体積層構造中のAl組成を増大させて、短波長の受発光素子を作製することもできる。
【0068】
【発明の効果】
以上説明したように、本発明によれば、低転位で結晶品質に優れたIII族窒化物層群を提供するとともに、形成すべきIII族窒化物層群の転位低減方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の半導体積層構造の一例を示す構成図である。
【図2】本発明の半導体積層構造の他の例を示す構成図である。
【図3】本発明の半導体積層構造のその他の例を示す構成図である。
【図4】本発明の半導体積層構造の一例を示す構成図である。
【図5】本発明の半導体積層構造の他の例を示す構成図である。
【図6】本発明の半導体積層構造のその他の例を示す構成図である。
【図7】本発明の半導体積層構造の一例を示す構成図である。
【符号の説明】
1 基材、2 バッファ層、3 下地層、4 n型導電層、5 n型クラッド層、6 発光層、7 p型クラッド層、8 p型導電層、9 介在層、9A 開口部、10,20,30,40,50,60,70 半導体積層構造、15,25,35,45,55,65,75 III族窒化物層群[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor multilayer structure and a method for reducing dislocations in a group III nitride layer group, and more specifically, a semiconductor that can be suitably used for semiconductor elements such as photonic devices and electronic devices, and elements such as field emitters. The present invention relates to a layered structure and a method for reducing dislocations in a group III nitride layer group in manufacturing the device.
[0002]
[Prior art]
Group III nitride films are used as semiconductor films constituting semiconductor elements such as photonic devices and electronic devices. In recent years, group III nitride films are also attracting attention as semiconductor films constituting high-speed IC chips used for mobile phones and the like. Have been bathed. In particular, a group III nitride film containing Al is attracting attention as a short wavelength light emitting / receiving device and further as a material applied to a field emitter.
[0003]
The group III nitride film as described above is usually formed by MOCVD. Specifically, the substrate on which the group III nitride film is to be formed is placed on a susceptor provided in a predetermined reaction tube, and a heater embedded in a heating mechanism installed in or outside the susceptor To 1000 ° C. or higher. Then, a predetermined source gas is introduced into the reaction tube together with a carrier gas and supplied onto the substrate.
[0004]
Then, a thermochemical reaction occurs on the substrate, the source gases are decomposed into constituent elements, and the constituent elements react with each other, and a target group III nitride film is deposited on the substrate. Are manufactured. These group III nitride films are required to have a low dislocation density in order to obtain characteristics as designed when semiconductor elements are formed.
[0005]
However, since the melting point of the group III nitride material is relatively high, it is difficult to produce a bulk single crystal substrate from the group III nitride material. Therefore, the group III nitride film must be produced by heteroepitaxial growth on a bulk single crystal substrate of a different material system such as a sapphire single crystal substrate. In this case, due to the lattice constant difference between the bulk single crystal substrate and the group III nitride film, a relatively large amount of misfit dislocations are generated at these interfaces, and the group III due to the misfit dislocations. A large amount of dislocations was introduced into the nitride film, and the crystal quality was significantly deteriorated.
[0006]
From this point of view, a buffer layer formed at a low temperature is inserted between the substrate and the group III nitride film, or striped
[0007]
[Problems to be solved by the invention]
However, in the case of using the buffer layer described above, dislocations based on the low crystallinity of the buffer layer itself are generated in the group III nitride film, and the dislocation density in the group III nitride film is increased. It could not be reduced sufficiently. In addition, the conventional ELO technology has a high material selectivity, and particularly when a group III nitride film containing a large amount of Al is formed, polycrystalline group III nitride is deposited on the mask, and epitaxial growth occurs. It was difficult to do.
[0008]
An object of the present invention is to provide a group III nitride layer group having low dislocations and excellent crystal quality, and to provide a method for reducing the dislocation of the group III nitride layer group to be formed.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides:
Made of a single materialA substrate;
A group III nitride layer group formed on the substrate;
Formed directly on the substrate in the group III nitride layer group,Made of nitride excluding AlpGaqInrN (0 ≦ p, q, r ≦ 1, p + q + r = 1)An island-like or mesh-like intervening layer;
A buffer layer formed on the substrate via the intervening layer;
An underlayer containing 50 atomic% or more of Al with respect to the entire group III element formed on the buffer layer;It is related with the semiconductor laminated structure characterized by comprising.
[0010]
The present invention also provides:
Preparing a predetermined substrate;
Forming a group III nitride layer group on the substrate;
In the group III nitride layer group, forming an island-like or network-like intervening layer;
The present invention relates to a method for reducing dislocations in a group III nitride layer.
[0011]
As a result of intensive investigations to achieve the above object, the present inventors have intervened an intervening layer made of a predetermined material in the target group III nitride layer group, whereby the group III nitriding is performed. It has been found that the dislocation density in the portion of the physical layer group located above the intervening layer is significantly reduced compared to the portion located below the intervening layer.
[0012]
That is, by forming the intervening layer in the group III nitride layer group, dislocations propagated from below are prevented from propagating by the intervening layer immediately above the intervening layer, as in the case of ELO technology. In the group III nitride layer group, the dislocation density is remarkably reduced at least in the portion located above the intervening layer. In the opening, after propagating in the longitudinal direction in the opening of the intervening layer, some dislocations bend in the lateral direction along the upper surface of the intervening layer. Accordingly, the dislocation density is also reduced in the portion of the group III nitride layer group located above the opening of the intervening layer.
[0013]
Furthermore, by forming the intervening layer from a material having good material selectivity with the group III nitride, the group III nitride layer group exhibits good epitaxial growth on the intervening layer, and a polycrystalline portion is formed. Good crystal quality that does not contain is exhibited. As a result, according to the present invention, a semiconductor multilayer structure including a group III nitride layer group having a low dislocation density and excellent crystal quality can be obtained.
[0014]
As the intervening layer, it is preferable to use a metal, an alloy, an intermetallic compound, a nitride other than AlpGaqInrN (0 ≦ p, q, r ≦ 1, p + q + r = 1), or an oxide.
[0015]
Examples of the metal include Ti, Ni, W, Mo, Au, Pd, Pt, and Cu. Examples of the alloy include alloys containing Ti such as TiAl, TiGa and TiAu, alloys containing Ni such as NiAl, NiGa and NiAu, and alloys containing noble metals such as AuAl, AuGa, PtAl, PtGa and PtNi. Can do. In addition, as the intermetallic compound, TiAl3TiGa3, GaPt and TiNi3Can be illustrated. Examples of the nitride include TiNx, BN, NiNx, and SiN. Furthermore, examples of the oxide include AlOx, TiOx, NiOx, and MgOx.
[0016]
The “Group III nitride layer group” is a collective term for a single group III nitride layer or a multilayer film structure in which a plurality of group III nitride layers are stacked, and the semiconductor element to be manufactured. Adopt an appropriate configuration according to the type.
[0017]
The intervening layer is preferably made of a material having a band gap larger than the band gap of the group III nitride layer group. Thereby, it can be made transparent in the light receiving and emitting wavelength region of the semiconductor laminated structure, and a highly efficient semiconductor device can be manufactured. When the group III nitride layer group is composed of a plurality of group III nitride layers, from a material having a band gap larger than the minimum band gap of at least one of the group III nitride layer group, The intervening layer is configured.
[0018]
Since the island-like or mesh-like intervening layer is spontaneously formed by combining a predetermined film forming method and heat treatment inside and outside the CVD apparatus, a photolithography process for forming another pattern can be omitted. . Therefore, the target low dislocation group III nitride layer group can be easily formed.
[0019]
The reason why the intervening layer spontaneously becomes island-like or mesh-like is not clear, but there are several reasons. The first reason is presumed that in the case of dissimilar material bonding, since the binding energy is small, three-dimensional growth is promoted, and an energetically stable island or network structure is exhibited. The second reason is that, for example, nitriding and / or oxidizing the surface of the substrate is promoted by the heat treatment after the thin film is formed, resulting in the formation of voids due to volume change, and the three-dimensional growth is promoted around these voids. Therefore, it is presumed that an island-like or mesh-like structure is exhibited.
[0020]
Further, the group III nitride layer group is preferably formed through an underlayer formed on the main surface of the substrate, preferably containing Al. Moreover, it is preferable to form a surface nitrided layer on the main surface of the substrate. Thereby, the effect of reducing the dislocation density of the group III nitride layer group is promoted, and even when the group III nitride layer group contains Al, the generation of cracks can be suppressed and the crystal quality can be improved.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments of the invention.
[0022]
1 to 4 are configuration diagrams showing specific examples of the semiconductor laminated structure of the present invention. Note that similar constituent elements are denoted by the same reference numerals. 1 to 4 have a
[0023]
The semiconductor laminated
[0024]
In any of the semiconductor laminated structures shown in FIGS. 1 to 4, since the above-described
[0025]
Specifically, the dislocation density of the upper part of the intervening
[0026]
As described above, in the present invention, in order to suppress the formation of polycrystalline nitride and perform epitaxial growth of the group III
[0027]
As described above, examples of the metal include Ti, Ni, W, Mo, Au, Pd, Pt, and Cu. Examples of the alloy include alloys containing Ti such as TiAl, TiGa and TiAu, alloys containing Ni such as NiAl, NiGa and NiAu, and alloys containing noble metals such as AuAl, AuGa, PtAl, PtGa and PtNi. Can do. In addition, as the intermetallic compound, TiAl3TiGa3, GaPt and TiNi3Can be illustrated. Examples of the nitride include TiNx, BN, NiNx, and SiN. Furthermore, examples of the oxide include AlOx, TiOx, NiOx, and MgOx.
[0028]
The intervening
[0029]
In the semiconductor multilayer structure shown in FIGS. 1 to 4, the group III
[0030]
The thickness of the intervening
[0031]
In addition, in the semiconductor laminated
[0032]
Whether the intervening
[0033]
The group
[0034]
The group III
[0035]
The
[0036]
The
[0037]
5 to 7 are configuration diagrams showing other specific examples of the semiconductor laminated structure of the present invention. Components similar to those of the semiconductor multilayer structure shown in FIGS. 1 to 4 are denoted by the same reference numerals.
[0038]
5 to 7 includes an
[0039]
In addition, a
[0040]
The surface nitrided
[0041]
The semiconductor laminated
[0042]
In any of the semiconductor stacked structures shown in FIGS. 5 to 7, since the above-described
[0043]
Specifically, the dislocation density of the upper part of the intervening
[0044]
The intervening
[0045]
The intervening
[0046]
The thickness of the intervening
[0047]
5 to 7, the intervening
[0048]
The group
[0049]
Also in this case, the group III nitride layer group can also contain additional elements such as B, Si, Ge, Zn, Be, and Mg. Furthermore, it is possible to include not only elements added intentionally but also trace elements that are inevitably taken in depending on the film forming conditions and the like, as well as trace impurities contained in the raw materials and reaction tube materials. Further, the
[0050]
As described above, from the viewpoint of improving the crystal quality of the group III
[0051]
Moreover, the
[0052]
【Example】
Hereinafter, the present invention will be described specifically by way of examples.
Example 1
A sapphire substrate with a diameter of 2 inches and a thickness of 430 μm is H2SOFour+ H2O2And then pre-treated with a MOCVD apparatus. H as carrier gas2The substrate was heated to 1200 ° C. while flowing at a flow rate of 1 m / sec, and then triethylboron (TEB) and NHThreeWas flown at an average flow rate of 5 m / sec to form a BN layer as an intervening layer with a thickness of 10 nm. As a result of SEM observation, it was confirmed that the BN layer had an island structure.
[0053]
Next, the substrate temperature was set to 600 ° C., and a GaN layer as a buffer layer was grown to a thickness of 30 nm so as to cover the BN layer. Next, the substrate temperature is set to 1050 ° C., and trimethylgallium (TMG) and NH are formed on the GaN layer.3Was flown at an average flow rate of 1 m / sec to form a GaN layer having a thickness of 1 μm as an underlayer.
[0054]
Next, an n-GaN conductive layer having a thickness of 2 μm and an n-Al layer having a thickness of 0.01 μm are sequentially formed on the GaN foundation layer.0.1Ga0.9N cladding layer, 0.005 μm thick In0.1Ga0.9N light emitting layer, 0.2 μm thick p-Al0.1Ga0.9An N clad layer and a 0.2-μm thick p-GaN conductive layer were formed to produce a semiconductor multilayer structure as shown in FIG.
[0055]
When the dislocation density of the GaN underlayer located above the BN intervening layer was measured by TEM observation, it was 1 × 10 at the portion located immediately above the BN intervening layer.8/ Cm2It was found that a dislocation density of
[0056]
(Example 2)
The same pretreatment as in Example 1 was performed on a sapphire substrate having a diameter of 2 inches and a thickness of 430 μm, and then placed in an MOCVD apparatus. The substrate is then heated to 1200 ° C. and NH3Was flown at a flow rate of 5 m / sec to form a surface nitrided layer having a thickness of 1 nm on the main surface of the substrate. Next, after forming a GaN underlayer having a thickness of 1 μm under the same conditions as in Example 1, an intervening layer having an island-like structure made of TiNx was formed on the GaN underlayer. Next, an n-GaN conductive layer to a p-GaN conductive layer were formed under the same conditions as in Example 1, and a semiconductor multilayer structure as shown in FIG. 6 was produced. When the dislocation density of the n-GaN conductive layer located above the TiNx intervening layer was measured by TEM observation, it was 5 × 10 at the portion located immediately above the TiNx intervening layer.7/ Cm2It was found that a dislocation density of
[0057]
(Example 3)
A diamond intervening layer having an island-like structure was formed in the GaN underlayer to produce a semiconductor multilayer structure as shown in FIG. The production conditions of each layer were set in the same manner as in Example 1, and the composition components and thicknesses of the respective layers were set in the same manner as in Example 1. When the dislocation density of the n-GaN conductive layer located above the diamond intervening layer was measured by TEM observation, it was found to be 5 × 10 5 at the portion located immediately above the diamond intervening layer.7/ Cm2It was found that a dislocation density of
[0058]
Example 4
The same pretreatment as in Example 1 was performed on a sapphire substrate having a diameter of 2 inches and a thickness of 430 μm, and then placed in an MOCVD apparatus. The substrate is then heated to 1200 ° C. and NH3Was flown at a flow rate of 5 m / sec to form a surface nitrided layer having a thickness of 1 nm on the main surface of the substrate. Next, an AlOx intervening layer having an island-like structure is formed on the sapphire substrate, and a GaN underlayer to a p-GaN conductive layer are formed under the same conditions as in Example 1, and a semiconductor multilayer structure as shown in FIG. Was made.
[0059]
Al2OThreeThe dislocation density of the n-GaN conductive layer located above the intervening layer was measured by TEM observation.2OThree1 × 10 at the part located directly above the intervening layer8/ Cm2It was found that a dislocation density of
[0060]
(Example 5)
Instead of forming the island-shaped TiN intervening layer on the sapphire substrate, the TiN intervening layer was formed in the GaN underlayer to produce a semiconductor laminated structure as shown in FIG. The production conditions for each layer were set in the same manner as in Example 2, and the composition components and thicknesses of the respective layers were set in the same manner as in Example 2. When the dislocation density of the n-GaN conductive layer located above the TiN intervening layer was measured by TEM observation, it was 5 × 107/ Cm2It was found that a dislocation density of
[0061]
(Comparative Example 1)
A semiconductor multilayer structure was fabricated according to the conditions of Example 1 without forming a BN intervening layer. When the dislocation density of the GaN underlayer was measured by TEM observation, 1 × 109/ Cm2It turned out to be.
[0062]
(Comparative Example 2)
A semiconductor multilayer structure was fabricated according to the conditions of Example 2 without forming a TiN intervening layer. When the dislocation density of the GaN underlayer was measured by TEM observation,
1 × 109/ Cm2It turned out to be.
[0063]
As described above, as is apparent from the examples and comparative examples, by providing an interstitial layer of island-like structure in the group III nitride layer group composed of the p-GaN conductive layer from the GaN foundation layer, it is positioned above it. It can be seen that the dislocation density of the layer is significantly improved. Therefore, according to the present invention, it can be seen that a semiconductor multilayer structure having a low dislocation density and excellent crystal quality can be provided.
[0064]
The present invention has been described in detail based on the embodiments of the invention with specific examples. However, the present invention is not limited to the embodiments of the invention, and does not depart from the scope of the invention. All changes and modifications are possible.
[0065]
For example, in the specific examples shown in FIGS. 1 to 7, the
[0066]
In the specific examples shown in FIGS. 1 to 7, the intervening layer is provided on the
[0067]
Furthermore, a multilayer laminated film such as a strained superlattice can be provided in place of the
[0068]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a group III nitride layer group having low dislocations and excellent crystal quality, and to provide a method for reducing the dislocation of the group III nitride layer group to be formed. .
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing an example of a semiconductor multilayer structure of the present invention.
FIG. 2 is a configuration diagram showing another example of a semiconductor multilayer structure according to the present invention.
FIG. 3 is a configuration diagram showing another example of a semiconductor multilayer structure according to the present invention.
FIG. 4 is a configuration diagram showing an example of a semiconductor multilayer structure according to the present invention.
FIG. 5 is a configuration diagram showing another example of a semiconductor multilayer structure according to the present invention.
FIG. 6 is a configuration diagram showing another example of a semiconductor multilayer structure according to the present invention.
FIG. 7 is a configuration diagram showing an example of a semiconductor multilayer structure according to the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記基材上に形成されたIII族窒化物層群と、
前記III族窒化物層群中において基材上に直接形成された、AlpGaqInrN(0≦p,q,r≦1,p+q+r=1)を除く窒化物からなる島状又は網目状の介在層と、
前記介在層を介して基材上に形成されたバッファ層と、
前記バッファ層上に形成されたIII族元素の全体に対してAlを50原子%以上含む下地層と、を具えることを特徴とする、半導体積層構造。 A substrate made of a single material ;
A group III nitride layer group formed on the substrate;
An island-like or network-like intervening layer made of a nitride excluding AlpGaqInrN (0 ≦ p, q, r ≦ 1, p + q + r = 1), which is directly formed on the substrate in the group III nitride layer group;
A buffer layer formed on the substrate via the intervening layer;
A semiconductor multilayer structure comprising: an underlayer containing 50 atomic% or more of Al with respect to the entire group III element formed on the buffer layer .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003008280A JP4748924B2 (en) | 2002-12-05 | 2003-01-16 | Semiconductor laminated structure |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354145 | 2002-12-05 | ||
JP2002354145 | 2002-12-05 | ||
JP2003008280A JP4748924B2 (en) | 2002-12-05 | 2003-01-16 | Semiconductor laminated structure |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008076454A Division JP4767987B2 (en) | 2002-12-05 | 2008-03-24 | Semiconductor stack structure and dislocation reduction method of group III nitride layer group |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235170A JP2004235170A (en) | 2004-08-19 |
JP4748924B2 true JP4748924B2 (en) | 2011-08-17 |
Family
ID=32964425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003008280A Expired - Lifetime JP4748924B2 (en) | 2002-12-05 | 2003-01-16 | Semiconductor laminated structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4748924B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4767987B2 (en) * | 2002-12-05 | 2011-09-07 | 日本碍子株式会社 | Semiconductor stack structure and dislocation reduction method of group III nitride layer group |
US7012279B2 (en) * | 2003-10-21 | 2006-03-14 | Lumileds Lighting U.S., Llc | Photonic crystal light emitting device |
JP2007027417A (en) * | 2005-07-15 | 2007-02-01 | Sanken Electric Co Ltd | Nitride semiconductor device and manufacturing method thereof |
JP2007335484A (en) * | 2006-06-13 | 2007-12-27 | Mitsubishi Cable Ind Ltd | Nitride semiconductor wafer |
US7663148B2 (en) * | 2006-12-22 | 2010-02-16 | Philips Lumileds Lighting Company, Llc | III-nitride light emitting device with reduced strain light emitting layer |
JP2010232464A (en) * | 2009-03-27 | 2010-10-14 | Showa Denko Kk | Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode |
JP6054884B2 (en) * | 2011-01-25 | 2016-12-27 | エルジー イノテック カンパニー リミテッド | Semiconductor device and semiconductor crystal growth method |
CN102760804B (en) | 2011-04-29 | 2015-01-21 | 清华大学 | Light-emitting diode |
CN102760802B (en) | 2011-04-29 | 2015-03-11 | 清华大学 | Led |
CN102760797B (en) * | 2011-04-29 | 2015-04-01 | 清华大学 | Led |
JP6314558B2 (en) * | 2014-03-12 | 2018-04-25 | 沖電気工業株式会社 | Nitride semiconductor, nitride semiconductor texture structure forming method, and nitride semiconductor texture structure |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3930161B2 (en) * | 1997-08-29 | 2007-06-13 | 株式会社東芝 | Nitride-based semiconductor device, light-emitting device, and manufacturing method thereof |
JP3876518B2 (en) * | 1998-03-05 | 2007-01-31 | 日亜化学工業株式会社 | Nitride semiconductor substrate manufacturing method and nitride semiconductor substrate |
JP4963763B2 (en) * | 2000-12-21 | 2012-06-27 | 日本碍子株式会社 | Semiconductor element |
-
2003
- 2003-01-16 JP JP2003008280A patent/JP4748924B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004235170A (en) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101147705B1 (en) | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR THE FABRICATION THEREOF | |
JP5068475B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device, and lamp | |
JP5491065B2 (en) | Method for producing wafer product and method for producing gallium nitride based semiconductor optical device | |
JP5446059B2 (en) | GaN-based semiconductor light emitting device manufacturing method | |
JP4652888B2 (en) | Method for manufacturing gallium nitride based semiconductor multilayer structure | |
JP2002222771A (en) | Method for manufacturing group iii nitride film, ground film for manufacturing group iii nitride film and method for manufacturing the same | |
TW200949905A (en) | Group III nitride semiconductor epitaxial substrate and process for producing the same | |
TW200814369A (en) | III nitride compound semiconductor laminated structure | |
TW200928016A (en) | Group iii nitride semiconductor epitaxial substrate | |
WO2006075511A1 (en) | GaN-BASED SEMICONDUCTOR LIGHT-EMITTING ELEMENT AND METHOD FOR FABRICATING SAME | |
JP3960815B2 (en) | Semiconductor light emitting device | |
JP4748924B2 (en) | Semiconductor laminated structure | |
JPH11251632A (en) | Manufacture of gallium nitride semiconductor element | |
JP2007299935A (en) | Nitride-based semiconductor light emitting element, process for fabricating the same and lamp | |
JP2008294188A (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP6867180B2 (en) | Manufacturing method of semiconductor light emitting device | |
JP4807081B2 (en) | Method for forming underlayer made of GaN-based compound semiconductor, and method for manufacturing GaN-based semiconductor light-emitting device | |
US20070164296A1 (en) | Gallium nitride-based compound semiconductor multilayer structure and production method thereof | |
JP2003002796A (en) | Group iii nitride semiconductor substrate for elo | |
JP2011077344A (en) | Nitride optical semiconductor device | |
JPH10209500A (en) | Device electrode and manufacturing method thereof | |
JP2005340762A (en) | Group iii nitride semiconductor light-emitting element | |
JP4970808B2 (en) | GaN-based semiconductor light-emitting device and manufacturing method thereof | |
JP2002176196A (en) | Photonic device and its fabricating method | |
JP4767987B2 (en) | Semiconductor stack structure and dislocation reduction method of group III nitride layer group |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080324 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090916 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110404 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110517 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4748924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110531 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20111026 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |