JP4747139B2 - Manufacturing method of liquid crystal display device - Google Patents
Manufacturing method of liquid crystal display device Download PDFInfo
- Publication number
- JP4747139B2 JP4747139B2 JP2007208117A JP2007208117A JP4747139B2 JP 4747139 B2 JP4747139 B2 JP 4747139B2 JP 2007208117 A JP2007208117 A JP 2007208117A JP 2007208117 A JP2007208117 A JP 2007208117A JP 4747139 B2 JP4747139 B2 JP 4747139B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 61
- 239000000758 substrate Substances 0.000 claims description 110
- 238000005530 etching Methods 0.000 claims description 94
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- 238000000034 method Methods 0.000 claims description 55
- 239000003870 refractory metal Substances 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000001312 dry etching Methods 0.000 claims description 31
- 238000009832 plasma treatment Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 description 187
- 239000000956 alloy Substances 0.000 description 69
- 229910045601 alloy Inorganic materials 0.000 description 68
- 239000007789 gas Substances 0.000 description 55
- 229910021417 amorphous silicon Inorganic materials 0.000 description 38
- 238000005260 corrosion Methods 0.000 description 33
- 230000007797 corrosion Effects 0.000 description 33
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 29
- 229910052731 fluorine Inorganic materials 0.000 description 26
- 230000001681 protective effect Effects 0.000 description 25
- 239000000460 chlorine Substances 0.000 description 23
- 238000005406 washing Methods 0.000 description 21
- 229910052801 chlorine Inorganic materials 0.000 description 20
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 19
- 239000011737 fluorine Substances 0.000 description 19
- 238000002161 passivation Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 238000003860 storage Methods 0.000 description 14
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 13
- 238000001039 wet etching Methods 0.000 description 11
- 229910000838 Al alloy Inorganic materials 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 5
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000033444 hydroxylation Effects 0.000 description 1
- 238000005805 hydroxylation reaction Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、液晶表示装置の製造方法に関するものであり、更に詳細には、アルミニウム
(Al)やアルミニウム合金(Al合金)を用いた配線、電極の製造工程において、Al
やAl合金の耐腐食性を向上させる技術に関するものである。
The present invention relates to a method of manufacturing a liquid crystal display device, and more specifically, in a process of manufacturing wiring and electrodes using aluminum (Al) or an aluminum alloy (Al alloy).
And the technology for improving the corrosion resistance of Al alloys.
薄膜トランジスタ(TFT)をスイッチング素子に用いた液晶表示装置では、走査線や
信号線に配線遅延が生じると、書き込みやクロストーク等の問題が生じる。特に大型高精
細の液晶表示装置では、この問題を回避するため、走査線や信号線に低抵抗配線が用いら
れる。低抵抗配線としては、AlまたはAl合金が広く用いられるが、半導体層や透明導
電膜とのオーミックコンタクトを確保するため、通常高融点金属を積層し、例えば、高融
点金属(上層)/Al(下層)の2層配線や高融点金属/Al/高融点金属の3層配線が
用いられる。
In a liquid crystal display device using a thin film transistor (TFT) as a switching element, problems such as writing and crosstalk occur when a wiring delay occurs in a scanning line or a signal line. In particular, in a large-sized high-definition liquid crystal display device, low-resistance wiring is used for scanning lines and signal lines in order to avoid this problem. As the low resistance wiring, Al or an Al alloy is widely used. However, in order to ensure ohmic contact with a semiconductor layer or a transparent conductive film, a refractory metal is usually laminated, for example, a refractory metal (upper layer) / Al ( (Lower layer) two-layer wiring and refractory metal / Al / refractory metal three-layer wiring are used.
また製造コストを下げるためにプロセス短縮する場合、これらの積層配線を1回のフォ
トプロセスで形成することが求められる。この場合、Al(合金)膜の側面が直接表面に
出ている構造になる。
Further, when the process is shortened in order to reduce the manufacturing cost, it is required to form these laminated wirings by one photo process. In this case, the side surface of the Al (alloy) film is directly exposed on the surface.
信号線に高融点金属/Al(合金)/高融点金属の3層積層配線を用いた逆スタガ型T
FTにおいて、チャネルエッチングや半導体層のエッチングは、通常SF6やCHF3等の
フッ素系ガスやCl2やHCl等の塩素系ガス、あるいは、これらの混合ガスを用いたド
ライエッチングで行われる。ところが、Al(合金)膜の側面が直接表面に出ているため
、このドライエッチングガスの影響を受け、Alが腐食するという問題がある。この現象
は、フッ素系ガスや塩素系ガスとAl(合金)膜が反応してフッ化Alや塩化Alができ
たり、また、フッ素系ガスや塩素系ガスが残留した基板を大気中に取り出すと、大気中の
水分との反応によりフッ酸や塩酸ができ、これらによりAl(合金)膜が侵食されると考
えられる。
従って、このようなAl腐食を防止する液晶表示装置の製造方法が求められていた。
Inverted stagger type T using three-layer laminated wiring of refractory metal / Al (alloy) / refractory metal for the signal line
In FT, channel etching and semiconductor layer etching are usually performed by dry etching using a fluorine-based gas such as SF 6 or CHF 3, a chlorine-based gas such as Cl 2 or HCl, or a mixed gas thereof. However, since the side surface of the Al (alloy) film is directly exposed, there is a problem that Al is corroded by the influence of the dry etching gas. This phenomenon is caused by the reaction of the fluorine-based gas or chlorine-based gas with the Al (alloy) film to form Al fluoride or Al chloride, or when the substrate on which the fluorine-based gas or chlorine-based gas remains is taken out into the atmosphere. It is considered that hydrofluoric acid and hydrochloric acid are generated by the reaction with moisture in the atmosphere, and the Al (alloy) film is eroded by these.
Therefore, a method for manufacturing a liquid crystal display device that prevents such Al corrosion has been demanded.
従来、異種金属材料の組み合せによる局部電池腐食を防止する方法として、例えば、特
許文献1には、ソース、ドレイン電極、信号線が高融点金属、Al、高融点金属で形成さ
れた液晶表示装置の製造方法において、Alと高融点金属の界面及び側面に酸化膜を形成
することにより、レジスト剥離工程等で発生するAlと高融点金属間の局部電池腐食を防
止する技術が開示されている。この場合、Al側面の酸化膜はプラズマ酸化や陽極酸化、
各種CVD、PVDにより形成することが述べられている。
It is described that it is formed by various CVD and PVD.
前述した特許文献1では、Alの側面にプラズマ酸化や陽極酸化、各種CVD、PVD
により酸化膜を形成することが述べられているが、何れも製造工程が増加する。さらに、
プラズマ酸化では、短時間で十分な膜厚の酸化膜が得ることが困難である。実施例で述べ
られている数nm程度の薄い酸化膜では、後工程のドライエッチング時にエッチングガス
の侵入を防止できず、Alの腐食を防止することができない。また、陽極酸化では、十分
な膜厚の酸化膜は得られるが、ソース、ドレイン電極や信号線の側面を陽極酸化するため
には、陽極酸化可能な高融点金属を選択する必要がある。実施例で述べられているMoは
陽極酸化ができない(例えば、特許文献2参照)。また、CVDやPVDでは、成膜工程
以外に少なくともエッチバックする工程が必要になると考えられ、製造工程が複雑になる
。
In the above-mentioned
However, in any case, the number of manufacturing steps increases. further,
In plasma oxidation, it is difficult to obtain an oxide film having a sufficient thickness in a short time. The thin oxide film of about several nanometers described in the embodiment cannot prevent the etching gas from entering during the dry etching in the subsequent process, and cannot prevent the corrosion of Al. Anodization can provide an oxide film having a sufficient thickness. However, in order to anodize the side surfaces of the source and drain electrodes and the signal line, it is necessary to select a refractory metal that can be anodized. Mo described in the examples cannot be anodized (for example, see Patent Document 2). In addition, in CVD and PVD, it is considered that at least an etching back process is required in addition to the film forming process, and the manufacturing process becomes complicated.
本発明の目的は、半導体層及び高融点金属膜とAlまたはAl合金からなる低抵抗金属
膜との積層金属膜をパターン形成するに当たり、工程を複雑化することなく、Alまたは
Al合金の耐腐食性を改善した液晶表示装置の製造方法を提供することにある。
An object of the present invention is to provide a corrosion resistance of Al or Al alloy without complicating the process in patterning a laminated metal film of a semiconductor layer and a refractory metal film and a low resistance metal film made of Al or Al alloy. An object of the present invention is to provide a method of manufacturing a liquid crystal display device with improved properties.
本発明の液晶表示装置の製造方法は、基板上に半導体層及び高融点金属膜と低抵抗金属膜との積層金属膜をパターン形成する液晶表示装置の製造方法であって、前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、前記フォトレジストまたは前記積層金属膜をマスクとして前記半導体層の一部または全部をドライエッチングする工程とを具備し、前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行なう工程と、前記真空引きを行なう工程の後に前記基板をプラズマ処理する工程とをさらに有し、前記真空引きを行なう工程と前記プラズマ処理する工程とにより前記基板上に残留するエッチングガスを除去することを特徴とする。
The method for producing a liquid crystal display device according to the present invention is a method for producing a liquid crystal display device in which a semiconductor layer and a laminated metal film of a refractory metal film and a low resistance metal film are patterned on a substrate. Forming a photoresist pattern on the substrate, etching the stacked metal film using the photoresist as a mask to form the stacked metal film pattern, and forming the stacked metal film pattern using the photoresist or the stacked metal film as a mask. A step of performing a dry etching on a part or all of the substrate, and a step of evacuating a chamber containing the substrate after the dry etching, and a step of performing a plasma treatment on the substrate after the evacuation step. An etching gas remaining on the substrate by the vacuuming step and the plasma processing step. And removing the.
本発明の液晶表示装置の製造方法の好ましい態様では、前記真空引きは、前記基板を前記チャンバーの電極から離間させた状態にて行う。また、前記真空引きは、120秒以上行うことが更に好ましい。 In a preferred aspect of the method for manufacturing a liquid crystal display device of the present invention, the evacuation is performed in a state where the substrate is separated from the electrode of the chamber. The evacuation is more preferably performed for 120 seconds or more.
本発明の液晶表示装置の製造方法では、前記プラズマ処理は、O2、N2、H2、Heのいずれかのガスで行うことも好ましい態様である。 In the method for manufacturing a liquid crystal display device of the present invention, it is also a preferable aspect that the plasma treatment is performed with any gas of O 2 , N 2 , H 2 , and He.
本発明の液晶表示装置の製造方法によると、半導体層のエッチングやチャネルエッチン
グ時に基板に付着した塩素系ガスやフッ素系ガスを効率よく除去でき、Al(合金)膜の
腐食を抑制することができる。
According to the method for manufacturing a liquid crystal display device of the present invention, chlorine-based gas and fluorine-based gas adhering to a substrate during etching of a semiconductor layer or channel etching can be efficiently removed, and corrosion of an Al (alloy) film can be suppressed. .
以下、本発明の液晶表示装置の製造方法について図面を参照して詳細に説明する。
図1は本発明の液晶表示装置に使用する薄膜トランジスタアレイ基板(TFT基板)の
構成を示す概念図である。
Hereinafter, the manufacturing method of the liquid crystal display device of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a conceptual diagram showing the configuration of a thin film transistor array substrate (TFT substrate) used in the liquid crystal display device of the present invention.
図1に示すように、TFT基板10には、透明絶縁性基板上に複数の走査線11と複数
の信号線12とがほぼ直交して配設され、その交点近傍にこれらに接続されるスイッチン
グ素子の薄膜トランジスタ(TFT)13が設けられ、これらがマトリクス状に配置され
ている。また、走査線11の端部にはアドレス信号を入力する走査線端子14が、信号線
12の端部にはデータ信号を入力する信号線端子15がそれぞれ設けられている。
As shown in FIG. 1, on the
次に、本発明の液晶表示装置の第1の実施形態の構成について説明する。 Next, the configuration of the first embodiment of the liquid crystal display device of the present invention will be described.
図2は、本発明の液晶表示装置の製造方法の第1の実施形態に使用するTFT基板の1
画素部の平面図であり、図3〜5は本発明の液晶表示装置の製造方法において用いられる
TFT基板の製造工程順の製造工程断面図を図示したものである。ここで、製造工程断面
図は、TFT部及び画素部(図2のA−A線)、信号線端子部(図1のB−B線)及び走
査線端子部(図1のC−C線)に沿って切断したときのものである。なお、第1の実施形
態は5枚のマスクを用いて製造される逆スタガチャネルエッチ型TFT基板を有する液晶
表示装置の例である。
FIG. 2 shows a
FIG. 3 is a plan view of a pixel portion, and FIGS. 3 to 5 are sectional views of manufacturing steps in order of manufacturing steps of a TFT substrate used in the method of manufacturing a liquid crystal display device of the present invention. Here, the sectional view of the manufacturing process includes a TFT portion, a pixel portion (A-A line in FIG. 2), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). ) When cut along line. The first embodiment is an example of a liquid crystal display device having an inverted stagger channel etch type TFT substrate manufactured using five masks.
図2及び図4(b)に示したTFT基板は、透明絶縁性基板20上にゲート電極21と
、ゲート電極21に接続する走査線11と、前段の走査線を共有する蓄積容量電極31と
、遮光層32と、走査線端子14の端子部金属膜33とが形成されており、ゲート電極2
1上にはゲート絶縁膜22が設けられ、ゲート絶縁膜22上にゲート電極21と対向して
半導体層23が設けられ、半導体層23上にソース電極24及びドレイン電極25が分離
されて形成されている。また、ソース電極24と、ドレイン電極25と、ゲート絶縁膜2
2上に設けられたドレイン電極25に接続する信号線12と、信号線端子15の端子部金
属膜34との上にはパッシベーション膜26が設けられており、パッシベーション膜26
の一部に画素部コンタクトホール35と端子部コンタクトホール36が設けられている。
このコンタクトホール35、36を介して、ソース電極24に接続する画素電極27と端
子部金属膜33、34に接続する接続電極37が設けられている。ここで、蓄積容量電極
31と画素電極27との間で保持容量が形成されている。
The TFT substrate shown in FIGS. 2 and 4B includes a
1 is provided with a
A
A pixel
A
また、図4(b)に示すように、本発明の液晶表示装置に用いられるTFT基板におい
ては、ソース電極24及びドレイン電極25、信号線12、信号線端子の端子部金属膜3
4は、Al(合金)層を上下から高融点金属層が挟む積層構造となっており、Al(合金
)層の側面には保護膜38が形成されている。
4B, in the TFT substrate used in the liquid crystal display device of the present invention, the
4 has a laminated structure in which an Al (alloy) layer is sandwiched between refractory metal layers from above and below, and a
次に、本発明の液晶表示装置の第1の実施形態の製造方法について説明する。本発明の
第1の実施形態の液晶表示装置に用いられるTFT基板の製造方法は、(a)透明絶縁性
基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、半導体層を形成す
る工程、(c)ソース、ドレイン電極及び信号線を形成する工程、(d)パッシベーショ
ン膜、コンタクトホールを形成する工程、(e)画素電極を形成する工程を含む。ここで
(c)の工程において、ソース、ドレイン電極及び信号線をAl(合金)層を上下から高
融点金属層が挟む3層積層構造に形成し、Al(合金)層の側面に保護膜を形成すること
、チャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴としてい
る。
Next, a manufacturing method of the first embodiment of the liquid crystal display device of the present invention will be described. The manufacturing method of the TFT substrate used in the liquid crystal display device according to the first embodiment of the present invention includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film and a semiconductor layer. (C) a step of forming a source / drain electrode and a signal line, (d) a step of forming a passivation film and a contact hole, and (e) a step of forming a pixel electrode. In the step (c), the source, drain electrodes and signal lines are formed in a three-layer structure in which an Al (alloy) layer is sandwiched from above and below by a refractory metal layer, and a protective film is formed on the side surface of the Al (alloy) layer. It is characterized in that it is formed and evacuated in the same vacuum after dry etching at the time of channel formation.
図3〜図5に示すように、まず、厚さ0.7mmの無アルカリガラスからなる透明絶縁
性基板20上に、スパッタにより厚さ約200nmのAlまたはAl合金層と厚さ約10
0nmの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極
21、走査線(図示せず)、蓄積容量電極(図示せず)、遮光層(図示せず)、走査線端
子の端子部金属膜33を形成する(図3(a))。ここで、Al合金としてはアルミニウ
ム−シリコン(Al−Si)、アルミニウム−銅(Al−Cu)、アルミニウム−ネオジ
ム(Al−Nd)合金等が、高融点金属としてはクロム(Cr)、タンタル(Ta)、ニ
オブ(Nb)、チタン(Ti)、ハフニウム(Hf)、ジルコニウム(Zr)、モリブデ
ン(Mo)、タングステン(W)の何れか及びこれらの何れかの合金、あるいはこれらの
窒化物等が選択される。エッチングは、これらのAl(合金)と高融点金属の種類に応じ
て、ウェットエッチングまたはドライエッチングにより行うか、若しくはウェットエッチ
ングとドライエッチングを併用して行ってもよい。
As shown in FIGS. 3 to 5, first, an Al or Al alloy layer having a thickness of about 200 nm and a thickness of about 10 are formed on a transparent insulating
A refractory metal layer having a thickness of 0 nm is formed, and the
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜
22と厚さ約200nmのアモルファスシリコン(a−Si型)層28と厚さ約30nm
のリンをドープしたN型アモルファスシリコン(n+型a−Si)層29とを順次成膜し
、フォトリソグラフィーとエッチングにより、半導体層23を形成する(図3(b))。
Next, a
An N-type amorphous silicon (n + -type a-Si)
次に、スパッタにより厚さ約50nmの高融点金属層と厚さ200nmのAlまたはA
l合金層と厚さ約100nmの高融点金属層を順次成膜し、フォトリソグラフィーとエッ
チングにより、ソース電極24、ドレイン電極25、信号線12、信号線端子の端子部金
属膜34を形成する。このエッチングは、ドライエッチングを用いてもよいが、Al(合
金)膜のコロージョン防止処理が必要になるため、ウェットエッチングで行うことが望ま
しい。従って、Al合金材料や高融点金属材料は透明絶縁性基板やゲート絶縁膜に対して
選択性があり、残渣を生じないエッチング液でエッチングできる材料を選択する。例えば
、Cr(合金)の場合は、第2硝酸セリウムアンモニウムと硝酸、Mo(合金)の場合は
、燐酸と硝酸と酢酸、W(合金)の場合は、過酸化水素水でエッチングできる。特に、M
o(合金)は、Al(合金)と同じエッチング液でエッチングできるので好都合である。
Next, a high melting point metal layer having a thickness of about 50 nm and Al or A having a thickness of 200 nm are formed by sputtering.
An l alloy layer and a refractory metal layer having a thickness of about 100 nm are sequentially formed, and a
o (alloy) is advantageous because it can be etched with the same etchant as Al (alloy).
ここで本実施形態の大きな特徴の一つ目として、ウェットエッチングにより信号線金属
膜をマスクであるフォトレジストの端部から0.5〜1μm程度サイドエッチさせる。さ
らに、大きな特徴の二つ目として、エッチング後の水洗を40℃〜50℃の温水で行い、
Al(合金)膜の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成
する。保護膜38の横方向の厚さは、温水の温度によって異なるが、200〜300nm
程度である。
Here, as a first major feature of the present embodiment, the signal line metal film is side-etched by about 0.5 to 1 μm from the end portion of the photoresist as a mask by wet etching. Furthermore, as the second major feature, washing with water after etching is performed with hot water of 40 ° C. to 50 ° C.,
A
Degree.
次に、ソース電極24とドレイン電極25との間のn+型a−Si層29をエッチング
して除去した後、フォトレジストを剥離除去する(図3(c))。このエッチングは、例
えば、6フッ化硫黄(SF6)と塩素(HCl)とヘリウム(He)との混合ガスによる
エッチングや3フッ化メタン(CHF3)と酸素(O2)とヘリウム(He)の混合ガスと
SF6とHClとHeの混合ガス、あるいは、CHF3とO2とHeの混合ガスとSF6とC
HF3とHeの混合ガスによる2ステップエッチング等、フッ素系ガス又はフッ素系ガス
と塩素系ガスにより行われるが、フッ素系ガスだけで行う方がより望ましい。エッチング
はプラズマエッチング(PEモード)でもリアクティブイオンエッチング(RIEモード
)でもどちらで行ってもよい。これらのいずれかのガスを用いたエッチングに際して、A
l(合金)膜の側壁に保護膜38が形成されているため、Al(合金)膜が直接エッチン
グガスのプラズマに曝されることがない。また、信号線金属膜がフォトレジストの端部か
ら後退して影になっているので、Al(合金)膜の側壁がエッチングガスのプラズマに曝
される機会を格段に減らすことができる。
Next, the n + -
Two-step etching using a mixed gas of HF 3 and He or the like is performed using a fluorine-based gas or a fluorine-based gas and a chlorine-based gas. Etching may be performed by either plasma etching (PE mode) or reactive ion etching (RIE mode). In etching using any of these gases, A
Since the
引き続き、上記ドライエッチング後、同一チャンバー内で真空引きを行う。真空引きは
、チャンバー容積及びポンプ能力により変動するが、チャンバー容積:120リットル、
ポンプ能力:25Pa前後で100Pa・l(リットル)/秒の場合、120秒以上行う。
望ましくは、同条件下の場合、240秒以上が望ましい。また、基板裏面に付着したエッ
チングガスをも除去できるようにするため、基板を電極から離して真空引きを行う。
Subsequently, after the dry etching, evacuation is performed in the same chamber. The evacuation varies depending on the chamber volume and the pump capacity, but the chamber volume: 120 liters,
Pumping capacity: When the pressure is around 25 Pa and 100 Pa · l (liter) / second, it is performed for 120 seconds or more.
Desirably, 240 seconds or more are desirable under the same conditions. Further, in order to remove the etching gas adhering to the back surface of the substrate, the substrate is separated from the electrode and evacuation is performed.
さらに、上記真空引きプロセスの後、同一真空中で酸素(O2)、窒素(N2)、水素(
H2)、ヘリウム(He)の何れかのガスでプラズマ処理を行う。このプラズマ処理を行
うことで、真空引きで完全に除去しきれなかった残留弗素、残留塩素成分を置換すること
ができる。
Further, after the evacuation process, oxygen (O 2 ), nitrogen (N 2 ), hydrogen (
Plasma treatment is performed with either H 2 ) or helium (He) gas. By performing this plasma treatment, residual fluorine and residual chlorine components that could not be completely removed by evacuation can be replaced.
残留弗素、残留塩素成分が除去されずにそのまま大気中に搬送される場合、基板に付着
したFやClが大気中の水分と反応しHFやHClとなりAl(合金)膜を腐食させてし
まうが、以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラ
ズマに曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐
食を防止することができる(後述する)。
When the residual fluorine and residual chlorine components are not removed and transported to the atmosphere as they are, F or Cl adhering to the substrate reacts with moisture in the atmosphere to become HF or HCl, which corrodes the Al (alloy) film. By using the above method, the Al (alloy) film is not exposed to the etching gas plasma, and F and Cl adhering to the substrate can be removed, thereby preventing Al corrosion. (Described later).
また、上記ドライエッチング後の真空引きプロセスやプラズマ処理は、ドライエッチン
グ後同一真空中で連続して行うが、これとは別に、大気開放後水洗やウェット剥離等の洗
浄処理を行うことにより、残留弗素、残留塩素成分を除去することもできる(上記実施形
態では、フォトレジストの剥離除去工程が該当)。この場合は、大気開放時基板に付着し
たFやClが大気中の水分と反応しHFやHClとなる前に、速やかに洗浄処理を行う必
要がある。
従って、この洗浄処理は同時に複数の基板の処理を行うことができ、基板の裏面も洗浄
できるバッチ方式が望ましく、ドライエッチング後の大気開放後10分以内に行うことが
望ましい。(後述する)。
Further, the vacuuming process and the plasma treatment after the dry etching are continuously performed in the same vacuum after the dry etching. Separately, by performing washing treatment such as water washing and wet peeling after opening to the atmosphere, Fluorine and residual chlorine components can also be removed (in the above-described embodiment, a photoresist stripping removal process is applicable). In this case, it is necessary to perform a cleaning process promptly before F or Cl adhering to the substrate when released to the atmosphere reacts with moisture in the atmosphere to become HF or HCl.
Therefore, this cleaning process is preferably a batch method in which a plurality of substrates can be processed at the same time, and the back surface of the substrate can be cleaned, and is preferably performed within 10 minutes after release to the atmosphere after dry etching. (Described later).
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護
膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行って
もよい。この場合は、上述したチャネル形成のドライエッチングは、ソース、ドレイン電
極の金属膜をマスクとして行うことになる。
Here, an example in which the protective film is formed by washing with warm water at the time of washing with water after wet etching of the signal line metal film has been described. However, washing with warm water may be similarly performed at the time of washing with water after peeling off the photoresist. In this case, the above-described dry etching for forming the channel is performed using the metal films of the source and drain electrodes as a mask.
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーシ
ョン膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホー
ル35及び端子部コンタクトホール36を開口する(図4(a))。
Next, a
次に、スパッタにより厚さ約50nmのインジウム錫酸化膜(ITO)またはインジウ
ム亜鉛酸化膜(IZO)からなる透明導電膜を成膜し、フォトリソグラフィーとエッチン
グにより、画素電極27及び端子部の接続電極37を形成し、約270℃の温度でアニー
ルして、TFT基板を完成する。(図4(b))。
Next, a transparent conductive film made of an indium tin oxide film (ITO) or an indium zinc oxide film (IZO) having a thickness of about 50 nm is formed by sputtering, and the
次に、上記TFT基板10の上に、印刷により厚さ約50nmの配向膜41を形成し、
約220℃の温度で焼成し、配向処理を行う。
Next, an alignment film 41 having a thickness of about 50 nm is formed on the
Baking is performed at a temperature of about 220 ° C., and alignment treatment is performed.
一方、TFT基板10に対向して対向基板40が形成される。対向基板40は、厚さ0
.7mmの無アルカリガラスからなる透明絶縁性基板50、透明絶縁性基板50上に設け
られTFT基板10の各画素領域に対応するカラーフィルタ42、TFT部を含む画素領
域の周辺部に対応するブラックマトリクス43、これらを覆うITO等の透明導電膜から
なる共通電極44を有する。TFT基板10及び対向基板40の最上層に、印刷により厚
さ50nmの配向膜41を形成し、約220℃の温度で焼成し、配向処理を行う。これら
のTFT基板10と対向基板40とをエポキシ系樹脂接着剤からなるシール45及びプラ
スチック粒子等からなる面内スペーサー(図示せず)を介して、各々の膜面が対向するよ
うにして所定間隔に重ね合わせる。その後、TFT基板10と対向基板40との間に液晶
46を注入し、液晶46を注入したシール45の空間部(図示せず)をUV硬化型アクリ
レート系樹脂からなる封孔材(図示せず)で密閉する。最後に、TFT基板10と対向基
板40の膜面とは反対側の面に、それぞれ偏向板47を貼って、液晶表示パネルを完成す
る(図5)。
On the other hand, a counter substrate 40 is formed facing the
. A transparent insulating substrate 50 made of 7 mm alkali-free glass, a color filter 42 provided on the transparent insulating substrate 50 and corresponding to each pixel region of the
この後、図示してないが、走査線端子14と信号線端子15上に駆動回路に接続するテ
ープキャリアパッケージ(TCP)を圧接し、液晶表示装置を完成する。
Thereafter, although not shown, a tape carrier package (TCP) connected to the drive circuit is pressed onto the scanning line terminals 14 and the
次に、本発明の液晶表示装置の第2の実施形態の構成について説明する。 Next, the configuration of the second embodiment of the liquid crystal display device of the present invention will be described.
図6は第2の実施形態に使用するTFT基板の1画素部の平面図であり、図7〜10は
本実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示したもの
である。ここで、製造工程断面図は、TFT部及び画素部(図6のA−A線)、信号線端
子部(図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切断したときの断
面図である。なお、第2の実施形態は4枚のマスクを用いて製造される逆スタガチャネル
エッチ型TFT基板を有する液晶表示装置の例である。
FIG. 6 is a plan view of one pixel portion of a TFT substrate used in the second embodiment, and FIGS. 7 to 10 are sectional views of manufacturing steps in order of manufacturing steps of the TFT substrate used in this embodiment. is there. Here, the sectional view of the manufacturing process includes a TFT portion and a pixel portion (A-A line in FIG. 6), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). It is sectional drawing when cut | disconnecting along line. The second embodiment is an example of a liquid crystal display device having an inverted stagger channel etch TFT substrate manufactured using four masks.
図6及び図8(b)に示したTFT基板は、透明絶縁性基板20上にゲート電極21と
、ゲート電極21に接続する走査線11と、前段の走査線を共有する蓄積容量電極31と
、遮光層32と、走査線端子14の端子部金属膜33とを有する。ゲート電極21上には
ゲート絶縁膜22が設けられており、ゲート絶縁膜22上にゲート電極21と対向して半
導体層23が設けられ、半導体層23上にソース電極24及びドレイン電極25が分離さ
れて形成されている。
The TFT substrate shown in FIGS. 6 and 8B includes a
ここで第1の実施形態と異なるのは、ソース電極24及びドレイン電極25が半導体層
23上に形成され、それぞれの端面が一致していることである。また、ソース電極24と
、ドレイン電極25と、ゲート絶縁膜22上に設けられたドレイン電極25に接続する信
号線12と、信号線端子15の端子部金属膜34の上にはパッシベーション膜26が設け
られており、パッシベーション膜26の一部に画素部コンタクトホール35と端子部コン
タクトホール36が設けられている。このコンタクトホール35、36を介して、ソース
電極24に接続する画素電極27と端子部金属膜33、34に接続する接続電極37が設
けられている。また、蓄積容量電極31と画素電極27との間で保持容量が形成されてい
る。
Here, the difference from the first embodiment is that the
さらに図8(b)に示すように、本実施形態の液晶表示装置の製造方法に用いられるT
FT基板においては、ソース電極24及びドレイン電極25、信号線12、信号線端子の
端子部金属膜34は、下層から高融点金属層、Al(合金)層、高融点金属層を積層させ
た積層構造からなっており、Al(合金)層の側面には保護膜38が形成されている。
Further, as shown in FIG. 8B, T used in the method for manufacturing the liquid crystal display device of the present embodiment.
In the FT substrate, the
次に、本発明の液晶表示装置の製造方法の第2の実施形態について説明する。 Next, a second embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第2の実施形態に用いられるTFT基板の製造方法は、(a)透明絶縁性基板上にゲー
ト電極及び走査線を形成する工程、(b)ゲート絶縁膜、ソース、ドレイン電極及び信号
線、半導体層を形成する工程、(c)パッシベーション膜、コンタクトホールを形成する
工程、(d)画素電極を形成する工程を含む。ここで(b)の工程において、ソース、ド
レイン電極及び信号線を高融点金属層とAl(合金)層と高融点金属層との3層構造に形
成し、Al(合金)層の側面に保護膜を形成すること、半導体層及びチャネル形成時のド
ライエッチング後に同一真空中で真空引きすることを特徴としている。
The manufacturing method of the TFT substrate used in the second embodiment includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film, a source, a drain electrode, a signal line, and a semiconductor. A step of forming a layer, (c) a step of forming a passivation film and a contact hole, and (d) a step of forming a pixel electrode. Here, in the step (b), the source, drain electrodes and signal lines are formed in a three-layer structure of a refractory metal layer, an Al (alloy) layer and a refractory metal layer, and are protected on the side surfaces of the Al (alloy) layer. It is characterized by forming a film and evacuating in the same vacuum after dry etching at the time of forming a semiconductor layer and a channel.
まず、厚さ0.7mmの無アルカリガラスからなる透明絶縁性基板20上に、スパッタ
により厚さ約200nmのAl(合金)層と厚さ約100nmの高融点金属層を成膜し、
フォトリソグラフィーとエッチングにより、ゲート電極21、走査線(図示せず)、蓄積
容量電極(図示せず)、遮光層(図示せず)、走査線端子の端子部層金属膜33を形成す
る(図7(a))。ここで、Al(合金)と高融点金属の種類及びエッチング方法は、第
1の実施形態と同様である。
First, an Al (alloy) layer having a thickness of about 200 nm and a refractory metal layer having a thickness of about 100 nm are formed on the transparent insulating
A
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜
22と厚さ約200nmのアモルファスシリコン(a−Si)層28と厚さ約30nmの
リンをドープしたN型アモルファスシリコン(n+型a−Si)層29とを順次成膜し、
さらに、スパッタにより厚さ約50nmの高融点金属層と厚さ200nmのAl(合金)
層と厚さ約100nmの高融点金属層を順次成膜し、フォトリソグラフィーとエッチング
により、ソース電極24、ドレイン電極25、信号線12、信号線端子の端子部金属膜3
4と半導体層23を一括して形成する(図7(b))。
Next, an N-type amorphous silicon doped with a
Further, a high melting point metal layer having a thickness of about 50 nm and Al (alloy) having a thickness of 200 nm are formed by sputtering.
A layer and a refractory metal layer having a thickness of about 100 nm are sequentially formed, and by photolithography and etching, the
4 and the
本実施形態では、第1の実施形態と異なり、ソース、ドレイン電極と半導体層の形成を
1工程で行う。この方法を図9、図10を用いて説明する。図9、10は、図7(b)の
工程を説明する断面図である。
In this embodiment, unlike the first embodiment, the source and drain electrodes and the semiconductor layer are formed in one step. This method will be described with reference to FIGS. 9 and 10 are cross-sectional views for explaining the process of FIG.
ゲート絶縁膜22、a−Si層28及びn+型a−Si層29からなる3層膜上に積層
された高融点金属層1、Al(合金)層2、高融点金属層3の3層膜4上に、フォトレジ
ストを塗布し、露光、現像を行い、フォトレジスト51を所定のパターンで階段形状にパ
ターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、
フォトレジスト51は、ソース、ドレイン電極となる部分でチャネル領域に面する領域上
だけ厚く形成し、ソース、ドレイン電極となる部分でその他の領域、信号線及び信号線端
子の端子部金属膜となる部分の上には薄く形成する(図9(a))。
Three layers of a
The photoresist 51 is formed thick only on the region facing the channel region at the portion that becomes the source and drain electrodes, and becomes the metal film of the terminal portion of the other regions, signal lines and signal line terminals at the portions that become the source and drain electrodes. A thin film is formed on the portion (FIG. 9A).
次に、このフォトレジスト51をマスクとして高融点金属層3、Al(合金)層2、高
融点金属層1の3層膜4をエッチングする(図9(b))。エッチング方法は、第1の実
施形態と同様に、ウェットエッチングで行い、フォトレジスト51の端面からサイドエッ
チさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜
2の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。
Next, the
次に、O2プラズマ処理を行い、フォトレジスト52を全体的にアッシングして、上記
の薄い部分を除去する(図10(a))。
Next, O 2 plasma treatment is performed, and the photoresist 52 is entirely ashed to remove the thin portion (FIG. 10A).
次に、Nメチル2ピロリドン(NMP)のような有機溶剤の蒸気で残ったフォトレジス
ト53をリフローした後、このフォトレジスト53とソース、ドレイン電極、信号線及び
信号線端子の端子部金属膜をマスクにして、n +型a−Si層29及びa−Si層28を
エッチングする(図10(b))。エッチング方法は、例えば、SF6とHClとHeの
混合ガスによるエッチングや、CHF3とO2とHeの混合ガスとSF6とHClとHeの
混合ガス、あるいは、CHF3とO2とHeの混合ガスとSF6とCHF3とHeの混合ガス
による2ステップエッチング等、フッ素系ガス又はフッ素系ガスと塩素系ガスにより行わ
れるが、フッ素系ガスだけで行う方がより望ましい。このエッチングはRIEで行なわれ
る。また、エッチング後、第1の実施形態のチャネル部分のn+型a−Si層のエッチン
グと同様に、同一真空中で基板を電極から離した状態で真空引きを行い、さらに、O2、
N2、H2、Heの何れかのガスでプラズマ処理を行う。
Next, after reflowing the photoresist 53 remaining with the vapor of the organic solvent such as N-methyl-2-pyrrolidone (NMP), the photoresist 53 and the terminal metal film of the source, drain electrode, signal line and signal line terminal are formed. Using the mask, the n + -
Plasma processing is performed with any of N 2 , H 2 , and He.
引き続き、第1の実施形態と同様に、速やかにフォトレジスト53をウェット剥離で除
去した後、ソース電極24とドレイン電極25をマスクとして、電極間のn+型a−Si
層29をエッチング除去する。このようにして、ソース電極24、ドレイン電極25、信
号線12及び信号線端子の端子部金属膜34及び半導体層23を形成する(図10(c)
)。チャネル部分のn+型a−Si層のエッチング方法、エッチング後の真空引き、プラ
ズマ処理については、第1の実施形態と同様である。また、n+型a−Si層のエッチン
グ後、第1の実施形態でのウェット剥離処理と同様に、速やかに水洗処理を行う。以上の
ような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに曝される
ことがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防止するこ
とができる。
Subsequently, as in the first embodiment, the photoresist 53 is quickly removed by wet peeling, and then the n + -type a-Si between the electrodes is formed using the
). The method for etching the n + -type a-Si layer in the channel portion, evacuation after etching, and plasma treatment are the same as in the first embodiment. In addition, after the etching of the n + -type a-Si layer, a water washing process is promptly performed in the same manner as the wet peeling process in the first embodiment. By using the method as described above, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that corrosion of Al can be prevented. it can.
なお、ここでは、ソース、ドレイン電極の金属膜をマスクにしてチャネル形成のドライ
エッチング行う例を示したが、信号線金属膜をウェットエッチングし、温水洗した後、引
き続き、図9(b)の状態でフォトレジストをマスクにして、チャネル形成のためのエッ
チングを行ってもよい。この場合は、この後に図10(a)以降の工程が続くことになる
(但し、図10(a)、(b)では、チャネルは既に形成されている)。
Here, although an example of performing dry etching for channel formation using the metal films of the source and drain electrodes as a mask is shown, after the signal line metal film is wet-etched and washed with warm water, the process shown in FIG. Etching for channel formation may be performed using the photoresist as a mask in the state. In this case, the process after FIG. 10A is continued thereafter (however, in FIGS. 10A and 10B, the channel is already formed).
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーシ
ョン膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホー
ル35及び端子部コンタクトホール36を開口する(図8(a))。
Next, a
次に、スパッタにより厚さ約50nmのITOまたはIZOからなる透明導電膜を成膜
し、フォトリソグラフィーとエッチングにより、画素電極27及び端子部の接続電極37
を形成し、約270℃の温度でアニールして、TFT基板を完成する(図8(b))。
この後、第1の実施形態と同様にして、液晶表示装置を完成する。
Next, a transparent conductive film made of ITO or IZO having a thickness of about 50 nm is formed by sputtering, and the
And annealed at a temperature of about 270 ° C. to complete the TFT substrate (FIG. 8B).
Thereafter, the liquid crystal display device is completed in the same manner as in the first embodiment.
次に、本発明の液晶表示装置の第3の実施形態の構成について説明する。 Next, the configuration of the third embodiment of the liquid crystal display device of the present invention will be described.
図6は第3の実施形態に使用するTFT基板の1画素部の平面図であり、図7、8、図
11、12は本実施形態の液晶表示装置において用いられるTFT基板の製造工程順の製
造工程断面図を図示したものである。ここで図11、12は、TFT部及び画素部(図6
のA−A線)、信号線端子部(図1のB−B線)及び走査線端子部(図1のC−C線)に
沿って切って図示した断面図であり、本実施形態の液晶表示装置において用いられるTF
T基板の製造工程を図示したものである。なお、第3の実施形態は4枚のマスクを用いて
製造される逆スタガチャネルエッチ型TFT基板を有する液晶表示装置の別の例である。
第3の実施形態は、第2の実施形態のTFT基板の製造方法の第2工程を変更したもので
あり、構成は第2の実施形態と全く同じである。
FIG. 6 is a plan view of one pixel portion of the TFT substrate used in the third embodiment. FIGS. 7, 8, 11 and 12 show the order of manufacturing steps of the TFT substrate used in the liquid crystal display device of this embodiment. A manufacturing process sectional view is illustrated. Here, FIGS. 11 and 12 show a TFT portion and a pixel portion (see FIG. 6).
A-A line), a signal line terminal portion (BB line in FIG. 1), and a scanning line terminal portion (CC line in FIG. 1). TF used in liquid crystal display devices
The manufacturing process of T board | substrate is illustrated. The third embodiment is another example of a liquid crystal display device having an inverted stagger channel etch type TFT substrate manufactured using four masks.
In the third embodiment, the second step of the TFT substrate manufacturing method of the second embodiment is changed, and the configuration is exactly the same as that of the second embodiment.
次に、本発明の液晶表示装置の製造方法の第3の実施形態について説明する。 Next, a third embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第3の実施形態に用いられるTFT基板の製造方法は、第2の実施形態と同様に、(a
)透明絶縁性基板上にゲート電極及び走査線を形成する工程、(b)ゲート絶縁膜、ソー
ス、ドレイン電極及び信号線、半導体層を形成する工程、(c)パッシベーション膜、コ
ンタクトホールを形成する工程、(d)画素電極を形成する工程を含む。ここで(b)の
工程において、ソース、ドレイン電極及び信号線を高融点金属層とAl(合金)層と高融
点金属層との3層構造に形成し、Al(合金)層の側面に保護膜を形成すること、半導体
層及びチャネル形成時のドライエッチング後に同一真空中で真空引きすることを特徴とし
ている。
The manufacturing method of the TFT substrate used in the third embodiment is similar to that of the second embodiment (a
) A step of forming a gate electrode and a scanning line on a transparent insulating substrate; (b) a step of forming a gate insulating film, a source, a drain electrode and a signal line, and a semiconductor layer; and (c) forming a passivation film and a contact hole. And (d) forming a pixel electrode. Here, in the step (b), the source, drain electrodes and signal lines are formed in a three-layer structure of a refractory metal layer, an Al (alloy) layer and a refractory metal layer, and are protected on the side surfaces of the Al (alloy) layer. It is characterized by forming a film and evacuating in the same vacuum after dry etching at the time of forming a semiconductor layer and a channel.
第2工程(工程(b))以外の製造方法は、第2の実施形態と全く同じであるので、第
2工程だけ説明する。図11〜図12は、第3の実施形態の図7(b)の工程を説明する
断面図である。
Since the manufacturing method other than the second step (step (b)) is exactly the same as in the second embodiment, only the second step will be described. 11-12 is sectional drawing explaining the process of FIG.7 (b) of 3rd Embodiment.
ゲート絶縁膜22、a−Si層28及びn+型a−Si層29からなる3層膜上に積層
された高融点金属層1、Al(合金)層2、高融点金属層3の3層膜4上に、フォトレジ
ストを塗布し、露光、現像を行い、フォトレジスト54を所定のパターンで階段形状にパ
ターニングする。このとき、露光はハーフトーンマスク又はグレートーンマスクを用い、
フォトレジスト54は、チャネルとなる領域のみ薄く形成し、ソース、ドレイン電極とな
る部分、信号線及び信号線端子の端子部金属膜となる部分の上には厚く形成する(図11
(a))。
Three layers of a
The
(A)).
次に、このフォトレジスト54をマスクとして高融点金属層3、Al(合金)層2、高
融点金属層1の3層膜4をエッチングし、引き続き、n+型a−Si層29及びa−Si
層28をエッチングする(図11(b))。信号線金属膜のエッチング方法は、第1の実
施形態と同様に、ウェットエッチングで行い、フォトレジスト54の端面からサイドエッ
チさせる。さらに、エッチング後の水洗を40℃〜50℃の温水で行い、Al(合金)膜
2の側壁にAl(合金)の酸化膜または水酸化膜からなる保護膜38を形成する。また、
半導体層23のエッチング方法は、第2の実施形態と同様であり、エッチング後、同一真
空中で基板を電極から離した状態で真空引きを行い、さらに、O2、N2、H2、Heの何
れかのガスでプラズマ処理を行う。
Next, the
The
The etching method of the
次に、O2プラズマ処理を行い、フォトレジスト55を全体的にアッシングして、上記
の薄い部分を除去する(図12(a))。このO2プラズマ処理は、半導体層のエッチン
グ後、同一真空中で連続して行うことが望ましい。半導体層のエッチング後、大気開放す
る場合は、速やかに水洗処理を行う。
Next, O 2 plasma treatment is performed, and the photoresist 55 is entirely ashed to remove the thin portion (FIG. 12A). This O 2 plasma treatment is desirably performed continuously in the same vacuum after etching the semiconductor layer. After the semiconductor layer is etched, if it is opened to the atmosphere, it is immediately washed with water.
次に、フォトレジスト55をマスクとして、チャネルとなる部分の高融点金属層3、A
l(合金)層2、高融点金属層1の3層膜をエッチングし、引き続き、チャネル部分のn
+型a−Si層29をエッチング除去する(図12(b))。チャネルとなる部分の信号
線金属膜のエッチング方法は、第1の実施形態と同様であり、ウェットエッチングで行い
、フォトレジスト55の端面からサイドエッチさせる。さらに、エッチング後の水洗を4
0℃〜50℃の温水で行い、Al(合金)膜2の側壁にAl(合金)の酸化膜または水酸
化膜からなる保護膜38を形成する。チャネル部分のn+型a−Si層のエッチング方法
、エッチング後の真空引き、プラズマ処理については、第1の実施形態と同様である。
Next, using the photoresist 55 as a mask, a part of the
Etch the three-layer film of l (alloy)
The +
A
引き続き、第1の実施形態と同様に、速やかにフォトレジスト55をウェット剥離で除
去し、ソース電極24、ドレイン電極25、信号線12及び信号線端子の端子部金属膜3
4及び半導体層23を形成する(図12(c))。この後、第2の実施形態と同様に、パ
ッシベーション膜、コンタクトホールを形成し、さらに画素電極を形成するが、本実施形
態では図8において、信号線金属膜の端面と半導体層の端面は正確には一致しておらず、
図12(c)のように階段状になっている。
Subsequently, as in the first embodiment, the photoresist 55 is quickly removed by wet peeling, and the
4 and the
It is stepped as shown in FIG.
以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに
曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防
止することができる。
By using the method as described above, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that corrosion of Al can be prevented. it can.
なお、ここでは、チャネルとなる部分の信号線金属膜のウェットエッチング後の水洗時
に、温水洗により保護膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、
同様に温水洗を行ってもよい。この場合は、上述したチャネル形成のドライエッチングは
、ソース、ドレイン電極の金属膜をマスクとして行うことになる。
In addition, although the example which forms a protective film by warm water washing at the time of water washing after wet etching of the signal line metal film of the portion which becomes a channel is described here, at the time of water washing after peeling of the photoresist,
Similarly, warm water washing may be performed. In this case, the above-described dry etching for forming the channel is performed using the metal films of the source and drain electrodes as a mask.
次に、本発明の液晶表示装置の製造方法の第4の実施形態の構成について説明する。 Next, the configuration of the fourth embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
図13は第4の実施形態に使用するTFT基板の1画素部の平面図であり、図14、1
5は本実施形態において用いられるTFT基板の製造工程順の製造工程断面図を図示した
ものである。図14、15はTFT部及び画素部(図13のA−A線)、信号線端子部(
図1のB−B線)及び走査線端子部(図1のC−C線)に沿って切って図示した断面図で
あり、本実施形態の液晶表示装置において用いられるTFT基板の製造工程を図示したも
のである。なお、第4の実施形態は5枚のマスクを用いて製造される逆スタガチャネル保
護型TFT基板を有する液晶表示装置の例である。
FIG. 13 is a plan view of one pixel portion of the TFT substrate used in the fourth embodiment.
5 is a cross-sectional view of a manufacturing process in the order of the manufacturing process of the TFT substrate used in the present embodiment. 14 and 15 show a TFT portion, a pixel portion (A-A line in FIG. 13), a signal line terminal portion (
FIG. 2 is a cross-sectional view taken along a line BB in FIG. 1 and a scanning line terminal portion (a line CC in FIG. 1), and shows a manufacturing process of a TFT substrate used in the liquid crystal display device of the present embodiment. It is illustrated. The fourth embodiment is an example of a liquid crystal display device having an inverted stagger channel protection type TFT substrate manufactured using five masks.
図13及び図15(b)に示したTFT基板は、透明絶縁性基板20上のゲート電極2
1、ゲート電極21に接続する走査線11、前段の走査線を共有する蓄積容量電極31、
遮光層32、走査線端子14の端子部金属膜33とを有する。ゲート電極21上にはゲー
ト絶縁膜22が設けられており、ゲート絶縁膜22上にゲート電極21と対向して半導体
層23とチャネル保護膜61が設けられ、この上にソース電極24及びドレイン電極25
が分離されて形成されている。チャネル保護膜が形成されていることが第2の実施形態と
異なる。また、ソース電極24と、ドレイン電極25と、ゲート絶縁膜22上に設けられ
たドレイン電極25に接続する信号線12と、信号線端子15の端子部金属膜34の上に
はパッシベーション膜26が設けられており、パッシベーション膜26の一部に画素部コ
ンタクトホール35と端子部コンタクトホール36が設けられている。このコンタクトホ
ール35、36を介して、ソース電極24に接続する画素電極27と端子部金属膜33、
34に接続する接続電極37が設けられている。ここで、蓄積容量電極31と画素電極2
7との間で保持容量が形成されている。
The TFT substrate shown in FIG. 13 and FIG. 15B is the
1. a scanning line 11 connected to the
The light shielding layer 32 and the terminal
Are formed separately. The difference from the second embodiment is that a channel protective film is formed. A
A
A storage capacitor is formed between the first and second storage capacitors.
また、図15(b)に示すように、本実施形態の液晶表示装置に用いられるTFT基板
においては、ソース電極24及びドレイン電極25、信号線12、信号線端子の端子部金
属膜34は、下層から高融点金属層とAl(合金)層と高融点金属層との積層構造からな
っており、Al(合金)層の側面には保護膜38が形成されている。
Further, as shown in FIG. 15B, in the TFT substrate used in the liquid crystal display device of the present embodiment, the
次に、本発明の液晶表示装置の製造方法の第4の実施形態について説明する。 Next, a fourth embodiment of the method for manufacturing a liquid crystal display device of the present invention will be described.
第4の実施形態に用いられるTFT基板の製造方法は、(a)透明絶縁性基板上にゲー
ト電極及び走査線を形成する工程、(b)ゲート絶縁膜、a−Si層、チャネル保護膜を
形成する工程、(c)ソース、ドレイン電極及び信号線、半導体層を形成する工程、(d
)パッシベーション膜、コンタクトホールを形成する工程、(e)画素電極を形成する工
程を含む。ここで(c)の工程において、ソース、ドレイン電極及び信号線を高融点金属
層とAl(合金)層と高融点金属層との3層構造に形成し、Al(合金)層の側面に保護
膜を形成すること、半導体層及びチャネル形成時のドライエッチング後に同一真空中で真
空引きすることを特徴としている。
The TFT substrate manufacturing method used in the fourth embodiment includes (a) a step of forming a gate electrode and a scanning line on a transparent insulating substrate, (b) a gate insulating film, an a-Si layer, and a channel protective film. A step of forming, (c) a step of forming a source, drain electrode, signal line, and semiconductor layer, (d
A step of forming a passivation film and a contact hole, and a step of forming a pixel electrode. Here, in the step (c), the source, drain electrodes and signal lines are formed in a three-layer structure of a refractory metal layer, an Al (alloy) layer and a refractory metal layer, and are protected on the side surfaces of the Al (alloy) layer. It is characterized by forming a film and evacuating in the same vacuum after dry etching at the time of forming a semiconductor layer and a channel.
図14〜図15に示すように、まず、厚さ0.7mmの無アルカリガラスからなる透明
絶縁性基板20上に、スパッタにより厚さ約200nmのAl(合金)層と厚さ約100
nmの高融点金属層を成膜し、フォトリソグラフィーとエッチングにより、ゲート電極2
1、走査線(図示せず)、蓄積容量電極(図示せず)、遮光層(図示せず)、走査線端子
の端子部金属膜33を形成する(図14(a))。ここで、Al(合金)と高融点金属の
種類及びエッチング方法は、第1の実施形態と同様である。
14 to 15, first, an Al (alloy) layer having a thickness of about 200 nm and a thickness of about 100 are formed on a transparent insulating
A refractory metal layer having a thickness of nm is formed, and the
1. A scanning line (not shown), a storage capacitor electrode (not shown), a light shielding layer (not shown), and a
次に、プラズマCVDにより厚さ約400nmのシリコン窒化膜からなるゲート絶縁膜
22と厚さ約80nmのアモルファスシリコン(a−Si)層28と厚さ約100nmの
シリコン窒化膜とを順次成膜し、フォトリソグラフィーとエッチングにより、ゲート電極
21に対向して、チャネル保護膜61を形成する(図14(b))。
Next, a
次に、プラズマCVDにより厚さ約30nmのリンをドープしたN型アモルファスシリ
コン(n+型a−Si)層29と、さらに、スパッタにより厚さ約50nmの高融点金属
層と厚さ200nmのAl(合金)層と厚さ約100nmの高融点金属層とを順次成膜し
、フォトリソグラフィーとエッチングにより、ソース電極24、ドレイン電極25、信号
線12、信号線端子の端子部金属膜34と半導体層23を形成する(図14(c))。こ
のエッチングは、フォトレジストをマスクとして高融点金属層、Al(合金)層、高融点
金属層の3層膜をエッチングし、引き続き、n+型a−Si層29及びa−Si層28を
エッチングする。信号線金属膜のエッチング方法は、第1の実施形態と同様に、ウェット
エッチングで行い、フォトレジストの端面からサイドエッチさせる。さらに、エッチング
後の水洗を40℃〜50℃の温水で行い、Al(合金)膜の側壁にAl(合金)の酸化膜
または水酸化膜からなる保護膜38を形成する。また、半導体層のエッチング方法は、第
2の実施形態と同様であり、エッチング後、同一真空中で基板を電極から離した状態で真
空引きを行い、さらに、O2、N2、H2、Heの何れかのガスでプラズマ処理を行う。半
導体層23のエッチング時に、同時にチャネル部分のn+型a−Si層29もエッチング
除去する。引き続き、第1の実施形態と同様に、速やかにフォトレジストをウェット剥離
で除去する。
Next, an N-type amorphous silicon (n + -type a-Si)
以上のような手法を用いることにより、Al(合金)膜がエッチングガスのプラズマに
曝されることがなく、また、基板に付着したFやClを除去できるため、Alの腐食を防
止することができる。
By using the method as described above, the Al (alloy) film is not exposed to the plasma of the etching gas, and F and Cl attached to the substrate can be removed, so that corrosion of Al can be prevented. it can.
なお、ここでは、信号線金属膜のウェットエッチング後の水洗時に、温水洗により保護
膜を形成する例を述べたが、フォトレジストの剥離後の水洗時に、同様に温水洗を行って
もよい。この場合は、上述したチャネル及び半導体層形成のドライエッチングは、ソース
、ドレイン電極の金属膜をマスクとして行うことになる。
Here, an example in which the protective film is formed by washing with warm water at the time of washing with water after wet etching of the signal line metal film has been described. However, washing with warm water may be similarly performed at the time of washing with water after peeling off the photoresist. In this case, the above-described dry etching for forming the channel and the semiconductor layer is performed using the metal films of the source and drain electrodes as a mask.
次に、プラズマCVDにより厚さ約200nmのシリコン窒化膜からなるパッシベーシ
ョン膜26を成膜し、フォトリソグラフィーとエッチングにより、画素部コンタクトホー
ル35及び端子部コンタクトホール36を開口する(図15(a))。
Next, a
次に、スパッタにより厚さ約50nmのITOまたIZOからなる透明導電膜を成膜し
、フォトリソグラフィーとエッチングにより、画素電極27及び端子部の接続電極37を
形成し、約270℃の温度でアニールして、TFT基板を完成する(図15(b))。
Next, a transparent conductive film made of ITO or IZO having a thickness of about 50 nm is formed by sputtering, the
この後、第1の実施形態と同様にして、液晶表示装置を完成する。 Thereafter, the liquid crystal display device is completed in the same manner as in the first embodiment.
次に、本発明の根拠になるデータについて、実験結果に基づいて説明する。 Next, data that is the basis of the present invention will be described based on experimental results.
表1は、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型a−Si層ドライエッチングの際における、マスクとなるフォトレジストの有無、信号線Al側面の保護処理(温水洗による酸化、水酸化処理)の有無、及び、エッチングガスの種類と、信号線Al腐食の発生状況との関係を調べた結果をまとめて示している。各サンプルは、Cl2/O2によるドライエッチング、CHF 3/He/O2と、SF6/HCl/Heとによる2ステップエッチング、又は、CHF 3/He/O2と、SF6/CHF3/Heによる2ステップエッチングによるドライエッチングを行った。このエッチング後の真空引き、及び、O2プラズマ処理は行わずに、そのまま大気中に取り出した。信号線Al腐食は、ドライエッチング後に基板をチャンバから取り出し、大気中に約1時間放置した後に、光学顕微鏡で観察した。なお、表2及び表3を含めて、表中の記号は以下の通りである。
××:Al腐食が大量に発生。
×:Al腐食が発生。
△:Al腐食が僅かに発生。
○:Al腐食は発生しない。
XX: Al corrosion occurs in large quantities.
X: Al corrosion occurred.
Δ: Al corrosion slightly occurred.
○: Al corrosion does not occur.
表2は、同様に、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型
a−Si層ドライエッチングの際に、そのエッチング後の真空引き時間、及び、その後の
O2プラズマ処理時間と、信号線Al腐食の発生状況との関係をまとめて示している。表
2のサンプルは、フォトレジスト無しで、かつ信号線Al側面の保護処理を行わない状態
で、CHF3/He/O2とSF6/HCl/Heとで2ステップでエッチングを行ったも
のである。信号線Al腐食は、ドライエッチング後の基板取出し後、大気中に約1時間放
置した後、光学顕微鏡で観察した。
表3は、同様に、第1の実施形態のTFT基板のサンプルについて、チャネル部n+型
a−Si層ドライエッチング後に基板が大気開放されてから、洗浄処理(ウェット剥離)
されるまでの経過時間と、信号線Al腐食の発生状況との関係を調べた結果を示している
。各サンプルは、信号線Al側面の保護処理を行わない状態で、CHF3/He/O2とS
F6/HCl/Heとによる2ステップエッチングを行ったものであり、エッチング後の
真空引き、O2プラズマ処理は行っていない。信号線Al腐食は、フォトレジストマスク
のウエット剥離後に、光学顕微鏡で観察した。
The result of investigating the relationship between the elapsed time until the occurrence and the occurrence of signal line Al corrosion is shown. In each sample, CHF 3 / He / O 2 and S are not subjected to protection processing of the side surface of the signal line Al.
Two-step etching with F 6 / HCl / He was performed, and vacuuming after etching and O 2 plasma treatment were not performed. Signal line Al corrosion was observed with an optical microscope after wet stripping of the photoresist mask.
上記実験によって、塩素系ガス(Cl2、HCl)はフッ素系ガス(CHF3)よりAl
腐食が発生しやすいこと、塩素系ガスを使用しなくても、Al腐食は発生することを確認
した。これらのAl腐食は、フォトレジスト有の状態でエッチングしたり、Al側面の保
護処理を行うことによりかなり抑制され、両者を同時に行うことにより防止できることが
わかった。さらに、エッチング後の真空引き時間が長いほど、O2処理時間が長いほどA
l腐食に対して効果があり、また同様に、エッチング後洗浄処理までの放置時間が短いほ
ど、Al腐食に対して効果があることがわかった。
According to the above experiment, chlorine gas (Cl 2 , HCl) is more Al than fluorine gas (CHF 3 ).
It was confirmed that corrosion was likely to occur and that Al corrosion occurred even without using chlorine gas. It has been found that these Al corrosions are considerably suppressed by etching in the presence of a photoresist or performing a protective treatment on the Al side surface, and can be prevented by performing both simultaneously. Furthermore, the longer the evacuation time after etching and the longer the O 2 treatment time, the more A
It has been found that there is an effect on 1 corrosion, and similarly, the shorter the standing time until the cleaning process after etching, the more effective against Al corrosion.
従って、Al腐食の対策として、信号線のAl側面をエッチングガスのプラズマに曝さ
ないことと、基板に残留するエッチングガスのCl、F成分を除去、置換することが重要
であり、これらの対策を組み合わせることにより、Al腐食の改善効果がさらに増すこと
を確認した。
Therefore, as countermeasures against Al corrosion, it is important not to expose the Al side surface of the signal line to the etching gas plasma, and to remove and replace the Cl and F components of the etching gas remaining on the substrate. It was confirmed that the effect of improving Al corrosion was further increased by combining them.
なお、前述した実施形態ではツイスティドネマティック(TN)型の液晶表示装置に適
用した例を示したが、本発明はインプレインスイッチング(IPS)型の液晶表示装置に
適用できることは言うまでもない。IPS型液晶表示装置では、通常画素電極は金属膜で
形成されるが、実施形態に示したようなTFT基板では、端子部の接続電極や、共通配線
の結束、保護トランジスタ部のゲート層とドレイン層との層変換のためにパッシベーショ
ン膜上の透明導電膜を使用するため、製造工程フローとしては、TN型もIPS型も全く
同じになるためである。また、IPS型の液晶表示装置でも、開口率向上のため、パッシ
ベーション膜上に透明導電膜で画素電極と共通電極を形成する技術があり、本発明は、こ
のような液晶表示装置にも適用できることは明白である。
In the above-described embodiment, an example in which the present invention is applied to a twisted nematic (TN) type liquid crystal display device has been described. However, it goes without saying that the present invention can be applied to an in-plane switching (IPS) type liquid crystal display device. In the IPS liquid crystal display device, the pixel electrode is usually formed of a metal film. However, in the TFT substrate as shown in the embodiment, the connection electrode of the terminal portion, the bundling of the common wiring, the gate layer and the drain of the protection transistor portion This is because the transparent conductive film on the passivation film is used for layer conversion with the layer, so that the manufacturing process flow is the same for both the TN type and the IPS type. Further, even in an IPS type liquid crystal display device, there is a technique of forming a pixel electrode and a common electrode with a transparent conductive film on a passivation film in order to improve an aperture ratio, and the present invention can be applied to such a liquid crystal display device. Is obvious.
また、前述した実施形態では、Al側面の保護処理を温水洗により行う例を示したが、
工程数が一工程増えるが、酸素や窒素等のプラズマ処理を行い、Alの酸化膜や窒化膜を
形成してもよい。但し、この場合は、等方的なPEモードでプラズマ処理を行い、保護膜
の横方向の厚さを少なくとも100nm以上に形成する必要がある。保護膜の横方向の厚
さが数十nm程度以下では、ドライエッチングガスが膜の欠陥部分から内部に容易に侵入
して、保護効果が十分でないためである。
In the above-described embodiment, the example in which the protection treatment of the Al side surface is performed by washing with warm water is shown.
Although the number of steps is increased by one step, an Al oxide film or a nitride film may be formed by performing plasma treatment with oxygen or nitrogen. However, in this case, it is necessary to perform plasma processing in an isotropic PE mode and to form the protective film with a thickness in the lateral direction of at least 100 nm or more. This is because if the thickness of the protective film in the lateral direction is about several tens of nanometers or less, the dry etching gas easily penetrates into the inside from the defective portion of the film and the protective effect is not sufficient.
また、前述した実施形態では、信号線が高融点金属/Al(合金)/高融点金属の3層
の積層配線に適用した例を示したが、Al(合金)/高融点金属の2層配線にも適用可能
である。この場合は、画素電極を信号線より下側に形成するTFT構造を採用すればよい
。
In the above-described embodiment, an example in which the signal line is applied to a three-layer laminated wiring of refractory metal / Al (alloy) / refractory metal is shown. It is also applicable to. In this case, a TFT structure in which the pixel electrode is formed below the signal line may be employed.
また、前述した実施形態では、a−SiTFTの例を示したが、ポリシリコン(p−S
i)TFTにも適用できることは言うまでもない。
In the above-described embodiment, an example of the a-Si TFT is shown. However, polysilicon (p-S
i) Needless to say, the present invention can also be applied to TFTs.
以上説明したように、本発明の好適な実施態様によれば、信号線やソース、ドレイン電
極を形成後、信号線やソース、ドレイン電極の側部に露出したAl(合金)膜の側面をA
l(合金)の酸化膜や水酸化膜からなる保護膜により保護するため、その後の半導体層の
エッチングやチャネルエッチング時に塩素系ガスやフッ素系ガスに起因するAl(合金)
膜の腐食を抑制することができる。さらに、信号線やソース、ドレイン電極の金属膜がエ
ッチングマスクであるフォトレジストから後退しているため、半導体層のエッチングやチ
ャネルエッチング時に塩素系ガスやフッ素系ガスのプラズマに曝されにくくなり、Al(
合金)膜の腐食を抑制することができる。
As described above, according to the preferred embodiment of the present invention, after the formation of the signal line, the source, and the drain electrode, the side surface of the Al (alloy) film exposed on the side of the signal line, the source, and the drain electrode is defined as A.
Al (alloy) caused by chlorine gas or fluorine gas during subsequent semiconductor layer etching or channel etching to protect with l (alloy) oxide film or hydroxide film protective film
Corrosion of the film can be suppressed. In addition, since the metal film of the signal line, source and drain electrodes has receded from the photoresist which is an etching mask, it is difficult to be exposed to plasma of chlorine gas or fluorine gas during etching of the semiconductor layer or channel etching. (
Alloy) Corrosion of the film can be suppressed.
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了
後、同一真空中で真空引きを行い、さらに、O2、N2、H2、Heの何れかガスでプラズ
マ処理することにより、基板上に残留しているフッ素系ガス、塩素系ガスを除去、置換す
るので、半導体層のエッチングやチャネルエッチング時に基板に付着した塩素系ガスやフ
ッ素系ガスを効率よく除去でき、Al(合金)膜の腐食を抑制することができる。
また、半導体層エッチング、チャネルエッチング工程において、ドライエッチング終了
後、洗浄処理までの時間を10分以内とすることにより、基板に残留しているフッ素系ガ
ス、塩素系ガスを除去するので、半導体層のエッチングやチャネルエッチング時に基板に
付着した塩素系ガスやフッ素系ガスを除去でき、Al(合金)膜の腐食を抑制することが
できる。
Further, in the semiconductor layer etching and channel etching processes, after the dry etching is completed, evacuation is performed in the same vacuum, and further, plasma treatment is performed with any one gas of O 2 , N 2 , H 2 , and He, thereby forming a substrate on the substrate. The fluorine-based gas and chlorine-based gas remaining in the substrate are removed and replaced, so that the chlorine-based gas and fluorine-based gas adhering to the substrate during the etching of the semiconductor layer and the channel etching can be efficiently removed, and the Al (alloy) film Corrosion can be suppressed.
Further, in the semiconductor layer etching and channel etching process, the fluorine gas and chlorine gas remaining on the substrate are removed by setting the time from the completion of dry etching to the cleaning process within 10 minutes, so that the semiconductor layer The chlorine-based gas and fluorine-based gas adhering to the substrate at the time of etching and channel etching can be removed, and corrosion of the Al (alloy) film can be suppressed.
1、3 高融点金属層
2 Al(合金)層
4 3層膜
10 TFT基板
11 走査線
12 信号線
13 薄膜トランジスタ(TFT)
14 走査線端子
15 信号線端子
20、50 透明絶縁性基板
21 ゲート電極
22 ゲート絶縁膜
23 半導体層
24 ソース電極
25 ドレイン電極
26 パッシベーション膜
27 画素電極
28 アモルファスシリコン(a−Si型)層
29 N型アモルファスシリコン(n+型a−Si)層
31 蓄積容量電極
32 遮光層
33、34 端子部金属膜
35 画素部コンタクトホール
36 端子部コンタクトホール
37 接続電極
38 保護膜
40 対向基板
41 配向膜
42 カラーフィルタ
43 ブラックマトリクス
44 共通電極
45 シール
46 液晶
47 偏向板
51、52、53、54、55 フォトレジスト
61 チャネル保護膜
DESCRIPTION OF
DESCRIPTION OF SYMBOLS 14
Claims (4)
前記積層金属膜上にフォトレジストパターンを形成する工程と、前記フォトレジストをマスクとして前記積層金属膜をエッチングして前記積層金属膜パターンを形成する工程と、
前記フォトレジストまたは前記積層金属膜をマスクとして前記半導体層の一部または全部をドライエッチングする工程とを具備し、
前記ドライエッチング後、前記基板を収納するチャンバーの真空引きを行なう工程と、前記真空引きを行なう工程の後に前記基板をプラズマ処理する工程とをさらに有し、前記真空引きを行なう工程と前記プラズマ処理する工程とにより前記基板上に残留するエッチングガスを除去することを特徴とする液晶表示装置の製造方法。 A method of manufacturing a liquid crystal display device, wherein a semiconductor layer and a laminated metal film of a refractory metal film and a low resistance metal film are patterned on a substrate,
Forming a photoresist pattern on the laminated metal film, etching the laminated metal film using the photoresist as a mask, and forming the laminated metal film pattern;
Dry etching part or all of the semiconductor layer using the photoresist or the laminated metal film as a mask,
After the dry etching, the method further includes a step of evacuating a chamber for housing the substrate, and a step of performing a plasma treatment on the substrate after the step of performing the evacuation, and the step of performing the evacuation and the plasma treatment An etching gas remaining on the substrate is removed by the step of performing the method of manufacturing a liquid crystal display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007208117A JP4747139B2 (en) | 2002-11-15 | 2007-08-09 | Manufacturing method of liquid crystal display device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002332484 | 2002-11-15 | ||
JP2002332484 | 2002-11-15 | ||
JP2007208117A JP4747139B2 (en) | 2002-11-15 | 2007-08-09 | Manufacturing method of liquid crystal display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003378471A Division JP4651929B2 (en) | 2002-11-15 | 2003-11-07 | Manufacturing method of liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008033337A JP2008033337A (en) | 2008-02-14 |
JP4747139B2 true JP4747139B2 (en) | 2011-08-17 |
Family
ID=39122738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007208117A Expired - Lifetime JP4747139B2 (en) | 2002-11-15 | 2007-08-09 | Manufacturing method of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747139B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101609557B1 (en) * | 2008-09-19 | 2016-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device |
WO2010058825A1 (en) * | 2008-11-20 | 2010-05-27 | 株式会社神戸製鋼所 | Al ALLOY FILM FOR DISPLAY DEVICE, THIN FILM TRANSISTOR SUBSTRATE, METHOD FOR MANUFACTURING SAME, AND DISPLAY DEVICE |
JP4977230B2 (en) * | 2010-03-31 | 2012-07-18 | 積水化学工業株式会社 | Etching method and apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259066A (en) * | 1992-03-13 | 1993-10-08 | Texas Instr Japan Ltd | Positive photoresist removing liquid and manufacture of semiconductor device |
JP2701811B2 (en) * | 1995-10-27 | 1998-01-21 | 株式会社日立製作所 | Plasma processing method and apparatus |
JP3221373B2 (en) * | 1997-10-24 | 2001-10-22 | 日本電気株式会社 | Patterning method for laminated wiring |
JPH11135479A (en) * | 1997-10-27 | 1999-05-21 | Canon Inc | Semiconductor device, board for display device and manufacture of liquid crystal display device |
JP3356159B2 (en) * | 1999-05-20 | 2002-12-09 | 日本電気株式会社 | Method for manufacturing thin film transistor |
-
2007
- 2007-08-09 JP JP2007208117A patent/JP4747139B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2008033337A (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4651929B2 (en) | Manufacturing method of liquid crystal display device | |
US7517464B2 (en) | Method for manufacturing an LCD device | |
JP4920140B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US7554207B2 (en) | Method of forming a lamination film pattern and improved lamination film pattern | |
US6872603B2 (en) | Method for forming interconnections including multi-layer metal film stack for improving corrosion and heat resistances | |
JP2004163901A (en) | Array substrate for liquid crystal display device and its manufacture method | |
KR20080036282A (en) | Method of manufacturing thin film transistor substrate | |
KR20000005982A (en) | Display panel and method of fabricating the same | |
JP4076164B2 (en) | Method for manufacturing active matrix substrate | |
JP4747139B2 (en) | Manufacturing method of liquid crystal display device | |
JP5411236B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP4800236B2 (en) | Thin film transistor manufacturing method and liquid crystal display device using the same | |
JP5707725B2 (en) | Thin film patterning method and display panel manufacturing method | |
JP4667846B2 (en) | Method for manufacturing thin film transistor array substrate | |
JP4579012B2 (en) | Manufacturing method of liquid crystal display device | |
JP5087825B2 (en) | Method for manufacturing active substrate | |
JP3169322B2 (en) | Active matrix substrate and manufacturing method thereof | |
JP2002189226A (en) | Liquid crystal display device and manufacturing method therefor | |
JP2937126B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
JP4572096B2 (en) | Laminated metal film pattern forming method | |
JPH09232585A (en) | Electronic device with anodic oxide film, and etching of anodic oxide film | |
JP4353282B2 (en) | Electro-optic device | |
JP2008242086A (en) | Manufacturing method of electrooptical device | |
JP2006080171A (en) | Manufacturing method of thin film transistor panel | |
JPH04213427A (en) | Production of electrode wiring of multiplayered metal film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110516 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4747139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |