JP4742545B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP4742545B2 JP4742545B2 JP2004262165A JP2004262165A JP4742545B2 JP 4742545 B2 JP4742545 B2 JP 4742545B2 JP 2004262165 A JP2004262165 A JP 2004262165A JP 2004262165 A JP2004262165 A JP 2004262165A JP 4742545 B2 JP4742545 B2 JP 4742545B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- semiconductor device
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 113
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 111
- 238000000034 method Methods 0.000 title claims description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 125000005842 heteroatom Chemical group 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 19
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000007772 electrode material Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 35
- 230000003647 oxidation Effects 0.000 description 19
- 238000007254 oxidation reaction Methods 0.000 description 19
- 239000012535 impurity Substances 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000003763 carbonization Methods 0.000 description 2
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、炭化珪素半導体装置及びその製造方法に関し、より詳しくは、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させるための技術に係わる。 The present invention relates to a silicon carbide semiconductor device and a manufacturing method thereof, and more particularly to a technique for improving the reliability of a gate insulating film and the driving force of a silicon carbide semiconductor device.
炭化珪素(SiC)は、シリコン(Si)と比較して絶縁破壊電界強度が一桁大きく、またシリコンと同様、熱酸化処理を行えることから、次世代の半導体材料として期待されている。中でも、炭化珪素の電力変換用素子への応用に対する期待は非常に高く、近年、炭化珪素を利用した高耐圧、且つ、低損失のパワートランジスタに関する研究が盛んに行われている。ところで、一般に、パワートランジスタの低損失化のためには、パワートランジスタの低オン抵抗化が必要条件であることから、本願発明の発明者らは、オン抵抗を効果的に低減可能なパワートランジスタに関する研究を精力的に行ってきた(特許文献1を参照)。
しかしながら、従来までは、パワートランジスタは、炭化珪素エピタキシャル層上にヘテロ半導体領域を構成する材料である多結晶シリコンを堆積,パターニングした後、炭化エピタキシャル層とヘテロ半導体領域表面上にゲート絶縁膜を形成することにより製造されていたために、炭化珪素エピタキシャル層と多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜を形成することは困難であった。このため、従来までは、ゲート絶縁膜はCVD(Chemical Vapor Deposition)法等の堆積法によって形成されていた。 However, until now, power transistors have been formed by depositing and patterning polycrystalline silicon, which is a material constituting the hetero semiconductor region, on the silicon carbide epitaxial layer, and then forming a gate insulating film on the surface of the carbonized epitaxial layer and the hetero semiconductor region. Therefore, it has been difficult to form a gate insulating film having a uniform thickness using a thermal oxidation method because of the difference in oxidation rate between the silicon carbide epitaxial layer and the polycrystalline silicon. For this reason, conventionally, the gate insulating film has been formed by a deposition method such as a CVD (Chemical Vapor Deposition) method.
ところが、堆積法により形成されたゲート絶縁膜中には、堆積時に原料ガスの反応生成物等の不純物が混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜と炭化珪素エピタキシャル層の接合界面には、未結合手(いわゆるダングリングボンド)に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。 However, in the gate insulating film formed by the deposition method, impurities such as reaction products of the source gas are likely to be mixed during deposition, and defect regions having an incomplete structure are often included. For this reason, the gate insulating film formed by the deposition method has a problem in reliability as compared with the gate insulating film formed by the thermal oxidation method. In addition, there is an interface state due to dangling bonds (so-called dangling bonds) at the junction interface between the gate insulating film and the silicon carbide epitaxial layer formed by the deposition method, which causes problems in terms of transistor driving power. is there.
本発明は、上記課題を解決するためになされたものであり、その目的は、ゲート絶縁膜の信頼性及び炭化珪素半導体装置の駆動力を向上させることが可能な炭化珪素半導体装置及びその製造方法を提供することにある。 The present invention has been made to solve the above-described problems, and an object thereof is a silicon carbide semiconductor device capable of improving the reliability of the gate insulating film and the driving force of the silicon carbide semiconductor device, and a method for manufacturing the same. Is to provide.
本発明に係る炭化珪素半導体装置の製造方法は、炭化珪素半導体基体と、炭化珪素半導体基体表面の所定領域に形成された、炭化珪素半導体基体と異なるバンドキャップ幅を有する半導体材料から成るヘテロ半導体領域と、ゲート絶縁膜を介して炭化珪素半導体基体とヘテロ半導体領域のヘテロ接合界面に近接配置されたゲート電極と、ヘテロ半導体領域に接続されたソース電極と、炭化珪素半導体基体に接続されたドレイン電極とを備える炭化珪素半導体装置の製造方法であって、炭化珪素半導体基体表面を熱酸化して絶縁膜を形成する工程と、絶縁膜上にゲート電極を形成するゲート電極材料を堆積する工程と、炭化珪素半導体基体表面の一部を露出させて、絶縁膜と前記ゲート電極材料をエッチングすることにより第1のゲート絶縁膜とゲート電極を形成する工程と、露出している炭化珪素半導体基体表面には第2のゲート絶縁膜が形成されず、ゲート電極表面に第2のゲート絶縁膜が形成される条件の水蒸気と酸素の混合雰囲気下で、ゲート電極表面を熱酸化する工程と、第1のゲート絶縁膜とゲート電極を形成したときに露出した炭化珪素半導体基体表面にへテロ半導体領域を形成する工程を有する。 A method for manufacturing a silicon carbide semiconductor device according to the present invention includes a silicon carbide semiconductor substrate, and a hetero semiconductor region made of a semiconductor material having a band cap width different from that of the silicon carbide semiconductor substrate, formed in a predetermined region of the silicon carbide semiconductor substrate surface. A gate electrode disposed close to a heterojunction interface between the silicon carbide semiconductor substrate and the hetero semiconductor region via a gate insulating film, a source electrode connected to the hetero semiconductor region, and a drain electrode connected to the silicon carbide semiconductor substrate A method of manufacturing a silicon carbide semiconductor device comprising: a step of thermally oxidizing a silicon carbide semiconductor substrate surface to form an insulating film; and a step of depositing a gate electrode material for forming a gate electrode on the insulating film; exposes a portion of the carbonization silicon semiconductor substrate surface, a first gate insulating film by etching the gate electrode material and insulation Enmaku Forming a Gate electrode, the silicon carbide semiconductor substrate surface that is exposed is not formed second gate insulating film, and a steam condition in which the second gate insulating film is formed on the gate electrode surface in a mixed atmosphere of oxygen, forming a step of thermally oxidizing the surface of the gate electrode, the hetero semiconductor region to the exposed carbonization silicon semiconductor substrate surface at the time of forming the first gate insulating film and the gate electrode Have
本発明に係る炭化珪素半導体装置及びその製造方法によれば、ゲート絶縁膜は、炭化珪素半導体基体及びゲート電極表面を選択的に熱酸化することにり形成されるため、酸化速度の違いの影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。また、炭化珪素半導体基体とゲート絶縁膜の界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置の駆動力を向上させることができる。 According to the silicon carbide semiconductor device and the method for manufacturing the same according to the present invention, the gate insulating film is formed by selectively thermally oxidizing the silicon carbide semiconductor substrate and the surface of the gate electrode. A gate insulating film made of a thermal oxide film having a uniform and good film quality can be formed without being subjected to this. In addition, since there are few interface states due to dangling bonds at the interface between the silicon carbide semiconductor substrate and the gate insulating film, the driving force of the silicon carbide semiconductor device can be improved.
以下、図面を参照して、本発明の実施形態となる炭化珪素半導体装置の構成及びその製造方法について説明する。 Hereinafter, a configuration of a silicon carbide semiconductor device according to an embodiment of the present invention and a method for manufacturing the same will be described with reference to the drawings.
〔炭化珪素半導体装置の構成〕
始めに、図1を参照して、本発明の実施形態となる炭化珪素半導体装置の構成について説明する。なお、図1は、本発明の実施形態となる炭化珪素半導体装置の断面構成図を示し、2つの構成単位(セル)が連続的に形成されている状態を表している。
[Configuration of silicon carbide semiconductor device]
First, with reference to FIG. 1, the structure of the silicon carbide semiconductor device which becomes embodiment of this invention is demonstrated. FIG. 1 shows a cross-sectional configuration diagram of a silicon carbide semiconductor device according to an embodiment of the present invention, and shows a state in which two structural units (cells) are continuously formed.
本発明の実施形態となる炭化珪素半導体装置1は、図1に示すように、N+型の炭化珪素半導体基板2とこの炭化珪素半導体基板2上に積層されたN−型の炭化珪素エピタキシャル層3とから成る炭化珪素半導体基体4と、炭化珪素エピタキシャル層3表面上の所定領域に形成されたゲート絶縁膜5a,5bと、ゲート絶縁膜5a,5b上に形成され、ゲート端子Gと電気的に接続されるゲート電極6a,6bと、ゲート電極6a,6b表面上に形成されたゲート絶縁膜7a,7bとを有する。なお、図示しないが、上記ゲート電極6a,6bは図面奥行き方向で繋がっているものとする。
As shown in FIG. 1, a silicon carbide semiconductor device 1 according to an embodiment of the present invention includes an N + type silicon carbide semiconductor substrate 2 and an N − type silicon carbide epitaxial layer stacked on the silicon carbide semiconductor substrate 2. 3, a gate
また、この炭化珪素半導体装置1は、ゲート絶縁膜5a,5bが形成されていない炭化珪素エピタキシャル層3表面上の領域に形成されたヘテロ半導体領域8と、ヘテロ半導体領域8表面の一部とゲート絶縁膜7a,7b上に形成された層間絶縁膜10a,10bと、ヘテロ半導体領域8の露出表面に形成され、ソース端子Sと電気的に接続されるソース電極11と、炭化珪素半導体基体4の底面に形成され、ドレイン端子Dと電気的に接続されるドレイン電極12とを有する。
Silicon carbide semiconductor device 1 includes a
〔炭化珪素半導体装置の製造方法〕
次に、図2を参照して、上記炭化珪素半導体装置1の製造方法について説明する。
[Method of Manufacturing Silicon Carbide Semiconductor Device]
Next, with reference to FIG. 2, a method for manufacturing silicon carbide semiconductor device 1 will be described.
上記炭化珪素半導体装置1を製造する際は、始めに、図2(a)に示すように、N+型の炭化珪素半導体基板2上にN−型の炭化珪素をエピタキシャル成長させることにより炭化珪素半導体基体4を形成する。なお、この実施形態では、炭化珪素エピタキシャル層3の不純物濃度及び膜厚はそれぞれ、1.0×1016cm−3,10μmとした。
When manufacturing the silicon carbide semiconductor device 1, first, as shown in FIG. 2A, a silicon carbide semiconductor is formed by epitaxially growing N − type silicon carbide on the N + type silicon carbide semiconductor substrate 2. A
次に、図2(b)に示すように、炭化珪素半導体基体4表面にある炭化珪素エピタキシャル層3に対して熱酸化処理を施すことにより炭化珪素エピタキシャル層3表面上に絶縁膜5を形成した後、絶縁膜5上に多結晶シリコン6を5000Å程度の膜厚まで堆積させる。なお、この実施形態では、1100℃のドライ酸化処理によって膜厚500Åの絶縁膜5を形成した。
Next, as shown in FIG. 2B, the silicon carbide epitaxial layer 3 on the surface of the silicon
次に、図3(c)に示すように、多結晶シリコン6にP+型の不純物としてリン13をドーピングする。なお、この実施形態では、リン13は、加速電圧40keV,ドーズ量5.0×1015cm−3のイオン注入条件で多結晶シリコン6にドーピングした。また、この実施形態では、イオン注入処理によりリン13をドーピングしたが、拡散法によりリン13をドーピングしてもよいし、多結晶シリコン6を堆積させる際にリン13を同時にドーピングしてもよい。 Next, as shown in FIG. 3C, the polycrystalline silicon 6 is doped with phosphorus 13 as a P + -type impurity. In this embodiment, the phosphorus 13 is doped into the polycrystalline silicon 6 under the ion implantation conditions of an acceleration voltage of 40 keV and a dose of 5.0 × 10 15 cm −3 . In this embodiment, phosphorus 13 is doped by ion implantation. However, phosphorus 13 may be doped by a diffusion method, or phosphorus 13 may be simultaneously doped when polycrystalline silicon 6 is deposited.
次に、図3(d)に示すように、フォトリソグラフィ処理とエッチング処理とにより多結晶シリコン6と絶縁膜5とをパターニングすることにより、炭化珪素エピタキシャル層3表面の一部を露出させ、ゲート絶縁膜5a,5bとゲート電極6a,6bとを同時に形成する。なお、ゲート絶縁膜5a,5bは、上述の通り、炭化珪素に対して熱酸化処理を施すことにより形成されている。そして、一般に、熱酸化法によって形成されたゲート絶縁膜5a,5bと炭化珪素エピタキシャル層3の界面には、堆積法によって形成された絶縁膜の場合における界面と比較して、未結合手が少ないため、界面準位が少なく、トランジスタの駆動力を向上させることができる。また、熱酸化法によって形成されたゲート絶縁膜5a,5bは、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
Next, as shown in FIG. 3D, the polycrystalline silicon 6 and the insulating film 5 are patterned by photolithography and etching, thereby exposing a part of the surface of the silicon carbide epitaxial layer 3 and the gate. Insulating
次に、図4(e)に示すように、酸素分圧が5%未満のH2O(水蒸気)とO2(酸素)の混合雰囲気下でゲート電極6a,6b表面に対して熱酸化処理を施すことにより、500Å程度の膜厚を有するゲート絶縁膜7a,7bをゲート電極6a,6b表面上に形成する。なお、酸素分圧が5%未満のH2OとO2の混合雰囲気下で熱酸化処理を行った場合には、露出している炭化珪素エピタキシャル層3表面上には熱酸化膜は形成されず、ゲート電極6a,6b表面上にのみ選択的に熱酸化膜を形成することができる。また、このようにして形成されたゲート絶縁膜7a,7bは、上述の通り、堆積法によって形成された絶縁膜と比較して膜質が良好であるため、絶縁膜の信頼性を向上させることができる。
Next, as shown in FIG. 4E, thermal oxidation treatment is performed on the surfaces of the
ここで、この実施形態では、ゲート電極6a,6bを多結晶シリコンにより形成したが、ゲート電極6a,6bを多結晶シリコンにより形成することによって、エッチングやドーピング等の製造プロセスを容易にすることができる。なお、ゲート電極6a,6bを構成する材料は、シリコンを含む、換言すれば、シリコンの熱酸化膜を形成可能な材料であればどのような材料であってもよく、例えば、単結晶シリコンや多結晶炭化珪素を用いてもよい。
Here, in this embodiment, the
次に、多結晶シリコンを5000Å程度の膜厚まで堆積させた後に、POCl3雰囲気中にて多結晶シリコン中にリンを拡散させて多結晶シリコン中に不純物をドーピングすることにより、図4(f)に示すように、炭化珪素エピタキシャル層3及びゲート絶縁膜7a,7b表面上にN型の多結晶シリコンから成るヘテロ半導体領域8を形成する。なお、N型の多結晶シリコンは炭化珪素とは異なるバンドキャップを有する半導体材料であるために、炭化珪素エピタキシャル層3とヘテロ半導体領域8との間のヘテロ接合界面にはエネルギー障壁が形成される。
Next, after depositing polycrystalline silicon to a film thickness of about 5000 mm, phosphorus is diffused into the polycrystalline silicon in a POCl 3 atmosphere, and impurities are doped into the polycrystalline silicon, thereby obtaining the structure shown in FIG. ), A
また、この実施形態では、拡散処理により多結晶シリコンに不純物をドーピングしたが、イオン注入法により不純物をドーピングしてもよいし、多結晶シリコンを堆積させる際に不純物を同時にドーピングしてもよい。また、この実施形態では、ヘテロ半導体領域8を多結晶シリコンにより形成したが、アモルファスシリコンや単結晶シリコンを用いてもよい。これらの材料を用いてヘテロ半導体領域8を形成することにより、エッチングやドーピング等の製造プロセスを容易にすることができる。
In this embodiment, the impurity is doped into the polycrystalline silicon by the diffusion treatment. However, the impurity may be doped by an ion implantation method, or the impurity may be simultaneously doped when depositing the polycrystalline silicon. In this embodiment, the
次に、ゲート絶縁膜7a,7b表面の一部が露出するようにフォトリソグラフィ処理とエッチング処理とによりゲート絶縁膜7a,7b表面上のヘテロ半導体領域8の一部を除去した後、図5(g)に示すように、ゲート絶縁膜7a,7b上における膜厚が1.0μm程度になるまで、ゲート絶縁膜7a,7b及びヘテロ半導体領域8表面上に層間絶縁膜10を堆積させる。また、スパッタリング法によって半導体基体4の底面にニッケルを堆積し、1000℃,1分間のコンタクトアニールを窒素雰囲気中で行うことにより、半導体基体4の底面にドレイン電極12を形成する。
Next, after removing a part of the
次に、ヘテロ半導体領域8表面上の層間絶縁膜10の一部を除去することにより、ヘテロ半導体領域8表面の一部が露出させてコンタクトホールを形成し、スパッタリング法によりコンタクトホール内にアルミニウムを堆積させる。そして最後に、フォトリソグラフィ処理とエッチング処理とによりアルミニウムをパターニングすることにより、図5(h)に示すようにソース電極11を形成し、炭化珪素半導体装置1の一連の製造工程は終了する。
Next, by removing a part of the
〔炭化珪素半導体装置のスイッチ動作〕
次に、上記炭化珪素半導体装置1のスイッチ動作について説明する。
[Switch operation of silicon carbide semiconductor device]
Next, the switch operation of silicon carbide semiconductor device 1 will be described.
ソース電極11を接地し、ドレイン電極12に正電位を印加した状態で、ゲート電極6a,6bを接地電位、又は負電位とした場合、ヘテロ半導体領域8と炭化珪素エピタキシャル層3との間のヘテロ接合界面に存在するエネルギー障壁によって電子の移動が阻止されるために、ソース電極11とドレイン電極12との間には電流は流れず、遮断状態になる。そして、遮断状態から導通状態へと切り替わるようにゲート電極6a,6bに正電位を印加した場合、ゲート絶縁膜5a,5b及びゲート絶縁膜7a,7bとを介して、ヘテロ半導体領域8と炭化珪素エピタキシャル層3との間のヘテロ接合界面までゲート電界が及ぶために、ゲート電極6a,6b近傍のヘテロ半導体領域8と炭化珪素エピタキシャル層3に電子の蓄積層が形成される。すなわち、ヘテロ接合界面付近のヘテロ半導体領域8側のポテンシャル(エネルギー準位)が押し下げられ、且つ、ヘテロ接合界面付近の炭化珪素エピタキシャル層4側のエネルギー障壁が急峻になることから、エネルギー障壁中を電子がトンネリングすることが可能となり、導通状態となる。
When the
次に、導通状態から遮蔽状態へと切り替わるようにゲート電極6a,6bに再び接地電位、又は負電位を印加した場合、ヘテロ半導体領域8と炭化珪素エピタキシャル層3との間のヘテロ接合界面に形成されていた電子の蓄積状態が解除され、エネルギー障壁中の電子のトンネリングが止まる。そして、ヘテロ半導体領域8から炭化珪素エピタキシャル層3への電子の流れが止まり、さらに炭化珪素エピタキシャル層3中にあった電子は炭化珪素基板2側に流れ枯渇する。そして、炭化珪素エピタキシャル層3側にはヘテロ接合から空乏層が広がり、再び遮断状態になる。
Next, when a ground potential or a negative potential is again applied to the
従来までの炭化珪素半導体装置は、図6に示すような構成を有し、ヘテロ半導体領域8a,8bと炭化珪素エピタキシャル層3との間に形成されるヘテロ接合界面のエネルギー障壁の高さをゲート電極6からの電界によって変化させることでスイッチ動作を行うことにより、チャネル領域における電圧降下を無くし、オン抵抗の低減を図っていた。また、ソース電極11a,11bとドレイン電極12との間に高電圧が印加された場合、ヘテロ接合界面のヘテロ半導体領域8a,8b側に形成される蓄積層に電界が終端されてヘテロ半導体領域8a,8bはブレークダウンしないために、ソース電極11a,11bとドレイン電極12との間の耐圧を高くすることができる。そして、このような構成を有する従来までの炭化珪素半導体装置では、図7(a)に示すように、炭化珪素エピタキシャル層3上にヘテロ半導体領域8a,8bを構成する材料である多結晶シリコンを堆積,パターニングした後に、図7(b)に示すように、炭化珪素エピタキシャル層3とヘテロ半導体領域8a,8b表面上にゲート絶縁膜21を形成していた。
The conventional silicon carbide semiconductor device has a structure as shown in FIG. 6 and gates the height of the energy barrier at the heterojunction interface formed between
しかしながら、このようにしてゲート絶縁膜21を形成した場合、炭化珪素エピタキシャル層3とヘテロ半導体領域8a,8bを形成する多結晶シリコンの酸化速度の違いから、熱酸化法を用いて均一な厚さを有するゲート絶縁膜21を形成することが困難である。また、堆積法によりゲート絶縁膜21を形成した場合には、堆積時に原料ガスの反応生成物等の不純物がゲート絶縁膜21中に混入しやすく、構造が不完全な欠陥領域が含まれることが多い。このため、堆積法により形成されたゲート絶縁膜21は、熱酸化法で形成されたものと比較すると、信頼性の面で問題がある。さらに、堆積法で形成されたゲート絶縁膜21と炭化珪素エピタキシャル層3の接合界面には、未結合手(いわゆるダングリングボンド)に起因する界面準位が存在し、トランジスタの駆動力の面で問題がある。
However, when
これに対して、本発明の実施形態となる炭化珪素半導体装置1の製造工程によれば、上述の通り、炭化珪素エピタキシャル層3表面に熱酸化処理を施すことによりゲート絶縁膜5a,5bを形成し、多結晶シリコンから成るゲート電極6a,6b表面に熱酸化処理を施すことによりゲート絶縁膜7a,7bを形成する。そして、このような製造工程によれば、異なる酸化速度を有する炭化珪素及び多結晶シリコンをそれぞれ選択的に熱酸化することによりゲート絶縁膜が形成されるため、酸化速度の差の影響を受けることなく、均一で膜質のよい熱酸化膜から成るゲート絶縁膜を形成することができる。すなわち、信頼性が高いゲート絶縁膜を形成することができる。また、炭化珪素エピタキシャル層3とゲート絶縁膜5a,5bの界面には、未結合手に起因する界面準位が少ないので、炭化珪素半導体装置1の駆動力を向上させることができる。
In contrast, according to the manufacturing process of silicon carbide semiconductor device 1 according to the embodiment of the present invention,
なお、ゲート電極6a,6b表面は、酸素分圧が5%未満の水蒸気と酸素の混合雰囲気下で熱酸化処理することが望ましい。このような工程によれば、ゲート電極6a,6b表面のみ選択的に熱酸化膜を形成することができる。また、ゲート電極6a,6bは、少なくともシリコンを含む材料により形成することが望ましい。このような工程によれば、ゲート電極6a,6b表面に熱酸化膜を容易に形成することができる。
The surfaces of the
さらに、ゲート電極材料は、多結晶シリコンであることが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。また、ヘテロ半導体領域8は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかにより形成することが望ましい。このような工程によれば、エッチングやドーピング等の製造プロセスを容易にすることができる。
Furthermore, the gate electrode material is desirably polycrystalline silicon. Such a process can facilitate manufacturing processes such as etching and doping. The
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。例えば、上記実施形態では、炭化珪素半導体基体4の導電型はN型であるとしたがP型であってもよい。また、上記実施形態では、ヘテロ半導体領域8の導電型はN型であるとしたが、ゲート電界によって電子の蓄積層が形成される不純物濃度であればP型であってもよい。また、上記実施形態では、ゲート電極6a,6bを形成する多結晶シリコンの導電型はN型であるとしたがP型であってもよい。さらに、上記実施形態では、ヘテロ半導体領域8は多結晶シリコンにより形成されているが、炭化珪素半導体基体4とヘテロ接合を形成する半導体材料であれば、シリコンゲルマニウム(SiGe),ゲルマニウム(Ge)などの他の半導体材料であってもよい。このように、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
As mentioned above, although the embodiment to which the invention made by the present inventors was applied has been described, the present invention is not limited by the description and the drawings that form part of the disclosure of the present invention according to this embodiment. For example, in the above embodiment, the conductivity type of silicon
1:炭化珪素半導体装置
2:炭化珪素半導体基板
3:炭化珪素エピタキシャル層
4:炭化珪素半導体基体
5:絶縁膜
5a,5b:ゲート絶縁膜(第1のゲート絶縁膜)
6:多結晶シリコン
6a,6b:ゲート電極
7a,7b:ゲート絶縁膜(第2のゲート絶縁膜)
8:ヘテロ半導体領域
10a,10b:層間絶縁膜
11:ソース電極
12:ドレイン電極
13:リン
D:ドレイン端子
G:ゲート端子
S:ソース端子
1: Silicon carbide semiconductor device 2: Silicon carbide semiconductor substrate 3: Silicon carbide epitaxial layer 4: Silicon carbide semiconductor substrate 5: Insulating
6:
8:
Claims (6)
前記炭化珪素半導体基体表面を熱酸化して絶縁膜を形成する工程と、
前記絶縁膜上に前記ゲート電極を形成するゲート電極材料を堆積する工程と、
前記絶縁膜と前記ゲート電極材料をエッチングすることにより、前記炭化珪素半導体基体表面の一部を露出させて、第1のゲート絶縁膜と前記ゲート電極を形成する工程と、
露出している前記炭化珪素半導体基体表面には第2のゲート絶縁膜が形成されず、前記ゲート電極表面に前記第2のゲート絶縁膜が形成される条件の水蒸気と酸素の混合雰囲気下で、前記ゲート電極表面を熱酸化する工程と、
前記第1のゲート絶縁膜と前記ゲート電極を形成したときに露出した前記炭化珪素半導体基体表面に前記へテロ半導体領域を形成する工程と、
を有することを特徴とする炭化珪素半導体装置の製造方法。 A silicon carbide semiconductor substrate, a hetero semiconductor region made of a semiconductor material having a band cap width different from that of the silicon carbide semiconductor substrate, formed in a predetermined region on the surface of the silicon carbide semiconductor substrate, and a silicon carbide semiconductor substrate through a gate insulating film, A method for manufacturing a silicon carbide semiconductor device comprising: a gate electrode disposed adjacent to a heterojunction interface of a hetero semiconductor region; a source electrode connected to the hetero semiconductor region; and a drain electrode connected to a silicon carbide semiconductor substrate. There,
A step of thermally oxidizing the silicon carbide semiconductor substrate surface to form an insulating film;
Depositing a gate electrode material for forming the gate electrode on the insulating film;
Etching the insulating film and the gate electrode material to expose a portion of the surface of the silicon carbide semiconductor substrate to form the first gate insulating film and the gate electrode;
In a mixed atmosphere of water vapor and oxygen under the condition that the second gate insulating film is not formed on the exposed silicon carbide semiconductor substrate surface and the second gate insulating film is formed on the gate electrode surface, Thermally oxidizing the gate electrode surface ;
Forming the hetero semiconductor region on the surface of the silicon carbide semiconductor substrate exposed when the first gate insulating film and the gate electrode are formed;
A method for manufacturing a silicon carbide semiconductor device, comprising:
前記炭化珪素半導体基体表面を熱酸化して絶縁膜を形成するときの水蒸気と酸素の混合雰囲気下における酸素分圧は、前記ゲート電極表面を選択的に熱酸化して第2のゲート絶縁膜を形成するときの水蒸気と酸素の混合雰囲気下における酸素分圧よりも高いことを特徴とする炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device according to claim 1,
When the silicon carbide semiconductor substrate surface is thermally oxidized to form an insulating film, the oxygen partial pressure in a mixed atmosphere of water vapor and oxygen selectively thermally oxidizes the gate electrode surface to form a second gate insulating film. A method for manufacturing a silicon carbide semiconductor device, characterized by being higher than an oxygen partial pressure in a mixed atmosphere of water vapor and oxygen when formed.
前記ゲート電極表面を選択的に熱酸化するときに、酸素分圧が5%未満の水蒸気と酸素の混合雰囲気下で行われることを特徴とする炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device according to claim 2,
A method for manufacturing a silicon carbide semiconductor device, wherein the surface of the gate electrode is selectively thermally oxidized in a mixed atmosphere of water vapor and oxygen having an oxygen partial pressure of less than 5%.
前記ゲート電極材料は、少なくともシリコンを含むことを特徴とする炭化珪素半導体装
置の製造方法。 A method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein:
The method for manufacturing a silicon carbide semiconductor device, wherein the gate electrode material contains at least silicon.
前記ゲート電極材料は、多結晶シリコンであることを特徴とする炭化珪素半導体装置の
製造方法。 It is a manufacturing method of the silicon carbide semiconductor device according to claim 4,
The method for manufacturing a silicon carbide semiconductor device, wherein the gate electrode material is polycrystalline silicon.
前記半導体材料は、多結晶シリコン、単結晶シリコン、及びアモルファスシリコンのうちのいずれかであることを特徴とする炭化珪素半導体装置の製造方法。 A method for manufacturing a silicon carbide semiconductor device according to any one of claims 1 to 5,
The method for manufacturing a silicon carbide semiconductor device, wherein the semiconductor material is one of polycrystalline silicon, single crystal silicon, and amorphous silicon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262165A JP4742545B2 (en) | 2004-09-09 | 2004-09-09 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004262165A JP4742545B2 (en) | 2004-09-09 | 2004-09-09 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006080273A JP2006080273A (en) | 2006-03-23 |
JP4742545B2 true JP4742545B2 (en) | 2011-08-10 |
Family
ID=36159492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004262165A Expired - Fee Related JP4742545B2 (en) | 2004-09-09 | 2004-09-09 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4742545B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5151076B2 (en) * | 2006-06-21 | 2013-02-27 | 日産自動車株式会社 | Semiconductor device and manufacturing method of semiconductor device |
JP5228291B2 (en) | 2006-07-06 | 2013-07-03 | 日産自動車株式会社 | Manufacturing method of semiconductor device |
JP4916247B2 (en) * | 2006-08-08 | 2012-04-11 | トヨタ自動車株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
JP4793293B2 (en) | 2007-03-16 | 2011-10-12 | 日産自動車株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
JP6237046B2 (en) * | 2013-09-25 | 2017-11-29 | 住友電気工業株式会社 | Silicon carbide semiconductor device and manufacturing method thereof |
US20150236151A1 (en) * | 2014-02-18 | 2015-08-20 | General Electric Company | Silicon carbide semiconductor devices, and methods for manufacturing thereof |
CN111542914A (en) * | 2017-12-27 | 2020-08-14 | 株式会社半导体能源研究所 | Semiconductor device and method for manufacturing semiconductor device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022137A (en) * | 1998-07-07 | 2000-01-21 | Fuji Electric Co Ltd | Silicon carbide mos semiconductor element and fabrication thereof |
JP2003318398A (en) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | Silicon carbide semiconductor device |
-
2004
- 2004-09-09 JP JP2004262165A patent/JP4742545B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000022137A (en) * | 1998-07-07 | 2000-01-21 | Fuji Electric Co Ltd | Silicon carbide mos semiconductor element and fabrication thereof |
JP2003318398A (en) * | 2002-04-26 | 2003-11-07 | Nissan Motor Co Ltd | Silicon carbide semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2006080273A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5588670B2 (en) | Semiconductor device | |
JP5588671B2 (en) | Manufacturing method of semiconductor device | |
US10062759B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
US7902025B2 (en) | Method of manufacturing semiconductor device | |
JP7054403B2 (en) | Manufacturing method of semiconductor device | |
JP4742545B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP3759145B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
US6528404B2 (en) | Semiconductor device and fabrication method thereof | |
US9048103B2 (en) | Method for producing semiconductor device | |
JP5151076B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
CN101320688B (en) | Method of manufacturing semiconductor device and semiconductor device manufactured thereof | |
JP2014241426A (en) | Semiconductor device | |
JP2007234942A (en) | Method of manufacturing semiconductor device | |
JP3979369B2 (en) | Semiconductor device and manufacturing method thereof | |
US8067776B2 (en) | Method of manufacturing semiconductor device and semiconductor device manufactured thereof | |
JP4982960B2 (en) | Manufacturing method of semiconductor device | |
JPH06314791A (en) | Manufacture of silicon carbide semiconductor device | |
JP5034267B2 (en) | Manufacturing method of semiconductor device | |
JP2008103479A (en) | Semiconductor device, and manufacturing method of semiconductor device | |
JPH09293858A (en) | Semiconductor device and manufacture thereof | |
JP2003303974A (en) | Silicon carbide semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110425 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4742545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |