JP4735033B2 - Control circuit and control method thereof - Google Patents
Control circuit and control method thereof Download PDFInfo
- Publication number
- JP4735033B2 JP4735033B2 JP2005140120A JP2005140120A JP4735033B2 JP 4735033 B2 JP4735033 B2 JP 4735033B2 JP 2005140120 A JP2005140120 A JP 2005140120A JP 2005140120 A JP2005140120 A JP 2005140120A JP 4735033 B2 JP4735033 B2 JP 4735033B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- control
- power supply
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は制御回路及びその制御方法に係り、特に、制御電圧に応じて複数の回路の動作を制御する制御回路及びその制御方法に関する。 The present invention relates to a control circuit and a control method thereof , and more particularly to a control circuit that controls operations of a plurality of circuits according to a control voltage and a control method thereof .
図5は従来の一例のブロック構成図を示す。 FIG. 5 is a block diagram showing a conventional example.
従来の複数の電源電圧を生成する電源回路1は、第1のコントロール電圧検出回路11、第2のコントロール電圧検出回路12、第1の回路13、第2の回路14から構成されている。
A conventional
入力端子Tinには、電源2から直流電源Vinが供給されている。入力端子Tinに供給された直流電源Vinは、第1のコントロール電圧検出回路11、及び、第2のコントロール電圧検出回路12に供給される。第1のコントロール電圧検出回路11、及び、第2のコントロール電圧検出回路12には、コントロール端子Tcntからコントロール電圧が供給されている。コントロール端子Tcntには、コントロール回路3から第1のコントロール電圧Vcnt1、又は第2のコントロール電圧Vcnt2が印加されている。
A DC power source Vin is supplied from the power source 2 to the input terminal Tin. The DC power supply Vin supplied to the input terminal Tin is supplied to the first control
第1のコントロール電圧検出回路11は、抵抗R1、R2、電流源21、コンパレータ22から構成されている。抵抗R1、R2は、直流電圧Vinを分割して、その接続点から第1の基準電圧Vref1を出力する。第1の基準電圧Vref1は、コンパレータ22の反転入力端子に供給される。電流源21は、直流電圧Vinから駆動電流を生成し、コンパレータ22に供給する。コンパレータ22は、非反転入力端子にコントロール端子Tcntが接続されている。コンパレータ22は、コントロール端子Tcntの電圧が0のとき、出力をローレベルとし、第1のコントロール電圧Vcnt1が供給されると出力をハイレベルとする。
The first control
コンパレータ22の出力は第1の回路13に供給される。第1の回路13は、コンパレータ22の出力がローレベルのときに動作が停止され、コンパレータ22の出力がハイレベルのときに動作し、第1の出力端子Tout1から出力信号を出力する。
The output of the
第2のコントロール電圧検出回路12は、抵抗R3、R4、電流源31、コンパレータ32から構成されている。抵抗R3、R4は、直流電圧Vinを分割して、その接続点から第2の基準電圧Vref2を出力する。第2の基準電圧Vref2は、コンパレータ32の反転入力端子に供給される。電流源31は、直流電圧Vinから駆動電流を生成し、コンパレータ32に供給する。コンパレータ32は、非反転入力端子にコントロール端子Tcntが接続されている。コンパレータ32は、コントロール端子Tcntの電圧が0及び第1のコントロール電圧Vcnt1のとき、出力をローレベルとし、第2のコントロール電圧Vcnt2が供給されると出力をハイレベルとする。
The second control
コンパレータ32の出力は第2の回路14に供給される。第2の回路14は、コンパレータ32の出力がローレベルのときに動作が停止され、コンパレータ32の出力がハイレベルのときに動作し、第2の出力端子Tout2から出力信号を出力する。
The output of the
このとき、第1のコントロール電圧検出回路11及び第2のコントロール電圧検出回路12は、直流電圧Vinが供給された状態では常に動作状態とされていた。
At this time, the first control
なお、消費電流を低減する回路として、回線電流により素子を駆動して、回線電流の有無を検出する電流センス回路が提案されている(例えば、特許文献1参照)。
しかるに、従来の電源回路1では、第1の出力電圧及び第2の出力電圧の出力共に停止する状態においては第1のコントロール電圧検出回路11、及び、第2のコントロール電圧検出回路12に電源電圧Vinが供給されており、電力が消費されている。また、第1の出力電圧を出力し、第2の出力電圧の出力を停止した状態においても、停止されている第2のコントロール電圧検出回路12に電源電圧が供給され、電力が消費さている。
However, in the conventional
本発明は上記の点を鑑みてなされたもので、不要な電力消費を低減できる制御回路及びその制御方法を提供することを目的とする。
The present invention has been made in view of the above points, and an object thereof is to provide a control circuit and a control method thereof that can reduce unnecessary power consumption.
本発明は、コントロール電圧(Vcnt1、Vcnt2;Vcnt3)に応じて第1の回路(128)と第2の回路(129;130)を順次動作又は停止させる駆動制御回路であって、コントロール電圧(Vcnt1、Vcnt2;Vcnt3)が第1のコントロール電圧(Vcnt1)のときオンし、第1の回路(128)に電源を供給する第1の切換回路(121、122、123)と、コントロール電圧(Vcnt1、Vcnt2;Vcnt3)が第1のコントロール電圧(Vcnt1)とは異なる第2のコントロール電圧(Vcnt2;Vcnt3)で電源を第2の回路(129;130)に供給する第2の切換回路(125、151;126、152)とを有し、第2の切換回路(125、151;126、152)は第1の切換回路(121、122、123)から供給される電源により駆動されることを特徴とする。 The present invention is a drive control circuit for sequentially operating or stopping the first circuit (128) and the second circuit (129; 130) according to the control voltages (Vcnt1, Vcnt2; Vcnt3). , Vcnt2; Vcnt3) is turned on when the first control voltage (Vcnt1) is supplied, the first switching circuit (121, 122, 123) for supplying power to the first circuit (128), and the control voltage (Vcnt1, Vcnt2; Vcnt3) has a second control circuit (125, 151) that supplies power to the second circuit (129; 130) at a second control voltage (Vcnt2; Vcnt3) different from the first control voltage (Vcnt1). 126, 152), and the second switching circuit (125, 151; 126, 152) is driven by the power supplied from the first switching circuit (121, 122, 123). It is characterized by.
第1の切換回路(121、122、123)は、電源から内部電源を生成し、第1の回路(128)及び第2の回路(129;130)、並びに、第2の切換回路(125、152;126、152)に供給する内部電源回路(123)と、電源と内部電源回路(123)との間に設けられ、コントロール電圧が第1のコントロール電圧になったときにオンし、電源と内部電源回路(123)とを接続するスイッチ(122)とを有することを特徴とする。 The first switching circuit (121, 122, 123) generates an internal power source from the power source, and the first circuit (128) and the second circuit (129; 130) and the second switching circuit (125, 152; 126, 152) provided between the internal power supply circuit (123) and the power supply and the internal power supply circuit (123), and is turned on when the control voltage becomes the first control voltage. And a switch (122) for connecting the internal power supply circuit (123).
コントロール電圧を反転し、スイッチ(122)に供給するインバータ(124)を有することを特徴とする。 It has an inverter (124) that inverts the control voltage and supplies it to the switch (122).
第1の回路(128)及び第2の回路(129;130)は、電源から所定の電圧を生成する電源回路であることを特徴とする。 The first circuit (128) and the second circuit (129; 130) are power supply circuits that generate a predetermined voltage from a power supply.
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。 In addition, the said reference code is a reference to the last, This does not limit a claim.
本発明によれば、第1のコントロール電圧のときオンし、第1の回路に電源を供給する第1の切換回路と、第2のコントロール電圧で電源を第2の回路に供給する第2の切換回路とを有し、第2の切換回路は第1の切換回路から供給される電源により駆動することにより、コントロール電圧が第1のコントロール電圧に達していないときには、第2の切換回路に電源は供給されることはなく、第2の切換回路を停止させることができよって、不要な電力消費を避けることができるなどの特長を有する。 According to the present invention, the first switching circuit that is turned on at the first control voltage and supplies power to the first circuit, and the second that supplies power to the second circuit at the second control voltage. And the second switching circuit is driven by the power source supplied from the first switching circuit, so that when the control voltage does not reach the first control voltage, the second switching circuit is supplied with the power source. Is not supplied, and the second switching circuit can be stopped, so that unnecessary power consumption can be avoided.
図1は本発明の一実施例のブロック構成図である。 FIG. 1 is a block diagram of an embodiment of the present invention.
本実施例では、3種類の出力電圧Vout1、Vout2、Vout3を生成する電源システム100について説明する。
In this embodiment, a
本実施例の電源システム100は、直流電源111、電源IC112、コントロール回路113から構成されている。
The
直流電源111は、略一定レベルの直流電圧Vinを生成し、電源IC112の入力端子Tin0に供給する。電源IC112のコントロール端子Tcntには、コントロール回路113から第1〜第3のコントロール電圧Vcnt1〜Vcnt3が印加されている。コントロール回路113は、動作モードに応じて第1のコントロール電圧Vcnt1、第2のコントロール電圧Vcnt2、第3のコントロール電圧Vcnt3を生成し、電源IC112のコントロール端子Tcntに供給する。なお、第1のコントロール電圧Vcnt1及び第2のコントロール電圧Vcnt2並びに第3のコントロール電圧Vcnt3は、
Vcnt1<Vcnt2<Vcnt3
の関係にある。
The
Vcnt1 <Vcnt2 <Vcnt3
Are in a relationship.
電源IC112は、第1のコントロール電圧Vcnt1がコントロール端子Tcntに供給されているときには、第1の出力端子Tout1から第1の出力電圧Vout1を出力し、第2のコントロール電圧Vcnt2がコントロール端子Tcntに供給されているときには、第2の出力端子Tout2から第2の出力電圧Vout2を出力し、第3のコントロール電圧Vcnt3がコントロール端子Tcntに供給されているときには、第3の出力端子Tout3から第3の出力電圧Vout3を出力する。
When the first control voltage Vcnt1 is supplied to the control terminal Tcnt, the
図2は電源IC112のブロック構成図を示す。
FIG. 2 shows a block diagram of the
電源IC112は、電流源121、スイッチ122、内部電源回路123、インバータ124、第2のコントロール電圧検出回路125、第3のコントロール電圧検出回路126、ロジック回路127、第1の電源回路128、第2の電源回路129、第3の電源回路130から構成されている。
The
電流源121には、入力端子Tinから直流電源Vinが供給されている。電流源121は、入力端子Tinから供給された直流電源Vinから電流を生成する。電流源121で生成された電流は、スイッチ122を介して内部電源回路123に供給される。
The
スイッチ122には、インバータ124の出力がローレベルのときにオンし、インバータ124の出力がハイレベルのときにオフする。
The
インバータ124には、コントロール端子Tcntから第1のコントロール電圧Vcnt1、第2のコントロール電圧Vcnt2、第3のコントロール電圧Vcnt3が供給されている。インバータ124は、CMOSインバータから構成されており、第1のコントロール電圧Vcnt1より大きい電圧、すなわち、第1のコントロール電圧Vcnt1、第2のコントロール電圧Vcnt2、第3のコントロール電圧Vcnt3が供給されているときには、出力をローレベルとし、第1のコントロール電圧Vcnt1より小さい電圧のときに、出力をハイレベルとする。
The
したがって、スイッチ122は、コントロール端子Tcntに第1のコントロール電圧Vcnt1が供給されると、オンし、電流源121で生成された電流を内部電源回路123に供給する。内部電源回路123は、電流源121から供給された電流により内部電源電圧を生成する。内部電源回路123で生成された内部電源電圧は、第2のコントロール電圧検出回路125及び第3のコントロール電圧検出回路126並びにロジック回路127に供給される。
Therefore, the
第2のコントロール電圧検出回路125は、抵抗R11、R12、電流源131、コンパレータ132から構成されている。
The second control
抵抗R11、R12には、内部電源回路123の出力電圧が印加されている。抵抗R11、R12は、内部電源回路123の出力を抵抗分割しており、抵抗R11と抵抗R12との接続点から第2の基準電圧Vref2を生成する。第2の基準電圧Vref2は、第2のコントロール電圧Vcnt2よりわずかに小さい電圧であり、コンパレータ132の反転入力端子に供給される。また、コンパレータ132の非反転入力端子には、コントロール端子Tcntが接続されている。
The output voltage of the internal
コンパレータ132は、コントロール端子Tcntに第1のコントロール電圧Vcnt1が印加されると出力をローレベルとし、コントロール端子Tcntに第2のコントロール電圧Vcnt2が印加されると出力をハイレベルとする。コンパレータ132の出力は、ロジック回路127に供給される。
The
第3のコントロール電圧検出回路126は、抵抗R21、R22、電流源141、コンパレータ142から構成されている。
The third control
抵抗R21、R22には、内部電源回路123の出力電圧が印加されている。抵抗R21、R22は、内部電源回路123の出力を抵抗分割しており、抵抗R21と抵抗R22との接続点から第3の基準電圧Vref3を生成する。第3の基準電圧Vref3は、第3のコントロール電圧Vcnt3よりわずかに小さい電圧であり、コンパレータ142の反転入力端子に供給される。また、コンパレータ142の非反転入力端子には、コントロール端子Tcntが接続されている。
The output voltage of the internal
コンパレータ142は、コントロール端子Tcntに第1のコントロール電圧Vcnt1及び第2のコントロール電圧Vcnt2が印加されると出力をローレベルとし、コントロール端子Tcntに第3のコントロール電圧Vcnt3が印加されると出力をハイレベルとする。コンパレータ142の出力は、ロジック127に供給される。
The
図3はロジック回路127のブロック構成図を示す。
FIG. 3 is a block diagram of the
ロジック127は、第1のスイッチ151、第2のスイッチ152から構成されており、第1の入力端子Tin11に内部電源回路123の出力電圧が供給され、第2の入力端子Tin12に第2のコントロール電圧検出回路125の出力が供給され、第3の入力端子Tin13に第3のコントロール電圧検出回路126の出力が供給されている。
The
第1の入力端子Tin11に供給された内部電源回路123の出力電圧は、出力端子Tout11及び第1のスイッチ151、及び、第2のスイッチ152に供給される。第1のスイッチ151は、第1の入力端子Tin11と第2の出力端子Tout12との間に設けられており、オフ時には第1の入力端子Tin11と第2の出力端子Tout12とを切断し、オン時に第1の入力端子Tin11と第2の出力端子Tout12とを接続して、第1の入力端子Tin11に供給された内部電源回路123の出力電圧を第2の出力端子Tout12に供給する。
The output voltage of the internal
また、第2のスイッチ152は、第1の入力端子Tin11と第3の出力端子Tout13との間に設けられており、オフ時には第1の入力端子Tin11と第3の出力端子Tout13とを切断し、オン時に第1の入力端子Tin11と第3の出力端子Tout13とを接続して、第1の入力端子Tin11に供給された内部電源回路123の出力電圧を第3の出力端子Tout13に供給する。
The
第2の入力端子Tin12は、第1のスイッチ151に接続されている。第1のスイッチ151は、第2の入力端子Tin12に供給される第2のコントロール電圧検出回路125の出力がハイレベルのときにオンし、第2の入力端子Tin12に供給される第2のコントロール電圧検出回路125の出力がローレベルのときにオフする。
The second input terminal Tin12 is connected to the
第3の入力端子Tin13は、第2のスイッチ152に接続されている。第2のスイッチ152は、第3の入力端子Tin13に供給される第3のコントロール電圧検出回路126の出力がハイレベルのときにオンし、第3の入力端子Tin13に供給される第3のコントロール電圧検出回路126の出力がローレベルのときにオフする。
The third input terminal Tin13 is connected to the
ロジック回路127の第1の出力端子Tout11は、第1の電源回路128に接続されている。また、ロジック回路127の第2の出力端子Tout12は、第2の電源回路129に接続されている。さらに、ロジック回路127の第3の出力端子Tout13は、第3の電源回路130に接続されている。
The first output terminal Tout11 of the
第1の電源回路128は、ロジック回路127の第1の出力端子Tout11から内部電源回路123の出力電圧が供給されると、駆動されて、第1の出力電圧Vout1を生成し、出力端子Tout1から出力する。また、第2の電源回路129は、ロジック回路127の第2の出力端子Tout12から内部電源回路123の出力電圧が供給されると、駆動されて、第2の出力電圧Vout2を生成し、出力端子Tout2から出力する。さらに、第3の電源回路130は、ロジック回路127の第3の出力端子Tout13から内部電源回路123の出力電圧が供給されると、駆動されて、第3の出力電圧Vout3を生成し、出力端子Tout3から出力する。
When the output voltage of the internal
図4は電源IC112の動作説明図を示す。
FIG. 4 is a diagram for explaining the operation of the
本実施例の電源IC112によれば、コントロール端子Tcntに供給されるコントロール電圧が0のときには、スイッチ122がオフし、内部電源回路123に電流源121から電流が供給されない。このため、内部電源回路123はオフの状態となり出力電圧は生成されない。このため、第2のコントロール電圧検出回路125及び第3のコントロール電圧検出回路126には電源が供給されず、停止した状態となる。また、第1の電源回路128、第2の電源回路129、第3の電源回路130にも内部電源回路123の出力電圧が供給されず、停止した状態となる。このように、内部電源回路123、第2のコントロール電圧検出回路125、第3のコントロール電圧検出回路126、第1の電源回路128、第2の電源回路129、第3の電源回路130に駆動電源が供給されない状態で、停止するので、電力消費がなく、よって、消費電力を低減できる。
According to the
また、コントロール端子Tcntに第1のコントロール電圧Vcnt1が供給されると、スイッチ122がオンし、内部電源回路123が動作して、内部電源回路123から出力電圧が出力される。内部電源回路123の出力電圧は、ロジック回路127を介して第1の電源回路128に供給される。第1の電源回路128は、内部電源回路123からの電圧により第1の出力電圧Vout1を生成し、出力端子Tout1から出力する。
When the first control voltage Vcnt1 is supplied to the control terminal Tcnt, the
このとき、コントロール端子Tcntに供給される第1のコントロール電圧Vcnt1は、第2の基準電圧Vref2、第3の基準電圧Vref3より小さいので、第2のコントロール電圧検出回路125及び第3のコントロール電圧検出回路126の出力は共にローレベルとなる。
At this time, since the first control voltage Vcnt1 supplied to the control terminal Tcnt is smaller than the second reference voltage Vref2 and the third reference voltage Vref3, the second control
このため、ロジック回路127の第1のスイッチ151、及び、第2のスイッチ152は共にオフする。これにより、第2の電源回路129、及び、第3の電源回路130には、内部電源回路123の出力電圧は供給されない。よって、第2の電源回路129、及び、第3の電源回路130の動作は、停止し、第2の出力端子Tout2、及び、第3の出力端子Tout3からは第2の出力電圧Vout2、及び、第3の出力電圧Vout3は出力されない。
Therefore, both the
次に、コントロール端子Tcntに第2のコントロール電圧Vcnt2が供給されると、スイッチ122はオン状態であり、内部電源回路123は動作し、出力電圧を出力する。また、第2のコントロール電圧Vcnt2は第2の基準電圧Vref2より大きいので、第2のコントロール電圧検出回路125の出力はハイレベルとなる。第2のコントロール電圧検出回路125の出力がハイレベルになると、ロジック回路127の第1のスイッチ151がオンする。ロジック回路127の第1のスイッチ151がオンすることにより、第2の電源回路129に内部電源回路123の出力電圧が供給される。第2の電源回路129は、これによって、第2の出力電圧Vout2を生成し、第2の出力端子Tout2から出力する。
Next, when the second control voltage Vcnt2 is supplied to the control terminal Tcnt, the
なお、このとき、第2のコントロール電圧Vcnt2は、第3の基準電圧Vref3より小さいので、第3のコントロール電圧検出回路126の出力は、ローレベルとなる。このため、ロジック回路127の第2のスイッチ152はオフする。これにより、第3の電源回路130には、内部電源回路123の出力電圧は供給されない。よって、第3の電源回路130の動作は停止し、第3の出力端子Tout3からは第3の出力電圧Vout3は出力されない状態となる。
At this time, since the second control voltage Vcnt2 is smaller than the third reference voltage Vref3, the output of the third control
このため、第1の出力端子Tout1から第1の出力電圧Vout1が出力され、第2の出力端子Tout2からは第2の出力電圧Vout2が出力され、第3の出力端子Tout3からは電圧は省力されない状態となる。 Therefore, the first output voltage Vout1 is output from the first output terminal Tout1, the second output voltage Vout2 is output from the second output terminal Tout2, and the voltage is not saved from the third output terminal Tout3. It becomes a state.
また、コントロール端子Tcntに第3のコントロール電圧Vcnt3が供給されると、スイッチ122はオン状態であり、内部電源回路123は動作し、出力電圧を出力する。また、第2のコントロール電圧Vcnt2は第2の基準電圧Vref2より大きいので、第2のコントロール電圧検出回路125の出力はハイレベルとなり、ロジック回路127の第1のスイッチ151がオンすることにより、第2の電源回路129に内部電源回路123の出力電圧が供給されて、第2の電源回路129より第2の出力電圧Vout2が第2の出力端子Tout2から出力される。
Further, when the third control voltage Vcnt3 is supplied to the control terminal Tcnt, the
さらに、第3のコントロール電圧Vcnt2は、第3の基準電圧Vref3より大きいので、第3のコントロール電圧検出回路126の出力はハイレベルとなる。このため、ロジック回路127の第2のスイッチ152はオンする。これにより、第3の電源回路130には、内部電源回路123の出力電圧が供給される。よって、第3の電源回路130が動作し、第3の出力端子Tout3からは第3の出力電圧Vout3は出力する。
Further, since the third control voltage Vcnt2 is larger than the third reference voltage Vref3, the output of the third control
このため、第1の出力端子Tout1から第1の出力電圧Vout1が出力され、第2の出力端子Tout2からは第2の出力電圧Vout2が出力され、第3の出力端子Tout3からは第3の出力電圧Vout3が出力される状態となる。 For this reason, the first output voltage Vout1 is output from the first output terminal Tout1, the second output voltage Vout2 is output from the second output terminal Tout2, and the third output is output from the third output terminal Tout3. The voltage Vout3 is output.
本実施例によれば、コントロール電圧が印加されない状態では、電源電圧Vin0が印加されていても、内部電源回路123、第2のコントロール電圧検出回路125、第3のコントロール電圧検出回路126、第1の電源回路128に電源が印加されることがなく、よって、電力が消費されないので、無駄な電力消費を低減できる。
According to this embodiment, in the state where the control voltage is not applied, even if the power supply voltage Vin0 is applied, the internal
なお、上記実施例の電源システム100は、例えば、複数電源電圧の順次立ち上げ/立ち下げ制御、ビデオスイッチのオン/オフなどの提供できる。
Note that the
また、本実施例では、電源システム100を例に説明を行なったが、電源システムに限定されるものではなく、順次駆動する複数の回路を有するシステムに適用可能である。
In this embodiment, the
100 電源システム
111 直流電源 112 電源IC、113 コントロール回路
121 電流源、122 スイッチ、123 内部電源回路、124 インバータ
125 第2のコントロール電圧検出回路、126 第3のコントロール電圧検出回路
127 ロジック回路、128 第1の電源回路、129 第2の電源回路
130 第3の電源回路
100
Claims (6)
複数の出力回路と、 Multiple output circuits;
前記コントロール端子に供給されるコントロール電圧を複数の比較回路により比較することで前記複数の出力回路の出力を選択的に出力させる切換回路とを備える、制御回路であって、 A control circuit comprising a switching circuit that selectively outputs the outputs of the plurality of output circuits by comparing a control voltage supplied to the control terminal by a plurality of comparison circuits,
前記コントロール電圧を所定値以上とすることで、前記複数の出力回路のいずれかの出力を一つ以上出力し、 By setting the control voltage to a predetermined value or higher, one or more outputs of the plurality of output circuits are output,
前記コントロール電圧を所定値未満とすることで、前記複数の出力回路の全ての出力が出力されないように前記切換回路に対する電源の供給を停止する、ことを特徴とする、制御回路。 The control circuit is characterized in that, by setting the control voltage to be less than a predetermined value, supply of power to the switching circuit is stopped so that all outputs of the plurality of output circuits are not output.
前記コントロール電圧を所定値未満とすることで、前記CMOSインバータの出力が反転することにより、前記切換回路に対する電源の供給が停止する、請求項1に記載の制御回路。 2. The control circuit according to claim 1, wherein when the control voltage is less than a predetermined value, the supply of power to the switching circuit is stopped when the output of the CMOS inverter is inverted.
前記コントロール電圧を所定値以上とすることで、前記切換回路に一つ以上の出力を選択させ、 By setting the control voltage to a predetermined value or more, the switching circuit is allowed to select one or more outputs,
前記コントロール電圧を所定値未満とすることで、前記切換回路に出力を選択させないように前記切換回路に対する電源の供給を停止させることを特徴とする、制御回路の制御方法。 A control method for a control circuit, wherein the control voltage is set to a value less than a predetermined value to stop the supply of power to the switching circuit so that the switching circuit does not select an output.
前記コントロール電圧を所定値未満とすることで、前記CMOSインバータの出力を反転させることにより、前記切換回路に対する電源の供給を停止させる、請求項3に記載の制御回路の制御方法。 The control method of the control circuit according to claim 3, wherein supply of power to the switching circuit is stopped by inverting the output of the CMOS inverter by making the control voltage less than a predetermined value.
複数の出力回路と、 Multiple output circuits;
前記コントロール端子に供給されるコントロール電圧に応じて、前記複数の出力回路の出力を選択的に出力させる切換回路と、 A switching circuit for selectively outputting the outputs of the plurality of output circuits according to a control voltage supplied to the control terminal;
前記コントロール電圧を所定値未満とすることで、前記切換回路に対する電源の供給を停止する停止回路とを備える、制御回路。 A control circuit comprising: a stop circuit that stops supply of power to the switching circuit by setting the control voltage to be less than a predetermined value.
前記コントロール電圧を所定値未満とすることで、前記CMOSインバータの出力が反転することにより、前記切換回路に対する電源の供給が停止する、請求項5に記載の制御回路。 The control circuit according to claim 5, wherein the supply of power to the switching circuit is stopped by inverting the output of the CMOS inverter by making the control voltage less than a predetermined value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140120A JP4735033B2 (en) | 2005-05-12 | 2005-05-12 | Control circuit and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005140120A JP4735033B2 (en) | 2005-05-12 | 2005-05-12 | Control circuit and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006320110A JP2006320110A (en) | 2006-11-24 |
JP4735033B2 true JP4735033B2 (en) | 2011-07-27 |
Family
ID=37540251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005140120A Active JP4735033B2 (en) | 2005-05-12 | 2005-05-12 | Control circuit and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4735033B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7534843B2 (en) | 2019-07-30 | 2024-08-15 | ミツミ電機株式会社 | Power supply control semiconductor device and variable output voltage power supply device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60120414A (en) * | 1983-12-05 | 1985-06-27 | Fujitsu Ltd | Control circuit of power supply sequence |
JPS61227633A (en) * | 1985-03-30 | 1986-10-09 | 株式会社東芝 | Power source circuit |
JP2005065438A (en) * | 2003-08-18 | 2005-03-10 | Nec Saitama Ltd | Activation control circuit for multi-output power supply device |
-
2005
- 2005-05-12 JP JP2005140120A patent/JP4735033B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60120414A (en) * | 1983-12-05 | 1985-06-27 | Fujitsu Ltd | Control circuit of power supply sequence |
JPS61227633A (en) * | 1985-03-30 | 1986-10-09 | 株式会社東芝 | Power source circuit |
JP2005065438A (en) * | 2003-08-18 | 2005-03-10 | Nec Saitama Ltd | Activation control circuit for multi-output power supply device |
Also Published As
Publication number | Publication date |
---|---|
JP2006320110A (en) | 2006-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923864B2 (en) | Switching power supply | |
JP4912067B2 (en) | Semiconductor integrated circuit and electronic device having the same | |
JP2008061452A (en) | Power supply unit and its operation control method | |
JP2010051079A (en) | Dc-dc converter and control method | |
JP2008072873A (en) | Dc-dc converter and control method therefor | |
JP2008305387A (en) | Regulator circuit and control method thereof | |
JP4498851B2 (en) | Power supply | |
KR101477626B1 (en) | Soft start apparatus for dc-dc converter | |
JP2007317239A (en) | Direct current power supply unit | |
JP4735033B2 (en) | Control circuit and control method thereof | |
JP2008099481A (en) | Charge pump circuit | |
JP4178279B2 (en) | Signal detection method, power consumption control method, signal detection device, and power consumption control device | |
JP2015053777A (en) | Power supply controller | |
JP2009163487A (en) | Constant voltage power supply device | |
JP5272317B2 (en) | Power supply control apparatus, image processing apparatus, and control method for power supply control apparatus | |
JP2010259188A (en) | Soft-start circuit and switching power supply | |
JP2010206382A (en) | Power supply sequence circuit | |
JP2010136577A (en) | Start-up circuit and power supply apparatus | |
JP4983275B2 (en) | DC / DC converter | |
JP2006296153A (en) | Power failure detecting arrangement | |
JP5040018B2 (en) | Fuel cell power supply | |
JP2007336744A (en) | Power circuit and power supply unit | |
JP5961588B2 (en) | Power supply circuit and electronic equipment | |
JP2008271685A (en) | Power unit | |
JP5835923B2 (en) | Stepping motor drive circuit and integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4735033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |