JP2010259188A

JP2010259188A - Soft-start circuit and switching power supply

Info

Publication number: JP2010259188A
Application number: JP2009105095A
Authority: JP
Inventors: Kohei Yamada; 耕平山田
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-04-23
Filing date: 2009-04-23
Publication date: 2010-11-11
Anticipated expiration: 2029-04-23
Also published as: JP5515390B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a soft-start circuit and a switching power supply, which takes countermeasures against the overshoot of an output voltage in subsequent soft-start operation, even if a reset signal input from outside has a small pulse width. <P>SOLUTION: With regard to a soft-start circuit 2a including an integration circuit to which a capacitor Cs and a current source 20 are connected in series and which employs as a soft-start signal Vs a potential of the connecting point between the capacitor Cs and current source 20, and a discharging switch element Ms one end of which is connected to the connection point between the capacitor Cs and current source 20, the discharging switch element Ms is turned on through an external reset signal RESET to start discharging of the capacitor Cs and to allow the discharging to continue till the soft-start signal Vs becomes lower than or equal to a discharge decision potential ▵V, preventing the overshoot of the output voltage due to the soft-start signal Vs beginning with a large value. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、ソフトスタート回路およびソフトスタート回路を有するスイッチング電源装置に関する。 The present invention relates to a soft start circuit and a switching power supply device having the soft start circuit.

スイッチング電源装置においては、電源起動時に電源回路に発生する突入電流防止を目的として、起動時のスイッチング信号のパルス幅をソフトスタート信号により徐々に広げていく制御を行うのが通常である（例えば特許文献１参照）。このようなスイッチング電源装置の構成例を図５に示す。図５は入力電圧Ｖｉｎより出力電圧Ｖｏｕｔを生成して負荷１７に供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは誤差増幅回路１，ソフトスタート信号Ｖｓを生成するソフトスタート回路２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４，スイッチング素子であるＰチャネルＭＯＳトランジスタ５，同期整流方式の転流素子としてのＮチャネルＭＯＳトランジスタ６，ＰＷＭコンパレータ４の出力に従いＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６を駆動するドライブ回路７，インダクタ８，キャパシタ９，電圧設定用のフィードバック手段となる抵抗１０および１１，基準電圧Ｖｒｅｆを発生する基準電圧源１２，並びに出力端子１３を有している。１４は入力電圧Ｖｉｎが供給される電源供給ラインである。誤差増幅回路１の反転入力端子には出力電圧Ｖｏｕｔを抵抗１０，１１で分圧した信号であるフィードバック信号Ｖｆｂが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗１５およびキャパシタ１６が接続されている。誤差増幅回路１の２つの非反転入力端子には、基準電圧Ｖｒｅｆおよびソフトスタート信号Ｖｓが入力され、両者のうち値の小さい方の信号とフィードバック信号Ｖｆｂとの差が増幅されて、誤差信号Ｖｅｒｒが出力される。 In a switching power supply device, in order to prevent an inrush current generated in a power supply circuit at the time of starting the power supply, it is usual to perform control to gradually widen the pulse width of the switching signal at the start-up by a soft start signal (for example, patents) Reference 1). FIG. 5 shows a configuration example of such a switching power supply device. FIG. 5 shows a PWM (pulse width modulation) step-down DC / DC converter that generates an output voltage Vout from an input voltage Vin and supplies the output voltage Vout to a load 17. This DC / DC converter includes an error amplifying circuit 1, a soft start circuit for generating a soft start signal Vs 2, an oscillator for generating a triangular wave Vosc 3, a PWM comparator 4, a P-channel MOS transistor as a switching element 5, and a synchronous rectification type converter. N channel MOS transistor 6 as a current element 6, drive circuit 7 for driving P channel MOS transistor 5 and N channel MOS transistor 6 in accordance with the output of PWM comparator 4, inductor 8, capacitor 9, resistor 10 as feedback means for voltage setting And 11, a reference voltage source 12 for generating a reference voltage Vref, and an output terminal 13. Reference numeral 14 denotes a power supply line to which the input voltage Vin is supplied. A feedback signal Vfb, which is a signal obtained by dividing the output voltage Vout by the resistors 10 and 11, is input to the inverting input terminal of the error amplifier circuit 1, and a resistor 15 and a capacitor as a phase compensation element are provided between the output terminal and the inverting input terminal. 16 is connected. The reference voltage Vref and the soft start signal Vs are input to the two non-inverting input terminals of the error amplifier circuit 1, and the difference between the signal having the smaller value and the feedback signal Vfb is amplified, and the error signal Verr. Is output.

ソフトスタート回路２は定電流源２０，キャパシタＣｓおよびＮチャネルＭＯＳトランジスタのリセットトランジスタＭｓからなっていて、基本的には定電流源２０からの定電流ＩｓをキャパシタＣｓに積分する積分回路である。キャパシタＣｓが定電流Ｉｓにより充電されていくに従い、キャパシタＣｓの両端電圧は時間に対し直線的に上昇し、この信号がソフトスタート信号Ｖｓとして誤差増幅回路１に供給される。キャパシタＣｓの両端電圧、すなわちソフトスタート信号Ｖｓは入力電圧Ｖｉｎで飽和する。また、外部からリセットトランジスタＭｓにリセット信号ＲＥＳＥＴ＝Ｈ（Ｈｉｇｈ）が入力されると、リセットトランジスタＭｓが導通してキャパシタＣｓの電荷を放電して、ソフトスタート信号Ｖｓがゼロにリセットされる。
ソフトスタート信号に関する上記の動作、および誤差増幅回路１における動作について、図６により説明する。リセット信号ＲＥＳＥＴがＨになるとソフトスタート信号Ｖｓはゼロにリセットされ、その後リセット信号ＲＥＳＥＴがＬ（Ｌｏｗ）になるとソフトスタート信号Ｖｓは直線的に増加し、最後は電圧Ｖｉｎで飽和する。一方、基準電圧Ｖｒｅｆは定電圧であり、上記のように誤差増幅回路１は両者のうち小さい方（すなわち最小値）の信号と、フィードバック信号Ｖｆｂとを比較するので、フィードバック信号Ｖｆｂに対する比較相手の信号は、図６の最下段の図のようになる。 The soft start circuit 2 includes a constant current source 20, a capacitor Cs, and an N-channel MOS transistor reset transistor Ms, and is basically an integration circuit that integrates the constant current Is from the constant current source 20 into the capacitor Cs. As the capacitor Cs is charged by the constant current Is, the voltage across the capacitor Cs rises linearly with respect to time, and this signal is supplied to the error amplifier circuit 1 as the soft start signal Vs. The voltage across the capacitor Cs, that is, the soft start signal Vs is saturated with the input voltage Vin. When a reset signal RESET = H (High) is input from the outside to the reset transistor Ms, the reset transistor Ms is turned on to discharge the charge of the capacitor Cs, and the soft start signal Vs is reset to zero.
The above-described operation relating to the soft start signal and the operation in the error amplifier circuit 1 will be described with reference to FIG. When the reset signal RESET becomes H, the soft start signal Vs is reset to zero. Thereafter, when the reset signal RESET becomes L (Low), the soft start signal Vs increases linearly and finally becomes saturated with the voltage Vin. On the other hand, the reference voltage Vref is a constant voltage, and the error amplification circuit 1 compares the smaller signal (ie, the minimum value) of the two and the feedback signal Vfb as described above. The signal is as shown at the bottom of FIG.

ＰＷＭコンパレータ４の反転入力端子には誤差増幅回路１からの誤差信号Ｖｅｒｒが入力され、非反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルの方が小さければＬを、三角波Ｖｏｓｃの信号レベルの方が大きければＨをＰＷＭ信号としてドライブ回路７に出力する。ドライブ回路７は、ＰＷＭ信号を増幅してＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６を相補的に駆動する。ＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６のドレインは互いに接続されるとともにインダクタ８の一端に接続されている。またＰチャネルＭＯＳトランジスタ５およびＮチャネルＭＯＳトランジスタ６のソースはそれぞれ電源供給ライン１４および接地電位（ＧＮＤ）に接続されている。インダクタ８の他端は出力端子１３に接続されている。出力端子１３とＧＮＤの間にはキャパシタ９および抵抗１０，１１の直列回路が並列に接続されている。抵抗１０と１１の接続点の電位はフィードバック信号Ｖｆｂとして誤差増幅回路１の反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として出力端子１３には負荷１７が接続されている。 The error signal Verr from the error amplifier circuit 1 is input to the inverting input terminal of the PWM comparator 4, and the triangular wave Vosc is input to the non-inverting input terminal. The PWM comparator 4 compares the error signal Verr and the triangular wave Vosc, and outputs L to the drive circuit 7 as a PWM signal if the signal level of the triangular wave Vosc is smaller and H if the signal level of the triangular wave Vosc is larger. Drive circuit 7 amplifies the PWM signal and drives P channel MOS transistor 5 and N channel MOS transistor 6 in a complementary manner. The drains of P channel MOS transistor 5 and N channel MOS transistor 6 are connected to each other and to one end of inductor 8. The sources of the P channel MOS transistor 5 and the N channel MOS transistor 6 are connected to the power supply line 14 and the ground potential (GND), respectively. The other end of the inductor 8 is connected to the output terminal 13. A series circuit of a capacitor 9 and resistors 10 and 11 is connected in parallel between the output terminal 13 and GND. The potential at the connection point between the resistors 10 and 11 is input to the inverting input terminal of the error amplifier circuit 1 as a feedback signal Vfb. A load 17 is connected to the output terminal 13 as a load of the DC / DC converter.

以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。まずソフトスタート信号Ｖｓを無視して（Ｖｓが最大値になっている定常状態の場合に相当）、動作を説明する。
誤差増幅回路１は基準電圧Ｖｒｅｆとフィードバック信号Ｖｆｂの差を増幅した誤差信号ＶｅｒｒをＰＷＭコンパレータ４に入力する。ＰＷＭコンパレータ４は誤差信号Ｖｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅回路１の出力により変化する方形波パルス（ＰＷＭ信号）を、ドライブ回路７を介してＰチャネルＭＯＳトランジスタ５のゲートに出力する。すなわち、（Ｖｒｅｆ−Ｖｆｂ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳトランジスタ５がオン（導通）する期間が長く（短く）なるような方形波パルスを発生し、インダクタ８に蓄積するエネルギを大きく（小さく）することにより出力電圧Ｖｏｕｔを一定に保つ。ＮチャネルＭＯＳトランジスタ６のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳトランジスタ５とＮチャネルＭＯＳトランジスタ６のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳトランジスタ５とＮチャネルＭＯＳトランジスタ６が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。 The operation of this DC / DC converter will be briefly described below. First, the operation will be described by ignoring the soft start signal Vs (corresponding to a steady state in which Vs is the maximum value).
The error amplification circuit 1 inputs an error signal Verr obtained by amplifying the difference between the reference voltage Vref and the feedback signal Vfb to the PWM comparator 4. The PWM comparator 4 compares the error signal Verr with the triangular wave Vosc, thereby obtaining a square wave pulse (PWM signal) whose period is constant but the ratio of H and L in one period changes according to the output of the error amplifier circuit 1. Output to the gate of the P-channel MOS transistor 5 through the drive circuit 7. That is, as the (Vref−Vfb) is larger (smaller), a square wave pulse is generated so that the period during which the P-channel MOS transistor 5 is turned on (conducted) in one cycle becomes longer (shorter). The output voltage Vout is kept constant by increasing (decreasing). A square wave pulse is similarly output to the gate of the N-channel MOS transistor 6. Basically, the square wave pulses output to the gates of the P-channel MOS transistor 5 and the N-channel MOS transistor 6 are in phase, but the P-channel MOS transistor 5 and the N-channel MOS transistor 6 are simultaneously turned on and a through current flows. In order to prevent this from happening, a dead time that is an off period is provided.

次に電源の起動時を考える。スイッチング電源装置の起動直後は出力電圧Ｖｏｕｔがゼロであり、基準電圧Ｖｒｅｆとフィードバック信号Ｖｆｂが大きく乖離しているため、スイッチング素子（図５におけるＰチャネルＭＯＳトランジスタ５に相当）のオンデューティ（１スイッチング周期に対するスイッチング素子がオンしている期間の割合）が最大となる駆動パルスが出力される。しかし、起動直後は出力キャパシタ（図５のキャパシタ９に相当）が未充電であるため、上出力状態が短絡とほぼ等しくなるため、インダクタ（図５のインダクタ８に相当）に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能によりスイッチング素子のオン幅を徐々に広げていくことにより、インダクタに流れる電流を徐々に増加させ、出力キャパシタも徐々に充電されていく方式がとられる。 Next, consider when the power supply starts. Immediately after the switching power supply device is activated, the output voltage Vout is zero, and the reference voltage Vref and the feedback signal Vfb are significantly different from each other, so that the on-duty (1 switching) of the switching element (corresponding to the P channel MOS transistor 5 in FIG. 5) A driving pulse having a maximum ratio of the period during which the switching element is on with respect to the period is output. However, since the output capacitor (corresponding to the capacitor 9 in FIG. 5) is uncharged immediately after the start-up, the upper output state becomes almost equal to the short circuit, so that the current flowing through the inductor (corresponding to the inductor 8 in FIG. 5) is unlimited. growing. Therefore, a large current flows through the inductor and the switching element, and these elements may be destroyed. Therefore, by gradually increasing the ON width of the switching element by the soft start function, the current flowing through the inductor is gradually increased, and the output capacitor is gradually charged.

すなわち、電源の起動時は、図６に示すようにリセット信号ＲＥＳＥＴがソフトスタート回路に入力されて、ゼロを初期値として徐々に上昇していくソフトスタート信号Ｖｓが生成される。これにより、出力電圧Ｖｏｕｔおよびフィードバック信号Ｖｆｂはゼロであるものの、誤差信号Ｖｅｒｒを生成するためにフィードバック信号Ｖｆｂと比較する相手の信号が、大きな乖離をもつ基準電圧Ｖｒｅｆではなくフィードバック信号Ｖｆｂと同じくゼロを初期値とするソフトスタート信号Ｖｓとなる。電源の起動時、スイッチング電源装置は、徐々に大きくなるソフトスタート信号Ｖｓに出力電圧Ｖｏｕｔを追従させるため（フィードバック信号Ｖｆｂがソフトスタート信号Ｖｓに追随するよう動作するため）、スイッチング素子のオンデューティが過大なものになることを避けることができ、インダクタやスイッチング素子に大電流が流れることを防止できる。その後、ソフトスタート信号Ｖｓが基準電圧Ｖｒｅｆより大きくなると、フィードバック信号Ｖｆｂに対する比較相手が基準電圧Ｖｒｅｆに変化する。これにより、フィードバック信号Ｖｆｂが基準電圧Ｖｒｅｆに等しくなるよう、出力電圧Ｖｏｕｔが定電圧制御される。 That is, when the power supply is started, as shown in FIG. 6, a reset signal RESET is input to the soft start circuit, and a soft start signal Vs that gradually increases with zero as an initial value is generated. As a result, although the output voltage Vout and the feedback signal Vfb are zero, the counterpart signal to be compared with the feedback signal Vfb to generate the error signal Verr is not the reference voltage Vref having a large divergence but the zero as the feedback signal Vfb. Is the soft start signal Vs with the initial value as. When the power supply is started, the switching power supply device causes the output voltage Vout to follow the gradually increasing soft start signal Vs (because the feedback signal Vfb follows the soft start signal Vs). It can be avoided that the current becomes excessive, and a large current can be prevented from flowing through the inductor and the switching element. Thereafter, when the soft start signal Vs becomes larger than the reference voltage Vref, the comparison partner for the feedback signal Vfb changes to the reference voltage Vref. Thus, the output voltage Vout is controlled at a constant voltage so that the feedback signal Vfb becomes equal to the reference voltage Vref.

ソフトスタート回路は、最初に１回だけ動作して終わりというわけではない。一旦スイッチング電源装置の出力電圧Ｖｏｕｔが立ち上がった後でも、条件によっては再びソフトスタート回路を動作させることがある（例えば、特許文献２，３参照。）。この場合、ソフトスタート回路２にリセット信号ＲＥＳＥＴが入力される。 The soft start circuit does not end only once at the beginning. Even after the output voltage Vout of the switching power supply once rises, the soft start circuit may be operated again depending on conditions (for example, see Patent Documents 2 and 3). In this case, the reset signal RESET is input to the soft start circuit 2.

特開平１１−７５３６５号公報JP-A-11-75365 特開２００１−１０３７３４号公報JP 2001-103734 A 特開２００４−１７３４８１号公報JP 2004-173481 A

リセット信号ＲＥＳＥＴは、スイッチング電源装置が適用される機器など、スイッチング電源装置の外部から与えられるのが通常である。リセット信号ＲＥＳＥＴのパルス幅に関する外部機器とスイッチング電源装置との不整合や、リセット信号ＲＥＳＥＴの減衰などにより、リセット信号ＲＥＳＥＴのパルス幅が十分でないと不具合が発生することがある。これについて以下説明する。
リセットトランジスタＭｓが導通してもそのオン抵抗はゼロではない。オン抵抗を小さくするためには、リセットトランジスタＭｓのサイズを大きくする必要があるが、コストなどの観点からリセットトランジスタＭｓのサイズを無闇に大きくすることはできない。従いリセットトランジスタＭｓはある程度の大きさのオン抵抗を有していて、リセット信号ＲＥＳＥＴのパルス幅が短いと、このオン抵抗が問題となる。図７は、この問題を説明するためのタイミングチャートである。図７において、時刻ｔ１０でリセット信号ＲＥＳＥＴ＝Ｈが入力されると、リセットトランジスタＭｓが導通してキャパシタＣｓの電荷を放電するが、上記のようにリセットトランジスタＭｓのオン抵抗がゼロではないため、キャパシタＣｓの両端電圧であるソフトスタート信号Ｖｓはある傾きをもって低下していく。そのため、リセット信号ＲＥＳＥＴのパルス幅が小さいと、キャパシタＣｓの電荷を放電しきれない。図７は、キャパシタＣｓを完全に放電させる前の時刻ｔ１２でリセット信号ＲＥＳＥＴがＬに戻ってしまい、キャパシタＣｓの電荷の放電動作が時刻ｔ１２で終了してしまう場合を示している。 The reset signal RESET is usually given from the outside of the switching power supply device such as a device to which the switching power supply device is applied. A malfunction may occur if the pulse width of the reset signal RESET is not sufficient due to mismatch between the external device and the switching power supply device regarding the pulse width of the reset signal RESET, attenuation of the reset signal RESET, or the like. This will be described below.
Even if the reset transistor Ms is turned on, its on-resistance is not zero. In order to reduce the on-resistance, it is necessary to increase the size of the reset transistor Ms. However, the size of the reset transistor Ms cannot be increased from the viewpoint of cost or the like. Therefore, the reset transistor Ms has a certain amount of on-resistance, and this on-resistance becomes a problem when the pulse width of the reset signal RESET is short. FIG. 7 is a timing chart for explaining this problem. In FIG. 7, when the reset signal RESET = H is input at time t10, the reset transistor Ms is turned on to discharge the charge of the capacitor Cs. However, since the on-resistance of the reset transistor Ms is not zero as described above, The soft start signal Vs, which is the voltage across the capacitor Cs, decreases with a certain slope. Therefore, when the pulse width of the reset signal RESET is small, the charge of the capacitor Cs cannot be discharged. FIG. 7 shows a case where the reset signal RESET returns to L at time t12 before the capacitor Cs is completely discharged, and the discharging operation of the capacitor Cs ends at time t12.

ここで、リセット信号ＲＥＳＥＴ＝Ｈが入力されるとスイッチング電源装置がスイッチング動作を停止するようになっていて、かつスイッチング電源装置の出力電流、すなわち負荷１７で消費する負荷電流が大きいと、ソフトスタート信号Ｖｓの低下より出力電圧Ｖｏｕｔの低下が速くなることがある。図７は、そのようなケースで、時刻ｔ１２より前の時刻ｔ１１で出力電圧Ｖｏｕｔがゼロ（ＧＮＤレベル）になる場合を示している。
時刻ｔ１２でリセット信号ＲＥＳＥＴがＬになると、ソフトスタート信号Ｖｓが上昇を開始するとともに、スイッチング電源装置のソフトスタート動作が開始する。ソフトスタート動作は、出力電圧Ｖｏｕｔとソフトスタート信号Ｖｓが共にゼロの状態から開始することを前提とし、これによりソフトスタート動作中はフィードバック信号Ｖｆｂとソフトスタート信号Ｖｓの差が常に小さく、従い、誤差信号Ｖｅｒｒが過大なものにならないようにしている。ところが、キャパシタＣｓの電荷を放電しきれない状態でソフトスタート動作が開始するとこの前提が成り立たず、フィードバック信号Ｖｆｂとソフトスタート信号Ｖｓの差が大きくなり、誤差信号Ｖｅｒｒが過大なものとなってしまう。誤差信号Ｖｅｒｒが過大なものとなると、スイッチング素子のオンデューティも過大なものとなり、出力電圧Ｖｏｕｔが目標値Ｖｏｕｔ０に対しオーバーシュートしてしまう。 Here, when the reset signal RESET = H is input, the switching power supply device stops the switching operation, and when the output current of the switching power supply device, that is, the load current consumed by the load 17 is large, the soft start is performed. The output voltage Vout may decrease more rapidly than the signal Vs. FIG. 7 shows a case where the output voltage Vout becomes zero (GND level) at time t11 before time t12 in such a case.
When the reset signal RESET becomes L at time t12, the soft start signal Vs starts to rise and the soft start operation of the switching power supply device starts. The soft start operation is based on the premise that both the output voltage Vout and the soft start signal Vs are zero, and thus, during the soft start operation, the difference between the feedback signal Vfb and the soft start signal Vs is always small, so that an error occurs. The signal Verr is prevented from becoming excessive. However, if the soft start operation is started in a state where the charge of the capacitor Cs cannot be discharged, this assumption is not satisfied, and the difference between the feedback signal Vfb and the soft start signal Vs becomes large, and the error signal Verr becomes excessive. . When the error signal Verr becomes excessive, the on-duty of the switching element becomes excessive, and the output voltage Vout overshoots the target value Vout0.

出力電圧Ｖｏｕｔのオーバーシュートを防ぐためにはリセット信号ＲＥＳＥＴのパルス幅を十分大きいものにすればよいが、上述のように、リセット信号ＲＥＳＥＴは、スイッチング電源装置が適用される機器など、スイッチング電源装置の外部から与えられるのが通常であるから、これを自由に設定することはできない。
なお、スイッチング電源装置におけるソフトスタート回路の適用については、図５に示す方式の他に図７に示す方式があり、図５の方式がソフトスタート信号Ｖｓを誤差増幅回路１の前段に用いるのに対し、図７の方式はソフトスタート信号Ｖｓを誤差増幅回路１の後段に用いる点が異なっている。図５の方式は基準電圧Ｖｒｅｆを徐々に上げていくことに相当し、これにより誤差信号Ｖｅｒｒの値が過大なものとならないようにして、スイッチング素子のオンデューティおよび出力電圧Ｖｏｕｔが過大なものにならないようにするものである。これに対して図７の方式は、誤差増幅回路１の出力が過大なものになっても、ソフトスタート信号Ｖｓが実質の誤差信号Ｖｅｒｒであるようにして、スイッチング素子のオンデューティおよび出力電圧Ｖｏｕｔが過大なものとならないようにするものである。図７の方式においても、キャパシタＣｓの電荷を放電しきれずソフトスタート信号Ｖｓがゼロでない値からソフトスタート動作が開始すると、スイッチング素子のオンデューティを抑制できず、出力電圧Ｖｏｕｔがオーバーシュートしてしまい、図５の方式と共通の課題を有している。なお、これ以外は、図７に示すスイッチング電源装置は図５のものと同じであり、共通する部位は同じ符号を付してある。 In order to prevent overshoot of the output voltage Vout, the pulse width of the reset signal RESET may be set to a sufficiently large value. However, as described above, the reset signal RESET is applied to a switching power supply device such as a device to which the switching power supply device is applied. Since it is usually given externally, this cannot be set freely.
As for the application of the soft start circuit in the switching power supply device, there is a method shown in FIG. 7 in addition to the method shown in FIG. 5, and the method of FIG. 5 uses the soft start signal Vs before the error amplifier circuit 1. On the other hand, the method of FIG. 7 differs in that the soft start signal Vs is used in the subsequent stage of the error amplifier circuit 1. The method of FIG. 5 corresponds to gradually increasing the reference voltage Vref, thereby preventing the value of the error signal Verr from becoming excessively large and making the on-duty of the switching element and the output voltage Vout excessively large. It is to prevent it from becoming. On the other hand, in the method of FIG. 7, even if the output of the error amplifier circuit 1 becomes excessive, the on-duty of the switching element and the output voltage Vout are set such that the soft start signal Vs is the actual error signal Verr. Is to prevent from becoming excessive. Also in the method of FIG. 7, if the soft start operation is started from a value where the charge of the capacitor Cs cannot be completely discharged and the soft start signal Vs is not zero, the on-duty of the switching element cannot be suppressed and the output voltage Vout overshoots. 5 has the same problem as the method of FIG. Except for this, the switching power supply shown in FIG. 7 is the same as that shown in FIG. 5, and common portions are denoted by the same reference numerals.

本発明は上記の点に鑑みてなされたものであり、その目的は上記の課題を解決して、外部から入力されるリセット信号のパルス幅が小さくても、その後のソフトスタート動作における出力電圧のオーバーシュートを対策することのできるソフトスタート回路およびスイッチング電源装置を提供することにある。 The present invention has been made in view of the above points. The object of the present invention is to solve the above-described problems, and to reduce the output voltage in the subsequent soft start operation even if the pulse width of the reset signal input from the outside is small. It is an object of the present invention to provide a soft start circuit and a switching power supply device that can prevent overshoot.

そこで、上記課題を解決するために、請求項１に係る発明は、リセット信号に応じてソフトスタート信号を生成するソフトスタート回路であって、キャパシタおよび電流源が直列に接続され、前記キャパシタと前記電流源の接続点の電位を前記ソフトスタート信号とする積分回路と、前記キャパシタと前記電流源の接続点に一端が接続された放電用スイッチ素子と、前記ソフトスタート信号と放電判定電位とを比較する放電検出回路と、前記放電検出回路の出力と前記リセット信号を入力とし、前記放電用スイッチ素子のオンオフを制御する放電制御回路と、を備え、前記放電制御回路は前記リセット信号が入力されると前記放電用スイッチ素子をオンし、前記放電用スイッチ素子がオンすると、少なくとも前記ソフトスタート信号が放電判定電位以下になることを前記放電検出回路が検出するまでは前記放電用スイッチ素子をオフしないことを特徴とする。 Accordingly, in order to solve the above problem, the invention according to claim 1 is a soft start circuit that generates a soft start signal in response to a reset signal, wherein a capacitor and a current source are connected in series, and the capacitor and the Comparing the integration circuit that uses the potential at the connection point of the current source as the soft start signal, the discharge switch element having one end connected to the connection point between the capacitor and the current source, and the soft start signal and the discharge determination potential And a discharge control circuit that receives the output of the discharge detection circuit and the reset signal as input and controls on / off of the discharge switch element. The discharge control circuit receives the reset signal. When the discharge switch element is turned on and the discharge switch element is turned on, at least the soft start signal is discharged. It is to become less potential to said discharge detection circuit detects characterized in that it does not turn off the discharging switch element.

請求項２に係る発明は、請求項１に係る発明において、前記放電制御回路はフリップフロップ回路からなり、前記放電検出回路の出力により前記フリップフロップ回路をセットまたはリセットし、前記リセット信号により前記フリップフロップ回路をリセットまたはセットし、前記フリップフロップ回路の出力を前記放電用スイッチ素子の制御端子に入力したことを特徴とする。
請求項３に係る発明は、請求項２にかかる発明において、前記フリップフロップ回路は、前記放電用スイッチ素子がＮ型半導体素子であるときは、前記リセット信号が入力されると出力を高電位とし、前記放電検出回路の出力が入力されたときは出力を低電位とし、前記放電用スイッチ素子がＰ型半導体素子であるときは、前記リセット信号が入力されると出力を低電位とし、前記放電検出回路の出力が入力されたときは出力を高電位とすることを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the discharge control circuit includes a flip-flop circuit, the flip-flop circuit is set or reset by an output of the discharge detection circuit, and the flip-flop circuit is set by the reset signal. The flip-flop circuit is reset or set, and the output of the flip-flop circuit is input to the control terminal of the discharging switch element.
The invention according to claim 3 is the invention according to claim 2, wherein the flip-flop circuit sets the output to a high potential when the reset signal is input when the discharge switch element is an N-type semiconductor element. When the output of the discharge detection circuit is input, the output is set to a low potential. When the discharge switch element is a P-type semiconductor element, the output is set to a low potential when the reset signal is input. When the output of the detection circuit is input, the output is set to a high potential.

請求項４に係る発明は、発振信号を発振する発振器と、基準電圧信号を発生する基準電圧発生回路と、出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスター回路と、前記ソフトスタート信号あるいは前記基準電圧信号のうちの低レベル信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、前記誤差信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、を備えたスイッチング電源装置であって、前記ソフトスタート回路を前記請求項１ないし３のいずれかに記載のソフトスタート回路により構成したことを特徴とする。
請求項５に記載の発明は、発振信号を発振する発振器と、基準電圧信号を発生する基準電圧発生回路と、出力電圧を検出してフィードバック電圧を出力する出力電圧検出手段と、前記出力電圧の立ち上げ時に徐々に上昇するソフトスタート信号を出力するソフトスタート回路と、前記基準電圧信号と前記フィードバック電圧との差を増幅して誤差信号として出力する誤差増幅回路と、前記ソフトスタート信号あるいは前記誤差信号のうちの低レベル信号と前記発振信号とを比較してパルス幅変調信号をスイッチング素子へ供給するパルス幅変調比較器と、を備えたスイッチング電源装置であって、前記ソフトスタート回路を前記請求項１ないし３のいずれかに記載のソフトスタート回路により構成したことを特徴とする。 The invention according to claim 4 is an oscillator that oscillates an oscillation signal, a reference voltage generation circuit that generates a reference voltage signal, output voltage detection means that detects an output voltage and outputs a feedback voltage, and a rise of the output voltage. A soft star circuit that outputs a soft start signal that gradually rises when it is raised, and an error amplifier that amplifies the difference between the feedback voltage and the low level signal of the soft start signal or the reference voltage signal and outputs it as an error signal A switching power supply apparatus comprising: a circuit; and a pulse width modulation comparator that compares the error signal with the oscillation signal and supplies a pulse width modulation signal to a switching element, wherein the soft start circuit is the claim The soft start circuit according to any one of 1 to 3 is used.
According to a fifth aspect of the present invention, there is provided an oscillator for oscillating an oscillation signal, a reference voltage generation circuit for generating a reference voltage signal, output voltage detection means for detecting an output voltage and outputting a feedback voltage, A soft start circuit that outputs a soft start signal that gradually rises at the time of startup, an error amplifying circuit that amplifies the difference between the reference voltage signal and the feedback voltage and outputs the error signal, and the soft start signal or the error A switching power supply device comprising: a pulse width modulation comparator that compares a low level signal of the signal with the oscillation signal and supplies a pulse width modulation signal to the switching element, wherein the soft start circuit is the claim Item 14. A soft start circuit according to any one of Items 1 to 3 is used.

この発明のソフトスタート回路およびスイッチング電源装置は、キャパシタおよび電流源が直列に接続され、キャパシタと電流源の接続点の電位をソフトスタート信号とする積分回路と、キャパシタと電流源の接続点に一端が接続された放電用スイッチ素子とを備えたソフトスタート回路に関し、外部からのリセット信号により放電用スイッチ素子をオンさせてキャパシタの放電を開始させ、ソフトスタート信号が放電判定電位以下になるまで放電を続けさせるから、キャパシタの電荷を放電しきれないことに起因する出力電圧のオーバーシュートを防止することができる。 The soft start circuit and the switching power supply device according to the present invention include an integration circuit in which a capacitor and a current source are connected in series, and the potential at the connection point between the capacitor and the current source is a soft start signal. In connection with a soft start circuit including a discharge switch element connected to the capacitor, the discharge switch element is turned on by an external reset signal to start discharging the capacitor, and the discharge is performed until the soft start signal becomes equal to or lower than the discharge determination potential. Therefore, it is possible to prevent overshoot of the output voltage due to the fact that the capacitor charge cannot be completely discharged.

本発明に係るソフトスタート回路およびスイッチング電源装置の第１の実施例の構成図である。1 is a configuration diagram of a first embodiment of a soft start circuit and a switching power supply according to the present invention. リセット優先のフリップフロップＦＦの構成例である。This is a configuration example of a reset-priority flip-flop FF. 図１に示す第１の実施例の動作を説明するためのタイミングチャートである。2 is a timing chart for explaining the operation of the first embodiment shown in FIG. 1; 本発明に係るスイッチング電源装置の第２の実施例の構成図である。It is a block diagram of the 2nd Example of the switching power supply device which concerns on this invention. 従来のソフトスタート回路およびスイッチング電源装置の例を示す構成図である。It is a block diagram which shows the example of the conventional soft start circuit and a switching power supply device. ソフトスタート信号および誤差増幅回路の動作について説明するための図である。It is a figure for demonstrating operation | movement of a soft start signal and an error amplifier circuit. 従来のソフトスタート回路およびスイッチング電源装置において、リセット信号ＲＥＳＥＴのパルス幅が短いときの問題について説明するためのタイミングチャートである。10 is a timing chart for explaining a problem when the pulse width of the reset signal RESET is short in the conventional soft start circuit and the switching power supply device. 従来のソフトスタート回路およびスイッチング電源装置の別の例を示す構成図である。It is a block diagram which shows another example of the conventional soft start circuit and a switching power supply device.

本発明の実施の形態に関し、図１に本発明に係るソフトスタート回路およびスイッチング電源装置の第１の実施例の構成図を、図３にその動作を説明するためのタイミングチャートを示す。図１に示すスイッチング電源装置は図５に示す従来のスイッチング電源装置に対応するものであり、ソフトスタート信号を誤差増幅回路の前段に受けるタイプのＤＣ／ＤＣコンバータである。図１のＤＣ／ＤＣコンバータは、図５のＤＣ／ＤＣコンバータのソフトスタート回路２をソフトスタート回路２ａに置き換えたものであり、ソフトスタート回路２ａはソフトスタート回路２にフリップフロップＦＦ，放電判定電位△Ｖを出力する基準電圧源２１および放電検出回路２２を付加したものになっている。
放電判定電位△Ｖは接地電位より少しだけ高い値であり、放電検出回路２２は放電判定電位△Ｖとソフトスタート信号Ｖｓを比較するコンパレータである。フリップフロップＦＦはリセット優先のフリップフロップであり、セット入力ＳへのみＨの場合は出力Ｑ＝Ｈ，反転出力ＱＢ＝Ｌとし、リセット入力ＲのみＨの場合は出力Ｑ＝Ｌ，反転出力ＱＢ＝Ｈとし、セット入力Ｓとリセット入力Ｒが同時にＨの場合は出力Ｑ＝Ｌ，反転出力ＱＢ＝Ｈとする。リセット優先のフリップフロップＦＦは、例えば２つのＮＯＲゲートと１つのインバータを用いて図２のように構成する。 FIG. 1 shows a configuration diagram of a first embodiment of a soft start circuit and a switching power supply apparatus according to the present invention, and FIG. 3 shows a timing chart for explaining the operation of the embodiment of the present invention. The switching power supply device shown in FIG. 1 corresponds to the conventional switching power supply device shown in FIG. 5, and is a DC / DC converter of a type that receives a soft start signal at the front stage of an error amplifier circuit. The DC / DC converter of FIG. 1 is obtained by replacing the soft start circuit 2 of the DC / DC converter of FIG. 5 with a soft start circuit 2a. The soft start circuit 2a includes a flip-flop FF and a discharge determination potential. A reference voltage source 21 for outputting ΔV and a discharge detection circuit 22 are added.
The discharge determination potential ΔV is slightly higher than the ground potential, and the discharge detection circuit 22 is a comparator that compares the discharge determination potential ΔV with the soft start signal Vs. The flip-flop FF is a reset-priority flip-flop. When only the set input S is H, the output Q = H and the inverted output QB = L. When only the reset input R is H, the output Q = L and the inverted output QB = When the set input S and the reset input R are H at the same time, the output Q = L and the inverted output QB = H. The reset priority flip-flop FF is configured as shown in FIG. 2 using, for example, two NOR gates and one inverter.

リセット信号ＲＥＳＥＴはリセットトランジスタＭｓのゲートではなく、フリップフロップのリセット入力に入力され、リセットトランジスタＭｓのゲートにはフリップフロップＦＦの反転出力ＱＢが入力される。放電検出回路２２の反転入力端子にはソフトスタート信号Ｖｓが入力され、非反転入力端子には放電判定電位△Ｖが入力され、放電検出回路２２の出力端子はフリップフロップＦＦのセット入力に接続されている。
このソフトスタート回路２ａの動作について、図３を参照しながら説明する。時刻ｔ１で、スイッチング電源装置の外部より入力されるリセット信号ＲＥＳＥＴがＨになるとフリップフロップＦＦがリセットされ、リセットトランジスタＭｓのゲート制御信号ＶｇとしてリセットトランジスタＭｓのゲートに入力されているフリップフロップＦＦの反転出力ＱＢがＨとなる。このとき、以前のソフトスタート動作が終了しているのでソフトスタート信号Ｖｓは入力電圧Ｖｉｎで飽和している。Ｖｉｎ＞△Ｖであるから、このときコンパレータである放電検出回路２２の出力はＬとなっていて、フリップフロップＦＦにセット入力が入力されていない状態となっている。リセットトランジスタＭｓはＮチャネルＭＯＳトランジスタなので、ゲート制御信号ＶｇがＨであるとオンしてキャパシタＣｓの電荷の放電を開始する。上述のように、リセットトランジスタＭｓのオン抵抗がゼロでないためにソフトスタート信号Ｖｓは即座にはゼロにならずに、傾きをもって減少していく。そして、ソフトスタート信号Ｖｓが接地電位ＧＮＤまで減少する前の時刻ｔ２でリセット信号ＲＥＳＥＴがＬになると、従来のスイッチング電源装置ではここでキャパシタＣｓの電荷の放電が終了してしまったが、本実施例ではリセットトランジスタＭｓのゲート制御信号ＶｇとしてリセットトランジスタＭｓのゲートに入力されているフリップフロップＦＦの反転出力ＱＢがＨのままなので、放電を続ける。そのまま放電を続け、時刻ｔ３でソフトスタート信号Ｖｓが放電判定電位△Ｖに達すると放電検出回路２２の出力がＨとなり、フリップフロップＦＦがセットされてその反転出力ＱＢ、すなわちリセットトランジスタＭｓのゲート制御信号ＶｇがＬとなってリセットトランジスタＭｓがオフし、定電流源２０の定電流によるキャパシタＣｓの充電が開始される。すなわち時刻ｔ３でソフトスタート動作が開始される。Ｃｓの充電が開始してＶｓ＞△Ｖとなると放電検出回路２２の出力はＬになるので、放電検出回路２２のＨ出力は瞬間的なパルス出力となる。 The reset signal RESET is input to the reset input of the flip-flop instead of the gate of the reset transistor Ms, and the inverted output QB of the flip-flop FF is input to the gate of the reset transistor Ms. The soft start signal Vs is input to the inverting input terminal of the discharge detection circuit 22, the discharge determination potential ΔV is input to the non-inverting input terminal, and the output terminal of the discharge detection circuit 22 is connected to the set input of the flip-flop FF. ing.
The operation of the soft start circuit 2a will be described with reference to FIG. At time t1, when the reset signal RESET input from the outside of the switching power supply device becomes H, the flip-flop FF is reset and the flip-flop FF input to the gate of the reset transistor Ms as the gate control signal Vg of the reset transistor Ms. The inverted output QB becomes H. At this time, since the previous soft start operation is completed, the soft start signal Vs is saturated with the input voltage Vin. Since Vin> ΔV, the output of the discharge detection circuit 22 which is a comparator at this time is L, and no set input is input to the flip-flop FF. Since the reset transistor Ms is an N-channel MOS transistor, it is turned on when the gate control signal Vg is H and discharge of the capacitor Cs is started. As described above, since the on-resistance of the reset transistor Ms is not zero, the soft start signal Vs does not immediately become zero but decreases with a slope. Then, when the reset signal RESET becomes L at time t2 before the soft start signal Vs decreases to the ground potential GND, in the conventional switching power supply device, the discharge of the charge of the capacitor Cs ends here. In the example, since the inverted output QB of the flip-flop FF input to the gate of the reset transistor Ms as the gate control signal Vg of the reset transistor Ms remains H, the discharge is continued. The discharge is continued as it is, and when the soft start signal Vs reaches the discharge determination potential ΔV at time t3, the output of the discharge detection circuit 22 becomes H, the flip-flop FF is set, and its inverted output QB, that is, the gate control of the reset transistor Ms. The signal Vg becomes L, the reset transistor Ms is turned off, and charging of the capacitor Cs by the constant current of the constant current source 20 is started. That is, the soft start operation is started at time t3. When charging of Cs is started and Vs> ΔV is satisfied, the output of the discharge detection circuit 22 becomes L, and the H output of the discharge detection circuit 22 becomes an instantaneous pulse output.

上述の動作により、△Ｖをソフトスタート信号Ｖｓの初期値としてソフトスタート動作が開始するが、放電判定電位△Ｖは微小な正電圧とするので、以後のソフトスタート動作で誤差信号Ｖｅｒｒが過大な値になることを防ぐことができる。なお、△Ｖをゼロではない微小な正電圧にするのは、定電流源２０からの定電流およびリセットトランジスタＭｓのオン抵抗で生じる電圧降下と、放電検出回路２２の入力オフセット電圧ばらつきとの兼ね合いで、キャパシタＣｓが完全に放電しているにも関わらず、放電したと判定されず、スイッチがオフしない現象が起きることを防止するためである。
本実施例は、リセット信号ＲＥＳＥＴのパルス幅が十分大きい場合も問題なく適用することができる。図３の時刻ｔ４以降にその場合の動作を示す。時刻ｔ４でリセット信号ＲＥＳＥＴがＨになるとキャパシタＣｓの電荷の放電が開始し、時刻ｔ５でソフトスタート信号Ｖｓが放電判定電位△Ｖに達してフリップフロップＦＦのセット入力ＳがＨになってもフリップフロップＦＦのリセット入力Ｒであるリセット信号ＲＥＳＥＴはＨのままである。フリップフロップＦＦに対するセット入力Ｓとリセット入力Ｒが共にＨとなるが、フリップフロップＦＦはリセット優先であるので、リセット信号ＲＥＳＥＴがＬとなる時刻ｔ６までリセットトランジスタＭｓのゲート制御信号Ｖｇの出力はＨのままである。時刻ｔ６を過ぎてリセット信号ＲＥＳＥＴがＬとなるとフリップフロップＦＦに対するセット信号が有効となり、リセットトランジスタＭｓのゲート制御信号Ｖｇの出力がＬとなってソフトスタート動作が開始される。なお、時刻ｔ５以降もリセットトランジスタＭｓがオンしているので、時刻ｔ６ではキャパシタＣｓは最後まで放電されていて、ソフトスタート信号Ｖｓは接地電位となっている。時刻ｔ６以降、ソフトスタート信号Ｖｓは増加を続け、時刻ｔ７で放電判定電位△Ｖに達すると、フリップフロップＦＦに対するセット入力ＳはＨからＬに反転する。 The above-described operation starts the soft start operation with ΔV as the initial value of the soft start signal Vs. However, since the discharge determination potential ΔV is a small positive voltage, the error signal Verr is excessive in the subsequent soft start operation. It can be prevented from becoming a value. Note that the reason why ΔV is set to a minute positive voltage that is not zero is a balance between the voltage drop caused by the constant current from the constant current source 20 and the ON resistance of the reset transistor Ms and the variation in the input offset voltage of the discharge detection circuit 22. This is to prevent the phenomenon that the switch is not turned off because it is not determined that the capacitor Cs is completely discharged even though the capacitor Cs is completely discharged.
The present embodiment can be applied without a problem even when the pulse width of the reset signal RESET is sufficiently large. The operation in that case is shown after time t4 in FIG. When the reset signal RESET becomes H at time t4, the discharge of the charge of the capacitor Cs starts. At time t5, the soft start signal Vs reaches the discharge determination potential ΔV, and the flip-flop FF is set to H even if the set input S becomes H. The reset signal RESET, which is the reset input R of the FF, remains H. Although both the set input S and the reset input R to the flip-flop FF are H, since the flip-flop FF has a reset priority, the output of the gate control signal Vg of the reset transistor Ms is H until the time t6 when the reset signal RESET becomes L. Remains. When the reset signal RESET becomes L after the time t6, the set signal for the flip-flop FF becomes valid, the output of the gate control signal Vg of the reset transistor Ms becomes L, and the soft start operation is started. Since the reset transistor Ms remains on after time t5, the capacitor Cs is discharged to the end at time t6, and the soft start signal Vs is at the ground potential. After time t6, the soft start signal Vs continues to increase. When the discharge determination potential ΔV is reached at time t7, the set input S for the flip-flop FF is inverted from H to L.

なお、フリップフロップＦＦにおいて入力Ｓと出力Ｒの関係、および出力Ｑと反転出力ＱＢの関係を逆と見てもよい。すなわち、図１においてリセット信号ＲＥＳＥＴが入力されるほうの端子をセット入力とみなし、リセットトランジスタＭｓのゲートに接続される側の出力をＱ出力とみなしてもよい。要は、ＮチャネルＭＯＳトランジスタのリセットトランジスタＭｓのゲートに、リセット信号ＲＥＳＥＴ信号が入力されたときにＨとなる側の出力端子を接続すればよい。また、リセットトランジスタがＰチャネルＭＯＳトランジスタであるときは、リセット信号ＲＥＳＥＴ信号が入力されたときにＬとなる側の出力端子をそのゲートに接続すればよい。例えば、図１において、スイッチングトランジスタＭｓがＰチャネルＭＯＳトランジスタであれば、フリップフロップＦＦの出力Ｑをゲートに接続すればよい。 Note that the relationship between the input S and the output R and the relationship between the output Q and the inverted output QB may be reversed in the flip-flop FF. That is, in FIG. 1, the terminal to which the reset signal RESET is input may be regarded as the set input, and the output connected to the gate of the reset transistor Ms may be regarded as the Q output. In short, an output terminal on the side that becomes H when the reset signal RESET signal is input may be connected to the gate of the reset transistor Ms of the N-channel MOS transistor. When the reset transistor is a P-channel MOS transistor, the output terminal on the side that becomes L when the reset signal RESET signal is input may be connected to the gate thereof. For example, in FIG. 1, if the switching transistor Ms is a P-channel MOS transistor, the output Q of the flip-flop FF may be connected to the gate.

上述のように、本実施例は、リセット信号ＲＥＳＥＴのパルス幅がどのようなものであってもソフトスタート信号を十分小さなものにしてからソフトスタート動作を開始するので、出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。
図４に本発明に係るスイッチング電源装置の第２の実施例の構成図を示す。図４に示すスイッチング電源装置は図８に示す従来のスイッチング電源装置に対応するものであり、ソフトスタート信号を誤差増幅回路の後段に受けるタイプのＤＣ／ＤＣコンバータである。図４のＤＣ／ＤＣコンバータは、図５のＤＣ／ＤＣコンバータに対し、そのソフトスタート回路２を図１に示すソフトスタート回路２ａに置き換えたものである。図４のソフトスタート回路２ａの構成・動作は図１のものと同じであるので、その説明は省略するが、この実施例においても、ソフトスタート信号Ｖｓの初期値を△Ｖ以下としてソフトスタート動作を開始するので、出力電圧Ｖｏｕｔのオーバーシュートを抑制することができる。 As described above, in this embodiment, since the soft start signal is started after the soft start signal is made sufficiently small regardless of the pulse width of the reset signal RESET, the overshoot of the output voltage Vout is reduced. Can be suppressed.
FIG. 4 shows a configuration diagram of a second embodiment of the switching power supply according to the present invention. The switching power supply device shown in FIG. 4 corresponds to the conventional switching power supply device shown in FIG. 8, and is a DC / DC converter of a type that receives a soft start signal at the subsequent stage of the error amplifier circuit. The DC / DC converter in FIG. 4 is obtained by replacing the DC / DC converter in FIG. 5 with a soft start circuit 2a shown in FIG. Since the configuration and operation of the soft start circuit 2a in FIG. 4 are the same as those in FIG. 1, the description thereof will be omitted. Also in this embodiment, the soft start operation is performed by setting the initial value of the soft start signal Vs to ΔV or less Thus, overshoot of the output voltage Vout can be suppressed.

１誤差増幅回路
２，２ａソフトスタート回路
３発振器
４ＰＷＭコンパレータ
５ＮチャネルＭＯＳトランジスタ
６ＮチャネルＭＯＳトランジスタ
７ドライブ回路
８インダクタ
９，１６キャパシタ
１０，１１，１５抵抗
１２基準電圧源
１３出力端子
１４入力電圧Ｖｉｎが供給される電源供給ライン
１７負荷
２０定電流源
２１基準電圧源
２２放電検出回路
Ｃｓキャパシタ
ＦＦフリップフロップ
Ｍｓリセットトランジスタ
ＱフリップフロップＦＦの出力
ＱＢフリップフロップＦＦの反転出力
ＲフリップフロップＦＦのリセット入力
ＳフリップフロップＦＦのセット入力
Ｖｆｂフィードバック信号
ＶｇリセットトランジスタＭｓのゲート制御信号
Ｖｓソフトスタート信号
△Ｖ放電判定電位
DESCRIPTION OF SYMBOLS 1 Error amplifier circuit 2, 2a Soft start circuit 3 Oscillator 4 PWM comparator 5 N channel MOS transistor 6 N channel MOS transistor 7 Drive circuit 8 Inductor 9, 16 Capacitor 10, 11, 15 Resistor 12 Reference voltage source 13 Output terminal 14 Input voltage Power supply line to which Vin is supplied 17 Load 20 Constant current source 21 Reference voltage source 22 Discharge detection circuit Cs Capacitor FF Flip-flop Ms Reset transistor Q Output of flip-flop FF QB Inverted output of flip-flop FF R Reset input of flip-flop FF S Flip-flop FF set input Vfb Feedback signal Vg Reset transistor Ms gate control signal Vs Soft start signal ΔV Discharge judgment potential

Claims

A soft start circuit that generates a soft start signal in response to a reset signal,
An integrating circuit in which a capacitor and a current source are connected in series, and the potential at the connection point of the capacitor and the current source is the soft start signal;
A discharging switch element having one end connected to a connection point between the capacitor and the current source;
A discharge detection circuit for comparing the soft start signal and a discharge determination potential;
A discharge control circuit that receives the output of the discharge detection circuit and the reset signal as input, and controls on / off of the discharge switch element;
With
When the reset signal is input, the discharge control circuit turns on the discharge switch element, and when the discharge switch element is turned on, the discharge detection circuit detects that at least the soft start signal is equal to or lower than a discharge determination potential. A soft start circuit characterized by not turning off the discharging switch element until detection.

The discharge control circuit is composed of a flip-flop circuit, the flip-flop circuit is set or reset by the output of the discharge detection circuit, the flip-flop circuit is reset or set by the reset signal, and the output of the flip-flop circuit is 2. The soft start circuit according to claim 1, wherein the soft start circuit is input to a control terminal of the discharging switch element.

The flip-flop circuit is
When the discharge switch element is an N-type semiconductor element, the output is set to a high potential when the reset signal is input, and the output is set to a low potential when the output of the discharge detection circuit is input.
When the discharge switch element is a P-type semiconductor element, the output is set to a low potential when the reset signal is input, and the output is set to a high potential when the output of the discharge detection circuit is input. The soft start circuit according to claim 2.

An oscillator that oscillates an oscillation signal;
A reference voltage generating circuit for generating a reference voltage signal;
Output voltage detection means for detecting the output voltage and outputting a feedback voltage;
A soft star circuit that outputs a soft start signal that gradually increases when the output voltage rises;
An error amplifying circuit that amplifies a difference between the feedback voltage and a low level signal of the soft start signal or the reference voltage signal; and
A pulse width modulation comparator for comparing the error signal and the oscillation signal and supplying a pulse width modulation signal to the switching element;
A switching power supply comprising the soft start circuit according to any one of claims 1 to 3.

An oscillator that oscillates an oscillation signal;
A reference voltage generating circuit for generating a reference voltage signal;
Output voltage detection means for detecting the output voltage and outputting a feedback voltage;
A soft start circuit that outputs a soft start signal that gradually rises when the output voltage rises;
An error amplifying circuit for amplifying a difference between the reference voltage signal and the feedback voltage and outputting as an error signal;
A pulse width modulation comparator that compares the oscillation signal with a low level signal of the soft start signal or the error signal and supplies a pulse width modulation signal to the switching element;
A switching power supply comprising the soft start circuit according to any one of claims 1 to 3.