JP4731418B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP4731418B2 JP4731418B2 JP2006189223A JP2006189223A JP4731418B2 JP 4731418 B2 JP4731418 B2 JP 4731418B2 JP 2006189223 A JP2006189223 A JP 2006189223A JP 2006189223 A JP2006189223 A JP 2006189223A JP 4731418 B2 JP4731418 B2 JP 4731418B2
- Authority
- JP
- Japan
- Prior art keywords
- coil
- electrode
- semiconductor module
- wiring
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 239000004020 conductor Substances 0.000 claims description 51
- 239000011162 core material Substances 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 239000012212 insulator Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 238000005259 measurement Methods 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 239000011889 copper foil Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Inverter Devices (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
Description
本発明は半導体モジュールに関し、特に、半導体素子から出力される電流を検出する機能を有する半導体モジュールに関するものである。 The present invention relates to a semiconductor module, and more particularly to a semiconductor module having a function of detecting a current output from a semiconductor element.
導体に流れる電流をコイルにより検出する方法が従来から用いられている。たとえば特開2002−40057号公報(特許文献1)は電流検出用コイル、およびこのコイルを用いた電流検出方法を開示する。上記文献によれば、基板に一体的に形成された薄膜導体とスルーホールとによってコイル導体(1回巻分のコイル単体、ひいては多数回巻のコイル)が構成され、電流用検出コイルは全体としてカードまたはプレート状の形体をとる。被検出電流が流れる導体の側面または周面にこのカード型電流検出コイルを貼り付けることで、その被検出電流を検出することができる。
従来の半導体モジュール(パワーモジュール)では、コイルあるいはホール素子を使用した電流センサがバスバーに取り付けられ、電流センサから導出されるリード線は電流検出機能を有する回路に接続されていた。しかし上記した構成の電流センサは、コストが高い、小型化が困難、高い測定精度が得られにくい等の問題を有していた。 In a conventional semiconductor module (power module), a current sensor using a coil or a hall element is attached to a bus bar, and a lead wire derived from the current sensor is connected to a circuit having a current detection function. However, the current sensor configured as described above has problems such as high cost, difficulty in miniaturization, and difficulty in obtaining high measurement accuracy.
リード線を流れる電流はリード線の周囲に生じたノイズの影響を受けやすい。また、半導体モジュールの製造時にリード線の配置がばらつくと、ノイズの影響度が製品(半導体モジュール)ごとにばらつく。リード線が長くなるほどリード線の位置を安定させることが困難になるため、このような問題が顕著になる。 The current flowing through the lead wire is susceptible to the noise generated around the lead wire. In addition, if the arrangement of the lead wires varies during manufacturing of the semiconductor module, the degree of influence of noise varies for each product (semiconductor module). Since the longer the lead wire, the more difficult it is to stabilize the position of the lead wire, such a problem becomes remarkable.
上述の問題を防ぐ方法として、リード線上の複数の箇所でリード線を固定する方法が考えられる。しかしこの方法によればリード線の位置を安定させることができるものの、半導体モジュールの組立時の作業性が低下する。 As a method for preventing the above problem, a method of fixing the lead wire at a plurality of locations on the lead wire can be considered. However, although this method can stabilize the position of the lead wire, the workability at the time of assembling the semiconductor module is lowered.
また、コイルから出力される電流が小さくなるほど、その電流の検出精度が低下する。このため半導体モジュールからの出力電流を正確に求めることが困難になる。特開2002−40057号公報(特許文献1)に開示される電流用検出コイルは、プリント基板の表側の面と裏側の面とに形成された導体パターンがスルーホール電極により接続された構成を有する。プリント基板の表側の面に形成された導体パターンとプリント基板の裏側の面に形成された導体パターンとの距離は基板の厚み分しかない。 Also, the smaller the current output from the coil, the lower the current detection accuracy. For this reason, it becomes difficult to accurately obtain the output current from the semiconductor module. The current detection coil disclosed in Japanese Patent Laying-Open No. 2002-40057 (Patent Document 1) has a configuration in which conductor patterns formed on a front surface and a back surface of a printed circuit board are connected by through-hole electrodes. . The distance between the conductor pattern formed on the front surface of the printed board and the conductor pattern formed on the back surface of the printed board is only the thickness of the board.
このような構成を有するコイルを被検出電流に近接させると、プリント基板の両面の導体は、被検出電流により生じた磁界の影響を受ける。このため各面の導体に誘導電流が流れる。プリント基板の両面に垂直な方向から見ると、各面の導体に流れる誘導電流の方向は互いに等しい。つまりコイルの内部で誘導電流同士が打ち消しあう。このためコイルから出力される電流が小さくなる。 When the coil having such a configuration is brought close to the detected current, the conductors on both sides of the printed circuit board are affected by the magnetic field generated by the detected current. For this reason, an induced current flows through the conductor on each surface. When viewed from the direction perpendicular to both sides of the printed circuit board, the directions of the induced currents flowing through the conductors on each side are the same. That is, the induced currents cancel each other out inside the coil. For this reason, the electric current output from a coil becomes small.
本発明の目的は、精度よく出力電流を検出可能な半導体モジュールを提供することである。 An object of the present invention is to provide a semiconductor module capable of accurately detecting an output current.
本発明は要約すれば、半導体モジュールであって、電流を出力する半導体素子と、電流を受ける一方端と、電流が出力される他方端とを有する電極と、電極に近接して設けられ、板状の絶縁体を有する配線基板と、絶縁体を挟んで形成されるコイルとを備える。コイルは、絶縁体において電極に近い側に位置する一方の表面に線状に形成される複数の第1の導体パターンと、絶縁体において一方の表面と反対側に位置する他方の表面に線状に形成される複数の第2の導体パターンと、複数の第1の導体パターンと複数の第2の導体パターンとを螺旋状に接続する複数のスルーホール電極とを含む。半導体モジュールは、配線基板の内部に形成され、コイルの一方端および他方端とそれぞれ電気的に結合される第1および第2の配線パターンと、配線基板の第1の主表面に形成され、第1の主表面から第2の主表面に向かう向きに見た場合に、第1および第2の配線パターンを覆うように見える第1の接地電極と、第1の主表面に対して反対側に位置する配線基板の第2の主表面に形成され、第2の主表面から第1の主表面に向かう向きに見た場合に、第1および第2の配線パターンを覆うように見える第2の接地電極とをさらに備える。 In summary, the present invention is a semiconductor module comprising a semiconductor element that outputs a current, an electrode having one end that receives the current, and the other end that outputs the current; A wiring board having an insulator and a coil formed with the insulator interposed therebetween. The coil has a plurality of first conductor patterns formed linearly on one surface located on the side closer to the electrode in the insulator, and a linear shape on the other surface located on the opposite side of the one surface in the insulator. And a plurality of through-hole electrodes that spirally connect the plurality of first conductor patterns and the plurality of second conductor patterns. The semiconductor module is formed inside the wiring board, formed on the first main surface of the wiring board, the first and second wiring patterns that are electrically coupled to one end and the other end of the coil, respectively. A first ground electrode that appears to cover the first and second wiring patterns when viewed from one main surface toward the second main surface; and on the opposite side to the first main surface A second main surface that is formed on the second main surface of the wiring substrate located and that appears to cover the first and second wiring patterns when viewed from the second main surface toward the first main surface. And a ground electrode.
本発明によれば、半導体モジュールから出力される電流を精度よく検出することができる。 According to the present invention, the current output from the semiconductor module can be detected with high accuracy.
以下において、本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same reference numerals and description thereof will not be repeated.
[参考例]
図1は、半導体モジュール100の回路構成の例を示す図である。
[Reference example]
FIG. 1 is a diagram illustrating an example of a circuit configuration of the
図1を参照して、半導体モジュール100は、交流モータ101を駆動する三相インバータ回路を構成する。三相インバータ回路は、互いに等しい構成を有するU相アームと、V相アームと、W相アームとからなる。このため図1ではU相アームの構成のみを代表的に示し、V相アームと、W相アームとの構成は示していない。なお図1において半導体モジュール100と交流モータ101との間に表示した記号「///」は三相を表わす省略記号である。
Referring to FIG. 1,
半導体モジュール100は、端子T1〜T3と、IGBT(Insulated Gate Bipolar Transistor)素子Q1,Q2と、IGBT素子Q1,Q2にそれぞれ並列に接続されるダイオードD1,D2と、コイル1と、制御回路2とを含む。
The
端子T1と端子T2との間には直流電圧VCCが与えられる。IGBT素子Q1,Q2は端子T1と端子T2との間に直列に接続される。 A DC voltage VCC is applied between the terminal T1 and the terminal T2. IGBT elements Q1, Q2 are connected in series between terminal T1 and terminal T2.
IGBT素子Q1のコレクタは端子T1に接続され、IGBT素子Q1のゲートは制御回路2に接続され、IGBT素子のエミッタは端子T3に接続される。IGBT素子Q2のコレクタは端子T3に接続され、IGBT素子Q2のゲートは制御回路2に接続され、IGBT素子Q2のエミッタは端子T2に接続される。
The collector of IGBT element Q1 is connected to terminal T1, the gate of IGBT element Q1 is connected to
コイル1は交流モータ101に流れる電流(すなわち半導体モジュール100から出力される電流)を検出する。コイル1に流れる電流は半導体モジュール100から出力される電流に応じて変化する。制御回路2はコイル1に流れる電流を測定する。制御回路2は測定結果から交流モータ101に流れる電流の大きさを求める。そして制御回路2は交流モータ101に流れる電流の大きさに応じてIGBT素子Q1,Q2の駆動を制御する。なお制御回路2は本発明の「測定回路」に対応する。
The
図2は、図1に示す半導体モジュール100の構造を模式的に示す断面図である。
図2を参照して、制御回路2は配線基板3の表側の主表面に実装される。ただし制御回路2は配線基板3の裏側の主表面に実装されてもよい。制御回路2は具体的には制御IC(Integrated Circuit)やマイクロコンピュータ等の半導体集積回路である。制御回路2はIGBT素子Q1の駆動を制御するだけでなく、IGBT素子Q1を保護するための各種の機能を有する。制御回路2が備える保護機能の例としては、たとえば過電流保護機能、過電圧保護機能、過熱保護機能等がある。
FIG. 2 is a cross-sectional view schematically showing the structure of the
Referring to FIG. 2,
配線基板3は複数の絶縁層が積層された多層基板である。コイル1は配線基板3に形成される。なおコイル1の構成は後に詳細に説明する。
The
配線基板3の内部には配線パターン21,22が形成される。なお図2では配線パターン21,22をまとめて配線パターン21(22)と示す。制御回路2は配線パターン21(22)を介してコイル1に結合される。これにより制御回路2はコイル1を流れる電流を受けることができる。
半導体モジュール100は、さらに、電極11,12と、樹脂ケース13と、基板14と、ベース部15と、中継端子16とを含む。基板14は絶縁体14Aと、絶縁体14Aの表側の面に設けられる銅箔14B1,14B2と、絶縁体14Aの裏側の面に設けられる銅箔14Cとを含む。
The
電極11の一方の端部は、図1に示す端子T1に対応する。電極11の他方の端部は銅箔14B1に接触する。電極12の一方の端部は銅箔14B2に接触する。電極12の他方の端部は、図1に示す端子T3に対応する。なお電極11,12の各々の一部は樹脂ケース13に埋め込まれている。
One end of the
IGBT素子Q1およびダイオードD1は銅箔14B1の上に乗る半導体チップである。IGBT素子Q1のコレクタ電極(符号「C」で示す)は銅箔14B1と電気的に結合される。IGBT素子Q1のゲート端子(符号「G」で示す)およびエミッタ端子(符号「E」で示す)はコレクタ電極と反対側に位置する半導体チップの表面に設けられる。ゲート端子はアルミ等でできたワイヤを介して中継端子16に結合される。中継端子16は配線基板3に設けられる配線(図示せず)を介して制御回路2と結合される。
IGBT element Q1 and diode D1 are semiconductor chips that ride on copper foil 14B1. IGBT element Q1 collector electrode (indicated by symbol “C”) is electrically coupled to copper foil 14B1. The gate terminal (indicated by “G”) and emitter terminal (indicated by “E”) of IGBT element Q1 are provided on the surface of the semiconductor chip located on the opposite side to the collector electrode. The gate terminal is coupled to the
IGBT素子Q1のエミッタ端子はワイヤを介してダイオードD1のアノード電極(符号「A」で示す)に結合される。さらにダイオードD1のアノード電極はワイヤを介して銅箔14B2に結合される。これによりIGBT素子Q1のエミッタ端子から出力される電流(被検出電流I)は電極12の一方端から他方端(端子T3)に向けて流れる。
The emitter terminal of IGBT element Q1 is coupled to the anode electrode of diode D1 (indicated by “A”) through a wire. Furthermore, the anode electrode of the diode D1 is coupled to the copper foil 14B2 via a wire. As a result, the current (detected current I) output from the emitter terminal of the IGBT element Q1 flows from one end of the
ダイオードD1のカソード電極(符号「K」で示す)はアノード電極に対して反対側に位置する半導体チップの表面に形成される。よってカソード電極は銅箔14B1と電気的に結合される。以上説明したようにIGBT素子Q1、ダイオードD1および制御回路2が電気的に接続されることで図1に示す回路が実現される。
The cathode electrode of the diode D1 (indicated by the symbol “K”) is formed on the surface of the semiconductor chip located on the opposite side to the anode electrode. Therefore, the cathode electrode is electrically coupled to copper foil 14B1. As described above, IGBT circuit Q1, diode D1, and control
銅箔14Cはベース部15に接触する。IGBT素子Q1およびダイオードD1で生じた熱を効率よく逃がすため、ベース部15は熱伝導性に優れた金属(たとえばアルミニウム等)を用いて形成される。
The
なお図2には示さないが配線基板3の上方は樹脂で覆われている。また図が煩雑になるのを防ぐため、図2では、図1に示すIGBT素子Q2およびダイオードD2は示していない。
Although not shown in FIG. 2, the upper part of the
次に図2のコイル1およびその周辺部分の構成をより詳しく説明する。
図3は、図2のコイル1およびその周辺部分を拡大した平面図である。
Next, the configuration of the
FIG. 3 is an enlarged plan view of the
図4は、配線基板3のうち図3に示される部分の構成を説明する図である。なお、コイル1の端部の構成をできるだけ分かりやすく示すために図4ではコイル1について一方端および他方端のみを示し、コイル1の途中の部分については示していない。
FIG. 4 is a diagram illustrating the configuration of the portion shown in FIG. 3 of the
図3および図4を参照して、IGBT素子Q1からアルミワイヤによって電気的に接続された電極12は、樹脂ケース13の内部を通り、樹脂ケース13の上面まで導出される。端子T3には穴があけられている。また、樹脂ケース13において端子T3の下部にはナット25が埋め込まれている。電極12と交流モータ101とは図示しないバスバーを介して接続される。端子T3に開けられた穴にボルトを通し、かつ、ボルトを締めることでバスバーと電極12とが接続される。
Referring to FIGS. 3 and 4,
配線基板3は複数の絶縁層20A〜20Cを有する。配線基板3は電極12の少なくとも一部に平行であるとともに、両者は近接する。
The
コイル1は配線基板3の端部(すなわち配線基板3において電極12に近接する部分)に形成される。特に図4に示すようにコイル1は板状の絶縁体(すなわち絶縁層20A〜20C)を挟んで形成される。
The
コイル1は、線状に形成された複数の導体パターン1Aと、線状に形成された複数の導体パターン1Bと、複数のスルーホール電極1Cとを含む。複数の導体パターン1Aは配線基板3において電極12に近接する側の面である主表面3Aに形成される。複数の導体パターン1Bは配線基板3において主表面3Aの反対側に位置する主表面3Bに形成される。なお参考例では主表面3A,3Bは本発明における絶縁体の「一方の表面」および「他方の表面」にそれぞれ対応する。
The
図4に示すように導体パターン1A,1Bの延びる方向は電極12に流れる被検出電流Iの向きに略平行である。複数の導体パターン1A,1Bは各導体パターンの両端に位置するスルーホール電極1Cによって接続される。これにより螺旋形状を有する1本の導線、すなわちコイル1が配線基板3に形成される。
As shown in FIG. 4, the extending direction of the
このようにコイル1を配線基板3に形成することで、制御回路2を実装した配線基板3(制御基板)が被検出電流Iの大きさを検出できる。よって参考例によれば電流センサを小型化できる。また、導体パターンによりコイル1を形成することで、配線基板3に実装される部品点数を削減できる。よって製造コストを低減できる。
By forming the
また配線基板3を半導体モジュールの内部に設置すれば電流センサ(すなわちコイル1)も必然的に所定の測定場所に設置されるため、電流センサを別途設置する手間が省ける。よって半導体モジュールの組立を容易に行なうことができる。
Further, if the
配線基板3の内部には配線パターン21,22が形成される。配線パターン21は絶縁層20Aと絶縁層20Bとの間に形成される。配線パターン22は絶縁層20Bと絶縁層20Cとの間に形成される。
配線パターン21は、スルーホール電極1Cを介して、複数の導体パターン1Aのうちコイル1の一方端側に位置する導体パターン1Aに電気的に結合される。配線パターン22は、スルーホール電極1Cを介して、複数の導体パターン1Bのうちコイル1の他方端側に位置する導体パターン1Bに電気的に結合される。これによりコイル1の両端は配線パターン21,22にそれぞれ結合される。
The
配線基板3の主表面3Aには接地電極23が形成され、配線基板3の主表面3Bには接地電極24が形成される。
A
図3に示すように、主表面3Bから主表面3Aに向かう向きに見た場合には接地電極24は配線パターン21,22を覆うように見える。接地電極23は接地電極24に重なるため図3では接地電極24は示されていない。つまり、主表面3Aから主表面3Bに向かう向きに見た場合には接地電極23は配線パターン21,22を覆うように見える。別の言い方をすれば、接地電極23,24の幅(配線パターン21,22の線幅方向と同方向の長さ)は配線パターン21,22の線幅よりも広い。
As shown in FIG. 3, when viewed from the
配線基板3の内部には複数の導体パターン1A,1Bと絶縁された状態で磁芯1Eが設けられる。磁芯1Eはコイル1の内部を貫くように設けられる。磁芯1Eの素材はたとえば鉄である。なお磁芯1Eの素材はたとえばニッケル、コバルト等でもよい。
Inside the
上述のように配線基板3は複数の絶縁層を積層して形成される。絶縁層はたとえばプリプレグ等のシート状の絶縁材である。配線基板3の内部に磁芯1Eを配置する方法は、たとえば以下のとおりである。まず絶縁層20A,20Bを順次積層し、絶縁層20Bに凹部を形成する。次にこの凹部に鉄の板を挿入する。続いて絶縁層20Cを絶縁層20Bの上に重ねる。これにより配線基板3の内部に磁芯1Eが配置される。
As described above, the
次に、半導体モジュール100の動作を説明する。上述のように、半導体モジュール100はU相アーム、V相アーム、W相アームを含む三相インバータ回路である。図示しない直流電源(バッテリー等)から出力される直流電流は半導体モジュール100によって交流電流に変換される。半導体モジュール100から出力される交流電流はバスバー(図示せず)を介して交流モータ101に流れる。
Next, the operation of the
図3および図4を参照しながらさらに説明する。電極12に交流電流が流れることによって電極12の周囲には磁界が生じ、かつ、その磁界の向きと大きさとは変化する。磁界がコイル1を貫くことによりコイル1には誘導電流が流れる。誘導電流は図1(および図2)に示す制御回路2によって測定される。
Further description will be given with reference to FIGS. When an alternating current flows through the
誘導電流は微弱であるため、配線パターン21,22に流れる電流は周辺の電界あるいは磁界によって生じるノイズの影響を受けやすい。一般的にパワーモジュールは大電流のスイッチングに使用されるためノイズ源はパワーモジュールの様々な箇所に存在する。たとえば図1に示すようにパワーモジュールが交流モータの駆動に用いられる場合、バスバーあるいは交流モータにおいてノイズが発生する可能性がある。また、パワーモジュールが自動車に搭載される場合、たとえば点火プラグでノイズが生じる可能性がある。
Since the induced current is weak, the current flowing through the
参考例では接地電極23,24が配線パターン21,22を覆うように配線基板3の表面に形成される。このため配線パターン21,22は接地電極23,24によってシールドされる。これにより配線パターン21,22に流れる電流にノイズの影響が及ぶのを防ぐことができる。
In the reference example , the
また、従来はコイルの両端に接続されるリード線の配置が半導体モジュールごとにばらつくことにより、ノイズの影響の度合いが半導体モジュールごとに異なるという問題があった。参考例によれば配線パターン21,22は配線基板3にパターニング処理によって形成される。これによりコイルの両端に接続される配線の位置のばらつきを従来よりも低減することができる。よって、上述した問題を解決することができる。
Conventionally, the arrangement of lead wires connected to both ends of the coil varies from one semiconductor module to another, resulting in a problem that the degree of influence of noise differs from one semiconductor module to another. According to the reference example , the
さらに、コイル1の内部に磁芯1Eが設置される。これによりコイル1に流れる誘導電流を大きくすることができる。その理由の1つは、電極12の周囲に生じた磁界を磁芯1Eが遮蔽することによって複数の導体パターン1Bの誘導電流が抑制されるためである。この点について以下、図示しながら説明する。
Further, a
図5は、コイル1の内部に磁芯1Eが設けられていない場合にコイル1に流れる誘導電流を示す図である。
FIG. 5 is a diagram illustrating an induced current that flows through the
図5を参照して、電極12内で被検出電流I(交流電流)が図示の向きに流れると、電極12の周囲に閉ループ状の磁束(磁場)が発生する。一部の磁束φはコイル1の内側を軸方向に貫通するようにして配線基板3の中を通る。被検出電流Iが変化すると、磁束φもそれに比例して変化する。その結果、導体パターン1A,1Bには誘導電流が流れる。
Referring to FIG. 5, when detected current I (alternating current) flows in
電極12とコイル1との距離が短くなるほど、コイル1に流れる誘導電流も大きくなる。導体パターン1Aは被検出電流Iに近いため、当然ながら誘導電流が生じる。しかしながら配線基板3が薄いために導体パターン1Bも磁束φの影響を受ける。このため導体パターン1Bにも誘導電流が流れる。
The shorter the distance between the
導体パターン1Aに流れる誘導電流をiaとし、導体パターン1Bに流れる誘導電流をibとする。配線基板3の表面に垂直な方向から見た場合には誘導電流iaの流れる方向は誘導電流ibの流れる方向と略同じである。
The induced current flowing through the
このため誘導電流ia,ibは互いに打ち消しあう。導体パターン1Aのほうが導体パターン1Bよりも電極12に近いため、誘導電流iaは誘導電流ibよりも多少大きい。このためコイル1からは誘導電流iaと誘導電流ibとの差に等しい電流が出力されるものの、その電流の大きさは小さい。
For this reason, the induced currents ia and ib cancel each other. Since the
図6は、コイル1の内部に磁芯1Eを設けた場合にコイル1に流れる誘導電流を示す図である。
FIG. 6 is a diagram illustrating an induced current flowing through the
図6を参照して、磁芯1Eは磁束φを遮蔽する役割を果たす。このため導体パターン1Bでは磁束φの影響が小さくなる。この結果、配線基板3の表面に垂直方向から見た場合には誘導電流iaの流れる方向と誘導電流ibの流れる方向とが逆向きになる。よってコイル1から出力される電流が大きくなる。
Referring to FIG. 6, the
また、コイル1(特に導体パターン1A)を電極12に近接して設けることで、コイル1での位置における磁界が強くなる。さらに、磁芯1Eをコイル1の内部に設けることでコイルを貫く磁界がより強くなる。これらの理由によってもコイル1に生じる誘導電流が大きくなる。
Further, by providing the coil 1 (particularly, the
誘導電流が大きくなるほど制御回路2はその誘導電流の値を正確に求めることができる。このことは制御回路2が電極12に流れる交流電流の大きさを正確に検出できることを意味する。すなわち参考例によれば電極12に流れる交流電流の大きさを正確に検出できる。
As the induced current increases, the
なお、配線パターン21,22が長いほど配線パターン21,22を流れる電流にノイズの影響が及びやすくなる。よって配線パターン21,22はできるだけ短いほうが好ましい。また、コイル1の巻数が多いほど、コイルに流れる誘導電流が大きくなる。このため複数の導体パターン1A,1Bの本数はできるだけ多いほうが好ましい。
Note that the longer the
このように参考例ではコイルの両端にそれぞれ接続される2つの配線パターンをともに挟む2つの接地電極が設けられる。これにより、ノイズの問題を防ぎながらコイルに生じた誘導電流を検出することができる。また、参考例によれば、コイルの内部に磁芯を配置することでコイルに生じた誘導電流を大きくすることができる。よって参考例によれば半導体モジュールから出力される電流を精度よく検出することが可能になる。 Thus, in the reference example , two ground electrodes are provided to sandwich the two wiring patterns respectively connected to both ends of the coil. Thereby, it is possible to detect the induced current generated in the coil while preventing the problem of noise. Moreover, according to the reference example , the induced current generated in the coil can be increased by arranging the magnetic core inside the coil. Therefore, according to the reference example , it is possible to accurately detect the current output from the semiconductor module.
[実施の形態]
実施の形態の半導体モジュールの回路構成は図1に示す半導体モジュール100の回路構成と同様であるので以後の説明は繰返さない。また、実施の形態の半導体モジュールの断面構造は図2に示す半導体モジュール100の断面構造と同様である。
[Form state of implementation]
Circuit structure of the semiconductor module in the form status of the implementation thereof will not be repeated description is the same as the circuit configuration of the
実施の形態と参考例との相違点は、コイル1の内部に設けられる磁芯の構成である。以下、この点について説明する。
Compare with the form on purpose reference example of embodiment is a configuration of a magnetic core provided inside the
図7は、実施の形態の半導体モジュールが備えるコイル1およびその周辺部分を拡大した平面図である。
Figure 7 is an enlarged plan view of the
図8は、配線基板3において図7に示す部分の構成を説明する図である。なお図4と同様に図8ではコイル1については一方端および他方端のみを示し、コイル1の途中の部分については示していない。
FIG. 8 is a diagram illustrating the configuration of the portion shown in FIG. As in FIG. 4, FIG. 8 shows only one end and the other end of the
図7および図8を参照して、実施の形態ではコイル1の内部に磁芯1F1,1F2が設けられる。
Referring to FIGS. 7 and 8, the magnetic core 1F1,1F2 is provided inside the
磁芯1F1,1F2は配線パターン21,22と同様にパターニング処理によって形成される。磁芯1F1は絶縁層20Aに貼り付けた磁芯の箔をエッチングによりパターニングすることで形成される。磁芯1F1の上にはたとえば上述のプリプレグ等からなる絶縁層20Bが積層される。磁芯1F2は絶縁層20Bに貼り付けた磁性体の箔をエッチングによりパターニングすることで形成される。磁芯1F1の上には絶縁層20Cが積層される。
The magnetic cores 1F1 and 1F2 are formed by patterning similarly to the
要するに、複数の絶縁層20A〜20Cのうちの隣り合う2つの絶縁層20A,20Bの間に磁芯1F1が形成される。同様に、複数の絶縁層20A〜20Cのうちの隣り合う2つの絶縁層20B,20Cの間に磁芯1F2が形成される。
In short, the magnetic core 1F1 is formed between two adjacent insulating
このように磁芯を形成することにより磁芯の形成が容易になる。よって実施の形態によれば参考例よりも半導体モジュールの製造コストを低減することができる。 Forming the magnetic core in this way facilitates the formation of the magnetic core. Therefore, according to the shape condition of the embodiment can reduce the manufacturing cost of the semiconductor module than the reference example.
なお、配線パターン21,22は磁芯1F1,1F2と同じ素材(すなわち磁性体)により形成されていてもよい。また、配線パターン21,22は銅箔により形成されていてもよい。
The
磁芯1F1,1F2は単一の素材(たとえばクロム、ニッケル等)により形成されてもよいし、以下の図に示す構成を有してもよい。 The magnetic cores 1F1 and 1F2 may be formed of a single material (for example, chromium, nickel, etc.), or may have a configuration shown in the following drawings.
図9は、図8に示す磁芯1F1,1F2の構成例を模式的に説明する図である。
図9を参照して、配線基板3の内部において磁芯1F1,1F2が設けられる。磁芯1F1は絶縁層20Aの上にパターニング処理により形成された銅箔31(芯材)と、銅箔31の表面に形成される膜状の磁性体32とを含む。磁芯1F2は絶縁層20Bの上にパターニング処理により形成された銅箔31と、銅箔の表面に形成される膜状の磁性体32とを含む。
FIG. 9 is a diagram schematically illustrating a configuration example of the magnetic cores 1F1 and 1F2 illustrated in FIG.
Referring to FIG. 9,
磁性体32の素材はたとえばニッケルやクロム等である。また、磁性体32はメッキや蒸着等によって銅箔31の表面に設けられる。このような構造の磁芯を形成することにより参考例よりもコイル1の内部に磁芯を配置することが容易になる。なお磁芯の数は限定されず、1つでもよいし、2つより多くてもよい。
The material of the
以上のように実施の形態によればコイル内部の磁芯を容易に形成することができる。これにより実施の形態によれば半導体モジュールの製造コストを低減することができる。 The coil inside the magnetic core can be easily formed according to the shape condition of the embodiment as described above. According thereby to form state of implementation it is possible to reduce the manufacturing cost of the semiconductor module.
[他の参考例]
他の参考例の半導体モジュールの回路構成は図1に示す半導体モジュール100の回路構成と同様であるので以後の説明は繰返さない。また、他の参考例の半導体モジュールの断面構造は図2に示す半導体モジュール100の断面構造と同様である。
[ Other reference examples ]
Since the circuit configuration of the semiconductor module of the other reference example is similar to the circuit configuration of
2つの参考例の相違点は、図2に示す配線基板3の端部(コイル1を含む部分)の構成である。
The difference between the two reference examples is the configuration of the end portion (the portion including the coil 1) of the
図10は、他の参考例の半導体モジュールが備えるコイル1およびその周辺部分を拡大した平面図である。
FIG. 10 is an enlarged plan view of the
図11は、配線基板3において図10に示す部分の構成を説明する図である。なお図4と同様に図11ではコイル1については一方端および他方端のみを示し、コイル1の途中の部分については示していない。
FIG. 11 is a diagram illustrating the configuration of the portion shown in FIG. As in FIG. 4, FIG. 11 shows only one end and the other end of the
図10および図11を参照して、複数の導体パターン1Bは絶縁層20Bの表面に形成され、絶縁層20Cにより覆われる。つまり、この参考例では絶縁層20A,20Bが本発明における「板状の絶縁体」に対応し、絶縁層20Cが本発明における「複数の第2のパターンを覆う絶縁層」に対応する。
Referring to FIGS. 10 and 11, a plurality of
基板の主表面3Bから主表面3Aに向かう方向に見た場合には接地電極24は配線パターン21,22だけでなくコイル1も覆うように主表面3Bに形成される。この点で2つの参考例は異なる。
When viewed in the direction from the
なお、図10および図11に示す他の部分の構成については図3および図4の対応する部分の構成と同様であるので以後の説明は繰返さない。 10 and FIG. 11 are the same as the corresponding parts in FIG. 3 and FIG. 4, and thus the description thereof will not be repeated.
上述したように半導体モジュールの周辺の様々な場所にノイズ源が存在する可能性がある。複数の導体パターン1Aよりも複数の導体パターン1Bのほうが半導体モジュールの表面に近いため、複数の導体パターン1Bは複数の導体パターン1Aよりもノイズを受けやすい。この参考例では接地電極24が複数の導体パターン1Bを覆うため、周囲からの電界あるいは磁界によるノイズに対する耐量をより向上させることが可能になる。
As described above, noise sources may exist in various places around the semiconductor module. Since the plurality of
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 コイル、1A,1B 導体パターン、1C スルーホール電極、1E,1F1,1F2 磁芯、2 制御回路、3 配線基板、3A,3B 主表面、11,12 電極、13 樹脂ケース、14 基板、14A 絶縁体、14B1,14B2,14C,31 銅箔、15 ベース部、16 中継端子、20A〜20C 絶縁層、21,22 配線パターン、23,24 接地電極、25 ナット、32 磁性体、100 半導体モジュール、101 交流モータ、D1,D2 ダイオード、Q1,Q2 IGBT素子、T1〜T3 端子。 1 coil, 1A, 1B conductor pattern, 1C through-hole electrode, 1E, 1F1, 1F2 magnetic core, 2 control circuit, 3 wiring board, 3A, 3B main surface, 11, 12 electrode, 13 resin case, 14 substrate, 14A insulation Body, 14B1, 14B2, 14C, 31 copper foil, 15 base part, 16 relay terminal, 20A-20C insulating layer, 21, 22 wiring pattern, 23, 24 ground electrode, 25 nut, 32 magnetic body, 100 semiconductor module, 101 AC motor, D1, D2 diode, Q1, Q2 IGBT element, T1-T3 terminals.
Claims (3)
前記電流を受ける一方端と、前記電流が出力される他方端とを有する電極と、
前記電極に近接して設けられ、板状の絶縁体を有する配線基板と、
前記絶縁体を挟んで形成されるコイルとを備え、
前記コイルは、
前記絶縁体において前記電極に近い側に位置する一方の表面に線状に形成される複数の第1の導体パターンと、
前記絶縁体において前記一方の表面と反対側に位置する他方の表面に線状に形成される複数の第2の導体パターンと、
前記複数の第1の導体パターンと前記複数の第2の導体パターンとを螺旋状に接続する複数のスルーホール電極とを含み、
前記配線基板の内部に形成され、前記コイルの一方端および他方端とそれぞれ電気的に結合される第1および第2の配線パターンと、
前記配線基板の第1の主表面に形成され、前記第1の主表面から前記配線基板の第2の主表面に向かう向きに見た場合に、前記第1および第2の配線パターンを覆うように見える第1の接地電極と、
前記第1の主表面に対して反対側に位置する前記配線基板の前記第2の主表面に形成され、前記第2の主表面から前記第1の主表面に向かう向きに見た場合に、前記第1および第2の配線パターンを覆うように見える第2の接地電極と、
前記コイルの内部を貫通するように前記絶縁体の内部に配置される磁芯とをさらに備え、
前記絶縁体は、複数の絶縁層を有し、
前記磁芯は、前記複数の絶縁層のうち隣あう2つの絶縁層間に形成される第3の導体パターンを含む、半導体モジュール。 A semiconductor element that outputs current;
An electrode having one end receiving the current and the other end from which the current is output;
A wiring board provided in the vicinity of the electrode and having a plate-like insulator;
A coil formed across the insulator,
The coil is
A plurality of first conductor patterns formed linearly on one surface located on the side closer to the electrode in the insulator;
A plurality of second conductor patterns formed linearly on the other surface located on the opposite side of the one surface in the insulator;
A plurality of through-hole electrodes that spirally connect the plurality of first conductor patterns and the plurality of second conductor patterns;
First and second wiring patterns formed inside the wiring board and electrically coupled to one end and the other end of the coil, respectively;
Is formed on the first major surface of the wiring substrate, when viewed in a direction toward the first main surface or found a second major surface of the wiring substrate, covering the first and second wiring patterns A first ground electrode that looks like:
When the formed on the second major surface of the wiring board positioned on the opposite side with respect to the first main surface, as viewed from the second major surface in a direction toward the first main surface, A second ground electrode that appears to cover the first and second wiring patterns ;
A magnetic core disposed inside the insulator so as to penetrate the inside of the coil ,
The insulator has a plurality of insulating layers;
The magnetic core includes a third conductor pattern formed between two adjacent insulating layers among the plurality of insulating layers .
前記複数の絶縁層のうち隣あう2つの絶縁層間に形成され、銅を素材とする芯材と、
磁性体を素材とし、前記芯材の表面に設けられる膜とを含む、請求項1に記載の半導体モジュール。 The third conductor pattern is:
Formed between two adjacent insulating layers among the plurality of insulating layers, and a core material made of copper;
The semiconductor module according to claim 1 , wherein the semiconductor module includes a magnetic material and a film provided on a surface of the core material.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006189223A JP4731418B2 (en) | 2006-07-10 | 2006-07-10 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006189223A JP4731418B2 (en) | 2006-07-10 | 2006-07-10 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016770A JP2008016770A (en) | 2008-01-24 |
JP4731418B2 true JP4731418B2 (en) | 2011-07-27 |
Family
ID=39073478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006189223A Active JP4731418B2 (en) | 2006-07-10 | 2006-07-10 | Semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4731418B2 (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5633917B2 (en) * | 2009-03-03 | 2014-12-03 | 東光東芝メーターシステムズ株式会社 | Current detection device and watt-hour meter using the same |
GB2501693B (en) * | 2012-05-01 | 2016-01-20 | Ge Aviat Systems Ltd | Apparatus and method for arc fault detection |
JP5939041B2 (en) * | 2012-06-01 | 2016-06-22 | 住友電気工業株式会社 | Semiconductor module and method for manufacturing semiconductor module |
JP6071662B2 (en) * | 2013-03-11 | 2017-02-01 | 京セラ株式会社 | Power semiconductor module |
US10878997B2 (en) * | 2015-03-13 | 2020-12-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having current-sensing coil |
US10491096B2 (en) * | 2017-08-22 | 2019-11-26 | General Electric Company | System and method for rapid current sensing and transistor timing control |
JP6519630B1 (en) * | 2017-10-30 | 2019-05-29 | ダイキン工業株式会社 | Current detection device |
EP3534538A1 (en) * | 2018-02-28 | 2019-09-04 | LEM Intellectual Property SA | Electronic power switch drive module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04118561A (en) * | 1990-04-14 | 1992-04-20 | Toyota Autom Loom Works Ltd | Current sensor |
JP2002093995A (en) * | 2000-09-20 | 2002-03-29 | Unisia Jecs Corp | Semiconductor device |
JP2003315373A (en) * | 2002-04-18 | 2003-11-06 | Toshiba Corp | Current detection device and semiconductor device |
JP2004037357A (en) * | 2002-07-05 | 2004-02-05 | Keisoku Kenkyusho:Kk | Current value detection method and current value detection device |
-
2006
- 2006-07-10 JP JP2006189223A patent/JP4731418B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04118561A (en) * | 1990-04-14 | 1992-04-20 | Toyota Autom Loom Works Ltd | Current sensor |
JP2002093995A (en) * | 2000-09-20 | 2002-03-29 | Unisia Jecs Corp | Semiconductor device |
JP2003315373A (en) * | 2002-04-18 | 2003-11-06 | Toshiba Corp | Current detection device and semiconductor device |
JP2004037357A (en) * | 2002-07-05 | 2004-02-05 | Keisoku Kenkyusho:Kk | Current value detection method and current value detection device |
Also Published As
Publication number | Publication date |
---|---|
JP2008016770A (en) | 2008-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4731418B2 (en) | Semiconductor module | |
CN108093671B (en) | Integrated electric power steering apparatus | |
JP5622043B2 (en) | Inverter device | |
US9431776B2 (en) | Connector | |
JP4708487B2 (en) | Inverter relay connection member | |
JP5533441B2 (en) | Current detection device and manufacturing method thereof | |
JP4936466B2 (en) | Power semiconductor unit | |
US11092621B2 (en) | Current sensor | |
US20170122985A1 (en) | Shunt resistor | |
JP6932173B2 (en) | Fixed structure of electronic components and current detector | |
JP2006140217A (en) | Semiconductor module | |
US9103853B2 (en) | Current sensor | |
JP5531611B2 (en) | Power converter | |
JP2012042409A (en) | Current detection apparatus | |
JP6575406B2 (en) | Power converter | |
JP5630633B2 (en) | Multiphase current detector | |
JP5057245B2 (en) | Current sensor | |
JP5500536B2 (en) | Power semiconductor module and power converter using the power semiconductor module | |
US11199563B2 (en) | Electric current sensor | |
JP2004354106A (en) | Current detector | |
WO2023136125A1 (en) | Electric current sensor device | |
JP6005381B2 (en) | Power converter | |
CN216122227U (en) | Motor drive system | |
EP4411390A1 (en) | Electric current sensor device | |
JP2011209256A (en) | Device for detecting polyphase current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4731418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |