JP4936466B2 - Power semiconductor unit - Google Patents
Power semiconductor unit Download PDFInfo
- Publication number
- JP4936466B2 JP4936466B2 JP2007274683A JP2007274683A JP4936466B2 JP 4936466 B2 JP4936466 B2 JP 4936466B2 JP 2007274683 A JP2007274683 A JP 2007274683A JP 2007274683 A JP2007274683 A JP 2007274683A JP 4936466 B2 JP4936466 B2 JP 4936466B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- control board
- power
- bus bar
- facing surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 202
- 239000000758 substrate Substances 0.000 claims description 32
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 31
- 239000003990 capacitor Substances 0.000 description 25
- 238000009499 grossing Methods 0.000 description 24
- 238000012545 processing Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 6
- 230000004907 flux Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
本発明は、大電流を扱うインバータあるいはコンバータとして使用されるパワー半導体ユニットに関し、特に耐ノイズ性を向上させつつ小形化することができるパワー半導体ユニットに関する。 The present invention relates to a power semiconductor unit used as an inverter or converter that handles a large current, and more particularly to a power semiconductor unit that can be miniaturized while improving noise resistance.
ハイブリッド電気自動車および電気自動車には、大容量の走行モータを駆動するための電力変換装置が使用されている。電力変換装置は、IGBT(Insulated Gate Bipolar Transistor)等のパワー半導体素子が備えられ、直流電力を三相交流電力に変換して走行モータを駆動するインバータ動作、または三相交流電力を直流電力に変換してエネルギーを回生するコンバータ動作を行う。 Hybrid electric vehicles and electric vehicles use power converters for driving large-capacity travel motors. The power converter is equipped with power semiconductor elements such as IGBTs (Insulated Gate Bipolar Transistors), which converts DC power into three-phase AC power to drive a driving motor, or converts three-phase AC power into DC power. The converter operates to regenerate energy.
電力変換装置の一例として、図1に、バッテリから直流電力の供給を受けてモータを駆動するインバータユニットを示す。
インバータユニット1は平滑コンデンサ4およびパワー半導体ユニット5からなり、さらに、パワー半導体ユニット5は、パワー半導体モジュール10および制御基板モジュール20からなる。
As an example of a power converter, FIG. 1 shows an inverter unit that receives a DC power supply from a battery and drives a motor.
The
主バッテリ2は複数の二次電池を直列に接続した直流電源であり、高圧ケーブルを介して平滑コンデンサ4のP端子8P1とN端子8N1に接続される。平滑コンデンサ4は、リプル電流を吸収して入力電圧を安定化させるものである。
パワー半導体モジュール10には、IGBT等のパワー半導体素子14U〜14W、およびフライホイールダイオード(FWD)15U〜15Wが備えられる。パワー半導体素子14U〜14WとFWD15U〜15Wの逆並列接続体はブリッジ接続されて、三相インバータ回路を構成する。U、V、W各相の出力端子18U〜18Wは、出力バスバ29U〜29Wおよび高圧ケーブルを介して走行モータ6に接続される。
The
The
制御基板21は、上位の電子制御ユニット(ECU:Electrical Control Unit)から、走行モータ6を駆動するためのトルク指令値を受け取る。そして、制御基板21は、主バッテリ2の電圧値、およびモータ位置検出用レゾルバ7から出力される位置情報を取り込みながら、U相電流センサ22UおよびW相電流センサ22Wによって検出されたU相およびW相の出力電流の瞬時値から、トルク指令値に基づいた電流値を逐次算出し、これをPWM信号に変換する。
生成されたPWM信号は、制御基板21からドライバ基板11に出力される。そして、ドライバ基板11は、当該信号に基づいてパワー半導体モジュール10の各相のパワー半導体素子14U〜14Wを駆動する。なお、制御基板21およびドライバ基板11は、いずれも補機バッテリ3から電圧(+14[V])の供給を受けて動作する。
The
The generated PWM signal is output from the
また、インバータユニット1は、インバータ回路を備えたパワー半導体モジュール10と、平滑コンデンサ4と、制御基板モジュール20とを、冷却機能を有するインバータケースに格納して使用される。
The
他の電力変換装置の例として、図2に示す三相式AC−DC−AC変換器がある。この三相式AC−DC−AC変換器には2つのパワー半導体モジュール10C、10Iが備えられており、このうち10Cはコンバータとして動作する三相PWM整流器、10Iはインバータとして動作する三相インバータである。
As another example of the power converter, there is a three-phase AC-DC-AC converter shown in FIG. This three-phase AC-DC-AC converter is provided with two
図2に示す三相式AC−DC−AC変換器では、三相入力側に配置されたリアクトル52によって瞬時電力が蓄積およびフィルタリングされた三相交流電力が、パワー半導体モジュール10Cによって直流電力に変換される。得られた直流電力は、平滑コンデンサ4で安定化された後に、パワー半導体モジュール10Iで所定の振幅、周波数に変換され、リアクトル53を介して接続される三相負荷に供給される。
In a three-phase AC-DC-AC converter shown in FIG. 2, three-phase AC power instantaneous power is accumulated and filtered by a
三相PWM整流器として使用されるパワー半導体モジュール10Cと三相インバータとして使用するパワー半導体モジュール10Iは、いずれも図1に示すパワー半導体モジュール10と同じものが使用可能であり、モータ駆動用、三相インバータ用、三相PWM整流器用等の用途に応じて、組み合わせて使用する制御基板21の回路構成が変更される。
したがって、開発・評価期間の短縮、および信頼性評価コストの観点から、通常、パワー半導体モジュール10のドライバ基板11と制御基板21は独立した部品となっている。
The
Therefore, from the viewpoint of shortening the development / evaluation period and reliability evaluation cost, the
図3は、図1に示すインバータユニット1の従来の構造を示すブロック図である。
インバータユニット1は、主に、パワー半導体モジュール10と、その上部に配置される平滑コンデンサ4と、さらにその上部に配置される制御基板21とからなる。すなわち、従来のインバータユニット1では、パワー半導体モジュール10と制御基板21の間に平滑コンデンサ4が配置されている。これにより、パワー半導体モジュール10内のパワー半導体素子14U〜14Wから放射されるノイズが平滑コンデンサ4によって遮蔽され、制御基板21上を伝送される各種信号にノイズが重畳するのを極力防ぐような構造となっている(例えば、特許文献1参照)。
また、図3に示すように、パワー半導体モジュール10の出力側には通常、U相電流センサ22UおよびW相電流センサ22Wが接続されており、これらによってセンシングされた信号(U相およびW相の出力電流の瞬時値に対応した信号)が、制御基板21に送られるようになっている。
The
As shown in FIG. 3, a U-phase
[課題1]パワー半導体ユニットの大形化
図3に示すように、従来のインバータユニット1は、パワー半導体モジュール10と制御基板21の間に平滑コンデンサ4を挟み込んだ構成となっているので、パワー半導体モジュール10−制御基板21間の配線、および電流センサ22U、22W−制御基板21間の配線が必然的に長くなっていた。このため、配線が肥大化し、パワー半導体ユニット(パワー半導体モジュール10、制御基板21および電流センサ22U、22W)が大形化してしまうという問題があった。
[Problem 1] Increasing the size of the power semiconductor unit As shown in FIG. 3, the
また、配線が長くなると、一方の配線が他方の配線に対するノイズ源となり得るとともに、前述のパワー半導体素子14U〜14Wによるノイズが重畳され易くなるという問題があった。つまり、図3に示す従来のインバータユニット1では、パワー半導体モジュール10から制御基板21への直接的なノイズの重畳は防げても、上記配線へのノイズの重畳を防ぐことはできなかった。
Further, when the wiring becomes long, there is a problem that one wiring can be a noise source for the other wiring and noise due to the
この問題を解決するため、従来のインバータユニット1では、各配線を絶縁性の材料で被覆し、その外側を接地された導電性の材料で被覆し、さらにその外側を絶縁性の材料で被覆することによって、配線のシールド処理を施すことが別途必要となる。しかしながら、このシールド処理は配線の肥大化を招き、パワー半導体ユニットを含むインバータユニット1が全体として大形化してしまうという問題があった。
In order to solve this problem, in the
[課題2]放射ノイズによる誤動作
図4は、上記パワー半導体ユニットの大形化の問題を解決するべく、制御基板21をパワー半導体モジュール10の近傍に配置してなるパワー半導体ユニット5と、平滑コンデンサ4とからなるインバータユニット1である。
しかしながら、単純に制御基板21をパワー半導体モジュール10の近傍に配置しただけの構成では、やはり制御基板21へのノイズの重畳が問題となる。例えば、パワー半導体ユニット5のスイッチング動作による輻射ノイズが制御基板21上の信号ラインに重畳した場合には、パワー半導体ユニット5の動作が正常であるにもかかわらず異常であるとして誤った判断がなされ、パワー半導体ユニット5の動作が緊急停止されるおそれがあった。
[Problem 2] Malfunction due to radiation noise FIG. 4 shows a
However, in the configuration in which the
そこで、本発明は、パワー半導体ユニットの小形化を図りながらも、パワー半導体モジュールから制御基板へのノイズの影響を大幅に低減することを課題とする。 Accordingly, an object of the present invention is to greatly reduce the influence of noise from the power semiconductor module to the control board while reducing the size of the power semiconductor unit.
上記課題を解決するために、本発明に係る第1のパワー半導体ユニットは、
パワー半導体素子を用いて直流電力を交流電力に変換し、駆動すべき負荷に出力するパワー半導体ユニットであって、前記直流電力が給電される入力端子と、前記負荷に接続される出力端子と、前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、前記パワー半導体モジュールから前記負荷に対して出力される電流の電流値を検出する電流センサと、前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、前記制御基板の前記非対向面側と側面側の空間を覆うシールドプレートとを備え、前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられ、前記制御基板は、少なくとも1つのGND層を有する多層配線基板であり、前記シールドプレートと前記GND層とで前記信号生成回路を挟み込むことによって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とする。
In order to solve the above-described problem, a first power semiconductor unit according to the present invention includes:
A power semiconductor unit that converts direct current power into alternating current power using a power semiconductor element and outputs it to a load to be driven, an input terminal to which the direct current power is fed, an output terminal connected to the load, A power semiconductor substrate on which the power semiconductor element is provided, and a driver that is arranged in parallel with a predetermined interval on the surface side of the power semiconductor substrate and drives the power semiconductor element based on an input control signal A power semiconductor module having a circuit provided with a circuit; a current sensor for detecting a current value of a current output from the power semiconductor module to the load; and the driver board directly above the power semiconductor module. And a facing surface that faces the power semiconductor module and a non-facing surface that is the back surface of the facing surface. Shielded, on the basis of the detected current value by the current sensor, which covers the control board signal generating circuit is provided for generating the control signal, the non-opposing face side and the side surface side space of the control board And the signal generation circuit is provided on the non-facing surface of the control board, the current sensor is provided on the facing surface of the control board, and the control board includes at least one GND layer. And the noise generated from the power semiconductor module toward the signal generation circuit is shielded by sandwiching the signal generation circuit between the shield plate and the GND layer. .
上記第1のパワー半導体ユニットは、好ましくは、前記出力端子と前記負荷は出力バスバによって接続され、前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、前記出力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする。
また、好ましくは、前記直流電力は入力バスバを介して前記入力端子に給電され、前記入力バスバが、前記出力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする。
In the first power semiconductor unit, preferably, the output terminal and the load are connected by an output bus bar, the current sensor has a hollow port extending in a normal direction of the power semiconductor substrate, and the output bus bar And extending in the normal direction through the hollow port.
Preferably, the DC power is supplied to the input terminal via an input bus bar, and the input bus bar is disposed to face the output bus bar and extends in the normal direction. It is characterized by.
上記課題を解決するために、本発明に係る第2のパワー半導体ユニットは、
パワー半導体素子を用いて、交流電源から入力される交流電力を直流電力に変換して、出力するパワー半導体ユニットであって、前記交流電力が給電される入力端子と、前記直流電力を出力する出力端子と、前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、前記交流電源から前記パワー半導体モジュールに対して入力される電流の電流値を検出する電流センサと、前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、前記制御基板の前記非対向面側と側面側の空間を覆うシールドプレートとを備え、前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられ、前記制御基板は、少なくとも1つのGND層を有する多層配線基板であり、前記シールドプレートと前記GND層とで前記信号生成回路を挟み込むことによって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とする。
In order to solve the above problems, the second power semiconductor unit according to the present invention is:
A power semiconductor unit that uses a power semiconductor element to convert AC power input from an AC power source into DC power and outputs the power, an input terminal to which the AC power is fed, and an output that outputs the DC power A terminal, a power semiconductor substrate provided with the power semiconductor element on a surface thereof, and a power semiconductor substrate disposed in parallel at a predetermined interval on the surface side of the power semiconductor substrate, the power semiconductor element being arranged based on an input control signal A power board having a driver circuit for driving, a current sensor for detecting a current value of a current input to the power semiconductor module from the AC power source, and a position directly above the power semiconductor module. Arranged substantially parallel to the driver board, and facing the power semiconductor module, and a back surface of the facing surface That has a non-facing surface, based on the current value detected by said current sensor, a control board signal generating circuit is provided for generating the control signal, and the non-facing surface side of the control board A shield plate that covers a space on a side surface side, the signal generation circuit is provided on the non-facing surface of the control board, and the current sensor is provided on the facing surface of the control board, Is a multilayer wiring board having at least one GND layer, and noise generated from the power semiconductor module toward the signal generation circuit is shielded by sandwiching the signal generation circuit between the shield plate and the GND layer. It is characterized by being.
上記第2のパワー半導体ユニットは、好ましくは、前記交流電力は入力バスバを介して前記入力端子に給電され、前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、前記入力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする。
また、好ましくは、前記直流電力は出力バスバを介して前記出力端子から出力され、前記出力バスバが、前記入力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする。
In the second power semiconductor unit, preferably, the AC power is supplied to the input terminal via an input bus bar, and the current sensor has a hollow port extending in a normal direction of the power semiconductor substrate, An input bus bar extends in the normal direction through the hollow port.
Preferably, the DC power is output from the output terminal via an output bus bar, and the output bus bar is disposed to face the input bus bar and extends in the normal direction. It is characterized by.
また、上記第1および第2のパワー半導体ユニットは、好ましくは、前記シールドプレートは端部が折り曲げられており、前記制御基板と前記ドライバ基板の間に形成された空間の少なくとも一部が、前記シールドプレートの折り曲げられた端部によって覆われていることを特徴とする。
また、好ましくは、前記制御基板の前記対向面、および前記ドライバ基板の前記制御基板に対向する面に、それぞれ、前記信号生成回路および前記ドライバ回路に給電するためのトランスが設けられ、前記トランスが、前記パワー半導体基板の面方向に互いにずらして前記トランス同士が干渉しないように配置されることを特徴とする。
さらに、好ましくは、前記制御基板の前記対向面には、外部電源と接続するためのコネクタが1個設けられ、前記コネクタを介して外部から供給される電圧によって、前記ドライバ回路および前記信号生成回路が駆動されることを特徴とする。
Also, the first and second power semiconductor units, it is preferable that the shield plate is bent the ends, at least part of the space formed between the driver board and the control board, The shield plate is covered with a bent end portion.
Preferably, a transformer for supplying power to the signal generation circuit and the driver circuit is provided on the facing surface of the control board and the surface of the driver board facing the control board, respectively. The transformers are arranged so as to be shifted from each other in the plane direction of the power semiconductor substrate so that the transformers do not interfere with each other.
Further, preferably, on the facing surface of the control board, one connector for connecting to an external power supply is provided, and the driver circuit and the signal generation circuit are supplied by a voltage supplied from the outside through the connector. Is driven.
なお、図1に示すように、本明細書では、直流電力の供給を受けて、ECUからの指令に基づきモータ等の負荷を駆動する装置全体を「インバータユニット」と称し、この「インバータユニット」から平滑コンデンサを除いた他の部分を「パワー半導体ユニット」と称する。
また、本明細書では、「パワー半導体ユニット」のうち、ECUからの指令に基づいてPWM信号等の制御信号を生成する信号生成回路が設けられた制御基板とその周辺部品とからなる部分を「制御基板モジュール」と称し、生成された制御信号に基づいてパワー半導体素子を駆動するドライバ回路が設けられたドライバ基板とパワー半導体素子が備えられたパワー半導体基板とその周辺部品とからなる部分を「パワー半導体モジュール」と称する。
As shown in FIG. 1, in this specification, the entire apparatus that receives a supply of DC power and drives a load such as a motor based on a command from the ECU is referred to as an “inverter unit”. The part other than the smoothing capacitor is referred to as a “power semiconductor unit”.
Further, in this specification, a portion of the “power semiconductor unit” that includes a control board provided with a signal generation circuit that generates a control signal such as a PWM signal based on a command from the ECU and its peripheral components is expressed as “ A portion consisting of a driver board provided with a driver circuit for driving a power semiconductor element based on a generated control signal, a power semiconductor board provided with the power semiconductor element, and its peripheral components is called a `` control board module ''. It is called a “power semiconductor module”.
本発明によれば、パワー半導体ユニットの小形化を図りながらも、パワー半導体モジュールから制御基板へのノイズの影響を大幅に低減することができる。 According to the present invention, it is possible to greatly reduce the influence of noise from the power semiconductor module to the control board while reducing the size of the power semiconductor unit.
すなわち、上記[課題1]に対しては、
(1)パワー半導体モジュールの直上に制御基板を配置することで、これらの間の配線を放射ノイズの影響をほとんど受けない程度に短くすることができ、配線の肥大化を防止しつつ、配線のシールド処理を省略することができる。
(2)さらに、電流センサを制御基板の対向面に設けることにより、制御基板−電流センサ間の配線を省略することができる。
That is, for the above [Problem 1],
(1) By arranging the control board directly above the power semiconductor module, the wiring between them can be shortened to such an extent that it is hardly affected by radiation noise, while preventing the wiring from becoming enlarged, The shield process can be omitted.
(2) Furthermore, by providing the current sensor on the opposite surface of the control board, wiring between the control board and the current sensor can be omitted.
また、上記[課題2]に対しては、
(3)制御基板に設けられた信号生成回路を、ドライバ基板と対向する対向面の反対側(対向面の裏面側)の非対向面に配置することにより、ノイズ源となるパワー半導体モジュールとの距離を大きくすることができるとともに、パワー半導体モジュールから発せられるノイズが制御基板に遮られ、信号生成回路に重畳するのを防止することができる。
(4)また、制御基板の非対向面側の空間を覆うシールドプレートにより、信号生成回路(およびその周辺回路)に向けて発せられるノイズを遮蔽することができる。これにより、パワー半導体ユニットの誤動作を防止することができる。
(5)さらに、制御基板を、少なくとも1つのGND層を有する多層配線基板とすることにより、制御基板に設けられた信号生成回路(およびその周辺回路)をシールドプレートとGND層とで挟み込むことができ、信号生成回路に向けて発せられるノイズを効果的に遮蔽することができる。
For [Problem 2] above,
(3) By arranging the signal generation circuit provided on the control board on the non-opposing surface opposite to the opposing surface facing the driver substrate (the back surface side of the opposing surface), a power semiconductor module serving as a noise source The distance can be increased, and noise generated from the power semiconductor module can be prevented from being blocked by the control board and superimposed on the signal generation circuit.
(4) Moreover, the noise emitted toward the signal generation circuit (and its peripheral circuit) can be shielded by the shield plate that covers the space on the non-facing surface side of the control board. Thereby, malfunction of a power semiconductor unit can be prevented.
(5) Furthermore, by making the control board a multilayer wiring board having at least one GND layer, the signal generation circuit (and its peripheral circuit) provided on the control board can be sandwiched between the shield plate and the GND layer. It is possible to effectively shield noise emitted toward the signal generation circuit.
以下、添付図面を参照して、本発明に係るパワー半導体ユニットの好ましい実施形態について説明する。なお、以下では、一例として三相インバータとして動作するパワー半導体ユニットについて説明する。より具体的には、直流電力を三相交流電力に変換して負荷である走行モータに出力するパワー半導体ユニットについて説明する。 Hereinafter, preferred embodiments of a power semiconductor unit according to the present invention will be described with reference to the accompanying drawings. In the following, a power semiconductor unit that operates as a three-phase inverter will be described as an example. More specifically, a power semiconductor unit that converts DC power into three-phase AC power and outputs it to a traveling motor as a load will be described.
本発明に係るパワー半導体ユニット5と、平滑コンデンサ4とからなるインバータユニット1を図5に示す。ここでは、インバータユニット1の構成について、図1を参照しつつ図5を用いて説明する。
平滑コンデンサ4は、主バッテリ2(図1参照)に接続されるP端子8P1およびN端子8N1と、パワー半導体ユニット5に接続される各3つのP端子8P2およびN端子8N2(本願発明の「入力端子」に相当)とを備える。P端子8P1および3つのP端子8P2は各々が互いに平滑コンデンサ4の内部で接続されている。同様に、N端子8N1および3つのP端子8N2も各々が互いに平滑コンデンサ4の内部で接続されている。
パワー半導体ユニット5は、パワー半導体モジュール10と、その直上に備えられる制御基板モジュール20とからなる。制御基板モジュール20は、制御基板21、電流センサ22U、22W、入力バスバ19UP〜19WP、19UN〜19WN、および出力バスバ29U〜29W等を一体化したものである(図1参照)。
FIG. 5 shows an
The smoothing
The
図6(A)は、本発明に係るパワー半導体ユニット5の外観斜視図、図6(B)はその分解斜視図である。図6(B)に示すように、パワー半導体モジュール10と制御基板モジュール20は、ネジ留めによって固定される。
6A is an external perspective view of the
図7(A)は、パワー半導体モジュール10の外観斜視図、図7(B)はその分解斜視図である。
パワー半導体モジュール10は、主にパワー半導体基板12と、その表面側に配置されるシールドプレート13と、そのさらに表面側に配置されるドライバ基板11とからなる。パワー半導体基板12は、IGBT14U〜14W(本発明の「パワー半導体素子」に相当)とFWD15U〜15Wからなる複数の逆並列接続体をブリッジ接続して構成された三相インバータ回路を表面に設けて、放熱器32(図11(B)参照)の表面側に搭載したものである。放熱器32の裏面側には、複数の放熱フィン33が備えられ、冷却媒体で直接冷却されている。
ドライバ基板11は、パワー半導体基板12の表面側に、パワー半導体基板12に対して所定の間隔を隔てて平行に配置される。また、ドライバ基板11にはドライバ回路が設けられ、入力される制御信号に基づいてパワー半導体基板12に備えられたU、V、W各相のIGBT14U〜14Wを駆動する。シールドプレート13は、ドライバ基板11とパワー半導体基板12の間に配置され、IGBT14U〜14Wのスイッチングによって発生するノイズを電磁・静電遮蔽する。
FIG. 7A is an external perspective view of the
The
The
ドライバ基板11は、コネクタ17a、17bおよび後述する制御基板21を介して補機バッテリ3から供給される電圧(以下「補機バッテリ電圧」という、例えば+14[V])に基づいて三相インバータ回路に供給される絶縁電圧を生成するトランス16を備えている。トランス16は、制御基板21に対向するドライバ基板11の表面に実装されている。
さらに、ドライバ基板11は、過電流、過熱、過電圧等の異常状態を検出し、必要に応じてIGBT14U〜14Wの駆動を停止等する保護回路を備えている。異常状態であることを示す信号(以下「フェイル信号」という)は、コネクタ17a、17bを介して制御基板21に伝達される。また、制御基板21で生成された制御信号(例えば、PWM信号)は、コネクタ17a、17bを介してドライバ基板11に伝達される。
なお、本発明において、補機バッテリ電圧は、コネクタ17a、17bを介して他の信号とともに制御基板21側から供給されるので、ドライバ基板11と補機バッテリ3を直接接続するためのコネクタは不要である。
The
Furthermore, the
In the present invention, the auxiliary battery voltage is the
図8(A)は、図6(B)に示す制御基板モジュール20を裏面側から見た外観斜視図、図8(B)はその分解斜視図である。
制御基板モジュール20は、主に、ドライバ基板11と対向する対向面(裏面)に電流センサ22U、22Wが表面実装された制御基板21と、対向面の反対側の非対向面側(表面側)の空間を覆うシールドプレート23と、ユニットカバー24とからなる。制御基板21は、パワー半導体モジュール10の直上にドライバ基板11と対向して配置され、シールドプレート23とともにユニットカバー24にネジ留めによって固定される。
このように、本発明に係るパワー半導体ユニットでは、パワー半導体モジュール10の直上に制御基板21が配置されることにより、これらの間の配線を放射ノイズの影響をほとんど受けない程度に短くすることができ、配線の肥大化を防止しつつ、配線に対するシールド処理を省略することができる。
なお、ドライバ基板11と制御基板21とは、パワー半導体モジュール10から発せられるノイズから制御基板21を保護するため、パワー半導体ユニット5の小形化を阻害しない範囲で一定の距離だけ離間して配置される。
8A is an external perspective view of the
The
Thus, in the power semiconductor unit according to the present invention, by arranging the
Note that the
ユニットカバー24の入力端子側には、平滑コンデンサ4およびパワー半導体モジュール10の入力端子に接続される入力バスバ19UP〜19WP、19UN〜19WNが相毎に備えられる。入力バスバ19UP〜19WP、19UN〜19WNはパワー半導体モジュール10の側方に突設されるとともに、パワー半導体基板12の表面の法線方向に延設されている。また、入力端子側と反対の出力端子側には、パワー半導体モジュール10の各相の出力端子18U〜18Wと当該パワー半導体モジュール10によって駆動される走行モータ6とを接続するための出力バスバ29U〜29Wが備えられる。入力バスバ19UP〜19WP、19UN〜19WNと出力バスバ29U〜29Wとは互いに向かい合うように配置されている。
Input bus bars 19 UP to 19 WP and 19 UN to 19 WN connected to the smoothing
図8(B)に示すように、制御基板21の対向面側(裏面側)の出力端子側端部には、オンボードタイプの電流センサ22U、22Wが表面実装されている。これにより、制御基板21−電流センサ22U、22W間の配線を省略することができる。電流センサ22U、22Wの内部にはそれぞれ、パワー半導体基板12の表面の法線方向に延びる中空口が形成されている。そして、U相の電流センサ22Uの中空口には、U相出力バスバ29Uが挿入され、W相の電流センサ22Wの中空口には、W相出力バスバ29Wが挿入されることにより、U相出力電流IUおよびW相出力電流IWが検出される。
なお、電流センサは、U相とW相にのみ配置されており、V相には配置されない。V相出力電流IVは、式IV=−IU−IWを用いて算出できるからである。
As shown in FIG. 8B, on-board type
The current sensor is arranged only in the U phase and the W phase, and is not arranged in the V phase. This is because the V-phase output current I V can be calculated using the formula I V = −I U −I W.
この他、制御基板21の対向面側(裏面側)には、ECU、モータ位置検出用レゾルバ7および補機バッテリ3と接続するためのコネクタ27、補機バッテリ電圧に基づいて制御基板21の各部に供給するための電圧を生成するトランス25、およびドライバ基板11のコネクタ17a、17bに接続される中継ハーネス26a、26bが備えられる。
ドライバ基板11に備えられるトランス16と制御基板21に備えられるトランス25とは、パワー半導体基板12の面方向にずらして配置される。これにより、トランス同士が互いに物理的・電磁気的に干渉するのを防止しながら、パワー半導体ユニット5の小形化を図ることができる。
また、前記の通り、本発明に係るパワー半導体ユニットでは、コネクタ27を介して供給される補機バッテリ電圧によって、ドライバ回路および信号生成回路が駆動される。したがって、コネクタ27は1個だけでよく、複数のコネクタが干渉するのを防止するために、パワー半導体ユニット5を大形化する必要がない。
In addition, on the opposite surface side (back surface side) of the
The
Further, as described above, in the power semiconductor unit according to the present invention, the driver circuit and the signal generation circuit are driven by the auxiliary battery voltage supplied through the
制御基板21で生成されたPWM信号、および補機バッテリ3から供給された補機バッテリ電圧は、中継ハーネス26a、26bを介してドライバ基板11に伝達される。また、ドライバ基板11からは、中継ハーネス26a、26bを介してフェイル信号が伝達される。
The PWM signal generated by the
図9(A)は、ユニットカバー24を取り除いたパワー半導体ユニット5を出力端子側から見た外観斜視図である。
パワー半導体モジュール10の側面に備えられた各相の出力端子18U〜18Wには、それぞれ出力バスバ29U〜29Wが接続される。出力バスバ29U〜29Wは、当該バスバによって形成される電流経路が、互いに平行に配置されたドライバ基板11および制御基板21と直交するような形状となっている。
FIG. 9A is an external perspective view of the
Output bus bars 29 U to 29 W are connected to the output terminals 18 U to 18 W of the respective phases provided on the side surface of the
シールドプレート23は、端部が折り曲げられており、制御基板21の対向面側(裏面側)の空間の少なくとも一部がシールドプレート23の折り曲げられた端部によって覆われている。具体的には、制御基板21とV相出力バスバ29Vの間を遮るように折り曲げられている。これにより、V相出力電流に応じてV相出力バスバ29Vから放射されるノイズが、制御基板21に重畳するのを防いでいる。その結果、制御基板21の表面に搭載されたCPU30の誤動作を防止することができる。
電流センサ22U、22Wが備えられたU相、W相については、上記シールドプレート23の折り曲げを行っていない。これは、中空口の周りに巻回された電磁鋼板によって、出力バスバ29U、29Wの周囲に発生する磁界が封じ込められるからである。
なお、シールドプレート23の折り曲げられた端部が延設される長さは、パワー半導体モジュール10の各相の出力端子18U〜18W、各相の入力バスバ19UP〜19WP、19UN〜19WN、および各相の出力バスバ29U〜29Wとの距離が、IEC規格等で要求される空間絶縁距離だけ離せるように決定されるのが望ましい。
The
The
In addition, the length by which the bent end of the
図9(B)は、ユニットカバー24を取り除いたパワー半導体ユニット5を入力端子側から見た外観斜視図である。
パワー半導体モジュール10と制御基板モジュール20は、入力バスバ19UP〜19WP、19UN〜19WNで接続される。各相の入力バスバ(例えば、U相入力バスバ19UPと19UN)は、それぞれ、一部分が重なり合うように備えられている。入力バスバ19UP〜19WP、19UN〜19WNの形状については、後で詳細に説明を行う。
FIG. 9B is an external perspective view of the
The
入力端子側においても、シールドプレート23は折り曲げられ、制御基板21と各相の入力バスバ19UP〜19WP、19UN〜19WNの間が遮られている。これにより、各相の入力バスバ19UP〜19WP、19UN〜19WNから放射されるノイズが、制御基板21に重畳するのを防いでいる。
このように、本発明に係るパワー半導体ユニットでは、シールドプレート23が入力側および出力側で折り曲げられた逆U字状に形成されることにより、シールド効果が高められている。
Also on the input terminal side, the
Thus, in the power semiconductor unit according to the present invention, the shielding effect is enhanced by forming the
図10(A)は、表面側から見た制御基板21およびシールドプレート23の分解斜視図である。
制御基板21の表面側(非対向面側)には、演算回路(例えば、CPU30)、およびレゾルバ信号処理IC等の数十MHzのクロックで動作する信号処理回路(例えば、信号処理IC31)が備えられる。CPU30は、裏面側の電流センサ22U、22Wによって得られたU相およびW相の出力電流の瞬時値を参照して、コネクタ27を介して外部より入力される負荷の出力設定値、つまりECUより入力されたトルク指令値(負荷に出力させるトルク値)に基づいて、ドライバ回路に対する制御信号(PWM信号)を生成する。なお、本明細書では、CPU30、信号処理IC31および制御基板21の表面側に形成された配線を、総称して「信号生成回路」とする。
本発明に係るパワー半導体ユニットにおいて、信号生成回路は、パワー半導体モジュール10の非対向面側(表面側)に設けられているので、パワー半導体モジュール10との距離を大きくすることができるとともに、パワー半導体モジュール10から発せられるノイズが制御基板21に遮られ、信号生成回路に重畳するのを防止することができる。
FIG. 10A is an exploded perspective view of the
On the front surface side (non-facing surface side) of the
In the power semiconductor unit according to the present invention, since the signal generation circuit is provided on the non-facing surface side (surface side) of the
CPU30および信号処理IC31は、制御基板21の表面側に配置されるシールドプレート23によって覆われている。シールドプレート23には、適宜、補強のためのプレス加工が施される。また、シールドプレート23と制御基板21の間に形成される空間の高さは、約5[mm]である。
The
図10(B)は、図10(A)の制御基板21およびシールドプレート23を重ね合わせた状態の、線B−Bにおける断面模式図である。
制御基板21は、L1層〜L4層の4つの配線層を備えた多層配線基板である。最上層であるL1層には、CPU30および信号処理IC31に関連したディジタル信号およびアナログ信号のための配線が形成される。L2層は、主に、制御基板21のほぼ全面にわたって形成されたGND層である。GND層は、制御基板モジュール20の下側に位置するパワー半導体モジュール10からのノイズを遮蔽するとともに、L1層に形成された配線のインピーダンスを低減して耐ノイズ性を向上させることができる。
L3層には、主に電源に関連した配線が形成される。また、L4層には、主にトランス25、コネクタ27および電流センサ22U、22Wに関連した配線が形成される。
FIG. 10B is a schematic cross-sectional view taken along line BB in a state where the
The
In the L3 layer, wiring mainly related to the power supply is formed. In the L4 layer, wiring mainly related to the
結局、制御基板21の表面側(非対向面側)に備えられた信号生成回路は、表面側および側面側を覆うシールドプレート23とGND層とによって挟み込まれ、電磁・静電的に遮蔽される。
これにより、本発明に係るパワー半導体ユニットでは、パワー半導体モジュール10のスイッチングによるノイズ、および各相の入力バスバ19UP〜19WP、19UN〜19WN、出力バスバ29U〜29Wを流れる大電流によって誘導されるノイズが、制御基板21の表面側(非対向面側)に備えられた信号生成回路に重畳されるのを防ぐことができる。
After all, the signal generation circuit provided on the front surface side (non-opposing surface side) of the
Thus, in the power semiconductor unit according to the present invention, noise due to switching of the
図11(B)は、図11(A)に示すパワー半導体ユニット5の線B−Bにおける断面図である。
図11(B)に示すように、パワー半導体モジュール10のドライバ基板11と制御基板モジュール20の制御基板21は互いに一定の距離をおいて略平行に配置される。ドライバ基板11と制御基板21の間の距離は、制御基板21およびドライバ基板11に備えられる各種部品の中で、最も背が高い電流センサ22U、22Wの高さに基づいて決定される。電流センサ22U、22Wは、制御基板21の端部に設けられるため、ドライバ基板11と制御基板21との間の空間領域にはトランス16、25が配置され、当該空間領域が有効的に活用される。
FIG. 11B is a cross-sectional view taken along line BB of the
As shown in FIG. 11B, the
続いて、図12〜図14を参照して、本発明に係るパワー半導体ユニットに使用される入力バスバ、および出力バスバの形状について、詳細に説明する。 Next, the shapes of the input bus bar and the output bus bar used in the power semiconductor unit according to the present invention will be described in detail with reference to FIGS.
図12(A)は、本発明に係るパワー半導体ユニット5で使用される“ストレート構造”の入力バスバ19UPおよび19UNを示した斜視図である。図12(B)は、比較実験のために用意した“クロス構造”の入力バスバ19’UP、19’UNである。なお、図12(A)および(B)は、一例としてU相の入力バスバの構造を示したものであるが、以下に示す比較実験では、V相およびW相の入力バスバも同一の構造とした。
FIG. 12A is a perspective view showing input bus bars 19 UP and 19 UN having a “straight structure” used in the
入力バスバ19UP、19UN、19’UP、19’UNは、それぞれ幅15[mm]、厚さ1.5[mm]、高さ35[mm]であり、f=1[kHz]での配線インダクタンスは、それぞれ約16[nH](ストレート構造)、約20[nH](クロス構造)である。 The input bus bars 19 UP , 19 UN , 19 ′ UP , and 19 ′ UN have a width of 15 [mm], a thickness of 1.5 [mm], and a height of 35 [mm], respectively, and f = 1 [kHz]. The wiring inductances are about 16 [nH] (straight structure) and about 20 [nH] (cross structure), respectively.
ストレート構造の入力バスバを使用したインバータユニット1(図5参照)、およびクロス構造の入力バスバを使用したインバータユニット1において、走行モータ6の実効電流を0から150[Arms]まで連続的に変化させた際に、サーミスタによって得られたモータ温度に関するアナログ信号の配線にノイズが重畳されるか否かについて実験を行った。
なお、本実験では、主バッテリ2の電圧は365[V]とした。また、入力バスバから放射されるノイズの影響をより明確にするため、制御基板21の表面側を覆うシールドプレート23を取り除いて実験を行った。
In the
In this experiment, the voltage of the
図13(A)は、ストレート構造の入力バスバ19UP、19UNを使用したインバータユニット1の実験結果、図13(B)は、クロス構造の入力バスバ19’UP、19’UNを使用したインバータユニット1の実験結果を示すグラフである。各グラフの縦軸は、サーミスタによって得られたモータ温度に関するアナログ信号をCPU30に取り込んでディジタルデータに変換したものである。本実験では、モータ温度の検出にサーミスタを使用しているので、温度上昇(時間経過)に伴って、各グラフのディジタルデータは減少する。
FIG. 13A shows the experimental results of the
図13(A)に示すように、ストレート構造の入力バスバ19UP、19UNでは、L1層に設けられたモータ温度に関するアナログ信号の配線にノイズの重畳は見られない。これに対して、図13(B)に示すように、クロス構造の入力バスバ19’UP、19’UNでは、不規則なノイズが重畳している。 As shown in FIG. 13A, in the input bus bars 19 UP and 19 UN having a straight structure, no superposition of noise is observed in the wiring of the analog signal related to the motor temperature provided in the L1 layer. On the other hand, as shown in FIG. 13B, irregular noise is superimposed on the input bus bars 19 ′ UP and 19 ′ UN having a cross structure.
この実験結果について、図14を参照して検討する。図14(A)は、ストレート構造の入力バスバによって形成される電流経路を示す図である。
主バッテリ2から供給された電流は、平滑コンデンサ4のP端子8P2、8P1を経由して入力バスバ19UPの上部からの下部に向かって流れ、U相のパワー半導体素子14Uのコレクタに入力される。そして、この電流は、U相のパワー半導体素子14Uのエミッタから出力され、入力バスバ19UNを下部から上部に向かって流れ、平滑コンデンサ4のN端子8N2、8N1を経由して主バッテリ2に戻って行く。
The experimental results will be discussed with reference to FIG. FIG. 14A is a diagram illustrating a current path formed by an input bus bar having a straight structure.
The current supplied from the
図14(A)から明らかなように、ストレート構造において、入力バスバ19UPに流れる電流、および入力バスバ19UNに流れる電流はx方向、y方向ともに逆方向なので、これらの電流によって発生する磁界の磁束は、完全に相殺されるか、または弱められる。
また、ストレート構造では、x方向の電流成分が少ないので、x方向の電流による磁束が制御基板21の配線に鎖交するのを低減し、ノイズを重畳させることはほとんどないと思われる。
As apparent from FIG. 14A, in the straight structure, the current flowing through the
In addition, since the current component in the x direction is small in the straight structure, it is considered that the magnetic flux due to the current in the x direction is reduced from interlinking with the wiring of the
一方、クロス構造の入力バスバによって形成される電流経路は、図14(B)に示す通りである。
図14(B)から明らかなように、クロス構造では、入力バスバ19UPに流れるx方向の電流と、入力バスバ19UNに流れるx方向の電流が同一方向に流れ、これらの電流による磁束が強め合う部分が存在する。x方向の電流による磁束は、制御基板21の配線に鎖交し、当該配線によって伝送される信号に多大な影響を与える。
すなわち、クロス構造の入力バスバでは、インバータに流れる瞬間的な大電流に応じて鎖交磁束が変化し、制御基板21の配線にノイズが重畳することにより、図13(B)に示すような温度データの異常が起こったものと思われる。
On the other hand, the current path formed by the cross-structured input bus bar is as shown in FIG.
As is clear from FIG. 14B, in the cross structure, the current in the x direction flowing through the
That is, in the cross structure input bus bar, the flux linkage changes according to the instantaneous large current flowing through the inverter, and noise is superimposed on the wiring of the
なお、図12〜図14では、入力バスバの構造について比較を行ったが、出力バスバについても同様のことがいえる。すなわち、出力バスバ29U〜29Wは、制御基板21の配線にノイズが重畳するのを防ぐべく、平行に配置されたドライバ基板11および制御基板21と直交する方向(=y方向)に電流経路が形成されるような形状とするのが望ましい。
12 to 14, the structure of the input bus bar is compared, but the same can be said for the output bus bar. In other words, the output bus bars 29 U to 29 W have current paths in a direction (= y direction) orthogonal to the
以上、本発明の好ましい実施形態について説明したが、本発明は上記構成に限定されるものではない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to the said structure.
例えば、本発明に係るパワー半導体ユニットは、モータ等の負荷を駆動するインバータだけでなく、コンバータにも適用することができる。この場合、パワー半導体ユニットには、入力側に接続された多相交流電源から交流電力が入力バスバを介して入力端子に給電される。そして、パワー半導体ユニットは、電流センサによって得られた各相の入力電流値を参照しつつ、出力側に接続された平滑コンデンサに直流電力を出力する。また、信号生成回路は電流センサによって得られた入力電流値に基づいて制御信号を生成する。
電流センサには、インバータユニット1で説明したのと同様に、パワー半導体基板の法線方向に延びる中空口が形成され、入力バスバが、該中空口を通って法線方向に延設されている。なお、パワー半導体ユニットの構成は、図5〜図11に示す構成とほぼ同等であるので、ここでは説明を省略する。
For example, the power semiconductor unit according to the present invention can be applied not only to an inverter that drives a load such as a motor but also to a converter. In this case, AC power is supplied to the input terminal via the input bus bar from the multiphase AC power source connected to the input side to the power semiconductor unit. The power semiconductor unit outputs DC power to the smoothing capacitor connected to the output side while referring to the input current value of each phase obtained by the current sensor. The signal generation circuit generates a control signal based on the input current value obtained by the current sensor.
As described in the
また、本発明に係るパワー半導体ユニットは、インバータとして動作するパワー半導体ユニットと、コンバータとして動作するパワー半導体ユニットとを組み合わせて構成される三相式AC−DC−AC変換器(図2参照)に適用することもできる。 The power semiconductor unit according to the present invention is a three-phase AC-DC-AC converter (see FIG. 2) configured by combining a power semiconductor unit that operates as an inverter and a power semiconductor unit that operates as a converter. It can also be applied.
図15に示す三相式AC−DC−AC変換器50では、平滑コンデンサ4に三相PWM整流器として動作するパワー半導体ユニット5Cと、三相インバータとして動作するパワー半導体ユニット5Iが接続される。
交流電力は、三相ケーブル51およびリアクトル52を介してパワー半導体ユニット5Cの出力端子29U〜29Wに入力される。交流電圧(AC100Vまたは200V、50Hzまたは60Hz)はリアクトル52に磁気エネルギーを蓄えつつ、パワー半導体ユニット5C(具体的には、パワー半導体ユニット5Cに含まれるパワー半導体モジュール10C)によって直流電圧に変換され、平滑コンデンサ4に蓄電される。
In the three-phase AC-DC-
The AC power is input to the
図15に示す三相式AC−DC−AC変換器50において、平滑コンデンサ4は複数の電解コンデンサを並列接続して構成され、静電容量は数千〜数万μFである。このような平滑コンデンサ4によれば、瞬時停電あるいは負荷変動によって、DCバス電圧が変動した場合においても、三相インバータとして動作するパワー半導体ユニット5Iの制御を安定させることができる。
安定化されたDCバス電圧は、パワー半導体モジュール10Iによって、所定振幅、所定周波数の三相交流波形に変換され、リアクトル53を介して負荷に給電される。
In the three-phase AC-DC-
DC bus voltage which is stabilized by the
なお、図15に示す三相式AC−DC−AC変換器では、各構成要素を一直線状に配置したが、U字型に折り返したりするなど自由にレイアウトすることができる。
また、本発明に係るパワー半導体ユニットは、三相のインバータおよびコンバータだけでなく、単相または三相を超える多相のインバータおよびコンバータにも容易に適用することができる。
In the three-phase AC-DC-AC converter shown in FIG. 15, the constituent elements are arranged in a straight line, but can be freely laid out, for example, folded back into a U shape.
The power semiconductor unit according to the present invention can be easily applied not only to a three-phase inverter and converter but also to a single-phase or multi-phase inverter and converter exceeding three phases.
1 インバータユニット
2 主バッテリ
3 補機バッテリ
4 平滑コンデンサ
5、5I、5C パワー半導体ユニット
6 走行モータ
7 モータ位置検出用レゾルバ
8P1、8P2 P端子
8N1、8N2 N端子
10 パワー半導体モジュール
10C パワー半導体モジュール(三相PWM整流器)
10I パワー半導体モジュール(三相インバータ)
11 ドライバ基板
12 パワー半導体基板
13 シールドプレート
14U、14V、14W パワー半導体素子(IGBT)
15U、15V、15W FWD素子
16 トランス
17a、17b コネクタ
18U U相出力端子
18V V相出力端子
18W W相出力端子
19UP、19UN U相入力バスバ
19VP、19VN V相入力バスバ
19WP、19WN W相入力バスバ
20 制御基板モジュール
21 制御基板
22U U相電流センサ
22W W相電流センサ
23 シールドプレート
24 ユニットカバー
25 トランス
26a、26b 中継ハーネス
27 コネクタ
28 IC
29U U相出力バスバ
29V V相出力バスバ
29W W相出力バスバ
30 演算回路
31 信号処理IC
32 放熱器
33 放熱フィン
50 三相式AC−DC−AC変換器
51 三相ケーブル
52 リアクトル
53 リアクトル
DESCRIPTION OF
10 I power semiconductor module (three-phase inverter)
11
15 U , 15 V , 15 W
29 U U phase
32
Claims (9)
前記直流電力が給電される入力端子と、
前記負荷に接続される出力端子と、
前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、
前記パワー半導体モジュールから前記負荷に対して出力される電流の電流値を検出する電流センサと、
前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、
前記制御基板の前記非対向面側と側面側の空間を覆うシールドプレートと、
を備え、
前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられ、
前記制御基板は、少なくとも1つのGND層を有する多層配線基板であり、
前記シールドプレートと前記GND層とで前記信号生成回路を挟み込むことによって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とするパワー半導体ユニット。 A power semiconductor unit that converts direct current power into alternating current power using a power semiconductor element and outputs it to a load to be driven.
An input terminal to which the DC power is fed;
An output terminal connected to the load;
A power semiconductor substrate on which the power semiconductor element is provided, and a driver that is arranged in parallel with a predetermined interval on the surface side of the power semiconductor substrate and drives the power semiconductor element based on an input control signal A power semiconductor module having a driver board provided with a circuit;
A current sensor for detecting a current value of a current output from the power semiconductor module to the load;
Directly above the power semiconductor module, disposed substantially parallel to the driver substrate, and having a facing surface facing the power semiconductor module and a non-facing surface that is the back surface of the facing surface, detected by the current sensor A control board provided with a signal generation circuit for generating the control signal based on the current value;
A shield plate covering the space on the non-facing surface side and the side surface of the control board;
With
The signal generation circuit is provided on the non-facing surface of the control board, and the current sensor is provided on the facing surface of the control board ,
The control board is a multilayer wiring board having at least one GND layer;
A power semiconductor unit characterized in that noise emitted from the power semiconductor module toward the signal generation circuit is shielded by sandwiching the signal generation circuit between the shield plate and the GND layer .
前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、
前記出力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする請求項1に記載のパワー半導体ユニット。 The output terminal and the load are connected by an output bus bar,
The current sensor has a hollow port extending in a normal direction of the power semiconductor substrate,
The power semiconductor unit according to claim 1, wherein the output bus bar extends in the normal direction through the hollow port.
前記入力バスバが、前記出力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする請求項2に記載のパワー半導体ユニット。 The DC power is fed to the input terminal via an input bus bar,
The power semiconductor unit according to claim 2, wherein the input bus bar is disposed so as to face the output bus bar and extends in the normal direction.
前記交流電力が給電される入力端子と、
前記直流電力を出力する出力端子と、
前記パワー半導体素子が表面に設けられたパワー半導体基板と、該パワー半導体基板の表面側に所定の間隔を隔てて平行に配置され、入力された制御信号に基づいて前記パワー半導体素子を駆動するドライバ回路が設けられたドライバ基板と、を有するパワー半導体モジュールと、
前記交流電源から前記パワー半導体モジュールに対して入力される電流の電流値を検出する電流センサと、
前記パワー半導体モジュールの直上に前記ドライバ基板と略平行に配置され、前記パワー半導体モジュールと対向する対向面と、該対向面の裏面である非対向面とを有し、前記電流センサによって検出された前記電流値に基づいて、前記制御信号を生成する信号生成回路が設けられた制御基板と、
前記制御基板の前記非対向面側と側面側の空間を覆うシールドプレートと、
を備え、
前記信号生成回路が、前記制御基板の前記非対向面に設けられるとともに、前記電流センサが、前記制御基板の前記対向面に設けられ、
前記制御基板は、少なくとも1つのGND層を有する多層配線基板であり、
前記シールドプレートと前記GND層とで前記信号生成回路を挟み込むことによって、前記パワー半導体モジュールから前記信号生成回路に向けて発せられるノイズが遮蔽されることを特徴とするパワー半導体ユニット。 A power semiconductor unit that uses a power semiconductor element to convert AC power input from an AC power source into DC power, and outputs the DC power.
An input terminal to which the AC power is fed;
An output terminal for outputting the DC power;
A power semiconductor substrate on which the power semiconductor element is provided, and a driver that is arranged in parallel with a predetermined interval on the surface side of the power semiconductor substrate and drives the power semiconductor element based on an input control signal A power semiconductor module having a driver board provided with a circuit;
A current sensor for detecting a current value of a current input from the AC power source to the power semiconductor module;
Directly above the power semiconductor module, disposed substantially parallel to the driver substrate, and having a facing surface facing the power semiconductor module and a non-facing surface that is the back surface of the facing surface, detected by the current sensor A control board provided with a signal generation circuit for generating the control signal based on the current value;
A shield plate covering the space on the non-facing surface side and the side surface of the control board;
With
The signal generation circuit is provided on the non-facing surface of the control board, and the current sensor is provided on the facing surface of the control board ,
The control board is a multilayer wiring board having at least one GND layer;
A power semiconductor unit characterized in that noise emitted from the power semiconductor module toward the signal generation circuit is shielded by sandwiching the signal generation circuit between the shield plate and the GND layer .
前記電流センサは、前記パワー半導体基板の法線方向に延びる中空口を有し、
前記入力バスバが、前記中空口を通って前記法線方向に延設されていることを特徴とする請求項4に記載のパワー半導体ユニット。 The AC power is fed to the input terminal via an input bus bar,
The current sensor has a hollow port extending in a normal direction of the power semiconductor substrate,
5. The power semiconductor unit according to claim 4, wherein the input bus bar extends in the normal direction through the hollow port.
前記出力バスバが、前記入力バスバと互いに向かい合うように配置されるとともに、前記法線方向に延設されていることを特徴とする請求項5に記載のパワー半導体ユニット。 The DC power is output from the output terminal via an output bus bar,
6. The power semiconductor unit according to claim 5, wherein the output bus bar is disposed so as to face the input bus bar and extends in the normal direction.
前記制御基板と前記ドライバ基板の間に形成された空間の少なくとも一部が、前記シールドプレートの折り曲げられた端部によって覆われていることを特徴とする請求項1〜6のいずれかに記載のパワー半導体ユニット。The at least part of the space formed between the control board and the driver board is covered with a bent end of the shield plate. Power semiconductor unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274683A JP4936466B2 (en) | 2007-10-23 | 2007-10-23 | Power semiconductor unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007274683A JP4936466B2 (en) | 2007-10-23 | 2007-10-23 | Power semiconductor unit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009105178A JP2009105178A (en) | 2009-05-14 |
JP4936466B2 true JP4936466B2 (en) | 2012-05-23 |
Family
ID=40706586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007274683A Active JP4936466B2 (en) | 2007-10-23 | 2007-10-23 | Power semiconductor unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4936466B2 (en) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5606027B2 (en) * | 2009-09-07 | 2014-10-15 | ダイヤモンド電機株式会社 | Block type power module and power conversion device |
JP5500973B2 (en) * | 2009-12-25 | 2014-05-21 | 日立オートモティブシステムズ株式会社 | Power converter |
JP5618595B2 (en) | 2010-04-01 | 2014-11-05 | 日立オートモティブシステムズ株式会社 | Power module and power conversion device including power module |
JP5782825B2 (en) * | 2011-05-18 | 2015-09-24 | オムロン株式会社 | Inverter |
DE102011080912A1 (en) * | 2011-08-12 | 2013-02-14 | Bayerische Motoren Werke Aktiengesellschaft | Vehicle with power electronics |
JP5785119B2 (en) * | 2012-03-14 | 2015-09-24 | トヨタ自動車株式会社 | Power supply |
WO2014174767A1 (en) * | 2013-04-24 | 2014-10-30 | パナソニックIpマネジメント株式会社 | Power conversion device |
JP5853998B2 (en) | 2013-06-12 | 2016-02-09 | 株式会社デンソー | Power converter |
JP5885773B2 (en) * | 2014-04-29 | 2016-03-15 | 三菱電機株式会社 | Power converter |
JP6187408B2 (en) * | 2014-07-30 | 2017-08-30 | アイシン・エィ・ダブリュ株式会社 | Power conversion device control board |
JP6643972B2 (en) * | 2016-12-13 | 2020-02-12 | 日立オートモティブシステムズ株式会社 | Bus bar structure and power conversion device using the same |
CN109346457B (en) * | 2018-09-29 | 2021-03-23 | 华侨大学 | IGBT power module with electromagnetic isolation function |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621330A (en) * | 1992-06-30 | 1994-01-28 | Mitsubishi Electric Corp | Semiconductor power module |
JP3185606B2 (en) * | 1995-05-30 | 2001-07-11 | 松下電器産業株式会社 | Inverter device |
JP3031669B2 (en) * | 1997-10-13 | 2000-04-10 | 株式会社デンソー | Power circuit module |
JP4027558B2 (en) * | 2000-03-03 | 2007-12-26 | 三菱電機株式会社 | Power module |
JP4218193B2 (en) * | 2000-08-24 | 2009-02-04 | 三菱電機株式会社 | Power module |
JP2002369550A (en) * | 2001-06-11 | 2002-12-20 | Hitachi Ltd | Power converter and movable body therewith |
JP3676719B2 (en) * | 2001-10-09 | 2005-07-27 | 株式会社日立製作所 | Water-cooled inverter |
JP2003188344A (en) * | 2001-12-19 | 2003-07-04 | Toyota Motor Corp | Power module |
JP4062191B2 (en) * | 2003-07-03 | 2008-03-19 | 富士電機デバイステクノロジー株式会社 | Semiconductor device and manufacturing method thereof |
JP2005039118A (en) * | 2003-07-17 | 2005-02-10 | Mitsubishi Electric Corp | Semiconductor device |
JP4154325B2 (en) * | 2003-12-19 | 2008-09-24 | 株式会社日立産機システム | Electrical circuit module |
JP2006140217A (en) * | 2004-11-10 | 2006-06-01 | Toyota Motor Corp | Semiconductor module |
JP2006332291A (en) * | 2005-05-25 | 2006-12-07 | Keihin Corp | Power drive unit |
JP2007028785A (en) * | 2005-07-15 | 2007-02-01 | Mitsubishi Electric Corp | Power converter and method for manufacturing power converter |
JP2007123644A (en) * | 2005-10-31 | 2007-05-17 | Mitsubishi Electric Corp | Power semiconductor device |
JP5087878B2 (en) * | 2006-08-02 | 2012-12-05 | 横浜ゴム株式会社 | Golf ball and golf ball manufacturing method |
-
2007
- 2007-10-23 JP JP2007274683A patent/JP4936466B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009105178A (en) | 2009-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4936466B2 (en) | Power semiconductor unit | |
CN105957859B (en) | Semiconductor power component and the power inverter for using it | |
JP5504219B2 (en) | Power converter | |
JP5417314B2 (en) | Power converter | |
US9776514B2 (en) | DC-DC converter | |
JP5846854B2 (en) | Integrated power converter and DCDC converter used therefor | |
US8421450B2 (en) | Current detection device | |
JP4765017B2 (en) | AC-AC power converter | |
JP6815517B2 (en) | Vehicles equipped with power converters and power converters | |
JP6041583B2 (en) | Power converter | |
JP6288769B2 (en) | Semiconductor power module, power conversion device, and moving body using the same | |
JP4538474B2 (en) | Inverter device | |
JP6690478B2 (en) | Power converter | |
JP6365362B2 (en) | Control board for power converter | |
JP2019187207A (en) | Electric power converter | |
JPH11136960A (en) | Three-phase inverter circuit module | |
JP4565001B2 (en) | Power conversion apparatus and moving body equipped with the same | |
WO2021199804A1 (en) | Power conversion device | |
JP6711141B2 (en) | Busbar structure | |
JP5742762B2 (en) | Power converter | |
JP5568511B2 (en) | Power converter | |
JP7052609B2 (en) | Power converter | |
EP3664273B1 (en) | Inverter device | |
JP5097797B2 (en) | Power conversion apparatus and moving body equipped with the same | |
JP2018033266A (en) | Current sensor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120215 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120217 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4936466 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |