JP4731025B2

JP4731025B2 - Cylinder type capacitor and method of manufacturing cylinder type capacitor

Info

Publication number: JP4731025B2
Application number: JP2001031212A
Authority: JP
Inventors: 修難波
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2001-02-07
Filing date: 2001-02-07
Publication date: 2011-07-20
Anticipated expiration: 2021-02-07
Also published as: JP2002237570A

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体集積回路に用いられるシリンダ型キャパシタ、特に電極材料の一部として粗面状ポリシリコンを用いたシリンダ型キャパシタ及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化が要求されており、半導体集積回路に実装されるキャパシタについても、微少な実装面積に対してより大きい静電容量を有するキャパシタの構造及び製造方法が要求されている。
【０００３】
このような要求を満たすキャパシタとして、シリンダ型キャパシタが開発されている。このシリンダ型キャパシタによれば、上部電極及び下部電極が三次元的な構造を有している。従って、キャパシタの実装面積に対して上部電極及び下部電極の実質的な電極面積を大きくすることが出来る。
【０００４】
このようなシリンダ型キャパシタの製造方法及び構造についての第１の従来技術を、図６、図７及び図８（Ａ）を参照して説明する。図６及び図７は、第１の従来技術のシリンダ型キャパシタの製造方法を示す工程図であり、図８（Ａ）は第１の従来技術のシリンダ型キャパシタの構造を示す断面図である。
【０００５】
まず、層間絶縁膜１０２上にエッチングストッパ膜１０４を形成し、しかる後に、層間絶縁膜１０２下にある半導体素子と導通を取るためのコンタクトホール１０６を形成する（図６（Ａ））。その後、エッチングストッパ膜１０４上に下部電極底部材料膜１０８を形成し、同時にコンタクトホール１０６を満たし埋め込みコンタクト１１０を形成する（図６（Ｂ））。この下部電極底部材料膜１０８は、キャパシタの下部電極の一部である下部電極底部を形成するための膜であり、例えばポリシリコンなどで形成する。
【０００６】
次に、下部電極底部材料膜１０８上に、犠牲膜１１２を例えばＳｉＯ₂等で形成する（図６（Ｃ））。そして、下部電極底部材料膜１０８及び犠牲膜１１２を、凸型に残存するように、エッチングする（図６（Ｄ））。この残存した下部電極底部材料膜１０８が下部電極底部１１４となる。
【０００７】
次に、この凸型の残存部分（１１３、１１４）及び犠牲膜除去用のエッチングストッパ膜１０４上に、下部電極側壁部材料膜１１６を形成する（図７（Ａ））。この下部電極側壁部材料膜１１６は、キャパシタの下部電極の一部である下部電極側壁部を形成するための膜であり、例えばポリシリコンなどで形成する。次に、異方性エッチングを行うことにより、下部電極側壁部材料膜１１６のうち、層間絶縁膜の主表面と平行な下部電極側壁部材料膜の部分を除去する（図７（Ｂ））。下部電極側壁部材料膜１１６のうち、このエッチング工程により残存した下部電極側壁部材料膜の部分が下部電極側壁部１１８となる。その後、犠牲膜１１３を除去することにより、下部電極１２０が完成する（図７（Ｃ））。図示しないが、その後、誘電体層及び上部電極を形成することにより、シリンダ型キャパシタが完成する。
【０００８】
上述した製造方法により製造した第１の従来技術のシリンダ型キャパシタの構成例を図８に示す。図６及び図７に示した工程により層間絶縁膜１０２上に下部電極１２０がシリンダ状に形成されている。そして、下部電極の表面に沿って誘電体層１２２が形成されており、さらにその上に、上部電極１２４が形成されている。上部電極の誘電体層と接する側の表面は、下部電極の形状に沿った形状となっている。従って、このシリンダ型キャパシタの実装面積、すなわち、下部電極の底部の面積と比較して、下部電極及び上部電極が向かい合う表面の対向面積（以後、キャパシタ表面積と称する。）を大きくすることが出来る。すなわち、静電容量を大きくすることが出来る。
【０００９】
次に、シリンダ型キャパシタの製造方法の第２の従来公知例を、図９及び図１０を参照して説明する。図９及び図１０は、第２の従来技術のシリンダ型キャパシタの製造方法を示す工程図である。
【００１０】
第１の従来技術と同様に、層間絶縁膜１０２上に犠牲膜除去用のエッチングストッパ膜１０４を形成し、しかる後に、コンタクトホールを形成する。次に、コンタクトホール内へ埋め込みコンタクト材料膜１０４を設けて、埋め込みコンタクト１３０を形成するが、同時に、エッチングストッパ膜１０４上にも、埋め込みコンタクト材料膜が形成される。そして、このエッチングストッパ膜１０４上に形成された埋め込みコンタクト材料膜を除去するために、エッチバックを行う（図９（Ａ））。
【００１１】
次に、エッチングストッパ膜１０４上及び埋め込みコンタクト１３０上に犠牲膜１３２を形成する（図９（Ｂ））。次に、犠牲膜を凹型に残存するように、エッチングする（図９（Ｃ））。
【００１２】
次に、この凹型の残存部分１３４、エッチングストッパ膜１０４及び埋め込みコンタクト１３０上に、下部電極材料膜１３６を形成する（図９（Ｄ））。この下部電極材料膜１３６は、キャパシタの下部電極を形成するための膜であり、例えばポリシリコンなどで形成する。次に、下部電極材料膜１３６上に、シリンダ埋め込み材料膜１３８を形成する（図１０（Ａ））。そして、このシリンダ埋め込み材料膜１３８及び下部電極材料膜１３６をエッチバックして、下部電極材料膜１３６の縦断面形状が、ほぼＵ字状となるようにする。このＵ字状の内側には埋め込み材料膜１４４部分が残存していて、下部電極材料膜部分が、底部と側壁部を有するシリンダ状となる（図１０（Ｂ））。そして、残存している犠牲膜１４２及びシリンダ埋め込み材料膜１４４を除去することにより、下部電極１４０が完成する（図１０（Ｃ））。図示しないが、その後、誘電体層及び上部電極を形成することにより、シリンダ型キャパシタが完成する。
【００１３】
上述した製造方法により製造した第２の従来技術のシリンダ型キャパシタの構成例は図示しないが、図８に示した第１の従来技術のシリンダ型キャパシタの構成例とほとんど同様である。
【００１４】
また、第２の従来技術をさらに発展させた技術として、さらに電極面積を増加させてキャパシタの静電容量を増加させた、第３の従来技術の構造及び製造方法もある。この第３の従来技術の製造方法及び構造について図９、図１１及び図８（Ｂ）を参照して説明する。図１１は、第３の従来技術のシリンダ型キャパシタの製造方法を示す工程図であり、図８（Ｂ）は第３の従来技術のシリンダ型キャパシタの構造を示す図である。図９（Ａ）〜図９（Ｄ）は、第２の従来技術と同様であるので、説明を省略する。図９（Ｄ）の後に、下部電極材料膜１３６上に、粗面状電極材料膜１５０を形成する（図１１（Ａ））。この粗面状電極材料膜１５０としては、下部電極材料膜と同様に、ポリシリコンなどで形成する。その後、第２の従来技術と同様に、シリンダ埋め込み材料膜１３８を形成し（図１１（Ｂ））、シリンダ埋め込み材料膜１３８、下部電極材料膜１３６及び粗面状電極材料膜１５０をエッチバックし（図１１（Ｃ））、残存した犠牲膜１４２及びシリンダ埋め込み材料膜１４４を除去する（図１１（Ｄ））。下部電極１４０内に残存した粗面状電極材料膜部分が粗面状電極膜１５２となる。その後、誘電体層１２２及び上部電極１２４を形成することにより、シリンダ型キャパシタが完成する（図８（Ｂ））。
【００１５】
上述した製造方法により製造した第３の従来技術のシリンダ型キャパシタの構造によれば、図８（Ａ）に示した第１の従来技術の構造や、第２の従来技術の構造と比較して、下部電極の内壁に粗面状電極膜が形成されているので、キャパシタ表面積をさらに大きくすることが出来る。すなわち、さらに静電容量を大きくすることが出来る。
【００１６】
【発明が解決しようとする課題】
しかしながら、半導体集積回路において、シリンダ型キャパシタ等の各素子の更なる微小化が要求されている。つまり、微小化によって要求される実装面積に対し、充分な静電容量を有することが必要になる。
【００１７】
そして、第１の従来技術においては、実装面積つまり下部電極の底部面積に対して静電容量の大きさが充分ではない。これに対し、実装面積を一定のままで、さらに静電容量を大きくするためにキャパシタ表面積を増加させるためには、シリンダの高さすなわち下部電極の側壁部の高さを大きくするしかない。
【００１８】
しかしながら、シリンダを高くすると、後にシリンダ型キャパシタと半導体集積回路の他の素子とのコンタクトを形成する際に、高アスペクト比を有するエッチングが必要になる。従って、現実的にシリンダを高くするのにも限界がある。つまり、この構成においては、充分な静電容量を得ることが出来ないという第１の問題点がある。
【００１９】
また、第２の従来技術においては、上述した第１の従来技術と同様の問題点が発生する。さらに、第２の従来技術においては、第１の従来技術と比較して、シリンダ埋め込み材料膜の形成（図１０（Ａ））及びエッチバック工程（図９（Ａ））などが余計に必要であるために、工程が複雑になる。また、エッチバック工程により、パーティクルが発生し、キャパシタの性能低下につながる可能性がある。同時に、エッチバック工程によって下部電極の側壁部の高さが決定されるため、この高さにバラツキが生じやすいという第２の問題点がある。
【００２０】
また、第３の従来技術においては、上述した第２の従来技術における製造工程が複雑になる問題点及びエッチバック工程を有することによる問題点を有する。
【００２１】
また、第１の従来技術における問題点は、粗面状電極材料膜を用いることにより解決されるが、新たな問題点が発生する。すなわち、上述したキャパシタの微小化の要求に伴い、実装面積をさらに縮小していくと、下部電極の側壁部の間隔も同時に小さくなる。従って、側壁部内側に形成されている粗面状電極材料膜同士が接触すると、設計通りに容量増加が実現できない。また、シリンダ状の下部電極内部が埋まってしまうことによって、誘電体層及び上部電極が図８（Ｂ）に示したような下部電極の表面に沿った形状にならなくなる恐れがあり、この場合には、静電容量が大幅に悪化する。また、側壁部内側の粗面状電極材料膜同士の接触は、微小化に伴い発生する問題点であるが、図８（Ｂ）の構造であると、下部電極の底部の面積にかかわらず、下部電極側壁部の粗面状電極材料膜及び下部電極底部の粗面状電極材料膜が接触して連続形成されているので、設計通りに容量増加が実現できない。このようにこれらの第３の従来技術に特有の第３の問題点がある。
【００２２】
この発明は上述の問題点に鑑みなされたものであり、従って、この発明の目的は、微小化の要求を満たしつつ充分な静電容量を確保することによって第１の問題点を解決するシリンダ型キャパシタ及びこのシリンダ型キャパシタの製造方法を提供することにある。同時に、第２の問題点が発生しないシリンダ型キャパシタの製造方法を提供する。また、好ましくは、第３の問題点が発生しないシリンダ型キャパシタ及びこのシリンダ型キャパシタの製造方法を提供する。さらに、好ましくは、第３の従来技術で得られた大きさ以上の静電容量を有するシリンダ型キャパシタ及びこのシリンダ型キャパシタの製造方法を提供する。
【００２８】
【課題を解決するための手段】
本発明のシリンダ型キャパシタによれば、下部電極が下部電極底部と下部電極側壁部とを有しており、下部電極がシリンダ状に形成されているシリンダ型キャパシタにおいて、下部電極底部の内側表面上、下部電極側壁部の外側表面上、及び下部電極側壁部の内側表面上のうち下部電極底部の内側表面から所定の高さ以上離れた領域に、粗面状電極膜が形成されていることを特徴とする。
【００２９】
このような構成にすることにより、第１の問題点を解決する。このとき、粗面状電極膜は、第１表面のみならず、第２表面及び第３表面にも形成されているので、実質的な電極表面積を増大させることが出来る。また、第１表面と第２表面との接触点付近の第２表面には粗面状電極膜が形成されていないので、第１表面と第２表面に形成された粗面状電極膜が接触しないという効果を得ることが出来る。すなわち、第３の問題点を一部解決することが出来る。
【００３７】
また、本発明のシリンダ型キャパシタの製造方法は、下部電極が下部電極底部と下部電極側壁部とを有しており、下部電極がシリンダ状に形成されているシリンダ型キャパシタを製造するに当たり、次のような工程を有している。
【００３８】
（ａ）下地上に下部電極底部材料膜を形成した後に、下部電極底部材料膜上に第１粗面状電極材料膜を形成する工程。
（ｂ）第１粗面状電極材料膜上に犠牲膜を形成する工程。
（ｃ）下部電極底部材料膜と第１粗面状電極材料膜と犠牲膜とを、凸型積層体として残存するようにパターニングすることにより、下部電極底部と第１粗面状電極膜とを形成する工程。
（ｄ）前記凸型積層体の側面に、前記下部電極側壁部を形成する工程。
【００３９】
（ｈ）しかる後、前記凸型積層体を構成する前記犠牲膜を、その表面から深さ方向に、前記下部電極底部の内側表面から所定の高さにまで除去する工程。
（ｉ）しかる後、前記凸型積層体の露出表面に第２粗面状電極材料膜を形成する工程。
（ｊ）しかる後、残存している前記犠牲膜を除去して第２粗面状電極膜を形成する工程。
【００４０】
このような構成にすることにより、本発明のシリンダ型キャパシタを容易に製造することが出来、第２の問題点も解決することが出来る。
【００４１】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
【００４２】
最初に、第１の実施の形態のシリンダ型キャパシタの構造について、図１（Ａ）を参照して説明する。図１（Ａ）は、第１の実施の形態のシリンダ型キャパシタの構造を示す断面図である。
【００４３】
このキャパシタ１０は、下部電極１２、上部電極１４及び下部電極１２と上部電極１４に挟まれた誘電体層１６を有している。そして、下部電極１２は下部電極底部１８と下部電極側壁部２０とを有している。従って、図１（Ａ）に示すように下部電極１２はシリンダ状に形成されている。従って、このキャパシタ１０をシリンダ型キャパシタと称する。なお、この断面図とは垂直方向にとったキャパシタ１０の断面も、図１（Ａ）と同様になっている。すなわち、下部電極底部１８は、円形状、四角形などの任意の形状でよいが、下部電極側壁部２０は下部電極底部１８を取り囲むように形成されている。
【００４４】
この実施の形態においては、下部電極底部１８はポリシリコンによって形成されており、数十〜数百ｎｍの厚さになっている。同様に、下部電極側壁部２０もポリシリコンによって形成されており、数十〜数百ｎｍの厚さになっている。
【００４５】
下部電極底部１８表面上には、粗面状電極膜２２が形成されている。この粗面状電極膜２２も、ポリシリコンによって形成されており、数十ｎｍの厚さになっている。従って、下部電極１２は、下部電極底部１８と、下部電極側部２０と、粗面状電極膜２２とで構成されているといえる。
【００４６】
そして、誘電体層１６は、エッチングストッパ膜２８、下部電極側壁部２０及び粗面状電極膜２２の表面に沿うように形成されている。同様に、上部電極１４は、誘電体層１６の表面に沿うように形成されている。
【００４７】
従って、このキャパシタ１０の性能は、次のように表現することが出来る。キャパシタ１０の被形成層２４の実装面積は、下部電極１２と被形成層２４が接している面積、つまり、下部電極底部１８及び下部電極側壁部２０が、被形成層２４と接している面積であり、図１（Ａ）中のシリンダの幅Ｗの大きさに密接に関係している。また、シリンダ高さは、下部電極側壁部２０の高さであり、図１（Ａ）中のＨで表される。ここで、シリンダ型キャパシタにおいては、電極面積は、下部電極１２と上部電極１４とが対向している面積であり、この電極面積が大きいほどシリンダ型キャパシタの静電容量が大きくなる。従って、電極面積を大きくするには、下部電極底部１８の面積を大きくするか、或いは、シリンダを高くするかのどちらかである。しかしながら、実装面積の微小化の要求、及び、アスペクト比からシリンダ高さにも上限があることを考慮すると、これらの大きさを大きくして、電極面積を大きくするのには限界がある。これに対して、粗面状電極膜２２は、通常のポリシリコンの電極の約２倍の表面積を有する。従って、この実施の形態のキャパシタ１０の構成によれば、実装面積は従来と同等であっても、実質的に電極面積を増加させることが可能になる。
【００４８】
また、このキャパシタ１０の下部電極底部１８の幅は、数十〜数百ｎｍであり、実際上、粗面状電極膜２２の膜厚の約２倍程度の大きさである場合もあり得る。この場合には、粗面状電極膜２２が第２表面すなわち下部電極側壁部２０の内側表面にも形成されている場合には、粗面状電極膜２２同士が一部接触する恐れがある。この場合には、上部電極１４及び誘電体層１６をシリンダ内部に埋め込んだ状態で形成できなくなる。しかしながら、この実施の形態の場合には、第１表面すなわち下部電極底部１８内側表面上にのみ粗面状電極膜２２を有する構造であるので、このような問題点が発生する恐れはない。
【００４９】
また、キャパシタ１０は、被形成層２４上に形成されている。この被形成層２４は層間絶縁膜２６、層間絶縁膜２６上に形成されたエッチングストッパ膜２８、及び埋め込みコンタクト３０によって構成されている。通常の半導体集積回路においては、実装密度を増加させるために、半導体素子を基板上に複数層形成するが、これらの複数層の半導体素子を電気的に分離するために、層間絶縁膜２６が形成されている。この実施の形態においては、この層間絶縁膜２６上にキャパシタ１０が実装されている構成とする。エッチングストッパ膜２８は、詳しくは後述するが、キャパシタ１０を形成する際のエッチングによって層間絶縁膜２６が化学的に反応するなどの影響を受けないために形成されている。また、埋め込みコンタクト３０は、このキャパシタ１０と、層間絶縁膜２６下に形成されている他の半導体素子との電気的接続を得るために形成されている。
【００５０】
この実施の形態においては、埋め込みコンタクト３０と下部電極底部１８とは、同じ材料、つまりポリシリコンによって形成されている。
【００５１】
なお、この実施の形態においては、粗面状電極膜２２及び下部電極１２は、ポリシリコンを用いて形成してあるが、キャパシタ１０の電極として使用できる材料であれば他の材料に変更可能である。また、粗面状電極膜２２及び下部電極１２として、必ずしも同じ材料を使用する必要はない。
【００５２】
また、下部電極底部１８上に粗面状電極膜２２が形成されているが、下部電極底部１８を有しなく、粗面状電極膜２２のみが形成されており、この粗面状電極膜２２がシリンダの底部をなしている構造であっても、同様の効果を奏することができる。
【００５３】
次に、第１の実施の形態のシリンダ型キャパシタの製造方法について、図２及び図３を参照して説明する。図２及び図３は、第１の実施の形態のシリンダ型キャパシタの製造方法を示す工程図であり、一連の工程を図２及び図３に分けて示してある。
【００５４】
まず、キャパシタ１０を形成する前に、被形成層２４を形成する。
【００５５】
このため、層間絶縁膜２６上に、エッチングストッパ膜２８を形成する。エッチングストッパ膜２８は、後述する犠牲膜除去工程において、層間絶縁膜２６がエッチングの影響を受けないように層間絶縁膜２６を保護する役割を有している。従って、例えば窒化シリコン（ＳｉＮ）によって形成すれば良く、ＣＶＤ法によって５０〜２００ｎｍの膜厚で形成すれば良い。
【００５６】
その後、層間絶縁膜２６下の半導体素子と電気的に接続するために、コンタクトホール３２を、通常のフォトリソ及びエッチングによって層間絶縁膜２６及びエッチングストッパ膜２８を、パターニングして形成する（図２（Ａ））。
【００５７】
次に、被形成層２４上に、下部電極底部材料膜３４を形成する。この下部電極底部材料膜３４は、後にエッチングされて下部電極底部１８となる膜であり、例えば熱ＣＶＤ法によってポリシリコンの膜を数十〜数百ｎｍの厚さに形成する。このとき同時に、コンタクトホール３２内にも、ポリシリコンが埋め込まれてるために、埋め込みコンタクト３０が形成される。但し、下部電極底部材料膜３４が数十〜数百ｎｍの厚さで形成されると共に、埋め込みコンタクト３０が形成されるためには、コンタクトホール３２の径がある程度小さくなければならない。実際上は、この径が下部電極底部材料膜３４の膜厚の２倍以下であることが望ましい。また、この実施の形態においては、下部電極底部材料膜３４及び埋め込みコンタクト３０を一度の工程において形成したが、次に述べるように、埋め込みコンタクト３０を上述の被形成層２４を形成する工程で形成した後に、下部電極底部材料膜３４のみを形成しても良い。この場合には、コンタクトホール３２をポリシリコンによって埋め込むことによりエッチングストッパ膜２８上にも形成されたポリシリコンの膜をエッチバックを行うことによって、埋め込みコンタクト３０を形成する。その後、下部電極底部材料膜３４を形成すればよい。コンタクトホール３２の径が、下部電極底部材料膜３４の膜厚と比較して大きい場合には、このように、下部電極底部材料膜３４及び埋め込みコンタクト３０を別工程で形成する方法が有効である。
【００５８】
次に、下部電極底部材料膜３４上に、第１粗面状電極材料膜３６を形成する。この第１粗面状電極材料膜３６は、後にエッチングされて粗面状電極膜２２に加工される膜であり、例えば熱ＣＶＤ法によって粗面状ポリシリコンの膜を数十ｎｍの厚さに形成する（図２（Ｂ））。ここで、上述した下部電極底部材料膜３４及び第１粗面状電極材料膜３６の双方とも、熱ＣＶＤ法によってポリシリコンで形成する場合には、通常ＣＶＤ法の反応温度を異ならせる。すなわち、熱ＣＶＤ装置及び反応材料は同じであっても、反応温度を高くするに従って、順次に、アモルファスシリコン、粗面状ポリシリコン、ポリシリコンが生成する。従って、同じ熱ＣＶＤ装置及び反応材料によって温度を変化させるだけで、順に下部電極底部材料膜３４及び第１粗面状電極材料膜３６を成膜することが出来るので、これらの膜を容易に形成できる。通常粗面状ポリシリコン膜を成膜する場合には、下地としてポリシリコンを成膜した後、温度などのＣＶＤ条件を変化させて形成する。なお、下部電極底部材料膜３４を形成せずに、第１粗面状電極材料膜３６のみを形成する方法も考えられるが、この発明のようなシリンダ型キャパシタの場合には、機械的強度に劣る恐れがあるため、下部電極底部材料膜３４上に第１粗面状電極材料膜３６を形成するのが好ましい。
【００５９】
次に、第１粗面状電極材料膜３６上に犠牲膜３８を形成する。この犠牲膜３８は、下部電極底部１８及び下部電極側壁部２０を形成することにより、下部電極１２を３次元のシリンダ形状として形成するために一時的に形成する膜である。従って、犠牲膜３８は、例えば熱ＣＶＤ法によって二酸化シリコン（ＳｉＯ₂）の膜を数百ｎｍの厚さに形成する（図２（Ｃ））。なお、この膜厚が、後に形成する下部電極側壁部２０の高さになるので、この高さの設計に応じて膜厚を制御すればよい。
【００６０】
次に、下部電極底部材料膜３４と第１粗面状電極材料膜３６と犠牲膜３８とを、凸型形状に残存するようにパターニングする（図２（Ｄ））。この凸型残存部分を図中凸型形成部４２として示す。このパターニングは、例えば通常のフォトリソ及びドライエッチングを用いることによって行えばよい。また、このパターニングにより、下部電極底部材料膜３２はエッチングされて下部電極底部１８が形成されるので、被形成層２４の主表面に垂直方向から見たときに、下部電極底部１８の形成予定領域が残存するようにパターニングすれば良い。
【００６１】
次に、上述した凸型形成部４２に下部電極側壁部材料膜４４を形成する（図３（Ａ））。実際には、この実施の形態のように、凸型形状に残存した部分以外に、エッチングストッパ膜２８上にも下部電極側壁部材料膜４４を形成しても良い。この下部電極側壁部材料膜４４は、後にエッチングされて下部電極側壁部２０となる膜であり、例えば熱ＣＶＤ法によってポリシリコンの膜を数十〜数百ｎｍの厚さに形成する。
【００６２】
次に、下部電極側壁部材料膜４４を、下部電極側壁部２０となる部分のみ残存させるように、エッチングする（図３（Ｂ））。このエッチングは、通常のサイドウォール形成のための異方性ドライエッチングを行えば良い。このとき、凸型形成部４２の上部及びエッチングストッパ膜２８の上部、すなわち、被形成層２４の主表面の広がり方向と平行方向に形成されている下部電極側壁部材料膜４４が除かれた状態に達したときにエッチングを終了すれば良い。このエッチングにより、凸型形成部４２のサイドウォールとして下部電極側壁部２０が形成される。
【００６３】
次に、残存した犠牲膜４０を除去する（図３（Ｃ））。このとき、例えば犠牲膜４０のみを選択的に除去出来るようなエッチャントを用いたウェットエッチングを行えばよい。犠牲膜４０として、上述したように二酸化シリコンを用いた場合には、エッチャントにフッ酸（ＨＦ）を用いればよい。なお、エッチングストッパ膜２８は、層間絶縁膜２６として二酸化シリコンを用い、犠牲膜４０のエッチングにフッ酸を用いた場合に、層間絶縁膜２６がエッチングされるのを防止するために設けた膜である。従って、犠牲膜４０の除去時に、層間絶縁膜２６がエッチングされる恐れがない材料を用いた場合にはエッチングストッパ膜２８を設ける必要はない。また、上述した他のエッチングにより、層間絶縁膜２６がエッチングされる恐れがある材料を用いた場合には、エッチングストッパ膜２８を設ける必要がある。
【００６４】
以上の工程により、下部電極底部１８、下部電極側壁部２０及び粗面状電極膜２２によって構成された下部電極１２が完成する。
【００６５】
その後、図示しないが、下部電極１２表面に沿うように、順次に誘電体層１６及び上部電極１４を形成することにより、図１（Ａ）に示したような第１の発明のキャパシタ１０が完成する。なお、図１（Ａ）においては、下部電極１２の表面のみならず、エッチングストッパ膜２８上にも誘電体層１６及び上部電極１４が形成されているが、少なくとも下部電極１２上に形成されていれば良い。被形成層２４上に複数のキャパシタ１０が形成され、これらのキャパシタの上部電極１４を共通電極としてキャパシタを並列的に接続する場合には、被形成層２４全面にわたって上部電極１４を形成すると製造が容易になる。
【００６６】
上述した第１の実施の形態のシリンダ型キャパシタの製造方法によれば、第１の実施の形態のシリンダ型キャパシタを容易に製造することが出来る。
【００６７】
また、第２及び第３の従来技術で行ったエッチバック工程が不必要であるので、製造工程が簡略である。また、エッチバック工程に起因するパーティクルが発生したり、シリンダ高さが制御できないといった問題点が発生しない。すなわち、第２の問題点が発生しない。
【００６８】
次に、第２の実施の形態のシリンダ型キャパシタの構造について、図１（Ｂ）を参照して説明する。図１（Ｂ）は、第２の実施の形態のシリンダ型キャパシタの構造を示す断面図である。
【００６９】
このキャパシタ５０の構造によれば、下部電極底部１８表面に粗面状電極膜２２が形成されている以外に、下部電極側壁部２０の外側表面にも粗面状電極膜５２が形成されている。この粗面状電極膜２２及び粗面状電極膜５２としては、例えばポリシリコンによって形成し、数十〜数百ｎｍの膜厚を有していればよい。
【００７０】
このように下部電極底部１８表面に粗面状電極膜２２が形成されているので、通常の下部電極底部１８のみの構成と比較して、実質的に電極面積が大きくなる。同様に、下部電極側壁部２０の外側表面に粗面状電極膜５２が形成されているので、通常の下部電極側壁部２０の外側表面のみの構成と比較して、実質的に電極面積が大きくなる。この電極面積の増加の程度は、粗面状電極膜２２及び粗面状電極膜５２の材料や形成方法などによるが、上述したようにポリシリコンで形成した場合には、例えば約２倍の電極面積を有することが期待できる。従って、キャパシタ５０の実装面積及びシリンダ高さが同じであっても、実質的な電極面積をさらに大きくすることが出来る。つまり、第１の問題点を解決することが出来る。また、第１の発明のキャパシタ１０と同様に、下部電極側壁部２０の内側表面には粗面状電極膜５２が形成されていないので、両粗面状電極膜２２と５２とが接触することもなく、従って、第３の問題点が発生しない。
【００７１】
その他のキャパシタ５０の構成は、第１の実施の形態のキャパシタ１０の構造と同じであるので、説明を省略する。
【００７２】
次に、第２の実施の形態のキャパシタ５０の製造方法について、図４を参照して説明する。図４は、第２の実施の形態のシリンダ型キャパシタの製造方法を示す工程図である。
【００７３】
但し、図２（Ａ）〜（Ｄ）、並びに、図３（Ａ）及び（Ｂ）の工程は、第１の実施の形態のキャパシタ１０の製造方法と同様であるので、説明を省略する。また、図３（Ｂ）に示した工程と、図４（Ａ）に示した工程とは同じである。つまり、図４（Ａ）は、下部電極側壁部材料膜４４に対して、サイドウォールエッチングを行うことによって、下部電極側壁部２０を形成した状態を示している。
【００７４】
この後、第２粗面状電極材料膜５８を少なくとも図４（Ａ）における下部電極側壁部２０上に形成する。通常は、図４（Ａ）における下部電極側壁部２０、犠牲膜４０及びエッチングストッパ膜２８上の全部の表面に形成する。この第２粗面状電極材料膜５８は、後に下部電極側壁部２０の外側表面上の粗面状電極膜５２を形成するための膜であり、既に説明した第１粗面状電極材料膜３６と同様に、例えば、熱ＣＶＤ法により、粗面状ポリシリコンの膜を数十〜数百ｎｍの膜厚で形成すればよい（図３（Ｂ））。
【００７５】
次に、第２粗面状電極材料膜５８の下部電極側壁部２０の外側表面以外の部分、すなわちエッチングストッパ膜２８上および犠牲膜４０の表面に形成されている部分をエッチングによって除去する。つまり、犠牲膜４０上に形成されている第２粗面状電極材料膜５８を除去する必要があり、下部電極側壁部２０の外側表面に形成されている第２粗面状電極材料膜５８を除去しないことを意味する。このエッチングとしては、例えば、第１の実施の形態において説明したサイドウォールエッチングと同様のドライエッチングを行えばよい。このエッチングは、犠牲膜４０の表面を露出するために行う（図４（Ｃ））。この工程により、第２粗面状電極材料膜５８の残存性により、粗面状電極膜５２が形成される。
【００７６】
次に、犠牲膜４０を除去する（図４（Ｄ））。この工程は、第１の実施の形態における図３（Ｃ）を用いて説明した犠牲膜４０を除去する工程と同様である。
【００７７】
以上の工程により、下部電極底部１８、下部電極側壁部２０、粗面状電極膜２２及び５２によって構成された下部電極１２が完成する。
【００７８】
その後、図示しないが、第１の実施の形態と同様に、下部電極１２表面に沿うように、順次に誘電体層５４及び上部電極５６を形成することにより、図１（Ｂ）に示したような第２の実施の形態のキャパシタ５０が完成する。
【００７９】
上述した第２の実施の形態のシリンダ型キャパシタの製造方法によれば、第２の実施の形態のシリンダ型キャパシタを容易に製造することが出来る。
【００８０】
また、第１の実施の形態と同様に、第２の問題点が発生しない。
【００８１】
次に、第３の実施の形態のシリンダ型キャパシタの構造について、図１（Ｃ）を参照して説明する。図１（Ｃ）は、第３の実施の形態のシリンダ型キャパシタの構造を示す断面図である。
【００８２】
このキャパシタ６０の構造によれば、下部電極底部１８の表面すなわち上面に粗面状電極膜２２が形成され、下部電極側壁部２０の外側表面にも粗面状電極膜６２が形成されている以外に、下部電極側壁部２０の内側表面垂直壁面にも粗面状電極膜６４が６２と連続して形成されている。この粗面状電極膜２２、粗面状電極膜６２及び粗面状電極膜６４としては、例えばポリシリコンによって形成し、数十〜数百ｎｍの膜厚を有していればよい。また、この粗面状電極膜６４は、下部電極側壁部２０の内側表面全域に対して形成されているのではなく、下部電極底部１８と下部電極側壁部２０とが接する部分（境界部分）Ｂから、所定距離以上離れた内側表面領域上に対して形成されている。すなわち、境界部分Ｂからの一定の高さ以上の領域の下部電極側壁部２０の内側表面に対して形成されている。従って、粗面状電極膜６２及び粗面状電極膜６４は連続的に形成されているが、粗面状電極膜２２及び粗面状電極膜６４の間には粗面状電極膜が形成されていない領域が存在する。すなわち、両電極膜２２と６４とは互いに離間して形成されている。
【００８３】
このように下部電極底部１８表面に粗面状電極膜２２が形成されているので、通常の下部電極底部１８のみの構成と比較して、実質的に電極面積が大きくなる。同様に、下部電極側壁部２０の外側表面に粗面状電極膜６２が形成されているので、通常の下部電極側壁部２０の外側表面のみの構成と比較して、実質的に電極面積が大きくなる。同様に、下部電極側壁部２０の内側表面の一部に粗面状電極膜６４が形成されているので、通常の下部電極側壁部２０の内側表面のみの構成と比較して、実質的に電極面積が大きくなる。この電極面積の増加の程度は、粗面状電極膜２２、粗面状電極膜６２及び粗面状電極膜６４の材料や形成方法などによるが、上述したようにポリシリコンで形成した場合には、例えば約２倍の電極面積を有することが期待できる。従って、キャパシタ６０の実装面積及びシリンダ高さが同じであっても、実質的な電極面積をさらに大きくすることが出来る。つまり、第１の問題点を解決することが出来る。つまり、このキャパシタ６０の電極面積は、第１及び第２の実施の形態のキャパシタ１０及び５０の電極面積よりも大きくすることが出来る。同時に、第３の従来技術におけるキャパシタの電極面積よりも大きくすることが出来る。また、第１及び第２の実施の形態のキャパシタ１０及び５０と同様に、下部電極側壁部２０の内側表面の粗面状電極膜すなわち粗面状電極膜６４と、下部電極底部１８の内側表面の粗面状電極膜すなわち粗面状電極膜２２とが接触しない。但し、下部電極側壁部２０の内側表面の粗面状電極膜すなわち粗面状電極膜６４同士が接触する可能性はある。つまり、下部電極底部１８の幅が、対向する下部電極側壁部２０の内側表面に形成されている粗面状電極膜６４の膜厚の２倍より小さい場合には、粗面状電極膜６４同士が接触する。以上のことから、第３の問題点を一部解決すると言える。
【００８４】
その他のキャパシタ６０の構成は、第２の実施の形態のキャパシタ５０の構造と同じであるので、説明を省略する。
【００８５】
次に、第３の実施の形態のキャパシタ６０の製造方法について、図５を参照して説明する。図５は、第３の実施の形態のシリンダ型キャパシタの製造方法を示す工程図である。
【００８６】
但し、図２（Ａ）〜（Ｄ）、並びに、図３（Ａ）及び（Ｂ）の工程は、第１の実施の形態のキャパシタ１０の製造方法と同様であるので、説明を省略する。また、図３（Ｂ）に示した工程と、図５（Ａ）に示した工程とは同じである。つまり、図５（Ａ）は、下部電極側壁部材料膜４４に対して、サイドウォールエッチングを行うことによって、下部電極側壁部２０を形成した状態を示している。
【００８７】
この後、犠牲膜４０のうち、下部電極底部１８と下部電極側壁部２０とが接する部分から所定距離以上離れた部分を選択的に除去する。つまり、図５（Ｂ）における下部電極底部１８と下部電極側壁部２０との境界部分Ｂから所定距離ｈ以上離れた部分の犠牲膜４０を除去する。この所定距離ｈは、下部電極側壁部２０の内側表面に形成する粗面状電極膜の形成領域を考慮して選択する。この犠牲膜４０の除去方法としては、第１の実施の形態の図３（Ｃ）において説明した犠牲膜４０の除去と同様の方法を用いれば良い。そして、エッチング時間などのエッチング条件を適当に制御することにより、所定距離ｈ以上の部分の犠牲膜４０を選択的に除去出来る。図５（Ｂ）において、残存した犠牲膜７０で示す。
【００８８】
次に、第２粗面状電極材料膜７２を少なくとも図５（Ｂ）における下部電極側壁部２０上に形成する。通常は、図５（Ｂ）における下部電極側壁部２０、犠牲膜７０及びエッチングストッパ膜２８上の全部の表面に形成する。この第２粗面状電極材料膜７２は、後に下部電極側壁部２０の外側表面上及び内側表面上のそれぞれ粗面状電極膜６２及び粗面状電極膜６４を形成するための膜であり、図２（Ｂ）で説明した第１粗面状電極材料膜３６と同様に、例えば、熱ＣＶＤ法により、粗面状ポリシリコンの膜を数十〜数百ｎｍの膜厚で形成すればよい（図５（Ｃ））。
【００８９】
次に、第２粗面状電極材料膜７２の下部電極側壁部２０の表面以外の部分、すなわちエッチングストッパ膜２８上および犠牲膜７０の表面に形成されている部分をエッチングによって除去する。つまり、犠牲膜７０上に形成されている第２粗面状電極材料膜７２の部分を除去する必要があり、下部電極側壁部２０の外側表面に形成されている第２粗面状電極材料膜７２の部分を除去しないことを意味する。このエッチングとしては、例えば、第１の実施の形態において説明したサイドウォールエッチングと同様の垂直方向からの異方性ドライエッチングを行えばよい。このエッチングは、犠牲膜７０の表面を露出するために行う（図５（Ｄ））。この工程により、粗面状電極膜６２及び粗面状電極膜６４が形成される。
【００９０】
次に、犠牲膜７０を除去する（図５（Ｅ））。この工程は、第１の実施の形態における図３（Ｃ）を用いて説明した犠牲膜４０を除去する工程と同様である。
【００９１】
以上の工程により、下部電極底部１８、下部電極側壁部２０、粗面状電極膜２２、６２及び６４によって構成された下部電極１２が完成する。
【００９２】
その後、図示しないが、第１の実施の形態と同様に、下部電極１２表面に沿うように、順次に誘電体層６６及び上部電極６８を形成することにより、図１（Ｃ）に示したような第３の実施の形態のキャパシタ６０が完成する。
【００９３】
上述した第３の実施の形態のシリンダ型キャパシタの製造方法によれば、第３の実施の形態のシリンダ型キャパシタを容易に製造することが出来る。
【００９４】
また、第１及び第２の実施の形態と同様に、第２の問題点が発生しない。
【００９５】
上述の第１〜第３の実施の形態のシリンダ型キャパシタにおいては、下部電極及び粗面状電極膜をポリシリコンで形成した構成であったが、これに限られず、電極材料として使用できる他の任意好適な材料を使用できる。但し、粗面状電極膜に使用する材料は、粗面状に形成できる材料である必要がある。同様に、第１〜第３の実施の形態のシリンダ型キャパシタの製造方法においても、電極材料として使用できる他の任意好適な材料を使用できる。
【００９６】
また、第１〜第３の実施の形態のシリンダ型キャパシタの製造方法においては、第１粗面状電極材料膜の形成は、下部電極底部材料膜を形成した後に行っていた。すなわち、下部電極底部材料膜上に、下部電極底部材料膜とは別の第１粗面状電極材料膜を形成する構成であった。しかしながら、下部電極底部材料膜の表面を何らかの手法により粗面化して、この粗面化された下部電極底部材料膜の表面部分を第１粗面状電極材料膜としても良い。この例として、下部電極底部材料膜にポリシリコンを使用した場合に、ポリシリコン膜の表面を粗面化してＨＳＧを形成することにより、このＨＳＧ膜を第１粗面状電極材料膜とすることが出来る。
【００９７】
【発明の効果】
上述した説明から明らかなように、第１の発明のシリンダ型キャパシタによれば、下部電極底部表面上に、粗面状電極膜が形成されている。また、第２の発明のシリンダ型キャパシタによれば、下部電極底部表面上及び下部電極側壁部の外側表面上に、粗面状電極膜が形成されている。また、第３の発明のシリンダ型キャパシタによれば、下部電極底部表面上、下部電極側壁部の外側表面上、及び下部電極側壁部の内側表面上のうち下部電極底部と下部電極側壁部とが接する部分から所定距離以上離れた領域上に、粗面状電極膜が形成されている。
【００９８】
従って、実装面積又はシリンダ高さを大きくすることなしに、実質的な電極面積を大きくすることが出来る。その結果、静電容量の大きなキャパシタとすることが出来る。特に、第３の発明のシリンダ型キャパシタによれば、最も大きな静電容量を有することが期待できる。また、第１及び第２の発明のシリンダ型キャパシタによれば、下部電極側壁部の内側表面に粗面状電極膜が形成されていないので、内側表面に粗面状電極膜が形成されているときの粗面状電極膜同士が接触することによる電極面積増加が図れないという問題点が発生しない。
【００９９】
また、第１〜第３の発明のシリンダ型キャパシタの製造方法によれば、それぞれ第１〜第３の発明のシリンダ型キャパシタを容易に製造することが出来る。また、従来技術のように、エッチバック工程が不必要であるので、パーティクルが発生する或いはシリンダ高さの制御が困難であるといった問題点が発生しない。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｃ）は、この発明のシリンダ型キャパシタの構造を示す断面図である。
【図２】（Ａ）〜（Ｄ）は、第１の実施の形態のシリンダ型キャパシタの製造方法を示す工程図（その１）である。
【図３】（Ａ）〜（Ｃ）は、第１の実施の形態のシリンダ型キャパシタの製造方法を示す工程図（その２）である。
【図４】（Ａ）〜（Ｄ）は、第２の実施の形態のシリンダ型キャパシタの製造方法を示す工程図である。
【図５】（Ａ）〜（Ｅ）は、第３の実施の形態のシリンダ型キャパシタの製造方法を示す工程図である。
【図６】（Ａ）〜（Ｄ）は、第１の従来技術のシリンダ型キャパシタの製造方法を示す工程図（その１）である。
【図７】（Ａ）〜（Ｃ）は、第１の従来技術のシリンダ型キャパシタの製造方法を示す工程図（その２）である。
【図８】（Ａ）及び（Ｂ）は、従来技術のシリンダ型キャパシタの構造を示す断面図である。
【図９】（Ａ）〜（Ｄ）は、第２の従来技術のシリンダ型キャパシタの製造方法を示す工程図（その１）である。
【図１０】（Ａ）〜（Ｃ）は、第２の従来技術のシリンダ型キャパシタの製造方法を示す工程図（その２）である。
【図１１】（Ａ）〜（Ｄ）は、第３の従来技術のシリンダ型キャパシタの製造方法を示す工程図である。
【符号の説明】
１０，５０，６０，１００：シリンダ型キャパシタ
１２：下部電極
１４，５６，６８：上部電極
１６，５４，６６：誘電体層
１８：下部電極底部
２０：下部電極側壁部
２２，５２，６２，６４：粗面状電極膜
２４：被形成層
２６：層間絶縁膜
２８：エッチングストッパ膜
３０：埋め込みコンタクト
３２：コンタクトホール
３４：下部電極底部材料膜
３６：第１粗面状電極材料膜
３８，４０，７０：犠牲膜
４２：凸型形成部
４４：下部電極側壁部材料膜
５８，７２：第２粗面状電極材料膜
１０２：層間絶縁膜
１０４：エッチングストッパ膜
１０６：コンタクトホール
１０８：下部電極底部材料膜
１１０，１３０：埋め込みコンタクト
１１２，１１３，１３２，１３４，１４２：犠牲膜
１１４：下部電極底部
１１６：下部電極側壁部材料膜
１１８：下部電極側壁部
１２０，１４０：下部電極
１２２：誘電体層
１２４：上部電極
１３６：下部電極材料膜
１３８，１４４：シリンダ埋め込み材料膜
１５０：粗面状電極材料膜
１５２：粗面状電極膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a cylinder type capacitor used in a semiconductor integrated circuit, and more particularly to a cylinder type capacitor using rough surface-like polysilicon as a part of an electrode material and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, higher integration of semiconductor integrated circuits has been demanded, and capacitors mounted on semiconductor integrated circuits are also required to have a capacitor structure and manufacturing method having a larger capacitance with respect to a small mounting area. Yes.
[0003]
A cylinder type capacitor has been developed as a capacitor satisfying such requirements. According to this cylinder type capacitor, the upper electrode and the lower electrode have a three-dimensional structure. Accordingly, the substantial electrode areas of the upper electrode and the lower electrode can be increased with respect to the mounting area of the capacitor.
[0004]
A first conventional technique for the manufacturing method and structure of such a cylinder type capacitor will be described with reference to FIGS. 6, 7 and 8A. FIG. 6 and FIG. 7 are process diagrams showing a method for manufacturing a cylinder capacitor according to the first prior art, and FIG. 8A is a cross-sectional view showing the structure of the cylinder capacitor according to the first prior art.
[0005]
First, an etching stopper film 104 is formed over the interlayer insulating film 102, and then a contact hole 106 for establishing electrical connection with the semiconductor element under the interlayer insulating film 102 is formed (FIG. 6A). Thereafter, a lower electrode bottom material film 108 is formed on the etching stopper film 104, and at the same time, a buried contact 110 is formed by filling the contact hole 106 (FIG. 6B). The lower electrode bottom material film 108 is a film for forming a lower electrode bottom part which is a part of the lower electrode of the capacitor, and is formed of, for example, polysilicon.
[0006]
Next, a sacrificial film 112 is formed on, for example, SiO 2 on the lower electrode bottom material film 108.₂Etc. (FIG. 6C). Then, the lower electrode bottom material film 108 and the sacrificial film 112 are etched so as to remain in a convex shape (FIG. 6D). The remaining lower electrode bottom material film 108 becomes the lower electrode bottom 114.
[0007]
Next, a lower electrode sidewall material film 116 is formed on the convex remaining portions (113, 114) and the etching stopper film 104 for removing the sacrificial film (FIG. 7A). The lower electrode sidewall material film 116 is a film for forming a lower electrode sidewall that is a part of the lower electrode of the capacitor, and is formed of, for example, polysilicon. Next, anisotropic etching is performed to remove the portion of the lower electrode sidewall material film parallel to the main surface of the interlayer insulating film from the lower electrode sidewall material film 116 (FIG. 7B). Of the lower electrode sidewall material film 116, the portion of the lower electrode sidewall material film remaining by this etching process becomes the lower electrode sidewall 118. Thereafter, the sacrificial film 113 is removed to complete the lower electrode 120 (FIG. 7C). Although not shown, a dielectric layer and an upper electrode are formed thereafter to complete the cylinder type capacitor.
[0008]
FIG. 8 shows a configuration example of the first conventional cylinder capacitor manufactured by the manufacturing method described above. The lower electrode 120 is formed in a cylindrical shape on the interlayer insulating film 102 by the process shown in FIGS. A dielectric layer 122 is formed along the surface of the lower electrode, and an upper electrode 124 is formed thereon. The surface of the upper electrode in contact with the dielectric layer has a shape that follows the shape of the lower electrode. Therefore, compared with the mounting area of the cylinder type capacitor, that is, the area of the bottom of the lower electrode, the facing area of the surface where the lower electrode and the upper electrode face (hereinafter referred to as the capacitor surface area) can be increased. That is, the capacitance can be increased.
[0009]
Next, a second conventional example of a method for manufacturing a cylinder type capacitor will be described with reference to FIGS. 9 and 10 are process diagrams showing a method of manufacturing a cylinder type capacitor according to the second prior art.
[0010]
As in the first prior art, an etching stopper film 104 for removing a sacrificial film is formed on the interlayer insulating film 102, and then a contact hole is formed. Next, a buried contact material film 104 is provided in the contact hole to form a buried contact 130. At the same time, a buried contact material film is also formed on the etching stopper film 104. Then, etch back is performed to remove the buried contact material film formed on the etching stopper film 104 (FIG. 9A).
[0011]
Next, a sacrificial film 132 is formed on the etching stopper film 104 and the buried contact 130 (FIG. 9B). Next, the sacrificial film is etched so as to remain in a concave shape (FIG. 9C).
[0012]
Next, a lower electrode material film 136 is formed on the concave remaining portion 134, the etching stopper film 104, and the buried contact 130 (FIG. 9D). The lower electrode material film 136 is a film for forming the lower electrode of the capacitor, and is formed of, for example, polysilicon. Next, a cylinder embedding material film 138 is formed over the lower electrode material film 136 (FIG. 10A). Then, the cylinder embedding material film 138 and the lower electrode material film 136 are etched back so that the vertical cross-sectional shape of the lower electrode material film 136 is substantially U-shaped. The embedded material film 144 portion remains inside the U-shape, and the lower electrode material film portion has a cylindrical shape having a bottom portion and a side wall portion (FIG. 10B). Then, by removing the remaining sacrificial film 142 and cylinder filling material film 144, the lower electrode 140 is completed (FIG. 10C). Although not shown, a dielectric layer and an upper electrode are formed thereafter to complete the cylinder type capacitor.
[0013]
A configuration example of the cylinder capacitor of the second prior art manufactured by the manufacturing method described above is not shown, but is almost the same as the configuration example of the cylinder capacitor of the first prior art shown in FIG.
[0014]
Further, as a technology that further develops the second prior art, there is a structure and manufacturing method of the third prior art in which the capacitance of the capacitor is increased by further increasing the electrode area. The manufacturing method and structure of the third prior art will be described with reference to FIGS. 9, 11 and 8B. FIG. 11 is a process diagram showing a third conventional method of manufacturing a cylinder-type capacitor, and FIG. 8B is a diagram showing the structure of the third conventional cylinder-type capacitor. Since FIG. 9A to FIG. 9D are the same as those of the second prior art, description thereof is omitted. After FIG. 9D, a rough electrode material film 150 is formed over the lower electrode material film 136 (FIG. 11A). The rough electrode material film 150 is formed of polysilicon or the like, like the lower electrode material film. Thereafter, as in the second prior art, a cylinder embedding material film 138 is formed (FIG. 11B), and the cylinder embedding material film 138, the lower electrode material film 136, and the rough electrode material film 150 are etched back. (FIG. 11C), the remaining sacrificial film 142 and cylinder embedding material film 144 are removed (FIG. 11D). The portion of the rough electrode material film remaining in the lower electrode 140 becomes the rough electrode film 152. After that, by forming the dielectric layer 122 and the upper electrode 124, the cylinder type capacitor is completed (FIG. 8B).
[0015]
According to the structure of the cylinder capacitor of the third prior art manufactured by the manufacturing method described above, compared with the structure of the first prior art shown in FIG. 8A and the structure of the second prior art. Since the rough electrode film is formed on the inner wall of the lower electrode, the capacitor surface area can be further increased. That is, the capacitance can be further increased.
[0016]
[Problems to be solved by the invention]
However, in semiconductor integrated circuits, further miniaturization of each element such as a cylinder type capacitor is required. That is, it is necessary to have a sufficient capacitance for the mounting area required by miniaturization.
[0017]
In the first prior art, the capacitance is not sufficient with respect to the mounting area, that is, the bottom area of the lower electrode. On the other hand, in order to increase the capacitor surface area in order to further increase the capacitance while keeping the mounting area constant, it is only possible to increase the height of the cylinder, that is, the height of the side wall of the lower electrode.
[0018]
However, when the cylinder is made high, etching having a high aspect ratio is required when a contact between the cylinder type capacitor and another element of the semiconductor integrated circuit is formed later. Therefore, there is a limit to actually increasing the cylinder height. In other words, this configuration has a first problem that a sufficient capacitance cannot be obtained.
[0019]
Further, the second conventional technique has the same problems as the first conventional technique described above. Further, in the second conventional technique, formation of a cylinder embedding material film (FIG. 10 (A)) and an etch back process (FIG. 9 (A)) are necessary as compared with the first conventional technique. This complicates the process. In addition, the etch back process may generate particles, which may lead to a decrease in capacitor performance. At the same time, since the height of the side wall portion of the lower electrode is determined by the etch back process, there is a second problem that the height tends to vary.
[0020]
Further, the third conventional technique has a problem that the manufacturing process in the second conventional technique described above is complicated and a problem due to having an etch-back process.
[0021]
The problem in the first prior art is solved by using a rough electrode material film, but a new problem occurs. That is, as the mounting area is further reduced in accordance with the above-described requirement for miniaturization of the capacitor, the interval between the side walls of the lower electrode is also reduced. Accordingly, when the rough electrode material films formed on the inner side of the side wall portions come into contact with each other, the increase in capacity cannot be realized as designed. In addition, since the inside of the cylindrical lower electrode is buried, the dielectric layer and the upper electrode may not have a shape along the surface of the lower electrode as shown in FIG. 8B. The capacitance is greatly deteriorated. In addition, the contact between the rough electrode material films on the inner side of the side wall is a problem that occurs with miniaturization, but with the structure of FIG. 8B, regardless of the area of the bottom of the lower electrode, Since the rough electrode material film on the side wall of the lower electrode and the rough electrode material film on the bottom of the lower electrode are continuously formed in contact with each other, the increase in capacity cannot be realized as designed. Thus, there is a third problem peculiar to these third prior arts.
[0022]
The present invention has been made in view of the above-described problems. Accordingly, an object of the present invention is to provide a cylinder type that solves the first problem by ensuring sufficient capacitance while satisfying the demand for miniaturization. An object of the present invention is to provide a capacitor and a method for manufacturing the cylinder type capacitor. At the same time, a method of manufacturing a cylinder type capacitor that does not cause the second problem is provided. Preferably, a cylinder type capacitor that does not cause the third problem and a method of manufacturing the cylinder type capacitor are provided. Further, preferably, a cylinder type capacitor having a capacitance larger than that obtained by the third prior art and a method for manufacturing the cylinder type capacitor are provided.
[0028]
[Means for Solving the Problems]
  The present inventionAccording to the cylinder type capacitor, in the cylinder type capacitor in which the lower electrode has a lower electrode bottom portion and a lower electrode side wall portion, and the lower electrode is formed in a cylinder shape, on the inner surface of the lower electrode bottom portion, the lower portion A rough electrode film is formed in a region at a predetermined height or more away from the inner surface of the lower electrode bottom portion on the outer surface of the electrode sidewall portion and on the inner surface of the lower electrode sidewall portion. To do.
[0029]
  By adopting such a configuration, the first problem is solved. At this time, the rough electrode film is formed not only on the first surface but also on the second surface and the third surface., RealQualitative electrode surface areaIncreaseCan be great. The secondSince the rough surface electrode film is not formed on the second surface in the vicinity of the contact point between the first surface and the second surface, the rough surface electrode film formed on the first surface and the second surface is not in contact. Can be obtained. That is, part of the third problem can be solved.
[0037]
  Also,The present inventionThe manufacturing method of the cylinder type capacitor includes the following steps in manufacturing a cylinder type capacitor in which the lower electrode has a lower electrode bottom and a lower electrode side wall, and the lower electrode is formed in a cylinder shape. have.
[0038]
(A) A step of forming a first rough electrode material film on the lower electrode bottom material film after forming the lower electrode bottom material film on the base.
(B) A step of forming a sacrificial film on the first rough electrode material film.
(C) The lower electrode bottom and the first rough electrode film are patterned by patterning the lower electrode bottom material film, the first rough electrode material film, and the sacrificial film so as to remain as a convex laminate. Forming step.
(D) A step of forming the lower electrode side wall portion on the side surface of the convex laminate.
[0039]
(H) Thereafter, the step of removing the sacrificial film constituting the convex laminate from the surface in the depth direction to a predetermined height from the inner surface of the bottom of the lower electrode.
(I) Thereafter, a step of forming a second rough electrode material film on the exposed surface of the convex laminate.
(J) Thereafter, the remaining sacrificial film is removed to form a second rough electrode film.
[0040]
  With this configuration,The present inventionIt is easy to manufacture cylinder type capacitorsComeSecond problemAlsoIt can be solved.
[0041]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the size, shape, and arrangement relationship of each component are shown only schematically to the extent that the present invention can be understood, and the numerical conditions described below are merely examples. .
[0042]
First, the structure of the cylinder type capacitor according to the first embodiment will be described with reference to FIG. FIG. 1A is a cross-sectional view showing the structure of the cylinder type capacitor according to the first embodiment.
[0043]
The capacitor 10 includes a lower electrode 12, an upper electrode 14, and a dielectric layer 16 sandwiched between the lower electrode 12 and the upper electrode 14. The lower electrode 12 has a lower electrode bottom 18 and a lower electrode sidewall 20. Therefore, the lower electrode 12 is formed in a cylindrical shape as shown in FIG. Therefore, this capacitor 10 is referred to as a cylinder type capacitor. Note that the cross section of the capacitor 10 taken in a direction perpendicular to the cross sectional view is the same as that in FIG. That is, the lower electrode bottom portion 18 may have an arbitrary shape such as a circular shape or a square shape, but the lower electrode side wall portion 20 is formed so as to surround the lower electrode bottom portion 18.
[0044]
In this embodiment, the lower electrode bottom 18 is made of polysilicon and has a thickness of several tens to several hundreds of nanometers. Similarly, the lower electrode side wall portion 20 is also made of polysilicon and has a thickness of several tens to several hundreds of nanometers.
[0045]
A rough electrode film 22 is formed on the surface of the lower electrode bottom 18. The rough electrode film 22 is also made of polysilicon and has a thickness of several tens of nanometers. Accordingly, it can be said that the lower electrode 12 is composed of the lower electrode bottom 18, the lower electrode side 20, and the rough electrode film 22.
[0046]
The dielectric layer 16 is formed along the surfaces of the etching stopper film 28, the lower electrode side wall portion 20, and the rough electrode film 22. Similarly, the upper electrode 14 is formed along the surface of the dielectric layer 16.
[0047]
Therefore, the performance of the capacitor 10 can be expressed as follows. The mounting area of the formation layer 24 of the capacitor 10 is an area where the lower electrode 12 and the formation layer 24 are in contact, that is, an area where the lower electrode bottom portion 18 and the lower electrode side wall portion 20 are in contact with the formation layer 24. Yes, it is closely related to the size of the width W of the cylinder in FIG. The cylinder height is the height of the lower electrode side wall portion 20 and is represented by H in FIG. Here, in the cylinder type capacitor, the electrode area is an area where the lower electrode 12 and the upper electrode 14 face each other, and the capacitance of the cylinder type capacitor increases as the electrode area increases. Therefore, to increase the electrode area, either increase the area of the lower electrode bottom 18 or increase the cylinder. However, considering the requirement for miniaturization of the mounting area and the fact that there is an upper limit for the cylinder height from the aspect ratio, there is a limit to increasing the electrode area by increasing these sizes. On the other hand, the rough electrode film 22 has a surface area about twice that of a normal polysilicon electrode. Therefore, according to the configuration of the capacitor 10 of this embodiment, it is possible to substantially increase the electrode area even if the mounting area is equivalent to the conventional one.
[0048]
The width of the bottom electrode bottom 18 of the capacitor 10 is several tens to several hundreds of nanometers, and may actually be about twice as large as the film thickness of the rough electrode film 22. In this case, when the rough electrode film 22 is also formed on the second surface, that is, the inner surface of the lower electrode side wall portion 20, the rough electrode films 22 may partially contact each other. In this case, the upper electrode 14 and the dielectric layer 16 cannot be formed in a state of being embedded in the cylinder. However, in the case of this embodiment, since the structure has the rough electrode film 22 only on the first surface, that is, the inner surface of the lower electrode bottom 18, such a problem does not occur.
[0049]
The capacitor 10 is formed on the formation layer 24. The formation layer 24 includes an interlayer insulating film 26, an etching stopper film 28 formed on the interlayer insulating film 26, and a buried contact 30. In a normal semiconductor integrated circuit, a plurality of semiconductor elements are formed on a substrate in order to increase the mounting density, but an interlayer insulating film 26 is formed to electrically isolate these multiple layers of semiconductor elements. Has been. In this embodiment, the capacitor 10 is mounted on the interlayer insulating film 26. Although described in detail later, the etching stopper film 28 is formed so as not to be affected by the chemical reaction of the interlayer insulating film 26 due to the etching when the capacitor 10 is formed. The embedded contact 30 is formed in order to obtain electrical connection between the capacitor 10 and another semiconductor element formed under the interlayer insulating film 26.
[0050]
In this embodiment, the buried contact 30 and the lower electrode bottom 18 are made of the same material, that is, polysilicon.
[0051]
In this embodiment, the rough electrode film 22 and the lower electrode 12 are formed using polysilicon. However, any material that can be used as the electrode of the capacitor 10 can be changed. is there. Further, it is not always necessary to use the same material for the rough electrode film 22 and the lower electrode 12.
[0052]
In addition, the rough electrode film 22 is formed on the lower electrode bottom 18, but only the rough electrode film 22 is formed without the lower electrode bottom 18, and the rough electrode film 22 is formed. Even if it is the structure which has comprised the bottom part of the cylinder, there can exist the same effect.
[0053]
Next, a method for manufacturing the cylinder type capacitor according to the first embodiment will be described with reference to FIGS. 2 and 3 are process diagrams showing the manufacturing method of the cylinder type capacitor according to the first embodiment, and a series of processes are shown separately in FIG. 2 and FIG.
[0054]
First, the formation layer 24 is formed before the capacitor 10 is formed.
[0055]
Therefore, an etching stopper film 28 is formed on the interlayer insulating film 26. The etching stopper film 28 has a role of protecting the interlayer insulating film 26 so that the interlayer insulating film 26 is not affected by the etching in the sacrificial film removing process described later. Therefore, for example, it may be formed of silicon nitride (SiN), and may be formed with a film thickness of 50 to 200 nm by a CVD method.
[0056]
Thereafter, in order to electrically connect to the semiconductor element under the interlayer insulating film 26, the contact hole 32 is formed by patterning the interlayer insulating film 26 and the etching stopper film 28 by normal photolithography and etching (FIG. 2 ( A)).
[0057]
Next, a lower electrode bottom material film 34 is formed on the formation layer 24. This lower electrode bottom material film 34 is a film that will be etched later to become the lower electrode bottom 18. For example, a polysilicon film is formed to a thickness of several tens to several hundreds of nanometers by a thermal CVD method. At the same time, since the polysilicon is buried in the contact hole 32, the buried contact 30 is formed. However, in order for the lower electrode bottom material film 34 to be formed with a thickness of several tens to several hundreds of nanometers and the buried contact 30 to be formed, the diameter of the contact hole 32 must be small to some extent. In practice, it is desirable that this diameter is not more than twice the film thickness of the lower electrode bottom material film 34. Further, in this embodiment, the lower electrode bottom material film 34 and the buried contact 30 are formed in a single step. However, as described below, the buried contact 30 is formed in the step of forming the above-described formation layer 24. After that, only the lower electrode bottom material film 34 may be formed. In this case, the buried contact 30 is formed by etching back the polysilicon film also formed on the etching stopper film 28 by filling the contact hole 32 with polysilicon. Thereafter, the lower electrode bottom material film 34 may be formed. When the diameter of the contact hole 32 is larger than the film thickness of the lower electrode bottom material film 34, a method of forming the lower electrode bottom material film 34 and the buried contact 30 in separate steps as described above is effective. .
[0058]
Next, a first rough electrode material film 36 is formed on the lower electrode bottom material film 34. The first rough electrode material film 36 is a film that is later etched and processed into the rough electrode film 22. For example, the rough polysilicon film is formed to a thickness of several tens of nanometers by a thermal CVD method. It forms (FIG. 2 (B)). Here, when both the lower electrode bottom material film 34 and the first rough surface electrode material film 36 described above are formed of polysilicon by the thermal CVD method, the reaction temperature of the normal CVD method is varied. That is, even if the thermal CVD apparatus and the reaction material are the same, amorphous silicon, rough surface polysilicon, and polysilicon are sequentially generated as the reaction temperature is increased. Therefore, the lower electrode bottom material film 34 and the first rough electrode material film 36 can be formed in order by simply changing the temperature with the same thermal CVD apparatus and reaction material, and these films can be easily formed. it can. In general, when forming a rough surface polysilicon film, after forming polysilicon as a base, the film is formed by changing the CVD conditions such as temperature. A method of forming only the first rough surface electrode material film 36 without forming the lower electrode bottom material film 34 is also conceivable. However, in the case of a cylinder-type capacitor like this invention, the mechanical strength is increased. Since there is a risk of inferiority, it is preferable to form the first rough electrode material film 36 on the lower electrode bottom material film 34.
[0059]
Next, a sacrificial film 38 is formed on the first rough electrode material film 36. The sacrificial film 38 is a film formed temporarily to form the lower electrode 12 in a three-dimensional cylinder shape by forming the lower electrode bottom 18 and the lower electrode sidewall 20. Therefore, the sacrificial film 38 is formed of silicon dioxide (SiO 2) by, eg, thermal CVD.₂) Is formed to a thickness of several hundred nm (FIG. 2C). In addition, since this film thickness becomes the height of the lower electrode side wall portion 20 to be formed later, the film thickness may be controlled according to the design of this height.
[0060]
Next, the lower electrode bottom material film 34, the first rough electrode material film 36, and the sacrificial film 38 are patterned so as to remain in a convex shape (FIG. 2D). This convex remaining portion is shown as a convex forming portion 42 in the figure. This patterning may be performed by using, for example, ordinary photolithography and dry etching. Further, by this patterning, the lower electrode bottom material film 32 is etched to form the lower electrode bottom 18, so that the region where the lower electrode bottom 18 is to be formed when viewed from the direction perpendicular to the main surface of the formation layer 24. May be patterned so as to remain.
[0061]
Next, a lower electrode sidewall material film 44 is formed on the convex forming portion 42 described above (FIG. 3A). Actually, the lower electrode sidewall material film 44 may also be formed on the etching stopper film 28 in addition to the portion remaining in the convex shape as in this embodiment. The lower electrode sidewall material film 44 is a film that will be etched later to become the lower electrode sidewall 20, and a polysilicon film is formed to a thickness of several tens to several hundreds of nanometers by, for example, a thermal CVD method.
[0062]
Next, the lower electrode sidewall material film 44 is etched so that only the portion that becomes the lower electrode sidewall 20 remains (FIG. 3B). This etching may be performed by anisotropic dry etching for normal sidewall formation. At this time, a state in which the upper part of the convex forming part 42 and the upper part of the etching stopper film 28, that is, the lower electrode side wall part material film 44 formed in a direction parallel to the spreading direction of the main surface of the layer to be formed 24 is removed. The etching may be terminated when the value reaches the value. By this etching, the lower electrode sidewall 20 is formed as the sidewall of the convex forming portion 42.
[0063]
Next, the remaining sacrificial film 40 is removed (FIG. 3C). At this time, for example, wet etching using an etchant that can selectively remove only the sacrificial film 40 may be performed. When silicon dioxide is used as the sacrificial film 40 as described above, hydrofluoric acid (HF) may be used as an etchant. The etching stopper film 28 is a film provided to prevent the interlayer insulating film 26 from being etched when silicon dioxide is used as the interlayer insulating film 26 and hydrofluoric acid is used for etching the sacrificial film 40. is there. Therefore, it is not necessary to provide the etching stopper film 28 when using a material that does not cause the interlayer insulating film 26 to be etched when the sacrificial film 40 is removed. In addition, when a material that may cause the interlayer insulating film 26 to be etched by the other etching described above is used, it is necessary to provide an etching stopper film 28.
[0064]
Through the above steps, the lower electrode 12 constituted by the lower electrode bottom portion 18, the lower electrode sidewall portion 20, and the rough electrode film 22 is completed.
[0065]
Thereafter, although not shown, the dielectric layer 16 and the upper electrode 14 are sequentially formed along the surface of the lower electrode 12 to complete the capacitor 10 of the first invention as shown in FIG. To do. In FIG. 1A, the dielectric layer 16 and the upper electrode 14 are formed not only on the surface of the lower electrode 12 but also on the etching stopper film 28, but are formed on at least the lower electrode 12. Just do it. In the case where a plurality of capacitors 10 are formed on the formation layer 24 and the capacitors are connected in parallel using the upper electrodes 14 of these capacitors as a common electrode, the manufacturing is performed by forming the upper electrode 14 over the entire formation layer 24. It becomes easy.
[0066]
According to the manufacturing method of the cylinder type capacitor of the first embodiment described above, the cylinder type capacitor of the first embodiment can be easily manufactured.
[0067]
Further, since the etch-back process performed by the second and third conventional techniques is unnecessary, the manufacturing process is simplified. Further, there is no problem that particles are generated due to the etch back process and the cylinder height cannot be controlled. That is, the second problem does not occur.
[0068]
Next, the structure of the cylinder type capacitor according to the second embodiment will be described with reference to FIG. FIG. 1B is a cross-sectional view illustrating the structure of the cylinder type capacitor according to the second embodiment.
[0069]
According to the structure of the capacitor 50, in addition to the rough electrode film 22 formed on the surface of the lower electrode bottom 18, the rough electrode film 52 is also formed on the outer surface of the lower electrode sidewall 20. . The rough surface electrode film 22 and the rough surface electrode film 52 may be made of, for example, polysilicon and have a film thickness of several tens to several hundreds of nanometers.
[0070]
Since the rough electrode film 22 is formed on the surface of the lower electrode bottom 18 as described above, the electrode area is substantially increased as compared with the configuration of only the normal lower electrode bottom 18. Similarly, since the rough electrode film 52 is formed on the outer surface of the lower electrode side wall portion 20, the electrode area is substantially larger than the configuration of only the outer surface of the normal lower electrode side wall portion 20. Become. The degree of increase in the electrode area depends on the material and forming method of the rough electrode film 22 and the rough electrode film 52, but when formed of polysilicon as described above, for example, about twice as many electrodes. It can be expected to have an area. Therefore, even if the mounting area of the capacitor 50 and the cylinder height are the same, the substantial electrode area can be further increased. That is, the first problem can be solved. Similarly to the capacitor 10 of the first invention, since the rough electrode film 52 is not formed on the inner surface of the lower electrode side wall portion 20, both the rough electrode films 22 and 52 are in contact with each other. Therefore, the third problem does not occur.
[0071]
The other configurations of the capacitor 50 are the same as the structure of the capacitor 10 of the first embodiment, and thus description thereof is omitted.
[0072]
Next, a method for manufacturing the capacitor 50 of the second embodiment will be described with reference to FIG. FIG. 4 is a process diagram showing a method for manufacturing a cylinder-type capacitor according to the second embodiment.
[0073]
However, since the steps of FIGS. 2A to 2D and FIGS. 3A and 3B are the same as the method of manufacturing the capacitor 10 of the first embodiment, description thereof will be omitted. In addition, the process illustrated in FIG. 3B is the same as the process illustrated in FIG. That is, FIG. 4A shows a state in which the lower electrode sidewall 20 is formed by performing sidewall etching on the lower electrode sidewall material film 44.
[0074]
Thereafter, a second rough surface electrode material film 58 is formed on at least the lower electrode side wall portion 20 in FIG. Usually, it is formed on the entire surface of the lower electrode sidewall 20, the sacrificial film 40 and the etching stopper film 28 in FIG. The second rough surface electrode material film 58 is a film for later forming the rough surface electrode film 52 on the outer surface of the lower electrode side wall portion 20, and the first rough surface electrode material film 36 already described. Similarly, a rough polysilicon film may be formed with a film thickness of several tens to several hundreds of nanometers by, for example, a thermal CVD method (FIG. 3B).
[0075]
Next, portions other than the outer surface of the lower electrode side wall portion 20 of the second rough electrode material film 58, that is, portions formed on the etching stopper film 28 and the surface of the sacrificial film 40 are removed by etching. That is, it is necessary to remove the second rough surface electrode material film 58 formed on the sacrificial film 40, and the second rough surface electrode material film 58 formed on the outer surface of the lower electrode side wall portion 20 is removed. Means not removed. As this etching, for example, dry etching similar to the sidewall etching described in the first embodiment may be performed. This etching is performed to expose the surface of the sacrificial film 40 (FIG. 4C). By this step, the rough surface electrode film 52 is formed due to the persistence of the second rough surface electrode material film 58.
[0076]
Next, the sacrificial film 40 is removed (FIG. 4D). This step is the same as the step of removing the sacrificial film 40 described with reference to FIG. 3C in the first embodiment.
[0077]
Through the above steps, the lower electrode 12 constituted by the lower electrode bottom portion 18, the lower electrode side wall portion 20, and the rough electrode films 22 and 52 is completed.
[0078]
Thereafter, although not shown, as in the first embodiment, the dielectric layer 54 and the upper electrode 56 are sequentially formed along the surface of the lower electrode 12 as shown in FIG. The capacitor 50 according to the second embodiment is completed.
[0079]
According to the manufacturing method of the cylinder type capacitor of the second embodiment described above, the cylinder type capacitor of the second embodiment can be easily manufactured.
[0080]
Further, as in the first embodiment, the second problem does not occur.
[0081]
Next, the structure of the cylinder type capacitor according to the third embodiment will be described with reference to FIG. FIG. 1C is a cross-sectional view showing the structure of the cylinder type capacitor according to the third embodiment.
[0082]
According to the structure of this capacitor 60, the rough electrode film 22 is formed on the surface of the lower electrode bottom 18, that is, the upper surface, and the rough electrode film 62 is also formed on the outer surface of the lower electrode sidewall 20. In addition, a rough electrode film 64 is also formed on the inner surface vertical wall surface of the lower electrode side wall portion 20 continuously with 62. The rough surface electrode film 22, the rough surface electrode film 62, and the rough surface electrode film 64 may be formed of, for example, polysilicon and have a film thickness of several tens to several hundreds of nanometers. Further, the rough electrode film 64 is not formed over the entire inner surface of the lower electrode side wall portion 20, but a portion (boundary portion) B where the lower electrode bottom portion 18 and the lower electrode side wall portion 20 are in contact with each other. To the inner surface region that is separated by a predetermined distance or more. That is, it is formed with respect to the inner surface of the lower electrode side wall portion 20 in a region having a certain height or more from the boundary portion B. Accordingly, the rough electrode film 62 and the rough electrode film 64 are continuously formed, but a rough electrode film is formed between the rough electrode film 22 and the rough electrode film 64. There are areas that are not. That is, the electrode films 22 and 64 are formed to be separated from each other.
[0083]
Since the rough electrode film 22 is formed on the surface of the lower electrode bottom 18 as described above, the electrode area is substantially increased as compared with the configuration of only the normal lower electrode bottom 18. Similarly, since the rough electrode film 62 is formed on the outer surface of the lower electrode side wall portion 20, the electrode area is substantially larger than the configuration of only the outer surface of the normal lower electrode side wall portion 20. Become. Similarly, since the rough electrode film 64 is formed on a part of the inner surface of the lower electrode side wall portion 20, the electrode is substantially compared with the configuration of only the inner surface of the normal lower electrode side wall portion 20. Increases area. The degree of increase in the electrode area depends on the material and the forming method of the rough electrode film 22, the rough electrode film 62, and the rough electrode film 64, but when formed with polysilicon as described above. For example, it can be expected to have about twice the electrode area. Therefore, even if the mounting area of the capacitor 60 and the cylinder height are the same, the substantial electrode area can be further increased. That is, the first problem can be solved. That is, the electrode area of the capacitor 60 can be made larger than the electrode areas of the capacitors 10 and 50 of the first and second embodiments. At the same time, it can be made larger than the electrode area of the capacitor in the third prior art. Similarly to the capacitors 10 and 50 of the first and second embodiments, the rough electrode film on the inner surface of the lower electrode side wall 20, that is, the rough electrode film 64, and the inner surface of the lower electrode bottom 18. The rough surface electrode film, that is, the rough surface electrode film 22 does not come into contact. However, there is a possibility that the rough electrode films on the inner surface of the lower electrode side wall portion 20, that is, the rough electrode films 64 come into contact with each other. That is, when the width of the bottom electrode bottom 18 is smaller than twice the thickness of the rough electrode film 64 formed on the inner surface of the opposing lower electrode sidewall 20, the rough electrode films 64 Touch. From the above, it can be said that the third problem is partially solved.
[0084]
The other configuration of the capacitor 60 is the same as that of the capacitor 50 according to the second embodiment, and thus the description thereof is omitted.
[0085]
Next, a method for manufacturing the capacitor 60 of the third embodiment will be described with reference to FIG. FIG. 5 is a process diagram showing a method of manufacturing the cylinder type capacitor according to the third embodiment.
[0086]
However, since the steps of FIGS. 2A to 2D and FIGS. 3A and 3B are the same as the method of manufacturing the capacitor 10 of the first embodiment, description thereof will be omitted. In addition, the process illustrated in FIG. 3B is the same as the process illustrated in FIG. That is, FIG. 5A shows a state in which the lower electrode sidewall 20 is formed by performing sidewall etching on the lower electrode sidewall material film 44.
[0087]
Thereafter, a portion of the sacrificial film 40 that is separated from the portion where the lower electrode bottom 18 and the lower electrode sidewall 20 are in contact with each other by a predetermined distance or more is selectively removed. That is, the sacrificial film 40 is removed from the boundary portion B between the lower electrode bottom 18 and the lower electrode sidewall 20 in FIG. The predetermined distance h is selected in consideration of the formation area of the rough electrode film formed on the inner surface of the lower electrode side wall portion 20. As a method for removing the sacrificial film 40, a method similar to the method for removing the sacrificial film 40 described with reference to FIG. 3C of the first embodiment may be used. Then, by appropriately controlling the etching conditions such as the etching time, the sacrificial film 40 at a portion longer than the predetermined distance h can be selectively removed. In FIG. 5B, the remaining sacrificial film 70 is shown.
[0088]
Next, a second rough electrode material film 72 is formed on at least the lower electrode sidewall 20 in FIG. Usually, it is formed on the entire surface of the lower electrode sidewall 20, the sacrificial film 70 and the etching stopper film 28 in FIG. The second rough electrode material film 72 is a film for forming a rough electrode film 62 and a rough electrode film 64 on the outer surface and the inner surface of the lower electrode side wall portion 20 later, Similar to the first rough surface electrode material film 36 described with reference to FIG. 2B, a rough surface polysilicon film may be formed to a thickness of several tens to several hundreds of nanometers by, for example, a thermal CVD method. (FIG. 5C).
[0089]
Next, portions other than the surface of the lower electrode sidewall 20 of the second rough electrode material film 72, that is, portions formed on the etching stopper film 28 and the surface of the sacrificial film 70 are removed by etching. That is, it is necessary to remove the portion of the second rough surface electrode material film 72 formed on the sacrificial film 70, and the second rough surface electrode material film formed on the outer surface of the lower electrode side wall portion 20. This means that the portion 72 is not removed. As this etching, for example, anisotropic dry etching from the vertical direction similar to the sidewall etching described in the first embodiment may be performed. This etching is performed to expose the surface of the sacrificial film 70 (FIG. 5D). By this process, the rough electrode film 62 and the rough electrode film 64 are formed.
[0090]
Next, the sacrificial film 70 is removed (FIG. 5E). This step is the same as the step of removing the sacrificial film 40 described with reference to FIG. 3C in the first embodiment.
[0091]
Through the above steps, the lower electrode 12 constituted by the lower electrode bottom portion 18, the lower electrode side wall portion 20, and the rough surface electrode films 22, 62 and 64 is completed.
[0092]
Thereafter, although not shown, as in the first embodiment, the dielectric layer 66 and the upper electrode 68 are sequentially formed along the surface of the lower electrode 12 as shown in FIG. Thus, the capacitor 60 of the third embodiment is completed.
[0093]
According to the manufacturing method of the cylinder type capacitor of the third embodiment described above, the cylinder type capacitor of the third embodiment can be easily manufactured.
[0094]
Further, the second problem does not occur as in the first and second embodiments.
[0095]
In the cylinder type capacitors of the first to third embodiments described above, the lower electrode and the rough electrode film are formed of polysilicon. However, the present invention is not limited to this, and other materials that can be used as electrode materials are used. Any suitable material can be used. However, the material used for the rough electrode film needs to be a material that can be formed into a rough surface. Similarly, any other suitable material that can be used as an electrode material can also be used in the manufacturing methods of the cylinder type capacitors of the first to third embodiments.
[0096]
Moreover, in the manufacturing method of the cylinder type capacitor of the first to third embodiments, the first rough electrode material film is formed after the lower electrode bottom material film is formed. That is, the first rough electrode material film different from the lower electrode bottom material film is formed on the lower electrode bottom material film. However, the surface of the lower electrode bottom material film may be roughened by any method, and the roughened surface portion of the lower electrode bottom material film may be used as the first rough electrode material film. As an example of this, when polysilicon is used for the lower electrode bottom material film, the surface of the polysilicon film is roughened to form HSG, thereby making this HSG film a first rough electrode material film. I can do it.
[0097]
【The invention's effect】
As is apparent from the above description, according to the cylinder type capacitor of the first invention, the rough electrode film is formed on the bottom electrode bottom surface. According to the cylinder type capacitor of the second invention, the rough electrode film is formed on the bottom electrode bottom surface and on the outer surface of the bottom electrode side wall. According to the cylinder type capacitor of the third invention, the lower electrode bottom portion and the lower electrode side wall portion on the bottom electrode bottom surface, the outer surface of the lower electrode sidewall portion, and the inner surface of the lower electrode sidewall portion are A rough electrode film is formed on a region separated by a predetermined distance or more from the contact portion.
[0098]
Therefore, the substantial electrode area can be increased without increasing the mounting area or the cylinder height. As a result, a capacitor having a large capacitance can be obtained. In particular, according to the cylinder type capacitor of the third invention, it can be expected to have the largest capacitance. Further, according to the cylinder type capacitors of the first and second inventions, since the rough electrode film is not formed on the inner surface of the lower electrode side wall, the rough electrode film is formed on the inner surface. There is no problem that the electrode area cannot be increased due to the contact between the rough surface electrode films.
[0099]
Moreover, according to the manufacturing method of the cylinder type capacitor of 1st-3rd invention, the cylinder type capacitor of 1st-3rd invention can each be manufactured easily. Further, unlike the prior art, since an etch back process is unnecessary, there is no problem that particles are generated or cylinder height is difficult to control.
[Brief description of the drawings]
1A to 1C are cross-sectional views showing the structure of a cylinder type capacitor according to the present invention.
FIGS. 2A to 2D are process diagrams (part 1) illustrating a method for manufacturing the cylinder-type capacitor according to the first embodiment; FIGS.
FIGS. 3A to 3C are process diagrams (part 2) illustrating the method for manufacturing the cylinder type capacitor according to the first embodiment; FIGS.
FIGS. 4A to 4D are process diagrams illustrating a method for manufacturing a cylinder-type capacitor according to a second embodiment;
FIGS. 5A to 5E are process diagrams showing a method for manufacturing a cylinder type capacitor according to a third embodiment; FIGS.
FIGS. 6A to 6D are process diagrams (part 1) showing a method for manufacturing a cylinder-type capacitor according to a first prior art. FIGS.
FIGS. 7A to 7C are process diagrams (part 2) illustrating a manufacturing method of the cylinder type capacitor according to the first prior art; FIGS.
8A and 8B are cross-sectional views showing the structure of a conventional cylinder capacitor.
FIGS. 9A to 9D are process diagrams (part 1) illustrating a method for manufacturing a cylinder-type capacitor according to a second prior art. FIGS.
FIGS. 10A to 10C are process diagrams (part 2) illustrating a method for manufacturing a cylinder type capacitor according to a second prior art. FIGS.
FIGS. 11A to 11D are process diagrams illustrating a third conventional method for manufacturing a cylinder-type capacitor. FIGS.
[Explanation of symbols]
10, 50, 60, 100: Cylinder type capacitor
12: Lower electrode
14, 56, 68: Upper electrode
16, 54, 66: Dielectric layer
18: Bottom of bottom electrode
20: Lower electrode side wall
22, 52, 62, 64: Rough surface electrode film
24: Formation layer
26: Interlayer insulating film
28: Etching stopper film
30: Embedded contact
32: Contact hole
34: Lower electrode bottom material film
36: first rough electrode material film
38, 40, 70: Sacrificial film
42: convex forming part
44: Lower electrode sidewall material film
58, 72: second rough electrode material film
102: Interlayer insulating film
104: Etching stopper film
106: Contact hole
108: Lower electrode bottom material film
110, 130: buried contacts
112, 113, 132, 134, 142: sacrificial film
114: Lower electrode bottom
116: Lower electrode sidewall material film
118: Lower electrode side wall
120, 140: Lower electrode
122: Dielectric layer
124: Upper electrode
136: Lower electrode material film
138, 144: Cylinder embedding material film
150: Rough surface electrode material film
152: Rough surface electrode film

Claims

In the cylinder type capacitor in which the lower electrode has a lower electrode bottom and a lower electrode side wall, and the lower electrode is formed in a cylinder shape,
On the inner surface of the lower electrode bottom, on the outer surface of the lower electrode sidewall, and on the inner surface of the lower electrode sidewall, rough regions are separated from the inner surface of the lower electrode bottom by a predetermined height or more. A cylindrical capacitor, wherein a planar electrode film is formed.

The cylinder type capacitor according to claim 1 ,
The cylinder type capacitor, wherein the lower electrode bottom, the lower electrode side wall, and the rough electrode film are made of polysilicon.

In manufacturing a cylinder type capacitor in which the lower electrode has a lower electrode bottom and a lower electrode side wall, and the lower electrode is formed in a cylinder shape,
Forming a first rough electrode material film on the lower electrode bottom material film after forming the lower electrode bottom material film on the ground;
Forming a sacrificial film on the first rough electrode material film;
By patterning the lower electrode bottom part material film, the first rough surface electrode material film, and the sacrificial film so as to remain as a convex laminate, the lower electrode bottom part, the first rough surface electrode film, Forming a step;
Forming the lower electrode sidewall on the side surface of the convex laminate;
Thereafter, the step of removing the sacrificial film constituting the convex laminate from the surface in a depth direction to a predetermined height from the inner surface of the bottom of the lower electrode,
Thereafter, forming a second rough electrode material film on the exposed surface of the lower electrode side wall,
Thereafter, the step of removing the remaining sacrificial film and forming a second roughened electrode film is provided.

In the manufacturing method of the cylinder type capacitor according to claim 3 ,
The lower electrode side wall forming step includes
Forming a lower electrode sidewall material film over the entire surface;
And a step of etching the lower electrode side wall portion material film so as to leave only a portion that becomes the lower electrode side wall portion.

In the manufacturing method of the cylinder type capacitor according to claim 3 or 4 ,
After the second rough surface electrode material film forming step,
Cylinder having a step of removing at least a portion formed on the surface of the sacrificial film out of a portion of the second rough electrode material film other than the outer surface of the side wall of the lower electrode by etching. Type capacitor manufacturing method.

In the manufacturing method of the cylinder type capacitor according to any one of claims 3 to 5 ,
A method of manufacturing a cylinder-type capacitor, wherein the bottom electrode bottom portion, the bottom electrode sidewall portion, and the rough electrode film are formed of polysilicon.

In the manufacturing method of the cylinder type capacitor according to any one of claims 3 to 6 ,
The foundation is
An etching stopper film is formed on the interlayer insulating film,
Thereafter, a method of manufacturing a cylinder type capacitor is provided, wherein a contact hole penetrating both the interlayer insulating film and the etching stopper film is formed.