JP4730904B2 - Substrate inspection apparatus and substrate inspection method - Google Patents
Substrate inspection apparatus and substrate inspection method Download PDFInfo
- Publication number
- JP4730904B2 JP4730904B2 JP2006127107A JP2006127107A JP4730904B2 JP 4730904 B2 JP4730904 B2 JP 4730904B2 JP 2006127107 A JP2006127107 A JP 2006127107A JP 2006127107 A JP2006127107 A JP 2006127107A JP 4730904 B2 JP4730904 B2 JP 4730904B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- signal
- voltage
- determined
- inspected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 89
- 238000007689 inspection Methods 0.000 title claims description 71
- 238000000034 method Methods 0.000 title claims description 23
- 238000001514 detection method Methods 0.000 claims description 63
- 230000002950 deficient Effects 0.000 claims description 36
- 238000005259 measurement Methods 0.000 claims description 13
- 230000007547 defect Effects 0.000 claims description 11
- 230000000737 periodic effect Effects 0.000 claims description 5
- 239000000523 sample Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/42—Measurement or testing during manufacture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/24—Testing of discharge tubes
- G01R31/25—Testing of vacuum tubes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Gas-Filled Discharge Tubes (AREA)
Description
本発明は、基板検査装置に関し、より詳しくは、プラズマディスプレイ(PDPと称する)における背面板の電極板に用いられるガラス基板に形成される配線を検査する基板検査装置及び基板検査方法に関する。
尚、本発明にかかる基板検査装置及び基板検査方法は、PDPの背面板のような一定の形状を有する配線パターンが複数並設して設けられた基板を検査対象とすることができ、PDPの背面板に限定されるのもではない。
The present invention relates to a substrate inspection apparatus, and more particularly to a substrate inspection apparatus and a substrate inspection method for inspecting a wiring formed on a glass substrate used for an electrode plate of a back plate in a plasma display (referred to as PDP).
In the substrate inspection apparatus and the substrate inspection method according to the present invention, a substrate on which a plurality of wiring patterns having a certain shape such as a back plate of a PDP are arranged in parallel can be an inspection object. It is not limited to the back plate.
一般的にPDPは、図10に示される如く、前面板100と背面板101の2枚の対応するガラス基板により形成されている。
これらのガラス基板にそれぞれ規則的に配列した一対の電極を設け、それらの間にNe,Xe,He等を主体とするガスを封入した構造になっている。そして、それらの電極間に電圧を印加し、電極周辺の微小なセル内で放電を発生させることにより各セルを発光させて表示を行うようにしている。
In general, as shown in FIG. 10, the PDP is formed of two corresponding glass substrates, a
A pair of electrodes regularly arranged on each of these glass substrates is provided, and a gas mainly composed of Ne, Xe, He or the like is enclosed between them. A voltage is applied between the electrodes, and discharge is generated in minute cells around the electrodes to cause each cell to emit light for display.
この背面板に形成される配線パターンが正しく形成されているかどうかを検査するために、特許文献1や特許文献2に開示される装置や方法が提案されている。
特許文献1に開示される検査方法は、本発明の電極検査方法は、基板上に形成された電極パターンの個々のライン毎に接触して電気的な接続が可能な電圧供給手段としての接触プローブを配置するとともに、基板における電極形成面の裏面側に電圧検出手段としての非接触プローブを配置し、これらの間に所定の交流電圧又は直流電圧パルスを印加することにより生じる検出電圧から、電極パターンの不良を検出し、その位置を特定する方法である。
In order to inspect whether or not the wiring pattern formed on the back plate is correctly formed, devices and methods disclosed in
The inspection method disclosed in
また、特許文献2に開示される検査方法は、基板上に形成された電極パターンの個々のライン毎に接触して電気的な接続が可能な電圧検出手段としての接触プローブを配置するとともに、基板における電極形成面側に電圧供給手段としての非接触プローブを配置し、これらの間に所定の交流電圧又は直流電圧パルスを印加することにより生じる検出電圧から、電極パターンの不良を検出し、その位置を特定する方法である。
これらの方法は、いずれも従来の検査方法と比して、ガラス基板に形成される配線パターンに接触する接触プローブの数を低減することによって、高価な接触プローブに係る費用を低減することを可能としている。
In addition, the inspection method disclosed in Patent Document 2 arranges a contact probe as a voltage detection means capable of electrical connection by contacting each line of an electrode pattern formed on a substrate, and a substrate. A non-contact probe as a voltage supply means is arranged on the electrode forming surface side of the electrode, and a defect in the electrode pattern is detected from the detection voltage generated by applying a predetermined AC voltage or DC voltage pulse between them, and the position It is a method to specify.
All of these methods can reduce the cost of expensive contact probes by reducing the number of contact probes that come into contact with the wiring pattern formed on the glass substrate compared to conventional inspection methods. It is said.
しかしながら、これら特許文献1や2に開示される検査装置や検査方法では、接触プローブの数を低減させたに過ぎず、接触プローブを利用することに変わりなく、高価な接触プローブを必要としていること、また、接触プローブを用いるために検査を行うために接触痕が残存してしまう問題を解消できるものではなかった。
However, in the inspection apparatuses and inspection methods disclosed in these
本発明は、このような実情に鑑みてなされたもので、接触プローブを全く用いることなく且つ配線パターンの導通及び短絡を同時に判定することのできる基板検査装置及び基板検査方法を提供する。 The present invention has been made in view of such a situation, and provides a substrate inspection apparatus and a substrate inspection method capable of simultaneously determining conduction and short-circuit of a wiring pattern without using any contact probe.
請求項1記載の発明は、複数の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査装置であって、前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部と、被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部と、前記第一電極部に一定の周期を有する第一信号を印加する第一信号供給手段と、前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加する第二信号供給手段と、前記被検査対象となる配線パターンの電圧を検出する検出手段と、前記検出手段が検出する電圧の位相又は電圧の出力に基づき前記配線パターンの導通及び短絡の良否判定を行う良否判定手段を備えることを特徴とする基板検査装置を提供する。
The invention according to
請求項2記載の発明は、前記良否判定手段は、前記電圧の位相が所定範囲内又は前記電圧の出力が略ゼロであれば、前記検査対象配線パターンが良品であると判定することを特徴とする請求項1記載の基板検査装置を提供する。
The invention according to claim 2 is characterized in that the quality determination means determines that the wiring pattern to be inspected is a non-defective product if the phase of the voltage is within a predetermined range or the output of the voltage is substantially zero. A substrate inspection apparatus according to
請求項3記載の発明は、前記良否判定手段は、前記電圧の位相が、前記第一信号の影響を受けている場合には、前記検査対象の配線パターンが短絡不良を有していると判定し、前記電圧の位相が、前記第二信号の影響を受けている場合には、前記検査対象の配線パターンが導通不良を有していると判定し、前記電圧の位相が、前記第一信号と前記第二信号の影響を同等に受けている場合には、前記検査対象の配線パターンが良品であると判定することを特徴とする請求項1記載の基板検査装置を提供する。
The quality determination means determines that the wiring pattern to be inspected has a short circuit defect when the phase of the voltage is affected by the first signal. When the voltage phase is affected by the second signal, it is determined that the wiring pattern to be inspected has a conduction failure, and the voltage phase is determined by the first signal. 2. The substrate inspection apparatus according to
請求項4記載の発明は、前記良否判定手段は、前記検出手段が検出する測定値を、前記第一信号を基に検波して電圧の出力を算出し、前記電圧の出力が、予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置を提供する。
According to a fourth aspect of the present invention, the pass / fail judgment means detects a measurement value detected by the detection means based on the first signal to calculate a voltage output, and the voltage output is preset. 2. The substrate inspection apparatus according to
請求項5記載の発明は、前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、前記電圧の出力が、前記上限値よりも大きい場合に、前記配線パターンは短絡不良を有していると判定し、前記下限値よりも小さい場合に、前記配線パターンは導通不良を有していると判定することを特徴とする請求項4記載の基板検査装置を提供する。 According to a fifth aspect of the present invention, when the predetermined range is set between an upper limit value and a lower limit value, and the output of the voltage is larger than the upper limit value, the non-defective product determining unit has a short circuit failure. The board inspection apparatus according to claim 4, wherein when the wiring pattern is smaller than the lower limit value, it is determined that the wiring pattern has a conduction failure.
請求項6記載の発明は、前記良否判定手段は、前記検出手段が検出する測定値を、前記第二信号を基に検波して電圧の出力を算出し、前記電圧の出力が、予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置を提供する。
According to a sixth aspect of the present invention, the quality determination unit detects a measurement value detected by the detection unit based on the second signal to calculate a voltage output, and the voltage output is preset. 2. The substrate inspection apparatus according to
請求項7記載の発明は、前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、前記電圧の出力が、前記上限値よりも大きい場合に、前記配線パターンは導通不良を有していると判定し、前記下限値よりも小さい場合に、前記配線パターンは短絡不良を有していると判定することを特徴とする請求項6記載の基板検査装置を提供する。
According to a seventh aspect of the present invention, when the predetermined range is set between an upper limit value and a lower limit value and the output of the voltage is larger than the upper limit value, the non-defective product determining unit has a poor continuity. The circuit board inspection apparatus according to
請求項8記載の発明は、前記第二電極部と検出手段は、前記配線パターンが並設される並設方向に同時に移動することを特徴とする請求項1乃至7いずれかに記載の基板検査装置を提供する。
The invention according to
請求項9記載の発明は、複数の線状の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査方法であって、前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部を配置し、被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部を配置し、前記第一電極部に一定の周期を有する第一信号を印加し、前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加し、前記被検査対象となる配線パターンの電圧を検出し、前記検出手段が検出する電圧の位相又は電圧の出力に基づいて、前記配線パターンの導通及び短絡の良否判定を行うことを特徴とする基板検査方法を提供する。
これらの発明を提供することによって、上記課題を悉く解決する。
The invention according to claim 9 is a substrate inspection method for inspecting a substrate in which a plurality of linear wiring patterns are arranged side by side with a predetermined interval, and is physically non-existent with respect to the plurality of wiring patterns. A first electrode portion that is arranged in contact and supplies a signal to the plurality of wiring patterns is disposed, and is physically disposed in a non-contact manner with respect to one wiring pattern to be inspected. A second electrode part for supplying a signal to the pattern is arranged, a first signal having a certain period is applied to the first electrode part, and the first period signal is 180 degrees out of phase with the second electrode part. Apply a second signal, detect the voltage of the wiring pattern to be inspected, and determine whether the wiring pattern is conductive or short-circuited based on the phase of the voltage detected by the detection means or the output of the voltage. A substrate inspection method is provided.
By providing these inventions, the above problems can be solved.
請求項1記載の発明によれば、複数の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査装置であって、前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部と、被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部と、前記第一電極部に一定の周期を有する第一信号を印加する第一信号供給手段と、前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加する第二信号供給手段と、前記被検査対象となる配線パターンの電圧を検出する検出手段と、前記検出手段が検出する電圧の位相又は電圧の出力に基づき前記配線パターンの導通及び短絡の良否判定を行う良否判定手段を備えるので、第一信号と第二信号による配線パターンへの影響を電圧の位相又は出力に基づいて、接触プローブを全く用いることなく、導通判定と短絡判定を検査することができる。 According to the first aspect of the present invention, there is provided a substrate inspection apparatus for inspecting a substrate in which a plurality of wiring patterns are arranged side by side with a predetermined interval, and is physically non-contact with the plurality of wiring patterns. The first electrode unit that supplies signals to the plurality of wiring patterns and the one wiring pattern to be inspected are arranged in a physically non-contact manner, and the signal is transmitted to the one wiring pattern. A first signal supply means for applying a first signal having a constant period to the first electrode part, and a phase difference of 180 degrees from the first periodic signal to the second electrode part. Second signal supply means for applying the second signal to be detected, detection means for detecting the voltage of the wiring pattern to be inspected, and the phase of the voltage detected by the detection means or the output of the voltage. Pass / Fail judgment to judge pass / fail shortness Since it comprises a stage can be based on the influence of the wiring pattern by the first signal and the second signal in phase or the output of the voltage, completely without using a contact probe, to check the continuity determination and short-circuit determination.
請求項2記載の発明によれば、前記良否判定手段は、前記電圧の位相が所定範囲内又は前記電圧の出力が略ゼロであれば、前記検査対象配線パターンが良品であると判定するので、導通判定及び短絡判定を容易に判定することができる。 According to the invention of claim 2, the quality determination means determines that the inspection target wiring pattern is a non-defective product if the phase of the voltage is within a predetermined range or the output of the voltage is substantially zero. It is possible to easily determine continuity determination and short circuit determination.
請求項3記載の発明によれば、前記良否判定手段は、前記電圧の位相が、前記第一信号の影響を受けている場合には、前記検査対象の配線パターンが短絡不良を有していると判定し、前記電圧の位相が、前記第二信号の影響を受けている場合には、前記検査対象の配線パターンが導通不良を有していると判定し、前記電圧の位相が、前記第一信号と前記第二信号の影響を同等に受けている場合には、前記検査対象の配線パターンが良品であると判定するので、電圧の位相を算出するだけで、容易に配線パターンの導通判定と短絡判定することができる。 According to a third aspect of the present invention, when the voltage phase is affected by the first signal, the quality determination means has a short circuit defect in the wiring pattern to be inspected. If the phase of the voltage is affected by the second signal, it is determined that the wiring pattern to be inspected has a conduction failure, and the phase of the voltage is When the influence of one signal and the second signal is equally applied, it is determined that the wiring pattern to be inspected is a non-defective product, so it is easy to determine the continuity of the wiring pattern simply by calculating the voltage phase. And short circuit can be determined.
請求項4記載の発明によれば、前記良否判定手段は、前記検出手段が検出する測定値を、前記第一信号を基に検波して電圧の出力を算出し、前記電圧の出力が、予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、前記所定範囲外の場合、前記配線パターンは不良品であると判定されるので、検波により電圧の出力値を算出し、この出力値を基に導通判定と短絡判定を行うことができるので容易に判定することができる。 According to the invention of claim 4, the pass / fail determination means detects a measurement value detected by the detection means based on the first signal, calculates a voltage output, and the voltage output is calculated in advance. If the wiring pattern is within a predetermined range, the wiring pattern is determined to be a non-defective product. If the wiring pattern is outside the predetermined range, the wiring pattern is determined to be a defective product. Since the continuity determination and the short circuit determination can be performed based on the output value, the determination can be easily made.
請求項5記載の発明によれば、前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、前記電圧の出力が、前記上限値よりも大きい場合に、前記配線パターンは短絡不良を有していると判定し、前記下限値よりも小さい場合に、前記配線パターンは導通不良を有していると判定するので、容易に配線パターンの導通判定と短絡判定することができる。 According to a fifth aspect of the present invention, when the predetermined range is set between an upper limit value and a lower limit value and the voltage output is larger than the upper limit value, the non-defective product determination means Since it is determined that the wiring pattern has a short circuit failure and is smaller than the lower limit value, it is determined that the wiring pattern has a conduction failure. .
請求項6記載の発明によれば、前記良否判定手段は、前記検出手段が検出する測定値を、前記第二信号を基に検波して電圧の出力を算出し、前記電圧の出力が、予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、前記所定範囲外の場合、前記配線パターンは不良品であると判定されるので、電圧の出力値を算出することにより、この出力値が所定範囲内にあるかないかで配線パターンの良不良を判定することができる。 According to a sixth aspect of the present invention, the quality determination unit detects a measurement value detected by the detection unit based on the second signal, calculates a voltage output, and the voltage output is calculated in advance. By calculating the output value of the voltage because the wiring pattern is determined to be a non-defective product if it is within the predetermined range and the wiring pattern is determined to be a defective product if it is outside the predetermined range. Whether the output value is within the predetermined range can determine whether the wiring pattern is good or bad.
請求項7記載の発明によれば、前記良品判定手段は、前記所定範囲が上限値と下限値の間で設定され、前記電圧の出力が、前記上限値よりも大きい場合に、前記配線パターンは導通不良を有していると判定し、前記下限値よりも小さい場合に、前記配線パターンは短絡不良を有していると判定するので、上限値と下限値の範囲により、良品判定、導通不良と短絡不良の判定を行うことができる。 According to a seventh aspect of the present invention, the non-defective product determining means is configured such that when the predetermined range is set between an upper limit value and a lower limit value, and the voltage output is larger than the upper limit value, the wiring pattern is If the wiring pattern is determined to have a continuity failure and is smaller than the lower limit value, the wiring pattern is determined to have a short circuit failure. And short-circuit failure can be determined.
請求項8記載の発明によれば、前記第二電極部と検出手段は、前記配線パターンが並設される並設方向に同時に移動するので、複数の配線パターンを連続的に判定することができる。 According to the eighth aspect of the present invention, since the second electrode portion and the detection unit simultaneously move in the juxtaposed direction in which the wiring patterns are arranged side by side, a plurality of wiring patterns can be continuously determined. .
請求項9記載の発明は、複数の線状の配線パターンが所定間隔を有して並設される基板の検査を行う基板検査方法であって、前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部を配置し、被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部を配置し、前記第一電極部に一定の周期を有する第一信号を印加し、前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加し、前記被検査対象となる配線パターンの電圧を検出し、前記検出手段が検出する電圧の位相又は電圧の出力に基づいて、前記配線パターンの導通及び短絡の良否判定を行うので、第一信号と第二信号による配線パターンへの影響を電圧の位相又は出力に基づいて、接触プローブを全く用いることなく、導通判定と短絡判定を検査することができる。また、導通判定と短絡判定を同時に行うことができる。 The invention according to claim 9 is a substrate inspection method for inspecting a substrate in which a plurality of linear wiring patterns are arranged side by side with a predetermined interval, and is physically non-existent with respect to the plurality of wiring patterns. A first electrode portion that is arranged in contact and supplies a signal to the plurality of wiring patterns is disposed, and is physically disposed in a non-contact manner with respect to one wiring pattern to be inspected. A second electrode part for supplying a signal to the pattern is arranged, a first signal having a certain period is applied to the first electrode part, and the first period signal is 180 degrees out of phase with the second electrode part. Apply a second signal, detect the voltage of the wiring pattern to be inspected, and determine whether the wiring pattern is conductive or short-circuited based on the phase of the voltage detected by the detection means or the output of the voltage. So, to the wiring pattern by the first signal and the second signal Effect on the basis of the phase or the output of the voltage completely without using a contact probe, it is possible to check the continuity determination and short-circuit determination. Further, the continuity determination and the short circuit determination can be performed simultaneously.
本発明を実施するための最良の形態を説明する。
図1は、本発明の基板検査装置及び基板検査方法が検査対象とする被検査基板の一実施例を示す。図2は、本発明に係る一実施形態の基板検査装置と基板との関係を示す概略ブロック図であり、図3は、基板とこの基板に配置された基板検査装置と信号の送受信を示す概略図であり、図4は、図3で示された基板と基板検査装置の電気的な位置関係を示す概略図である。この図4では配線パターンを斜線で示しており、符号100はガラス基板を示し、符号11は基板検査装置1が有する基板を載置するための載置台を示している。
The best mode for carrying out the present invention will be described.
FIG. 1 shows an embodiment of a substrate to be inspected to be inspected by the substrate inspection apparatus and the substrate inspection method of the present invention. FIG. 2 is a schematic block diagram showing the relationship between a substrate inspection apparatus and a substrate according to an embodiment of the present invention, and FIG. 3 is a schematic diagram showing signal transmission and reception between the substrate and the substrate inspection apparatus arranged on the substrate. FIG. 4 is a schematic diagram showing an electrical positional relationship between the substrate shown in FIG. 3 and the substrate inspection apparatus. In FIG. 4, the wiring pattern is indicated by oblique lines, the
本発明の被検査基板に関して簡単に説明する。
本発明が検査の対象とする基板は、複数の配線パターン8が並設されている基板に対して最も効果を奏する。
例えば、図1で示される如き基板では、4本の配線パターン8が所定間隔を有して並設されている。この配線パターン8は、一定長さを有する線状部81とこの線状部81の一端に形成されるTAB(Tape Automated Bonding)電極部82を有している。線状部81は、図1で示される如く、所定間隔を有して平行に複数配置されている。TAB電極部82は、線状部81よりも狭い間隔で平行に複数配置されている。
尚、図1では4本の配線パターン8が示されているが、特に限定されず、基板の大きさに応じて配置される本数が決定される。
この図1で示される基板の一例として、PDPの背面板を例示することができる。
The substrate to be inspected of the present invention will be briefly described.
The substrate to be inspected by the present invention is most effective for a substrate on which a plurality of
For example, in the substrate as shown in FIG. 1, four
Although four
As an example of the substrate shown in FIG. 1, a back plate of a PDP can be exemplified.
本発明に係る一実施形態の基板検査装置1は、第一電極部21、第二電極部22、第一信号供給手段31、第二信号供給手段32、検出手段4、良否判定手段5と表示手段6を備えてなる。
本発明に係る基板検査装置や基板検査方法の基本原理は、検査対象となる配線パターン8に対して位相が180度相違する信号を供給することにより、この配線パターン8から検出される検出信号(検出電圧)が、どのような位相又は出力で検出されるかを測定することにより、検査対象となる配線パターンの導通判定と短絡判定を行うものである。
The
The basic principle of the substrate inspection apparatus and the substrate inspection method according to the present invention is to supply a detection signal (detected from the
第一電極部21は、複数の配線パターン8に対して物理的に非接触で配置され、複数の配線パターン8に測定用の信号(第一信号)を供給する。
この第一電極部21は、図3及び図4で示される如く、複数の配線パターン8の一端部に所定間隔を有して配置される。この第一電極部21は、検査対象となる配線パターン8の両隣(隣接)に位置する配線パターンに同時に信号を供給することが必要である。これは、検査対象となる配線パターンの短絡検査を行うためには、被検査対象の配線パターンの両隣の配線パターンに同時に信号を供給するためである。
本実施形態では、被検査対象となる配線パターン全てに対して、一度に測定用の信号を印加できるようにTAB電極部82の位置に配置されている。
The
As shown in FIGS. 3 and 4, the
In the present embodiment, it is arranged at the position of the
第一電極部21は、所定間隔を有して配置されるので、配線パターン8に対して静電容量C1を形成する。この所定間隔は、特に限定されるものではないが、0.1〜0.5mmに設定される。
尚、所定間隔を有して第一電極部21を配置するので、配線パターン8やガラス基板(背面板)101に対して接触痕が発生しない。
Since the
In addition, since the
第二電極部22は、検査対象となる配線パターン8に対して物理的に非接触で配置され、この検査対象の配線パターン8のみに測定用の信号(第二信号)を供給する。
この第二電極部22は、図3及び図4で示される如く、検査対象となる配線パターン8の他端部に所定間隔を有して配置される。この第二電極部22は、検査対象となる配線パターン8にのみ測定用の信号を供給することができるように、第二電極部22の幅よりも配線パターン8同士の間隔よりも細く形成する。
The
As shown in FIGS. 3 and 4, the
第二電極部22は、所定間隔を有して配置されるので、検査対象となる配線パターン8に対して静電容量C2を形成する。この所定間隔は、第一電極部21と同様に、0.1〜0.5mmに設定される。
尚、所定間隔を有して第二電極部22を配置するので、配線パターン8やガラス基板101に対して接触痕が発生しない。
Since the
In addition, since the
第二電極部22は、詳細は後述するが、一本の配線パターン8に対してのみ第二信号を供給するので、複数の配線パターンに対して第二信号を供給するために、配線パターン8が並設される方向に対して移動することができるように設定されている。
Although the details will be described later, the
第一信号供給手段31は、第一電極部21に一定の周期を有する第一信号を印加する。この第一信号供給手段31は、図3で示される如く、第一電極部21に接続されている。この第一信号供給手段31が供給する第一信号は、例えば、周波数1〜2MHzで、電圧実効値0.1〜7Vを用いることができる。
The first
第二信号供給手段32は、第二電極部22に第一周期信号と180度位相が相違する第二信号を印加する。この第二信号供給手段32は、図3で示される如く、第二電極部22に接続されている。
この第二信号供給手段32が供給する第二信号は、第一信号よりも位相が180度相違していれば、特に限定されないが、良否判定手段5で判定を容易に行うためにも、良品の配線パターン8に第一信号と第二信号が印加された場合に、配線パターンから検出される信号(電圧)の出力がゼロになるように調整されていることが好ましい。
The second signal supply means 32 applies a second signal that is 180 degrees out of phase with the first periodic signal to the
The second signal supplied by the second signal supply means 32 is not particularly limited as long as the second signal is 180 degrees out of phase with the first signal. When the first signal and the second signal are applied to the
検出手段4は、被検査対象となる一本の配線パターン8の電圧を検出する。この検出手段4は、図3で示す如く、検出部41と測定部42を有してなる。
検出部41は、配線パターン8の導通不良と短絡不良を検出するために、配線パターン8の端部に配置される。
検出部41は配線パターン8の一端に配置され、第一電極部21は配線パターン8の他端に配置され、第二電極部22は、検出部41よりも配線パターン8の内側で第一電極部21の最も距離の離れた場所に配置される。このとき、第二電極部22から印加される信号の影響を検出部41が直接受けないように、一定間隔を有して配置する必要がある。
尚、本実施形態では、TAB電極部に第一電極部21が配置されているので、配線パターン8の他端部に検出部41が配置され、検出部41と第一電極部21の間の検出部41に隣接する位置に第二電極部22が配置されている。
検出部41は、給電パットを用いることができる。図3では平面視に於いて円形の形状を有しているが特に限定されず、検査信号を確実に測定することができる形状で、一本の配線パターン8の信号(電圧)を検出することができればよい。
測定部42は、検出部41において検出された信号を測定する。この測定部42には、交流電圧計が用いられる。
尚、図3で示される実施形態では、検出部41が検出する信号の大きさを増幅するアンプ43を設けられている。
The detecting means 4 detects the voltage of one
The
The
In the present embodiment, since the
The
The
In the embodiment shown in FIG. 3, an
検出部41は、検査対象となる配線パターン8に対して信号を検出することになるので、第二信号を供給する第二電極部22と同時に、配線パターン8の並設される方向(並設方向)に移動するように設定される。
第二電極部22と検出部41が同時に移動するように形成されることにより、検査対象となる配線パターン8に対して、第二信号を供給するとともに、この配線パターン8から信号(電圧)を検出することができる。
上記の如く、第二電極部22と検出部41が、同時に一本の配線パターン8へ対して信号印加(第二信号の印加)と信号検出(電圧の検出)を行うために、一の保持部44で配線パターン8に対して平行になるように配置することを例示することができる。
尚、保持部44が配線パターン8の並設方向に移動することになるので、複数の配線パターンに対して、連続的に配線パターン8の検査を行うことが可能となる。
Since the
By forming the
As described above, the
Since the holding
この移動する保持部44は、ガラス基板101上の自らの位置を特定するための位置決定部(図示せず)を有していることが好ましい。この位置決定部を有することにより、後述する導通及び/又は短絡検査を行った場合に、不良が検出された際にどの配線パターンから不良が検出されたかを特定することができるからである。
この位置決定部は、速度計や電流測定計を用いてx−yの移動距離を算出することにより上記機能を有することができるが、第一及び第二測定部21,22の位置を決定することができる機能であれば特に限定されない。
The moving holding
The position determination unit can have the above function by calculating the xy movement distance using a speedometer or an amperometer, but determines the positions of the first and
良否判定手段5は、検出手段4が検出する電圧の位相又は電圧の出力に基づいて、配線パターン8の導通及び短絡の良否判定を行う。
この良否判定手段5は、第一信号又は第二信号からの検出手段4において検出される電圧の位相が、第一信号の影響を受けて位相がずれているか、第二信号の影響を受けて位相がずれているか、又は、第一信号と第二信号の影響を受けているかどちらの信号の影響を受けていないかを判定する。
例えば、配線パターン8が良品である場合、第一信号と第二信号が印加されて、配線パターン8には実質的にゼロ出力の信号が印加されていることになる。このため、検出手段4は、出力ゼロの信号(電圧)を検出する。
また、配線パターン8が導通不良を有している場合、配線パターン8の途中に抵抗を有していることになるので、検出手段4は第二信号の影響を強く受けることになり、検出手段4が検出する信号は、第二信号と近似的に同相(第一信号から180度位相がずれる)となる。
又一方で、配線パターン8が短絡不良を有している場合、配線パターン8は隣接する配線パターンからも第一信号が供給されることになり、第一信号の影響を強く受けることなり、検出手段4が検出する信号は、第一信号と近似的に同相(第二信号から180度位相がずれる)となる。
このため、位相の3種類の状態(ゼロ、同位相、180度位相ずれ)を算出することができるので、各状態に応じて、配線パターン8の良品、導通不良と短絡不良を判定することができる。
尚、検出手段4が検出する信号の位相は、実質的に位相の相違(180度の差)が検出できればよく、ノイズを含む場合を考慮して多少の位相の幅を設定しておくことが好ましい。
The pass / fail judgment means 5 judges the pass / fail of the
The pass / fail judgment means 5 is configured such that the phase of the voltage detected by the detection means 4 from the first signal or the second signal is shifted by the influence of the first signal or the influence of the second signal. It is determined whether the phase is shifted, whether the signal is affected by the first signal and the second signal, or not.
For example, when the
Further, when the
On the other hand, when the
For this reason, since three types of phases (zero, same phase, 180 degree phase shift) can be calculated, it is possible to determine whether the
Note that the phase of the signal detected by the detection means 4 is only required to be able to detect a substantial phase difference (180 degree difference), and a slight phase width may be set in consideration of the case where noise is included. preferable.
良否判定手段5は、検出手段4により検出される信号を、第二信号を基に検波して出力を算出する。
この場合、良否判定手段5は、この算出された出力(出力値)を基に、導通不良及び短絡不良を判定する。
例えば、配線パターン8が良品である場合、検出手段4は出力ゼロの出力値を算出することになるので、出力値がゼロであれば、導通不良及び短絡不良無しとなる。
また、配線パターン8に導通不良を有している場合、配線パターン8の途中に抵抗を有していることになるので、検出手段4は第二信号の影響を強く受けることになり、検出手段4が検出する信号は、第二信号と同相の信号が算出されることになるので、正の出力値が算出されることになる。
又一方で、配線パターン8が短絡不良を有している場合、配線パターン8は隣接する配線パターンからも第一信号が供給されることになり、第一信号の影響を強く受けることなり、検出手段4が検出する信号は、第二信号と180度相違する位相の信号が算出されることになるので、負の出力値が算出されることになる。
このため、算出される出力値3種類の状態(ゼロ、正、負)を算出することができるので、各状態に応じて、配線パターン8の良品、導通不良と短絡不良を判定することができる。
尚、検出手段4が検出する信号(電圧)は、実質的にゼロであればよく、ノイズを含む場合を考慮して、所定の範囲を設定しておくことが好ましい。
The pass / fail judgment means 5 detects the signal detected by the detection means 4 based on the second signal and calculates the output.
In this case, the pass / fail determination means 5 determines continuity failure and short circuit failure based on the calculated output (output value).
For example, when the
Further, when the
On the other hand, when the
For this reason, since three types of output values (zero, positive, negative) can be calculated, it is possible to determine whether the
The signal (voltage) detected by the detection means 4 may be substantially zero, and it is preferable to set a predetermined range in consideration of the case where noise is included.
上記の良否判定手段5は、第二信号を基に検波する方法を示したが、第一信号を基に検波する方法も実施することができる。
この場合、第二信号を基準に検波した結果と第一信号を基準に検波した結果は、正負が逆転している。このため、第二信号を基準として正の値が算出されると導通不良と判定される場合は、第一信号を基準として算出すると負の値が算出されて導通不良と判定されることになる。
また、第二信号を基準として負の値が算出され短絡不良と判定される場合は、第一信号を基準として正の値が算出されることになり短絡不良と判定されることになる。
Although the above quality determination means 5 has shown the method of detecting based on the second signal, a method of detecting based on the first signal can also be implemented.
In this case, the result of detection based on the second signal and the result of detection based on the first signal are reversed in polarity. For this reason, if a positive value is calculated based on the second signal, it is determined that the continuity is poor. If a positive value is calculated based on the first signal, a negative value is calculated to determine that the continuity is poor. .
In addition, when a negative value is calculated based on the second signal and it is determined that the short circuit is defective, a positive value is calculated based on the first signal and it is determined that the short circuit is defective.
図5は、算出される出力値に応じて配線パターンの検査を判定するイメージ図を示す。
例えば、図5では、縦軸を位相検出レベルとし、横軸を時間に設定している。このため、検出手段4が複数の配線パターン8を連続的に検出する様子を示すことができる。また、縦軸の出力値の変化により配線パターンの導通判定と短絡判定を行うことができる。
この図5で示されるグラフでは、出力値の値に応じて、良品(PASS)領域B、導通不良(Open NG)領域Aと短絡不良(Short NG)領域Cと3種類の領域に区分されている。
この良品領域Aは、上限値Dと下限値Eにより区切られている。この上限値Dと下限値Eは、本装置1を使用する使用者により適宜設定される。
この図5で示される場合には、第二信号を基準として検出手段4からの出力値を算出する場合を示しており、上限値Dを超える値が算出されると導通不良と判定され、下限値Eを下回る値が算出されると短絡不良と判定されることになる。
FIG. 5 shows an image diagram for determining the inspection of the wiring pattern in accordance with the calculated output value.
For example, in FIG. 5, the vertical axis is the phase detection level and the horizontal axis is time. Therefore, it can be shown that the detection unit 4 continuously detects the plurality of
In the graph shown in FIG. 5, according to the value of the output value, it is divided into a non-defective product (PASS) region B, a conduction failure (Open NG) region A, a short circuit failure (Short NG) region C, and three types of regions. Yes.
This non-defective region A is divided by an upper limit value D and a lower limit value E. The upper limit value D and the lower limit value E are appropriately set by the user who uses the
The case shown in FIG. 5 shows a case where the output value from the detection means 4 is calculated based on the second signal. When a value exceeding the upper limit value D is calculated, it is determined that the continuity is poor, and the lower limit is set. When a value lower than the value E is calculated, it is determined that the short circuit is defective.
表示手段6は、少なくとも上記の良否判定手段5の判定結果を表示する。この表示手段6は、いわゆる液晶ディスプレイ等の表示装置を用いることができる。
また、この表示手段6は、図5で示されるグラフを表示することにより、目視して導通不良と短絡不良を確認することができるようにしてもよい。
以上が本発明に係る基板検査装置1の構成の説明である。
The
Further, the display means 6 may be configured to visually check the continuity failure and the short-circuit failure by displaying the graph shown in FIG.
The above is the description of the configuration of the
次に、本発明の基板検査装置の動作を説明する。
図6は、被検査基板を検査する一実施形態の様子を示す。この図6中の配線パターン上に示される四角は抵抗Oを示しており、導通不良の場所を表している。また、配線パターン間に存在する短絡する場所を短絡箇所Sとして示している。また、図7は、図6の被検査基板に対して検査を実施した場合の出力値の様子を示す図である。図8は、本発明に係る一実施形態の基板検査装置を実施した場合のフローチャートを示す。
Next, the operation of the substrate inspection apparatus of the present invention will be described.
FIG. 6 shows a state of an embodiment for inspecting a substrate to be inspected. The squares shown on the wiring pattern in FIG. 6 indicate the resistance O and indicate the location of the conduction failure. Further, a short-circuit location S that is present between the wiring patterns is indicated as a short-circuit location S. FIG. 7 is a diagram showing the state of output values when the inspection is performed on the inspected substrate of FIG. FIG. 8 shows a flowchart when the substrate inspection apparatus according to the embodiment of the present invention is implemented.
まず、基板検査装置1の載置台11にガラス基板(背面板)101を載置して、この基板101の検査を行うことができるように準備する(S1)。
このとき、第一電極部21を複数の配線パターン8の一端(TAB電極82)に所定間隔を有して物理的に非接触で配置する。また、第二電極部22と検出手段4の検出部41を所定位置(検査前位置)に配置するように保持部44を準備する。
尚、基板101には、複数の配線パターン8の形状や配置間隔に関する情報が記憶装置に記憶されており、この記憶される情報と、検出手段4により検出される検出信号とを連動させて、どの位置(何番目)の配線パターンから検出された検査信号であるのかを特定できるようにしておくことが好ましい。
First, a glass substrate (back plate) 101 is placed on the mounting table 11 of the
At this time, the
The
基板101が準備されると、第一信号供給手段31が第一電極部21に第一信号を供給する(S2)。
この第一信号は、上記の如き一の周期を有する信号を用い、例えば、1MHzで2Vrmsの信号を用いる。
そして、第二信号供給手段32が、第二電極部22に第二信号を供給する(S3)。
この第二信号は、第一信号と位相が180度相違する信号であり、1MHzの信号を用いる。尚、良品の配線パターン8に対して第一信号と第二信号が印加された場合に、180度の位相の相違から配線パターン上で相殺するように出力を調整しておくことが好ましい。
If the board |
The first signal is a signal having one cycle as described above. For example, a signal of 2 Vrms at 1 MHz is used.
And the 2nd signal supply means 32 supplies a 2nd signal to the 2nd electrode part 22 (S3).
This second signal is a signal that is 180 degrees out of phase with the first signal, and a 1 MHz signal is used. Note that, when the first signal and the second signal are applied to the
次に、保持部44を配線パターンが並設される並設方向へ移動させて、各配線パターンからの信号を検出する(S4)。
このとき、検出手段4の検出部41は、配線パターン8から検出される信号(電圧)を良否判定手段5へ送信する。このとき、良否判定手段5は、第一信号供給手段31からの第一信号及び/又は第二信号供給手段32からの第二信号を受信しておく。
尚、この動作説明部分では、第二信号を基準信号として良否判定手段5の検波が実施される。
Next, the holding
At this time, the
In this operation explanation part, the quality determination means 5 detects the second signal as a reference signal.
良否判定手段5は、検出手段4からの信号を受信し、第二信号を基準として検波を実施する。次に、良否判定手段5は、この算出した出力値を基に配線パターンの導通判定及び短絡判定を行う(S5)。
例えば、図7を参照するに、上から一番目の配線パターンは、抵抗Oを有する配線パターンである。このため、良否判定手段5の出力する出力値は、正の(上限値Dを上回る)値として出力される。そして、良否判定手段5は、この配線パターン8が導通不良を有していると判定する。
また、図7では、上から二番目と三番目の配線パターン間には短絡箇所が存在している。このため、良否判定手段5の出力する出力値は、負の(下限値Eを下回る)値として出力される。そして、良否判定手段5は、これら二本の配線パターンが短絡不良を有していると判定する。
上から四番目の配線パターンは、良品の配線パターンである。このため良否判定手段5が出力する出力値は、ゼロ(略ゼロ)が出力される。そして、良否判定手段5は、この配線パターンを導通不良と短絡不良無しと判定する。
良否判定手段5は、配線パターン毎の良否判定を行う(S6)。
The pass / fail judgment means 5 receives the signal from the detection means 4 and performs detection based on the second signal. Next, the pass / fail determination means 5 performs the continuity determination and the short circuit determination of the wiring pattern based on the calculated output value (S5).
For example, referring to FIG. 7, the first wiring pattern from the top is a wiring pattern having a resistance O. For this reason, the output value output by the pass / fail judgment means 5 is output as a positive value (exceeding the upper limit value D). And the quality determination means 5 determines that this
Further, in FIG. 7, a short-circuit portion exists between the second and third wiring patterns from the top. For this reason, the output value output by the pass / fail judgment means 5 is output as a negative value (below the lower limit value E). And the quality determination means 5 determines with these two wiring patterns having a short circuit defect.
The fourth wiring pattern from the top is a non-defective wiring pattern. For this reason, zero (substantially zero) is output as the output value output by the pass / fail judgment means 5. And the quality determination means 5 determines that this wiring pattern has no continuity failure and no short circuit failure.
The pass / fail judgment means 5 performs pass / fail judgment for each wiring pattern (S6).
良否判定手段5が良否判定を行うと、その結果に応じて、配線パターン全てが良品であれば、被検査基板を良品であると判定し、表示手段6においてその旨表示するよう動作する(S7)。
一方、配線パターンに不良があれば、その旨の通知を表示手段6において表示するよう動作する(S8)。
このとき、配線パターンのどの箇所がどのような不良を有しているのか表示することが好ましい。
When the pass / fail judgment means 5 performs pass / fail judgment, if all the wiring patterns are non-defective, the board to be inspected is judged to be non-defective and the display means 6 displays that fact (S7). ).
On the other hand, if there is a defect in the wiring pattern, the
At this time, it is preferable to display which part of the wiring pattern has what kind of defect.
図9は、本発明に係る他の実施形態を示している。
この他の実施形態では、2組の配線パターン群が線対称に配置されている。このような配線パターンであっても、各箇所のTAB電極部の夫々第一電極部21を物理的に非接触で接続し、他方に第二電極部22と検出部41を配置することにより、各配線パターンの導通判定と短絡判定を同時に行うことが可能になる。
FIG. 9 shows another embodiment according to the present invention.
In this other embodiment, two sets of wiring pattern groups are arranged in line symmetry. Even in such a wiring pattern, by connecting the
1・・・・基板検査装置
21・・・第一電極部
22・・・第二電極部
31・・・第一信号供給手段
32・・・第二信号供給手段
4・・・・検出手段
5・・・・良否判定手段
DESCRIPTION OF
Claims (9)
前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部と、
被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部と、
前記第一電極部に一定の周期を有する第一信号を印加する第一信号供給手段と、
前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加する第二信号供給手段と、
前記被検査対象となる配線パターンの電圧を検出する検出手段と、
前記検出手段が検出する電圧の位相又は電圧の出力に基づき前記配線パターンの導通及び短絡の良否判定を行う良否判定手段を備えることを特徴とする基板検査装置。 A substrate inspection apparatus for inspecting a substrate in which a plurality of wiring patterns are arranged side by side with a predetermined interval,
A first electrode portion that is disposed in a physically non-contact manner with respect to the plurality of wiring patterns and supplies a signal to the plurality of wiring patterns;
A second electrode part that is arranged in a physically non-contact manner with respect to one wiring pattern to be inspected, and supplies a signal to the one wiring pattern;
First signal supply means for applying a first signal having a constant period to the first electrode portion;
A second signal supply means for applying a second signal that is 180 degrees out of phase with the first periodic signal to the second electrode portion;
Detecting means for detecting the voltage of the wiring pattern to be inspected;
A board inspection apparatus comprising: a pass / fail judgment means for judging pass / fail of the continuity and short circuit of the wiring pattern based on a voltage phase or voltage output detected by the detection means.
前記電圧の位相が、前記第一信号の影響を受けている場合には、前記検査対象の配線パターンが短絡不良を有していると判定し、
前記電圧の位相が、前記第二信号の影響を受けている場合には、前記検査対象の配線パターンが導通不良を有していると判定し、
前記電圧の位相が、前記第一信号と前記第二信号の影響を同等に受けている場合には、前記検査対象の配線パターンが良品であると判定することを特徴とする請求項1記載の基板検査装置。 The pass / fail judgment means
When the phase of the voltage is affected by the first signal, it is determined that the wiring pattern to be inspected has a short circuit failure,
When the phase of the voltage is affected by the second signal, it is determined that the wiring pattern to be inspected has a conduction failure,
2. The circuit according to claim 1, wherein when the phase of the voltage is equally affected by the first signal and the second signal, the wiring pattern to be inspected is determined to be a non-defective product. Board inspection equipment.
前記電圧の出力が、
予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、
前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置。 The pass / fail judgment means detects a measurement value detected by the detection means based on the first signal, calculates a voltage output,
The output of the voltage is
When it is within a predetermined range set in advance, the wiring pattern is determined to be non-defective,
The substrate inspection apparatus according to claim 1, wherein when the wiring pattern is outside the predetermined range, the wiring pattern is determined to be defective.
前記電圧の出力が、
前記上限値よりも大きい場合に、前記配線パターンは短絡不良を有していると判定し、
前記下限値よりも小さい場合に、前記配線パターンは導通不良を有していると判定することを特徴とする請求項4記載の基板検査装置。 In the non-defective product determining means, the predetermined range is set between an upper limit value and a lower limit value,
The output of the voltage is
When larger than the upper limit, the wiring pattern is determined to have a short circuit failure,
The board inspection apparatus according to claim 4, wherein when the lower limit value is smaller, the wiring pattern is determined to have a conduction failure.
前記電圧の出力が、
予め設定される所定範囲内の場合、前記配線パターンは良品であると判定され、
前記所定範囲外の場合、前記配線パターンは不良品であると判定されることを特徴とする請求項1記載の基板検査装置。 The pass / fail judgment means detects a measurement value detected by the detection means based on the second signal, calculates a voltage output,
The output of the voltage is
When it is within a predetermined range set in advance, the wiring pattern is determined to be non-defective,
The substrate inspection apparatus according to claim 1, wherein when the wiring pattern is outside the predetermined range, the wiring pattern is determined to be defective.
前記電圧の出力が、
前記上限値よりも大きい場合に、前記配線パターンは導通不良を有していると判定し、
前記下限値よりも小さい場合に、前記配線パターンは短絡不良を有していると判定することを特徴とする請求項6記載の基板検査装置。 In the non-defective product determining means, the predetermined range is set between an upper limit value and a lower limit value,
The output of the voltage is
When it is larger than the upper limit value, it is determined that the wiring pattern has poor conduction,
The substrate inspection apparatus according to claim 6, wherein when the lower limit value is smaller, the wiring pattern is determined to have a short circuit defect.
前記複数の配線パターンに対して物理的に非接触で配置され、該複数の配線パターンに信号を供給する第一電極部を配置し、
被検査対象となる一本の配線パターンに対して物理的に非接触で配置され、該一本の配線パターンに信号を供給する第二電極部を配置し、
前記第一電極部に一定の周期を有する第一信号を印加し、
前記第二電極部に前記第一周期信号と180度位相が相違する第二信号を印加し、
前記被検査対象となる配線パターンの電圧を検出し、
前記検出手段が検出する電圧の位相又は電圧の出力に基づいて、前記配線パターンの導通及び短絡の良否判定を行うことを特徴とする基板検査方法。 A substrate inspection method for inspecting a substrate in which a plurality of linear wiring patterns are arranged side by side with a predetermined interval,
The first electrode unit is disposed in a physically non-contact manner with respect to the plurality of wiring patterns, and supplies a signal to the plurality of wiring patterns,
Arranged in a physically non-contact manner with respect to one wiring pattern to be inspected, a second electrode portion for supplying a signal to the one wiring pattern,
Applying a first signal having a constant period to the first electrode portion;
Applying a second signal that is 180 degrees out of phase with the first periodic signal to the second electrode portion,
Detect the voltage of the wiring pattern to be inspected,
A substrate inspection method comprising: determining whether or not the wiring pattern is conductive and short-circuited based on a phase of voltage detected by the detecting means or a voltage output.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127107A JP4730904B2 (en) | 2006-04-28 | 2006-04-28 | Substrate inspection apparatus and substrate inspection method |
KR1020070036241A KR101296460B1 (en) | 2006-04-28 | 2007-04-13 | Substrate inspection apparatus and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006127107A JP4730904B2 (en) | 2006-04-28 | 2006-04-28 | Substrate inspection apparatus and substrate inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007298422A JP2007298422A (en) | 2007-11-15 |
JP4730904B2 true JP4730904B2 (en) | 2011-07-20 |
Family
ID=38768030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006127107A Expired - Fee Related JP4730904B2 (en) | 2006-04-28 | 2006-04-28 | Substrate inspection apparatus and substrate inspection method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4730904B2 (en) |
KR (1) | KR101296460B1 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5698436B2 (en) * | 2008-08-06 | 2015-04-08 | 株式会社フジクラ | Circuit disconnection inspection device |
JP5391819B2 (en) * | 2009-05-14 | 2014-01-15 | 日本電産リード株式会社 | Touch panel inspection device |
JP6182974B2 (en) * | 2013-05-20 | 2017-08-23 | 日本電産リード株式会社 | Board inspection method |
JP6014951B1 (en) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | Conductor pattern inspection device |
JP6014950B1 (en) * | 2015-12-22 | 2016-10-26 | オー・エイチ・ティー株式会社 | Conductor pattern inspection device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000221227A (en) * | 1999-01-30 | 2000-08-11 | Koperu Denshi Kk | Apparatus and method for inspecting conductive pattern |
JP2001084904A (en) | 1999-09-14 | 2001-03-30 | Dainippon Printing Co Ltd | Electrode inspection device and method of electrode inspection |
JP4246987B2 (en) * | 2002-11-27 | 2009-04-02 | 日本電産リード株式会社 | Substrate inspection apparatus and substrate inspection method |
AU2003302525A1 (en) * | 2002-11-30 | 2004-06-23 | Oht Inc. | Circuit pattern inspection device and circuit pattern inspection method |
JP4562358B2 (en) * | 2003-07-04 | 2010-10-13 | 株式会社ユニオンアロー・テクノロジー | Conductive pattern inspection device |
JP4394980B2 (en) * | 2004-01-30 | 2010-01-06 | 日本電産リード株式会社 | Substrate inspection apparatus and substrate inspection method |
-
2006
- 2006-04-28 JP JP2006127107A patent/JP4730904B2/en not_active Expired - Fee Related
-
2007
- 2007-04-13 KR KR1020070036241A patent/KR101296460B1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101296460B1 (en) | 2013-08-13 |
JP2007298422A (en) | 2007-11-15 |
KR20070106399A (en) | 2007-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100599499B1 (en) | Substrate inspection apparatus and method | |
JP4730904B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2008002823A (en) | Substrate inspecting device and substrate inspection method | |
JP2010139377A (en) | Circuit pattern inspection device and method of inspecting circuit pattern thereof | |
JP2014525573A (en) | Non-contact capacitive distance sensor | |
JP2007309691A (en) | Substrate inspecting device and substrate inspection method | |
TW201239375A (en) | Circuit pattern inspection instrument | |
JP4246987B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP5050394B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP2010204021A (en) | Apparatus and method for inspecting circuit board | |
JP2013152109A (en) | Insulation inspection device and insulation inspection method | |
JP4417762B2 (en) | Circuit wiring inspection method and apparatus | |
JP5415134B2 (en) | Inspection apparatus and inspection method | |
JP2006200973A (en) | Circuit board inspection method and its device | |
JP4915776B2 (en) | Substrate inspection apparatus and substrate inspection method | |
WO2014167839A1 (en) | Inspection apparatus and inspection method | |
JP4676218B2 (en) | Circuit wiring inspection method and circuit wiring inspection apparatus | |
JP4411115B2 (en) | Inspection method of wiring pattern | |
TW201000930A (en) | Device and procedure for contactless forming a contact of conductive structures, in particular of thin film transistor liquid crystal displays | |
JP2010066031A (en) | Circuit board inspection apparatus | |
JP5698436B2 (en) | Circuit disconnection inspection device | |
KR101823317B1 (en) | Appartus and method of inspecting wires of panel | |
JP2013217841A (en) | Conductive pattern inspection device | |
JP2011133267A (en) | Substrate inspection device | |
JP2009115719A (en) | Substrate inspection device and substrate inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110318 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |