JP4730386B2 - 仮想計算機装置、計算資源活用方法、および、プログラム - Google Patents

仮想計算機装置、計算資源活用方法、および、プログラム Download PDF

Info

Publication number
JP4730386B2
JP4730386B2 JP2008049049A JP2008049049A JP4730386B2 JP 4730386 B2 JP4730386 B2 JP 4730386B2 JP 2008049049 A JP2008049049 A JP 2008049049A JP 2008049049 A JP2008049049 A JP 2008049049A JP 4730386 B2 JP4730386 B2 JP 4730386B2
Authority
JP
Japan
Prior art keywords
virtual
cpu
calculation
physical
guest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008049049A
Other languages
English (en)
Other versions
JP2009205566A (ja
Inventor
隆広 阪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008049049A priority Critical patent/JP4730386B2/ja
Publication of JP2009205566A publication Critical patent/JP2009205566A/ja
Application granted granted Critical
Publication of JP4730386B2 publication Critical patent/JP4730386B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)

Description

本発明は、物理計算機に備わっている計算資源をより有効に活用することのできる仮想計算機装置、計算資源活用方法、および、プログラムに関する。
関連する仮想計算機装置では、物理計算機(物理マシン)上に仮想の計算機(仮想マシン)が構築され、この仮想マシン上に、所定のOS(Operating System)がゲストOSとして動作するようになっている。ゲストOSは、仮想マシンとして仮想化された各種資源を利用して動作している。例えば、物理マシンの物理CPU(Central Processing Unit)は、仮想マシンの仮想CPUとして割り当てられており、この仮想CPUをゲストOSが、計算資源として認識している。
このような仮想計算機装置には、物理計算機に複数の論理区画を設け、それぞれの論理区画でOSを同時稼動させるものもある。そして、OS稼働中に論理区画間で資源を動的に割り当てる発明も開示されている(例えば、特許文献1参照)。
特開2005−148875号公報 (第7−14頁、第1図)
通常、OSが認識できるCPUの数(CPU内のコア数も含む)には、OS自身の制限等により、上限がある。そのため、ゲストOSでも、自己が認識できるCPU(仮想CPU)の数を超えたCPUを利用することができない。これにより、たとえ、物理マシンに多数のCPUが備わっていたとしても、ゲストOSからは、そのうちの一部のCPUしか利用できないという不都合が生じていた。
このように、仮想計算機装置では、ゲストOSから、物理計算機に備わっている計算資源を十分に活用できないという問題があった。
本発明は、このような課題を解決するためになされたもので、物理計算機に備わっている計算資源をより有効に活用することのできる仮想計算機装置、計算資源活用方法、および、プログラムを提供することを目的とする。
本発明の第1の観点に係る仮想計算機装置は、
物理計算機の仮想化制御プログラムにより制御される仮想計算機上に、認識可能なプロセッサ数に制限のある基本ソフトウェアを動作させる仮想計算機装置であって、
前記仮想計算機は、前記基本ソフトウェアによって認識されて計算を行う仮想プロセッサと、当該仮想プロセッサから独立して独自に計算を行う仮想計算ユニットとを備え、
前記基本ソフトウェアは、前記仮想計算ユニットにアクセスし、前記仮想プロセッサを使用しない所望の計算を行わせるユニット制御プログラムを備え、
前記仮想化制御プログラムは、前記仮想計算ユニットが計算を行う際に仲介し、前記物理計算機が備える物理プロセッサのうち、前記仮想プロセッサに対応しない物理プロセッサに、当該計算を行わせる、
ことを特徴とする。
本発明の第2の観点に係る仮想計算機装置は、
物理計算機のハイパーイザにより制御される仮想計算機上に、認識可能なCPU数に制限のあるゲストOSを動作させる仮想計算機装置であって、
前記仮想計算機は、前記ゲストOSによって認識されて計算を行う仮想CPUと、当該仮想CPUから独立して独自に計算を行う仮想計算デバイスとを備え、
前記ゲストOSは、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるドライバを備え、
前記ハイパーバイザは、前記仮想計算デバイスが計算を行う際に仲介し、前記物理計算機が備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせる、
ことを特徴とする。
本発明の第3の観点に係る計算資源活用方法は、
物理計算機のハイパーイザにより制御される仮想計算機上に、認識可能なCPU数に制限のあるゲストOSを動作させる仮想計算機装置における計算資源活用方法であって、
前記仮想計算機は、仮想CPU、及び、仮想計算デバイスを備え、前記ゲストOSは、ドライバを備えており、
前記仮想CPUが、前記ゲストOSによって認識されて計算を行うステップと、
前記仮想計算デバイスが、前記仮想CPUから独立して独自に計算を行うステップと、
前記ドライバが、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるステップと、
前記ハイパーバイザが、前記仮想計算デバイスが計算を行う際に仲介し、前記物理計算機が備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせるステップと、
を備えることを特徴とする。
本発明の第4の観点に係るプログラムは、
コンピュータを、ハイパーバイザ、仮想計算機、及び、認識可能なCPU数に制限のあるゲストOSとして機能させるプログラムであって、
前記仮想計算機は、前記ゲストOSによって認識されて計算を行う仮想CPUと、当該仮想CPUから独立して独自に計算を行う仮想計算デバイスとを備え、
前記ゲストOSは、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるドライバを備え、
前記ハイパーバイザは、前記仮想計算デバイスが計算を行う際に仲介し、前記コンピュータが備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせる、
ことを特徴とする。
本発明によれば、物理計算機に備わっている計算資源をより有効に活用することができる。
以下に、図面を参照して、本発明の実施形態を説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る仮想計算機装置の概要構成を示す模式図である。以下、本図を参照して説明する。
図1に示すように、仮想計算機装置100は、物理計算機110と、仮想化制御プログラム120と、仮想計算機130と、基本ソフトウェア140とを含んで構成される。
物理計算機110は、種々のハードウェアから構成される計算機であり、物理的な計算機資源となる物理プロセッサ111を複数備えている。
仮想化制御プログラム120は、仮想化を実現するための専用のソフトウェアであり、仮想計算機130を制御する。
仮想計算機130は、仮想化制御プログラム120によって制御される仮想的な計算機であり、仮想プロセッサ131、及び、仮想計算ユニット132を備えている。
基本ソフトウェア140は、仮想計算機130上で動作し、所定のプロセス等から仮想計算ユニット132にアクセスするためのユニット制御プログラム141を備えている。
このような構成の仮想計算機装置100では、基本ソフトウェア140が、仮想計算機130の仮想プロセッサ131を認識している。それでも、基本ソフトウェア140は、自身の制限等により、物理プロセッサ111の総数(全数)よりも少ない数の仮想プロセッサ131までしか認識できない状態となっている。
そのため、仮想計算機130は、仮想プロセッサ131から独立して独自に計算を行う仮想計算ユニット132を備えている。そして、基本ソフトウェア140(より詳細には、所定のプロセス)は、ユニット制御プログラム141から仮想計算ユニット132を呼び出して、計算を行わせる。つまり、基本ソフトウェア140は、仮想プロセッサ131を使用せずに、仮想計算ユニット132を使用して所望の計算を行わせることができる。
なお、仮想化制御プログラム120は、仮想計算ユニット132が計算を行う際(ユニット制御プログラム141から仮想計算ユニット132が呼び出された際)に仲介し、実際の計算を物理計算機110の物理プロセッサ111に行わせる。そして、その計算結果を仮想計算ユニット132に返すことで、仮想計算ユニット132の内部で計算が行われたように、基本ソフトウェア140に見せることができる。
すなわち、基本ソフトウェア140は、自己が認識している仮想プロセッサ131を使用せずに、仮想計算ユニット132を使用することよって所望の計算を行わせることができる。その際、実際の計算は、仮想化制御プログラム120によって仲介された物理プロセッサ111が行うため、基本ソフトウェア140が認識している仮想プロセッサ131の数を超えて、物理プロセッサ111を利用することが可能となる。
この結果、物理計算機100に備わっている計算資源(物理プロセッサ111)をより有効に活用することができる。
(第2の実施形態)
図2は、本発明の第2の実施形態に係る仮想計算機装置の具体的な構成を示す模式図である。以下、本図を参照して説明する。
図2に示すように、仮想計算機装置200は、物理マシン210と、ハイパーバイザ220と、仮想マシン230と、ゲストOS240と、プロセス250とを含んで構成される。
物理マシン210は、物理的な計算機資源となるCPU(Central Processing Unit)、メモリ、ハードディスク、及び、コントローラ(I/O)等を有している。
具体的に物理マシン210は、内部に、複数の物理CPU211を有している。なお、発明の理解を容易にするために、図2からは、他の計算機資源について省略している。
ハイパーバイザ(Hypervisor)220は、仮想化のために特化した専用のソフトウェア(一例として、カーネル等)であり、仮想マシン230を管理し、そして制御する。
仮想マシン230は、ハイパーバイザ220によって制御される仮想的な計算機である。この仮想マシン230の内部には、ハイパーバイザ220により生成された仮想CPU231及び、仮想計算デバイス232が含まれている。
ゲストOS(Operating System)240は、仮想マシン230上にて動作する所定のOSである。このゲストOS240は、仮想マシン230内の仮想CPU231を認識している。それでも、OS自身の制限、又は、意図的な制限により、ゲストOS240は、物理CPU211の全数よりも少ない数の仮想CPU231までしか認識できない状態となっている。
そして、ゲストOS240の内部には、仮想計算機デバイス232を制御するためのドライバ241が含まれている。つまり、ゲストOS240は、仮想計算デバイス232を、実体のあるデバイスとして認識している。そして、その仮想計算デバイス232を制御するために、ドライバ241がゲストOS240に備わっている。
このドライバ241は、ゲストOS240が認識している仮想CPU231以外の計算リソースを使用する際に、呼び出されて使用される。
プロセス250は、ゲストOS240にて実行される所定のプロセスである。
このような構成の仮想計算機装置200の動作について、図3〜5を参照して説明する。なお、上述したように、ゲストOS240は、物理CPU211の全数よりも少ない数の仮想CPU231までしか認識できない状態となっている。
まず、図3を参照して、装置全体の動作について説明する。この図3は、仮想計算機装置200における各動作過程を順番に説明するための模式図である。
最初に、ゲストOS240上で動作するプロセス250は、ゲストOS240が認識している仮想CPU231以外の計算リソースを使用したい場合に、ドライバ241を呼び出す(T1)。具体的にプロセス250は、計算を実行するためのコード、計算されるデータを用意し、それらのコード及びデータを伴って、ドライバ241を呼び出す。
呼び出されたドライバ241は、仮想計算デバイス232にアクセスする(T2)。つまり、ドライバ241は、プロセス250から受け取ったコード及びデータを、仮想計算デバイス232に引き渡す。
ハイパーバイザ220は、ドライバ241による仮想計算デバイス232へのアクセスを検出する(T3)。そして、ハイパーバイザ220は、仮想計算デバイス232に渡されたコード及びデータを取得(捕捉)し、その内容(中身)に問題がないことを確認して、物理CPU211上で計算を行わせる(T4)。その際、ハイパーバイザ220は、ゲストOS240が認識していない物理CPU211(仮想CPU231に対応しない物理CPU211)に、計算を行わせる。
なお、このときの実行モードは、特権的な命令が実行されない制限されたものとなっており、安全性が確保されている。
物理CPU211は、計算が終了すると、ハイパーバイザ220にその終了を通知する(T5)。この通知に応答して、ハイパーバイザ220は、計算結果を物理CPU211から受け取り、この計算結果を仮想計算デバイス232に供給する(T6)。そして、仮想計算デバイス232は、依頼された計算の終了をゲストOS240のドライバ241に通知する(T7)。
この通知に応答して、ドライバ241は、計算結果を仮想計算デバイス232から受け取り、この計算結果をプロセス250に供給する(T8)。
このように、ドライバ241を経由して仮想計算デバイス232にアクセスすることにより、ゲストOS240が認識していない物理CPU211(仮想CPU231)を使用して所望の計算を行わせることができる。
次に、図4を参照して、特に、仮想計算デバイス232の動作を詳細に説明する。この図4は、ゲストOS240側から見た仮想計算デバイス232の動作を説明するための模式図である。
ゲストOS240から見た場合、仮想計算デバイス232は、その内部に、CPU232C及びメモリ232Mを内蔵するデバイスとみなすことができる。そのため、プロセス250が用意するコードCDやデータDTは、ゲストOS240のライブラリやサービスルーチンを用いることなく、コード自身で計算が完結できるものとなっている。
プロセス250は、このようなコードCD,データDTを伴って、ドライバ241を呼び出す(T1)。そして、ドライバ241は、プロセス250から受け取ったコードCD,データDTを仮想計算デバイス232に引き渡す(T2)。
このように、ドライバ241経由でコードCD,データDTを受け取った仮想計算デバイス232は、まず、自身の保有するメモリ232M上にコードCDをロードする。続いて、データDTを同様にメモリ232M上にロードすると、仮想計算デバイス232は、コードの先頭にジャンプして、与えられた計算の実行を開始する。ただし、このロードは、仮想的なものである。つまり、実際の実行は、上述したように、ハイパーバイザ220の制御の元、物理CPU211によって行われる。
その際、コードCDの最終行には、計算終了をハイパーバイザ220へ伝えるための命令、若しくは、制御をハイパーバイザ220へ戻すコードが存在している。そして、物理CPU211がそのような命令を実行することにより、ハイパーバイザ220は、計算終了を認識することができるようになっている。なお、コードが不正なものであった場合には、物理CPU211における例外処理の発生やタイムアウトの検出などの方法により、計算の失敗が検出され、その失敗がハイパーバイザ220に通知されるようになっている。
ゲストOS240から見た場合、このようなハイパーバイザ220の制御や物理CPU211の計算を、あたかも、仮想計算デバイス232が、メモリ232MのコードCDを実行して、計算を行っているようにみなしている。そして、計算を終えた仮想計算デバイス232は、計算の終了をドライバ241に通知する(T7)。
ドライバ241は、この通知に応答して計算結果を仮想計算デバイス232から受け取り、受け取った計算結果をプロセス250に供給する(T8)。
このように、ゲストOS240側から見ると、自己が認識している仮想CPU231を使用せずに、仮想計算デバイス232を使用することよって、所望の計算を行わせることができる。
次に、図5を参照して、仮想マシン231(仮想計算デバイス232)がメモリ領域の共有を行う場合について説明する。この図5は、仮想計算デバイス232と、仮想CPU231とのメモリ領域共有について説明するための模式図である。
なお、このメモリ領域の共有は、仮想計算デバイス232の一態様である。つまり、仮想計算デバイス232は、メモリ領域の共有を行わなくとも、計算を行うことができる。
図5に示すメモリ230Mは、仮想マシン230が認識するメモリを表している。すなわち、仮想マシン230の仮想CPU231は、図中のA1に示す全範囲をアクセス可能となっている。
上述したコードCD、つまり、ドライバ241が仮想計算デバイス232に渡すコードの情報は、メモリ230M上のA2にて示す範囲で指定されている。その情報を受け取ったハイパーバイザ220は、処理を依頼した仮想マシン232のメモリ230MにおけるコードCDの部分(A2)を、仮想計算デバイス232のCPU232Cから参照できるように仮想計算デバイス232のメモリテーブルを変更する。
これによって、コードの転送を行うことなく、仮想計算デバイス232からコードCDの実行が可能になる。
このように、ゲストOS240は、自己が認識している仮想CPU231を使用せずに、仮想計算デバイス232を使用することよって所望の計算を行わせることができる。その際、実際の計算は、ハイパーバイザ220によって仲介された物理CPU211が行うため、ゲストOS240が認識している仮想CPU231の数を超えて、物理CPU211を利用することが可能となる。
この結果、物理計算機200に備わっている計算資源(物理プロセッサ211)をより有効に活用することができる。
(他の実施形態)
上述した実施形態(特に、第2の実施形態)では、コード及びデータを、同時に仮想計算デバイス232に渡す場合について説明したが、同じ計算を繰り返し行わせる場合等では、2回目以降に、データのみを渡すようにしてもよい。
例えば、1回目にコード及びデータを仮想計算デバイス232に渡した際に、そのコードにて、仮想計算デバイス232を初期化する。そして、2回目以降は、コードだけを渡せば、仮想計算デバイス232が計算できるようにする。
上述した実施形態では、仮想計算デバイス232と物理CPU211とを、1対1で割り付けることも可能であるが、それ以外にも、物理CPU211を時分割して割り付けてもよい。
また、物理CPU211の内部に複数のコアが形成されている場合に、仮想計算デバイス232をコア毎に割り付けてもよい。
上述した実施形態では、プロセス250がドライバ241を通じて仮想計算デバイス232に計算を依頼する場合について説明したが、このようなプロセス250以外に、ゲストOS240自身が、OSに特有の処理(計算)を仮想計算デバイス232に依頼するようにしてもよい。例えば、OSの画像処理や、ネットワーク処理等を、仮想計算デバイス232に依頼してもよい。
なお、この発明の仮想計算機装置は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、コンピュータに上述のいずれかを実行するためのプログラムを格納した媒体(フレキシブルディスク、CD−ROM等)から該プログラムをインストールすることにより、上述の処理を実行する仮想計算機装置を構成することができる。
また、コンピュータにプログラムを供給するための手法は、任意である。例えば、通信回線、通信ネットワーク、通信システム等を介して供給してもよい。一例を挙げると、通信ネットワークの掲示板(BBS)に当該プログラムを掲示し、これをネットワークを介して配信する。
そして、このプログラムを起動し、OSの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
以上説明したように、本発明によれば、物理計算機に備わっている計算資源をより有効に活用することができる。
本発明の第1の実施形態に係る仮想計算機装置の構成を示すブロック図である。 本発明の第2の実施形態に係る仮想計算機装置の構成を示すブロック図である。 第2の実施形態に係る仮想計算機装置の動作過程を順番に説明するための模式図である。 ゲストOS側から見た仮想計算デバイスの動作を説明するための模式図である。 仮想計算デバイスと、仮想CPUとのメモリ領域共有について説明するための模式図である。
符号の説明
100 仮想計算機装置
110 物理計算機
120 仮想化制御プログラム
130 仮想計算機
140 基本ソフトウェア
200 仮想計算機装置
210 仮想マシン
220 ハイパーバイザ
230 仮想マシン
240 ゲストOS
250 プロセス

Claims (7)

  1. 物理計算機の仮想化制御プログラムにより制御される仮想計算機上に、認識可能なプロセッサ数に制限のある基本ソフトウェアを動作させる仮想計算機装置であって、
    前記仮想計算機は、前記基本ソフトウェアによって認識されて計算を行う仮想プロセッサと、当該仮想プロセッサから独立して独自に計算を行う仮想計算ユニットとを備え、
    前記基本ソフトウェアは、前記仮想計算ユニットにアクセスし、前記仮想プロセッサを使用しない所望の計算を行わせるユニット制御プログラムを備え、
    前記仮想化制御プログラムは、前記仮想計算ユニットが計算を行う際に仲介し、前記物理計算機が備える物理プロセッサのうち、前記仮想プロセッサに対応しない物理プロセッサに、当該計算を行わせる、
    ことを特徴とする仮想計算機装置。
  2. 物理計算機のハイパーイザにより制御される仮想計算機上に、認識可能なCPU(Central Processing Unit)数に制限のあるゲストOS(Operating System)を動作させる仮想計算機装置であって、
    前記仮想計算機は、前記ゲストOSによって認識されて計算を行う仮想CPUと、当該仮想CPUから独立して独自に計算を行う仮想計算デバイスとを備え、
    前記ゲストOSは、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるドライバを備え、
    前記ハイパーバイザは、前記仮想計算デバイスが計算を行う際に仲介し、前記物理計算機が備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせる、
    ことを特徴とする仮想計算機装置。
  3. 前記物理計算機は、複数の前記物理CPUを備えており、
    前記ゲストOSは、前記物理CPUの総数よりも少ない数の前記仮想CPUを認識しており、
    前記ハイパーバイザは、前記仮想計算デバイスが行う計算を仲介する際に、前記ゲストOSが認識している前記仮想CPUに対応する前記物理CPUとは異なる前記物理CPUに、計算を行わせる、
    ことを特徴とする請求項2に記載の仮想計算機装置。
  4. 前記ドライバは、コード及びデータを伴って前記仮想計算デバイスにアクセスし、
    前記ハイパーバイザは、前記仮想計算デバイスから前記コード及び前記データを取得すると、前記物理CPUに当該コード及びデータに基づいた計算を実行させる、
    ことを特徴とする請求項2又は3に記載の仮想計算機装置。
  5. 前記仮想計算デバイスは、内部に自己のCPU及びメモリを構成するように振る舞い、
    前記ハイパーバイザは、仮想計算機のメモリ中のコードを、前記仮想計算デバイスの前記CPUから参照できるように前記仮想計算デバイスの前記メモリのテーブルを変更する、
    ことを特徴とする請求項4に記載の仮想計算機装置。
  6. 物理計算機のハイパーイザにより制御される仮想計算機上に、認識可能なCPU数に制限のあるゲストOSを動作させる仮想計算機装置における計算資源活用方法であって、
    前記仮想計算機は、仮想CPU、及び、仮想計算デバイスを備え、前記ゲストOSは、ドライバを備えており、
    前記仮想CPUが、前記ゲストOSによって認識されて計算を行うステップと、
    前記仮想計算デバイスが、前記仮想CPUから独立して独自に計算を行うステップと、
    前記ドライバが、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるステップと、
    前記ハイパーバイザが、前記仮想計算デバイスが計算を行う際に仲介し、前記物理計算機が備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせるステップと、
    を備えることを特徴とする計算資源活用方法。
  7. コンピュータを、ハイパーバイザ、仮想計算機、及び、認識可能なCPU数に制限のあるゲストOSとして機能させるプログラムであって、
    前記仮想計算機は、前記ゲストOSによって認識されて計算を行う仮想CPUと、当該仮想CPUから独立して独自に計算を行う仮想計算デバイスとを備え、
    前記ゲストOSは、前記仮想計算デバイスにアクセスし、前記仮想CPUを使用しない所望の計算を行わせるドライバを備え、
    前記ハイパーバイザは、前記仮想計算デバイスが計算を行う際に仲介し、前記コンピュータが備える物理CPUのうち、前記仮想CPUに対応しない物理CPUに、当該計算を行わせる、
    ことを特徴とするプログラム。
JP2008049049A 2008-02-29 2008-02-29 仮想計算機装置、計算資源活用方法、および、プログラム Expired - Fee Related JP4730386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008049049A JP4730386B2 (ja) 2008-02-29 2008-02-29 仮想計算機装置、計算資源活用方法、および、プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008049049A JP4730386B2 (ja) 2008-02-29 2008-02-29 仮想計算機装置、計算資源活用方法、および、プログラム

Publications (2)

Publication Number Publication Date
JP2009205566A JP2009205566A (ja) 2009-09-10
JP4730386B2 true JP4730386B2 (ja) 2011-07-20

Family

ID=41147728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008049049A Expired - Fee Related JP4730386B2 (ja) 2008-02-29 2008-02-29 仮想計算機装置、計算資源活用方法、および、プログラム

Country Status (1)

Country Link
JP (1) JP4730386B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5310617B2 (ja) * 2010-03-19 2013-10-09 富士通株式会社 通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167747A (ja) * 2001-11-29 2003-06-13 Mitsubishi Electric Corp モジュール実行方式及びモジュール実行方法
JP2006309754A (ja) * 2005-04-28 2006-11-09 Hewlett-Packard Development Co Lp ファームウェアを介して仮想デバイスアクセスを提供する方法
JP2007299386A (ja) * 2006-04-28 2007-11-15 Hewlett-Packard Development Co Lp マルチパーティションコンピュータシステムのi/oデバイスを制御するためのシステム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003167747A (ja) * 2001-11-29 2003-06-13 Mitsubishi Electric Corp モジュール実行方式及びモジュール実行方法
JP2006309754A (ja) * 2005-04-28 2006-11-09 Hewlett-Packard Development Co Lp ファームウェアを介して仮想デバイスアクセスを提供する方法
JP2007299386A (ja) * 2006-04-28 2007-11-15 Hewlett-Packard Development Co Lp マルチパーティションコンピュータシステムのi/oデバイスを制御するためのシステム

Also Published As

Publication number Publication date
JP2009205566A (ja) 2009-09-10

Similar Documents

Publication Publication Date Title
US9798565B2 (en) Data processing system and method having an operating system that communicates with an accelerator independently of a hypervisor
JP5018252B2 (ja) デバイス割り当て変更方法
JP6381956B2 (ja) 動的仮想マシンサイジング
EP2519877B1 (en) Hypervisor-based isolation of processor cores
US11093297B2 (en) Workload optimization system
US9454397B2 (en) Data processing systems
JP2011100431A (ja) 仮想マシン制御装置及び仮想マシン制御方法
JP2015503784A (ja) グラフィックス処理部における仮想マシン間の移行
US9959134B2 (en) Request processing using VM functions
KR20160033517A (ko) 인터럽트 컨트롤러를 위한 하이브리드 가상화 방법
JP2008186175A (ja) オペレーティングシステムの起動制御方法及び情報処理装置
JP2009217608A (ja) 仮想計算機システム及びその制御方法
WO2019028682A1 (zh) 一种多系统共享内存的管理方法及装置
US20170293510A1 (en) System and Method for Coordinating Use of Multiple Coprocessors
WO2018040845A1 (zh) 一种计算资源调度方法及装置
US20090241112A1 (en) Recording medium recording virtual machine control program and virtual machine system
US20150186180A1 (en) Systems and methods for affinity dispatching based on network input/output requests
US20160011895A1 (en) Virtual machine context management
JP4730386B2 (ja) 仮想計算機装置、計算資源活用方法、および、プログラム
JP2009266027A (ja) 情報処理装置および制御方法
JP2001236237A (ja) マルチos構成方法
KR20130104958A (ko) 다중 운영체제들을 실행하는 장치 및 방법
US20120284711A1 (en) Method and Arrangement for Configuring a Resource for a Virtual Runtime Environment
JP7196439B2 (ja) 仮想化環境におけるデバイスへのアクセス方法
JP5637934B2 (ja) 仮想化装置、仮想化装置制御方法、仮想化装置制御プログラム

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees