JP2009266027A - 情報処理装置および制御方法 - Google Patents
情報処理装置および制御方法 Download PDFInfo
- Publication number
- JP2009266027A JP2009266027A JP2008116120A JP2008116120A JP2009266027A JP 2009266027 A JP2009266027 A JP 2009266027A JP 2008116120 A JP2008116120 A JP 2008116120A JP 2008116120 A JP2008116120 A JP 2008116120A JP 2009266027 A JP2009266027 A JP 2009266027A
- Authority
- JP
- Japan
- Prior art keywords
- processing apparatus
- information processing
- information
- configuration
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Stored Programmes (AREA)
Abstract
【課題】情報装置が備える汎用のアーキテクチュアに基づいて起動されるOSへのハードウェアの資源の割り当てを行うことが可能な情報処理装置および制御方法を提供する。
【解決手段】BIOS−ROM120上で起動する複数のオペレーティングシステムを管理するハイパーバイザ200と、ハイパーバイザ200上で動作するメインオペレーティングシステムおよびゲストローダ202を介して動作するゲストオペレーティングシステムと、メインオペレーティングシステム上で動作するPF構成監視アプリ300によってコンピュータ10の構成が変更されていると判別された場合は、ゲストローダ202を介してゲストオペレーティングシステムにコンピュータ10の構成の変更情報を通知する。
【選択図】図2
【解決手段】BIOS−ROM120上で起動する複数のオペレーティングシステムを管理するハイパーバイザ200と、ハイパーバイザ200上で動作するメインオペレーティングシステムおよびゲストローダ202を介して動作するゲストオペレーティングシステムと、メインオペレーティングシステム上で動作するPF構成監視アプリ300によってコンピュータ10の構成が変更されていると判別された場合は、ゲストローダ202を介してゲストオペレーティングシステムにコンピュータ10の構成の変更情報を通知する。
【選択図】図2
Description
本発明は、オペレーティングシステムの仮想化技術に係り、特に仮想化されたオペレーティングシステムから直接ハードウェアを制御することが可能な情報処理装置および制御方法に関する。
一般的に、複数のOS(オペレーティングシステム)を制御可能な情報装置では、幾つかのOSが起動要求されると、情報装置が備えるハードウェアの資源の割り当てを行う。この場合、現在のハードウェアの資源の割り当て状況基づいて起動されるOSへのハードウェアの資源の割り当てを行う。例えば、特許文献1に示すように、情報装置の固有のアーキテクチュアに基づいて、起動されるOSへのハードウェアの資源の割り当てを行う技術が開示されている。
特開2008−33877号公報
しかしながら、特許文献1に記載された技術では、情報装置の固有のアーキテクチュアに基づいて、起動されるOSへのハードウェアの資源の割り当てを行っており、汎用のアーキテクチュアに基づいて起動されるOSへのハードウェアの資源の割り当てを行うことは考慮されていない。
そこで、本発明は、情報装置が備える汎用のアーキテクチュアに基づいて起動されるOSへのハードウェアの資源の割り当てを行うことが可能な情報処理装置および制御方法を提供することを目的とする。
上述した課題を解決するために、本発明の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置であって、起動プログラムを起動する起動手段と、前記起動手段によって起動される前記複数のオペレーティングシステムを管理する管理手段と、前記管理手段上で動作するメインオペレーティングシステムおよび前記管理手段上で仮想起動プログラムを介して動作するゲストオペレーティングシステムを記憶する記憶手段と、前記記憶手段から起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記情報処理装置の構成が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記情報処理装置の構成の変更情報を通知する通知手段とを具備することを特徴とする情報処理装置が提供される。
また、本発明の別の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置で用いられる制御方法であって、起動プログラムを起動し、前記起動プログラムによって起動される前記複数のオペレーティングシステムを管理する管理プログラムを起動し、前記管理プログラム上で動作するメインオペレーティングシステムおよび仮想起動プログラムを介して動作するゲストオペレーティングシステム起動し、起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記情報処理装置の構成が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記情報処理装置の構成の変更情報を通知することを特徴とする制御方法が提供される。
以下、本発明の実施形態について図面を参照しながら説明する。
図1は本発明の制御方法を適用する情報処理装置の実施形態の要部を示すブロック図である。本発明の情報処理装置は、例えばコンピュータ10として実現される。
コンピュータ10は、図1に示されているように、CPU111、ノースブリッジ112、メモリ113、グラフィクスコントローラ114、サウスブリッジ119、BIOS−ROM(以下、BIOSとも称する:起動プログラム)120、ハードディスクドライブ(HDD:記憶手段)121、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124およびネットワークコントローラ125等を備えている。
CPU111は、コンピュータ10の動作を制御するために設けられたプロセッサであり、ハードディスクドライブ(HDD)121からメモリ113にロードされる、オペレーティングシステム(OS)および各種アプリケーションプログラムを実行する。
また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
ノースブリッジ112はCPU111のローカルバスとサウスブリッジ119との間を接続するブリッジデバイスである。ノースブリッジ112には、メモリ113をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ112は、グラフィクスコントローラ114との通信を実行する機能も有している。
グラフィクスコントローラ114はコンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ114はビデオメモリ(VRAM)114Aに書き込まれた画像データからLCD17に送出すべき表示信号を生成する。
サウスブリッジ119は、LPC(Low Pin Count)バス上の各デバイス、およびPCI(Peripheral Component Interconnect)バス上の各デバイスを制御する。また、サウスブリッジ119は、HDD121等を制御するためのIDE(Integrated Drive Electronics)コントローラを内蔵している。
HDD121は、各種OSおよびソフトウェアを格納する記憶装置である。
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)124は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド16等を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。ネットワークコントローラ125は、例えばインターネットなどの外部ネットワークとの通信を実行する通信装置である。
図2に示すように、本実施形態の情報処理装置10は、複数のOSを起動可能な仮想化環境を備えている。なお、本実施形態では、2つのOS(管理OS201およびゲストOS203)を起動、制御する場合について説明を行うが、これに限定されるものではなく、3つ以上のOSを起動、制御行う場合についても適用することができるものである。
コンピュータ10は、BIOS−ROM120の起動後に、ハイパーバイザ(管理手段)200、管理OS201、管理OS上で動作する各種アプリケーション(プラットフォーム構成監視アプリ300、プラットフォーム構成反映アプリ301、ゲストOS制御アプリ302等)、ゲストローダ(仮想起動プログラム)202、ゲストOS203を順次起動する。
ハイパーバイザ200は、複数のOSを制御する基本プログラムである。管理OS201は、コンピュータ10上で起動されるOSの中でメインとなるOSである。管理OS上で動作する各種アプリケーション(プラットフォーム(PF)構成監視アプリ300、プラットフォーム構成反映アプリ(通知手段:通知プログラム)301、ゲストOS制御アプリ302等)は、コンピュータ10の起動時等に、プラットフォームの構成をチェックして変更があれば通知する。また、ゲストローダ202を起動させる処理も行う。ゲストローダ202は、ゲストOS制御アプリ302等の指示を受けて、ゲストOS203を起動させるための仮想BIOSである。また、ゲストローダ202は、コンピュータ10のプラットフォームの構成情報等を含むテーブルデータを備えている。
次に、以上のように構成された本発明の実施形態に係る情報処理装置を適用した制御方法について図3のフローチャートを参照して説明する。
コンピュータ10の電源が投入されると、まずBIOS120が起動される(ステップS101)。起動されたBIOS120によりハイパーバイザ200が起動される。ハイパーバイザ200が起動されると、起動されたパーバイザ200によって管理OS201が起動される(ステップS103)。管理OS201が起動されると、管理OS201上で動作する各種アプリケーションが起動される(ステップS104)。管理OS201上で動作する各種アプリケーションは、例えば、プラットフォーム構成監視アプリ300、プラットフォーム構成反映アプリ301、ゲストOS制御アプリ302である。続いて、ゲストOS制御アプリ302によってゲストローダ202が起動される(ステップS105)。ゲストローダ202が起動されると、ゲストローダ202によってゲストOS203が起動される(ステップS106)。
次に、コンピュータ10の起動時に行うコンピュータ10のプラットフォームの構成のチェックの処理について図4のフローチャートを参照して説明する。
管理OS201上で動作する各種アプリケーションが起動されると(ステップS201)、管理OS201は、BIOS−ROM120に記憶されているコンピュータ10のプラットフォームの構成情報を含むテーブルデータを読み出して受信する(ステップS202)。管理OS201によって受信されたテーブルデータに基づいて、プラットフォーム構成監視アプリ300は、コンピュータ10のプラットフォームの構成に変更があったか否かをチェックする(ステップS203)。ステップS203で、プラットフォーム構成監視アプリ300によって、コンピュータ10のプラットフォームの構成に変更があったと判別された場合は(ステップS203のYES)、プラットフォーム構成反映アプリ301によってゲストローダ202に変更情報を通知する(ステップS204)。例えば、コンピュータ10のプラットフォームの構成に変更がある場合の一例としては、図5および図6に示すように、コンピュータ10に搭載されているメモリ113の容量がユーザによる増設等により増えた場合が挙げられる。図5に示すように、状態(1)から状態(2)のようにメモリ(メインメモリ:メモリ空間)113が増加した場合は、フレームバッファ領域が状態(1)から状態(2)のように移動する。管理OS(実機)201は、BIOS−ROM120に記憶されている構成情報(状態(1))を読み出して使用している。この場合、ゲストOS203に対して構成情報(メインメモリ(メモリ空間)上に割り当てられているフレームバッファの位置情報を含む)の変更を行うために、プラットフォーム構成監視アプリ300によって、コンピュータ10のプラットフォームの構成に変更があった場合は、ゲストローダ(仮想マシーン)201が記憶する構成情報(状態(1))を最新の情報である構成情報(状態(2))に更新する必要がある。
変更情報を受信したゲストローダ202は、自身が記憶するコンピュータ10のプラットフォームの構成情報を含むテーブルデータを受信した更新情報で更新する(ステップS205:図6の状態(2))。すなわち、メモリ113内でのフレームバッファの位置の移動(メインメモリ上に割り当てられているフレームバッファの位置情報)が反映される。起動されたゲストOSは、ゲストローダ202から構成情報(テーブルデータ)を受信し(例えば、コマンドE820を使用する)、受信した最新の構成情報に基づいて直接的にEC/KBC等のコンピュータ10のハードウェア資源を利用することができる。なお、仮想マシーン(ゲストOS203)では、メモリ113の増設がされたことは把握できないので、図6の状態(2)のように、メモリ113の容量は変化していない。
このような処理を行うことにより、汎用的な構成のコンピュータにおいて、起動されたゲストOSは、ゲストローダ202からテーブルデータを受信し、最新のコンピュータ10のプラットフォームの構成情報に基づいて、直接的にEC/KBC等のコンピュータ10のハードウェア資源を利用することができる。このため、汎用的な構成のコンピュータにおいても、ゲストOSによるハードウェア資源の利用の処理速度を向上させることができる。なお、上述した実施形態は、(メイン)メモリ113の変化に応じてフレームバッファの記憶領域が移動する技術において適用できるものである。
なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。
また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…コンピュータ、111…CPU、113…(メイン)メモリ、114…グラフィックスコントローラ、120…BIOS−ROM、121…HDD、124…EC/KBC、200…ハイパーバイザ、201…管理OS、202…ゲストローダ、203…ゲストOS、300…PF構成監視アプリ、301…PF構成反映アプリ、302…ゲストOS制御アプリ
上述した課題を解決するために、本発明の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置であって、フレームバッファが割り当てられている主メモリと、起動プログラムを起動する起動手段と、前記起動手段によって起動され、前記メモリにロードされる前記複数のオペレーティングシステムを管理する管理手段と、前記管理手段上で動作するメインオペレーティングシステムおよび前記管理手段上で仮想起動プログラムを介して動作するゲストオペレーティングシステムを記憶する記憶手段と、前記記憶手段から起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記主メモリの容量が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記主メモリの容量および前記主メモリ上に割り当てられているフレームバッファの位置の変更情報を通知する通知手段とを具備することを特徴とする情報処理装置が提供される。
また、本発明の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置で用いられる制御方法であって、前記情報処理装置は、フレームバッファが割り当てられている主メモリを備えており、起動プログラムを起動し、前記起動プログラムによって起動され、前記メモリにロードされる前記複数のオペレーティングシステムを管理する管理プログラムを起動し、前記管理プログラム上で動作するメインオペレーティングシステムおよび仮想起動プログラムを介して動作するゲストオペレーティングシステム起動し、起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記主メモリの容量が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記主メモリの容量および前記主メモリ上に割り当てられているフレームバッファの位置の変更情報を通知することを特徴とする制御方法が提供される。
上述した課題を解決するために、本発明の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置であって、フレームバッファが割り当てられている主メモリと、起動プログラムを起動する起動手段と、前記起動手段によって起動され、前記メモリにロードされる前記複数のオペレーティングシステムを管理する管理手段と、前記管理手段上で動作するメインオペレーティングシステムおよび前記管理手段上で仮想起動プログラムを介して動作するゲストオペレーティングシステムを記憶する記憶手段と、前記記憶手段から起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記主メモリの容量が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記主メモリの容量および前記主メモリ上に割り当てられているフレームバッファの位置の変更情報を通知する通知手段とを具備し、前記ゲストオペレーティングシステムは、前記通知手段から通知された前記変更情報に基づいて前記フレームバッファに直接アクセスを行うことを特徴とする情報処理装置が提供される。
また、本発明の一態様によれば、複数のオペレーティングシステムを制御可能な情報処理装置で用いられる制御方法であって、前記情報処理装置は、フレームバッファが割り当てられている主メモリを備えており、起動プログラムを起動し、前記起動プログラムによって起動され、前記メモリにロードされる前記複数のオペレーティングシステムを管理する管理プログラムを起動し、前記管理プログラム上で動作するメインオペレーティングシステムおよび仮想起動プログラムを介して動作するゲストオペレーティングシステムを起動し、起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記主メモリの容量が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記主メモリの容量および前記主メモリ上に割り当てられているフレームバッファの位置の変更情報を通知し、前記ゲストオペレーティングシステムは、通知された前記変更情報に基づいて前記フレームバッファに直接アクセスを行うことを特徴とする制御方法が提供される。
Claims (10)
- 複数のオペレーティングシステムを制御可能な情報処理装置であって、
起動プログラムを起動する起動手段と、
前記起動手段によって起動される前記複数のオペレーティングシステムを管理する管理手段と、
前記管理手段上で動作するメインオペレーティングシステムおよび前記管理手段上で仮想起動プログラムを介して動作するゲストオペレーティングシステムを記憶する記憶手段と、
前記記憶手段から起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記情報処理装置の構成が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記情報処理装置の構成の変更情報を通知する通知手段とを具備することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記ゲストオペレーティングシステムは、受信した前記情報処理装置の構成の変更情報に基づいて、前記情報処理装置が備えるハードウェアに直接アクセスすることを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記監視プログラムは、前記起動プログラムが備える前記情報処理装置の構成情報に基づいて前記情報処理装置の構成が変更されているか否かを判別することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記仮想起動プログラムは、前記構成情報とは別の前記情報処理装置の構成情報を備えており、受信した変更情報によって前記構成情報を更新することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置において、
前記構成情報および前記別の構成情報は、前記情報処理装置が備えるメモリ空間上に割り当てられているフレームバッファの位置情報を含んでいることを特徴とする情報処理装置。 - 複数のオペレーティングシステムを制御可能な情報処理装置で用いられる制御方法であって、
起動プログラムを起動し、
前記起動プログラムによって起動される前記複数のオペレーティングシステムを管理する管理プログラムを起動し、
前記管理プログラム上で動作するメインオペレーティングシステムおよび仮想起動プログラムを介して動作するゲストオペレーティングシステム起動し、
起動された前記メインオペレーティングシステム上で動作する監視プログラムによって前記情報処理装置の構成が変更されていると判別された場合は、前記メインオペレーティングシステム上で動作する通知プログラムによって前記仮想起動プログラムを介して前記記憶手段から起動されたゲストオペレーティングシステムに前記情報処理装置の構成の変更情報を通知することを特徴とする制御方法。 - 請求項6に記載の制御方法において、
前記ゲストオペレーティングシステムは、受信した前記情報処理装置の構成の変更情報に基づいて、前記情報処理装置が備えるハードウェアに直接アクセスすることを特徴とする制御方法。 - 請求項6に記載の制御方法において、
前記監視プログラムは、前記起動プログラムが備える前記情報処理装置の構成情報に基づいて前記情報処理装置の構成が変更されているか否かを判別することを特徴とする制御方法。 - 請求項6に記載の制御方法において、
前記仮想起動プログラムは、前記構成情報とは別の前記情報処理装置の構成情報を備えており、受信した変更情報によって前記構成情報を更新することを特徴とする制御方法。 - 請求項6に記載の制御方法において、
前記構成情報および前記別の構成情報は、前記情報処理装置が備えるメモリ空間上に割り当てられているフレームバッファの位置情報を含んでいることを特徴とする制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116120A JP2009266027A (ja) | 2008-04-25 | 2008-04-25 | 情報処理装置および制御方法 |
US12/358,064 US20090271785A1 (en) | 2008-04-25 | 2009-01-22 | Information processing apparatus and control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116120A JP2009266027A (ja) | 2008-04-25 | 2008-04-25 | 情報処理装置および制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009266027A true JP2009266027A (ja) | 2009-11-12 |
Family
ID=41216253
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008116120A Pending JP2009266027A (ja) | 2008-04-25 | 2008-04-25 | 情報処理装置および制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090271785A1 (ja) |
JP (1) | JP2009266027A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8578006B2 (en) | 2011-03-29 | 2013-11-05 | Symantec Corporation | Enabling selective policy driven propagation of configuration elements between and among a host and a plurality of guests |
CN104885057B (zh) * | 2012-09-21 | 2019-04-30 | 英特尔公司 | 虚拟化计算系统中隔离的客创建 |
US9858098B2 (en) * | 2012-12-21 | 2018-01-02 | Red Hat Israel, Ltd. | Hypervisor modification of system tables |
US10469315B2 (en) * | 2016-08-10 | 2019-11-05 | Bank Of America Corporation | Using computing platform definitions to provide segmented computing platforms in a computing system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013552A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 集積回路装置の配線設計方法,そのシステムおよびそのプログラム |
JP2004013522A (ja) * | 2002-06-06 | 2004-01-15 | Nec Corp | 論理区画式計算機システム |
JP2005301639A (ja) * | 2004-04-12 | 2005-10-27 | Hitachi Ltd | Osの障害対応方法およびそのプログラム |
JP2006350956A (ja) * | 2005-06-20 | 2006-12-28 | Fuji Xerox Co Ltd | 情報処理装置及びプログラム |
JP2007220086A (ja) * | 2006-01-17 | 2007-08-30 | Ntt Docomo Inc | 入出力制御装置、入出力制御システム及び入出力制御方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8621458B2 (en) * | 2004-12-21 | 2013-12-31 | Microsoft Corporation | Systems and methods for exposing processor topology for virtual machines |
US8274518B2 (en) * | 2004-12-30 | 2012-09-25 | Microsoft Corporation | Systems and methods for virtualizing graphics subsystems |
-
2008
- 2008-04-25 JP JP2008116120A patent/JP2009266027A/ja active Pending
-
2009
- 2009-01-22 US US12/358,064 patent/US20090271785A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004013522A (ja) * | 2002-06-06 | 2004-01-15 | Nec Corp | 論理区画式計算機システム |
JP2004013552A (ja) * | 2002-06-07 | 2004-01-15 | Fujitsu Ltd | 集積回路装置の配線設計方法,そのシステムおよびそのプログラム |
JP2005301639A (ja) * | 2004-04-12 | 2005-10-27 | Hitachi Ltd | Osの障害対応方法およびそのプログラム |
JP2006350956A (ja) * | 2005-06-20 | 2006-12-28 | Fuji Xerox Co Ltd | 情報処理装置及びプログラム |
JP2007220086A (ja) * | 2006-01-17 | 2007-08-30 | Ntt Docomo Inc | 入出力制御装置、入出力制御システム及び入出力制御方法 |
Non-Patent Citations (2)
Title |
---|
奥出真理子、外6名: "次世代車載プラットフォームの検討", 情報処理学会研究報告, vol. 第99巻,第ITS-4号, JPN6009032761, 3 March 2000 (2000-03-03), JP, pages 39 - 44, ISSN: 0001359419 * |
小林峰子: "ノウハウ習得へ Xen・分身の術!", LINUX WORLD, vol. 第5巻, 第6号, JPN6008018081, 1 June 2006 (2006-06-01), JP, pages 102 - 105, ISSN: 0001291586 * |
Also Published As
Publication number | Publication date |
---|---|
US20090271785A1 (en) | 2009-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921384B2 (ja) | メモリを1台のバーチャル・マシンからもう一方へダイナミックに再割り当てする方法、装置及びシステム | |
US10162655B2 (en) | Hypervisor context switching using TLB tags in processors having more than two hierarchical privilege levels | |
US10255090B2 (en) | Hypervisor context switching using a redirection exception vector in processors having more than two hierarchical privilege levels | |
JP5655677B2 (ja) | ハイパーバイザ置き換え方法および情報処理装置 | |
JP6258940B2 (ja) | Bpramを使用したソフトウェア・アプリケーションのレイアウトおよび実行 | |
JP2011100431A (ja) | 仮想マシン制御装置及び仮想マシン制御方法 | |
KR102136906B1 (ko) | Bpram을 이용한 운영체제의 레이아웃 및 실행 | |
JP5385347B2 (ja) | メイン・メモリのフリー・メモリ量を拡大する方法およびコンピュータ | |
US9164784B2 (en) | Signalizing an external event using a dedicated virtual central processing unit | |
US10652020B2 (en) | Switching data sources during rolling upgrade of a leader-based distributed service with minimal disruptions | |
US20110088032A1 (en) | Method and apparatus for configuring a hypervisor during a downtime state | |
US10019275B2 (en) | Hypervisor context switching using a trampoline scheme in processors having more than two hierarchical privilege levels | |
US20080005551A1 (en) | Management of option rom | |
US9959134B2 (en) | Request processing using VM functions | |
CN111880891A (zh) | 基于微内核的可扩展虚拟机监控器及嵌入式系统 | |
EP2466459A1 (en) | Seamless application integration apparatus and method | |
JP2011060225A (ja) | オペレーティングシステム起動方法 | |
JP2009266027A (ja) | 情報処理装置および制御方法 | |
JP6458650B2 (ja) | 情報処理システム、情報処理プログラムおよび情報処理装置 | |
KR20120062968A (ko) | 가상화 기술 기반의 고속 부팅 장치 및 방법 | |
US9361124B2 (en) | Computer system and startup method | |
JP2016018555A (ja) | 動作環境の切換方法、コンピュータ、およびコンピュータ・プログラム | |
JP5637934B2 (ja) | 仮想化装置、仮想化装置制御方法、仮想化装置制御プログラム | |
JP5564466B2 (ja) | 仮想化装置、仮想化装置制御方法、仮想化装置制御プログラム | |
JP4548514B2 (ja) | 仮想計算機システムの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |