JP4729596B2 - Waveform recording apparatus and method for controlling waveform recording apparatus - Google Patents
Waveform recording apparatus and method for controlling waveform recording apparatus Download PDFInfo
- Publication number
- JP4729596B2 JP4729596B2 JP2008146963A JP2008146963A JP4729596B2 JP 4729596 B2 JP4729596 B2 JP 4729596B2 JP 2008146963 A JP2008146963 A JP 2008146963A JP 2008146963 A JP2008146963 A JP 2008146963A JP 4729596 B2 JP4729596 B2 JP 4729596B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- data
- sampling
- abnormality
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000005070 sampling Methods 0.000 claims description 129
- 238000006243 chemical reaction Methods 0.000 claims description 126
- 230000005856 abnormality Effects 0.000 claims description 85
- 238000001514 detection method Methods 0.000 claims description 33
- 238000013500 data storage Methods 0.000 claims description 18
- 230000003111 delayed effect Effects 0.000 claims description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 9
- 238000012546 transfer Methods 0.000 description 7
- 230000002411 adverse Effects 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
この発明は、波形記録装置および波形記録装置の制御方法に関し、10MHz程度またはそれ以上の高速サンプリングで多チャンネルの波形を記録して、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えるのに好適な波形記録装置およびその波形記録装置の制御方法に関する。 The present invention relates to a waveform recording apparatus and a method for controlling the waveform recording apparatus, and records a multi-channel waveform at a high-speed sampling of about 10 MHz or higher so that an instantaneous phenomenon such as an accident surge that occurs at the time of a power system accident can be detected. The present invention relates to a waveform recording apparatus suitable for capturing and a control method for the waveform recording apparatus.
従来、波形記録装置としては、電力系統の事故時の波形を記録するものがある(例えば、特開2002−207050号公報(特許文献1)参照)。ところで、この波形記録装置では、サンプリングレートが64点/サイクル(3840Hz(60Hzの場合))の低速サンプリングであり、事故サージ波形を捉えて、そのサージ発生時刻を高精度に得ることはできない。 Conventionally, as a waveform recording apparatus, there is an apparatus that records a waveform at the time of an accident in an electric power system (see, for example, JP-A-2002-207050 (Patent Document 1)). By the way, this waveform recording apparatus is a low-speed sampling with a sampling rate of 64 points / cycle (3840 Hz (in the case of 60 Hz)), and an accident surge waveform cannot be captured and the surge occurrence time cannot be obtained with high accuracy.
そこで、このような事故サージ発生時刻を高精度に得るには、10MHz程度または10MHz以上の高速サンプリングを行う波形記録装置が必要となる。このような波形記録装置では、A/D(アナログ/デジタル)変換器に必要なクロック信号の周波数が、データサンプリング周波数×(A/D変換器のビット数+数クロック)程度となる。例えば、A/D変換器のビット数が12ビットならクロック信号の周波数は120MHz程度(またはそれ以上)となる。多チャンネルデータサンプリングシステムにおいては、チャンネル数にもよるが同一基板上に全チャンネル分の回路を実装しきれない場合は、複数の基板間でこのクロック信号をケーブルを介して伝送しなければならないが、そうした場合、120MHz程度(またはそれ以上)のクロック信号の信号線を基板間に数十cmも延ばすと、ノイズや位相ジッタの影響などでA/D変換器の動作が不安定になる可能性がある。 Therefore, in order to obtain such an accident surge occurrence time with high accuracy, a waveform recording device that performs high-speed sampling of about 10 MHz or 10 MHz or more is required. In such a waveform recording apparatus, the frequency of the clock signal required for the A / D (analog / digital) converter is about data sampling frequency × (number of bits of the A / D converter + several clocks). For example, if the number of bits of the A / D converter is 12 bits, the frequency of the clock signal is about 120 MHz (or more). In a multi-channel data sampling system, depending on the number of channels, if it is not possible to mount the circuits for all the channels on the same board, this clock signal must be transmitted between multiple boards via a cable. In such a case, if the signal line of a clock signal of about 120 MHz (or more) is extended several tens of centimeters between the substrates, the operation of the A / D converter may become unstable due to the influence of noise or phase jitter. There is.
そのため、従来は、信号時刻同期の方法としてPLL(Phase-Locked Loop:位相同期ループ)が用いられている(例えば、特開2004−253945号公報(特許文献2)参照)。 Therefore, conventionally, a PLL (Phase-Locked Loop) is used as a signal time synchronization method (see, for example, Japanese Patent Application Laid-Open No. 2004-253945 (Patent Document 2)).
しかしながら、このようなPLL方式を波形記録装置に用いた場合、回路が複雑になる上、同期信号が不安定になればPLL回路の出力も不安定となり、結果的にA/D変換器の動作クロックが不安定となって、変換結果のデータに異常をきたす可能性がある。
そこで、この発明の課題は、多チャンネルの入力波形を高速でサンプリングしても、A/D変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データが得られる波形記録装置およびその制御方法を提供することにある。 Therefore, the problem of the present invention is that even if a multi-channel input waveform is sampled at a high speed, the A / D conversion operation is not adversely affected, the configuration is simple and the cost is low, and there is almost no time difference between channels. An object of the present invention is to provide a waveform recording apparatus capable of obtaining time-synchronized multi-channel sampling waveform data and a control method thereof.
上記課題を解決するため、この発明の波形記録装置は、
入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置であって、
上記複数の波形メモリーユニットは夫々、
サンプリングクロック信号を発生するサンプリングクロック信号発生部と、
上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、上記サンプリングクロック信号発生部からの上記サンプリングクロック信号に基づいてA/D変換するA/D変換部と、
上記A/D変換部によりA/D変換されたサンプリング波形データを記憶して一定時間記憶した後に出力する第1波形メモリー部と、
上記第1波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データを記憶するための第2波形メモリー部と
を有し、
上記コントロールユニットは、
上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を検出する波形異常検出部と、
上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記波形の異常を検出した時点を示すタイミング信号とを発生する時刻データ/タイミング信号発生部と
を有し、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出すると、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点を示す上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第1波形メモリー部に記憶すると共に、上記第1波形メモリー部からの所定サンプリング数の上記サンプリング波形データと、その所定サンプリング数のサンプリング波形データに対応づけられた上記第1波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点の上記時刻データとを上記第2波形メモリー部に記憶することを特徴とする。
In order to solve the above problems, the waveform recording apparatus of the present invention is:
A waveform recording device comprising an input conversion unit, a plurality of waveform memory units, and a control unit for controlling the plurality of waveform memory units,
Each of the plurality of waveform memory units is
A sampling clock signal generator for generating a sampling clock signal;
An A / D converter that performs A / D conversion on the signal obtained by converting the input voltage or input current into a predetermined voltage level by the input converter based on the sampling clock signal from the sampling clock signal generator;
A first waveform memory unit for storing the sampling waveform data A / D converted by the A / D conversion unit and storing it for a predetermined time;
A second waveform memory unit for storing the sampling waveform data delayed from the first waveform memory unit by the predetermined time;
The control unit
A waveform abnormality detection unit for detecting an abnormality in the waveform of the input voltage or the input current input to the input conversion unit;
A time data / timing signal generator for generating time data when a waveform abnormality of the input voltage or the input current is detected by the waveform abnormality detector and a timing signal indicating the time when the waveform abnormality is detected; Have
When the waveform abnormality detecting unit of the control unit detects an abnormality in the waveform of the input voltage or the input current, in the plurality of waveform memory unit, the waveform from the time data / timing signal generator of the control unit The timing signal indicating the time point at which the abnormality is detected is stored in the first waveform memory unit in association with the sampling waveform data at the time point at which the waveform abnormality is detected, and the predetermined sampling from the first waveform memory unit is performed. the number of the sampling waveform data, and the timing signal from the first waveform memory portion associated to the predetermined sampling number of sampling waveform data, the waveform from the time data / timing signal generator of the control unit above at the time of detection of the abnormality And time data and to store in the second waveform memory portion.
上記構成の波形記録装置によれば、上記複数の波形メモリーユニットにおいて、入力電圧または入力電流を所定の電圧レベルの信号が入力変換部により変換され、その変換された信号を、A/D変換部により、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてA/D変換する。上記A/D変換部によりA/D変換されたサンプリング波形データを第1波形メモリー部に記憶して一定時間遅延させて出力する。また、上記コントロールユニットの時刻データ/タイミング信号発生部からの波形の異常を検出した時点を示すタイミング信号を、上記入力電圧または入力電流の波形の異常を検出した時点のサンプリング波形データに対応づけて第1波形メモリー部に記憶する。そうして、上記波形異常検出部が入力電圧または入力電流の波形の異常を検出すると、第1波形メモリー部からの所定サンプリング数の上記サンプリング波形データと、その所定サンプリング数のサンプリング波形データに対応づけられた第1波形メモリー部からのタイミング信号を記憶する。この第2波形メモリー部のサンプリング波形データ毎に、コントロールユニットの時刻データ/タイミング信号発生部からの波形の異常を検出した時点の時刻データを第2波形メモリー部に記憶する。これにより、波形メモリーユニット毎に、それぞれのサンプリングクロック信号発生部からのサンプリングクロック信号に基づいてA/D変換することを許容し、同一時刻を表すタイミング信号をサンプリング波形データに対応させて記憶して、サンプリング波形データの読み出し時に、このタイミング信号の時間軸上の位置を各波形メモリーユニット間で調整して一致させることによって、サンプリング波形データの時刻同期を行うことが可能となる。 According to the waveform recording apparatus configured as described above, in the plurality of waveform memory units, the input voltage or the input current is converted into a signal having a predetermined voltage level by the input conversion unit, and the converted signal is converted into the A / D conversion unit. Thus, A / D conversion is performed based on the sampling clock signal from the sampling clock signal generator. The sampling waveform data A / D converted by the A / D conversion unit is stored in the first waveform memory unit and output after being delayed for a predetermined time. In addition, the timing signal indicating the time point when the abnormality of the waveform from the time data / timing signal generator of the control unit is detected is associated with the sampling waveform data when the abnormality of the waveform of the input voltage or input current is detected. Store in the first waveform memory section. When the waveform abnormality detection unit detects an abnormality in the waveform of the input voltage or input current, it corresponds to the sampling waveform data of the predetermined sampling number from the first waveform memory unit and the sampling waveform data of the predetermined sampling number. The timing signal from the attached first waveform memory unit is stored. For each sampling waveform data in the second waveform memory section, the time data at the time when the waveform abnormality from the time data / timing signal generation section of the control unit is detected is stored in the second waveform memory section. As a result, each waveform memory unit is allowed to perform A / D conversion based on the sampling clock signal from each sampling clock signal generator, and the timing signal representing the same time is stored in correspondence with the sampling waveform data. Thus, when the sampling waveform data is read, the position of the timing signal on the time axis is adjusted and matched between the waveform memory units, thereby making it possible to synchronize the time of the sampling waveform data.
したがって、例えば、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えようとする高速サンプリングを行うA/D変換部を備えた波形記録装置において、A/D変換部が複数の基板または距離的に離れた別のユニット内に存在する場合でも、A/D変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで時刻同期した多チャンネルのサンプリング波形データを得ることができる。 Therefore, for example, in a waveform recording apparatus including an A / D conversion unit that performs high-speed sampling to capture an instantaneous phenomenon such as an accident surge that occurs at the time of a power system accident, the A / D conversion unit includes a plurality of substrates. Or, even when they exist in another unit that is far away, it is possible to obtain multi-channel sampling waveform data that is time-synchronized with a simple configuration and at low cost without adversely affecting the A / D conversion operation. .
また、一実施形態の波形記録装置では、
上記複数の波形メモリーユニットの上記第1波形メモリー部は夫々、上記サンプリング波形データを記憶する第1波形データ記憶領域と、上記第1波形データ記憶領域に記憶される上記サンプリング波形データ毎に設けられ、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記タイミング信号を記憶する第1タイミング信号記憶領域とを有し、
上記複数の波形メモリーユニットの上記第2波形メモリー部は夫々、上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したとき、上記第1波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データと上記タイミング信号を記憶する第2波形データ記憶領域と、上記第2波形データ記憶領域に記憶される上記サンプリング波形データに対応づけて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記時刻データを記憶する時刻データ記憶領域および上記第1波形メモリー部からの上記タイミング信号を記憶する第2タイミング信号記憶領域とを有する。
Moreover, in the waveform recording apparatus of one embodiment,
The first waveform memory section of the plurality of waveform memory units is provided for each of the first waveform data storage area for storing the sampling waveform data and the sampling waveform data stored in the first waveform data storage area. A first timing signal storage area for storing the timing signal from the time data / timing signal generator of the control unit;
Each of the second waveform memory units of the plurality of waveform memory units is delayed by the predetermined time from the first waveform memory unit when the waveform abnormality detection unit detects a waveform abnormality of the input voltage or the input current. A second waveform data storage area for storing the sampling waveform data and the timing signal, and the time data / timing of the control unit in association with the sampling waveform data stored in the second waveform data storage area. A time data storage area for storing the time data from the signal generation section; and a second timing signal storage area for storing the timing signal from the first waveform memory section.
上記実施形態によれば、上記複数の波形メモリーユニットの第1波形メモリー部において、第1波形データ記憶領域に記憶されるサンプリング波形データ毎に、コントロールユニットの時刻データ/タイミング信号発生部からの上記タイミング信号を記憶する第1タイミング信号記憶領域を設けることによって、サンプリング波形データと波形の異常を検出した時点を表すタイミング信号との対応づけが容易にできる。また、上記複数の波形メモリーユニットの第2波形メモリー部において、波形異常の検出時に第2波形データ記憶領域に記憶される第1波形メモリー部からのサンプリング波形データに対応づけて、時刻データ/タイミング信号発生部からの時刻データを記憶する時刻データ記憶領域と、第1波形メモリー部からのタイミング信号を記憶する第2タイミング信号記憶領域とを設けることによって、サンプリング波形データのうちのタイミング信号が示すデータの時刻が時刻データとして記録されるので、各波形メモリーユニット間で同一時刻のタイミング信号によりサンプリング波形データの時間軸を一致させて、サンプリング波形データの時刻同期を容易に行うことができる。 According to the embodiment, in the first waveform memory unit of the plurality of waveform memory units, for each sampling waveform data stored in the first waveform data storage area, the time data / timing signal generation unit of the control unit By providing the first timing signal storage area for storing the timing signal, it is possible to easily associate the sampling waveform data with the timing signal representing the time point when the waveform abnormality is detected. Further, in the second waveform memory section of the plurality of waveform memory units, time data / timing is associated with the sampling waveform data from the first waveform memory section stored in the second waveform data storage area when a waveform abnormality is detected. By providing a time data storage area for storing time data from the signal generation unit and a second timing signal storage area for storing timing signals from the first waveform memory unit, the timing signal of the sampling waveform data indicates Since the time of the data is recorded as time data, the time axis of the sampling waveform data can be easily synchronized by matching the time axis of the sampling waveform data with the timing signal at the same time between the waveform memory units.
また、一実施形態の波形記録装置では、上記波形異常検出部は、上記入力電圧または上記入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも1つが所定の条件を満たすとき、上記入力電圧または上記入力電流の波形が異常であるとする。 Further, in the waveform recording device of one embodiment, the waveform abnormality detection unit, when at least one of the effective value, peak value, average value, distortion rate or frequency of the input voltage or the input current satisfies a predetermined condition, It is assumed that the waveform of the input voltage or the input current is abnormal.
上記実施形態によれば、入力電圧または入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも1つが所定の条件を満たすときに、入力電圧または入力電流の波形が異常であるとすることにより、入力波形の異常を確実に捉えることができる。 According to the above embodiment, when at least one of the effective value, peak value, average value, distortion rate, or frequency of the input voltage or input current satisfies a predetermined condition, the waveform of the input voltage or input current is abnormal. By doing so, it is possible to reliably capture abnormalities in the input waveform.
また、一実施形態の波形記録装置では、
上記波形異常検出部は、
上記複数の波形メモリーユニットの上記A/D変換部よりも長いサンプリング周期で、上記入力変換部により変換された信号をA/D変換する異常検出用A/D変換部を有し、
上記異常検出用A/D変換部によりA/D変換された異常検出用サンプリング波形データに基づいて、上記入力電圧または上記入力電流の波形の異常を判定する。
Moreover, in the waveform recording apparatus of one embodiment,
The waveform abnormality detection unit
An abnormality detection A / D conversion unit that performs A / D conversion on the signal converted by the input conversion unit at a longer sampling cycle than the A / D conversion unit of the plurality of waveform memory units;
Based on the abnormality detection sampling waveform data A / D converted by the abnormality detection A / D converter, an abnormality of the waveform of the input voltage or the input current is determined.
上記実施形態によれば、上記複数の波形メモリーユニットのA/D変換部よりも長いサンプリング周期で、入力変換部により変換された信号を異常検出用A/D変換部によりA/D変換して、異常検出用A/D変換部によりA/D変換された異常検出用サンプリング波形データに基づいて、入力電圧または入力電流の波形の異常を判定することによって、低速A/D変換器を用いてサンプリング数の少ないデータの演算により異常判定することが可能となり、演算負荷を低減でき、回路を簡略化して低コスト化できる。 According to the above embodiment, the signal converted by the input conversion unit is A / D converted by the abnormality detection A / D conversion unit with a longer sampling cycle than the A / D conversion units of the plurality of waveform memory units. By using the low-speed A / D converter by determining the abnormality of the waveform of the input voltage or the input current based on the abnormality detection sampling waveform data A / D converted by the abnormality detection A / D converter. An abnormality can be determined by calculating data with a small number of samplings, the calculation load can be reduced, the circuit can be simplified, and the cost can be reduced.
また、この発明の波形記録装置の制御方法では、
入力変換部と、複数の波形メモリーユニットと、上記複数の波形メモリーユニットを制御するコントロールユニットとを備えた波形記録装置の制御方法であって、
上記各波形メモリーユニットにおいて、上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてA/D変換部によりA/D変換するステップと、
上記A/D変換部によりA/D変換されたサンプリング波形データを第1波形メモリー部に記憶して一定時間遅延させ出力するステップと、
上記コントロールユニットにおいて、上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を波形異常検出部により検出するステップと、
上記コントロールユニットにおいて、上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記波形の異常を検出した時点を示すタイミング信号とを時刻データ/タイミング信号発生部により発生するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点を示す上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第1波形メモリー部に記憶するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記第1波形メモリー部からの所定サンプリング数の上記サンプリング波形データと、その所定サンプリング数のサンプリング波形データに対応づけられた上記第1波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点の上記時刻データとを上記第2波形メモリー部に記憶するステップと
を有することを特徴とする。
In the control method of the waveform recording apparatus of the present invention,
A method for controlling a waveform recording apparatus, comprising: an input conversion unit; a plurality of waveform memory units; and a control unit for controlling the plurality of waveform memory units.
In each of the waveform memory units, a signal obtained by converting the input voltage or the input current to a predetermined voltage level by the input conversion unit is converted into an A / D conversion unit based on the sampling clock signal from the sampling clock signal generation unit. D converting step;
Storing the sampling waveform data A / D-converted by the A / D conversion unit in the first waveform memory unit, delaying it for a predetermined time, and outputting it;
In the control unit, detecting a waveform abnormality of the input voltage or the input current input to the input conversion unit by a waveform abnormality detection unit;
In the control unit, time data when the waveform abnormality detector detects an abnormality of the waveform of the input voltage or the input current and a timing signal indicating the time of detection of the abnormality of the waveform are generated as time data / timing signal. Steps generated by the department,
When the waveform abnormality detecting unit of the control unit has detected an abnormality in the waveform of the input voltage or the input current, in the plurality of waveform memory unit, said from the time data / timing signal generator of the control unit Storing the timing signal indicating a time point at which a waveform abnormality is detected in the first waveform memory unit in association with the sampling waveform data at the time point at which the waveform abnormality is detected;
When the waveform abnormality detection unit of the control unit detects an abnormality in the waveform of the input voltage or the input current, the sampling waveform of the predetermined number of samplings from the first waveform memory unit in the plurality of waveform memory units. Data , the timing signal from the first waveform memory unit associated with the sampling waveform data of the predetermined sampling number, and the abnormality of the waveform from the time data / timing signal generation unit of the control unit are detected. Storing the time data of the time point in the second waveform memory unit.
上記波形記録装置の制御方法によれば、多チャンネルの入力波形を高速でサンプリングしても、A/D変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データを得ることができる。 According to the control method of the above waveform recording apparatus, even if a multi-channel input waveform is sampled at a high speed, the time difference between channels is reduced with a simple configuration and low cost without adversely affecting the A / D conversion operation. Thus, it is possible to obtain multi-channel sampling waveform data synchronized with time.
以上より明らかなように、この発明の波形記録装置および波形記録装置の制御方法によれば、多チャンネルの入力波形を高速でサンプリングしても、A/D変換動作に悪影響を及ぼすことなく、簡単な構成でかつ低コストで、チャンネル間で時刻差のほとんどない時刻同期した多チャンネルのサンプリング波形データを得ることができる。 As is clear from the above, according to the waveform recording apparatus and the control method of the waveform recording apparatus of the present invention, even if a multi-channel input waveform is sampled at high speed, the A / D conversion operation is not adversely affected. It is possible to obtain multi-channel sampling waveform data that is time-synchronized with almost no time difference between channels with a simple configuration and low cost.
以下、この発明の波形記録装置およびその制御方法を図示の実施の形態により詳細に説明する。 Hereinafter, the waveform recording apparatus and the control method thereof according to the present invention will be described in detail with reference to the illustrated embodiments.
図1はこの発明の実施の一形態の波形記録装置のブロック図であり、1は入力変換部の一例としての入力変換器、2はコントロールユニットの一例としてのコントロール基板、3は波形メモリーユニットの一例としてのA/D変換基板である。ここで、入力変換器1は、PT(Potential Transformer)やCT(Current Transformer)を用いて、入力電圧または入力電流を所定の電圧レベルの信号に変換する。 FIG. 1 is a block diagram of a waveform recording apparatus according to an embodiment of the present invention. 1 is an input converter as an example of an input converter, 2 is a control board as an example of a control unit, and 3 is a waveform memory unit. It is an A / D conversion board as an example. Here, the input converter 1 converts an input voltage or an input current into a signal of a predetermined voltage level using PT (Potential Transformer) or CT (Current Transformer).
図1に示すように、コントロール基板2は、入力変換器1からの信号をA/D変換する異常検出用A/D変換部の一例としての低速A/D変換部11と、上記低速A/D変換部11によりA/D変換されたデータに基づいて、事故判定を行う事故判定部12と、上記事故判定部12からの出力に基づいて起動パルスを出力する起動パルス発生部13と、時刻を計時する計時部14と、上記起動パルスを受けて、計時部14からの時刻データをラッチする時刻データラッチ部15とを有している。上記低速A/D変換部11と事故判定部12で波形異常検出部を構成している。また、上記起動パルス発生部13と計時部14と時刻データラッチ部15で時刻データ/タイミング信号発生部を構成している。
As shown in FIG. 1, the
上記計時部14は、高精度の計時を行い、年月日時分秒の時刻情報以外に1/10,000,000秒単位(0.1μsec単位)の時刻情報も時刻データとして出力する。
The
また、A/D変換基板3は、入力変換器1からの信号をA/D変換するA/D変換部の一例としての高速A/D変換部21と、上記高速A/D変換部21によりA/D変換された信号を記憶して一定時間遅延させて出力する第1波形メモリー部の一例としての事故前データメモリー22と、上記事故前データメモリー22からの一定時間遅延させたサンプリング波形データを記憶するための第2波形メモリー部の一例としての事故波形データメモリー23とを有している。
The A /
この発明の波形記録装置では、波形メモリーユニットは、同一クロック信号を直接接続して使用できる個数単位(例えば2乃至4個)でA/D変換器を同一基板上に実装し、その基板を数枚用いて、多チャンネルの入力波形を高速でA/D変換して記録する一つのシステムを構成している。 In the waveform recording apparatus of the present invention, the waveform memory unit mounts A / D converters on the same substrate in units (for example, 2 to 4) that can be used by directly connecting the same clock signal. One system is used to record multi-channel input waveforms by A / D conversion at high speed.
図1に示す高速A/D変換部21は、内部クロック信号により常時A/D変換を行ってサンプリング波形データを事故前データメモリー22の第1波形データ記憶領域に保存している。事故前データメモリー22は、サイクリックなバッファー構造で、サンプリング波形データが事故前データメモリー22の先頭から端まで記録されると、またポインターが先頭に戻って先頭からサンプリング波形データを保存するようになっている。そのため、サンプリング波形データは、電源が投入されている限り記録され続け、常に事故前データメモリー22のメモリー容量に見合った過去のサンプリング波形データを保持している。
The high-speed A /
事故前データメモリー22には、サンプリング波形データ毎に1ビットのフラグエリア(第1タイミング信号記憶領域)があって、常時は「0」を書き込んでいるが、コントロール基板2から起動パルスが送られてくると、その時点のみ「1」を記録することで、起動パルスの時間軸上の位置を記録する。
The
なお、1回の事故で起動パルスは、何度も送られてくることがあるが、サンプリング波形データ読み出し時には、通常先頭のもののみをA/D変換基板間の同期のために使用する。 Note that the start pulse may be sent many times in one accident, but when reading the sampling waveform data, only the first one is usually used for synchronization between the A / D conversion boards.
図2は上記波形記録装置の複数のA/D変換基板3〜6の要部のブロック図を示している。図2に示すように、各A/D変換基板3〜6には、サンプリングクロック信号発生部の一例としてのクロック信号発振器20と、第1〜第4A/D変換部21A〜21Dと、上記第1〜第4A/D変換部21A〜21Dからのサンプリング波形データを記憶する事故波形データメモリー23とを夫々有する。A/D変換基板3の第1〜第4A/D変換部21Aには、入力変換器1の1ch〜4chの信号が入力され、A/D変換部21Bには、入力変換器1の5ch〜8chの信号が入力され、A/D変換部21Cには、入力変換器1の9ch〜12chの信号が入力され、A/D変換部21Dには、入力変換器1の13ch〜16chの信号が入力される。
FIG. 2 shows a block diagram of the main part of the plurality of A /
ここで、A/D変換基板3〜6の夫々では、第1〜第4A/D変換部21A〜21Dに入力されるクロック信号の時間間隔にバラつきがあってはならず、またクロック抜けやクロック信号と類似の誤パルスがあってもならない。そのため、第1〜第4A/D変換部21A〜21Dは、基板単位で単独にクロック信号発振器20を備えて、それによりA/D変換器としてのシーケンシャルな変換動作を行うように設計している。
Here, in each of the A /
図8は図2に示すA/D変換基板の第1〜第4A/D変換部21A〜21Dのうちの1つの回路構成を示している。図8に示すように、A/D変換部は、アナログ入力信号を増幅する入力アンプ31と、上記入力アンプ31から出力された信号をサンプル/ホールドするサンプル/ホールド回路32と、上記サンプル/ホールド回路32により保持された信号をA/D変換するA/D変換器33と、上記A/D変換器33から出力された12ビットデータをラッチするFIFO回路34と、起動パルスが入力され、シフトクロック信号に基づいて起動パルスをラッチするDタイプフリップフロップ35とを有している。上記サンプル/ホールド回路32は、サンプラー回路などを用いてよい。
FIG. 8 shows a circuit configuration of one of the first to fourth A /
上記Dタイプフリップフロップ35には、ラッチデータとして1ビットデータがFIFO回路34に出力される。また、上記FIFO回路34は、先入れ先出し方式の記憶回路であり、シフトクロック信号に基づいて、A/D変換器33から出力された12ビットデータとDタイプフリップフロップ35から出力された1ビットデータをラッチする。
The D type flip-
図9は図2に示す第1A/D変換基板3と第2A/D変換基板4のA/D変換のタイミングを示している。図9において、(a)は起動パルス、(b)は第1A/D変換基板基板3のサンプル/ホールド指令信号、(c)は第1A/D変換基板基板3のA/D変換指令信号、(d)は第1A/D変換基板基板3のA/D変換クロック信号、(e)は第1A/D変換基板基板3のシフトクロック信号、(f)は第2A/D変換基板基板4のサンプル/ホールド指令信号、(g)は第2A/D変換基板基板4のA/D変換指令信号、(h)は第2A/D変換基板基板4のA/D変換クロック信号、(i)は第2A/D変換基板基板4のシフトクロック信号を示している。
FIG. 9 shows the A / D conversion timing of the first A /
第1〜第4A/D変換基板3〜6(図2に示す)の夫々は、図9に示すサンプル/ホールド指令信号、A/D変換指令信号、A/D変換クロック信号、シフトクロック信号を出力する制御回路(図示せず)を夫々備えており、これら制御回路からの信号は、A/D変換基板間では非同期である。
Each of the first to fourth A /
第1〜第4A/D変換基板3〜6の夫々は、サンプル/ホールド指令信号がハイ(High)レベルのときにサンプル/ホールド回路32によりアナログ信号を取り込み、サンプル/ホールド指令信号がロウ(Low)レベルの期間、アナログ信号の値をサンプル/ホールド回路32に保持する。このとき、サンプリング期間は、十分に確保されていなければ、データの精度に悪影響がある。上記サンプル/ホールド回路32に保持されたアナログ値は、A/D変換指令信号およびA/D変換クロック信号に基づいてA/D変換され、シフトクロック信号でFIFO回路34にラッチされ、FIFO回路34経由で事故前データメモリー22(図1,図2に示す)に転送される。ここで、ホールド期間においてA/D変換クロック信号にクロックの抜けがあってはならない。
Each of the first to fourth A /
そして、第1〜第4A/D変換基板3〜6外のコントロール基板1から供給される起動パルスも、このシフトクロック信号でFIFO回路34にラッチされ、FIFO回路34経由で事故前データメモリー22に転送される。
The activation pulse supplied from the control board 1 outside the first to fourth A /
このように、各A/D変換基板の第1〜第4A/D変換部21A〜21Dは、この動作をシーケンシャルに繰り返すが、このタイミングは、A/D変換基板の独自のクロック信号で制御されており、クロック信号の間隔は不変である。コントロール基板1から供給される起動パルスは、この第1〜第4A/D変換基板3〜6とは非同期で立ち上がる。第1〜第4A/D変換基板3〜6の夫々において、この起動パルスの立ち上がりを検出すると、その次のシフトクロック信号に同期させて、それを1ビットデータとしてFIFO回路34経由で事故前データメモリー22に取り込む。その後、この1ビットデータの信号は、リセット信号によりリセットされて、次の立ち上がりに備える。
As described above, the first to fourth A /
一般に、基板間およびユニット間では、クロック信号はコネクタやケーブルを介して供給されるが、100MHz以上の信号をケーブル経由で供給することは、伝播遅延を生じる他にノイズの影響等を受けて、位相遅れや位相ジッタが生じやすく、そのままA/D変換器のクロック信号とすることができない。 Generally, a clock signal is supplied between a board and a unit via a connector or a cable. However, supplying a signal of 100 MHz or more via a cable is influenced by noise in addition to causing a propagation delay. Phase lag and phase jitter are likely to occur, and cannot be directly used as a clock signal for the A / D converter.
例えば、図5は長さが数mのフラットケーブルで120MHz(1周期約83nsec)のクロック信号を送った場合の受信端の電圧波形を示し、図6はこのクロック信号を受けた受信側のロジック回路ICの出力波形を示している。このようなクロック信号伝送では、図7に示すように、ノイズの影響を受けてクロック信号の周期が変化してしまう。なお、図5〜図7では、縦軸は電圧[V]、横軸は時間を示している。 For example, FIG. 5 shows a voltage waveform at the receiving end when a clock signal of 120 MHz (one cycle of about 83 nsec) is sent with a flat cable having a length of several meters, and FIG. 6 shows the logic of the receiving side that has received this clock signal. The output waveform of the circuit IC is shown. In such clock signal transmission, as shown in FIG. 7, the period of the clock signal changes due to the influence of noise. 5 to 7, the vertical axis represents voltage [V], and the horizontal axis represents time.
このようなクロック信号を用いてA/D変換を行った場合、A/D変換器の動作が保証されず、例えPLL回路を用いて同期させてもクロック信号の変動は避けられない。 When A / D conversion is performed using such a clock signal, the operation of the A / D converter is not guaranteed, and fluctuations in the clock signal are inevitable even if synchronization is performed using a PLL circuit.
これに対して、この発明の波形記録装置では、クロック信号をA/D変換基板3〜6上で各々独立に発生させている。また、事故検出時に時刻データをホールドすると共に、事故検出の起動パルスをA/D変換基板3〜6に供給し、起動パルスの受信時にホールドされた時刻データをコントロール基板2からA/D変換基板3〜6に転送させて記憶すると共に、起動パルス受信時点のサンプリング位置を事故波形データメモリー23に記録する。すなわち、データ収録時は、A/D変換基板3〜6各々の同期がとれていなくても、同一時点を示すタイミング信号(起動パルス)が波形記録の中に記憶され、そのタイミング信号を用いてサンプリング波形データ読み出し時に時間差調整されて一致するようすれば、結果的に時刻同期した波形データを得られる。
On the other hand, in the waveform recording apparatus of the present invention, clock signals are generated independently on the A /
図3は上記波形記録装置のコントロール基板2とA/D変換基板3との間のデータの流れを示している。図3に示すように、コントロール基板2は、起動パルス発生部13で起動パルスを発生させて、A/D変換基板3〜6に送ると共に、コントロール基板2内の計時部14の時刻データを時刻データラッチ部15に取り込みホールドさせる。
FIG. 3 shows a data flow between the
A/D変換基板3〜6は、起動パルスを受信すると、事故前データメモリー22のフラグエリア(第1タイミング信号記憶領域)に起動検出ビット「1」を書き込み、1サンプル分のデータ収集が終わるのを待って、事故前データメモリー22の内容を事故波形データメモリー23に転送する。
When the A /
同時にコントロール基板2内の時刻データラッチ部15にホールドされた起動時刻データを読み出して、A/D変換基板3〜6に転送し、事故波形データメモリー23のヘッダ部(時刻データ記憶領域)に記録する。
At the same time, the start time data held in the time data latch
A/D変換基板3〜6は、事故前データメモリー22の内容を事故波形データメモリー23に転送中も、A/D変換は継続しており、起動パルス受信前のサンプリング波形データを転送し終わると、その後にA/D変換されたサンプリング波形データが事故前データメモリー22経由で事故波形データメモリー23に転送される。
The A /
この事故前データメモリー22と事故波形データメモリー23との間のデータ転送は、ハードウエアによる4096バイトごとのブロック転送である。第1〜第4A/D変換部21A〜21Dのサンプリング速度が数kHzと遅い場合は、CPUとそのソフトウエアが介在して1バイトごとの転送が可能であり、1バイト毎に起動検出時点より何サンプル目のデータであるかを判断してデータ転送を所定サンプル数で終了させることができる。しかしながら、低コストで10MHz程度の高速データ転送を実現するには、ハードウエアによる一定長データのブロック転送を行ったほうが有利である。この実施の形態では、このブロック転送がA/D変換基板3〜6毎に任意のタイミングで行われることを許容し、同一時刻を表す事故検出フラグビット(通常は「0」)を各データに設け、事故検出時のみ「1」のデータを書き込む方式としている。
The data transfer between the
サンプリング波形データ読み出し時は、図4のように、このフラグビットの位置を各A/D変換基板3〜6間で調整することでサンプリング波形データの時刻同期を行う。
At the time of reading the sampling waveform data, time synchronization of the sampling waveform data is performed by adjusting the position of the flag bit between the A /
ここで、読み出されたサンプリング波形データのうち、事故検出時より起動前の波形データ(事故前データメモリー分)に対して、時間を遡って解析することにより、より正確なサージ発生時刻を求めることが可能となる。 Here, out of the sampled waveform data that was read out, the waveform data before the start of the accident from the time of the accident detection (pre-accident data memory) is analyzed retroactively to obtain a more accurate surge occurrence time. It becomes possible.
このようにすることで、結果的にA/D変換基板3〜6間において時刻同期したサンプリング波形データが得られる。この波形記録装置の制御方法は、多数のユニットをリアルタイムで完全に時刻同期させてデータ収集する方法に比べはるかに簡単でかつ低コストである。10MHz程度(または10MHz以上)の高速サンプリング装置の場合、装置が多チャンネル化で大きくなると、全体を完全に同期させるより、ある程度各部を自由に動作させておいた後で、サンプリング波形データ上で時刻同期させた方が簡単確実で低コストである。
As a result, sampling waveform data time-synchronized between the A /
ところで、この波形記録装置の制御方法においても、1サンプリング時間以下の細かな時刻の同期はできない。この発明の波形記録装置の用途においては、10MHzという高速サンプルのために、1サンプリング以下の僅かな時間差は考慮する必要がなく±1サンプリング時間程度の誤差を許容している。また、電力系統の瞬時のサージ波形を取り込むという用途において、1回の起動で取り込むデータ量は時間にして100msec程度であるので各A/D変換基板のクロック間の周期誤差の累積も問題にならない。 By the way, even in the control method of this waveform recording apparatus, it is not possible to synchronize fine time of one sampling time or less. In the application of the waveform recording apparatus of the present invention, since a high-speed sample of 10 MHz is used, it is not necessary to consider a slight time difference of 1 sampling or less, and an error of about ± 1 sampling time is allowed. In addition, in an application that captures an instantaneous surge waveform of the power system, the amount of data captured at one activation is about 100 msec in time, so accumulation of periodic errors between clocks of each A / D conversion board is not a problem. .
このような構成の波形記録装置およびその波形記録装置の制御方法によれば、入力電圧(または入力電流)を所定の電圧レベルの信号が入力変換器1により変換され、その変換された信号を、複数のA/D変換基板3〜6において、第1〜第4A/D変換部21A〜21Dにより、クロック信号発振器20からのサンプリングクロック信号に基づいてA/D変換する。そして、上記第1〜第4A/D変換部21A〜21DによりA/D変換されたサンプリング波形データを事故前データメモリー22に記憶して一定時間遅延させて出力する。このとき、上記事故前データメモリー22にサンプリング波形データを記憶すると共に、事故前データメモリー22に、起動パルス発生部13からの起動パルス(タイミング信号)を記憶する。そして、上記波形異常検出部(11,12)が入力電圧(または入力電流)の波形の異常を検出すると、事故前データメモリー22からの一定時間遅延させたサンプリング波形データを、事故波形データメモリー23に所定サンプリング数記憶すると共に、事故前データメモリー22から読み出されたタイミング信号を、事故波形データメモリー23に所定サンプリング数記憶する。この事故波形データメモリー23のサンプリング波形データ毎に、時刻データラッチ部15からの時刻データを事故波形データメモリー23に記憶する。これにより、A/D変換基板3〜6毎に、それぞれのクロック信号発振器20からのサンプリングクロック信号に基づいてA/D変換することを許容し、同一時刻を表すタイミング信号をサンプリング波形データに対応させて記憶して、サンプリング波形データの読み出し時に、このタイミング信号の時間軸上の位置を各A/D変換基板3〜6間で調整することによって、サンプリング波形データの時刻同期を行うことが可能となる。
According to the waveform recording apparatus having such a configuration and the control method of the waveform recording apparatus, a signal having a predetermined voltage level is converted by the input converter 1 from the input voltage (or input current), and the converted signal is In the plurality of A /
したがって、電力系統の事故時に発生する事故サージのような瞬時の現象を捉えようとする高速サンプリングを行うA/D変換部を備えた波形記録装置において、A/D変換器が複数の基板または距離的に離れた別のユニット内に存在する場合でも、A/D変換動作に悪影響を及ぼさずにかつ低コストで時刻同期した多チャンネルのサンプリング波形データを得ることができる。 Therefore, in a waveform recording apparatus having an A / D converter that performs high-speed sampling to capture an instantaneous phenomenon such as an accident surge that occurs at the time of a power system accident, the A / D converter includes a plurality of substrates or distances. Even in a separate unit, it is possible to obtain multi-channel sampling waveform data that is time-synchronized at low cost without adversely affecting the A / D conversion operation.
また、A/D変換基板3〜6の事故前データメモリー22において、サンプリング波形データを記憶する第1波形データ記憶領域のサンプリング波形データ毎に、コントロール基板2の起動パルス発生部13からの起動パルス(タイミング信号)を記憶する第1タイミング信号記憶領域を設けることによって、サンプリング波形データと波形の異常を検出した時点を表すタイミング信号との対応づけが容易にできる。また、上記A/D変換基板3〜6の事故波形データメモリー23において、波形異常の検出時に第2波形データ記憶領域に所定サンプリング数記憶される事故前データメモリー22からのサンプリング波形データに対応づけて、時刻データラッチ部15からの時刻データを記憶する時刻データ記憶領域と、事故前データメモリー22からの起動パルス(タイミング信号)を記憶する第2タイミング信号記憶領域とを設けることによって、サンプリング波形データのうちの起動パルス(タイミング信号)が示すデータの時刻が時刻データとして記録されるので、各A/D変換基板3〜6間で同一時刻のタイミング信号によりサンプリング波形データの時間軸を一致させて、サンプリング波形データの時刻同期を容易に行うことができる。
Further, in the
また、上記事故判定部12において、入力電圧(または入力電流)の実効値,波高値,平均値,歪率または周波数の少なくとも1つが所定の条件を満たすときに、入力電圧(または入力電流)の波形が異常であるとすることにより、入力波形の異常を確実に捉えることができる。
In the
また、上記複数のA/D変換基板3〜6の第1〜第4A/D変換部21A〜21Dよりも長いサンプリング周期で、入力変換器1により変換された信号を異常検出用の低速A/D変換部11によりA/D変換して、その低速A/D変換部11によりA/D変換された異常検出用サンプリング波形データに基づいて、事故判定部12により入力電圧または入力電流の波形の異常を判定することによって、低速A/D変換器を用いてサンプリング数の少ないデータの演算により異常判定することが可能となり、演算負荷を低減でき、回路を簡略化して低コスト化できる。
Further, the signal converted by the input converter 1 with a sampling period longer than that of the first to fourth A /
なお、入力電圧(または入力電流)の波形の異常を判定は、A/D変換されたデジタルデータを演算するものに限らず、アナログ回路により行ってもよい。 Note that the abnormality of the waveform of the input voltage (or input current) is not limited to the calculation of the A / D converted digital data, but may be performed by an analog circuit.
上記実施の形態では、入力変換部としてPT(Potential Transformer)やCT(Current Transformer)を用いた入力変換器を備えた波形記録装置について説明したが、入力変換部はこれに限らず、コンデンサや抵抗による分圧器などの他の入力変換部を用いた波形記録装置にこの発明を適用してもよい。 In the above embodiment, the waveform recording apparatus including the input converter using PT (Potential Transformer) or CT (Current Transformer) as the input conversion unit has been described. However, the input conversion unit is not limited to this, and a capacitor or resistor The present invention may be applied to a waveform recording apparatus using another input conversion unit such as a voltage divider.
この発明の具体的な実施の形態について説明したが、この発明は上記実施の形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。 Although specific embodiments of the present invention have been described, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.
1…入力変換器
3…コントロール基板
3〜6…A/D変換基板
11…低速A/D変換部
12…事故判定部
13…起動パルス発生部
14…計時部
15…時刻データラッチ部
20…クロック信号発振器
21…高速A/D変換部
21A…第1A/D変換部
21B…第2A/D変換部
21C…第3A/D変換部
21D…第4A/D変換部
22…事故前データメモリー
23…事故波形データメモリー
DESCRIPTION OF SYMBOLS 1 ...
Claims (5)
上記複数の波形メモリーユニットは夫々、
サンプリングクロック信号を発生するサンプリングクロック信号発生部と、
上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、上記サンプリングクロック信号発生部からの上記サンプリングクロック信号に基づいてA/D変換するA/D変換部と、
上記A/D変換部によりA/D変換されたサンプリング波形データを記憶して一定時間記憶した後に出力する第1波形メモリー部と、
上記第1波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データを記憶するための第2波形メモリー部と
を有し、
上記コントロールユニットは、
上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を検出する波形異常検出部と、
上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記波形の異常を検出した時点を示すタイミング信号とを発生する時刻データ/タイミング信号発生部と
を有し、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出すると、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点を示す上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第1波形メモリー部に記憶すると共に、上記第1波形メモリー部からの所定サンプリング数の上記サンプリング波形データと、その所定サンプリング数のサンプリング波形データに対応づけられた上記第1波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点の上記時刻データとを上記第2波形メモリー部に記憶することを特徴とする波形記録装置。 A waveform recording device comprising an input conversion unit, a plurality of waveform memory units, and a control unit for controlling the plurality of waveform memory units,
Each of the plurality of waveform memory units is
A sampling clock signal generator for generating a sampling clock signal;
An A / D converter that performs A / D conversion on the signal obtained by converting the input voltage or input current into a predetermined voltage level by the input converter based on the sampling clock signal from the sampling clock signal generator;
A first waveform memory unit for storing the sampling waveform data A / D converted by the A / D conversion unit and storing it for a predetermined time;
A second waveform memory unit for storing the sampling waveform data delayed from the first waveform memory unit by the predetermined time;
The control unit
A waveform abnormality detection unit for detecting an abnormality in the waveform of the input voltage or the input current input to the input conversion unit;
A time data / timing signal generator for generating time data when a waveform abnormality of the input voltage or the input current is detected by the waveform abnormality detector and a timing signal indicating the time when the waveform abnormality is detected; Have
When the waveform abnormality detecting unit of the control unit detects an abnormality in the waveform of the input voltage or the input current, in the plurality of waveform memory unit, the waveform from the time data / timing signal generator of the control unit The timing signal indicating the time point at which the abnormality is detected is stored in the first waveform memory unit in association with the sampling waveform data at the time point at which the waveform abnormality is detected, and the predetermined sampling from the first waveform memory unit is performed. the number of the sampling waveform data, and the timing signal from the first waveform memory portion associated to the predetermined sampling number of sampling waveform data, the waveform from the time data / timing signal generator of the control unit above at the time of detection of the abnormality And time data waveform recording device and to store in the second waveform memory portion.
上記複数の波形メモリーユニットの上記第1波形メモリー部は夫々、上記サンプリング波形データを記憶する第1波形データ記憶領域と、上記第1波形データ記憶領域に記憶される上記サンプリング波形データ毎に設けられ、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記タイミング信号を記憶する第1タイミング信号記憶領域とを有し、
上記複数の波形メモリーユニットの上記第2波形メモリー部は夫々、上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したとき、上記第1波形メモリー部からの上記一定時間遅延させた上記サンプリング波形データと上記タイミング信号を記憶する第2波形データ記憶領域と、上記第2波形データ記憶領域に記憶される上記サンプリング波形データに対応づけて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記時刻データを記憶する時刻データ記憶領域および上記第1波形メモリー部からの上記タイミング信号を記憶する第2タイミング信号記憶領域とを有することを特徴とする波形記録装置。 The waveform recording apparatus according to claim 1,
The first waveform memory section of the plurality of waveform memory units is provided for each of the first waveform data storage area for storing the sampling waveform data and the sampling waveform data stored in the first waveform data storage area. A first timing signal storage area for storing the timing signal from the time data / timing signal generator of the control unit;
Each of the second waveform memory units of the plurality of waveform memory units is delayed by the predetermined time from the first waveform memory unit when the waveform abnormality detection unit detects a waveform abnormality of the input voltage or the input current. A second waveform data storage area for storing the sampling waveform data and the timing signal, and the time data / timing of the control unit in association with the sampling waveform data stored in the second waveform data storage area. A waveform recording apparatus comprising: a time data storage area for storing the time data from the signal generating section; and a second timing signal storage area for storing the timing signal from the first waveform memory section.
上記波形異常検出部は、上記入力電圧または上記入力電流の実効値,波高値,平均値,歪率または周波数の少なくとも1つが所定の条件を満たすとき、上記入力電圧または上記入力電流の波形が異常であるとすることを特徴とする波形記録装置。 In the waveform recording device according to claim 1 or 2,
The waveform abnormality detection unit detects that the waveform of the input voltage or the input current is abnormal when at least one of the effective value, peak value, average value, distortion rate, or frequency of the input voltage or the input current satisfies a predetermined condition. A waveform recording apparatus, characterized in that
上記波形異常検出部は、
上記複数の波形メモリーユニットの上記A/D変換部よりも長いサンプリング周期で、上記入力変換部により変換された信号をA/D変換する異常検出用A/D変換部を有し、
上記異常検出用A/D変換部によりA/D変換された異常検出用サンプリング波形データに基づいて、上記入力電圧または上記入力電流の波形の異常を判定することを特徴とする波形記録装置。 In the waveform recording device according to any one of claims 1 to 3,
The waveform abnormality detection unit
An abnormality detection A / D conversion unit that performs A / D conversion on the signal converted by the input conversion unit at a longer sampling cycle than the A / D conversion unit of the plurality of waveform memory units;
A waveform recording apparatus, wherein an abnormality of the waveform of the input voltage or the input current is determined based on the abnormality detection sampling waveform data A / D converted by the abnormality detection A / D converter.
上記各波形メモリーユニットにおいて、上記入力変換部により入力電圧または入力電流が所定の電圧レベルに変換された信号を、サンプリングクロック信号発生部からのサンプリングクロック信号に基づいてA/D変換部によりA/D変換するステップと、
上記A/D変換部によりA/D変換されたサンプリング波形データを第1波形メモリー部に記憶して一定時間遅延させ出力するステップと、
上記コントロールユニットにおいて、上記入力変換部に入力された上記入力電圧または上記入力電流の波形の異常を波形異常検出部により検出するステップと、
上記コントロールユニットにおいて、上記波形異常検出部により上記入力電圧または上記入力電流の波形の異常を検出した時点の時刻データと上記波形の異常を検出した時点を示すタイミング信号とを時刻データ/タイミング信号発生部により発生するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点を示す上記タイミング信号を、上記波形の異常を検出した時点の上記サンプリング波形データに対応づけて上記第1波形メモリー部に記憶するステップと、
上記コントロールユニットの上記波形異常検出部が上記入力電圧または上記入力電流の波形の異常を検出したときに、上記複数の波形メモリーユニットにおいて、上記第1波形メモリー部からの所定サンプリング数の上記サンプリング波形データと、その所定サンプリング数のサンプリング波形データに対応づけられた上記第1波形メモリー部からの上記タイミング信号と、上記コントロールユニットの上記時刻データ/タイミング信号発生部からの上記波形の異常を検出した時点の上記時刻データとを上記第2波形メモリー部に記憶するステップと
を有することを特徴とする波形記録装置の制御方法。 A method for controlling a waveform recording apparatus, comprising: an input conversion unit; a plurality of waveform memory units; and a control unit for controlling the plurality of waveform memory units.
In each of the waveform memory units, a signal obtained by converting the input voltage or the input current to a predetermined voltage level by the input conversion unit is converted into an A / D conversion unit based on the sampling clock signal from the sampling clock signal generation unit. D converting step;
Storing the sampling waveform data A / D-converted by the A / D conversion unit in the first waveform memory unit, delaying it for a predetermined time, and outputting it;
In the control unit, detecting a waveform abnormality of the input voltage or the input current input to the input conversion unit by a waveform abnormality detection unit;
In the control unit, time data when the waveform abnormality detector detects an abnormality of the waveform of the input voltage or the input current and a timing signal indicating the time of detection of the abnormality of the waveform are generated as time data / timing signal. Steps generated by the department,
When the waveform abnormality detecting unit of the control unit has detected an abnormality in the waveform of the input voltage or the input current, in the plurality of waveform memory unit, said from the time data / timing signal generator of the control unit Storing the timing signal indicating a time point at which a waveform abnormality is detected in the first waveform memory unit in association with the sampling waveform data at the time point at which the waveform abnormality is detected;
When the waveform abnormality detection unit of the control unit detects an abnormality in the waveform of the input voltage or the input current, the sampling waveform of the predetermined number of samplings from the first waveform memory unit in the plurality of waveform memory units. Data , the timing signal from the first waveform memory unit associated with the sampling waveform data of the predetermined sampling number, and the abnormality of the waveform from the time data / timing signal generation unit of the control unit are detected. And storing the time data at the time in the second waveform memory unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146963A JP4729596B2 (en) | 2008-06-04 | 2008-06-04 | Waveform recording apparatus and method for controlling waveform recording apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008146963A JP4729596B2 (en) | 2008-06-04 | 2008-06-04 | Waveform recording apparatus and method for controlling waveform recording apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009294031A JP2009294031A (en) | 2009-12-17 |
JP4729596B2 true JP4729596B2 (en) | 2011-07-20 |
Family
ID=41542338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008146963A Active JP4729596B2 (en) | 2008-06-04 | 2008-06-04 | Waveform recording apparatus and method for controlling waveform recording apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4729596B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017141430A1 (en) * | 2016-02-19 | 2017-08-24 | 三菱電機株式会社 | Fault waveform recording device |
CN114594342B (en) * | 2022-03-21 | 2023-03-28 | 国网安徽省电力有限公司电力科学研究院 | Power distribution network ground fault judgment input waveform consistency processing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003254996A (en) * | 2002-02-28 | 2003-09-10 | Yokogawa Electric Corp | Waveform measuring device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56158954A (en) * | 1980-05-13 | 1981-12-08 | Tohoku Electric Power Co Inc | Dynamic characteristic recorder for electric power system |
JPS6266122A (en) * | 1985-09-18 | 1987-03-25 | Yokogawa Electric Corp | Multi-input waveform storage device |
JPH01117568A (en) * | 1987-10-30 | 1989-05-10 | Nec Corp | Binary picture magnification and reduction device |
JPH02271267A (en) * | 1989-04-13 | 1990-11-06 | Toshiba Corp | Apparatus for measuring overvoltage |
JP3102486B2 (en) * | 1989-11-17 | 2000-10-23 | 株式会社日立製作所 | Digital protection relay analyzer |
JP3410267B2 (en) * | 1995-09-07 | 2003-05-26 | 横河電機株式会社 | Recording system |
JP3002650B2 (en) * | 1997-05-09 | 2000-01-24 | 中部電力株式会社 | Power system lightning fault judgment |
JP4062480B2 (en) * | 2001-02-23 | 2008-03-19 | 横河電機株式会社 | Waveform recorder |
JP4817819B2 (en) * | 2005-11-30 | 2011-11-16 | 日置電機株式会社 | Waveform display device |
-
2008
- 2008-06-04 JP JP2008146963A patent/JP4729596B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003254996A (en) * | 2002-02-28 | 2003-09-10 | Yokogawa Electric Corp | Waveform measuring device |
Also Published As
Publication number | Publication date |
---|---|
JP2009294031A (en) | 2009-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110321316B (en) | Multi-channel synchronous data acquisition self-adaptive training control device and method | |
JP2001289892A (en) | Method and device for measuring jitter | |
TWI442241B (en) | Data Synchronization System and Method for Multi - measure Instrument | |
JPH05215873A (en) | Continuous time interpolator | |
CN109445753B (en) | Data acquisition and active synchronous framing system based on interactive caching technology | |
JP2545356Y2 (en) | Counting circuit | |
US7395175B2 (en) | Digital data recording apparatus, sampling data identification method thereof, and program for identifying sampling data | |
US7825839B2 (en) | Measuring device and measuring method for measuring the power of a high-frequency signal | |
CN102594741A (en) | Communication circuit and method of adjusting sampling clock signal | |
JP4729596B2 (en) | Waveform recording apparatus and method for controlling waveform recording apparatus | |
CN103048506B (en) | Method for calibrating data merging sequences of parallel acquisition system | |
JP4266350B2 (en) | Test circuit | |
US8885058B2 (en) | Automatic low noise sampling of image and timing signals and signal delay compensation | |
CN117116311A (en) | Multichannel trigger readout circuit with time interval measurement function | |
US5548232A (en) | Method and apparatus for detecting/storing waveform peak value | |
CN115541955A (en) | Oscilloscope for realizing analog triggering | |
CN107491009B (en) | A kind of angular transducer signal synchronous collection method | |
KR100242972B1 (en) | Tracking control circuit of panel display device | |
JPH0774634A (en) | Waveform storage device | |
JP4876886B2 (en) | Data storage device | |
US20230047259A1 (en) | Measurement device and measurement method | |
JP2004272403A (en) | Process input/output device and monitor control system using the same | |
CN111490785B (en) | Time delay measuring device and method of data acquisition system | |
US20240171369A1 (en) | An incoherent clocking method | |
JP3945389B2 (en) | Time-voltage converter and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4729596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |