JP4724850B2 - 時分割多重化を使用した通信システム用低雑音ハイブリッド回路 - Google Patents

時分割多重化を使用した通信システム用低雑音ハイブリッド回路 Download PDF

Info

Publication number
JP4724850B2
JP4724850B2 JP2006507017A JP2006507017A JP4724850B2 JP 4724850 B2 JP4724850 B2 JP 4724850B2 JP 2006507017 A JP2006507017 A JP 2006507017A JP 2006507017 A JP2006507017 A JP 2006507017A JP 4724850 B2 JP4724850 B2 JP 4724850B2
Authority
JP
Japan
Prior art keywords
during
time slot
level
switching signal
line driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006507017A
Other languages
English (en)
Other versions
JP2006520162A (ja
Inventor
リウ,ドンタイ
Original Assignee
ユーティースターコム・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユーティースターコム・インコーポレーテッド filed Critical ユーティースターコム・インコーポレーテッド
Publication of JP2006520162A publication Critical patent/JP2006520162A/ja
Application granted granted Critical
Publication of JP4724850B2 publication Critical patent/JP4724850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0292Arrangements specific to the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0298Arrangement for terminating transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/0002Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Telephonic Communication Services (AREA)

Description

本願は、2003年3月10日出願の、本願と同じ名称を有する米国特許仮出願第60/453562号の優先権を主張するものである。
本発明は一般にデジタル加入者線(DSL)用のモデムの分野に関する。より詳細には、本発明は、バランス・ネットワークに対しての要件をなくす時分割多重化(TDM)DSLで使用するためのハイブリッド・アーキテクチャのモデムを提供する。
ほとんどのxDSLシステムは周波数ドメイン・デュプレクス(FDD)あるいは周波数ドメイン・マルチプレクス(FDM)の信号送信で動作する。これらシステムについての送信信号および受信信号は、同じ撚線対上を同時に伝搬する。発信信号を送信しながら着信信号を受信できるように、モデムは、典型的には、ハイブリッド間(trans-hybrid)平衡回路網を採用している。そのようなモデムでは、ライン・ドライバは、送信信号用のソースおよび受信信号用の終端器の両方として働く。
図1は典型的な従来技術のデバイスを示す。抵抗値R1及びR2をそれぞれ有する抵抗2および4は撚線対6用のロード負荷抵抗器であり、ライン・ドライバ8によって終端される。インピーダンスZa、Zb、ZcおよびZdを有するインダクタ10、12、14および16は、撚線対の上の混合信号から受信信号を分離するハイブリッド平衡回路網(HBN)を形成する。HBNは、受信信号と送信信号とを分離するだけでなく、ライン・ドライバからの雑音が受信出力へ出現するのをなくすことを支援する。ライン・ドライバによって生成される雑音は、通常、本質的にランダムであり、抑制されない場合には受信機の信号対雑音比(S/N)を低下させることがある。通常、HBNは、受信S/N上のライン・ドライバ雑音の影響をなくすのに十分な20dBだけ受信出力ライン18の送信信号および雑音を減衰できる。
HBNを使用する不利益は、受信信号も約3.5dBだけ減衰されることである。これは受信信号の雑音フロアを低下させ、受信機の設計をより困難にする。HBNの別の副作用は、ライン・ドライバの電力散逸を増大させることである。熱雑音と余分な電力散逸のと間でのトレードオフが存在する。HBNが原因で、ライン・ドライバの電力消費量が10パーセント増加することも珍しいことではない。
多くのモデムにおいて、電力効率を高めるために、いわゆる「能動終端」方式がハイブリッド回路で使用される。これらの方式は、能動インピーダンスを使用してライン負荷抵抗の一部を置換し、それにより小さい抵抗値が使用され得るようになり、その結果として送信機の電力の無駄を低減する。典型的な能動終端されたDSLモデム・ハイブリッド回路を図2に示す。
能動終端は、抵抗R3、R4、R5およびR6を有する抵抗20、22、24および26を追加することによって作られ、HBNノードからライン・ドライバへのフィードバックを提供する。能動インピーダンス合成の度合いは、(R1+R2)/Zoとして定義される能動終端比(ATR)によって測定されることができる。ここでZoは公称ライン・インピーダンスである。ほとんどのDSLループでは、Zo=100オームである。従来、ラインを適切に終端させるためには、R1=R2=Zo/2とすることが必要である。能動終端ハイブリッドでは、R1=R2<Zoとなり、ライン・ドライバの電力消費量を減少させる。R1=R2=0の極端な場合では、ライン・ドライバ電力散逸量の50%が節約される。実際の実施形態では、ATRは0.1〜0.5の範囲となる。
しかし、能動終端の導入は、モデムでの受信信号を更に減衰する。この減衰は、ATRにほぼ比例する。ATRが0.2のときは40%の電力を節約するが、受信信号の14dBの追加の減衰をもたらし、合計雑音フロアを17.5dB悪化させる。DSLラインのバックグラウンド雑音は−140dBmである。典型的な能動インピーダンス・モデムは有効雑音フロアを−157.5dBmへと変化させ、受信増幅器の設計を困難にしかつ高価なものにする。
従って、雑音フロアの低下を低減させて受信機用の増幅器の設計要件を簡素にするための、HBNを含まない、DSL用モデム・アーキテクチャを採用することが望ましい。
本発明を使用して実施される時分割多重化(TDM)プロトコルを採用するデジタル加入者線(DSL)用のモデムは、送信信号を受信するための入力部と、撚線対を受信機へ接続するピグテールを有する撚線対へ接続するための出力部とを有するライン・ドライバを内蔵する。負荷抵抗は、ライン・ドライバ出力部と受信機との間に結合され、ライン・ドライバまたは並列能動インピーダンス用の飽和負荷回路は、スイッチング信号に応答して低雑音終端で負荷抵抗を終端するために使用される。スイッチング信号は、TDMプロトコルの受信時間スロットと同期して生成される。
本発明のこれらおよびその他の特徴および利点は、以下の詳細な説明を添付図面と関連して考慮して参照することによって更によく理解されよう。
本発明は、時分割多重化(TDM)DSLシステムを採用し、送信信号および受信信号が同じ撚線対で異なる時間スロットに生じる。TDM用途では、送信(Tx)信号と受信(Rx)信号との物理的分離が、FDMシステムにおいてのようには必要でない。Rx信号は、HBNを使用せずにラインから直接タップされる。従って、信号は結果として減衰されない。しかし、Rx信号がラインから直接タップされる場合、ライン・ドライバ雑音のかなりの部分が含まれることになる。典型的なライン・ドライバは、約−135〜−145dBmの雑音を発生させ、5dBまで回復不能のS/N劣化を生じさせる。
図面を参照すると、図3本発明の第1の実施形態を示す。ライン・ドライバ30はその入力部でTx信号を受信する。撚線対6はネットワークのモデムを相互接続する。この実施形態では、抵抗値R1およびR2を有する負荷抵抗32、34は、撚線対の導線と、ライン・ドライバの出力部とに接続される。抵抗32および抵抗34は、ライン・ドライバの出力段を飽和状態へと駆動することによって必要な低雑音終端を提供して、受信タイムスロット中に終端される。スイッチング信号SWは、ライン・ドライバの入力部へ接続されるトランジスタQ1およびQ2の入力部へ印加される。コンデンサC1およびC2はライン・ドライバの入力部を絶縁(isolate)する。SWの高レベルは、負レールでライン・ドライバ出力を飽和状態へと駆動して、抵抗32および抵抗34の低いインピーダンスおよび極低雑音の終端を提供する。受信機36は、Rx信号用の撚線対に接続される。
図5は、モデム中の負荷抵抗の終端のためのSW信号とTDMのRx信号およびTx信号との関係を示す。送信タイムスロット46中に、SW信号は低に留まって、ライン・ドライバをその通常機能で動作させる。受信タイムスロット48では、SW信号は、タイミング・ロジック44(図3および図4に示す)により高にされて、ライン・ドライバ出力を飽和させ、負荷抵抗の低雑音終端を提供する。
負荷抵抗の能動終端がライン・ドライバの電力消費量を低減させることが望ましい、即ち、R1+R2<>Zoのモデムの適用では、静的ターミネーター(static terminator)へ切り替えるとインピーダンスの不整合をもたらす。そのような用途に適合するために、本発明を採用したモデムの第2の実施形態を図4に示す。抵抗値R7(R7の公称値=Zo−(R1+R2))を有する抵抗40により作られる平衡インピーダンスは、ライン・ドライバ出力部と並列なスイッチ42で抵抗32と34との間に橋絡(bridge)される。この実施形態には、その出力を浮かせる能力を有するライン・ドライバが採用される。スイッチング信号SWは、スイッチを動作させるものであり、ライン・ドライバのPD入力部に接続されてその出力を浮遊させる。代替実施形態では、スイッチ42は、リレーあるいはCMOSトランジスタである。スイッチング信号SWのタイミングは、第1の実施形態に関して図5に関連して前述したものである。
特許法によって必要とされるように本発明を詳細にここまで記載してきたが、当業者は、本明細書で開示する特定の実施形態への変更および置換を認識するであろう。そのような変更は、添付の特許請求の範囲で定義されるような本発明の精神および意図の範囲内である。
図1は、HBNを採用した従来技術のDSLモデムの概略図である。 図2は、ライン・ドライバの電力消費量の削減のためのHBNおよび能動インピーダンスを有する従来技術のDSLモデムの概略図である。 図3は、受動終端を採用した本発明の第1の実施形態の概略図である。 図4は、能動終端で使用する第2の実施形態の概略図である。 図5は、本発明に関する送信信号、受信信号およびスイッチング信号のタイム・チャートである。

Claims (9)

  1. 時分割多重化(TDM)プロトコルを採用したデジタル加入者線(DSL)用モデムであって、
    送信信号を受信する入力部と、撚線対(6)への接続のための出力部とを有するライン・ドライバ(30)と、
    前記撚線対を受信機(36)へ接続する手段であって、前記時分割多重化プロトコルの受信タイムスロット(48)の間に前記撚線対から前記受信機へ受信信号を提供する、接続する手段と、
    前記ライン・ドライバの出力部と、前記撚線対を前記受信機へ接続する前記接続する手段とに結合された負荷抵抗(32、34)と、
    前記時分割多重化プロトコルの前記受信タイムスロットの間に1つのレベルを有し、送信タイムスロット(46)の間に別のレベルを有するスイッチング信号を生成する手段と、
    前記受信タイムスロットの間の前記スイッチング信号の前記1つのレベルに応じて、前記受信タイムスロットの間に前記ライン・ドライバの出力部において低インピーダンスを提供する手段であって、
    ドレインが前記ライン・ドライバの第1の入力に接続され、エミッタが接地接続され、ゲートが前記スイッチング信号を生成する前記生成する手段に接続された第1のトランジスタ(Q1)であって、前記受信タイムスロットの間に前記1つのレベルを有する前記スイッチング信号を受信する、第1のトランジスタ(Q1)と、
    ドレインが前記ライン・ドライバの第2の入力に接続され、エミッタが接地接続され、ゲートが前記スイッチング信号を生成する前記生成する手段に接続された第2のトランジスタ(Q2)であって、前記受信タイムスロットの間に前記1つのレベルを有する前記スイッチング信号を受信する、第2のトランジスタ(Q2)と、
    前記ライン・ドライバの前記入力を絶縁する手段(C1、C2)と
    から構成され、
    それにより前記負荷抵抗を終端させ、前記受信信号に対する前記ライン・ドライバからの雑音の影響を低下させる、低インピーダンスを提供する手段と
    を備えたことを特徴とするデジタル加入者線用モデム。
  2. 前記スイッチング信号を生成するための前記生成する手段は、前記時分割多重化プロトコルの前記受信タイムスロット(48)と同期するタイミング・ロジック(44)を含むことを特徴とする請求項1に記載のデジタル加入者線用モデム。
  3. 前記受信タイムスロットの間の前記スイッチング信号の前記1つのレベルは高のレベルからなり、前記送信タイムスロットの間の前記スイッチング信号の前記別のレベルは低のレベルからなることを特徴とする請求項1に記載のデジタル加入者線用モデム。
  4. 時分割多重化(TDM)プロトコルを採用したデジタル加入者線(DSL)用モデムであって、
    送信信号を受信する入力部と、撚線対(6)への接続のための出力部とを有するライン・ドライバ(30)と、
    前記撚線対と接続される受信機(36)であって、前記時分割多重化プロトコルの受信タイムスロット(48)の間に前記撚線対から信号を受信する受信機と、
    前記ライン・ドライバの出力部と、前記撚線対とに結合された負荷抵抗(32、34)と、
    前記時分割多重化プロトコルの前記受信タイムスロットの間に1つのレベルを有し、送信タイムスロット(46)の間に別のレベルを有するスイッチング信号を生成する回路と、
    前記負荷抵抗の間に遮断可能に接続された平衡用抵抗(40)と、
    前記スイッチング信号に応答するスイッチ(42)と
    を備え、
    前記受信タイムスロットの間に、前記1つのレベルを有する前記スイッチング信号は、前記ライン・ドライバへ接続され、それにより前記ライン・ドライバの出力を浮いた状態とし、
    前記1つのレベルを有する前記スイッチング信号は、前記スイッチを機能させて前記平衡用抵抗を前記負荷抵抗へ接続し、それにより前記撚線対のインピーダンスと、前記平衡用抵抗および前記負荷抵抗を合わせたインピーダンスとを整合させ、
    前記送信タイムスロットの間に、前記別のレベルを有するスイッチング信号は、前記スイッチを機能させて、前記平衡用抵抗と前記負荷抵抗および前記ライン・ドライバとの接続を遮断する
    ことを特徴とするデジタル加入者線用モデム。
  5. 前記受信タイムスロットの間の前記スイッチング信号の前記1つのレベルは高のレベルからなり、前記送信タイムスロットの間の前記スイッチング信号の前記別のレベルは低のレベルからなることを特徴とする請求項4に記載のデジタル加入者線用モデム。
  6. 前記負荷抵抗のインピーダンスは前記撚線対の前記インピーダンスよりも小さく、それにより前記送信タイムスロットの間の送信信号の送信の間の前記ライン・ドライバの電力消費を低減することを特徴とする請求項4に記載のデジタル加入者線用モデム。
  7. 時分割多重化(TDM)プロトコルを採用したデジタル加入者線(DSL)用モデムを動作させる方法であって、
    前記モデムの受信機(36)および撚線対を接続するステップであって、それにより前記時分割多重化プロトコルの受信タイムスロット(48)の間に前記撚線対から前記受信機へ受信信号を提供するステップと、
    前記時分割多重化プロトコルの前記受信タイムスロットの間に1つのレベルを有し、送信タイムスロット(46)の間に別のレベルを有するスイッチング信号を生成するステップと、
    前記受信タイムスロットの間に、前記1つのレベルを有する前記スイッチング信号を、前記ライン・ドライバへ接続し、それにより前記ライン・ドライバの出力を浮いた状態とするステップと、
    前記1つのレベルを有する前記スイッチング信号を用いて前記モデムのスイッチ(42)を機能させて、前記モデムの平衡用抵抗を前記モデムの負荷抵抗(32、34)へ接続し、それにより前記撚線対のインピーダンスと、前記平衡用抵抗および前記負荷抵抗を合わせたインピーダンスとを整合させるステップと、
    前記送信タイムスロットの間に、前記別のレベルを有するスイッチング信号を用いて前記スイッチを機能させて、前記平衡用抵抗と前記負荷抵抗および前記ライン・ドライバとの接続を遮断するステップと
    を備えることを特徴とする方法
  8. 前記受信タイムスロットの間の前記スイッチング信号の前記1つのレベルは高のレベルからなり、前記送信タイムスロットの間の前記スイッチング信号の前記別のレベルは低のレベルからなることを特徴とする請求項7に記載の方法
  9. 前記負荷抵抗のインピーダンスは前記撚線対の前記インピーダンスよりも小さく、それにより前記送信タイムスロットの間の送信信号の送信の間の前記ライン・ドライバの電力消費を低減することを特徴とする請求項7に記載の方法
JP2006507017A 2003-03-10 2004-03-09 時分割多重化を使用した通信システム用低雑音ハイブリッド回路 Expired - Fee Related JP4724850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US45356203P 2003-03-10 2003-03-10
US60/453,562 2003-03-10
PCT/US2004/007233 WO2004082193A2 (en) 2003-03-10 2004-03-09 Low noise hybrid circuit for communications systems using time division multiplexing

Publications (2)

Publication Number Publication Date
JP2006520162A JP2006520162A (ja) 2006-08-31
JP4724850B2 true JP4724850B2 (ja) 2011-07-13

Family

ID=32990785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006507017A Expired - Fee Related JP4724850B2 (ja) 2003-03-10 2004-03-09 時分割多重化を使用した通信システム用低雑音ハイブリッド回路

Country Status (4)

Country Link
US (1) US6901059B2 (ja)
EP (1) EP1606892A4 (ja)
JP (1) JP4724850B2 (ja)
WO (1) WO2004082193A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8472351B2 (en) * 2009-10-28 2013-06-25 Transwitch Corporation Fast Ethernet and HDMI Ethernet channel physical layer circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139758A (ja) * 1994-11-11 1996-05-31 Hitachi Ltd 双方向伝送方法、双方向伝送システムおよび信号伝送装置
JP2001007742A (ja) * 1999-04-22 2001-01-12 Matsushita Electric Ind Co Ltd 双方向伝送回路及びバスシステム
JP2002247616A (ja) * 2001-02-22 2002-08-30 Nec Eng Ltd 回線終端装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4932022A (en) * 1987-10-07 1990-06-05 Telenova, Inc. Integrated voice and data telephone system
JPH0222926A (ja) * 1988-07-12 1990-01-25 Hitachi Ltd 半導体集積回路装置
JPH03139943A (ja) * 1989-10-25 1991-06-14 Nec Corp 変復調装置
JPH04157860A (ja) * 1990-10-20 1992-05-29 Fujitsu Ltd モデム信号検出器
JPH05110803A (ja) * 1991-10-14 1993-04-30 Murata Mach Ltd モデム装置
JPH0677962A (ja) * 1992-05-29 1994-03-18 Victor Co Of Japan Ltd 光無線データ伝送システム
US5592510A (en) * 1994-03-29 1997-01-07 Apple Computer, Inc. Common mode early voltage compensation subcircuit for current driver
US6385235B1 (en) * 1997-04-22 2002-05-07 Silicon Laboratories, Inc. Direct digital access arrangement circuitry and method for connecting to phone lines
US6124727A (en) * 1997-07-11 2000-09-26 Adaptec, Inc. Bias compensator for differential transmission line with voltage bias
US7933295B2 (en) * 1999-04-13 2011-04-26 Broadcom Corporation Cable modem with voice processing capability
US7023868B2 (en) * 1999-04-13 2006-04-04 Broadcom Corporation Voice gateway with downstream voice synchronization
US6765931B1 (en) * 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
US6741120B1 (en) * 2001-08-07 2004-05-25 Globespanvirata, Inc. Low power active filter and method
US6650177B1 (en) * 2001-08-07 2003-11-18 Globespanvirata, Inc. System and method for tuning an RC continuous-time filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139758A (ja) * 1994-11-11 1996-05-31 Hitachi Ltd 双方向伝送方法、双方向伝送システムおよび信号伝送装置
JP2001007742A (ja) * 1999-04-22 2001-01-12 Matsushita Electric Ind Co Ltd 双方向伝送回路及びバスシステム
JP2002247616A (ja) * 2001-02-22 2002-08-30 Nec Eng Ltd 回線終端装置

Also Published As

Publication number Publication date
JP2006520162A (ja) 2006-08-31
US6901059B2 (en) 2005-05-31
US20040202193A1 (en) 2004-10-14
WO2004082193A3 (en) 2005-06-09
EP1606892A4 (en) 2012-01-04
EP1606892A2 (en) 2005-12-21
WO2004082193A2 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US5841841A (en) Networking computers via shared use of voice telephone lines
US6693916B1 (en) Method and system for combining symmetric DSL signals and voice signals
JP2959353B2 (ja) エコーキャンセラ装置
US20050175189A1 (en) Dual microphone communication device for teleconference
CA2277534A1 (en) Combined xdsl and voice line card
KR20080031209A (ko) 단일 트랜스포머 디지털 분리 장벽
US20150085907A1 (en) Method and apparatus for providing data and telephony services
CA2571245C (en) Amplifier for unshielded twisted pair wire signals
US6459684B1 (en) Multiplexed codec for an ADSL system
JP4724850B2 (ja) 時分割多重化を使用した通信システム用低雑音ハイブリッド回路
US7149305B2 (en) Combined sidetone and hybrid balance
US6639911B1 (en) Data communications system with splitterless operation
KR100325582B1 (ko) 전화선을 통한 랜 데이터 전송장치
CA2456397C (en) Integrated digital subscriber line transceiver
KR20010018110A (ko) 랜 데이터 전송장치
US7170927B2 (en) Methods and apparatus for an ADSL transceiver
US20110148477A1 (en) Signal transmission device
JP3695332B2 (ja) 電話線を介して音声とデータとを同時に伝送するための回路
US6473507B1 (en) Apparatus and method for isolating transients associated with a digital subscriber line
US6930567B2 (en) Transmission system
US7039020B1 (en) Near-echo suppression
JP2002185261A (ja) 増幅装置
CN101155217A (zh) 可降低串音现象的话音分离装置
JPS60247394A (ja) 加入者回路
EP1014657A1 (en) Loop telephone line assembly and methods

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090612

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090911

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090918

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091009

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

R150 Certificate of patent or registration of utility model

Ref document number: 4724850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees