JP4721746B2 - プロセス制御用コンピュータシステム - Google Patents
プロセス制御用コンピュータシステム Download PDFInfo
- Publication number
- JP4721746B2 JP4721746B2 JP2005099121A JP2005099121A JP4721746B2 JP 4721746 B2 JP4721746 B2 JP 4721746B2 JP 2005099121 A JP2005099121 A JP 2005099121A JP 2005099121 A JP2005099121 A JP 2005099121A JP 4721746 B2 JP4721746 B2 JP 4721746B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- process control
- hard disk
- computer system
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
しかし、ハードディスクは、書き込み速度がCPU速度に比べて遅いが、大容量であるので、システム構築上、必須の記憶装置である。
最近では、コンピュータシステムを高信頼性とするため、パーソナルコンピュータ内のハードディスクを2重化する仕組み(RAID)や、システム全体の処理速度と、システム全体の信頼性との双方の問題を解決するために、シリコンディスクを採用する方法も提案されている。
コンピュータシステム立上時、各パーソナルコンピュータを起動し、プロセス制御装置をコントロールする制御用コンピュータのハードディスクに格納されている制御用コンピュータを動作するのに必要なイメージファイルをランダムアクセスメモリに展開し、前記プロセス制御装置との間で送受信されるデータを、前記通信回線で接続されている他のパーソナルコンピュータへ送信可能な状態とした後、制御用コンピュータの指示に基づき、制御用コンピュータのハードディスクへの接続を停止することを特徴とするプロセス制御用コンピュータシステムである。
プロセス制御用コンピュータ1及びデータ保存用コンピュータ2は、図1に示すように、その内部に中央処理ユニットCPU、ハードディスクHD、ランダムアクセスメモリRAMを搭載し、それぞれ通信回線3に通信用インターフェース1Aを介して接続されている。さらにプロセス制御用コンピュータ1は、プロセス制御装置用インターフェース1Bを介してプロセス制御装置5に接続されている。図1、2中、6はハードディスクバス、7はメモリバス、8、9はI/Oバスをそれぞれ示す。なお、コンピュータ1、2がそれぞれ内蔵する中央処理ユニットをCPU1、2、ハードディスクをHD1、2、ランダムアクセスメモリをRAM1、2という。
である必要はなく、別の通信方法を採用しても何ら問題ない。
これに対し、図2に示すように、コンピュータシステム立上後、制御用コンピュータ1のクHD1をアクセス可能とした状態では、ハードディスク内に格納したオペレーティングシステム(OS)、プロセス制御装置5に関連するファイルなどを、制御用コンピュータ1のCPU1で実行し、処理後のファイルのデータ等も制御用コンピュータ1のHD1に格納する仕組みとなっているため、制御用コンピュータ1のHD1に故障が生じると、生産品の出荷管理に多大な影響を及ぼすし、プロセス制御装置5の制御速度も遅くなるなどの問題がある。
2 データ保存用コンピュータ
3 通信回線
4 制御用信号線
5 プロセス制御装置
6 ハードディスクバス
7 メモリバス
8、9 I/Oバス
1A 通信用インターフェース
1B プロセス制御装置用インターフェース
CPU 中央処理ユニット
HD ハードディスク
RAM ランダムアクセスメモリ
Claims (1)
- 少なくとも2台のパーソナルコンピュータを用い、パーソナルコンピュータ同士を通信回線で接続すると共に、そのうち1台のパーソナルコンピュータをプロセス制御装置に接続して構築してなるプロセス制御用コンピュータシステムであって、
コンピュータシステム立上時、各パーソナルコンピュータを起動し、プロセス制御装置をコントロールする制御用コンピュータのハードディスクに格納されている制御用コンピュータを動作するのに必要なイメージファイルをランダムアクセスメモリに展開し、前記プロセス制御装置との間で送受信されるデータを、前記通信回線で接続されている他のパーソナルコンピュータへ送信可能な状態とした後、制御用コンピュータの指示に基づき、制御用コンピュータのハードディスクへの接続を停止することを特徴とするプロセス制御用コンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099121A JP4721746B2 (ja) | 2005-03-30 | 2005-03-30 | プロセス制御用コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005099121A JP4721746B2 (ja) | 2005-03-30 | 2005-03-30 | プロセス制御用コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006277592A JP2006277592A (ja) | 2006-10-12 |
JP4721746B2 true JP4721746B2 (ja) | 2011-07-13 |
Family
ID=37212256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005099121A Active JP4721746B2 (ja) | 2005-03-30 | 2005-03-30 | プロセス制御用コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4721746B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104063251B (zh) * | 2014-07-02 | 2017-11-10 | 东风电子科技股份有限公司 | 基于k线通信更新发动机控制器程序和数据的系统及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11249901A (ja) * | 1998-03-04 | 1999-09-17 | Mitsubishi Electric Corp | オンラインディスクレスシステム |
JP2003131878A (ja) * | 2001-10-23 | 2003-05-09 | Arihito Mita | モバイルオペレーティングシステム |
JP4144380B2 (ja) * | 2003-03-06 | 2008-09-03 | ブラザー工業株式会社 | ネットワークシステム、情報処理装置及びプログラム |
-
2005
- 2005-03-30 JP JP2005099121A patent/JP4721746B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006277592A (ja) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8949502B2 (en) | PCIe NVRAM card based on NVDIMM | |
WO2020001354A1 (zh) | 主备容器系统切换 | |
JP2011170589A (ja) | ストレージ制御装置、ストレージ装置およびストレージ制御方法 | |
JP2018116648A (ja) | 情報処理装置、その制御方法、及びプログラム | |
JP2005196490A (ja) | データ多重化のためのシステム及び方法 | |
WO2009107212A1 (ja) | ストレージ装置、ストレージ制御装置およびストレージ制御方法 | |
KR100827287B1 (ko) | 반도체 보조 기억 장치 및 이를 이용한 데이터 저장 방법 | |
US10216595B2 (en) | Information processing apparatus, control method for the information processing apparatus, and recording medium | |
JP4721746B2 (ja) | プロセス制御用コンピュータシステム | |
JP2007280313A (ja) | 冗長化システム | |
JP5103823B2 (ja) | 情報処理装置および入出力要求制御方法 | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
JP4867896B2 (ja) | 情報処理システム | |
JP2007206949A (ja) | ディスクアレイ装置、ディスクアレイ装置の制御方法、ディスクアレイ装置の制御プログラム | |
US20100125704A1 (en) | Storage control apparatus and storage system | |
KR101317763B1 (ko) | 반도체 저장 장치 기반 데이터 복구 | |
WO2016006108A1 (ja) | ストレージおよびその制御方法 | |
JP2010128808A (ja) | ストレージ制御装置 | |
JP2006260393A (ja) | Cpuシステム | |
EP3327521B1 (en) | Duplexing process control device | |
JP2021114165A (ja) | ストレージ制御装置及びストレージ制御プログラム | |
JP2009266117A (ja) | Usbメモリ装置、及び、それを用いたプラグインアプリケーションシステム | |
KR20110037092A (ko) | 램 및 플래시 인터페이스를 가지는 하이브리드 메모리 구조 및 데이터 저장 방법 | |
JP2023183437A (ja) | 記憶システムおよび記憶方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110405 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4721746 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |