JP4721746B2 - プロセス制御用コンピュータシステム - Google Patents

プロセス制御用コンピュータシステム Download PDF

Info

Publication number
JP4721746B2
JP4721746B2 JP2005099121A JP2005099121A JP4721746B2 JP 4721746 B2 JP4721746 B2 JP 4721746B2 JP 2005099121 A JP2005099121 A JP 2005099121A JP 2005099121 A JP2005099121 A JP 2005099121A JP 4721746 B2 JP4721746 B2 JP 4721746B2
Authority
JP
Japan
Prior art keywords
computer
process control
hard disk
computer system
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005099121A
Other languages
English (en)
Other versions
JP2006277592A (ja
Inventor
誠康 岡田
顕正 藤木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
JFE Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JFE Steel Corp filed Critical JFE Steel Corp
Priority to JP2005099121A priority Critical patent/JP4721746B2/ja
Publication of JP2006277592A publication Critical patent/JP2006277592A/ja
Application granted granted Critical
Publication of JP4721746B2 publication Critical patent/JP4721746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Description

本発明は、プロセス制御用コンピュータと他のパーソナルコンピュータとを通信回線を介して接続してなるプロセス制御用コンピュータシステムに関する。
近年、パーソナルコンピュータの性能が著しく向上した結果、プロセス制御装置がパーソナルコンピュータに接続され、コントロールされていると共に、データを共有化するため、他のパーソナルコンピュータとを通信回線を介して接続されている。一般にパーソナルコンピュータは、ハードディスク内に格納したファイル(オペレーティングシステム(OS)、プロセス制御を実行する為のファイル、制御結果をハードディスク内に格納するファイルなど)を中央処理ユニット(CPUと称される)で実行し、処理後のファイルのデータ等もハードディスクに格納する仕組みとなっている。このため、パーソナルコンピュータを起動した後、生産設備のプロセス制御を実施中に、ハードディスクに故障が生じると、生産設備の運転や生産品の品質管理に多大な影響を及ぼす。ハードディスクは、内部でディスクが高速に回転している記憶装置であり、振動に弱く、ファイル読み出し、ファイル書き込み等のアクセス中に電源を切ると故障してしまうという問題や、ハードディスクは精密な回転装置であるため、構造上数年の寿命しか有しないという問題もある。
このため、コンピュータ同士が通信回線を介して接続してなるコンピュータシステムシステム全体の信頼性がハードディスク起因の故障によって損なわれている。
しかし、ハードディスクは、書き込み速度がCPU速度に比べて遅いが、大容量であるので、システム構築上、必須の記憶装置である。
最近では、コンピュータシステムを高信頼性とするため、パーソナルコンピュータ内のハードディスクを2重化する仕組み(RAID)や、システム全体の処理速度と、システム全体の信頼性との双方の問題を解決するために、シリコンディスクを採用する方法も提案されている。
しかし、ハードディスクを2重化したコンピュータシステムでは、信頼性の面では改善できるが、システム全体の処理速度の向上はそれほどでもない。また、シリコンディスクとして使用されるフラッシュメモリは、アクセス中に電源を切っても故障せず、振動に強い記憶装置ではあるが、フラッシュメモリは、書き込み回数が増加すると、データを書き込むことができなくなるエラー発生頻度が増大し、システム全体の信頼性が低下するという、問題がある。
そこで例えば、地震などの外的要因によるハードディスク破壊により、システム運用に支障を発生させないようにすると共に、大容量のオペレーティングシステム(OS)やアプリケーション(APL)の起動を可能にするオンラインディスクレスシステムが提案されている(特許文献1)。特許文献1に記載のオンラインディスクレスシステムは、ランダムアクセスメモリを有するコンピュータと、該コンピュータの指示に基づき、OSやAPLなどのファイルを格納している外部記憶装置を制御するコントローラと、前記外部記憶装置に電源を供給する電源装置を備えている。
特開平11−249901号公報
上記特許文献1に記載のオンラインディスクレスシステムによれば、起動時には、コントローラがコンピュータからの命令により、ハードディスクに接続し、記憶装置(HD)を起動させる。そして、コンピュータは、記憶装置に格納されているファイルをランダムアクセスメモリに転送する。起動後、コントローラは、記憶装置(HD)の接続を停止させることで、システム運用に支障を発生させないようにしている。
しかしながら、特許文献1に記載のコンピュータシステムは、オンラインディスクレスシステムの起動後にトラブルが発生した場合、上記コンピュータのランダムアクセスメモリに転送されているファイルを、前記外部記憶装置に転送するように構成されているが、プロセス制御用コンピュータシステムを構築しようとした場合、高速かつ高信頼性のシステム制御を実現することが困難であるという問題があった。
本発明は、上記従来技術の問題を前記課題を解決し、高速かつ高信頼性のシステム制御を実現するプロセス制御用コンピュータシステムを提供することを目的とする。
本発明は、少なくとも2台のパーソナルコンピュータを用い、パーソナルコンピュータ同士を通信回線で接続すると共に、そのうち1台のパーソナルコンピュータをプロセス制御装置に接続して構築してなるプロセス制御用コンピュータシステムであって、
コンピュータシステム立上時、各パーソナルコンピュータを起動し、プロセス制御装置をコントロールする制御用コンピュータのハードディスクに格納されている制御用コンピュータを動作するのに必要なイメージファイルをランダムアクセスメモリに展開し、前記プロセス制御装置との間で送受信されるデータを、前記通信回線で接続されている他のパーソナルコンピュータへ送信可能な状態とした後、制御用コンピュータの指示に基づき、制御用コンピュータのハードディスクへの接続を停止することを特徴とするプロセス制御用コンピュータシステムである。
本発明によれば、コンピュータシステム立上後に、予期しない強い振動が制御用コンピュータのハードディスクに加わり、制御用コンピュータのハードディスクが故障したとしても、前記制御用コンピュータのランダムアクセスメモリに前記プロセス制御装置との送受信データ及び前記プロセス制御装置を制御するためのファイルが展開されているから、前記プロセス制御装置をコントロールしつつ、前記プロセス制御装置との送受信データを前記通信回線で接続されている他のパーソナルコンピュータへ送信することができる。したがって、係るプロセス制御用コンピュータシステムは、高信頼性を有する。
また、前記プロセス制御装置を制御するためのファイルを制御用コンピュータのランダムアクセスメモリに展開しているので、前記プロセス制御装置を制御するためのファイルを当該制御用コンピュータのハードディスクに格納したままとした場合に比べて、前記プロセス制御装置を高速に制御することができる。したがって、係るプロセス制御用コンピュータシステムは、高速なシステムである。
また、本発明に係るプロセス制御用コンピュータシステムは、予期しないことが発生して制御用コンピュータ自体が故障した場合でも、コンピュータシステム立上後からある時までの間の送受信データがデータ保存用パーソナルコンピュータに送信され、データ保存用パーソナルコンピュータのハードディスクに格納されているため、故障した制御用コンピュータに代えて、故障していないパーソナルコンピュータを前記通信回線に接続することにより、コンピュータシステムを短期間に復帰することができる。
上記データ保存用コンピュータは、コンピュータシステム立上後、当該データ保存用コンピュータの電源装置から電源が供給されているので、信頼性が劣るが、データ保存用コンピュータのハードディスクが万一故障した場合でも、前記プロセス制御装置は、制御用コンピュータでコントロールされているから、プロセス制御装置をコントロールする速度が若干低下する可能性が有るが、システム全体に大きな影響を与えることはない。上記データ保存用コンピュータが故障した場合、システム全体が大きな影響を受ける以前に、故障したデータ保存用コンピュータを前記通信回線から切り離し、前記通信回線に故障していないパーソナルコンピュータを接続すればよい。
図1に本発明の一実施例を示す。図1は、本発明の実施の形態にかかるコンピュータシステム立上後の状態を示す模式図である。本発明の実施の形態にかかるコンピュータシステムは、プロセス制御用コンピュータ1と他のパーソナルコンピュータ2とを通信回線3を介して接続してなるコンピュータシステムである。ここで、前記通信回線3で接続されている他のパーソナルコンピュータ2は、ハードディスクHD2を有し、コンピュータシステム立上後において、内蔵するハードディスクHD2が常時アクセス可能な状態とされ、制御用コンピュータ1から送られてくるデータを当該ハードディスクHD2に保存できるので、以下、データ保存用コンピュータという。
なお、プロセス制御用コンピュータ1もパーソナルコンピュータとされている。プロセス制御用コンピュータ1及びデータ保存用コンピュータ2は、例えば図3に示すように、CRT、キーボード、マウスなどの入出力装置を有するパーソナルコンピュータとする。図3中、プロセス制御装置5は、例えば、工場で製造した製品の出荷検査を行う検査装置である。
ここでは、通信回線3を構内LANの代表的なイーサネット(登録商標)として説明する。4は、制御用信号線を示す。
プロセス制御用コンピュータ1及びデータ保存用コンピュータ2は、図1に示すように、その内部に中央処理ユニットCPU、ハードディスクHD、ランダムアクセスメモリRAMを搭載し、それぞれ通信回線3に通信用インターフェース1Aを介して接続されている。さらにプロセス制御用コンピュータ1は、プロセス制御装置用インターフェース1Bを介してプロセス制御装置5に接続されている。図1、2中、6はハードディスクバス、7はメモリバス、8、9はI/Oバスをそれぞれ示す。なお、コンピュータ1、2がそれぞれ内蔵する中央処理ユニットをCPU1、2、ハードディスクをHD1、2、ランダムアクセスメモリをRAM1、2という。
本発明の実施の形態にかかるコンピュータシステムは、コンピュータシステム立上後の状態において、図1に示すように、プロセス制御用コンピュータ1のHD1にアクセス不可とされている。すなわち、コンピュータシステム立上後の状態では、プロセス制御用コンピュータ1のHD1に論理的に接続されていない(物理的には接続されている)。一方、コンピュータシステム立上後の状態で、データ保存用コンピュータ2のHD2は、論理的に接続され、アクセス可能とされている。
このような状態とする際、本発明の実施の形態にかかるコンピュータシステムは、コンピュータシステム立上時、各パーソナルコンピュータ1、2を起動し、制御用コンピュータ1のHD1に格納されているコンピュータ1を動作するのに必要なイメージファイルをRAM1に展開し、プロセス制御装置5との間で送受信されるデータを、通信回線3で接続されているデータ保存用コンピュータ2へ送信可能な状態とした後、制御用コンピュータ1のHD1への論理的接続を停止することで、図1に示したように、プロセス制御用コンピュータ1のHD1にアクセス不可の状態としている。
ここで、前記コンピュータ1を動作するのに必要なイメージファイルには、プロセス制御装置5との間で送受信されるデータを、制御用コンピュータ1のRAM1に一時的に書き込むファイル、RAM1に一時的に書き込まれたデータを通信用インターフェース1Aに送るファイル、及びプロセス制御装置5をコントロールするファイルなどが含まれる。なお、コンピュータシステム立上時には、制御用コンピュータ1及びデータ保存用コンピュータ2を起動することにより、それぞれHD1、HD2からオペレーティングシステム(OS)、各種ドライバファイルなどなども対応するRAM1、RAM2に展開される。
したがって、本発明の実施の形態にかかるコンピュータシステムは、コンピュータシステム立後、図1に示したように、ハードディスクHD1はアクセス不可、ハードディスクHD2はアクセス可能となっている状態なので、制御用コンピュータ1のRAM1に展開しているプロセス制御装置5に関連するファイルにより、プロセス制御装置5を高速でコントロールしつつ、制御用コンピュータ1のRAM1に書き込まれたプロセス制御装置5との間の送受信データを通信回線3を介してデータ保存用コンピュータ2のHD2に保存することができる。
以上の説明した実施例では制御用コンピュータ1が1台とデータ保存用コンピュータ2が1対1の構成であるが、N対Nの構成にすることも可能である。また、制御用コンピュータ1とデータ保存用コンピュータ2の通信方法についても、イーサネット(登録商標)
である必要はなく、別の通信方法を採用しても何ら問題ない。
これに対し、図2に示すように、コンピュータシステム立上後、制御用コンピュータ1のクHD1をアクセス可能とした状態では、ハードディスク内に格納したオペレーティングシステム(OS)、プロセス制御装置5に関連するファイルなどを、制御用コンピュータ1のCPU1で実行し、処理後のファイルのデータ等も制御用コンピュータ1のHD1に格納する仕組みとなっているため、制御用コンピュータ1のHD1に故障が生じると、生産品の出荷管理に多大な影響を及ぼすし、プロセス制御装置5の制御速度も遅くなるなどの問題がある。
本発明の実施の形態にかかるコンピュータシステム立上後、制御用コンピュータ1のハードディスクHD1をアクセス不可とした状態を示す模式図である。 図1に示すコンピュータシステム立上後、制御用コンピュータ1のハードディスクHD1をアクセス可能とした状態の模式図である。 各パーソナルコンピュータに設けて好適な入出力装置を示す外観図である。
符号の説明
1 制御用コンピュータ
2 データ保存用コンピュータ
3 通信回線
4 制御用信号線
5 プロセス制御装置
6 ハードディスクバス
7 メモリバス
8、9 I/Oバス
1A 通信用インターフェース
1B プロセス制御装置用インターフェース
CPU 中央処理ユニット
HD ハードディスク
RAM ランダムアクセスメモリ

Claims (1)

  1. 少なくとも2台のパーソナルコンピュータを用い、パーソナルコンピュータ同士を通信回線で接続すると共に、そのうち1台のパーソナルコンピュータをプロセス制御装置に接続して構築してなるプロセス制御用コンピュータシステムであって、
    コンピュータシステム立上時、各パーソナルコンピュータを起動し、プロセス制御装置をコントロールする制御用コンピュータのハードディスクに格納されている制御用コンピュータを動作するのに必要なイメージファイルをランダムアクセスメモリに展開し、前記プロセス制御装置との間で送受信されるデータを、前記通信回線で接続されている他のパーソナルコンピュータへ送信可能な状態とした後、制御用コンピュータの指示に基づき、制御用コンピュータのハードディスクへの接続を停止することを特徴とするプロセス制御用コンピュータシステム。
JP2005099121A 2005-03-30 2005-03-30 プロセス制御用コンピュータシステム Active JP4721746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005099121A JP4721746B2 (ja) 2005-03-30 2005-03-30 プロセス制御用コンピュータシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005099121A JP4721746B2 (ja) 2005-03-30 2005-03-30 プロセス制御用コンピュータシステム

Publications (2)

Publication Number Publication Date
JP2006277592A JP2006277592A (ja) 2006-10-12
JP4721746B2 true JP4721746B2 (ja) 2011-07-13

Family

ID=37212256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005099121A Active JP4721746B2 (ja) 2005-03-30 2005-03-30 プロセス制御用コンピュータシステム

Country Status (1)

Country Link
JP (1) JP4721746B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104063251B (zh) * 2014-07-02 2017-11-10 东风电子科技股份有限公司 基于k线通信更新发动机控制器程序和数据的系统及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11249901A (ja) * 1998-03-04 1999-09-17 Mitsubishi Electric Corp オンラインディスクレスシステム
JP2003131878A (ja) * 2001-10-23 2003-05-09 Arihito Mita モバイルオペレーティングシステム
JP4144380B2 (ja) * 2003-03-06 2008-09-03 ブラザー工業株式会社 ネットワークシステム、情報処理装置及びプログラム

Also Published As

Publication number Publication date
JP2006277592A (ja) 2006-10-12

Similar Documents

Publication Publication Date Title
US8949502B2 (en) PCIe NVRAM card based on NVDIMM
WO2020001354A1 (zh) 主备容器系统切换
JP2011170589A (ja) ストレージ制御装置、ストレージ装置およびストレージ制御方法
JP2018116648A (ja) 情報処理装置、その制御方法、及びプログラム
JP2005196490A (ja) データ多重化のためのシステム及び方法
WO2009107212A1 (ja) ストレージ装置、ストレージ制御装置およびストレージ制御方法
KR100827287B1 (ko) 반도체 보조 기억 장치 및 이를 이용한 데이터 저장 방법
US10216595B2 (en) Information processing apparatus, control method for the information processing apparatus, and recording medium
JP4721746B2 (ja) プロセス制御用コンピュータシステム
JP2007280313A (ja) 冗長化システム
JP5103823B2 (ja) 情報処理装置および入出力要求制御方法
JP2008226111A (ja) 2重化コントローラシステム、その稼動系コントローラ
JP2007334668A (ja) メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム
JP4867896B2 (ja) 情報処理システム
JP2007206949A (ja) ディスクアレイ装置、ディスクアレイ装置の制御方法、ディスクアレイ装置の制御プログラム
US20100125704A1 (en) Storage control apparatus and storage system
KR101317763B1 (ko) 반도체 저장 장치 기반 데이터 복구
WO2016006108A1 (ja) ストレージおよびその制御方法
JP2010128808A (ja) ストレージ制御装置
JP2006260393A (ja) Cpuシステム
EP3327521B1 (en) Duplexing process control device
JP2021114165A (ja) ストレージ制御装置及びストレージ制御プログラム
JP2009266117A (ja) Usbメモリ装置、及び、それを用いたプラグインアプリケーションシステム
KR20110037092A (ko) 램 및 플래시 인터페이스를 가지는 하이브리드 메모리 구조 및 데이터 저장 방법
JP2023183437A (ja) 記憶システムおよび記憶方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4721746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350