JP4719991B2

JP4719991B2 - Method for manufacturing silicon carbide semiconductor device

Info

Publication number: JP4719991B2
Application number: JP2001069189A
Authority: JP
Inventors: 信之加藤; 有一竹内
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2001-03-12
Filing date: 2001-03-12
Publication date: 2011-07-06
Anticipated expiration: 2021-03-12
Also published as: JP2002270559A

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（以下、ＳｉＣという）からなる半導体基板を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＳｉＣは、Ｓｉと比べて硬度が高く、また、拡散しにくい材質であることから、ＳｉＣ基板に拡散層を形成する場合にイオン注入法を用いても、高濃度で深い拡散層を形成することが困難であった。また、形成した拡散層に結晶欠陥が生じ、ＰＮジャンクションでリーク電流が発生するという問題もあった。
【０００３】
これらの問題を解決するものとして、ＳｉＣ基板にトレンチを形成したのち、トレンチ内が埋め込まれるようにＳｉＣをエピタキシャル成長させることにより、拡散層と同様の不純物層を形成する方法が挙げられる。
【０００４】
【発明が解決しようとする課題】
上記エピタキシャル成長による不純物層形成を行う場合には、後処理として平坦化工程を行わなければならない。すなわち、図７（ａ）〜（ｄ）に示すように、ＳｉＣ基板Ｊ１を用意し、ＳｉＣ基板Ｊ１にトレンチＪ２を形成したのち、トレンチＪ２を埋め込むようにＳｉＣ層Ｊ３がエピタキシャル成長され、その後、表面平坦化によってＳｉＣ層Ｊ３の不要部分を除去することになる。
【０００５】
しかしながら、この表面平坦化の際に、ＳｉＣ層Ｊ３とＳｉＣ基板Ｊ１とが同じ透明材料（透明もしくは半透明）であるＳｉＣで構成されていることから、ＳｉＣ基板Ｊ１の表面と同じ位置まで平坦化が行われたことを検知することができない。例えば、平坦化の際にＳｉＣ基板Ｊ１に形成されたトレンチＪ２の輪郭を認識することが可能であるが、このトレンチＪ２の輪郭はＳｉＣ基板Ｊ１の表面が露出するまで平坦化が進む前であったも、その後であっても常に認識可能な状態となっていることから、トレンチＪ２の輪郭に基づいて平坦化の位置を検知することができない。このため、精度よくＳｉＣ層Ｊ３の厚さを制御することが困難であった。
【０００６】
本発明は上記点に鑑みて、ＳｉＣ基板に形成したトレンチに、ＳｉＣ層を埋め込むことで不純物層を形成する場合において、ＳｉＣ層の平坦化の際の平坦化位置の検出を行えるようにし、ＳｉＣ層の厚さ制御が行えるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１ないし１５に記載の発明では、炭化珪素半導体基板（１）を用意する工程と、炭化珪素半導体基板に対してトレンチ（２）を形成する工程と、炭化珪素半導体基板のうち、トレンチが形成されていない領域に、トレンチよりも浅いマーカー（３、５）を形成する工程と、トレンチを埋め込むように、不純物がドーピングされた炭化珪素層（４）を成膜する工程と、炭化珪素層を平坦化する工程とを含み、マーカーが無くなったことを確認した時に、平坦化工程を止めるようにすることを特徴とする。
【０００８】
このように、トレンチよりも浅いマーカーを形成しておき、マーカーが無くなったことを確認することで、炭化珪素層の平坦化位置の検出を行うことができ、炭化珪素層の厚さ制御を行えるようにできる。例えば、請求項２に示すように、炭化珪素半導体基板のうち、トレンチが形成されていない領域を部分的に除去することによってマーカーを形成しても良いし、請求項５に示すように、炭化珪素半導体基板のうち、トレンチが形成されていない領域にマーカー用膜（５）を形成するようにしても良い。なお、マーカー用膜としては、請求項６に示すように、グラファイト層、エピタキシャル成長させた炭化珪素膜、炭化珪素層と異なる不純物がドーピングされた炭化珪素膜のいずれか１つを用いることができる。
【０００９】
請求項３に記載の発明では、トレンチ形成工程及びマーカー形成工程では、トレンチの深さとマーカーの深さとの差分が、炭化珪素半導体基板に形成される不純物層として必要な厚みとなるように、トレンチ及びマーカーの深さを設定することを特徴とする。このようにすれば、平坦化工程を止めたときに残る炭化珪素層の厚みが、不純物層として必要とされる厚みとなるようにできる。
【００１０】
請求項６に記載の発明において、トレンチ形成工程では、トレンチ深さが、炭化珪素半導体基板に形成される不純物層として必要な厚みとなるように、トレンチの深さを設定することを特徴とする。このようにすることで、請求項３と同様の効果を得ることができる。
【００１１】
また、請求項７に示すように、炭化珪素半導体基板のうち、トレンチが形成されていない領域に不純物をイオン注入することで、拡散層からなるマーカーを形成することもできる。この場合、請求項８に示すように、マーカーとなる拡散層を形成するための不純物として、炭化珪素層にドーピングされた不純物とは異なるものを用いる。
【００１２】
請求項９に記載の発明においては、平坦化工程では、炭化珪素層を研磨することによって平坦化を行うことを特徴とする。このように、研磨によって平坦化工程を行うことができる。この場合、請求項１０に示すように、マーカーが無くなったことの確認を、炭化珪素半導体基板の裏面からＳｉＣ基板を透過させて行うことができ、また、請求項１１に示すように、マーカーが無くなったことの確認を、炭化珪素層を除去しながら行うことができる。
【００１３】
請求項１２に記載の発明においては、平坦化工程では、炭化珪素層をエッチングすることによって平坦化を行うことを特徴とする。このように、エッチングによって平坦化工程を行うことができる。この場合、マーカーが無くなったことの確認を、請求項１３に示すように平坦化の際のエッチング表面の発光状態の変化によって行ったり、請求項１４に示すようにマーカーからの反射光の変化によって行ったり、請求項１５に示すようにマーカーへの透過光の変化によって行ったりすることができる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１５】
【発明の実施の形態】
（第１実施形態）
図１（ａ）〜（ｄ）に、本発明の第１実施形態における炭化珪素半導体装置の製造工程を示す。この図は、不純物層が形成される炭化珪素半導体装置の不純物製造工程を示したものである。なお、図１の各図において、紙面左側が半導体装置の上面図、紙面右側が半導体装置の断面図を示しているものとする。
【００１６】
まず、図１（ａ）に示すように、ＳｉＣ基板１を用意する。そして、図１（ｂ）に示すように、ＳｉＣ基板１に対して不純物層形成用のトレンチ２を形成すると共に、トレンチ２よりも十分に浅いマーカー３を形成する。例えば、フォトリソグラフィによる選択エッチングにより、トレンチ２やマーカー３を形成することができる。このとき、トレンチ２の深さとマーカー３の深さ差分が、不純物層として必要とされる厚みと一致するように（もしくは、それ以上となるように）する。
【００１７】
続いて、図１（ｃ）に示すように、トレンチ２及びマーカー３を埋め込むようにＳｉＣ層４をエピタキシャル成長させる。そして、例えば、ＣＭＰ（Chemical Mecanical Polish）等により、図１（ｄ）に示すように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ層４を表層部から順に除去していき、ＳｉＣ基板１の表面が露出するまで平坦化を進めたのち、さらに、ＳｉＣ基板１と共にＳｉＣ層４を除去していく。このとき、ＳｉＣ基板１もＳｉＣ層４も共に透明もしくは半透明であることから、平坦化の開始時点から常にマーカー３の輪郭が見えた状態になる。そして、平坦化が進み、マーカー３の深さ分だけＳｉＣ基板１と共にＳｉＣ層４が除去されるとマーカー３が消失するため、マーカー３が消失したことが確認された時点で平坦化を止める。
【００１８】
このようにすれば、所望の位置で平坦化を止めることができ、トレンチ２の深さとマーカー３の深さの差分が平坦化後のＳｉＣ層４の厚さとなる。従って、本実施形態のようにトレンチ２の深さとマーカー３の深さとの差分、つまり、平坦化後に残るＳｉＣ層４の厚み分を不純物層として必要とされる厚みと一致させることで、狙った厚みの不純物層を形成することができる。これにより、ＳｉＣ層４の平坦化の際の平坦化位置の検出を行うことができ、精度良くＳｉＣ層４の厚さ制御を行うことができる。
【００１９】
（第２実施形態）
図２に、本発明の第２実施形態における炭化珪素半導体装置の製造工程を示す。この図に基づき、本実施形態における炭化珪素半導体装置の製造方法について説明する。なお、図２の各図において、紙面左側が半導体装置の上面図、紙面右側が半導体装置の断面図を示しているものとする。
【００２０】
まず、図２（ａ）に示すように、ＳｉＣ基板１を用意する。そして、図２（ｂ）に示すように、ＳｉＣ基板１に対して不純物層形成用のトレンチ２を形成すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を形成しない部分にマーカー用膜５を形成する。例えば、マーカー用膜５としてグラファイト膜、ＳｉＣ層４とは異なる導電型の不純物をドーピングしたＳｉＣ膜、もしくはイオン注入層（つまり、ＳｉＣ層４とは異なる色となる膜）等を採用することができる。これらトレンチ２の形成とマーカー用膜５の形成はいずれが先であっても良い。そしてこのとき、トレンチ２の深さが不純物層として必要とされる厚みと一致するようにする。
【００２１】
続いて、図２（ｃ）に示すように、トレンチ２を埋め込むようにＳｉＣ層４をエピタキシャル成長させる。このとき、マーカー用膜５としてグラファイト膜等を用いると、エピタキシャル成長が選択的に行われる。そして、例えばＣＭＰ等により、図２（ｄ）に示すように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ層４を表層部から順に除去していき、マーカー用膜５の表面が露出するまで平坦化を進めたのち、さらに、マーカー用膜５と共にＳｉＣ層４を除去していく。このとき、ＳｉＣ層４が透明もしくは半透明であることから、平坦化の開始時点から常にマーカー用膜５の輪郭が見えた状態になる。そして、平坦化が進み、マーカー用膜５の厚み分除去されると、マーカー用膜５が消失するため、マーカー用膜５が消失したことが確認された時点で平坦化を止める。
【００２２】
このようにすれば、ＳｉＣ基板１の表面で平坦化を止めることができ、トレンチ２の深さ分が平坦化後のＳｉＣの厚さとなる。このようにしても、第１実施形態と同様の効果を得ることができる。また、本実施形態の場合にはＳｉＣ基板１側を平坦化する必要がないため、スループットが良い。
【００２３】
（第３実施形態）
図３に、本発明の第３実施形態における炭化珪素半導体装置の製造工程を示す。この図に基づき、本実施形態における炭化珪素半導体装置の製造方法について説明する。
【００２４】
まず、図３（ａ）に示すように、ＳｉＣ基板１を用意する。そして、図３（ｂ）に示すように、ＳｉＣ基板１に対して不純物層形成用のトレンチ２を形成すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を形成しない部分にマーカー用膜５を形成する。例えば、マーカー用膜５としてＳｉＣ層４とは異なる導電型の不純物をドーピングしたＳｉＣ膜、もしくはイオン注入層等を採用することができる。これらトレンチ２の形成とマーカー用膜５の形成はいずれが先であっても良い。そしてこのとき、トレンチ２の深さが不純物層として必要とされる厚みと一致するようにする。
【００２５】
続いて、図３（ｃ）に示すように、トレンチ２を埋め込むようにＳｉＣ層４をエピタキシャル成長させる。そして、例えばドライエッチングによるエッチバックにより、図３（ｄ）に示すように、ＳｉＣ層４を平坦化する。例えば、光の強度、波長等のモニタリングを行う発光状態モニタ部１０により、ＳｉＣ基板１の上面側における発光状態をモニタリングしつつ、ＳｉＣ層４を表層部から順に除去していき、マーカー用膜５の表面が露出するまで平坦化を進めたのち、さらに、マーカー用膜５と共にＳｉＣ層４を除去していく。そして、平坦化が進み、マーカー用膜５の厚み分除去されると、マーカー用膜５が消失するため、マーカー用膜５が消失したことによって発光状態が変化する。従って、このように発光状態が変化したことが確認された時点で平坦化を止める。
【００２６】
このようにすれば、ＳｉＣ基板１の表面で平坦化を止めることができ、トレンチ２の深さ分が平坦化後のＳｉＣの厚さとなる。このようにしても、第２施形態と同様の効果を得ることができる。
【００２７】
なお、マーカー用膜５としては、上記した一例以外のものを用いても良いが、少なくともＳｉＣ層４と発光状態が異なるものを採用する必要があり、また、できるだけエッチバック速度がＳｉＣ層４と同じものを選択することが望まれる。
【００２８】
（第４実施形態）
図４に、本発明の第４施形態における炭化珪素半導体装置の製造工程を示す。上記第３実施形態では、平坦化のためのエッチング時における発光状態をモニタリングすることによってエッチングの終点検出を行っているが、本実施形態では、マーカー用膜５へ発光を行うと共にマーカー用膜５での反射光を検出する反射光モニタ部１１を設け、マーカー用膜５からの反射光に基づいてエッチングの終点検出を行う。このとき、ＳｉＣ層４が透明もしくは半透明であることから、平坦化の開始時点から発光状態が一定となる。
【００２９】
このようにマーカー用膜５からの反射光に基づいてエッチングの終点検出を行うようにしても第３実施形態と同様の効果を得ることができる。また、ＳｉＣ層４が透明もしくは半透明であることから、平坦化の開始時点から発光状態が一定となる。このような発光状態に基づいてエッチングの終点検出を行う場合には、発光状態の変化を検出するために、マーカー用膜５がある程度の面積必要とされるが、本実施形態のようにすれば、マーカー用膜５の面積は小さなものですむ。
【００３０】
（第５実施形態）
図５に、本発明の第５実施形態における炭化珪素半導体装置の製造工程を示す。上記第３実施形態では、平坦化のためのエッチング時における発光状態をモニタリングすることによってエッチングの終点検出を行っているが、本実施形態では、ＳｉＣ基板１の上面側若しくは裏面側に発光源１２を配置すると共にＳｉＣ基板１を挟んで発光源の反対側に透過光モニタ部１３を設け、マーカー用膜５を通過する透過光に基づいてエッチングの終点検出を行う。なお、この他の概要に関しては、第３実施形態と同様であるため、ここでは省略する。
【００３１】
このようにマーカー用膜５からの透過光に基づいてエッチングの終点検出を行うようにしても第３、第４実施形態と同様の効果を得ることができる。また、第３実施形態のように、発光状態に基づいてエッチングの終点検出を行う場合には、発光状態の変化を検出するために、マーカー用膜５がある程度の面積必要とされるが、本実施形態のようにすれば、マーカー用膜５の面積は小さなものですむ。
【００３２】
（第６実施形態）
図６に、本発明の第６実施形態における炭化珪素半導体装置の製造工程を示す。なお、図６の各図において、紙面左側が半導体装置の上面図、紙面中央が半導体装置の断面図、紙面右側が半導体装置の底面図を示しているものとする。
【００３３】
本実施形態では、半導体装置の裏面側に、マーカー用膜５と対応した部位において開口部６ａが形成されたステージ６を配置し、マーカー検出部１４によって開口部６ａからマーカー用膜５をモニタリングしつつ平坦化を行う。なお、この他の概要に関しては、第３実施形態と同様であるため、ここでは省略する。
【００３４】
このように、半導体装置の裏面側からマーカー用膜５をモニタリングすることでエッチングの終点検出を行うようにしても第３実施形態と同様の効果を得ることができる。さらに、この場合、平坦化を実施する装置から半導体装置を取り出すこと無くマーカー用膜５のモニタリングを行うことができるため、平坦化中にもマーカー用膜５のモニタリングを行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図２】本発明の第２実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図３】本発明の第３実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図４】本発明の第４実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図５】本発明の第５実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図６】本発明の第６実施形態における炭化珪素半導体装置の製造工程を示す図である。
【図７】従来の炭化珪素半導体装置の製造工程を示す図である。
【符号の説明】
１…ＳｉＣ基板、２…トレンチ、３…マーカー、４…ＳｉＣ層、
５…マーカー用膜、６…ステージ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device using a semiconductor substrate made of silicon carbide (hereinafter referred to as SiC).
[0002]
[Prior art]
Since SiC is a material that is harder and harder to diffuse than Si, it is possible to form a deep diffusion layer at a high concentration even if an ion implantation method is used when forming a diffusion layer on a SiC substrate. It was difficult. In addition, there is a problem that crystal defects occur in the formed diffusion layer and a leak current is generated at the PN junction.
[0003]
In order to solve these problems, there is a method of forming an impurity layer similar to a diffusion layer by forming a trench in a SiC substrate and then epitaxially growing SiC so that the inside of the trench is buried.
[0004]
[Problems to be solved by the invention]
When the impurity layer is formed by the epitaxial growth, a planarization process must be performed as a post-process. That is, as shown in FIGS. 7A to 7D, after preparing the SiC substrate J1, forming the trench J2 in the SiC substrate J1, the SiC layer J3 is epitaxially grown so as to fill the trench J2, and then the surface Unnecessary portions of SiC layer J3 are removed by planarization.
[0005]
However, since the SiC layer J3 and the SiC substrate J1 are made of the same transparent material (transparent or translucent) SiC, the surface is flattened to the same position as the surface of the SiC substrate J1. Cannot be detected. For example, it is possible to recognize the contour of the trench J2 formed in the SiC substrate J1 at the time of planarization, but the contour of the trench J2 is before the planarization proceeds until the surface of the SiC substrate J1 is exposed. However, since the state is always recognizable even after that, the position of flattening cannot be detected based on the outline of the trench J2. For this reason, it has been difficult to accurately control the thickness of SiC layer J3.
[0006]
In view of the above points, the present invention makes it possible to detect a planarization position when planarizing an SiC layer when an impurity layer is formed by embedding an SiC layer in a trench formed in an SiC substrate. The object is to enable layer thickness control.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, in the inventions according to claims 1 to 15, a step of preparing a silicon carbide semiconductor substrate (1), a step of forming a trench (2) in the silicon carbide semiconductor substrate, A step of forming markers (3, 5) shallower than the trench in a region of the semiconductor substrate where the trench is not formed, and a silicon carbide layer (4) doped with impurities so as to fill the trench are formed. And a step of flattening the silicon carbide layer, and the flattening step is stopped when it is confirmed that the marker has disappeared.
[0008]
Thus, by forming a marker shallower than the trench and confirming that the marker has disappeared, the planarization position of the silicon carbide layer can be detected, and the thickness of the silicon carbide layer can be controlled. You can For example, as shown in claim 2, a marker may be formed by partially removing a region where a trench is not formed in a silicon carbide semiconductor substrate, or as shown in claim 5, The marker film (5) may be formed in a region where no trench is formed in the silicon semiconductor substrate. As the marker film, any one of a graphite layer, an epitaxially grown silicon carbide film, and a silicon carbide film doped with an impurity different from the silicon carbide layer can be used.
[0009]
In the invention according to claim 3, in the trench formation step and the marker formation step, the trench is formed such that the difference between the depth of the trench and the depth of the marker becomes a thickness necessary as an impurity layer formed in the silicon carbide semiconductor substrate. And the depth of the marker is set. In this way, the thickness of the silicon carbide layer remaining when the planarization process is stopped can be set to a thickness required for the impurity layer.
[0010]
The invention according to claim 6 is characterized in that, in the trench formation step, the depth of the trench is set so that the trench depth has a thickness necessary as an impurity layer formed in the silicon carbide semiconductor substrate. . By doing so, the same effect as in the third aspect can be obtained.
[0011]
According to a seventh aspect of the present invention, a marker made of a diffusion layer can be formed by ion-implanting impurities into a region where a trench is not formed in a silicon carbide semiconductor substrate. In this case, as shown in claim 8, an impurity different from the impurity doped in the silicon carbide layer is used as an impurity for forming the diffusion layer serving as the marker.
[0012]
The invention according to claim 9 is characterized in that in the planarization step, planarization is performed by polishing the silicon carbide layer. Thus, the planarization process can be performed by polishing. In this case, as shown in claim 10, it is possible to confirm that the marker has disappeared by transmitting the SiC substrate from the back surface of the silicon carbide semiconductor substrate. Confirmation of disappearance can be performed while removing the silicon carbide layer.
[0013]
The invention according to claim 12 is characterized in that in the planarization step, planarization is performed by etching the silicon carbide layer. Thus, the planarization process can be performed by etching. In this case, confirmation that the marker has disappeared is performed by a change in the light emission state of the etching surface at the time of flattening as shown in claim 13, or by a change in reflected light from the marker as shown in claim 14. Or by changing the transmitted light to the marker as shown in claim 15.
[0014]
In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
1A to 1D show a process for manufacturing a silicon carbide semiconductor device in the first embodiment of the present invention. This figure shows an impurity manufacturing process of the silicon carbide semiconductor device in which the impurity layer is formed. Note that in each drawing of FIG. 1, the left side of the drawing shows a top view of the semiconductor device, and the right side of the drawing shows a cross-sectional view of the semiconductor device.
[0016]
First, as shown in FIG. 1A, an SiC substrate 1 is prepared. Then, as shown in FIG. 1B, a trench 2 for forming an impurity layer is formed on the SiC substrate 1 and a marker 3 that is sufficiently shallower than the trench 2 is formed. For example, the trench 2 and the marker 3 can be formed by selective etching by photolithography. At this time, the difference between the depth of the trench 2 and the depth of the marker 3 is matched with (or more than) the thickness required for the impurity layer.
[0017]
Subsequently, as shown in FIG. 1C, the SiC layer 4 is epitaxially grown so as to fill the trench 2 and the marker 3. Then, the SiC layer 4 is planarized by CMP (Chemical Mechanical Polish) or the like as shown in FIG. Specifically, the SiC layer 4 is sequentially removed from the surface layer portion, and after planarization is performed until the surface of the SiC substrate 1 is exposed, the SiC layer 4 is removed together with the SiC substrate 1. At this time, since both the SiC substrate 1 and the SiC layer 4 are transparent or translucent, the outline of the marker 3 is always visible from the start of flattening. Then, since the flattening progresses and the SiC layer 4 is removed together with the SiC substrate 1 by the depth of the marker 3, the marker 3 disappears. Therefore, the flattening is stopped when it is confirmed that the marker 3 has disappeared.
[0018]
In this way, planarization can be stopped at a desired position, and the difference between the depth of the trench 2 and the depth of the marker 3 becomes the thickness of the SiC layer 4 after planarization. Therefore, as in the present embodiment, the difference between the depth of the trench 2 and the depth of the marker 3, that is, the thickness of the SiC layer 4 remaining after the planarization is matched with the thickness required as the impurity layer. An impurity layer having a thickness can be formed. Thereby, the planarization position at the time of planarization of SiC layer 4 can be detected, and thickness control of SiC layer 4 can be performed with high accuracy.
[0019]
(Second Embodiment)
In FIG. 2, the manufacturing process of the silicon carbide semiconductor device in 2nd Embodiment of this invention is shown. Based on this figure, the manufacturing method of the silicon carbide semiconductor device in this embodiment is demonstrated. Note that in each drawing of FIG. 2, the left side of the drawing shows a top view of the semiconductor device, and the right side of the drawing shows a cross-sectional view of the semiconductor device.
[0020]
First, as shown in FIG. 2A, an SiC substrate 1 is prepared. 2B, an impurity layer forming trench 2 is formed on the SiC substrate 1, and a marker film 5 is formed on a portion of the surface of the SiC substrate 1 where the trench 2 is not formed. Form. For example, as the marker film 5, a graphite film, a SiC film doped with impurities of a conductivity type different from that of the SiC layer 4, or an ion implantation layer (that is, a film having a color different from that of the SiC layer 4) may be employed. it can. Either the trench 2 or the marker film 5 may be formed first. At this time, the depth of the trench 2 is made to coincide with the thickness required for the impurity layer.
[0021]
Subsequently, as shown in FIG. 2C, the SiC layer 4 is epitaxially grown so as to fill the trench 2. At this time, when a graphite film or the like is used as the marker film 5, epitaxial growth is selectively performed. Then, the SiC layer 4 is planarized by CMP or the like as shown in FIG. Specifically, the SiC layer 4 is sequentially removed from the surface layer portion, and after the surface is flattened until the surface of the marker film 5 is exposed, the SiC layer 4 is removed together with the marker film 5. . At this time, since the SiC layer 4 is transparent or translucent, the outline of the marker film 5 is always visible from the start of planarization. Then, when the flattening progresses and the marker film 5 is removed by the thickness, the marker film 5 disappears, and the flattening is stopped when it is confirmed that the marker film 5 has disappeared.
[0022]
In this way, planarization can be stopped at the surface of the SiC substrate 1, and the depth of the trench 2 becomes the thickness of the SiC after planarization. Even if it does in this way, the effect similar to 1st Embodiment can be acquired. Further, in the case of this embodiment, it is not necessary to flatten the SiC substrate 1 side, so that the throughput is good.
[0023]
(Third embodiment)
In FIG. 3, the manufacturing process of the silicon carbide semiconductor device in 3rd Embodiment of this invention is shown. Based on this figure, the manufacturing method of the silicon carbide semiconductor device in this embodiment is demonstrated.
[0024]
First, as shown in FIG. 3A, an SiC substrate 1 is prepared. Then, as shown in FIG. 3B, an impurity layer forming trench 2 is formed on the SiC substrate 1, and a marker film 5 is formed on a portion of the surface of the SiC substrate 1 where the trench 2 is not formed. Form. For example, a SiC film doped with impurities of a conductivity type different from that of the SiC layer 4 or an ion implantation layer can be adopted as the marker film 5. Either the trench 2 or the marker film 5 may be formed first. At this time, the depth of the trench 2 is made to coincide with the thickness required for the impurity layer.
[0025]
Subsequently, as shown in FIG. 3C, the SiC layer 4 is epitaxially grown so as to fill the trench 2. Then, the SiC layer 4 is planarized as shown in FIG. 3D by, for example, etch back by dry etching. For example, the SiC layer 4 is removed in order from the surface layer part while monitoring the light emission state on the upper surface side of the SiC substrate 1 by the light emission state monitor unit 10 that monitors the light intensity, the wavelength, etc., and the marker film 5 After the surface is flattened until the surface is exposed, the SiC layer 4 is removed together with the marker film 5. When the thickness of the marker film 5 is removed due to the progress of flattening, the marker film 5 disappears, and the light emission state changes due to the disappearance of the marker film 5. Therefore, flattening is stopped when it is confirmed that the light emission state has changed in this way.
[0026]
In this way, planarization can be stopped at the surface of the SiC substrate 1, and the depth of the trench 2 becomes the thickness of the SiC after planarization. Even if it does in this way, the same effect as a 2nd embodiment can be acquired.
[0027]
As the marker film 5, a film other than the above-described example may be used. However, it is necessary to employ at least a film having a light emission state different from that of the SiC layer 4. It is desirable to select the same.
[0028]
(Fourth embodiment)
In FIG. 4, the manufacturing process of the silicon carbide semiconductor device in 4th Embodiment of this invention is shown. In the third embodiment, the end point of etching is detected by monitoring the light emission state at the time of etching for planarization. In the present embodiment, the marker film 5 emits light and the marker film 5 emits light. A reflected light monitor unit 11 for detecting reflected light is provided, and the etching end point is detected based on the reflected light from the marker film 5. At this time, since the SiC layer 4 is transparent or translucent, the light emission state is constant from the start of planarization.
[0029]
As described above, even if the etching end point is detected based on the reflected light from the marker film 5, the same effect as in the third embodiment can be obtained. In addition, since the SiC layer 4 is transparent or translucent, the light emission state is constant from the start of planarization. When the etching end point is detected based on such a light emission state, a certain area of the marker film 5 is required in order to detect a change in the light emission state. The area of the marker film 5 can be small.
[0030]
(Fifth embodiment)
In FIG. 5, the manufacturing process of the silicon carbide semiconductor device in 5th Embodiment of this invention is shown. In the third embodiment, the end point of etching is detected by monitoring the light emission state at the time of etching for planarization. However, in this embodiment, the light emission source 12 is provided on the upper surface side or the back surface side of the SiC substrate 1. And a transmitted light monitor unit 13 is provided on the opposite side of the light emission source with the SiC substrate 1 in between, and the etching end point is detected based on the transmitted light passing through the marker film 5. Other outlines are the same as those in the third embodiment, and are omitted here.
[0031]
As described above, even when the etching end point is detected based on the transmitted light from the marker film 5, the same effect as in the third and fourth embodiments can be obtained. Further, when the etching end point is detected based on the light emission state as in the third embodiment, the marker film 5 needs a certain area in order to detect a change in the light emission state. According to the embodiment, the area of the marker film 5 can be small.
[0032]
(Sixth embodiment)
In FIG. 6, the manufacturing process of the silicon carbide semiconductor device in 6th Embodiment of this invention is shown. Note that in each drawing of FIG. 6, the left side of the drawing shows a top view of the semiconductor device, the center of the drawing shows a cross-sectional view of the semiconductor device, and the right side of the drawing shows a bottom view of the semiconductor device.
[0033]
In the present embodiment, a stage 6 having an opening 6a formed at a portion corresponding to the marker film 5 is disposed on the back side of the semiconductor device, and the marker detection unit 14 monitors the marker film 5 from the opening 6a. While flattening. Other outlines are the same as those in the third embodiment, and are omitted here.
[0034]
As described above, even when the end point of etching is detected by monitoring the marker film 5 from the back side of the semiconductor device, the same effect as that of the third embodiment can be obtained. Furthermore, in this case, since the marker film 5 can be monitored without taking out the semiconductor device from the apparatus for performing planarization, the marker film 5 can be monitored even during planarization.
[Brief description of the drawings]
FIG. 1 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a first embodiment of the present invention.
FIG. 2 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a second embodiment of the present invention.
FIG. 3 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a third embodiment of the present invention.
FIG. 4 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a fourth embodiment of the present invention.
FIG. 5 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a fifth embodiment of the present invention.
FIG. 6 is a diagram showing a manufacturing process of a silicon carbide semiconductor device in a sixth embodiment of the present invention.
FIG. 7 shows a manufacturing process of a conventional silicon carbide semiconductor device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... SiC substrate, 2 ... Trench, 3 ... Marker, 4 ... SiC layer,
5 ... Marker membrane, 6 ... Stage.

Claims

Providing a silicon carbide semiconductor substrate (1);
Forming a trench (2) in the silicon carbide semiconductor substrate;
Forming a marker (3, 5) shallower than the trench in a region of the silicon carbide semiconductor substrate where the trench is not formed;
Forming a silicon carbide layer (4) doped with impurities so as to fill the trench;
Planarizing the silicon carbide layer,
A method of manufacturing a silicon carbide semiconductor device, wherein the planarization step is stopped when it is confirmed that the marker has disappeared.

2. The silicon carbide semiconductor device according to claim 1, wherein in the marker formation step, the marker is formed by partially removing a region of the silicon carbide semiconductor substrate where the trench is not formed. Manufacturing method.

In the trench formation step and the marker formation step, the trench and the marker are set such that a difference between the depth of the trench and the depth of the marker becomes a thickness necessary as an impurity layer formed in the silicon carbide semiconductor substrate. The depth of this is set, The manufacturing method of the silicon carbide semiconductor device of Claim 2 characterized by the above-mentioned.

The silicon carbide semiconductor device according to claim 1, wherein the marker forming step is a step of forming a marker film (5) in a region of the silicon carbide semiconductor substrate where the trench is not formed. Manufacturing method.

5. The silicon carbide according to claim 4, wherein any one of a graphite layer, an epitaxially grown silicon carbide film, and a silicon carbide film doped with an impurity different from the silicon carbide layer is used as the marker film. A method for manufacturing a semiconductor device.

The depth of the trench is set in the trench formation step so that the trench depth has a thickness necessary for an impurity layer formed in the silicon carbide semiconductor substrate. And a method for manufacturing a silicon carbide semiconductor device.

2. The marker comprising the diffusion layer is formed by ion-implanting impurities into a region of the silicon carbide semiconductor substrate in which the trench is not formed in the marker forming step. A method for manufacturing a silicon carbide semiconductor device.

The method for manufacturing a silicon carbide semiconductor device according to claim 7, wherein an impurity for forming the diffusion layer serving as the marker is different from an impurity doped in the silicon carbide layer.

9. The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein, in the planarization step, the planarization is performed by polishing the silicon carbide layer. 10.

10. The method for manufacturing a silicon carbide semiconductor device according to claim 9, wherein the confirmation of the absence of the marker is performed by transmitting the SiC substrate from the back surface of the silicon carbide semiconductor substrate.

The method for manufacturing a silicon carbide semiconductor device according to claim 10, wherein the confirmation that the marker has disappeared is performed while removing the silicon carbide layer.

The method for manufacturing a silicon carbide semiconductor device according to claim 1, wherein the planarization is performed by etching the silicon carbide layer.

The method for manufacturing a silicon carbide semiconductor device according to claim 12, wherein confirmation that the marker has disappeared is performed by a change in a light emission state of the etching surface during the planarization.

The method for manufacturing a silicon carbide semiconductor device according to claim 12, wherein confirmation that the marker has disappeared is performed by a change in reflected light from the marker.

The method for manufacturing a silicon carbide semiconductor device according to claim 12, wherein confirmation that the marker has disappeared is performed by a change in transmitted light to the marker.