JP4718180B2 - カスタマイズの後に性能を変更可能なマイクロ回路カード - Google Patents

Description

本発明は、カードをカスタマイズするステップの後に、その性能を変更可能なマイクロ回路カード（Ｍｉｃｒｏｃｉｒｃｕｉｔ ｃａｒｄ）と、この種のカードを構成する方法に関するものである。

尚、以下、本明細書においては、この「カスタマイズ（Ｃｕｔｏｍｉｚａｔｉｏｎ）」という用語は、マイクロ回路カード技術分野における当業者が通常使用する意味、即ち、「Ｓｍａｒｔ Ｃａｒｄ Ｈａｎｄｂｏｏｋ、 Ｓｅｃｏｎｄ Ｅｄｉｔｉｏｎ」（Ｊｏｈｎ Ｗｉｌｅｙ ＆ Ｓｏｎｓ， Ｌｔｄ．）という名称の書籍の「カスタマイズという用語は、その最も広範な意味において、カード又は人物に固有のデータをそのカードに入力することを意味している。このデータは、例えば、名前や住所であってよく、これには、そのカードに関連付けられているキーも含まれる。重要なことは、このデータが、そのカードに固有であるということのみである」という文章によってＷ．Ｒａｎｋｌ及びＷ．Ｅｆｆｉｎｇが定義している意味において、理解されたい。

本発明は、ＧＳＭ規格に準拠するＳＩＭカードや、ＣＤＭＡ、ＴＤＭＡ、又はＵＭＴＳ規格などの類似の規格に準拠したカードなどのモバイル通信マイクロ回路カードの分野において、１つの特殊ではあるが非限定的な適用例を見出すことができる。この場合には、携帯電話サービスに加入しているユーザーに対して既に割り当て済みのカスタマイズされたモバイル通信カードの性能を本発明によって変更することができる。

カードをカスタマイズするステップの前におけるマイクロ回路カードのクロック周波数の変更については、既に、当業者には周知である。

この種のプロセスは、具体的には、マイクロ回路カードの開発フェーズにおいて使用されており、様々なクロック周波数においてカードを試験した後に、カスタマイズプロセスを終了する前にカードのクロック周波数を固定している。

しかしながら、従来技術においては、カードをカスタマイズした後にそのカードの性能を変更することはできない。

従って、カスタマイズした後に（具体的には、販売の後、或いは、更に一般的には、ユーザーに対する割り当てが完了した後に）、マイクロ回路カードの性能を変更できることが望ましい。

これを実現するべく、本発明は、命令を受信する手段と、この命令を受信した際にカードの性能の少なくとも１つの特性を変更する手段を含み、カードのカスタマイズステップの後に、この変更手段を使用可能なマイクロ回路カードに関するものである。

又、これと関連し、本発明は、第２の態様において、マイクロ回路カードを構成する方法にも関係しており、この方法は、カードをカスタマイズするステップと、命令を受信するステップと、この命令を受信した際に、このカードの性能の少なくとも１つの特性を変更するステップと、を連続して有している。

尚、本発明においては、本発明に準拠した構成方法によって変更可能なマイクロ回路カードの「性能」特性としては、そのカード内に事前に存在しており、カスタマイズの後にアクセス不能となるあらゆるハードウェア又はソフトウェア特性を意味するものとして理解する必要がある。

従って、本発明は、カスタマイズの後に前述の命令を送信することにより、ユーザーに既に割り当て済みのマイクロ回路カードの性能を機能拡張又は機能縮小することを可能にするものである。一方、これとは対照的に、本発明を使用しなければ、新しい性能を有するカードの使用を必要とするユーザーは、マイクロ回路カードを必ず交換しなければならない。

従って、６４ＫＢの物理的なＥＥＰＲＯＭを含んでいるものの、その使用可能領域がカスタマイズの前に既に３２ＫＢに制限されているマイクロ回路カードのユーザーは、そのカードを交換することなしに、適切な命令を受信することにより、物理メモリの６４ＫＢのすべてを使用することができるようになる。

有利な１つの特徴によれば、このマイクロ回路カードは、命令の送信者を認証する手段を更に有している。

好適な実施例においては、これらの認証手段は、その命令が既定の認証キーによって暗号化されているかどうかを検証する暗号化手段を有している。

これらの検証手段においては、ＭＤ４、ＭＤ５、又はＳＨＡ−１アルゴリズムのハッシュ関数を使用可能である。

従って、この有利な特徴によれば、カードの性能を変更するには、認証キーに関する知識が必要であり、これを通信事業者、カードの製造者、又は第三者が秘密に維持することにより、カード性能の変更機能を留保することができる。

変形例においては、前述の認証キーは、既定のカード性能の既定の特性の変更と関連付けられている。

別の特徴によれば、変更手段は、命令内において受信された既定のインストラクションの関数として、変更を要するカードの性能の特性を判定するべく構成されている。

この機能により、命令内において受信された既定のインストラクションに基づいたカードの１つ又は複数の特性の変更が可能となる。

特に有利な実施例においては、受信手段は、ＳＭＳプロトコルや、ＭＭＳ（ＭｕｌｔｉＭｅｄｉａ Ｓｅｒｖｉｃｅ）プロトコルなどの類似のプロトコルによって命令を受信するべく構成されている。

従って、この実施例においては、モバイル通信ネットワークを通じて、カードの性能の少なくとも１つの特性を変更することができる。

当然のことながら、その他の実施例においては、ケーブルネットワークを通じて（又は、ローカルに）受信手段によって命令を受信することが可能である。

本発明によるカードの好適な実施例によれば、変更手段は、カードの物理メモリの使用可能領域のサイズを変更するべく構成されている。

この結果、この特徴により、カードのメモリ容量を増大させることが可能であり、例えば、カード内への新しいアプリケーションのダウンロードが可能となる。

この実施例の好適な変形例においては、物理メモリ内に格納される少なくとも１つの特定のファイルを生成又は破壊することにより、或いは、物理メモリ内に格納される少なくとも１つのファイルのサイズを変更することにより、物理メモリの使用可能領域のサイズを変更している。

このファイルは、物理メモリ内のスペースを占有するべく特別に生成されたファイルであるか、又はマイクロ回路カードのアプリケーションが使用するデータファイルであってよい。

別の好適な実施例においては、性能の少なくとも１つの特性を変更する手段は、カードのクロック周波数を可逆的又は非可逆的に変更するべく構成されている。

この特定の特徴によれば、カードのプロセッサ又は暗号化コンポーネントの演算速度を向上させることにより、マイクロ回路カードが受信したデジタルデータに対する更に複雑な処理の実行を可能にすることができる。

別の実施例においては、性能の少なくとも１つの特性を変更する手段は、カードの少なくとも１つのソフトウェア機能の使用を可逆的又は非可逆的に許容又は妨げるべく構成されている。

この結果、この特定の特徴により、そのカードに当初提供されてはいるものの、カスタマイズが終了する前に無効になっているソフトウェアアプリケーションを検証することができる。

この種のソフトウェア機能は、例えば、デジタルデータ署名をチェックする機能などの暗号化機能であってよい。

同様に、別の実施例においては、カードの性能を変更する手段は、カードの電子回路の全部又は一部の使用を可逆的又は非可逆的に許容又は妨げるべく構成されており、この電子回路は、例えば、暗号化ユニットである。

有利には、この暗号化ユニットを使用することにより、ソフトウェアによって実行されている暗号化プロセスの処理速度を向上させることができる。

好適な実施例においては、本発明によるマイクロ回路カードは、命令が１つしか存在していないこと（ユニークであること）を検証するべく構成された同期手段を更に有している。

この特定の特徴により、有利には、既に受信済みであって不正に複写された命令の２度目の実行を防止することにより、マイクロ回路カードの不正な使用を回避することができる。

尚、本発明の構成方法に固有の利点と特定の特徴については、本発明によるマイクロ回路カードとの関連で前述したものに類似しているため、その説明を省略する。

本発明のその他の特徴と利点については、添付図面との関連で、非限定的な例として提供する以下の特定の実施例に関する説明を参照することにより、更に明らかとなろう。

図１は、本発明によるマイクロ回路カード１００のアーキテクチャ図である。

このマイクロ回路カード１００は、基本的に、プロセッサＣＰＵを有しており、このプロセッサは、ＲＡＭ、ＲＯＭ、及びＥＥＰＲＯＭタイプの特定の数のメモリと従来の方法で接続されている。

メモリＲＯＭは、具体的には、本発明に準拠した構成方法を実装するべく構成されたコンピュータプログラムのインストラクションを有しており、この構成方法の主要なステップについては、図３を参照して後述する。

同様に、ランダムアクセスメモリＲＡＭは、このプログラムの実行に必要なレジスタを構成している。

又、マイクロ回路カード１００は、例えば、ＥＥＰＲＯＭタイプのメモリなどの物理メモリをも有しており、カスタマイズの後に、この使用可能領域１１０のサイズを変更することができる。

又、マイクロ回路カード１００は、電子回路１２０をも有しており、これは、この説明が対象とする実施例の場合には、暗号化ユニットである。

又、マイクロ回路カード１００は、当技術分野において周知の方式により、外部のクロックＣＬＯＣＫから信号を受信しており、このクロック信号は、カードの様々なコンポーネントに供給される。

尚、この説明が対象とする特定の実施例の場合には、マイクロ回路カード１００は、外部クロック信号ＣＬＯＣＫから様々なクロック周波数を有する信号を導出する当業者には周知のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）コンポーネントを含んでいる。

更に詳しくは、この説明が対象とする実施例の場合には、メモリＥＥＰＲＯＭの使用可能領域１１０に、外部クロック信号ＣＬＯＣＫの周波数に適用する乗数を保存するレジスタｍｕｌｔ＿ｃｌｋを有している。

マイクロ回路カードの電源を投入した際に、プロセッサＣＰＵは、このレジスタｍｕｌｔ＿ｃｌｋを読み取り、このレジスタ内に格納されている値によってＰＬＬコンポーネントをプログラムし、このＰＬＬコンポーネントから出力されるクロック信号が、カードの特定のコンポーネントに印加されることになる。

尚、この説明が対象とする実施例の場合には、ＰＬＬコンポーネントは、プロセッサＣＰＵと暗号化ユニット１２０の演算速度を変更している。

本発明によるマイクロ回路カード１００は、命令２００を受信する手段ＲＸを有しており、以下、図２を参照し、この命令の好適な実施例について説明する。

命令２００は、既定のインストラクションを有するフィールド２１０を有しており、このインストラクションを分析することにより、カード１００の性能の何れの特性を変更しなければならないのかを判定する。

尚、この説明が対象とする実施例の場合には、カスタマイズの後に変更可能なマイクロ回路カード１００の性能の特性は、物理メモリＥＥＰＲＯＭの使用可能領域１１０のサイズ、クロック信号の周波数、及びプロセッサＣＰＵ及び電子回路１２０が使用するソフトウェア機能ｆである。

この説明が対象とする好適な実施例においては、インストラクション２１０は、１バイトから構成されており、この内部において、第１ビット（ｂｉｔ１）及び第２ビット（ｂｉｔ２）は、マイクロ回路カード１００の物理メモリＥＥＰＲＯＭの使用可能領域１１０を生成又は破壊するインストラクション又はこの使用可能領域１１０のサイズを変更するインストラクションを表しており、第３ビット（ｂｉｔ３）及び第４ビット（ｂｉｔ４）は、外部クロックＣＬＯＣＫによって供給されるクロック信号の周波数の乗数を構成しており、第５ビット（ｂｉｔ５）は、カードのソフトウェア関数ｆの使用又は非使用に関するインストラクションを表し、第６ビット（ｂｉｔ６）は、電子回路１２０の使用又は非使用に関するインストラクションを表しており、第７ビット及び第８ビットは、使用されていない。

この説明が対象とする実施例においては、受信手段ＲＸは、例えば、ＳＭＳプロトコルに従って（例：このプロトコルのＥＮＶＥＬＯＰＥ命令などによって）命令２００を受信し、この命令２００をランダムアクセスメモリＲＡＭの領域内に保存するべく構成されている。

又、マイクロ回路カード１００は、命令２００の送信者を認証する手段をも有している。

好適な実施例においては、この認証手段は、その命令が、カードのカスタマイズ時点においてメモリＥＥＰＲＯＭの使用可能領域１１０の一部ＡＵＴＨ内に保存されている既定の認証キーＡＵＴＨによって暗号化されているかどうかを検証する暗号化手段を有している。

これらの暗号化手段は、プロセッサＣＰＵによって実行されると共に、当業者には周知のＲＳＡアルゴリズムなどの公開キー暗号解読アルゴリズムを実装するインストラクションを有する処理プログラムから構成可能である。

この説明が対象とする好適な実施例においては、既に受信済みであって不正に複写された命令２００の２度目の不正な実行を防止するべく、マイクロ回路カード１００は、その命令２００が１つしか存在していないことを検証するべく構成された同期手段１３０を更に有している。

尚、この同期手段１３０は、具体的には、図３を参照して後程説明する検証試験Ｅ３５を実施する電子回路から構成可能である。

好適な実施例においては、プロセッサＣＰＵは、変更を要するマイクロ回路カード１００の性能の特性を命令２００に基づいて判定する。

具体的には、インストラクション２１０の第１ビットｂｉｔ１と第２ビットｂｉｔ２から構成されたペア（ｂｉｔ１，ｂｉｔ２）が（１，１）である場合には、これは、可能な場合に、物理メモリＥＥＰＲＯＭの使用可能領域１１０のサイズを増大させなければならないことを意味している。

実際には（並びに、この説明が対象とする実施例においては）、マイクロ回路カード１００は、カスタマイズの前のステップで、物理メモリＥＥＰＲＯＭ内にコンピュータファイルＶＯＩＤ＿ＦＩＬＥを有しており、ペア（ｂｉｔ１，ｂｉｔ２）が（１，１）である場合には、プロセッサＣＰＵは、このファイルＶＯＩＤ＿ＦＩＬＥを破壊することにより、物理メモリＥＥＰＲＯＭの一部を解放する。

変形例においては、ペア（ｂｉｔ１，ｂｉｔ２）が（１，１）である場合には、可能な場合には、既定の方式により、例えば、１６ＫＢだけ、ファイルＶＯＩＤ＿ＦＩＬＥのサイズを削減することにより、物理メモリＥＥＰＲＯＭの使用可能領域のサイズを拡張している。

同様に、この説明が対象とする好適な実施例においては、ペア（ｂｉｔ１，ｂｉｔ２）が（０，０）である場合には、これは、可能な場合に、既定の方式により、例えば、１６ＫＢだけ、ファイルＶＯＩＤ＿ＦＩＬＥのサイズを拡張することにより、可能な場合に、物理メモリＥＥＰＲＯＭの使用可能領域１１０のサイズを削減しなければならないことを意味している。

変形例においては、ペア（ｂｉｔ１，ｂｉｔ２）が（０，０）である場合には、これは、可能な場合に、物理メモリＥＥＰＲＯＭ内の既定のアドレスに既定のサイズからなるファイルＶＯＩＤ＿ＦＩＬＥを生成しなければならないことを意味している。

尚、この説明が対象とする実施例の場合には、ペア（ｂｉｔ１，ｂｉｔ２）が（１，０）又は（０，１）である命令２００を受信した場合には、どのような操作も実行されない。

又、ＩＳＯ７８１６規格によれば、ファイルＶＯＩＤ＿ＦＩＬＥの特性を変更（生成、破壊、サイズの変更）する場合には、図２に示されているように、命令２００内において特定のキー２２０を受信することを必要としている。

別の好適な実施例においては、カードのカスタマイズの前に同一タイプの複数のファイルを提供しておき、これらのファイルを破壊することにより、物理メモリＥＥＰＲＯＭの使用可能領域のサイズを徐々に拡張することができる。

更には、マイクロ回路カード１００がインストラクション２１０を受信した際に、プロセッサＣＰＵは、このインストラクション２１０の第３ビットｂｉｔ３と第４ビットｂｉｔ４を読み取ることにより、クロック乗数を取得する。

この説明が対象とする好適な実施例においては、このクロック乗数は、ペア（ｂｉｔ３，ｂｉｔ４）の値が、それぞれ（０，１）、（１，０）、（１，１）である場合に、それぞれ、１、２、及び３である。

この説明が対象とする特定の実施例の場合には、この乗数は、メモリＥＥＰＲＯＭの使用可能領域１１０のレジスタｍｕｌｔ＿ｃｌｋ内に保存され、電源投入時に、このレジスタをプロセッサＣＰＵが読み取って、ＰＬＬコンポーネントのパラメータを設定する。

又、この説明が対象とする実施例においては、マイクロ回路カードは、カードのソフトウェア機能ｆの使用を許容又は妨げるべく構成された変更手段をも有している。

実際には、不揮発性メモリＥＥＰＲＯＭの使用可能領域１１０のソフトレジスタ内に値１が格納されている場合に、このソフトウェア機能ｆを起動することができるコンピュータプログラムを読み出し専用メモリＲＯＭが有している。

命令２００を受信した際に、プロセッサＣＰＵが、この命令２００内において受信した既定のインストラクションの第５ビットｂｉｔ５の値を読み取り、この値をソフトレジスタ内に書き込むのである。

この説明が対象とする例においては、このソフトウェア機能は、受信手段ＲＸによって受信された暗号化機能又はデジタルデータ署名チェック機能である。

又、マイクロ回路カード１００は、カードの電子回路１２０のすべて又は一部の使用を許容又は妨げるべく構成された変更手段をも有している。

この説明が対象とする実施例においては、この電子回路１２０は、暗号化ユニットを有している。

実際には、この電子回路１２０は、このコンポーネントのハードレジスタ内に値１が書き込まれた後に使用可能となり、このレジスタの値は、既定のインストラクションの第６ビットｂｉｔ６の内容に応じてプロセッサＣＰＵによって変更される。

この説明が対象とする例においては、このクロック周波数の変更及びソフトウェア機能又は電子コンポーネントの使用の許容又は阻止は、可逆的な操作である。別の実施例においては、これらの操作の少なくとも１つは、非可逆的であってよい。

次に、図３を参照し、本発明に準拠した構成方法の好適な実施例の主要ステップについて説明する。

この構成方法は、カスタマイズを行う第１ステップＥ１０を有している。尚、このステップについては、当業者に周知であり、ここでは詳細な説明を省略する。

何れにしても、このカスタマイズステップは、カード（又は、カードのユーザー）に固有のデータをカードのメモリ内（例：ＥＥＰＲＯＭ内）に書き込むステップを有している。

この説明が対象とする例の場合には、このカスタマイズステップは、具体的には、マイクロ回路カード１００のメモリＥＥＰＲＯＭ内に認証キーＡＵＴＨの値を書き込むステップを有している。

又、このカスタマイズステップには、メモリＥＥＰＲＯＭ内にファイルＶＯＩＤ＿ＦＩＬＥ及びそのキー２２０を生成するステップも含まれている。

このステップＥ１０の後に、図２を参照して前述した命令２００を受信するステップＥ２０に進むことになる。

そして、このステップＥ２０の後に、検証ステップＥ３０に進み、このステップにおいて、プロセッサＣＰＵは、命令２００の送信者を認証する。この説明が対象とする実施例においては、この認証ステップは、その命令２００が、カードのカスタマイズ時点においてメモリＥＥＰＲＯＭのレジスタ内に保存されている既定の認証キーＡＵＴＨによって暗号化されているかどうかを検証することにより、実現される。

そして、既定の認証キーによって暗号化されていない場合には、この試験Ｅ３０の結果は偽であり、この場合には、この試験の後に、既に説明済みの命令を受信するステップＥ２０に進むことになる。

一方、命令２００の送信者が、その命令２００を送信するべく認可されていると認証された場合には、試験Ｅ３０の結果は真である。

この場合には、この試験の後に、この命令２００が１つしか存在していないこと（ユニークであること）を検証する試験Ｅ３５に進むことになる。この検証試験Ｅ３５により、既に受信済みであって不正に複写された命令２００の２度目の未認可の実行を回避することができる。

当技術分野において周知のように、この検証試験Ｅ３５は、それぞれの命令ごとに増分されるメッセージ番号をそれぞれの命令２００に内蔵し、特定の命令２００内において受信された番号を、先行する命令２００内において受信された番号の値と比較することにより、実施することができる。

命令２００が既に受信済みである場合には、検証試験Ｅ３５の結果は偽である。この場合には、この試験の後に、既に説明済みの命令２００を受信するステップＥ２０に進むことになる。

一方、その命令２００が初めて受信されたものである場合には、検証試験Ｅ３５の結果は真である。

この場合には、この試験の後に、ステップＥ４０に進み、このステップにおいて、命令２００内において受信した既定のインストラクション２１０の第１及び第２ビット（ｂｉｔ１，ｂｉｔ２）の値の関数として、物理メモリＥＥＰＲＯＭの使用可能領域１１０のサイズを変更する。

図１を参照して前述した様々な実施例においては、このステップＥ４０は、物理メモリＥＥＰＲＯＭ内に格納されたファイルＶＯＩＤ＿ＦＩＬＥの生成又は破壊、或いは、このファイルＶＯＩＤ＿ＦＩＬＥのサイズの変更によって実行される。

この物理メモリＥＥＰＲＯＭの使用可能範囲１１０のサイズを変更するステップＥ４０の後に、ステップＥ６０に進む。このステップにおいては、メモリＥＥＰＲＯＭの使用可能領域１１０のレジスタｍｕｌｔ＿ｃｌｋ内に、外部クロックＣＬＯＣＫの周波数の乗数を保存する。この結果、電源を投入した際に、プロセッサＣＰＵは、このレジスタを読み取って、コンポーネントＰＬＬのパラメータを設定し、結果的に、カードのクロック周波数が可逆的に変更されることになる。

前述のように、このクロック周波数の乗数は、既定のインストラクション２１０の第３ビットｂｉｔ３及び第４ビットｂｉｔ４の値によって判定される。

このクロック周波数を変更するステップＥ６０の後に、ステップＥ７０に進む。このステップにおいては、プロセッサＣＰＵは、不揮発性メモリＥＥＰＲＯＭのソフトレジスタ内に、インストラクション２１０の第５ビットｂｉｔ５の値を書き込む。

前述のように、このソフトレジスタ内に値１が格納されている場合には、ソフトウェア機能ｆ（例：デジタルデータ署名チェック機能などの暗号化機能）にアクセスできるようになる（これは、メモリＲＯＭ又はメモリＥＥＰＲＯＭ内に保存されているコンピュータプログラムにより、そのソフトウェア機能を起動できるようになるという意味である）。

このステップＥ７０の後に、ステップＥ８０に進む。このステップにおいては、プロセッサＣＰＵは、電子回路１２０のハードレジスタ内に、既定のインストラクションの第６ビットｂｉｔ６の値を保存する。

このハードレジスタが値１を保持している場合には、その電子回路１２０の使用が認可されることになる。この説明が対象とする好適な実施例の場合には、この電子回路１２０は、暗号化ユニットである。

そして、このステップＥ８０の後に、既に説明済みの命令を受信するステップＥ２０に進むことになる。

本発明によるマイクロ回路カードのアーキテクチャ図である。 好適な実施例における本発明に準拠した命令を表している。 本発明による構成方法の好適な実施例の主要ステップのフローチャートである。

Claims (19)

1. 命令（２００）を受信する手段（ＲＸ）と、前記命令の受信時にカードの性能の少なくとも１つの特性を変更する手段と、を含むマイクロ回路カード（１００）において、前記変更手段は、前記カードのカスタマイズステップ（Ｅ１０）の後に使用可能であり、前記マイクロ回路カードは前記命令（２００）の送信者を認証する暗号化手段を有し、更に、前記命令（２００）が１つしか存在していないことを検証するべく構成された同期手段（１３０）を有することを特徴とする、マイクロ回路カード。
2. 前記暗号化手段は、認証キーを有していることを特徴とする、請求項１記載のマイクロ回路カード。
3. 前記変更手段は、前記命令（２００）内において受信された既定のインストラクション（２１０）の関数として、前記少なくとも１つの性能特性を判定するべく構成されていることを特徴とする、請求項１または２に記載のマイクロ回路カード。
4. 前記受信手段（ＲＸ）は、ＳＭＳプロトコルに従って前記命令（２００）を受信するべく構成されていることを特徴とする、請求項１乃至３の何れか１項記載のマイクロ回路カード。
5. 前記少なくとも１つの性能特性を変更する手段は、前記カードの物理メモリ（ＥＥＰＲＯＭ）の使用可能領域（１１０）のサイズを変更するべく構成されていることを特徴とする、請求項１乃至４の何れか１項記載のマイクロ回路カード。
6. 前記物理メモリ（ＥＥＰＲＯＭ）の使用可能領域（１１０）のサイズを変更するステップは、前記物理メモリ内に含まれている少なくとも１つの特定のファイル（ＶＯＩＤ＿ＦＩＬＥ）の生成、破壊、又は少なくとも１つの特定のファイル（ＶＯＩＤ＿ＦＩＬＥ）のサイズの変更により、実現されることを特徴とする、請求項５記載のマイクロ回路カード。
7. 前記少なくとも１つの性能特性を変更する手段は、前記カードのクロック周波数を可逆的又は非可逆的に変更するべく構成されていることを特徴とする、請求項１乃至６の何れか１項記載のマイクロ回路カード。
8. 前記少なくとも１つの性能特性を変更する手段は、前記カードの少なくとも１つのソフトウェア機能（ｆ）の使用を可逆的又は非可逆的に許容又は妨げるべく構成されていることを特徴とする、請求項１乃至７の何れか１項記載のマイクロ回路カード。
9. 前記少なくとも１つの性能特性を変更する手段は、前記カードの電子回路（１２０）のすべて又は一部の使用を可逆的又は非可逆的に許容又は妨げるべく構成されていることを特徴とする、請求項１乃至８の何れか１項記載のマイクロ回路カード。
10. 前記電子回路（１２０）は、暗号化ユニットであることを特徴とする、請求項９記載のマイクロ回路カード。
11. マイクロ回路カード（１００）を構成する方法であって、
    前記カードをカスタマイズするステップ（Ｅ１０）と、
    命令（２００）を受信するステップ（Ｅ２０）と、
    前記命令の送信者を暗号化によって認証するステップと、
    前記命令（２００）の受信時に前記カードの性能の少なくとも１つの特性を変更するステップ（Ｅ４０、Ｅ６０、Ｅ７０、Ｅ８０）と、
    を連続的に有し、更に、前記カードの性能の少なくとも１つの特性を変更するステップ（Ｅ４０）の前に、前記命令（２００）が１つしか存在していないことを検証するステップ（Ｅ３５）を有することを特徴とする、構成方法。
12. 前記変更ステップ（Ｅ４０、Ｅ６０、Ｅ７０、Ｅ８０）において、前記命令（２００）内において受信された既定のインストラクション（２１０）の関数として、前記少なくとも１つの性能特性を判定することを特徴とする、請求項１１記載の構成方法。
13. 前記命令（２００）を受信するステップ（Ｅ２０）は、ＳＭＳプロトコルに準拠していることを特徴とする、請求項１１または１２に記載の構成方法。
14. 前記少なくとも１つの性能特性を変更するステップ（Ｅ４０）において、前記カードの物理メモリ（ＥＥＰＲＯＭ）の使用可能領域（１１０）のサイズを変更することを特徴とする、請求項１１乃至１３の何れか１項記載の方法。
15. 前記物理メモリ（ＥＥＰＲＯＭ）の使用可能領域（１１０）のサイズを変更するステップにおいて、前記物理メモリ内に含まれている少なくとも１つの特定のファイル（ＶＯＩＤ＿ＦＩＬＥ）を生成又は破壊するか、或いは、前記物理メモリ内に含まれている少なくとも１つの特定のファイル（ＶＯＩＤ＿ＦＩＬＥ）のサイズを変更することを特徴とする、請求項１４記載の構成方法。
16. 前記少なくとも１つの性能特性を変更するステップ（Ｅ６０）において、前記カードのクロック周波数を可逆的又は非可逆的に変更することを特徴とする、請求項１１乃至１５の何れか１項記載の構成方法。
17. 前記少なくとも１つの性能特性を変更するステップ（Ｅ７０）において、前記カードの少なくとも１つのソフトウェア機能（ｆ）の使用を可逆的又は非可逆的に許容又は妨げることを特徴とする、請求項１１乃至１６の何れか１項記載の構成方法。
18. 前記少なくとも１つの性能特性を変更するステップ（Ｅ８０）において、前記カードの電子回路（１２０）のすべて又は一部の使用を可逆的又は非可逆的に許容又は妨げることを特徴とする、請求項１１乃至１７の何れか１項記載の構成方法。
19. 前記電子コンポーネント（１２０）は、暗号化ユニットであることを特徴とする、請求項１８記載の構成方法。

Images